[go: up one dir, main page]

DE3728997A1 - Subtraction circuit in 51111 code - Google Patents

Subtraction circuit in 51111 code

Info

Publication number
DE3728997A1
DE3728997A1 DE19873728997 DE3728997A DE3728997A1 DE 3728997 A1 DE3728997 A1 DE 3728997A1 DE 19873728997 DE19873728997 DE 19873728997 DE 3728997 A DE3728997 A DE 3728997A DE 3728997 A1 DE3728997 A1 DE 3728997A1
Authority
DE
Germany
Prior art keywords
circuit
potential
inputs
subtracting
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19873728997
Other languages
German (de)
Inventor
Paul Merkle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19873728132 external-priority patent/DE3728132A1/en
Application filed by Individual filed Critical Individual
Priority to DE19873728997 priority Critical patent/DE3728997A1/en
Publication of DE3728997A1 publication Critical patent/DE3728997A1/en
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491—Computations with decimal numbers radix 12 or 20.
    • G06F7/4912—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/491—Indexing scheme relating to groups G06F7/491 - G06F7/4917
    • G06F2207/49155—Using 51111 code, i.e. binary coded decimal representation with digit weight of 5, 1, 1, 1 and 1 respectively

Landscapes

  • Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)

Abstract

The subtraction circuit according to the subject of the invention differs from the subtraction circuit according to P 3728132.1 mainly in that the main circuit (2) is not a standard square subtraction circuit, but consists of individual subtraction circuits (8). <IMAGE>

Description

Gegenstand der Erfindung ist eine elektronische Subtrahier- Schaltung im 51111-Code, welche auch eine echte Subtrahier­ schaltung ist und im Vergleich mit der Subtrahierschaltung nach der Haupt-Patentanmeldung den Unterschied aufweist, daß die Haupt-Schaltung keine Karo-Subtrahierschaltung mit Quer-Leitungen ist, sondern eine Karo-Subtrahierschaltung ist, welche aus 9 Einzel-Subtrahierschaltungen besteht.The invention relates to an electronic subtraction Circuit in 51111 code, which is also a real subtractor circuit and compared to the subtracting circuit after the main patent application shows the difference that the main circuit has no diamond subtracting circuit Is cross-lines, but a diamond subtraction circuit which consists of 9 individual subtraction circuits.

Diese Subtrahierschaltung ist in Fig. 1 und 2 in zwei Teil- Abschnitten dargestellt; die Trenn-Linien haben die Bezeich­ nung u-u. In Fig. 3 ist der duale Voll-Subtrahierer 6 dar­ gestellt.This subtracting circuit is shown in FIGS. 1 and 2 in two sections; the dividing lines have the designator voltage uu. In Fig. 3, the dual full subtractor 6 is provided.

Diese Subtrahierschaltung besteht aus den Eingangs-Schal­ tungen 1 a und 1 b und der Haupt-Schaltung 2 und der Sperr- Schaltung 3 und der Eins-Aufwärts-Verschiebeschaltung 4 und der 1-aus-10--51111-Umcodierschaltung 5 und dem dualen Voll- Subtrahierer 6, welcher die Wertigkeit 1 verarbeitet, und dem dualen Voll-Subtrahierer 7, welcher die Wertigkeit 5 verar­ beitet. Die Eingangs-Schaltung 1 a besteht aus 2 Negier- Schaltungen 11 und 12 und 2 Und-Schaltungen 13 und 14 mit je 2 Eingängen und der Oder-Schaltung 15 mit 2 Eingängen. Die Eingangs-Schaltung 1 b besteht aus 2 Negier-Schaltungen 21 und 22 und 2 Und-Schaltungen 23 und 24 mit je 2 Eingängen und der Oder-Schaltung 25 mit 2 Eingängen. Die Haupt-Schal­ tung 2 besteht aus 9 Einzel-Subtrahierschaltungen 8, welche aus je einer Und-Schaltung 9 mit 2 Eingängen und je einer Oder-Schaltung 10 mit 2 Eingängen bestehen. An weiteren Tei­ len besteht diese Haupt-Schaltung aus der Oder-Schaltung 16 mit 2 Eingängen und der Negier-Schaltung 17. Die Sperr- Schaltung 3 besteht aus 5 Negier-Schaltungen 26 und 5 Und- Schaltungen 27 mit je 2 Eingängen. Die Eins-Aufwärts-Ver­ schiebeschaltung 4 ist mit einer Geradeaus-Schaltung kombi­ niert und besteht aus 9 Und-Schaltungen 31 bis 39 mit je 2 Eingängen und der Negier-Schaltung 19. Die 1-aus-10--51111- Umcodierschaltung 5 besteht aus 4 Oder-Schaltungen 41 bis 44 mit je 2 Eingängen und 3 Dioden 46. An weiteren Teilen be­ steht diese Subtrahierschaltung aus der Oder-Schaltung 28 mit 2 Eingängen und der Oder-Schaltung 29 mit 3 Eingängen und der Und-Schaltung 30 mit 2 Eingängen.This subtracting circuit consists of the input circuits 1 a and 1 b and the main circuit 2 and the blocking circuit 3 and the one-up shift circuit 4 and the 1-out 10-51111 recoding circuit 5 and the dual Full subtractor 6 , which processes the value 1, and the dual full subtractor 7 , which processes the value 5. The input circuit 1 a consists of 2 negation circuits 11 and 12 and 2 AND circuits 13 and 14 with 2 inputs each and the OR circuit 15 with 2 inputs. The input circuit 1 b consists of 2 negation circuits 21 and 22 and 2 AND circuits 23 and 24 with 2 inputs each and the OR circuit 25 with 2 inputs. The main scarf device 2 consists of 9 individual subtracting circuits 8 , each consisting of an AND circuit 9 with 2 inputs and an OR circuit 10 with 2 inputs. At other parts, this main circuit consists of the OR circuit 16 with 2 inputs and the negation circuit 17th The blocking circuit 3 consists of 5 negation circuits 26 and 5 AND circuits 27 , each with 2 inputs. The one-up shift circuit 4 is combined with a straight-ahead circuit and consists of 9 AND circuits 31 to 39 , each with 2 inputs and the negation circuit 19 . The 1-of-10--51111 recoding circuit 5 consists of 4 OR circuits 41 to 44 , each with 2 inputs and 3 diodes 46 . In other parts, this subtraction circuit consists of the OR circuit 28 with 2 inputs and the OR circuit 29 with 3 inputs and the AND circuit 30 with 2 inputs.

Der duale Voll-Subtrahierer 6 (Fig. 3) besteht aus 4 Und- Schaltungen 51 mit je 2 Eingängen und 3 Oder-Schaltungen 52 mit je 2 Eingängen und 4 Negier-Schaltungen 53. Der Minuend- Eingang hat die Bezeichnung k. Die Subtrahend-Eingänge ha­ ben die Bezeichnungen x und l. Der Ausgang hat die Bezeich­ nung m und der Übertrag-Ausgang die Bezeichnung n. Dieser duale Voll-Subtrahierer 6 verarbeitet die Wertigkeit 1.The dual full subtractor 6 ( FIG. 3) consists of 4 AND circuits 51 , each with 2 inputs and 3 OR circuits 52 , each with 2 inputs and 4 negating circuits 53 . The minuend entrance is called k . The subtrahend inputs are labeled x and l . The output has the designation m and the carry output has the designation n . This dual full subtractor 6 processes the value 1.

Der duale Voll-Subtrahierer 7 ist gleich wie der duale Voll- Subtrahierer 6, welcher in Fig. 3 dargestellt ist. Der Mi­ nuend-Eingang hat die Bezeichnung g. Die Subtrahend-Ein­ gänge haben die Bezeichnungen z und h. Der Ausgang hat die Bezeichnung i und der Übertrag-Ausgang die Bezeichnung y. Dieser duale Voll-Subtrahierer 7 verarbeitet die Wertigkeit 5.The dual full subtractor 7 is the same as the dual full subtractor 6 , which is shown in FIG. 3. The Mi nuend entrance has the designation g . The subtrahend inputs are labeled z and h . The output is labeled i and the carry output is labeled y . This dual full subtractor 7 processes the weight 5.

Die Eingänge A 1 bis A 5 sind die Eingänge für den Minuenden und die Eingänge B 1 bis B 5 die Eingänge für den Subtrahen­ den. Die Ausgänge C 1 bis C 5 sind die Ergebnis-Ausgänge. Der Übertrag-Eingang hat die Bezeichnung x. Der Übertrag-Aus­ gang hat die Bezeichnung y. Die Eingänge A 1 bis A 4 und B 1 bis B 4 und die Ausgänge C 1 bis C 4 haben die Wertigkeit 1. Die Eingänge A 5 und B 5 und der Ausgang C 5 haben die Wertig­ keit 5. The inputs A 1 to A 5 are the inputs for the end of the minute and the inputs B 1 to B 5 are the inputs for the subtrahend. The outputs C 1 to C 5 are the result outputs. The carry input has the designation x . The carry output has the designation y . The inputs A 1 to A 4 and B 1 to B 4 and the outputs C 1 to C 4 have the value 1. The inputs A 5 and B 5 and the output C 5 have the value 5.

Die Wirkungsweise dieser Subtrahierschaltung ergibt sich wie folgt: Der Minuend kommt 51111-codiert an den A-Eingängen zur Anlage und der Subtrahend ebenfalls 51111-codiert an den B-Eingängen. Falls die Ziffer 3 von der Ziffer 8 subtrahiert wird und am Übertrag-Eingang x nur L-Potential anliegt und der Minuend 8 an den A-Eingängen zur Anlage kommt und der Subtrahend 3 an den B-Eingängen zur Anlage kommt, hat in der Eingangs-Schaltung 1 a die Und-Schaltung 14 und die Oder- Schaltung 15 an ihrem Ausgang H-Potential und die Leitungen v und q H-Potential und in der Eingangs-Schaltung 1 b die Und-Schaltung 24 und die Oder-Schaltung 25 an ihrem Ausgang H-Potential und die Leitung r H-Potential. Damit wird der duale Voll-Subtrahierer 6, welcher die Wertigkeit 1 verarbei­ tet, an seinem Minuend-Eingang k und an seinem Subtrahend- Eingang l mit H-Potential angesteuert und hat somit an seinem Ausgang m und an seinem Übertrag-Ausgang n nur L-Potential. Die Haupt-Schaltung 2 wird hierbei an ihren Eingängen b und e mit H-Potential angesteuert und hat somit an ihren Aus­ gängen d 2 und e 2 H-Potential. Damit hat in der Schaltung 3 nur die Und-Schaltung 60 an ihrem Ausgang H-Potential und in der Eins-Aufwärts-Verschiebeschaltung 4, welche hierbei auf Geradeaus-Weiterleitung vor-angesteuert ist, keine Und- Schaltung an ihrem Ausgang H-Potential, weil diese für die Ziffer 0 keine Und-Schaltung hat. Der duale Voll-Subtrahie­ rer 7, welcher die Wertigkeit 5 verarbeitet, wird hierbei nur an seinem Minuend-Eingang g mit H-Potential angesteuert und hat somit an seinem Ausgang i H-Potential und an seinem Übertrag-Ausgang y L-Potential. Damit haben die Ergebnis- Ausgänge C die Potentialreihe HLLLL und somit 51111-codiert die Ziffer 5 und hat der Übertrag-Ausgang y nur L-Potential, weil diese Subtraktion keinen Übertrag hat.The mode of operation of this subtraction circuit is as follows: The minuend comes 51111-coded at the A inputs and the subtrahend also 51111-coded at the B inputs. If the number 3 is subtracted from the number 8 and only L potential is present at the carry input x and the minuend 8 is applied to the A inputs and the subtrahend 3 is applied to the B inputs, has in the input Circuit 1 a, the AND circuit 14 and the OR circuit 15 at its output H potential and the lines v and q H potential and in the input circuit 1 b, the AND circuit 24 and the OR circuit 25 its output H potential and the line r H potential. The dual full subtractor 6 , which processes the value 1, is thus driven at its minuend input k and at its subtrahend input l with H potential and thus has only L at its output m and at its carry output n -Potential. The main circuit 2 is driven at its inputs b and e with H potential and thus has at its outputs d 2 and e 2 H potential. This means that in circuit 3 only the AND circuit 60 has an H potential at its output and in the one-up shift circuit 4 , which is pre-activated here for forwarding, has no AND circuit at its H potential output, because this has no AND circuit for the number 0. The dual full subtractor 7 , which processes the value 5, is only driven at its minuend input g with H potential and thus has its output i H potential and its carry output y L potential. The result outputs C thus have the potential series HLLLL and thus 51111-coded the number 5 and the carry output y has only L potential because this subtraction has no carry.

Falls die Ziffer 7 von der Ziffer 4 subtrahiert wird und am Übertrag-Eingang x auch nur L-Potential anliegt und somit der Minuend 4 an den A-Eingängen zur Anlage kommt und der Subtra­ hend 7 an den B-Eingängen zur Anlage kommt, haben in der Ein­ gangs-Schaltung 1 a die Leitungen v und p H-Potential und in der Eingangs-Schaltung 1 b die Leitungen r und t H-Potential. Damit wird der duale Voll-Subtrahierer 6 an keinem Eingang mit H-Potential angesteuert und hat somit an seinem Ausgang m und an seinem Übertrags-Ausgang n nur L-Potential. Die Haupt-Schaltung 2 wird hierbei an ihren Eingängen c und e mit H-Potential angesteuert und hat somit an ihren Ausgängen e 2 und f 2 H-Potential. Damit hat in der Schaltung 3 nur die Und-Schaltung 62 an ihrem Ausgang H-Potential. Die Eins-Auf­ wärts-Verschiebeschaltung 4 ist auch hierbei nur auf Gerade­ aus-Weiterleitung vor-angesteuert, weshalb hierbei die Und- Schaltung 32 und die Oder-Schaltung 42 an ihrem Ausgang H- Potential haben. Der duale Voll-Subtrahierer 7 wird hierbei nur an seinem Subtrahend-Eingang h mit H-Potential angesteu­ ert und hat somit an seinem Ausgang i und an seinem Übertrag- Ausgang y H-Potential. Damit haben die Ergebnis-Ausgänge C die Potentialreihe HLLHH und somit 51111-codiert die Ziffer 7 und hat der Übertrag-Ausgang y H-Potential, weil diese Subtraktion einen Übertrag hat.If the number 7 is subtracted from the number 4 and there is only L potential at the carry input x and thus the minuend 4 comes to the A inputs and the subtractive 7 comes to the B inputs in the input circuit 1 a the lines v and p H potential and in the input circuit 1 b the lines r and t H potential. The dual full subtractor 6 is therefore not driven at any input with H potential and thus has only L potential at its output m and at its carry output n . The main circuit 2 is driven at its inputs c and e with H potential and thus has at its outputs e 2 and f 2 H potential. Thus in circuit 3 only the AND circuit 62 has H potential at its output. The one-up shift circuit 4 is also pre-activated only for straight-line forwarding, which is why the AND circuit 32 and the OR circuit 42 have H potential at their output. The dual full subtractor 7 is here only controlled at its subtrahend input h with H potential and thus has H potential at its output i and its carry output y . The result outputs C thus have the potential series HLLHH and thus 51111-coded the number 7 and the carry output y has H potential because this subtraction has a carry.

Falls die Ziffer 4 von der Ziffer 0 subtrahiert wird und am Übertrag-Eingang x nur L-Potential anliegt und der Minuend 0 an den A-Eingängen zur Anlage kommt und der Subtrahend 4 an den B-Eingängen zur Anlage kommt, wird die Eingangs-Schal­ tung 1 a nirgends mit H-Potential angesteuert und haben in der Eingangs-Schaltung 1 b nur die Leitungen r und s H-Poten­ tial. Damit wird der duale Voll-Subtrahierer 6 an keinem Eingang mit H-Potential angesteuert und hat somit an seinem Ausgang m und an seinem Übertrag-Ausgang n nur L-Potential. Die Haupt-Schaltung 2 wird hierbei an ihren Eingängen a und b und e und f mit H-Potential angesteuert und hat somit an ihren Ausgängen b 2 bis e 2 H-Potential. Damit hat in der Schaltung 3 nur die Und-Schaltung 56 an ihrem Ausgang H-Po­ tential. Somit hat in der Schaltung 4 die Oder-Schaltung 36 an ihrem Ausgang H-Potential und außerdem die Oder-Schaltung 29 an ihrem Ausgang H-Potential. Hierbei hat in der Schal­ tung 5 die Oder-Schaltung 41 an ihrem Ausgang H-Potential und wurde somit die Ergebniszahl der Haupt-Schaltung 2 einer­ seits um die Zahl 10 angehoben und andererseits wieder um die Zahl 5 gesenkt und somit nur um die Zahl 5 angehoben, weshalb hierbei der duale Voll-Subtrahierer 7 vom Ausgang der Oder-Schaltung 29 mit H-Potential angesteuert wird. Der duale Voll-Subtrahierer 7 wird hierbei nur an seinem Subtrahend- Eingang z mit H-Potential angesteuert und hat somit an sei­ nem Ausgang i und an seinem Übertrag-Ausgang y H-Potential. Damit haben die Ergebnis-Ausgänge C die Potentialreihe HLLLH und somit 51111-codiert die Ziffer 6 und hat der Übertrag- Ausgang H-Potential, weil diese Subtraktion einen Übertrag hat.If the number 4 is subtracted from the number 0 and there is only L potential at the carry input x and the minuend 0 is applied to the A inputs and the subtrahend 4 is applied to the B inputs, the input Circuit 1 a nowhere controlled with H potential and have only the lines r and s H potential in the input circuit 1 b . The dual full subtractor 6 is thus not driven at any input with H potential and thus has only L potential at its output m and at its carry output n . The main circuit 2 is driven at its inputs a and b and e and f with H potential and thus has at its outputs b 2 to e 2 H potential. So that in circuit 3, only the AND circuit 56 at its output H-Po tential. Thus, in circuit 4, the OR circuit 36 has H potential at its output and also the OR circuit 29 has H potential at its output. Here, in the circuit 5, the OR circuit 41 has H potential at its output and the result number of the main circuit 2 has been increased on the one hand by the number 10 and on the other hand decreased again by the number 5 and thus only by the number 5 raised, which is why the dual full subtractor 7 is driven by the output of the OR circuit 29 with H potential. The dual full subtractor 7 is only driven at its subtrahend input z with H potential and thus has its output i and its carry output y H potential. The result outputs C thus have the potential series HLLLH and thus 51111-coded the number 6 and the carry output has H potential because this subtraction has a carry.

Falls bei einer Subtraktion außerdem am Übertrag-Eingang x H-Potential anliegt, wird die Ergebniszahl um die Ziffer 1 niederer.If there is also x H potential at the carry input during subtraction, the result number is reduced by the number 1.

Claims (9)

1. Elektronische Subtrahierschaltung im 51111-Code, deren Haupt-Schaltung (2) eine echte Subtrahier-Schaltung ist, dadurch gekennzeichnet, daß diese Haupt-Schaltung (2) eine Karo-Subtrahierschaltung ist, welche aus Einzel- Subtrahierschaltungen (8) besteht.1. Electronic subtracting circuit in 51111 code, the main circuit ( 2 ) of which is a real subtracting circuit, characterized in that this main circuit ( 2 ) is a diamond subtracting circuit which consists of individual subtracting circuits ( 8 ). 2. Elektronische Subtrahierschaltung nach Anspruch 1, da­ durch gekennzeichnet, daß die Haupt-Schaltung (2) weni­ ger als 21 Einzel-Subtrahierschaltungen (8) aufweist.2. Electronic subtraction circuit according to claim 1, characterized in that the main circuit ( 2 ) has less than 21 individual subtraction circuits ( 8 ). 3. Elektronische Subtrahierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Haupt-Schaltung (2) nur aus 12 oder 9 Einzel-Subtrahier- Schaltungen (8) besteht.3. Electronic subtracting circuit according to claim 1 or according to claim 1 and 2, characterized in that the main circuit ( 2 ) consists only of 12 or 9 individual subtracting circuits ( 8 ). 4. Elektronische Subtrahierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3, da­ durch gekennzeichnet, daß die Haupt-Schaltung (2) nur die Wertigkeit 2 verarbeitet.4. Electronic subtraction circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that the main circuit ( 2 ) processes only the value 2. 5. Elektronische Subtrahierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß sie für die Verarbeitung der Wertigkeiten 1 und 5 je einen dualen Voll-Subtrahierer (6 und 7) aufweist.5. Electronic subtraction circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that they each have a dual full subtractor ( 6 and 7 ) for processing the values 1 and 5 having. 6. Elektronische Subtrahierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5, da­ durch gekennzeichnet, daß sie eine Eins-Aufwärts-Ver­ schiebeschaltung (4) aufweist, welche mit einer Gerade­ aus-Schaltung kombiniert ist. 6. Electronic subtraction circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that it has a one-up shifting circuit ( 4 ), which is combined with a straight line circuit. 7. Elektronische Subtrahierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5 oder nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß sie eine Teil-Schaltung (50) aufweist, mittels der die un­ ter 0 (Null) liegenden Ergebniszahlen der Haupt- Schaltung (2) um die Zahl 10 angehoben werden.7. Electronic subtraction circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6, characterized in that it comprises a partial circuit ( 50 ) has, by means of which the un sub 0 (zero) result numbers of the main circuit ( 2 ) are increased by the number 10. 8. Elektronische Subtrahierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5 oder nach Anspruch 1 bis 6 oder nach Anspruch 1 bis 7, da­ durch gekennzeichnet, daß die Ausgangs-Zahlen der Teil- Schaltung (50) in der Eins-Aufwärts-Verschiebeschaltung (4) geradeaus weitergeleitet werden oder um die Zahl 1 angehoben werden und daß die Ausgangs-Zahlen der Schal­ tung (4) in der Schaltung (5) um die Zahl 5 gesenkt wer­ den, wenn sie im oberen Bereich (5 bis 9) liegen.8. Electronic subtraction circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6 or according to claim 1 to 7, characterized in that the Output numbers of the sub-circuit ( 50 ) in the one-up shift circuit ( 4 ) are passed on straight or increased by the number 1 and that the output numbers of the circuit device ( 4 ) in the circuit ( 5 ) by Number 5 lowered who if they are in the upper range (5 to 9). 9. Elektronische Subtrahierschaltung nach Anspruch 1 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 5 oder nach Anspruch 1 bis 6 oder nach Anspruch 1 bis 8, da­ durch gekennzeichnet, daß die Einzel-Subtrahierschal­ tungen (8) aus je einer Und-Schaltung (9) mit 2 Ein­ gängen und je einer Oder-Schaltung (10) mit 2 Eingängen bestehen.9. Electronic subtracting circuit according to claim 1 or according to claim 1 to 3 or according to claim 1 to 5 or according to claim 1 to 6 or according to claim 1 to 8, characterized in that the individual subtracting circuits ( 8 ) from one und- Circuit ( 9 ) with 2 inputs and one OR circuit ( 10 ) with 2 inputs each.
DE19873728997 1987-08-22 1987-08-29 Subtraction circuit in 51111 code Ceased DE3728997A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19873728997 DE3728997A1 (en) 1987-08-22 1987-08-29 Subtraction circuit in 51111 code

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19873728132 DE3728132A1 (en) 1987-08-22 1987-08-22 Subtraction circuit in 51111 code
DE19873728997 DE3728997A1 (en) 1987-08-22 1987-08-29 Subtraction circuit in 51111 code

Publications (1)

Publication Number Publication Date
DE3728997A1 true DE3728997A1 (en) 1989-05-03

Family

ID=25858945

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873728997 Ceased DE3728997A1 (en) 1987-08-22 1987-08-29 Subtraction circuit in 51111 code

Country Status (1)

Country Link
DE (1) DE3728997A1 (en)

Similar Documents

Publication Publication Date Title
DE3728997A1 (en) Subtraction circuit in 51111 code
DE3728996A1 (en) Subtraction circuit in 54321 code
DE3728502A1 (en) Subtraction circuit in 5211 code
DE3728130A1 (en) Subtraction circuit in 54321 code
DE3728605A1 (en) Subtraction circuit in 5211 code
DE3728132A1 (en) Subtraction circuit in 51111 code
DE3728131A1 (en) Subtraction circuit in 54321 code
DE3640462A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3642815A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3730963A1 (en) Subtraction circuit in 54321 code
DE3730960A1 (en) Subtraction circuit in 54321 code
DE3730962A1 (en) Adder circuit in 54321 code
DE3727427A1 (en) Subtraction circuit in 54321 code
DE3721555A1 (en) Adder circuit in 51111 code
DE3635783A1 (en) Addition constant value circuit using decimal 1-out-of-10 code
DE3720533A1 (en) Adder circuit in 54321 code
DE3731659A1 (en) Subtraction circuit in 54321 code
DE3720538A1 (en) Adder circuit in 5211 code
DE3615957A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3718328A1 (en) Adder circuit in 5211 code
DE3703178A1 (en) Adder circuit in 5211 code
DE3623689A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3831800A1 (en) Adder circuit in 54321 code
DE3728501A1 (en) Adder circuit in 5211 code
DE3720535A1 (en) Adder circuit in 54321 code

Legal Events

Date Code Title Description
AF Is addition to no.

Ref country code: DE

Ref document number: 3728132

Format of ref document f/p: P

8131 Rejection