[go: up one dir, main page]

DE3720533A1 - Adder circuit in 54321 code - Google Patents

Adder circuit in 54321 code

Info

Publication number
DE3720533A1
DE3720533A1 DE19873720533 DE3720533A DE3720533A1 DE 3720533 A1 DE3720533 A1 DE 3720533A1 DE 19873720533 DE19873720533 DE 19873720533 DE 3720533 A DE3720533 A DE 3720533A DE 3720533 A1 DE3720533 A1 DE 3720533A1
Authority
DE
Germany
Prior art keywords
circuit
inputs
circuits
potential
adder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19873720533
Other languages
German (de)
Inventor
Paul Merkle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19873718032 external-priority patent/DE3718032A1/en
Application filed by Individual filed Critical Individual
Priority to DE19873720533 priority Critical patent/DE3720533A1/en
Publication of DE3720533A1 publication Critical patent/DE3720533A1/en
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491—Computations with decimal numbers radix 12 or 20.
    • G06F7/4912—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/491—Indexing scheme relating to groups G06F7/491 - G06F7/4917
    • G06F2207/49175—Using 54321 code, i.e. binary coded decimal representation with digit weight of 5, 4, 3, 2 and 1 respectively

Landscapes

  • Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)

Abstract

The adder circuit according to the subject of the invention does not have in its output area a final circuit which is combined with a standard one upwards shift circuit, but rather a special circuit 3, which brings about the raising of the intermediate result number by the number 1 in a specific way, if the output m of the dual full adder 6 has high potential. <IMAGE>

Description

Gegenstand der Erfindung ist eine elektronische Addierschaltung im 54321-Code, welche für die Verarbeitung der Wertigkeiten 1 und 5 je einen dualen Voll-Addierer aufweist und deren Haupt-Schaltung 2 nicht aus Einzel-Addierschaltungen oder Einzel-Verschiebeschaltungen besteht, sondern aus Und-Schaltungen und Oder-Schaltungen mit Spezial-Leitungs-Verknüpfung.The invention relates to an electronic adder circuit in the 54321 code, which has a dual full adder for the processing of the valences 1 and 5 and whose main circuit 2 does not consist of individual adder circuits or individual shift circuits, but instead of AND circuits and OR circuits with special line connection.

Diese Addierschaltung ist in Fig. 1 und 2 in zwei Teil- Abschnitten dargestellt; die Trenn-Linien haben die Bezeichnung u-u. In Fig. 3 ist der duale Voll-Addierer 6 dargestellt. In Fig. 4 ist der duale Halb-Addierer 9 dargestellt, welcher bei der Addierschaltung Type A 2 an Stelle des dualen Voll-Addierers 6 zur Verwendung kommt.This adding circuit is shown in FIGS. 1 and 2 in two sections; the dividing lines have uu the name. In Fig. 3, the dual full adder 6 is shown. In FIG. 4, the dual half adder 9 is shown, which of the dual full-adder 6 arrives at the adder Type A 2 in place for use.

Die Addierschaltung Type A (Fig. 1 und 2) besteht aus den Eingangs-Schaltungen 1 a und 1 b und der Haupt-Schaltung 2 und der Schluß-Schaltung 3 und dem dualen Voll-Addierer 6 für die Verarbeitung der Wertigkeit 1 und dem dualen Voll- Addierer 7 für die Verarbeitung der Wertigkeit 5. Die Eingangs- Schaltung 1 a besteht aus der Oder-Schaltung 11 mit 2 Eingängen und der Oder-Schaltung 12 mit 3 Eingängen. Die Eingangs-Schaltung 1 b besteht aus der Oder-Schaltung 21 mit 2 Eingängen und der Oder-Schaltung 22 mit 3 Eingängen. Die Haupt-Schaltung 2 besteht aus 5 Und-Schaltungen 9 mit je 2 Eingängen und 5 Oder-Schaltungen 10 mit je 2 Eingängen. Die Schluß-Schaltung 3 besteht aus 7 Und-Schaltungen 31 bis 37 mit je 2 Eingängen und 2 Negierschaltungen 38 und 39 und der Oder-Schaltung 40 mit 2 Eingängen und den Oder-Schaltungen 41 bis 44 mit je 2 Eingängen und 3 Negier-Schaltungen 46 und 3 Und-Schaltungen 47 mit je 2 Eingängen. An weiteren Teilen besteht diese Addierschaltung aus den Oder-Schaltungen 13 und 15 und 23 mit je 2 Eingängen und 2 Und-Schaltungen 14 und 24 mit je 2 Eingängen und der Diode 48 und den zugehörigen Leitungen. The adding circuit Type A ( Fig. 1 and 2) consists of the input circuits 1 a and 1 b and the main circuit 2 and the closing circuit 3 and the dual full adder 6 for processing the valence 1 and the dual Full adder 7 for processing the value 5. The input circuit 1 a consists of the OR circuit 11 with 2 inputs and the OR circuit 12 with 3 inputs. The input circuit 1 b consists of the OR circuit 21 with 2 inputs and the OR circuit 22 with 3 inputs. The main circuit 2 consists of 5 AND circuits 9 , each with 2 inputs and 5 OR circuits 10 , each with 2 inputs. The final circuit 3 consists of 7 AND circuits 31 to 37 , each with 2 inputs and 2 negation circuits 38 and 39, and the OR circuit 40 with 2 inputs, and the OR circuits 41 to 44 , each with 2 inputs and 3 negation circuits 46 and 3 AND circuits 47 with 2 inputs each. In other parts, this adding circuit consists of the OR circuits 13 and 15 and 23 with 2 inputs each and 2 AND circuits 14 and 24 with 2 inputs each and the diode 48 and the associated lines.

Der duale Voll-Addierer 6 (Fig. 3) besteht aus 4 Und-Schaltungen 61 und 3 Oder-Schaltungen 62 und 2 Negierschaltungen 63. Die Eingänge haben die Bezeichnungen x und k und l; der Ausgang hat die Bezeichnung m und der Übertrag-Ausgang die Bezeichnung n. Dieser duale Voll-Addierer 6 verarbeitet nur die Wertigkeit 1.The dual full adder 6 ( FIG. 3) consists of 4 AND circuits 61 and 3 OR circuits 62 and 2 negation circuits 63 . The inputs have the designations x and k and l ; the output has the designation m and the carry output has the designation n . This dual full adder 6 only processes the valency 1.

Der duale Voll-Addierer 7 ist gleich, wie der duale Voll- Addierer 6, welcher in Fig. 3 dargestellt ist. Die Eingänge haben die Bezeichnungen f und g und h; der Ausgang hat die Bezeichnung i und der Übertrag-Ausgang die Bezeichnung y. Dieser duale Voll-Addierer 7 verarbeitet die Wertigkeit 5.The dual full adder 7 is the same as the dual full adder 6 shown in FIG. 3. The inputs are labeled f and g and h ; the output is labeled i and the carry output is labeled y . This dual full adder 7 processes the valency 5.

Die Eingänge A 1 bis A 5 sind die Eingänge für den ersten Summanden und die Eingänge B 1 bis B 5 die Eingänge für den zweiten Summanden. Die Ausgänge C 1 bis C 5 sind die Ergebnis- Ausgänge. Der Übertrag-Eingang hat die Bezeichnung x. Der Übertrag-Ausgang hat die Bezeichnung y. Die Eingänge A 1 und B 1 und der Ausgang C 1 haben die Wertigkeit 1. Die Eingänge A 2 und B 2 und der Ausgang C 2 haben die Wertigkeit 2. Die Eingänge A 3 und B 3 und der Ausgang C 3 haben die Wertigkeit 3. Die Eingänge A 4 und B 4 und der Ausgang C 4 haben die Wertigkeit 4. Die Eingänge A 5 und B 5 und der Ausgang C 5 haben die Wertigkeit 5.The inputs A 1 to A 5 are the inputs for the first addend and the inputs B 1 to B 5 are the inputs for the second addend. The outputs C 1 to C 5 are the result outputs. The carry input has the designation x . The carry output is called y . The inputs A 1 and B 1 and the output C 1 have the value 1. The inputs A 2 and B 2 and the output C 2 have the value 2. The inputs A 3 and B 3 and the output C 3 have the value 3 The inputs A 4 and B 4 and the output C 4 have the value 4. The inputs A 5 and B 5 and the output C 5 have the value 5.

Die Wirkungsweise der Addierschaltung Type A (Fig. 1 und 2) ergibt sich wie folgt: Einer der beiden Summanden kommt 54321-codiert an den A-Eingängen zur Anlage und der andere Summand ebenfalls 54321-codiert an den B-Eingängen. Falls die Ziffer 3 zur Ziffer 4 addiert wird und am Übertrag-Eingang x nur L-Potential anliegt und die Ziffer 3 an den A-Eingängen zur Anlage kommt und die Ziffer 4 an den B-Eingängen zur Anlage kommt, haben in der Eingangs-Schaltung 1 a die Oder- Schaltungen 11 und 12 an ihrem Ausgangs H-Potential und in der Eingangs-Schaltung 1 b die Oder-Schaltung 22 an ihrem Ausgang H-Potential und die Leitung s H-Potential. Damit haben die Oder-Schaltungen 13 und 23 an ihrem Ausgang H-Potential und die Und-Schaltungen 24 an ihrem Ausgang H-Potential. The operation of the addition circuit type A ( Fig. 1 and 2) results as follows: one of the two summands 54321-coded at the A inputs and the other summand also 54321-coded at the B inputs. If the number 3 is added to the number 4 and only L potential is present at the carry input x and the number 3 is applied to the A inputs and the number 4 is applied to the B inputs, the input Circuit 1 a, the OR circuits 11 and 12 at their output H potential and in the input circuit 1 b, the OR circuit 22 at their output H potential and the line s H potential. The OR circuits 13 and 23 thus have H potential at their output and the AND circuits 24 have H potential at their output.

Somit wird hierbei der duale Voll-Addierer 6 an seinem Eingang k mit H-Potential angesteuert und die Haupt-Schaltung 2 an ihren Eingängen e 1 bis e 3 mit H-Potential angesteuert. Damit hat der duale Voll-Addierer 6 an seinem Ausgang m H- Potential und ist die Schaltung 3 auf Anhebung um die Ziffer 1 vor-angesteuert und hat die Haupt-Schaltung 2 an ihren Ausgängen a bis c H-Potential und wird der duale Voll- Addierer 7 an seinem Eingang f mit H-Potential angesteuert, weil hierbei die Oder-Schaltung 40 an ihrem Ausgang H-Potential hat. Somit hat hierbei auch der duale Voll-Addierer 7 an seinem Ausgang (i) H-Potential und in der Schaltung 3 die Und-Schaltung 36 und die Oder-Schaltung 42 an ihrem Ausgang H-Potential. Damit haben die Ergebnis-Ausgänge C die Potentialreihe HLLHL und somit 54321-codiert die Ziffer 7 und hat der Übertrag-Ausgang y nur L-Potential, weil diese Addition keinen Übertrag hat.Thus, the dual full adder 6 is driven at its input k with H potential and the main circuit 2 is driven at its inputs e 1 to e 3 with H potential. The dual full adder 6 thus has m H potential at its output and the circuit 3 is pre-controlled to be raised by the number 1 and has the main circuit 2 at its outputs a to c H potential and becomes the dual full - Adder 7 driven at its input f with H potential, because here the OR circuit 40 has H potential at its output. Thus, the dual full adder 7 also has H potential at its output (i) and in circuit 3 the AND circuit 36 and the OR circuit 42 at its output H potential. The result outputs C thus have the potential series HLLHL and thus 54321-coded the number 7 and the carry output y has only L potential because this addition has no carry.

Falls die Ziffer 6 zur Ziffer 8 addiert wird und am Übertrag- Eingang x nur L-Potential anliegt und die Ziffer 6 an den A- Eingängen zur Anlage kommt und die Ziffer 8 an den B-Eingängen zur Anlage kommt, hat in der Eingangs-Schaltung 1 a die Oder-Schaltung 11 an ihrem Ausgang H-Potential und in der Eingangs-Schaltung 1 b die Oder-Schaltungen 21 und 22 an ihrem Ausgang H-Potential. Damit wird der duale Voll-Addierer 6 an zwei Eingängen (l und k) mit H-Potential angesteuert. Weil hierbei der duale Voll-Addierer 6 an seinem Übertrag- Ausgang n H-Potential hat, wird hierbei die Haupt- Schaltung 2 nicht nur vom Ausgang der Oder-Schaltung 23 mit H-Potential angesteuert, sondern auch vom Ausgang der Oder- Schaltung 15 und wird somit an ihren Eingängen e 1 und e 4 mit H-Potential angesteuert. Der duale Voll-Addierer 7 wird hierbei nur an seinen Eingängen g und h mit H-Potential angesteuert, weil hierbei die Haupt-Schaltung 2 nur an ihren Ausgängen a und b H-Potential hat und weil somit die Oder- Schaltung 40 an ihrem Ausgang L-Potential hat. Die Schaltung 3 ist hierbei nicht auf Anhebung um die Ziffer 1 vor-angesteuert, weil der Ausgang m des dualen Voll-Addierers 6 nur L-Potential hat. Damit haben in der Schaltung 3 die Und- Schaltungen 32 und 33 an ihrem Ausgang H-Potential. Weil hierbei das H-Potential der Oder-Schaltung 42 von der Teil- Schaltung 20 gesperrt wird, kommt nur das H-Potential der Oder-Schaltung 44 zur Wirkung. Damit haben die Ergebnis-Ausgänge C die Potentialreihe LHLLL und somit 54321-codiert die Ziffer 4 und hat der Übertrag-Ausgang y H-Potential, weil diese Addition einen Übertrag hat.If the number 6 is added to the number 8 and only L potential is present at the carry-in input x and the number 6 is applied to the A inputs and the number 8 is applied to the B inputs, the input Circuit 1 a, the OR circuit 11 at its output H potential and in the input circuit 1 b, the OR circuits 21 and 22 at its output H potential. The dual full adder 6 is thus driven at two inputs ( 1 and k) with H potential. Because the dual full adder 6 has n H potential at its carry output, the main circuit 2 is controlled not only by the output of the OR circuit 23 with H potential, but also by the output of the OR circuit 15 and is thus driven at its inputs e 1 and e 4 with H potential. The dual full adder 7 is only driven with H potential at its inputs g and h , because here the main circuit 2 has H potential only at its outputs a and b and therefore because of the OR circuit 40 at its output L potential. The circuit 3 is not pre-controlled to be raised by the number 1 because the output m of the dual full adder 6 has only L potential. Thus, the AND circuits 32 and 33 in circuit 3 have H potential at their output. Because the H potential of the OR circuit 42 is blocked by the subcircuit 20 , only the H potential of the OR circuit 44 comes into effect. The result outputs C thus have the potential series LHLLL and thus 54321-coded the number 4 and the carry output y has H potential because this addition has a carry.

Falls bei einer Addition außerdem am Übertrag-Eingang x H- Potential anliegt, wird die Ergebniszahl um die Ziffer 1 höher.If there is also an x H potential at the carry input during an addition, the result number is increased by the number 1.

An Stelle des in Fig. 3 dargestellten dualen Voll-Addierers kann auch ein sonstiger dualer Voll-Addierer verwendet werden.Instead of the dual full adder shown in FIG. 3, another dual full adder can also be used.

Die Addierschaltung Type A 2 weist im Vergleich mit der Addierschaltung Type A (Fig. 1 und 2) den Unterschied auf, daß an Stelle des dualen Voll-Addierers 6 ein dualer Halb- Addierer 9 nach Fig. 4 oder ein sonstiger dualer Halb- Addierer angeordnet ist und daß diese Addierschaltung somit keinen Übertrag-Eingang x aufweist und somit nicht gleichzeitig einen Übertrag verarbeiten kann.The adder circuit Type A 2 has the difference in comparison with the adder circuit Type A ( FIGS. 1 and 2) that, instead of the dual full adder 6, a dual half adder 9 according to FIG. 4 or another dual half adder is arranged and that this adder circuit thus has no carry input x and thus cannot process a carry at the same time.

Claims (10)

1. Elektronische Addierschaltung im 54321-Code, deren Haupt- Schaltung (2) in einer Richtung Leitungen (p) aufweist, in denen keine Oder-Schaltung angeordnet ist und in der anderen Richtung Leitungen aufweist, in denen pro Querzeile je eine Oder-Schaltung (10) mit 2 Eingängen angeordnet ist und deren Haupt-Schaltung (2) nur 4 Eingänge (e 1 bis e 4) aufweist, dadurch gekennzeichnet, daß die Schluß-Schaltung (3) nur 10 Und-Schaltungen aufweist und daß diese 10 Und-Schaltungen (31 bis 37 und 47) nur je 2 Eingänge aufweisen.1. Electronic adding circuit in the 54321 code, the main circuit ( 2 ) in one direction has lines (p) in which no OR circuit is arranged and in the other direction has lines in which one OR circuit per transverse line ( 10 ) is arranged with 2 inputs and the main circuit ( 2 ) has only 4 inputs ( e 1 to e 4 ), characterized in that the closing circuit ( 3 ) has only 10 AND circuits and that these 10 AND Circuits ( 31 to 37 and 47 ) have only 2 inputs each. 2. Elektronische Addierschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Schluß-Schaltung (3) so ausgebildet ist, daß sie bei entsprechender Vor-Ansteuerung die an ihren Eingängen anliegende Zahl um die Ziffer 1 anhebt.2. Electronic adding circuit according to claim 1, characterized in that the final circuit ( 3 ) is designed such that it increases the number applied to its inputs by the number 1 with appropriate pre-control. 3. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Schluß- Schaltung (3) aus 10 Und-Schaltungen (31 bis 37 und 47) mit je 2 Eingängen und 5 Negier-Schaltungen (38 und 39 und 46) und 5 Oder-Schaltungen (40 bis 44) mit je 2 Eingängen besteht.3. Electronic adding circuit according to claim 1 or according to claim 1 and 2, characterized in that the final circuit ( 3 ) from 10 AND circuits ( 31 to 37 and 47 ) each with 2 inputs and 5 negating circuits ( 38 and 39 and 46 ) and 5 OR circuits ( 40 to 44 ) with 2 inputs each. 4. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß die Haupt-Schaltung (2) nur die Wertigkeit 2 verarbeitet.4. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that the main circuit ( 2 ) processes only the valence 2. 5. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß sie für die Verarbeitung der Wertigkeit 1 einen dualen Voll- Addierer (6) oder eine ähnliche Schaltung aufweist. 5. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that it has a dual full adder ( 6 ) or a similar circuit for processing the value 1 . 6. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß sie für die Verarbeitung der Wertigkeit 5 einen dualen Voll-Addierer (7) aufweist.6. Electronic adder circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that it has a dual full adder ( 7 ) having. 7. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5 oder nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß die Eingangs- Schaltungen (1 a und 1 b) nur aus je einer Oder- Schaltung mit 2 Eingängen und je einer Oder-Schaltung mit 3 Eingängen bestehen.7. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6, characterized in that the input circuits ( 1 a and 1 b) consist of one OR circuit with 2 inputs and one OR circuit with 3 inputs. 8. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5 oder nach Anspruch 1 bis 6 oder nach Anspruch 1 bis 7, dadurch gekennzeichnet, daß die Haupt-Schaltung (2) nur aus 5 Und-Schaltungen (9) mit je 2 Eingängen und 5 Oder-Schaltungen (10) mit je 2 Eingängen besteht.8. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6 or according to claim 1 to 7, characterized in that the main Circuit ( 2 ) only consists of 5 AND circuits ( 9 ) with 2 inputs each and 5 OR circuits ( 10 ) with 2 inputs each. 9. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 6 oder nach Anspruch 1 bis 8, dadurch gekennzeichnet, daß eine Type so ausgebildet ist, daß sie gleichzeitig auch einen Übertrag verarbeiten kann und somit auch einen Übertrag-Eingang (x) aufweist.9. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 4 or according to claim 1 to 6 or according to claim 1 to 8, characterized in that a type is designed so that it can simultaneously process a carry and thus also has a carry input (x) . 10. Elektronische Addierschaltungen nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 6 oder nach Anspruch 1 bis 8, dadurch gekennzeichnet, daß eine Type so ausgebildet ist, daß sie nicht gleichzeitig auch einen Übertrag verarbeiten kann und somit an Stelle des dualen Voll-Addierers (6) nur einen dualen Halb-Addierer (9) aufweist und keinen Übertrag-Eingang (x) aufweist.10. Electronic adding circuits according to claim 1 or according to claim 1 and 2 or according to claim 1 to 4 or according to claim 1 to 6 or according to claim 1 to 8, characterized in that a type is designed so that they do not simultaneously process a carry can and thus instead of the dual full adder ( 6 ) has only a dual half adder ( 9 ) and has no carry input (x) .
DE19873720533 1987-05-31 1987-06-20 Adder circuit in 54321 code Ceased DE3720533A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19873720533 DE3720533A1 (en) 1987-05-31 1987-06-20 Adder circuit in 54321 code

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19873718032 DE3718032A1 (en) 1987-05-31 1987-05-31 Adder circuit in 54321 code
DE19873720533 DE3720533A1 (en) 1987-05-31 1987-06-20 Adder circuit in 54321 code

Publications (1)

Publication Number Publication Date
DE3720533A1 true DE3720533A1 (en) 1989-03-02

Family

ID=25856112

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873720533 Ceased DE3720533A1 (en) 1987-05-31 1987-06-20 Adder circuit in 54321 code

Country Status (1)

Country Link
DE (1) DE3720533A1 (en)

Similar Documents

Publication Publication Date Title
DE3720533A1 (en) Adder circuit in 54321 code
DE3720536A1 (en) Adder circuit in 51111 code
DE3720538A1 (en) Adder circuit in 5211 code
DE3721555A1 (en) Adder circuit in 51111 code
DE3721553A1 (en) Adder circuit in 54321 code
DE3720535A1 (en) Adder circuit in 54321 code
DE3720537A1 (en) Adder circuit in 51111 code
DE3718291A1 (en) Adder circuit in 51111 code
DE3621923A1 (en) Adder circuit in 51111 code
DE3703178A1 (en) Adder circuit in 5211 code
DE3718032A1 (en) Adder circuit in 54321 code
DE3621865A1 (en) Adder circuit in 54321 code
DE3719663A1 (en) Adder circuit in 5211 code
DE3642815A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3643346A1 (en) Adder circuit using 5211 code
DE3728132A1 (en) Subtraction circuit in 51111 code
DE3719664A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3717755A1 (en) Adder circuit in 5211 code
DE3728501A1 (en) Adder circuit in 5211 code
DE3640809A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3642010A1 (en) Adder circuit using 51111 code
DE3733061A1 (en) Adder circuit in 51111 code
DE3642053A1 (en) Adder circuit using 54321 code
DE3728130A1 (en) Subtraction circuit in 54321 code
DE3714665A1 (en) Adder circuit in decimal 1-out-of-10 code

Legal Events

Date Code Title Description
AF Is addition to no.

Ref country code: DE

Ref document number: 3718032

Format of ref document f/p: P

8131 Rejection