[go: up one dir, main page]

DE3623689A1 - Adder circuit in decimal 1-out-of-10 code - Google Patents

Adder circuit in decimal 1-out-of-10 code

Info

Publication number
DE3623689A1
DE3623689A1 DE19863623689 DE3623689A DE3623689A1 DE 3623689 A1 DE3623689 A1 DE 3623689A1 DE 19863623689 DE19863623689 DE 19863623689 DE 3623689 A DE3623689 A DE 3623689A DE 3623689 A1 DE3623689 A1 DE 3623689A1
Authority
DE
Germany
Prior art keywords
circuit
inputs
adder
circuits
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19863623689
Other languages
German (de)
Inventor
Paul Merkle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE19863623689 priority Critical patent/DE3623689A1/en
Publication of DE3623689A1 publication Critical patent/DE3623689A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491—Computations with decimal numbers radix 12 or 20.
    • G06F7/4912—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/491—Indexing scheme relating to groups G06F7/491 - G06F7/4917
    • G06F2207/49195—Using pure decimal representation, e.g. 10-valued voltage signal, 1-out-of-10 code

Landscapes

  • Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)

Abstract

In this adder circuit, a partial summand with the value 5 is processed in the main circuit (1) and the dual half adder (7) even if there is only one partial summand with the value 5 at the inputs of the dual half adder (8). Thus, in the main circuit (1), the numeric value 4 is additionally processed, and in the dual half adder (7) the value 1 is processed. The number of required individual adder circuits (12) of the main circuit (1) is reduced from 28 to 21 by the circuit (9). <IMAGE>

Description

Gegenstand der Erfindung ist eine Addierschaltung im Dezimal­ 1-aus-10-Code, welche auch nur eine Eins-Aufwärts-Verschie­ beschaltung aufweist und deren Haupt-Schaltung aus 21 Ein­ zel-Addierschaltungen besteht. Im Vergleich mit der Addier­ schaltung gleichen Typs, welche eine Haupt-Schaltung mit nur 15 Einzel-Addierschaltung aufweist, weist diese Addierschalt­ ung den Unterschied auf, daß auch 2 Teil-Summanden mit der Wertigkeit 4 ohne Zusatz-Schaltung normal verarbeitet werden können. Bei dieser Addierschaltung ist für die Vor-Verarbeit­ ung der Wertigkeit 5 nur ein dualer Halb-Addierer erforder­ lich.The invention relates to an adder circuit in the decimal 1-out-10 code, which also has only a one-up shift circuit and whose main circuit consists of 21 single adder circuits. In comparison with the adder circuit of the same type, which has a main circuit with only 15 individual adder circuits, this adder circuit has the difference that two sub-summands with the value 4 can be processed normally without an additional circuit. In this adder circuit, only a dual half adder is required for the pre-processing of the value 5 .

Die Addierschaltung Tye A ist in Fig. 1 und 2 in zwei Teil- Abschnitten dargestellt; die Trenn-Linien haben die Bezeich­ nung u-u. Die Addierschaltung Type B ist in Fig. 3 und 2 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben auch die Bezeichnung u-u. In Fig. 4 ist eine Einzel-Addier- Schaltung 12 dargestellt, welche bei der Addierschaltung Type A 21-fach erforderlich ist. In Fig. 5 ist der duale Voll-Addierer 6 dargestellt. In Fig. 6 ist der duale Halb- Addierer 7 dargestellt.The adder circuit Tye A is shown in FIGS. 1 and 2 in two sections; the dividing lines have the designator voltage uu. The type B adder circuit is shown in FIGS. 3 and 2 in two sections; the dividing lines may also have the designation uu . In FIG. 4, a single adder circuit 12 is shown which is in the adder circuit Type A 21-fold required. In Fig. 5, the dual full adder 6 is shown. The dual half adder 7 is shown in FIG .

Die Addierschaltung Type A (Fig. 1 und 2) besteht aus der Haupt-Schaltung 1 und der Schaltung 2 und der Eins-Aufwärts- Verschiebeschaltung 3 und den Eingangs-Schaltungen 4 und 5 und dem dualen Voll-Addierer 6 und den dualen Halb-Addierern 7 und 8 und der Zusatz-Schaltung 9 und der Übertrag-Oder- Schaltung 10. Die Haupt-Schaltung 1 besteht aus 21 Einzel- Addierschaltungen 12 und den zugehörigen Leitungen. Die Schaltung 2 besteht aus 7 Negier-Schaltungen 13 und 6 Und- Schaltungen 14 mit je 2 Eingängen und 3 Oder-Schaltungen 15 mit je 2 Eingängen und den zugehörigen Leitungen. Die Schaltung 3 ist eine Eins-Aufwärts-Schaltung, welche mit einer Geradeaus-Schaltung kombiniert ist und welche bei Ver­ schiebe-Ansteuerung die an ihren Eingängen anliegende Zahl um die Ziffer 1 anhebt; diese Verschiebeschaltung 3 besteht aus 10 Und-Schaltungen 16 mit je 2 Eingängen und der Negier- Schaltung 17 und den zugehörigen Leitungen. Die Eingangs- Schaltung 4 besteht aus 4 Oder-Schaltungen 21 bis 24 mit je 2 Eingängen und der Oder-Schaltung 25 mit 5 Eingängen und der Oder-Schaltung 26 mit 2 Eingängen und der Oder-Schaltung 27 mit 3 Eingängen und den zugehörigen Leitungen. Die Eingangs- Schaltung 5 besteht aus 4 Oder-Schaltungen 31 bis 34 mit je 2 Eingängen und der Oder-Schaltung 35 mit 5 Eingängen und der Oder-Schaltung 36 mit 2 Eingängen und der Oder-Schaltung 37 mit 3 Eingängen und den zugehörigen Leitungen. Die Zusatz- Schaltung 9 besteht aue 2 Oder-Schaltungen 41 und 42 mit je 2 Eingängen und der Und-Schaltung 43 mit 2 Eingängen. An weiteren Teilen besteht diese Addier-Schaltung aus der Über­ trag-Oder-Schaltung 10 und den sonstigen Leitungen.The adding circuit Type A ( Fig. 1 and 2) consists of the main circuit 1 and the circuit 2 and the one-up shift circuit 3 and the input circuits 4 and 5 and the dual full adder 6 and the dual half Adders 7 and 8 and the additional circuit 9 and the carry-or circuit 10th The main circuit 1 consists of 21 individual adder circuits 12 and the associated lines. The circuit 2 consists of 7 negation circuits 13 and 6 AND circuits 14 with 2 inputs each and 3 OR circuits 15 with 2 inputs each and the associated lines. The circuit 3 is a one-step-up circuit, which is combined with a straight-ahead circuit and which increases the number applied to its inputs by the number 1 in the case of shift control; this shift circuit 3 consists of 10 AND circuits 16 with 2 inputs each and the negation circuit 17 and the associated lines. The input circuit 4 consists of 4 OR circuits 21 to 24 with 2 inputs each and the OR circuit 25 with 5 inputs and the OR circuit 26 with 2 inputs and the OR circuit 27 with 3 inputs and the associated lines. The input circuit 5 consists of 4 OR circuits 31 to 34 with 2 inputs each and the OR circuit 35 with 5 inputs and the OR circuit 36 with 2 inputs and the OR circuit 37 with 3 inputs and the associated lines. The additional circuit 9 consists of 2 OR circuits 41 and 42 with 2 inputs each and the AND circuit 43 with 2 inputs. In other parts, this adding circuit consists of the carry-over circuit 10 and the other lines.

Die Addierschaltungen 12 (Fig. 4) bestehen aus je einer Oder-Schaltung 51 mit 2 Eingängen und je einer Und-Schaltung 52 mit 2 Eingängen. Die Eingänge haben die Bezeichnungen i und k. Der Ausgang hat die Bezeichnung l und der Übertrag- Ausgang die Bezeichnung m. Diese Addierschaltungen 12 werden nur mit dem Zahlenwert 2 angesteuert.The adding circuits 12 ( FIG. 4) each consist of an OR circuit 51 with 2 inputs and one AND circuit 52 with 2 inputs. The inputs have the designations i and k . The output is labeled l and the carry output is labeled m . These adding circuits 12 are only driven with the numerical value 2 .

Diese Addierschaltungen 12 (Fig. 4) haben bei den nachfol­ gend angeführten Eingangs-Potentialen folgende Ausgangs- Potentiale:These adding circuits 12 ( FIG. 4) have the following output potentials for the input potentials given below:

Der duale Voll-Addierer 6 (Fig. 5) besteht aus 6 Und-Schalt­ ungen 48 mit je 2 Eingängen und 4 Negier-Schaltungen 49 und 3 Oder-Schaltungen 50 mit je 2 Eingängen. Die Eingänge haben die Bezeichnungen x und n und p. Der Ausgang hat die Bezeich­ nung q und der Übertrag-Ausgang die Bezeichnung r.The dual full adder 6 ( FIG. 5) consists of 6 AND circuits 48 with 2 inputs each and 4 negation circuits 49 and 3 OR circuits 50 with 2 inputs each. The inputs have the designations x and n and p . The output has the designation q and the carry output the designation r .

Der duale Halb-Addierer 7 (Fig. 6) besteht aus 3 Und-Schalt­ ungen 53 mit je 2 Eingängen und 2 Negier-Schaltungen 54 und einer Oder-Schaltung 55 mit 2 Eingängen. Die Eingänge haben die Bezeichnungen s und t. Der Ausgang hat die Bezeichnung v und der Übertrag Ausgang die Bezeichnung w.The dual half adder 7 ( FIG. 6) consists of 3 AND circuits 53 with 2 inputs each and 2 negation circuits 54 and an OR circuit 55 with 2 inputs. The inputs are labeled s and t . The output is labeled v and the carry output is labeled w .

Der duale Halb-Addierer 8 ist gleich, wie der duale Halb- Addierer 7, welcher in Fig. 6 dargestellt ist.The dual half adder 8 is the same as the dual half adder 7 shown in FIG. 6.

Die Eingänge A und B und die Ergebnis-Ausgänge C sind mit den zugehörigen Zahlenwerten ( Ziffern 0 bis 9) gekennzeichnet. Der Eingang x des dualen Voll-Addierers 6 ist der Übertrag- Eingang. Der Übertrag-Ausgang hat die Bezeichnung y.Inputs A and B and result outputs C are marked with the associated numerical values (digits 0 to 9 ). The input x of the dual full adder 6 is the carry input. The carry output is called y .

Die Wirkungsweise der Addierschaltung Type A (Fig. 1 und 2) ergibt sich wie folgt: Einer der beiden Summanden kommt dezimal-1-aus-10-codiert an den A-Eingängen zur Anlage und der andere Summand ebenfalls dezimal-1-aus-10-codiert an den B-Eingängen. Falls die Ziffer 2 zur Ziffer 4 addiert wird und am Übertrag-Eingang x nur L-Potential anliegt und die Ziffer 2 an den A-Eingängen zur Anlage kommt und die Ziffer 4 an den B-Eingängen zur Anlage kommt, hat im Bereich der Ein­ gangs-Schaltung 4 nur die Oder-Schaltung 22 an ihrem Ausgang H-Potential und im Bereich der Eingangs-Schaltung 5 nur die Oder-Schaltung 34 an ihrem Ausgang H-Potential. Damit haben die Leitungen a 1 und a 3 und a 4 H-Potential und somit in der Schaltung 2 die Leitung d H-Potential. Der duale Voll- Addierer 6 hat hierbei an allen Eingängen (x und n und p) L- Potential und somit an seinem Ausgang q und an seinem Über­ trag-Ausgang r L-Potential. Auch der duale Halb-Addierer 8 für die Verarbeitung der Wertigkeit 5 hat hierbei an beiden Eingängen (s und t) und an seinem Ausgang v und an seinem Übertrag-Ausgang w L-Potential. Somit hat auch der duale Halb-Addierer 7 an seinem Ausgang v und an seinem Übertrag- Ausgang w nur L-Potential und wird die Haupt-Schaltung 1 nur an 3 Eingängen mit H-Potential angesteuert, weshalb hierbei in der Schaltung 2 die Leitung d H-Potential hat. Damit ist die Eins-Aufwärts-Verschiebeschaltung 3 auf Geradeaus-Weiter- Leitung vor-angesteuert und haben die Ergebnis-Ausgänge C dezimal-1-aus-10-codiert die Ziffer 6 und hat der Übertrag- Ausgang y L-Potential, weil diese Addition keinen Übertrag hat.The mode of operation of the type A adding circuit ( FIGS. 1 and 2) is as follows: one of the two summands comes to the system at the A inputs in decimal 1-out-of-10 coding and the other summand also decimal-1-out 10-coded at the B inputs. If the number 2 is added to the number 4 and only L potential is present at the carry-in input x and the number 2 is applied to the A inputs and the number 4 is applied to the B inputs, the on has in the area gear circuit 4 only the OR circuit 22 at its output H-potential and in the area of the input circuit 5 only the OR circuit 34 at its output H-potential. The lines a 1 and a 3 and a 4 thus have H potential and thus the circuit d H potential in circuit 2 . The dual full adder 6 has L-potential at all inputs ( x and n and p ) and thus at its output q and at its carry-out output r L-potential. The dual half adder 8 for processing the valency 5 also has W L potential at both inputs ( s and t ) and at its output v and at its carry output. Thus, the dual half-adder 7 has only L potential at its output v and at its carry output w and the main circuit 1 is only driven at 3 inputs with H potential, which is why in circuit 2 the line d H potential. The one-up shift circuit 3 is thus pre-activated on a straight forward line and the result outputs C have decimal 1-out-of-10 coding the number 6 and the carry output y has L potential, because this Addition has no carry.

Falls die Ziffer 4 zur Ziffer 8 addiert wird und am Übertrag- Eingang x nur L-Potential anliegt und die Ziffer 4 an den A- Eingängen zur Anlage kommt und die Ziffer 8 an den B-Ein­ gängen zur Anlage kommt, hat im Bereich der Eingangs-Schalt­ ung 4 nur die Oder-Schaltung 24 an ihrem Ausgang H-Potential und haben im Bereich der Eingangs-Schaltung 5 die Oder- Schaltungen 33 und 35 an ihrem Ausgang H-Potential und somit die Leitungen a 1 und a 2 und d 2 und a 3 und e 2 H-Poten­ tial und hat somit der Ausgang w des dualen Halb-Addieres 7 auch H-Potential und somit auch der Ausgang der Oder-Schalt­ ung 41 und die Leitungen a 5 und a 6 H-Potential. Damit haben die Ergebnis-Ausgänge C dezimal-1-aus-10-codiert die Ziffer 2, weil hierbei in der Schaltung 2 die Leitung g H-Potential hat und weil die Schaltung 3 auf Geradeaus-Weiterleitung vorangesteuert ist und hat der Übertrag-Ausgang y H-Poten­ tial, weil diese Addition einen Übertrag vom Bereich der Haupt-Schaltung 1 hat und somit die Leitung z H-Potential hat. hat.If the number 4 is added to the number 8 and there is only L potential at the carry-in input x and the number 4 is applied to the A inputs and the number 8 is applied to the B inputs, the has the Input circuit 4 only the OR circuit 24 at its output H potential and have the OR circuits 33 and 35 at its output H potential in the region of the input circuit 5 and thus the lines a 1 and a 2 and d 2 and a 3 and e 2 H potential and thus the output w of the dual half-adder 7 also has H potential and thus also the output of the OR circuit 41 and the lines a 5 and a 6 H potential. The result outputs C thus have the number 2 decimal-1-out-of-10-coded, because in this case the line g has the H potential in circuit 2 and because the circuit 3 is forward-controlled for straight-ahead forwarding and has the carry output y H potential because this addition has a carry from the area of the main circuit 1 and thus the line z has H potential. Has.

Der Ausgang v des dualen Halb-Addierers 7 hat immer dann H- Potential, wenn die Gesamt-Summe eine ungerade Zahl ist. Falls 4 Ziffern 1 anfallen und somit an den Eingängen x und n und p des dualen Voll-Addierers 6 H-Potential anliegt und der Ausgang v des dualen Halb-Addierers 8 H-Potential hat, hat die Oder-Schaltung 41 an ihrem Ausgang H-Potential und außerdem die Und-Schaltung 43 an ihrem Ausgang H-Potential. In diesem Fall haben die Leitungen a 2 und a 4 immer L-Po­ tential, weshalb hierbei die Anordnung der Oder-Schaltung 42 möglich ist.The output v of the dual half-adder 7 always has an H potential if the total sum is an odd number. If 4 digits 1 occur and thus 6 H potential is present at the inputs x and n and p of the dual full adder and the output v of the dual half adder has 8 H potential, the OR circuit 41 has H at its output -Potential and also the AND circuit 43 at its output H-Potential. In this case, the lines a 2 and a 4 always have L potential, which is why the arrangement of the OR circuit 42 is possible.

Claims (10)

1. Elektronische Addierschaltung im Dezimal-1-aus-10-Code, deren Haupt-Schaltung (1) aus Einzel-Addierschaltungen besteht, welche nur die Wertigkeit 2 verarbeiten und die nur eine Verschiebeschaltung aufweist, dadurch ge­ kennzeichnet, daß die Haupt-Schaltung (1) 21 oder 20 Addierschaltungen (12) aufweist.1. Electronic adder in decimal 1-out of 10 code, the main circuit ( 1 ) consists of individual adder circuits, which only process the value 2 and which has only one shift circuit, characterized in that the main circuit ( 1 ) 21 or 20 adding circuits ( 12 ). 2. Elektronische Addierschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Verschiebeschaltung (3) mit einer Geradeaus-Schaltung kombiniert ist und eine Aufwärts- Verschiebeschaltung ist, welche bei Verschiebe-Ansteuer­ ung die an ihren Eingängen anliegende Zwischen-Ergebnis­ zahl um die Ziffer 1 anhebt.2. Electronic adding circuit according to claim 1, characterized in that the shift circuit ( 3 ) is combined with a straight-ahead circuit and is an upward shift circuit which, when shifting control, the intermediate result pending at its inputs by the number 1 lifts. 3. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2, dadurch gekennzeichnet, daß von allen Summanden, welche größer sind, als die Zahl 4, ein Teil- Summand mit der Wertigkeit 5 abgezweigt wird.3. Electronic adding circuit according to claim 1 or after Claims 1 and 2, characterized in that of all Summands, which are larger than the number 4, a partial Summand with value 5 is branched off. 4. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß die Einzel-Addierschaltungen (12) bei den angegebenen Eingangs-Potentialen folgende Aus­ gangs-Potentiale aufweisen:4. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that the individual adding circuits ( 12 ) have the following output potentials at the specified input potentials: 5. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß die Ein­ zel-Addierschaltungen (12) der Haupt-Schaltung (1) aus je einer Oder-Schaltung (51) mit 2 Eingängen und je einer Und-Schaltung (52) mit 2 Eingängen bestehen.5. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that the one-zel adding circuits ( 12 ) of the main circuit ( 1 ) each from an OR Circuit ( 51 ) with 2 inputs and one AND circuit ( 52 ) with 2 inputs each. 6. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5, dadurch ge­ kennzeichnet, daß sie für die Steuerung der Verarbeitung der Ziffern 1 und der Rest-Ziffern 1 einen dualen Voll- Addierer (6) und einen dualen Halb-Addierer (7) auf­ weist.6. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that it for controlling the processing of the digits 1 and the rest of Numbers 1 has a dual full adder ( 6 ) and a dual half adder ( 7 ). 7. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 6, dadurch ge­ kennzeichnet, daß sie für die Verarbeitung der Wertig­ keit 5 einen dualen Halb-Addierer (8) aufweist.7. Electronic adder circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 6, characterized in that for the processing of the valency 5 a dual half-adder ( 8 ). 8. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 7, dadurch ge­ kennzeichnet, daß die Eingangs-Schaltungen (4 und 5) aus je 5 Oder-Schaltungen mit je 2 Eingängen und je einer Oder-Schaltung mit 5 Eingängen und je einer Oder- Schaltung mit 3 Eingängen bestehen.8. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 7, characterized in that the input circuits ( 4 and 5 ) each of 5 or -Circuits with 2 inputs and an OR circuit with 5 inputs and an OR circuit with 3 inputs each. 9. Elektronische Addierschaltung nach Anspruch 1 und 2 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 6 oder nach Anspruch 1 bis 8, dadurch gekennzeichnet, daß die Zusatz-Schaltung 9 aus 2 Oder-Schaltungen (41 und 42) mit je 2 Eingängen und einer Und-Schaltung (43) mit 2 Eingängen besteht. 9. Electronic adding circuit according to claim 1 and 2 or according to claim 1 to 4 or according to claim 1 to 6 or according to claim 1 to 8, characterized in that the additional circuit 9 of 2 OR circuits ( 41 and 42 ) with 2 each Inputs and an AND circuit ( 43 ) with 2 inputs. 10. Elektronische Addierschaltung nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 6 oder nach Anspruch 1 bis 9, da­ durch gekennzeichnet, daß an Stelle des dualen Voll- Addierers (6) ein sonstiger dualer Voll-Addierer ange­ ordnet ist.10. Electronic adder circuit according to claim 1 to 3 or according to claim 1 to 6 or according to claim 1 to 9, characterized in that in place of the dual full adder ( 6 ) another dual full adder is arranged.
DE19863623689 1986-07-14 1986-07-14 Adder circuit in decimal 1-out-of-10 code Withdrawn DE3623689A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19863623689 DE3623689A1 (en) 1986-07-14 1986-07-14 Adder circuit in decimal 1-out-of-10 code

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19863623689 DE3623689A1 (en) 1986-07-14 1986-07-14 Adder circuit in decimal 1-out-of-10 code

Publications (1)

Publication Number Publication Date
DE3623689A1 true DE3623689A1 (en) 1988-01-28

Family

ID=6305132

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863623689 Withdrawn DE3623689A1 (en) 1986-07-14 1986-07-14 Adder circuit in decimal 1-out-of-10 code

Country Status (1)

Country Link
DE (1) DE3623689A1 (en)

Similar Documents

Publication Publication Date Title
DE3623689A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3628830A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3638257A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3642815A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3716551A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3622719A1 (en) Adder circuit in 51111 code
DE3640809A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3623598A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3632074A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3640462A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3717504A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3624902A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3719664A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3632182A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3643346A1 (en) Adder circuit using 5211 code
DE3632181A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3625510A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3625774A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3728502A1 (en) Subtraction circuit in 5211 code
DE3628049A1 (en) Adder circuit using decimal 1-out-of-10 code - has main adder, auxiliary circuit with dual half adder, and number alteration stage
DE3626666A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3642011A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3639167A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3635749A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3627749A1 (en) Adder circuit for decimal 1 out of 10 code - has main circuit of adder stages operating with correction stage dependent upon values

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee