DE3718328A1

DE3718328A1 - Adder circuit in 5211 code

Info

Publication number: DE3718328A1
Application number: DE19873718328
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1986-12-18
Filing date: 1987-06-01
Publication date: 1988-12-22

Abstract

The adder circuit according to the subject of the invention differs from the adder circuit according to P 3643346.2 mainly in that the values of the outputs of the main circuit 2 increase from right to left. <IMAGE>

Description

Gegenstand der Erfindung ist eine elektronische Addier schaltung im 5211-Code, deren Haupt-Schaltung nur 6 Einzel- Addierschaltungen (8) aufweist und für die Verarbeitung der Wertigkeiten 1 und 5 je einen dualen Voll-Addierer aufweist. Auch bei dieser Addierschaltung verarbeitet die Haupt schaltung nur die Wertigkeit 2. Die Haupt-Schaltung ist so angeordnet, daß die Ausgänge dieser Haupt-Schaltung eine nach links steigende Wertigkeit aufweist. Auch diese Addier schaltung ist mit einer Eins-Aufwärts-Verschiebeschaltung 4 versehen, welche mit einer Geradeaus-Schaltung kombiniert ist und welche sehr einfach ist, weil die Haupt-Schaltung 2 nur die Wertigkeit 2 verarbeitet.The invention relates to an electronic adder circuit in the 5211 code, the main circuit of which has only 6 individual adder circuits ( 8 ) and each has a dual full adder for processing the valences 1 and 5. Also in this adder circuit, the main circuit processes only the valence 2. The main circuit is arranged so that the outputs of this main circuit have a valency that increases to the left. This adder circuit is provided with a one-up shift circuit 4 , which is combined with a straight-ahead circuit and which is very simple because the main circuit 2 only processes the value 2.

Die Addierschaltung Type A 1 ist in Fig. 1 und 2 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben die Be zeichnung u-u. In Fig. 3 ist der duale Voll-Addierer 6 dar gestellt. In Fig. 4 ist der duale Halb-Addierer 9 darge stellt, welcher bei den Addierschaltungen Type A 2 und B 2 erforderlich ist. In Fig. 1 und 5 ist die Addierschaltung Type B 1 in zwei Teil-Abschnitten dargestellt; die Trenn- Linien haben auch die Bezeichnung u-u.The adder circuit Type A 1 is shown in Figures 1 and 2 in two sections; the dividing lines may be labeled . In Fig. 3, the dual full adder 6 is provided. In Fig. 4, the dual half-adder 9 is Darge, which is required in the addition circuits type A 2 and B 2 . In Fig. 1 and 5, the adder circuit Type B shown in two partial sections 1; the dividing lines are also called uu .

Die Addierschaltung Type A 1 (Fig. 1 und 2) besteht aus den Eingangs-Schaltungen 1 a und 1 b und der Haupt-Schaltung 2 und der Schaltung 3 und der Eins-Aufwärts-Verschiebeschaltung 4 und der 1-aus-10--5211-Umcodierschaltung 5 und dem dualen Voll-Addierer 6 für die Verarbeitung der Wertigkeit 1 und dem dualen Voll-Addierer 7 für die Verarbeitung der Wertigkeit 5. Die Eingangs-Schaltung 1 a besteht aus der Negier-Schaltung 11 und der Und-Schaltung 12 mit 2 Eingängen. Die Eingangs- Schaltung 1 b besteht aus der Negier-Schaltung 21 und der Und-Schaltung 22 mit 2 Eingängen. Die Haupt-Schaltung 2 be steht aus 6 Einzel-Addierschaltungen 8, welche aus je einer Oder-Schaltung 14 mit 2 Eingängen und je einer Und-Schaltung 15 mit 2 Eingängen bestehen. Die Schaltung 3 besteht aus 4 Negier-Schaltungen 26 und 3 Und-Schaltungen 27 mit je 2 Ein gängen. Die Eins-Aufwärts-Verschiebeschaltung 4 ist mit einer Geradeaus-Schaltung kombiniert und besteht aus 9 Und- Schaltungen 31 bis 39 mit je 2 Eingängen und der Negier- Schaltung 40. Die Schaltung 5 ist eine Umcodierschaltung, welche 1-aus-10-codierte Dezimalziffern in 5211-codierte Dezimalziffern umwandelt und besteht aus einer Oder-Schaltung 41 mit 2 Eingängen und 2 Oder-Schaltungen 42 und 43 mit je 4 Eingängen und einer Oder-Schaltung 44 mit 5 Eingängen und 2 Dioden 45 und 46. An weiteren Teilen besteht diese Addier- Schaltung aus den Oder-Schaltungen 28 und 29 und der Oder- Schaltung 30 und den zugehörigen Leitungen.The adding circuit Type A 1 ( Fig. 1 and 2) consists of the input circuits 1 a and 1 b and the main circuit 2 and the circuit 3 and the one-up shift circuit 4 and the 1-out-10-- 5211 recoding circuit 5 and the dual full adder 6 for processing the weight 1 and the dual full adder 7 for processing the weight 5 . The input circuit 1 a consists of the negation circuit 11 and the AND circuit 12 with 2 inputs. The input circuit 1 b consists of the negation circuit 21 and the AND circuit 22 with 2 inputs. The main circuit 2 be consists of 6 individual adder circuits 8 , each consisting of an OR circuit 14 with 2 inputs and an AND circuit 15 with 2 inputs. The circuit 3 consists of 4 negation circuits 26 and 3 AND circuits 27 , each with 2 inputs. The one-up shift circuit 4 is combined with a straight-ahead circuit and consists of 9 AND circuits 31 to 39 with 2 inputs each and the negation circuit 40 . The circuit 5 is a recoding circuit which converts 1-out-of-10 coded decimal digits into 5211-coded decimal digits and consists of an OR circuit 41 with 2 inputs and 2 OR circuits 42 and 43 with 4 inputs each and an OR circuit 44 with 5 inputs and 2 diodes 45 and 46 . In other parts, this adding circuit consists of the OR circuits 28 and 29 and the OR circuit 30 and the associated lines.

Der duale Voll-Addierer 6 (Fig. 3) besteht aus 4 Und-Schal tungen 61 mit je 2 Eingängen und 3 Oder-Schaltungen 62 mit je 2 Eingängen und 2 Negier-Schaltungen 63. Die Eingänge dieses dualen Voll-Addierers 6 haben die Bezeichnungen x und k und l; der Ausgang hat die Bezeichnung m und der Übertrag-Ausgang die Bezeichnung n. Dieser duale Voll-Addierer 6 verarbeitet die Wertigkeit 1.The dual full adder 6 ( FIG. 3) consists of 4 AND circuits 61 , each with 2 inputs and 3 OR circuits 62 , each with 2 inputs and 2 negation circuits 63 . The inputs of this dual full adder 6 have the designations x and k and l ; the output has the designation m and the carry output has the designation n . This dual full adder 6 processes the valency 1.

Der duale Voll-Addierer 7 ist gleich, wie der duale Voll- Addierer 6, welcher in Fig. 3 dargestellt ist. Die Eingänge haben die Bezeichnungen f und g und h; der Ausgang hat die Bezeichnung i und der Übertrag-Ausgang die Bezeichnung y. Dieser duale Voll-Addierer 7 verarbeitet die Wertigkeit 5.The dual full adder 7 is the same as the dual full adder 6 shown in FIG. 3. The inputs are labeled f and g and h ; the output is labeled i and the carry output is labeled y . This dual full adder 7 processes the valency 5.

Die Eingänge A 1 bis A 4 sind die Eingänge für den ersten Summanden und die Eingänge B 1 bis B 4 die Eingänge für den zweiten Summanden. Die Ausgänge C 1 bis C 4 sind die Ergeb nis-Ausgänge. Der Übertrag-Eingang x des dualen Voll-Addier ers 6 ist auch der Übertrag-Eingang der gesamten Addier- Schaltung. Der Übertrag-Ausgang y des dualen Voll-Addierers 7 ist auch der Übertrag-Ausgang der gesamten Addierschaltung. Die Eingänge A 1 und A 2 und B 1 und B 2 und die Ergebnis- Ausgänge C 1 und C 2 haben die Wertigkeit 1. Die Eingänge A 3 und B 3 und der Ergebnis-Ausgang C 3 haben die Wertigkeit 2. Die Eingänge A 4 und B 4 und der Ergebnis-Ausgang C 4 haben die Wertigkeit 5. The inputs A 1 to A 4 are the inputs for the first addend and the inputs B 1 to B 4 are the inputs for the second addend. The outputs C 1 to C 4 are the result outputs. The carry input x of the dual full adder 6 is also the carry input of the entire adder circuit. The carry output y of the dual full adder 7 is also the carry output of the entire adder circuit. The inputs A 1 and A 2 and B 1 and B 2 and the result outputs C 1 and C 2 have the value 1. The inputs A 3 and B 3 and the result output C 3 have the value 2. The inputs A 4 and B 4 and the result output C 4 have the value 5.

Die Wirkungsweise der Addierschaltung Type A 1 (Fig. 1 und 2) ergibt sich wie folgt: Einer der beiden Summanden kommt 5211-codiert an den A-Eingängen zur Anlage und der andere Summand ebenfalls 5211-codiert an den B-Eingängen. Falls die Ziffer 3 zur Ziffer 4 addiert wird und am Übertrag-Eingang c nur L-Potential anliegt und die Ziffer 3 an den A-Eingängen zur Anlage kommt und die Ziffer 4 an den B-Eingängen zur Anlage kommt, hat in der Eingangs-Schaltung 1 a die Und- Schaltung 12 an ihrem Ausgang H-Potential und die Leitung q H-Potential und haben in der Eingangs-Schaltung 1 b die Lei tungen r und s H-Potential. Somit wird hierbei der duale Voll- Addierer 6, welcher die Wertigkeit 1 verarbeitet, nur an sei nem Eingang k mit H-Potential angesteuert und hat somit nur an seinem Ausgang m H-Potential. Die Haupt-Schaltung 2 hat hierbei an ihren Ausgängen a bis c H-Potential und somit die Und-Schaltung 37 an ihrem Ausgang H-Potential, weil hierbei die Eins-Aufwärts-Verschiebeschaltung 4 auf Verschiebung vor angesteuert ist. Damit haben in der Umcodierschaltung 5 die Oder-Schaltungen 42 und 44 an ihrem Ausgang H-Potential und wird der duale Voll-Addierer 7 an seinem Eingang f mit H-Po tential angesteuert. Der duale Voll-Addierer 7 hat damit an seinem Ausgang i H-Potential, weil er nur an einem Eingang mit H-Potential angesteuert wird. Damit haben die Ergebnis- Ausgänge C die Potentialreihe HLHH und somit 5211-codiert die Ziffer 7 und hat der Übertrag-Ausgang y nur L-Potential, weil diese Addition keinen Übertrag hat.The operation of the adder circuit type A 1 ( Fig. 1 and 2) results as follows: One of the two summands is 5211-coded at the A inputs and the other summand also 5211-coded at the B inputs. If the number 3 is added to the number 4 and there is only L potential at the carry input c and the number 3 is applied to the A inputs and the number 4 is applied to the B inputs, the input Circuit 1 a, the AND circuit 12 at its output H potential and the line q H potential and have the lines r and s H potential in the input circuit 1 b . Thus, the dual full adder 6 , which processes the valence 1, is only driven at its input k with H potential and thus has m H potential only at its output. The main circuit 2 in this case has H potential at its outputs a to c and thus the AND circuit 37 has H potential at its output, because in this case the one-up shift circuit 4 is driven to shift before. Thus, in the recoding circuit 5, the OR circuits 42 and 44 have H potential at their output and the dual full adder 7 is driven at its input f with H potential. The dual full adder 7 thus has i H potential at its output, because it is only driven at an input with H potential. The result outputs C thus have the potential series HLHH and thus 5211-coded the number 7 and the carry output y has only L potential because this addition has no carry.

Falls die Ziffer 4 zur Ziffer 8 addiert wird und am Übertrag- Eingang x nur L-Potential anliegt und die Ziffer 4 an den A- Eingängen zur Anlage kommt und die Ziffer 8 an den B-Ein gängen zur Anlage kommt, haben in der Eingangs-Schaltung 1 a die Leitungen p und q H-Potential und in der Eingangs-Schal tung 1 b die Und-Schaltung 22 an ihrem Ausgang H-Potential und die Leitung s H-Potential und wird außerdem der duale Voll-Addierer 7 an seinem Eingang h mit H-Potential angesteu ert. Damit ist auch wieder die Eins-Aufwärts-Verschiebe schaltung 4 auf Verschiebung vor-angesteuert, weil hierbei der duale Voll-Addierer 6 an seinem Eingang l mit H-Poten tial angesteuert wird und haben am Ausgang der Haupt-Schal tung 2 auch wieder die Leitungen a bis c H-Potential. Hierbei hat der duale Voll-Addierer 7 an zwei Eingängen H-Potential, weil er an seinem Eingang h mit H-Potential angesteuert wird und weil die Oder-Schaltung 44 an ihrem Ausgang H-Potential hat (hierbei hat auch wieder die Und-Schaltung 37 an ihrem Ausgang H-Potential und somit die Oder-Schaltungen 42 und 44 an ihrem Ausgang H-Potential). Damit haben die Ergebnis-Aus gänge C die Potentialreihe LLHH und somit 5211-codiert die Ziffer 2 und hat der Übertrag-Ausgang y H-Potential, weil die se Addition einen Übertrag hat.If the number 4 is added to the number 8 and only L potential is present at the carry-in input x and the number 4 comes to the system at the A inputs and the number 8 comes to the system at the B inputs, we have in the input Circuit 1 a, the lines p and q H-potential and in the input circuit 1 b, the AND circuit 22 at its output H-potential and the line s H-potential and also the dual full adder 7 at its Input h controlled with H potential. Thus, the one-up shift circuit 4 is also pre-controlled for shift, because here the dual full adder 6 is driven with H potential at its input 1 and have an output the main circuit device 2 again the lines a to c H potential. In this case, the dual full adder 7 has H potential at two inputs because it is driven with H potential at its input h and because the OR circuit 44 has H potential at its output (the AND circuit also has again here) 37 at its output H potential and thus the OR circuits 42 and 44 at its output H potential). The result outputs C thus have the potential series LLHH and thus 5211-coded the number 2 and the carry output y has H potential because this addition has a carry.

Falls bei einer Addition außerdem am Übertrag-Eingang x H- Potential anliegt, wird die Ergebniszahl um die Ziffer 1 höher.If there is also an x H potential at the carry input during an addition, the result number increases by 1.

Die Addierschaltung Type B 1, welche in Fig. 1 und 5 darge stellt ist, weist im Vergleich mit der Addierschaltung Type A 1 (Fig. 1 und 2) den Unterschied auf, daß an Stelle der Umcodierschaltung 5 die Umcodierschaltung 5 b angeordnet ist, welche an Stelle der Oder-Schaltung 44 die Oder-Schaltung 48 aufweist. Vom Ausgang der Oder-Schaltung 48 wird auch der Eingang f des dualen Voll-Addierers 7 angesteuert. Die Be zeichnungen der Eingänge und der Ausgänge und die Bezeich nung des Übertrag-Einganges und des Übertrag-Ausganges sind gleich, wie bei der Addierschaltung Type A 1 (Fig. 1 und 2). Auch die Wertigkeit der Eingänge und der Ausgänge ist, gleich, wie bei der Addierschaltung Type A 1.The adder circuit type B 1 , which is shown in FIGS . 1 and 5, has the difference in comparison with the adder circuit type A 1 ( FIGS. 1 and 2) that the transcoding circuit 5 b is arranged in place of the recoding circuit 5 , which has the OR circuit 48 instead of the OR circuit 44 . The input f of the dual full adder 7 is also driven from the output of the OR circuit 48 . The designations of the inputs and the outputs and the designation of the carry input and the carry output are the same as in the addition circuit type A 1 ( FIGS. 1 and 2). The valency of the inputs and the outputs is the same as for the addition circuit type A 1 .

Die Addierschaltungen Type A 2 und B 2 weisen im Vergleich mit den Addierschaltungen Type A 1 und Type B 1 den Unter schied auf, daß an Stelle des dualen Voll-Addierers 6 ein dualer Halb-Addierer 9 nach Fig. 4 oder ein sonstiger dualer Halb-Addierer angeordnet ist und daß diese Addierschaltungen somit keinen Übertrag-Eingang x aufweisen und somit nicht gleichzeitig einen Übertrag verarbeiten können.The adder circuits Type A 2 and B 2 have in comparison with the adder circuits Type A 1 and Type B 1 the difference that instead of the dual full adder 6 a dual half adder 9 according to FIG. 4 or another dual half -Adder is arranged and that these adding circuits thus have no carry input x and thus cannot process a carry at the same time.

Claims

1. Electronic adder circuit in the 5211 code, the main circuit ( 2 ) consists of individual adder circuits ( 8 ), each having 2 inputs and one output and one carry output and then at their output (t) and on their carry output (z) have H potential if there is H potential at both inputs and their main circuit ( 2 ) only processes value 2 and which means for the pre-processing of value 1 and for the processing of value 5 each has a dual full adder or a similar circuit, characterized in that the main circuit ( 2 ) is designed so that the value of the outputs (a to d) increases from right to left.

2. Electronic adding circuit according to claim 1, characterized in that it has a, with a straight-ahead switching device combined one-up shift circuit ( 4 ), which only consists of 9 AND circuits with 2 inputs and a negation circuit ( 40 ) consists.

3. Electronic adding circuit according to claim 1 or according to claim 1 and 2, characterized in that it has a recoding circuit ( 5 ) which converts 1-out of 10-coded decimal digits into 5211-coded decimal digits and only from an OR circuit ( 41 ) with 2 inputs and 2 OR circuits ( 42 and 43 ) with 4 inputs and an OR circuit ( 44 ) with 5 inputs and two diodes ( 45 and 46 ).

4. Electronic adding circuit according to claim 1 or according to claim 1 to 3, characterized in that it has a recoding circuit ( 5 b) which converts 1-out of 10-coded decimal digits into 5211-coded decimal digits and only from an OR circuit ( 41 ) with 2 inputs and two OR circuits ( 42 and 43 ) with 4 inputs each and an OR circuit ( 48 ) with 2 inputs and 2 diodes ( 45 and 46 ).

5. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that the main circuit ( 2 ) has fewer than 16 individual adding circuits ( 8 ).

6. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that the main circuit ( 2 ) less than 7 individual adding circuits ( 8 ).

7. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6, characterized in that the main circuit ( 2 ) only consists of 6 individual adding circuits ( 8 ) be.