DE3730963A1 - Subtraction circuit in 54321 code - Google Patents
Subtraction circuit in 54321 codeInfo
- Publication number
- DE3730963A1 DE3730963A1 DE19873730963 DE3730963A DE3730963A1 DE 3730963 A1 DE3730963 A1 DE 3730963A1 DE 19873730963 DE19873730963 DE 19873730963 DE 3730963 A DE3730963 A DE 3730963A DE 3730963 A1 DE3730963 A1 DE 3730963A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- subtraction
- inputs
- code
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/491—Computations with decimal numbers radix 12 or 20.
- G06F7/4912—Adding; Subtracting
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/491—Indexing scheme relating to groups G06F7/491 - G06F7/4917
- G06F2207/49175—Using 54321 code, i.e. binary coded decimal representation with digit weight of 5, 4, 3, 2 and 1 respectively
Landscapes
- Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
Gegenstand der Erfindung ist eine elektronische Subtrahierschaltung im 54321-Code, welche als Haupt-Bestandteil eine Subtraktions-Festwert-Schaltung mit 20 Differenz-Und-Schaltungen aufweist. Die Wertigkeit 5 wird mittels eines dualen Voll-Subtrahierers (6) verarbeitet.The subject matter of the invention is an electronic subtraction circuit in the 54321 code, which has as its main component a subtraction fixed value circuit with 20 differential AND circuits. The value 5 is processed by means of a dual full subtractor ( 6 ).
Diese Subtrahierschaltung ist in Fig. 1 und 2 in zwei Teil- Abschnitten dargestellt; die Trenn-Linien haben die Bezeichnung u-u. Der duale Voll-Subtrahierer 6 ist in Fig. 3 dargestellt.This subtracting circuit is shown in FIGS. 1 and 2 in two sections; the dividing lines have uu the name. The dual full subtractor 6 is shown in FIG. 3.
Diese Subtrahierschaltung besteht aus den Eingangs-Schaltungen 1 a und 1 b und der Subtraktions-Festwert-Schaltung 2 (Haupt-Schaltung 2) und der Eins-Abwärts-Verschiebeschaltung 4 und dem dualen Voll-Subtrahierer 6. Die Eingangs- Schaltung 1 a besteht aus der Oder-Schaltung 11 mit 4 Eingängen und der Negier-Schaltung 12. Die Eingangs-Schaltung 1 b besteht aus der Oder-Schaltung 13 mit 4 Eingängen und der Negier-Schaltung 14. Die Haupt-Schaltung 2 (Subtraktions- Festwertschaltung 2) besteht aus 20 Differenz-Und-Schaltungen 8 mit je 2 Eingängen und 31 Dioden 9. Die Eins-Abwärts- Verschiebeschaltung 4 ist mit einer Geradeaus-Schaltung kombiniert und besteht aus der Oder-Schaltung 15 mit 4 Eingängen und der Negier-Schaltung 16 und 8 Und-Schaltungen 17 mit je 2 Eingängen und der Negier-Schaltung 25. An weiteren Teilen besteht diese Subtrahierschaltung aus den zugehörigen Leitungen.This subtracting circuit consists of the input circuits 1 a and 1 b and the subtraction fixed value circuit 2 (main circuit 2 ) and the one-down shift circuit 4 and the dual full subtractor 6 . The input circuit 1 a consists of the OR circuit 11 with 4 inputs and the negation circuit 12 . The input circuit 1 b consists of the OR circuit 13 with 4 inputs and the negation circuit 14 . The main circuit 2 (fixed value subtraction circuit 2) is composed of 20-and-difference circuits 8 with 2 inputs and 31 diodes. 9 The one-down shift circuit 4 is combined with a straight-ahead circuit and consists of the OR circuit 15 with 4 inputs and the negation circuit 16 and 8 AND circuits 17 with 2 inputs each and the negation circuit 25 . In other parts, this subtraction circuit consists of the associated lines.
Der duale Voll-Subtrahierer 6 (Fig. 3) besteht aus 4 Und- Schaltungen 51 mit je 2 Eingängen und 3 Oder-Schaltungen 52 mit je 2 Eingängen und 4 Negier-Schaltungen 53. Der Minuend- Eingang hat die Bezeichnung g. Die Subtrahend-Eingänge haben die Bezeichnungen f und h; der Ausgang hat die Bezeichnung i und der Übertrag-Ausgang die Bezeichnung y. Dieser duale Voll-Subtrahierer 6 verarbeitet nur die Wertigkeit 5.The dual full subtractor 6 ( FIG. 3) consists of 4 AND circuits 51 , each with 2 inputs and 3 OR circuits 52 , each with 2 inputs and 4 negating circuits 53 . The minuend entrance has the designation g . The subtrahend inputs are labeled f and h ; the output is labeled i and the carry output is labeled y . This dual full subtractor 6 only processes the value 5.
Die Minuend-Eingänge haben die Bezeichnung A 1 bis A 5 und die Subtrahend-Eingänge die Bezeichnung B 1 bis B 5. Die Ergebnis-Ausgänge haben die Bezeichnung C 1 bis C 5. Der Übertrag-Eingang hat die Bezeichnung x und der Übertrag-Ausgang die Bezeichnung y. Die Eingänge A 1 und B 1 und der Ausgang C 1 haben die Wertigkeit 1. Die Eingänge A 2 und B 2 und der Ausgang C 2 haben die Wertigkeit 2. Die Eingänge A 3 und B 3 und der Ausgang C 3 haben die Wertigkeit 3. Die Eingänge A 4 und B 4 und der Ausgang C 4 haben die Wertigkeit 4. Die Eingänge A 5 und B 5 und der Ausgang C 5 haben die Wertigkeit 5.The minuend inputs are labeled A 1 to A 5 and the subtrahend inputs are labeled B 1 to B 5 . The result outputs are named C 1 to C 5 . The carry input has the designation x and the carry output has the designation y . The inputs A 1 and B 1 and the output C 1 have the value 1. The inputs A 2 and B 2 and the output C 2 have the value 2. The inputs A 3 and B 3 and the output C 3 have the value 3 The inputs A 4 and B 4 and the output C 4 have the value 4. The inputs A 5 and B 5 and the output C 5 have the value 5.
Die Wirkungsweise dieser Subtrahierschaltung ergibt sich wie folgt: Der Minuend kommt 54321-codiert an den A-Eingängen zur Anlage und der Subtrahend ebenfalls 54321-codiert an den B-Eingängen. Falls die Ziffer 3 von der Ziffer 7 subtrahiert wird und am Übertrag-Eingang x nur L-Potential anliegt, weil kein Übertrag zu verarbeiten ist, und somit die Ziffer 7 an den A-Eingängen zur Anlage kommt und die Ziffer 3 an den B-Eingängen zur Anlage kommt, wird der duale Voll- Subtrahierer 6 an seinem Minuend-Eingang g mit H-Potential angesteuert und wird die Und-Schaltung 32 an beiden Eingängen mit H-Potential angesteuert. Damit haben die Leitungen d und e H-Potential und somit die Oder-Schaltung 24 an ihrem Ausgang H-Potential und der duale Voll-Subtrahierer 6, welcher die Wertigkeit 5 verarbeitet, an seinem Subtrahend- Eingang f H-Potential. Der duale Voll-Subtrahierer 6 wird damit an einem Subtrahend-Eingang (f) und an seinem Minuend-Eingang g mit H-Potential angesteuert und hat somit an seinem Ausgang i und an seinem Übertrag-Ausgang y nur L- Potential. Damit haben die Ergebnis-Ausgänge C die Potentialreihe LHLLL und somit 54321-codiert die Ziffer 4 und hat der Übertrag-Ausgang y L-Potential, weil diese Subtraktion keinen Übertrag hat. The mode of operation of this subtraction circuit is as follows: the minuend is 54321-coded at the A inputs and the subtrahend is also 54321-coded at the B inputs. If the number 3 is subtracted from the number 7 and there is only L potential at the carry input x because no carry is to be processed, and therefore the number 7 is applied to the A inputs and the number 3 to the B- Inputs comes to the system, the dual full subtractor 6 is driven at its minuend input g with H potential and the AND circuit 32 is driven at both inputs with H potential. The lines d and e thus have H potential and thus the OR circuit 24 at their output H potential and the dual full subtractor 6 , which processes the value 5, at its subtrahend input f H potential. The dual full subtractor 6 is thus driven at a subtrahend input ( f ) and at its minuend input g with H potential and thus has only L potential at its output i and at its carry output y . The result outputs C thus have the potential series LHLLL and thus 54321-coded the number 4 and the carry output y has L potential because this subtraction has no carry.
Falls die Ziffer 7 von der Ziffer 3 subtrahiert wird und am Übertrag-Eingang x L-Potential anliegt, weil auch in diesem Subtraktionsfall kein Übertrag verarbeitet wird und somit die Ziffer 3 an den A-Eingängen zur Anlage kommt und die Ziffer 7 an den B-Eingängen zur Anlage kommt, wird der duale Voll-Subtrahierer 6 an seinem Subtrahend-Eingang h mit H-Potential angesteuert und die Und-Schaltung 34 an beiden Eingängen mit H-Potential angesteuert. Damit hat von den Leitungen a bis e nur die Leitung a H-Potential und und somit die Oder-Schaltung 21 an ihrem Ausgang H-Potential, weil die Schaltung 4 auch in diesem Fall nicht auf Senkung um die Ziffer 1, sondern auf Geradeaus-Weiterleitung vor-angesteuert ist. Der duale Voll-Subtrahierer 6 wird hierbei nur an seinem zweiten Subtrahend-Eingang h mit H-Potential angesteuert und hat somit an seinem Ausgang i und an seinem Übertrag-Ausgang y H-Potential. Damit hat nicht nur die Oder- Schaltung 21, sondern auch die Leitung t H-Potential und haben die Ergebnis-Ausgänge C die Potentialreihe HLLLH und somit 54321-codiert die Ziffer 6 und hat der Übertrag-Ausgang y H-Potential, weil diese Subtraktion einen Übertrag hat.If the number 7 is subtracted from the number 3 and is present at the carry input x L potential, because no carry is processed in this subtraction case as well and therefore the number 3 is applied to the A inputs and the number 7 to the B Inputs comes to the system, the dual full subtractor 6 is driven at its subtrahend input h with H potential and the AND circuit 34 is driven with H potential at both inputs. Thus, of the lines a to e, only the line a has H potential and thus the OR circuit 21 has H potential at its output, because in this case too, the circuit 4 does not decrease by the number 1, but rather straight ahead. Forwarding is pre-triggered. The dual full subtractor 6 is only driven at its second subtrahend input h with H potential and thus has its output i and its carry output y H potential. This means that not only the OR circuit 21 but also the line t has H potential and the result outputs C have the HLLLH potential series and thus 54321-coded the number 6 and the carry output y has H potential because of this subtraction has a carry over.
Falls bei einer Subtraktion auch am Übertrag-Eingang x H-Potential anliegt, ist die Schaltung 4 auf Senkung um die Ziffer 1 vor-angesteuert und wird die Ergebniszahl um die Ziffer 1 niederer.If there is also x H potential at the carry input during subtraction, the circuit 4 is pre-controlled to decrease by the number 1 and the result number is reduced by the number 1.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19873730963 DE3730963A1 (en) | 1987-09-15 | 1987-09-15 | Subtraction circuit in 54321 code |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19873730963 DE3730963A1 (en) | 1987-09-15 | 1987-09-15 | Subtraction circuit in 54321 code |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3730963A1 true DE3730963A1 (en) | 1989-03-23 |
Family
ID=6336050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19873730963 Withdrawn DE3730963A1 (en) | 1987-09-15 | 1987-09-15 | Subtraction circuit in 54321 code |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3730963A1 (en) |
-
1987
- 1987-09-15 DE DE19873730963 patent/DE3730963A1/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3730963A1 (en) | Subtraction circuit in 54321 code | |
| DE3621865A1 (en) | Adder circuit in 54321 code | |
| DE3730959A1 (en) | Subtraction circuit in 51111 code | |
| DE3730960A1 (en) | Subtraction circuit in 54321 code | |
| DE3728131A1 (en) | Subtraction circuit in 54321 code | |
| DE3728130A1 (en) | Subtraction circuit in 54321 code | |
| DE3727427A1 (en) | Subtraction circuit in 54321 code | |
| DE3728132A1 (en) | Subtraction circuit in 51111 code | |
| DE3728502A1 (en) | Subtraction circuit in 5211 code | |
| DE3730962A1 (en) | Adder circuit in 54321 code | |
| DE3716551A1 (en) | Adder circuit in decimal 1-out-of-10 code | |
| DE3721555A1 (en) | Adder circuit in 51111 code | |
| DE3720536A1 (en) | Adder circuit in 51111 code | |
| DE3718291A1 (en) | Adder circuit in 51111 code | |
| DE3703178A1 (en) | Adder circuit in 5211 code | |
| DE3730961A1 (en) | Subtraction circuit in 5211 code | |
| DE3718328A1 (en) | Adder circuit in 5211 code | |
| DE3728996A1 (en) | Subtraction circuit in 54321 code | |
| DE3627217A1 (en) | Adder circuit using 54321 code | |
| DE3728605A1 (en) | Subtraction circuit in 5211 code | |
| DE3642053A1 (en) | Adder circuit using 54321 code | |
| DE3728501A1 (en) | Adder circuit in 5211 code | |
| DE3642815A1 (en) | Adder circuit using decimal 1-out-of-10 code | |
| DE3644570A1 (en) | Adder circuit using 54321 code | |
| DE3728997A1 (en) | Subtraction circuit in 51111 code |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8139 | Disposal/non-payment of the annual fee |