[go: up one dir, main page]

DE3731659A1 - Subtraction circuit in 54321 code - Google Patents

Subtraction circuit in 54321 code

Info

Publication number
DE3731659A1
DE3731659A1 DE19873731659 DE3731659A DE3731659A1 DE 3731659 A1 DE3731659 A1 DE 3731659A1 DE 19873731659 DE19873731659 DE 19873731659 DE 3731659 A DE3731659 A DE 3731659A DE 3731659 A1 DE3731659 A1 DE 3731659A1
Authority
DE
Germany
Prior art keywords
circuit
inputs
potential
output
subtracting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19873731659
Other languages
German (de)
Inventor
Paul Merkle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19873728130 external-priority patent/DE3728130A1/en
Application filed by Individual filed Critical Individual
Priority to DE19873731659 priority Critical patent/DE3731659A1/en
Publication of DE3731659A1 publication Critical patent/DE3731659A1/en
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491—Computations with decimal numbers radix 12 or 20.
    • G06F7/4912—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/491—Indexing scheme relating to groups G06F7/491 - G06F7/4917
    • G06F2207/49175—Using 54321 code, i.e. binary coded decimal representation with digit weight of 5, 4, 3, 2 and 1 respectively

Landscapes

  • Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)

Abstract

The subtraction circuit according to the subject of the invention differs from the subtraction circuit according to P 3728996.9 in that the input circuit (1a) is further simplified. <IMAGE>

Description

Gegenstand der Erfindung ist eine Verbesserung der elektronischen Subtrahierschaltung nach P 37 28 996.9, welche eine Subtrahierschaltung im 54321-Code ist und bei welcher die Leitung c in bestimmten Fällen auch dann mit H-Potential angesteuert wird, wenn das gar nicht erforderlich ist. Die Beseitigung dieses Fehlers ist jedoch nicht unbedingt erforderlich, weil in diesen Fällen die Und-Schaltung 64 an ihrem andern Eingang mit L-Potential angesteuert wird.The invention relates to an improvement in the electronic subtracting circuit according to P 37 28 996.9, which is a subtracting circuit in the 54321 code and in which the line c is driven with H potential in certain cases even when this is not necessary. However, it is not absolutely necessary to eliminate this error, because in these cases the AND circuit 64 is driven at its other input with L potential.

Diese Subtrahierschaltung ist in Fig. 1 und 2 in zwei Teil- Abschnitten dargestellt; die Trenn-Linien haben die Bezeichnung u-u. In Fig. 3 ist der duale Voll-Subtrahierer 6 dargestellt.This subtracting circuit is shown in FIGS. 1 and 2 in two sections; the dividing lines have uu the name. In Fig. 3, the dual full subtractor 6 is shown.

Diese Subtrahierschaltung besteht aus den Eingangs-Schaltungen 1 a und 1 b und der Haupt-Schaltung 2 und der Sperr- Schaltung 3 und der Eins-Aufwärts-Verschiebeschaltung 4 und der 1-aus-10-54321-Umcodierschaltung 5 und dem dualen Voll- Subtrahierer 6, welcher die Wertigkeit 1 verarbeitet und dem dualen Voll-Subtrahierer 7, welcher die Wertigkeit 5 verarbeitet. Die Eingangs-Schaltung 1 a besteht aus 4 Oder-Schaltungen 11 und 12 und 14 und 16 mit je 2 Eingängen und der Negier-Schaltung 15. Die Eingangs-Schaltung 1 b besteht aus der Oder-Schaltung 21 mit 2 Eingängen und der Oder-Schaltung 22 mit 3 Eingängen. Die Haupt-Schaltung 2 besteht aus 9 Einzel-Subtrahierschaltungen 8, welche aus je einer Und- Schaltung 9 mit 2 Eingängen und je einer Oder-Schaltung 10 mit 2 Eingängen bestehen. Die Sperr-Schaltung 3 besteht aus 5 Negier-Schaltungen 17 und 5 Und-Schaltungen 18 mit je 2 Eingängen. Die Eins-Aufwärts-Verschiebeschaltung 4 ist mit einer Geradeaus-Schaltung kombiniert und besteht aus 9 Und- Schaltungen 31 bis 39 mit je 2 Eingängen und der Negier- Schaltung 19. Die 1-aus-10-54321-54321-Umcodierschaltung 5 besteht aus 4 Oder-Schaltungen 41 bis 44 mit je 2 Eingängen. An weiteren Teilen besteht diese Subtrahierschaltung aus der Oder- Schaltung 24 mit 2 Eingängen und der Oder-Schaltung 25 mit 3 Eingängen und den zugehörigen Leitungen.This subtracting circuit consists of the input circuits 1 a and 1 b and the main circuit 2 and the blocking circuit 3 and the one-up shift circuit 4 and the 1-out 10-54321 recoding circuit 5 and the dual full Subtractor 6 , which processes the value 1 and the dual full subtractor 7 , which processes the value 5 . The input circuit 1 a consists of 4 OR circuits 11 and 12 and 14 and 16 , each with 2 inputs and the negation circuit 15 . The input circuit 1 b consists of the OR circuit 21 with 2 inputs and the OR circuit 22 with 3 inputs. The main circuit 2 consists of 9 individual subtracting circuits 8 , each consisting of an AND circuit 9 with 2 inputs and an OR circuit 10 with 2 inputs each. The blocking circuit 3 consists of 5 negation circuits 17 and 5 AND circuits 18 , each with 2 inputs. The one-up shift circuit 4 is combined with a straight-ahead circuit and consists of 9 AND circuits 31 to 39 with 2 inputs each and the negation circuit 19 . The 1-out-10-54321-54321 recoding circuit 5 consists of 4 OR circuits 41 to 44 , each with 2 inputs. In other parts, this subtracting circuit consists of the OR circuit 24 with 2 inputs and the OR circuit 25 with 3 inputs and the associated lines.

Der duale Voll-Subtrahierer 6 (Fig. 3) besteht aus 4 Und- Schaltungen 51 mit je 2 Eingängen und 3 Oder-Schaltungen 52 mit je 2 Eingängen und 4 Negier-Schaltungen 53. Der Minuend- Eingang hat die Bezeichnung k. Die Subtrahend-Eingänge haben die Bezeichnungen x und l. Der Ausgang hat die Bezeichnung m und der Übertrag-Ausgang die Bezeichnung n. Dieser duale Voll-Subtrahierer 6 verarbeitet die Wertigkeit 1.The dual full subtractor 6 ( FIG. 3) consists of 4 AND circuits 51 , each with 2 inputs and 3 OR circuits 52 , each with 2 inputs and 4 negating circuits 53 . The minuend entrance is called k . The subtrahend inputs are labeled x and l . The output has the designation m and the carry output has the designation n . This dual full subtractor 6 processes the value 1.

Der duale Voll-Subtrahierer 7 ist gleich, wie der duale Voll- Subtrahierer 6, welcher in Fig. 3 dargestellt ist. Der Minuend- Eingang hat die Bezeichnung g. Die Subtrahend-Eingänge haben die Bezeichnung z und h. Der Ausgang hat die Bezeichnung i und der Übertrag-Ausgang die Bezeichnung y. Dieser duale Voll-Subtrahierer 7 verarbeitet nur die Wertigkeit 5.The dual full subtractor 7 is the same as the dual full subtractor 6 , which is shown in FIG. 3. The minuend entrance has the designation g . The subtrahend inputs are labeled z and h . The output is labeled i and the carry output is labeled y . This dual full subtractor 7 only processes the value 5.

Die Eingänge A 1 bis A 5 sind die Eingänge für den Minuenden und die Eingänge B 1 bis B 5 die Eingänge für den Subtrahenden. Die Ausgänge C 1 bis C 5 sind die Ergebnis-Ausgänge. Der Übertrag-Eingang hat die Bezeichnung x. Der Übertrag- Ausgang hat die Bezeichnung y. Die Eingänge A 1 und B 1 und der Ausgang C 1 haben die Wertigkeit 1. Die Eingänge A 2 und B 2 und der Ausgang C 2 haben die Wertigkeit 2. Die Eingänge A 3 und B 3 und der Ausgang C 3 haben die Wertigkeit 3. Die Eingänge A 4 und B 4 und der Ausgang C 4 haben die Wertigkeit 4. Die Eingänge A 5 und B 5 und der Ausgang C 5 haben die Wertigkeit 5. The inputs A 1 to A 5 are the inputs for the minuend and the inputs B 1 to B 5 are the inputs for the subtrahend. The outputs C 1 to C 5 are the result outputs. The carry input has the designation x . The carry output has the designation y . The inputs A 1 and B 1 and the output C 1 have the value 1. The inputs A 2 and B 2 and the output C 2 have the value 2. The inputs A 3 and B 3 and the output C 3 have the value 3 The inputs A 4 and B 4 and the output C 4 have the value 4. The inputs A 5 and B 5 and the output C 5 have the value 5.

Die Wirkungsweise dieser Subtrahierschaltung ergibt sich wie folgt: Der Minuend kommt 54321-codiert an den A-Eingängen zur Anlage und der Subtrahend ebenfalls 54321-codiert an den B-Eingängen. Falls die Ziffer 3 von der Ziffer 8 subtrahiert wird und somit der Minuend 8 an den A-Eingängen zur Anlage kommt und der Subtrahend 3 an den B-Eingängen zur Anlage kommt, haben in der Eingangsschaltung 1 a die Oder-Schaltungen 11 und 12 und 14 und 16 an ihrem Ausgang H-Potential und die Negier-Schaltung 15 an ihrem Ausgang L-Potential und die Leitung q H-Potential und in der Eingangs-Schaltung 1 b die Oder-Schaltungen 21 und 22 an ihrem Ausgang H-Potential. Damit wird der duale Voll-Subtrahierer 6, welcher die Wertigkeit 1 verarbeitet, an seinem Minuend-Eingang k und an seinem Subtrahend-Eingang l mit H-Potential angesteuert und hat somit an seinem Ausgang m und an seinem Übertrag-Ausgang n nur L-Potential. Die Haupt-Schaltung 2 wird hierbei an ihren Eingängen b und e mit H-Potential angesteuert und hat somit an ihren Ausgängen d 2 und e 2 H-Potential. Damit hat in der Schaltung 3 nur die Und-Schaltung 60 an ihrem Ausgang H-Potential und in der Eins-Aufwärts-Verschiebeschaltung 4, welche hierbei auf Geradeaus-Weiterleitung vor-angesteuert ist, keine Und-Schaltung an ihrem Ausgang H-Potential, weil diese für die Ziffer 0 keine Und-Schaltung hat. Der duale Voll-Subtrahierer 7, welcher die Wertigkeit 5 verarbeitet, wird hierbei nur an seinem Minuend-Eingang g mit H-Potential angesteuert und hat somit an seinem Ausgang i H-Potential und an seinem Übertrag-Ausgang y L-Potential. Damit haben die Ergebnis-Ausgänge C die Potentialreihe HLLLL und somit 54321- codiert die Ziffer 5 und hat der Übertrag-Ausgang y nur L- Potential, weil diese Subtraktion keinen Übertrag hat.The mode of operation of this subtracting circuit is as follows: the minuend is 54321-coded at the A inputs and the subtrahend is also 54321-coded at the B inputs. If the number 3 is subtracted from the number 8 and thus the minuend 8 comes into contact with the A inputs and the subtrahend 3 comes into contact with the B inputs , the OR circuits 11 and 12 and have in the input circuit 1 a 14 and 16 at their output H potential and the negation circuit 15 at their output L potential and the line q H potential and in the input circuit 1 b the OR circuits 21 and 22 at their output H potential. The dual full subtractor 6 , which processes the valency 1, is thus driven at its minuend input k and at its subtrahend input l with H potential and thus has only L- at its output m and at its carry output n Potential. The main circuit 2 is driven at its inputs b and e with H potential and thus has at its outputs d 2 and e 2 H potential. This means that in circuit 3 only the AND circuit 60 has an H potential at its output and in the one-up shift circuit 4 , which in this case is pre-activated for forward transmission, has no AND circuit at its H potential output, because it has no AND circuit for the number 0. The dual full subtractor 7 , which processes the valency 5, is only driven at its minuend input g with H potential and thus has its output i H potential and its carry output y L potential. The result outputs C thus have the potential series HLLLL and thus 54321- codes the number 5 and the carry output y has only L potential because this subtraction has no carry.

Falls die Ziffer 7 von der Ziffer 4 subtrahiert wird und am Übertrag-Eingang x auch nur L-Potential anliegt, wie im vorhergehenden Subtraktionsfall und somit der Minuend 4 an den A-Eingängen zur Anlage kommt und der Subtrahend 7 an den B- Eingängen zur Anlage kommt, hat in der Eingangs-Schaltung 1 a die Leitung p H-Potential und somit die Negier-Schaltung 15 und die Oder-Schaltung 16 an ihrem Ausgang L-Potential und die Leitung c H-Potential. In der Eingangs-Schaltung 1 b hat hierbei die Oder-Schaltung 22 an ihrem Ausgang H-Potential und die Leitung s H-Potential. Damit wird der duale Voll- Subtrahierer 6 an keinem Eingang mit H-Potential angesteuert und hat somit an seinem Ausgang m und an seinem Übertrag- Ausgang n nur L-Potential. Die Haupt-Schaltung 2 wird hierbei an ihren Eingängen c und e mit H-Potential angesteuert und hat somit an ihren Ausgängen e 2 und f 2 H-Potential. Damit hat in der Schaltung 3 nur die Und-Schaltung 62 an ihrem Ausgang H-Potential. Die Eins-Aufwärts-Verschiebeschaltung 4 ist auch hierbei auf Geradeaus-Weiterleitung vor-angesteuert, weshalb hierbei die Und-Schaltung 32 und die Oder-Schaltung 42 an ihrem Ausgang H-Potential haben. Der duale Voll-Subtrahierer 7, welcher die Wertigkeit 5 verarbeitet, wird hierbei nur an seinem Subtrahend-Eingang h mit H-Potential angesteuert und hat somit an seinem Ausgang i und an seinem Übertrag-Ausgang y H-Potential. Damit haben die Ergebnis-Ausgänge C die Potentialreihe HLLHL und somit 54321-codiert die Ziffer 7 und hat der Übertrag-Ausgang y H- Potential, weil diese Subtraktion einen Übertrag hat.If the number 7 is subtracted from the number 4 and only L potential is present at the carry input x , as in the previous subtraction case and thus the minuend 4 comes into contact with the A inputs and the subtrahend 7 to the B inputs System comes, has in the input circuit 1 a the line p H potential and thus the negation circuit 15 and the OR circuit 16 at its output L potential and the line c H potential. In the input circuit 1 b in this case the OR circuit 22 has at its output H potential and the line H-s potential. The dual full subtractor 6 is thus not driven at any input with H potential and thus has only L potential at its output m and at its carry output n . The main circuit 2 is driven at its inputs c and e with H potential and thus has at its outputs e 2 and f 2 H potential. Thus in circuit 3 only the AND circuit 62 has H potential at its output. The one-up shift circuit 4 is here also pre-activated for straight-ahead forwarding, which is why the AND circuit 32 and the OR circuit 42 have H potential at their output. The dual full subtractor 7 , which processes the valency 5, is only driven at its subtrahend input h with H potential and thus has its output i and its carry output y H potential. The result outputs C thus have the potential series HLLHL and thus 54321-coded the number 7 and the carry output y has H potential because this subtraction has a carry.

Falls die Ziffer 4 von der Ziffer 0 subtrahiert wird und am Übertrag-Eingang x auch nur L-Potential anliegt und der Minuend 0 an den A-Eingängen zur Anlage kommt und der Subtrahend 4 an den B-Eingängen zur Anlage kommt, wird die Eingangs- Schaltung 1 a nirgends mit H-Potential angesteuert und hat in der Eingangs-Schaltung 1 b die Oder-Schaltung 22 an ihrem Ausgang H-Potential und die Leitung r H-Potential. Damit wird der duale Voll-Subtrahierer 6 an keinem Eingang mit H-Potential angesteuert und hat somit an seinem Ausgang m und an seinem Übertrag-Ausgang n nur L-Potential. Die Haupt-Schaltung 2 wird hierbei vom Ausgang der Negier-Schaltung 15 an ihren Eingängen a und b mit H-Potential angesteuert und an ihren Eingängen e und f mit H-Potential angesteuert und hat somit an ihren Ausgängen b 2 bis e 2 H-Potential. Damit hat in der Schaltung 3 nur die Und-Schaltung 56 an ihrem Ausgang H-Potential und ist die Schaltung 4 auch in diesem Subtraktionsfall auf Geradeaus-Weiterleitung vor-angesteuert. Somit hat in der Schaltung 4 die Und-Schaltung 36 an ihrem Ausgang H-Potential und außerdem die Oder-Schaltung 25 an ihrem Ausgang H-Potential. In der Schaltung 5 hat hierbei die Oder-Schaltung 41 an ihrem Ausgang H-Potential. Der duale Voll-Subtrahierer 7 wird hierbei nur an einem der beiden Subtrahend- Eingänge (z) mit H-Potential angesteuert und hat somit an seinem Ausgang i und an seinem Übertrag-Ausgang y H- Potential. Damit haben die Ergebnis-Ausgänge C die Potentialreihe HLLLH und somit 54321-codiert die Ziffer 6 und hat der Übertrag-Ausgang y H-Potential, weil diese Subtraktion einen Übertrag hat.If the number 4 is subtracted from the number 0 and there is only L potential at the carry input x and the minuend 0 is applied to the A inputs and the subtrahend 4 is applied to the B inputs, the input becomes - Circuit 1 a nowhere controlled with H potential and has in the input circuit 1 b the OR circuit 22 at its output H potential and the line r H potential. The dual full subtractor 6 is thus not driven at any input with H potential and thus has only L potential at its output m and at its carry output n . The main circuit 2 is controlled by the output of the negation circuit 15 at its inputs a and b with H potential and at its inputs e and f with H potential and thus has at its outputs b 2 to e 2 H- Potential. Thus, only the AND circuit 56 has high potential at its output in the circuit 3 and the circuit 4 is also pre-activated for forwarding straightforward in this case of subtraction. Thus, in circuit 4, the AND circuit 36 has H potential at its output and also the OR circuit 25 has H potential at its output. In circuit 5 , the OR circuit 41 has H potential at its output. The dual full subtractor 7 is only activated at one of the two subtrahend inputs ( z ) with H potential and thus has H potential at its output i and at its carry output y . The result outputs C thus have the potential series HLLLH and thus 54321-coded the number 6 and the carry output y has H potential because this subtraction has a carry.

Falls bei diesen Subtraktionen auch am Übertrag-Eingang x H- Potential anliegt, wird die Ergebniszahl um die Ziffer 1 niederer.If these subtractions also have x H potential at the carry input, the result number is reduced by the number 1.

Claims (9)

1. Elektronische Subtrahierschaltung im 54321-Code, deren Haupt-Schaltung (2) eine echte Subtrahierschaltung ist, welche nur aus 9 Einzel-Subtrahierschaltungen (8) besteht, dadurch gekennzeichnet, daß sie keine Eingangs- Oder-Schaltung (13) aufweist, welche von den Eingängen A 4 und A 2 oder von den Eingängen A 4 und A 3 und A 2 angesteuert wird.1. Electronic subtracting circuit in 54321 code, the main circuit ( 2 ) is a real subtracting circuit, which consists of only 9 individual subtracting circuits ( 8 ), characterized in that it has no input or circuit ( 13 ), which is controlled by inputs A 4 and A 2 or by inputs A 4 and A 3 and A 2 . 2. Elektronische Subtrahierschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Haupt-Schaltung (2) nur die Wertigkeit 2 verarbeitet.2. Electronic subtraction circuit according to claim 1, characterized in that the main circuit ( 2 ) processes only the valence 2. 3. Elektronische Subtrahierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2, dadurch gekennzeichnet, daß sie für die Verarbeitung der Wertigkeit 1 einen dualen Voll- Subtrahierer (6) aufweist und daß sie für die Verarbeitung der Wertigkeit 5 auch einen dualen Voll-Subtrahierer (7) aufweist.3. Electronic subtracting circuit according to claim 1 or claim 1 and 2, characterized in that it has a dual full subtractor ( 6 ) for processing the value 1 and that it also has a dual full subtractor for processing the value 5 ( 7 ). 4. Elektronische Subtrahierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß sie eine Eins-Aufwärts-Verschiebeschaltung (4) aufweist, welche mit einer Geradeaus- Schaltung kombiniert ist.4. Electronic subtraction circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that it has a one-up shift circuit ( 4 ) which is combined with a straight-ahead circuit. 5. Elektronische Subtrahierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß sie eine Teil-Schaltung (50) aufweist, mittels der die unter 0 (Null) liegenden Ergebniszahlen der Haupt-Schaltung (2) um die Zahl 10 angehoben werden. 5. Electronic subtraction circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that it has a sub-circuit ( 50 ) by means of which the result numbers below 0 (zero) the main circuit ( 2 ) can be raised by the number 10. 6. Elektronische Subtrahierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß die Ausgangs-Zahlen der Teil-Schaltung (50) in der Eins-Aufwärts-Verschiebeschaltung (4) geradeaus weitergeleitet werden oder um die Zahl 1 angehoben werden und daß die Ausgangs-Zahlen der Schaltung (4) in der Schaltung (5) um die Zahl 5 gesenkt werden, wenn sie im oberen Bereich (5 bis 9) liegen.6. Electronic subtraction circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that the output numbers of the sub-circuit ( 50 ) in one -upward shift circuit (4) straight to be forwarded or to be increased by the number 1 and that the output numbers are reduced the circuit (4) in the circuit (5) to the number 5, when the upper region (5 to 9 ) lie. 7. Elektronische Subtrahierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5 oder nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß die Einzel-Subtrahierschaltungen (8) aus je einer Und-Schaltung (9) mit 2 Eingängen und je einer Oder-Schaltung (10) mit 2 Eingängen bestehen.7. Electronic subtracting circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6, characterized in that the individual subtracting circuits ( 8 ) each consist of an AND circuit ( 9 ) with 2 inputs and an OR circuit ( 10 ) with 2 inputs. 8. Elektronische Subtrahierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5 oder nach Anspruch 1 bis 6 oder nach Anspruch 1 bis 7, dadurch gekennzeichnet, daß die Eingangs-Schaltung (1 a) aus 4 Oder-Schaltungen (11 und 12 und 14 und 16) mit je 2 Eingängen und einer Negier-Schaltung (15) besteht oder einen sonstigen Aufbau aufweist und die Leitungen a und b und c genau so ansteuert.8. Electronic subtraction circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6 or according to claim 1 to 7, characterized in that the input -Circuit ( 1 a ) consists of 4 OR circuits ( 11 and 12 and 14 and 16 ) with 2 inputs each and a negation circuit ( 15 ) or has another structure and controls the lines a and b and c in exactly the same way. 9. Elektronische Subtrahierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5 oder nach Anspruch 1 bis 6 oder nach Anspruch 1 bis 7 oder nach Anspruch 1 bis 8, dadurch gekennzeichnet, daß sie teilweise oder ganz als Grund-Schaltung für Subtrahier- Schaltungen im 51111-Code oder im 5211-Code oder im 1-aus-10-Code oder in einem sonstigen Code verwendet wird.9. Electronic subtraction circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6 or according to claim 1 to 7 or according to claim 1 to 8, characterized in that it partially or entirely as a basic circuit for subtracting Circuits in the 51111 code or in the 5211 code or in 1-out-of-10 code or used in another code becomes.
DE19873731659 1987-08-22 1987-09-19 Subtraction circuit in 54321 code Ceased DE3731659A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19873731659 DE3731659A1 (en) 1987-08-22 1987-09-19 Subtraction circuit in 54321 code

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19873728130 DE3728130A1 (en) 1987-08-22 1987-08-22 Subtraction circuit in 54321 code
DE19873731659 DE3731659A1 (en) 1987-08-22 1987-09-19 Subtraction circuit in 54321 code

Publications (1)

Publication Number Publication Date
DE3731659A1 true DE3731659A1 (en) 1989-04-06

Family

ID=25858944

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873731659 Ceased DE3731659A1 (en) 1987-08-22 1987-09-19 Subtraction circuit in 54321 code

Country Status (1)

Country Link
DE (1) DE3731659A1 (en)

Similar Documents

Publication Publication Date Title
DE3731659A1 (en) Subtraction circuit in 54321 code
DE3728996A1 (en) Subtraction circuit in 54321 code
DE3727427A1 (en) Subtraction circuit in 54321 code
DE3728132A1 (en) Subtraction circuit in 51111 code
DE3730959A1 (en) Subtraction circuit in 51111 code
DE3728130A1 (en) Subtraction circuit in 54321 code
DE3730960A1 (en) Subtraction circuit in 54321 code
DE3720533A1 (en) Adder circuit in 54321 code
DE3642815A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3728131A1 (en) Subtraction circuit in 54321 code
DE3640462A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3642011A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3720538A1 (en) Adder circuit in 5211 code
DE3732243A1 (en) Adder circuit in 54321 code
DE3640809A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3730962A1 (en) Adder circuit in 54321 code
DE3730961A1 (en) Subtraction circuit in 5211 code
DE3721555A1 (en) Adder circuit in 51111 code
DE3730963A1 (en) Subtraction circuit in 54321 code
DE3703178A1 (en) Adder circuit in 5211 code
DE3728502A1 (en) Subtraction circuit in 5211 code
DE3628830A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3831800A1 (en) Adder circuit in 54321 code
DE3704675A1 (en) Adder circuit in 5211 code
DE3613314A1 (en) Tetrad adder in 5211 code

Legal Events

Date Code Title Description
AF Is addition to no.

Ref country code: DE

Ref document number: 3728130

Format of ref document f/p: P

8131 Rejection