[go: up one dir, main page]

DE3728130A1 - Subtraction circuit in 54321 code - Google Patents

Subtraction circuit in 54321 code

Info

Publication number
DE3728130A1
DE3728130A1 DE19873728130 DE3728130A DE3728130A1 DE 3728130 A1 DE3728130 A1 DE 3728130A1 DE 19873728130 DE19873728130 DE 19873728130 DE 3728130 A DE3728130 A DE 3728130A DE 3728130 A1 DE3728130 A1 DE 3728130A1
Authority
DE
Germany
Prior art keywords
circuit
inputs
potential
circuits
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19873728130
Other languages
German (de)
Inventor
Paul Merkle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE19873728130 priority Critical patent/DE3728130A1/en
Priority to DE19873728131 priority patent/DE3728131A1/en
Priority to DE19873728996 priority patent/DE3728996A1/en
Priority to DE19873731659 priority patent/DE3731659A1/en
Publication of DE3728130A1 publication Critical patent/DE3728130A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491—Computations with decimal numbers radix 12 or 20.
    • G06F7/4912—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/491—Indexing scheme relating to groups G06F7/491 - G06F7/4917
    • G06F2207/49175—Using 54321 code, i.e. binary coded decimal representation with digit weight of 5, 4, 3, 2 and 1 respectively

Landscapes

  • Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)

Abstract

The subtraction circuit according to the subject of the invention is a true subtraction circuit, because it has a main circuit (2), which is a true subtraction circuit. This main circuit (2) processes only the value 2, because this reduces the size of the main circuit (2) to a quarter. The value 1 is processed in the dual full subtractor (6). The value 5 is processed in the dual full subtractor (7). Circuit (3) is a blocking circuit, which passes on only the high potential with the lowest value of the high potentials which occur in the output area of the main circuit (2). Circuit (4) is not a one-downwards shift circuit but a one-upwards shift circuit, because no possible subtrahend with the value 1 is processed using this circuit, but a possible partial minuend with the value 1 is processed. <IMAGE>

Description

Gegenstand der Erfindung ist eine elektronische Subtrahierschaltung im 54321-Code, welche eine echte Subtrahierschaltung ist. Die Haupt-Schaltung verarbeitet die Wertigkeit 2; für die Verarbeitung der Wertigkeiten 1 und 5 ist je ein dualer Voll-Subtrahierer angeordnet. Als Haupt-Schaltung kommt eine Karo-Subtrahierschaltung zur Verwendung, welche nicht aus Einzel-Subtrahier-Schaltungen besteht.The invention relates to an electronic subtraction circuit in the 54321 code, which is a real subtracting circuit is. The main circuit processes the value 2; for processing the values 1 and 5 is one dual full subtractor arranged. As the main circuit a diamond subtraction circuit is used, which does not consist of single subtracting circuits.

Diese Subtrahierschaltung ist in Fig. 1 und 2 in zwei Teil- Abschnitten dargestellt; die Trenn-Linien haben die Bezeichnung u-u. In Fig. 3 ist der duale Voll-Subtrahierer 6 dargestellt.This subtracting circuit is shown in FIGS. 1 and 2 in two sections; the dividing lines have uu the name. In Fig. 3, the dual full subtractor 6 is shown.

Diese Subtrahierschaltung besteht aus den Eingangs-Schaltungen 1 a und 1 b und der Haupt-Schaltung 2 und der Sperr- Schaltung 3 und der Eins-Aufwärts-Verschiebeschaltung 4 und der 1-aus-10-54321-Umcodierschaltung 5 und dem dualen Voll- Subtrahierer 6, welcher die Wertigkeit 1 verarbeitet und dem dualen Voll-Subtrahierer 7, welcher die Wertigkeit 5 verarbeitet. Die Eingangs-Schaltung 1 a besteht aus 2 Oder- Schaltungen 11 und 12 mit je 2 Eingängen. Die Eingangs- Schaltung 1 b besteht aus einer Oder-Schaltung 21 mit 2 Eingängen und einer Oder-Schaltung 22 mit 3 Eingängen. Die Haupt-Schaltung 2 besteht aus 12 Und-Schaltungen 9 mit je 2 Eingängen und 9 Oder-Schaltungen 10 mit je 2 Eingängen. Die Sperr-Schaltung 3 besteht aus 5 Negier-Schaltungen 14 und 5 Und-Schaltungen 15 mit je 2 Eingängen. Die Eins-Aufwärts- Verschiebeschaltung 4 ist mit einer Geradeaus-Schaltung kombiniert und besteht aus 9 Und-Schaltungen 31 bis 39 mit je 2 Eingängen und der Negier-Schaltung 18. Die 1-aus-10- 54321-Umcodierschaltung 5 besteht aus 4 Oder-Schaltungen 41 bis 44 mit je 2 Eingängen. An weiteren Teilen besteht diese Subtrahierschaltung aus der Oder-Schaltung 16 mit 2 Eingängen und der Negier-Schaltung 17 und der Oder-Schaltung 24 mit 2 Eingängen und der Oder-Schaltung 25 mit 3 Eingängen und den zugehörigen Leitungen.This subtracting circuit consists of the input circuits 1 a and 1 b and the main circuit 2 and the blocking circuit 3 and the one-up shift circuit 4 and the 1-out 10-54321 recoding circuit 5 and the dual full Subtractor 6 , which processes the value 1 and the dual full subtractor 7 , which processes the value 5. The input circuit 1 a consists of 2 OR circuits 11 and 12 , each with 2 inputs. The input circuit 1 b consists of an OR circuit 21 with 2 inputs and an OR circuit 22 with 3 inputs. The main circuit 2 consists of 12 AND circuits 9 with 2 inputs each and 9 OR circuits 10 with 2 inputs each. The blocking circuit 3 consists of 5 negation circuits 14 and 5 AND circuits 15 , each with 2 inputs. The one-up shift circuit 4 is combined with a straight-ahead circuit and consists of 9 AND circuits 31 to 39 with 2 inputs each and the negation circuit 18 . The 1-out-of-10 54321 recoding circuit 5 consists of 4 OR circuits 41 to 44 , each with 2 inputs. In other parts, this subtracting circuit consists of the OR circuit 16 with 2 inputs and the negation circuit 17 and the OR circuit 24 with 2 inputs and the OR circuit 25 with 3 inputs and the associated lines.

Der duale Voll-Subtrahierer 6 (Fig. 3) besteht aus 4 Und- Schaltungen 51 mit je 2 Eingängen und 3 Oder-Schaltungen 52 mit je 2 Eingängen und 4 Negier-Schaltungen 53. Der Minuend- Eingang hat die Bezeichnung k. Die Subtrahenden-Eingänge haben die Bezeichnungen x und l. Der Ausgang hat die Bezeichnung m und der Übertrag-Ausgang die Bezeichnung n. Dieser duale Voll-Subtrahierer 6 verarbeitet die Wertigkeit 1.The dual full subtractor 6 ( FIG. 3) consists of 4 AND circuits 51 , each with 2 inputs and 3 OR circuits 52 , each with 2 inputs and 4 negating circuits 53 . The minuend entrance is called k . The subtrahend inputs are labeled x and l . The output has the designation m and the carry output has the designation n . This dual full subtractor 6 processes the value 1.

Der duale Voll-Subtrahierer 7 ist gleich, wie der duale Voll-Subtrahierer 6, welcher in Fig. 3 dargestellt ist. Der Minuend-Eingang hat die Bezeichnung g. Die Subtrahenden- Eingänge haben die Bezeichnungen z und h. Der Ausgang hat die Bezeichnung i und der Übertrag-Ausgang die Bezeichnung y. Dieser duale Voll-Subtrahierer 7 verarbeitet nur die Wertigkeit 5.The dual full subtractor 7 is the same as the dual full subtractor 6 , which is shown in FIG. 3. The minuend entrance is labeled g . The subtrahend inputs are labeled z and h . The output is labeled i and the carry output is labeled y . This dual full subtractor 7 only processes the value 5.

Die Eingänge A 1 bis A 5 sind die Eingänge für den Minuenden und die Eingänge B 1 bis B 5 die Eingänge für den Subtrahenden. Die Ausgänge C 1 bis C 5 sind die Ergebnis-Ausgänge. Der Übertrag-Eingang hat die Bezeichnung x. Der Übertrag- Ausgang hat die Bezeichnung y. Die Eingänge A 1 und B 1 und der Ausgang C 1 haben die Wertigkeit 1. Die Eingänge A 2 und B 2 und der Ausgang C 2 haben die Wertigkeit 2. Die Eingänge A 3 und B 3 und der Ausgang C 3 haben die Wertigkeit 3. Die Eingänge A 4 und B 4 und der Ausgang C 4 haben die Wertigkeit 4. Die Eingänge A 5 und B 5 und der Ausgang C 5 haben die Wertigkeit 5. The inputs A 1 to A 5 are the inputs for the minuend and the inputs B 1 to B 5 are the inputs for the subtrahend. The outputs C 1 to C 5 are the result outputs. The carry input has the designation x . The carry output has the designation y . The inputs A 1 and B 1 and the output C 1 have the value 1. The inputs A 2 and B 2 and the output C 2 have the value 2. The inputs A 3 and B 3 and the output C 3 have the value 3 The inputs A 4 and B 4 and the output C 4 have the value 4. The inputs A 5 and B 5 and the output C 5 have the value 5.

Die Wirkungsweise dieser Subtrahierschaltung ergibt sich wie folgt: Der Minuend kommt 54321-codiert an den A-Eingängen zur Anlage und der Subtrahend ebenfalls 54321-codiert an den B-Eingängen. Falls die Ziffer 3 von der Ziffer 8 subtrahiert wird und somit der Minuend 8 an den A-Eingängen zur Anlage kommt und der Subtrahend 3 an den B-Eingängen zur Anlage kommt und am Übertrag-Eingang x nur L-Potential anliegt, haben in der Eingangs-Schaltung 1 a die Oder-Schaltungen 11 und 12 an ihrem Ausgang H-Potential und die Leitung q H-Potential und in der Eingangs-Schaltung 1 b die Oder-Schaltungen 21 und 22 an ihrem Ausgang H-Potential. Damit wird der duale Voll-Subtrahierer 6, welcher die Wertigkeit 1 verarbeitet, an seinem Minuend-Eingang k und an seinem Subtrahend- Eingang l mit H-Potential angesteuert und hat somit an seinem Ausgang m und an seinem Übertrag-Ausgang n nur L-Potential. Die Haupt-Schaltung 2 wird hierbei an ihren Eingängen b und e mit H-Potential angesteuert und hat somit an ihren Ausgängen d 2 und e 2 H-Potential. Damit hat in der Schaltung 3 nur die Und-Schaltung 60 an ihrem Ausgang H-Potential und in der Eins-Aufwärts-Verschiebeschaltung 4, welche hierbei auf Geradeaus-Weiterleitung vor-angesteuert ist, keine Und- Schaltung an ihrem Ausgang H-Potential, weil diese für die Ziffer 0 keine Und-Schaltung hat. Der duale Voll-Subtrahierer 7, welcher die Wertigkeit 5 verarbeitet, wird hierbei nur an seinem Minuend-Eingang g mit H-Potential angesteuert und hat somit an seinem Ausgang i H-Potential und an seinem Übertrag-Ausgang y L-Potential. Damit haben die Ergebnis- Ausgänge C die Potentialreihe HLLLL und somit 54321-codiert die Ziffer 5 und hat der Übertrag-Ausgang y nur L-Potential, weil diese Subtraktion keinen Übertrag hat.The mode of operation of this subtracting circuit is as follows: the minuend is 54321-coded at the A inputs and the subtrahend is also 54321-coded at the B inputs. If the number 3 is subtracted from the number 8 and thus the minuend 8 is applied to the A inputs and the subtrahend 3 is applied to the B inputs and only L potential is present at the carry input x , the Input circuit 1 a, the OR circuits 11 and 12 at their output H potential and the line q H potential and in the input circuit 1 b, the OR circuits 21 and 22 at their output H potential. The dual full subtractor 6 , which processes the valency 1, is thus driven at its minuend input k and at its subtrahend input l with H potential and thus has only L- at its output m and at its carry output n Potential. The main circuit 2 is driven at its inputs b and e with H potential and thus has at its outputs d 2 and e 2 H potential. This means that in circuit 3 only the AND circuit 60 has an H potential at its output and in the one-up shift circuit 4 , which is pre-activated here for forwarding, has no AND circuit at its H potential output, because this has no AND circuit for the number 0. The dual full subtractor 7 , which processes the valency 5, is only driven at its minuend input g with H potential and thus has its output i H potential and its carry output y L potential. The result outputs C thus have the potential series HLLLL and thus 54321-coded the number 5 and the carry output y has only L potential because this subtraction has no carry.

Falls die Ziffer 7 von der Ziffer 4 subtrahiert wird und der Minuend 4 an den A-Eingängen zur Anlage kommt und der Subtrahend 7 an den B-Eingängen zur Anlage kommt und am Übertrag- Eingang x nur L-Potential anliegt, hat in der Eingangs- Schaltung 1 a die Leitung p H-Potential und in der Eingangs- Schaltung 1 b die Oder-Schaltung 22 an ihrem Ausgang H-Potential und die Leitung s H-Potential. Damit wird der duale Voll-Subtrahierer 6 an keinem Eingang mit H-Potential angesteuert und hat somit an seinem Ausgang m und an seinem Übertrag- Ausgang n nur L-Potential. Die Haupt-Schaltung 2 wird hierbei an ihren Eingängen c und e mit H-Potential angesteuert und hat somit an ihren Ausgängen e 2 und f 2 H-Potential. Damit hat in der Schaltung 3 nur die Und-Schaltung 62 an ihrem Ausgang H-Potential. Die Eins-Aufwärts-Verschiebeschaltung 4 ist auch hierbei nur auf Geradeaus-Weiterleitung vor-angesteuert, weshalb hierbei die Und-Schaltung 32 und die Oder-Schaltung 42 an ihrem Ausgang H-Potential haben. Der duale Voll-Subtrahierer 7 wird hierbei nur an seinem Subtrahend-Eingang h mit H-Potential angesteuert und hat somit an seinem Ausgang i und an seinem Übertrag-Ausgang y H- Potential. Damit haben die Ergebnis-Ausgänge C die Potentialreihe HLLHL und somit 54321-codiert die Ziffer 7 und hat der Übertrag-Ausgang y H-Potential, weil diese Subtraktion einen Übertrag hat.If the number 7 is subtracted from the number 4 and the minuend 4 is applied to the A inputs and the subtrahend 7 is applied to the B inputs and only carry L potential at the carry input x , the input has - Circuit 1 a the line p H potential and in the input circuit 1 b the OR circuit 22 at its output H potential and the line s H potential. The dual full subtractor 6 is thus not driven at any input with H potential and thus has only L potential at its output m and at its carry output n . The main circuit 2 is driven at its inputs c and e with H potential and thus has at its outputs e 2 and f 2 H potential. Thus in circuit 3 only the AND circuit 62 has H potential at its output. Here, too, the one-up shift circuit 4 is only pre-activated for straight-ahead forwarding, which is why the AND circuit 32 and the OR circuit 42 have H potential at their output. The dual full subtractor 7 is only driven at its subtrahend input h with H potential and thus has its output i and its carry output y H potential. The result outputs C thus have the potential series HLLHL and thus 54321-coded the number 7 and the carry output y has H potential because this subtraction has a carry.

Falls die Ziffer 4 von der Ziffer 0 subtrahiert wird und somit der Minuend 0 an den A-Eingängen zur Anlage kommt und der Subtrahend 4 an den B-Eingängen zur Anlage kommt und am Übertrag- Eingang x nur L-Potential anliegt, wird die Eingangs- Schaltung 1 a nirgends mit H-Potential angesteuert und hat in der Eingangs-Schaltung 1 b nur die Oder-Schaltung 22 an ihrem Ausgang H-Potential und die Leitung r H-Potential. Damit wird der duale Voll-Subtrahierer 6 an keinem Eingang mit H-Potential angesteuert und hat somit an seinem Ausgang m und an seinem Übertrag-Ausgang n nur L-Potential. Die Haupt- Schaltung 2 wird hierbei an ihren Eingängen a und e und f mit H-Potential angesteuert und hat somit an ihren Ausgängen b 2 bis d 2 H-Potential. Damit hat in der Schaltung 3 nur die Und-Schaltung 56 an ihrem Ausgang H-Potential. Somit hat in der Schaltung 4 die Oder-Schaltung 36 an ihrem Ausgang H- Potential und außerdem die Oder-Schaltung 25 an ihrem Ausgang H-Potential. Hierbei hat in der Schaltung 5 die Oder- Schaltung 41 an ihrem Ausgang H-Potential und wurde somit die Ergebniszahl der Haupt-Schaltung 2 einerseits um die Zahl 10 angehoben und andererseits wieder um die Zahl 5 gesenkt und somit nur um die Zahl 5 angehoben, weshalb hierbei der duale Voll-Subtrahierer 7 an seinem Eingang z mit H-Potential angesteuert wird. Der duale Voll-Subtrahierer 7 wird hierbei nur an seinem Subtrahend-Eingang z mit H-Potential angesteuert und hat somit an seinem Ausgang i und an seinem Übertrag-Ausgang y H-Potential. Damit haben die Ergebnis- Ausgänge C die Potentialreihe HLLLH und somit 54321-codiert die Ziffer 6 und hat der Übertrag-Ausgang y H-Potential, weil diese Subtraktion einen Übertrag hat.If the number 4 is subtracted from the number 0 and thus the minuend 0 is applied to the A inputs and the subtrahend 4 is applied to the B inputs and the carry input x is only at L potential, the input becomes - Circuit 1 a nowhere controlled with H potential and has only the OR circuit 22 in its input circuit 1 b at its output H potential and the line r H potential. The dual full subtractor 6 is thus not driven at any input with H potential and thus has only L potential at its output m and at its carry output n . The main circuit 2 is driven at its inputs a and e and f with H potential and thus has at its outputs b 2 to d 2 H potential. Thus in circuit 3 only the AND circuit 56 has H potential at its output. Thus, in circuit 4, the OR circuit 36 has H potential at its output and also the OR circuit 25 has H potential at its output. Here, in circuit 5, the OR circuit 41 has H potential at its output and the result number of the main circuit 2 has been increased by the number 10 on the one hand and lowered again by the number 5 and thus only increased by the number 5, which is why the dual full subtractor 7 is driven at its input z with H potential. The dual full subtractor 7 is only driven at its subtrahend input z with H potential and thus has its output i and its carry output y H potential. The result outputs C thus have the HLLLH potential series and thus 54321-coded the number 6 and the carry output y has H potential because this subtraction has a carry.

Falls bei einer Subtraktion außerdem am Übertrag-Eingang x H-Potential anliegt, wird die Ergebniszahl um die Ziffer 1 niederer.If there is also x H potential at the carry input during subtraction, the result number is reduced by the number 1.

Claims (12)

1. Elektronische Subtrahierschaltung im 54321-Code, dadurch gekennzeichnet, daß die Haupt-Schaltung (2) eine echte Subtrahier-Schaltung ist.1. Electronic subtracting circuit in 54321 code, characterized in that the main circuit ( 2 ) is a real subtracting circuit. 2. Elektronische Subtrahierschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Haupt-Schaltung (2) eine Karo-Subtrahier-Schaltung ist, welche nicht aus Einzel- Subtrahier-Schaltungen besteht.2. Electronic subtracting circuit according to claim 1, characterized in that the main circuit ( 2 ) is a Karo subtracting circuit, which does not consist of individual subtracting circuits. 3. Elektronische Subtrahierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Haupt-Schaltung (2) nicht mehr als 20 Und-Schaltungen aufweist und daß diese Und-Schaltungen nur je 2 Eingänge aufweisen.3. Electronic subtraction circuit according to claim 1 or according to claim 1 and 2, characterized in that the main circuit ( 2 ) has no more than 20 AND circuits and that these AND circuits each have only 2 inputs. 4. Elektronische Subtrahierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß die Haupt-Schaltung (2) nur 12 Und-Schaltungen mit je 2 Eingängen aufweist.4. Electronic subtraction circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that the main circuit ( 2 ) has only 12 AND circuits with 2 inputs each. 5. Elektronische Subtrahierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß die Haupt-Schaltung (2) nur die Wertigkeit 2 verarbeitet.5. Electronic subtraction circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that the main circuit ( 2 ) processes only the valence 2. 6. Elektronische Subtrahierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß sie für die Verarbeitung der Wertigkeiten 1 und 5 je einen dualen Voll-Subtrahierer aufweist. 6. Electronic subtraction circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized characterized that they are used for processing the Values 1 and 5 each have a dual full subtractor having.   7. Elektronische Subtrahierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5 oder nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß die Haupt-Schaltung (2) nur aus 12 Und-Schaltungen (9) mit je 2 Eingängen und 9 Oder-Schaltungen (10) mit je 2 Eingängen besteht.7. Electronic subtraction circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6, characterized in that the main circuit ( 2 ) only consists of 12 AND circuits ( 9 ) with 2 inputs each and 9 OR circuits ( 10 ) with 2 inputs each. 8. Elektronische Subtrahierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 7, dadurch gekennzeichnet, daß ein Element der Haupt-Schaltung (2) aus einer Und-Schaltung (9) mit 2 Eingängen und einer Oder-Schaltung (10) mit 2 Eingängen besteht.8. Electronic subtraction circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 7, characterized in that an element of the main circuit ( 2 ) from an AND circuit ( 9 ) with 2 inputs and an OR circuit ( 10 ) with 2 inputs. 9. Elektronische Subtrahierschaltung nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 6 oder nach Anspruch 1 bis 8, dadurch gekennzeichnet, daß sie eine Teil-Schaltung (50) aufweist, mittels der die unter 0 (Null) liegenden Ergebniszahlen der Haupt-Schaltung (2) um die Zahl 10 angehoben werden.9. Electronic subtraction circuit according to claim 1 to 3 or according to claim 1 to 6 or according to claim 1 to 8, characterized in that it has a sub-circuit ( 50 ) by means of which the result numbers of the main circuit are below 0 (zero) ( 2 ) be increased by the number 10. 10. Elektronische Subtrahierschaltung nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 6 oder nach Anspruch 1 bis 9, dadurch gekennzeichnet, daß sie eine Schaltung (5) aufweist, mittels der die um die Zahl 10 angehobenen Zahlen wieder um die Zahl 5 gesenkt werden.10. Electronic subtraction circuit according to claim 1 to 3 or according to claim 1 to 6 or according to claim 1 to 9, characterized in that it comprises a circuit ( 5 ) by means of which the numbers raised by the number 10 are reduced again by the number 5 . 11. Elektronische Subtrahierschaltung nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 6 oder nach Anspruch 1 bis 10, dadurch gekennzeichnet, daß sie eine Eins-Aufwärts-Verschiebeschaltung (4) aufweist, welche mit einer Geradeaus- Schaltung kombiniert ist und zwischen den Schaltungen (50 und 5) angeordnet ist. 11. Electronic subtraction circuit according to claim 1 to 3 or according to claim 1 to 6 or according to claim 1 to 10, characterized in that it comprises a one-up shift circuit ( 4 ) which is combined with a straight-ahead circuit and between the circuits ( 50 and 5 ) is arranged. 12. Elektronische Subtrahierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5 oder nach Anspruch 1 bis 6 oder nach Anspruch 1 bis 7 oder nach Anspruch 1 bis 8 oder nach Anspruch 1 bis 9 oder nach Anspruch 1 bis 10 oder nach Anspruch 1 bis 11, dadurch gekennzeichnet, daß sie teilweise oder ganz als Grund-Schaltung für sonstige Subtrahier-Schaltungen verwendet wird.12. Electronic subtraction circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6 or according to claim 1 to 7 or according to claim 1 to 8 or according to claim 1 to 9 or according to claims 1 to 10 or according to claims 1 to 11, characterized in that they are partially or wholly as Basic circuit used for other subtracting circuits becomes.
DE19873728130 1987-08-22 1987-08-22 Subtraction circuit in 54321 code Withdrawn DE3728130A1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE19873728130 DE3728130A1 (en) 1987-08-22 1987-08-22 Subtraction circuit in 54321 code
DE19873728131 DE3728131A1 (en) 1987-08-22 1987-08-22 Subtraction circuit in 54321 code
DE19873728996 DE3728996A1 (en) 1987-08-22 1987-08-29 Subtraction circuit in 54321 code
DE19873731659 DE3731659A1 (en) 1987-08-22 1987-09-19 Subtraction circuit in 54321 code

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19873728130 DE3728130A1 (en) 1987-08-22 1987-08-22 Subtraction circuit in 54321 code

Publications (1)

Publication Number Publication Date
DE3728130A1 true DE3728130A1 (en) 1989-03-02

Family

ID=6334331

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873728130 Withdrawn DE3728130A1 (en) 1987-08-22 1987-08-22 Subtraction circuit in 54321 code

Country Status (1)

Country Link
DE (1) DE3728130A1 (en)

Similar Documents

Publication Publication Date Title
DE3728130A1 (en) Subtraction circuit in 54321 code
DE3728132A1 (en) Subtraction circuit in 51111 code
DE3728502A1 (en) Subtraction circuit in 5211 code
DE3728605A1 (en) Subtraction circuit in 5211 code
DE3728996A1 (en) Subtraction circuit in 54321 code
DE3728997A1 (en) Subtraction circuit in 51111 code
DE3720533A1 (en) Adder circuit in 54321 code
DE3720536A1 (en) Adder circuit in 51111 code
DE3728131A1 (en) Subtraction circuit in 54321 code
DE3642815A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3640462A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3720538A1 (en) Adder circuit in 5211 code
DE3730963A1 (en) Subtraction circuit in 54321 code
DE3727427A1 (en) Subtraction circuit in 54321 code
DE3719664A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3731659A1 (en) Subtraction circuit in 54321 code
DE3644568A1 (en) Adder circuit using 51111 code
DE3720537A1 (en) Adder circuit in 51111 code
DE3730960A1 (en) Subtraction circuit in 54321 code
DE3621865A1 (en) Adder circuit in 54321 code
DE3642011A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3720535A1 (en) Adder circuit in 54321 code
DE3703178A1 (en) Adder circuit in 5211 code
DE3721555A1 (en) Adder circuit in 51111 code
DE3730962A1 (en) Adder circuit in 54321 code

Legal Events

Date Code Title Description
AG Has addition no.

Ref country code: DE

Ref document number: 3731659

Format of ref document f/p: P

AG Has addition no.

Ref country code: DE

Ref document number: 3728996

Format of ref document f/p: P

AG Has addition no.

Ref country code: DE

Ref document number: 3728131

Format of ref document f/p: P

8139 Disposal/non-payment of the annual fee