DE3730960A1

DE3730960A1 - Subtraction circuit in 54321 code

Info

Publication number: DE3730960A1
Application number: DE19873730960
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1987-09-15
Filing date: 1987-09-15
Publication date: 1989-03-23

Abstract

The subtraction circuit according to the subject of the invention is not a true subtraction circuit, but a substitute subtraction circuit, which forms the subtraction result numbers additively, by adding the nine's complement number of the subtrahend to the minuend. This subtraction circuit is therefore provided with a nine's complement circuit (80). This nine's complement circuit (80) is a special nine's complement circuit, which supplies the nine's complement number in 5221 code. If a subtraction has only a circuit carry and thus no real carry, the carry output (y) has high potential. If a subtraction has no circuit carry and thus a real carry, the carry output (y) has low potential. <IMAGE>

Description

Gegenstand der Erfindung ist eine elektronische Subtrahier- Schaltung im 54321-Code, welche auf additive Weise subtrahiert. Die Subtraktionen erfolgen dadurch, daß die Neuner- Komplementzahl des Subtrahenden zum Minuenden addiert wird. Als Neuner-Komplement-Schaltung kommt eine Spezial-Schaltung zur Verwendung, welche keine 5 Ausgänge, sondern nur 4 Ausgänge mit den Wertigkeiten 5 und 2 und 2 und 1 hat.The invention relates to an electronic subtraction Circuit in the 54321 code, which subtracts in an additive manner. The subtractions take place in that the nine The complement number of the subtrahender is added to the minute end. A special circuit comes as a nine's complement circuit for use which does not have 5 outputs, but only 4 outputs with the valences 5 and 2 and 2 and 1.

Die Subtrahierschaltung Type A 1 ist in Fig. 1 und 2 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben die Bezeichnung u-u. In Fig. 3 ist der duale Voll-Addierer 6 dargestellt. In Fig. 4 ist der duale Voll-Addierer 9 dargestellt. In Fig. 5 und 2 ist die Subtrahierschaltung Type B 1 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben auch die Bezeichnung u-u. In Fig. 6 und 2 ist die Subtrahierschaltung Type C 1 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben auch die Bezeichnung u-u. In Fig. 1 und 7 ist die Subtrahierschaltung Type A 2 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben auch die Bezeichnung u-u. In Fig. 5 und 7 ist die Subtrahierschaltung Type B 2 in zwei Teil-Abschnitten dargestellt; die Trenn- Linien haben auch die Bezeichnung u-u. In Fig. 6 und 7 ist die Subtrahierschaltung Type C 2 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben auch die Bezeichnung u-u.The subtracting circuit type A 1 is shown in FIGS. 1 and 2 in two sections; the dividing lines have uu the name. In Fig. 3, the dual full adder 6 is shown. In FIG. 4, the dual full adder 9 is shown. In Fig. 5 and 2, the subtractor circuit Type B is shown in two partial sections 1; the dividing lines are also called uu . In FIG. 6 and the subtracting circuit 2 Type C is shown in two sections part 1; the dividing lines are also called uu . In Fig. 1 and 7, the subtractor circuit Type A 2 into two sub-sections is shown; the dividing lines are also called uu . In Fig. 5 and 7, the subtractor circuit Type B shown in two part-sections 2; the dividing lines also have the designation uu . In FIG. 6 and 7, the subtractor circuit Type C 2 is shown in two sub-sections; the dividing lines are also called uu .

Die Subtrahierschaltung Type A 1 (Fig. 1 und 2) besteht aus den Eingangs-Schaltungen 1 a und 1 b und der Haupt-Schaltung 2 und der Schaltung 3 und der Eins-Aufwärts-Verschiebeschaltung 4 und der 1-aus-10-54321-Umcodierschaltung 5 und dem dualen Voll-Addierer 6 für die Verarbeitung der Wertigkeit 1 und dem dualen Voll-Addierer 7 für die Verarbeitung der Wertigkeit 5. Die Eingangs-Schaltung 1 a besteht aus der Oder-Schaltung 11 mit 2 Eingängen und der Oder-Schaltung 12 mit 3 Eingängen. Die Eingangs-Schaltung 1 b ist eine Neuner- Komplementschaltung, welche aus 5 Negier-Schaltungen 81 bis 85 und 2 Und-Schaltungen 86 und 87 mit je 2 Eingängen und einer Oder-Schaltung 88 mit 2 Eingängen und 3 Dioden 89 besteht. Die Haupt-Schaltung 2 besteht aus 5 Und-Schaltungen 9 mit je 2 Eingängen und 5 Oder-Schaltungen 10 mit je 2 Eingängen. Die Schaltung 3 besteht aus 4 Negierschaltungen 26 und 3 Und-Schaltungen 27 mit je 2 Eingängen. Die Eins-Aufwärts- Verschiebeschaltung 4 ist mit einer Geradeaus-Schaltung kombiniert und besteht aus 9 Und-Schaltungen 31 bis 39 mit je 2 Eingängen und der Negier-Schaltung 40. Die Schaltung 5 ist eine Umcodierschaltung, welche 1-aus-10-codierte Dezimalziffern in 54321-codierte Dezimalziffern umwandelt und besteht aus 4 Oder-Schaltungen 41 bis 44 mit je 2 Eingängen. An weiteren Teilen besteht diese Subtrahierschaltung aus den Oder-Schaltungen 13 und 15 und 27 mit je 2 Eingängen und den Und-Schaltungen 14 und 28 mit je 2 Eingängen und den zugehörigen Leitungen.The subtracting circuit type A 1 ( Fig. 1 and 2) consists of the input circuits 1 a and 1 b and the main circuit 2 and the circuit 3 and the one-up shift circuit 4 and the 1-out-10-54321 -Recoding circuit 5 and the dual full adder 6 for processing the weight 1 and the dual full adder 7 for processing the weight 5. The input circuit 1 a consists of the OR circuit 11 with 2 inputs and the OR Circuit 12 with 3 inputs. The input circuit 1 b is a nine's complement circuit, which consists of 5 negation circuits 81 to 85 and 2 AND circuits 86 and 87 with 2 inputs each and an OR circuit 88 with 2 inputs and 3 diodes 89 . The main circuit 2 consists of 5 AND circuits 9 , each with 2 inputs and 5 OR circuits 10 , each with 2 inputs. The circuit 3 consists of 4 negation circuits 26 and 3 AND circuits 27 , each with 2 inputs. The one-up shift circuit 4 is combined with a straight-ahead circuit and consists of 9 AND circuits 31 to 39 with 2 inputs each and the negation circuit 40 . Circuit 5 is a recoding circuit which converts 1-out-of-10 coded decimal digits into 54321-coded decimal digits and consists of 4 OR circuits 41 to 44 , each with 2 inputs. In other parts, this subtracting circuit consists of the OR circuits 13 and 15 and 27 with 2 inputs each and the AND circuits 14 and 28 with 2 inputs each and the associated lines.

Der duale Voll-Addierer 6 (Fig. 3) besteht aus 4 Und-Schaltungen 61 mit je 2 Eingängen und 3 Oder-Schaltungen 62 mit je 2 Eingängen und 2 Negier-Schaltungen 63. Die Eingänge dieses dualen Voll-Addierers 6 haben die Bezeichnungen x und k und l; der Ausgang hat die Bezeichnung m und der Übertrag-Ausgang die Bezeichnung n. Dieser duale Voll-Addierer 6 verarbeitet die Wertigkeit 1.The dual full adder 6 ( FIG. 3) consists of 4 AND circuits 61 , each with 2 inputs and 3 OR circuits 62 , each with 2 inputs and 2 negation circuits 63 . The inputs of this dual full adder 6 have the designations x and k and l ; the output has the designation m and the carry output has the designation n . This dual full adder 6 processes the valency 1.

Der duale Voll-Addierer 7 ist gleich, wie der duale Voll- Addierer 6, welcher in Fig. 3 dargestellt ist. Die Eingänge haben die Bezeichnungen f und g und h; der Ausgang hat die Bezeichnung i und der Übertrag-Ausgang die Bezeichnung y. Dieser duale Voll-Addierer 7 verarbeitet die Wertigkeit 5.The dual full adder 7 is the same as the dual full adder 6 shown in FIG. 3. The inputs are labeled f and g and h ; the output is labeled i and the carry output is labeled y . This dual full adder 7 processes the valency 5.

Die Eingänge A 1 bis A 5 sind die Eingänge für den Minuenden und die Eingänge B 1 bis B 5 die Eingänge für den Subtrahenden. Die Ausgänge C 1 bis C 5 sind die Ergebnis-Ausgänge. Der Übertrag-Eingang für den (falschen) Übertrag hat die Bezeichnung x. Der Übertrag-Ausgang für den (falschen) Übertrag hat die Bezeichnung y. Die Eingänge A 1 und der Ausgang C 1 haben die Wertigkeit 1. Die Eingänge A 2 und B 2 und der Ausgang C 2 haben die Wertigkeit 2. Die Eingänge A 3 und B 3 und der Ausgang C 3 haben die Wertigkeit 3. Die Eingänge A 4 und B 4 und der Ausgang C 4 haben die Wertigkeit 4. Die Eingänge A 5 und B 5 und der Ergebnis-Ausgang C 5 haben die Wertigkeit 5.The inputs A 1 to A 5 are the inputs for the minuend and the inputs B 1 to B 5 are the inputs for the subtrahend. The outputs C 1 to C 5 are the result outputs. The carry input for the (wrong) carry has the designation x . The carry output for the (wrong) carry is called y . The inputs A 1 and the output C 1 have the value 1. The inputs A 2 and B 2 and the output C 2 have the value 2. The inputs A 3 and B 3 and the output C 3 have the value 3. The inputs A 4 and B 4 and the output C 4 have the value 4. The inputs A 5 and B 5 and the result output C 5 have the value 5.

Die Wirkungsweise der Subtrahierschaltung Type A 1 (Fig. 1 und 2) ergibt sich wie folgt: Der Minuend kommt 54321-codiert an den A-Eingängen zur Anlage und der Subtrahend ebenfalls 54321-codiert an den B-Eingängen. Falls die Ziffer 3 von der Ziffer 8 subtrahiert wird und am Übertrag-Eingang x H-Potential anliegt, weil bei der Verarbeitung eines wirklichen Übertrages am Übertrag-Eingang x L-Potential anliegt, haben in der Eingangs-Schaltung 1 a die Oder-Schaltungen 11 und 12 an ihrem Ausgang H-Potential und die Leitung q H-Potential und in der Eingangs-Schaltung 1 b die Und-Schaltung 87 und die Oder-Schaltung 88 an ihrem Ausgang H-Potential und außerdem die Negier-Schaltung 83 an ihrem Ausgang H-Potential. Damit wird der duale Voll-Addierer 6, welcher die Wertigkeit 1 verarbeitet, an allen drei Eingängen (x und k und l) mit H-Potential angesteuert und hat somit an seinem Ausgang m und an seinem Übertrag-Ausgang n H-Potential. Somit haben hierbei die Oder-Schaltungen 15 und 27 an ihrem Ausgang H-Potential und wird die Haupt-Schaltung 2 an ihren Eingängen e 1 und e 4 mit H-Potential angesteuert. Die Eins-Aufwärts-Verschiebeschaltung 4 ist hierbei auf Anhebung um die Ziffer 1 vor-angesteuert, weshalb hierbei die Und-Schaltung 35 und die Oder- Schaltung 50 an ihrem Ausgang H-Potential haben. Damit wird auch der duale Voll-Addierer 7, welcher die Wertigkeit 5 verarbeitet, an allen drei Eingängen (f bis h) mit H-Potential angesteuert und hat somit an seinem Ausgang i und an seinem Übertrag-Ausgang y H-Potential. Damit haben die Ergebnis- Ausgänge C die Potentialreihe HLLLL und somit 54321-codiert die Ziffer 5 und hat der Übertrag-Ausgang y H-Potential, weil diese Subtraktion nur einen Schaltungs-Übertrag und somit keinen wirklichen Übertrag hat. The operation of the subtracting circuit type A 1 ( Fig. 1 and 2) results as follows: The Minuend 54321-coded at the A-inputs and the subtrahend also 54321-coded at the B-inputs. If the number 3 is subtracted from the number 8 and is present at the carry input x H potential because an actual transfer is present at the carry input x L potential , the OR circuits have 1 a in the input circuit 11 and 12 at their output H potential and the line q H potential and in the input circuit 1 b the AND circuit 87 and the OR circuit 88 at their output H potential and also the negation circuit 83 at their H potential output. The dual full adder 6 , which processes the valency 1, is thus driven with H potential at all three inputs ( x and k and l ) and thus has n H potential at its output m and at its carry output. Thus, the OR circuits 15 and 27 have H potential at their output and the main circuit 2 is driven at their inputs e 1 and e 4 with H potential. The one-up shift circuit 4 is here pre-controlled to be raised by the number 1, which is why the AND circuit 35 and the OR circuit 50 have H potential at their output. The dual full adder 7 , which processes the valency 5, is thus also driven with H potential at all three inputs (f to h ) and thus has H potential at its output i and at its carry output y . The result outputs C thus have the potential series HLLLL and thus 54321-coded the number 5 and the carry output y has H potential, because this subtraction has only one circuit carry and thus no real carry.

Falls die Ziffer 7 von der Ziffer 4 subtrahiert wird und am Übertrag-Eingang x H-Potential anliegt, weil bei der Verarbeitung eines wirklichen Übertrages am Übertrag-Eingang x nur L-Potential anliegt, haben im Bereich der Eingangs-Schaltung 1 a die Oder-Schaltungen 12 und 13 an ihrem Ausgang H- Potential und im Bereich der Eingangs-Schaltung 1 b die Negierschaltung 85 und die Oder-Schaltung 27 und die Und-Schaltung 28 an ihrem Ausgang H-Potential. Damit wird der duale Voll-Addierer 6, welcher die Wertigkeit 1 verarbeitet, nur an seinem Eingang x mit H-Potential angesteuert und hat somit nur an seinem Ausgang m H-Potential. Die Haupt-Schaltung 2 wird hierbei an ihren Eingängen e 1 bis e 3 mit H-Potential angesteuert und hat somit an ihren Ausgängen a bis c H-Potential. Auch hierbei ist die Eins-Aufwärts-Verschiebeschaltung 4 auf Anhebung um die Ziffer 1 vor-angesteuert, weshalb hierbei die Und-Schaltung 37 und die Oder-Schaltung 50 an ihrem Ausgang H-Potential haben. Der duale Voll-Addierer 7, welcher die Wertigkeit 5 verarbeitet, wird hierbei nur an seinem Eingang f mit H-Potential angesteuert und hat somit nur an seinem Ausgang i H-Potential. Damit hat die Oder-Schaltung 42 an ihrem Ausgang H-Potential und die Leitung t H-Potential und haben somit die Ergebnis-Ausgänge C die Potentialreihe HLLHL und somit 54321-codiert die Ziffer 7 und hat der Übertrag- Ausgang y L-Potential, weil diese Subtraktion einen wirklichen Übertrag hat und somit keinen Schaltungs-Übertrag hat. If the number 7 is subtracted from the number 4 and is present at the carry input x H potential because only L potential is present at the carry input x when processing a real transfer , the OR in the area of the input circuit 1 a -Circuits 12 and 13 at their output H-potential and in the area of the input circuit 1 b the negation circuit 85 and the OR circuit 27 and the AND circuit 28 at their output H-potential. The dual full adder 6 , which processes the valency 1, is thus only driven at its input x with H potential and thus has only M H potential at its output. The main circuit 2 is driven at its inputs e 1 to e 3 with H potential and thus has a potential at its outputs a to c . Here, too, the one-up shift circuit 4 is pre-driven to be raised by the number 1, which is why the AND circuit 37 and the OR circuit 50 have H potential at their output. The dual full adder 7, which processes the value 5 is in this case f only at its input, driven with H potential and thus has only at its output i H potential. The OR circuit 42 thus has H potential at its output and the line t H potential and thus the result outputs C have the HLLHL potential series and thus 54321-coded the number 7 and the carry output y has L potential, because this subtraction has a real carry and thus has no circuit carry.

Die Addierschaltung Type B 1 (Fig. 5 und 2) weist im Vergleich mit der Addierschaltung Type A 1 (Fig. 1 und 2) den Unterschied auf, daß an Stelle der Haupt-Schaltung 2 die Haupt-Schaltung 2 b angeordnet ist. Diese Haupt-Schaltung 2 b besteht aus 5 nicht-dualen Einzel-Addierschaltungen 70, welche aus je einer Und-Schaltung 71 mit 2 Eingängen und je einer Oder-Schaltung 72 mit 2 Eingängen bestehen.The adder circuit type B 1 ( FIGS. 5 and 2) has the difference in comparison with the adder circuit type A 1 ( FIGS. 1 and 2) that the main circuit 2 b is arranged in place of the main circuit 2 . This main circuit 2 b consists of 5 non-dual individual adding circuits 70 , each of which consists of an AND circuit 71 with 2 inputs and an OR circuit 72 with 2 inputs.

Die Addierschaltung Type C 1 (Fig. 6 und 2) weist im Vergleich mit der Addierschaltung Type B 1 (Fig. 5 und 2) den Unterschied auf, daß an Stelle der Haupt-Schaltung 2 b die Haupt-Schaltung 2 c angeordnet ist. Diese Haupt-Schaltung 2 c besteht aus 6 nicht-dualen Einzel-Addierschaltungen 70, welche aus je einer Und-Schaltung 71 mit 2 Eingängen und je einer Oder-Schaltung 72 mit 2 Eingängen bestehen.The adder circuit type C 1 ( FIGS. 6 and 2) has the difference in comparison with the adder circuit type B 1 ( FIGS. 5 and 2) that the main circuit 2 c is arranged in place of the main circuit 2 b . This main circuit 2 c consists of 6 non-dual individual adder circuits 70 , each consisting of an AND circuit 71 with 2 inputs and an OR circuit 72 with 2 inputs.

Die Addierschaltungen Type A 2 und B 2 und C 2 weisen im Vergleich mit den Addierschaltungen Type A 1 und B 1 und C 1 den Unterschied auf, daß die Schaltung 5 eine Oder-Schaltung 45 mit 5 Eingängen für die Wertigkeit 5 hat, deren Ausgang auch den Eingang f des dualen Voll-Addierers 7 ansteuert, welcher die Wertigkeit 5 verarbeitet.The addition circuits Type A 2 and B 2 and C 2 have the difference in comparison with the addition circuits Type A 1 and B 1 and C 1 that the circuit 5 has an OR circuit 45 with 5 inputs for the valency 5, the output thereof also controls the input f of the dual full adder 7 , which processes the value 5.

Claims

1. Electronic subtraction circuit in the 54321 code, which is subtracted in an additive manner and in which the subtractors are complemented by nine and whose main circuit ( 2 ) is a diamond adder circuit, characterized in that the main circuit ( 2 ) has the valency 2 processed and that a dual full adder ( 6 ) or a similar circuit is arranged for processing the value 1 and that a dual full adder ( 7 ) is also arranged for processing the value 5.

2. Electronic subtraction circuit according to claim 1, characterized in that the main circuit ( 2 ) has fewer than 21 AND circuits ( 9 ).

3. Electronic subtraction circuit according to claim 1 or according to claim 1 and 2, characterized in that the AND circuits ( 9 ) of the main circuit ( 2 ) each have only 2 inputs.

4. Electronic subtraction circuits according to claim 1 or according to claim 1 and 2 or according to claims 1 to 3, characterized in that the nine complement circuit ( 80 ) is a special negation complement circuit, which 4 outputs with the valences 5 and 2 and 2nd and 1 and first transcodes the subtrahend from the 54321 code to the 51111 code.

5. Electronic subtraction circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that the main circuit ( 2 ) less than 11 AND circuits ( 9 ) with 2 inputs each having.

6. Electronic subtraction circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that the main circuit ( 2 ) is a diamond adder circuit, which does not consist of individual adder circuits and has only 5 AND circuits ( 9 ) and 5 OR circuits ( 10 ) with 2 inputs each or only 6 AND circuits ( 9 ) and 6 OR circuits ( 10 ) with 2 inputs each .

7. Electronic subtraction circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that the main circuit ( 2 ) is a diamond adder circuit, which consists of 5 or 6 individual adders ( 70 ).

8. Electronic subtraction circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6 or according to claim 1 to 5 and 7, characterized in that the main circuit ( 2 ) has only 4 inputs (e 1 to e 4 ). 9. Electronic subtraction circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6 or according to claim 1 to 5 and 7, characterized in that it is used in whole or in part as a basic circuit for electronic subtraction circuits in the 51111 code or in the 5211 code or in the 1-out-of-10 code or in another code.