[go: up one dir, main page]

DE3728131A1 - Subtraction circuit in 54321 code - Google Patents

Subtraction circuit in 54321 code

Info

Publication number
DE3728131A1
DE3728131A1 DE19873728131 DE3728131A DE3728131A1 DE 3728131 A1 DE3728131 A1 DE 3728131A1 DE 19873728131 DE19873728131 DE 19873728131 DE 3728131 A DE3728131 A DE 3728131A DE 3728131 A1 DE3728131 A1 DE 3728131A1
Authority
DE
Germany
Prior art keywords
circuit
potential
inputs
output
subtracting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19873728131
Other languages
German (de)
Inventor
Paul Merkle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE19873728131 priority Critical patent/DE3728131A1/en
Priority claimed from DE19873728130 external-priority patent/DE3728130A1/en
Publication of DE3728131A1 publication Critical patent/DE3728131A1/en
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491—Computations with decimal numbers radix 12 or 20.
    • G06F7/4912—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/491—Indexing scheme relating to groups G06F7/491 - G06F7/4917
    • G06F2207/49175—Using 54321 code, i.e. binary coded decimal representation with digit weight of 5, 4, 3, 2 and 1 respectively

Landscapes

  • Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)

Abstract

The subtraction circuit according to the subject of the invention differs from the subtraction circuit according to P 3728130.5 mainly in that the main circuit (2) is not a standard square subtraction circuit, but consists of 12 individual subtraction circuits (8). <IMAGE>

Description

Gegenstand der Erfindung ist eine elektronische Subtrahier­ schaltung im 54 321-Code, welche auch eine echte Subtrahier- Schaltung ist und im Vergleich mit der Subtrahierschaltung nach der Haupt-Patentanmeldung den Unterschied aufweist, daß die Haupt-Schaltung aus Einzel-Subtrahierschaltungen be­ steht und somit kein Karo-Subtrahiersystem ist, welches in einer Richtung Quer-Leitungen aufweist.The invention relates to an electronic subtractor circuit in the 54 321 code, which is also a real subtracting Circuit is and compared to the subtracting circuit after the main patent application shows the difference that the main circuit be composed of individual subtracting circuits stands and is therefore not a diamond subtraction system, which in one direction cross lines.

Diese Subtrahierschaltung ist inThis subtraction circuit is in

Fig. 1 und 2 in zwei Teil- Abschnitten dargestellt; die Trenn-Linien haben die Bezeich­ nung u-u. In Figures 1 and 2 shown in two sections; the dividing lines have the designator voltage uu. In

Fig. 3 ist der duale Voll-Subtrahierer 6 darge­ stellt. Fig. 3 is the dual full subtractor 6 Darge provides.

Diese Subtrahierschaltung besteht aus den Eingangs-Schalt­ ungen 1 a und 1 b und der Haupt-Schaltung 2 und der Sperr- Schaltung 3 und der Eins-Aufwärts-Verschiebeschaltung 4 und der 1-aus-10--54 321-Umcodierschaltung 5 und dem dualen Voll- Subtrahierer 6, welcher die Wertigkeit 1 verarbeitet und dem dualen Voll-Subtrahierer 7, welcher die Wertigkeit 5 verar­ beitet. Die Eingangs-Schaltung 1 a besteht aus 2 Oder-Schalt­ ungen 11 und 12 mit je 2 Eingängen und der Oder-Schaltung 13 mit 3 Eingängen. Die Eingangs-Schaltung 1 b besteht aus einer Oder-Schaltung 21 mit 2 Eingängen und einer Oder- Schaltung 22 mit 3 Eingängen. Die Haupt-Schaltung 2 besteht aus 12 Einzel-Subtrahierschaltungen 8, welche aus je einer Und-Schaltung 9 mit 2 Eingängen und je einer Oder-Schaltung 10 mit 2 Eingängen bestehen. An weiteren Teilen besteht diese Haupt-Schaltung 2 aus den Oder-Schaltungen 14 und 15 und der Negier-Schaltung 16. Die Sperr-Schaltung 3 besteht aus 5 Negier-Schaltungen 17 und 5 Und-Schaltungen 18 mit je 2 Eingängen. Die Eins-Aufwärts-Verschiebeschaltung 4 ist mit einer Geradeaus-Schaltung kombiniert und besteht aus 9 Und-Schaltungen 31 bis 39 mit je 2 Eingängen und der Ne­ gierschaltung 19. Die 1-aus-10--54 321-Umcodierschaltung 5 besteht aus 4 Oder-Schaltungen 41 bis 44 mit je 2 Eingängen. An weiteren Teilen besteht diese Subtrahierschaltung aus der Oder-Schaltung 24 mit 2 Eingängen und der Oder-Schaltung 25 mit 3 Eingängen und den zugehörigen Leitungen.This subtracting circuit consists of the input circuits 1 a and 1 b and the main circuit 2 and the blocking circuit 3 and the one-up shift circuit 4 and the 1-out-10-54 321 recoding circuit 5 and that dual full subtractor 6 , which processes the value 1 and the dual full subtractor 7 , which processes the value 5. The input circuit 1 a consists of 2 OR circuits 11 and 12 with 2 inputs each and the OR circuit 13 with 3 inputs. The input circuit 1 b consists of an OR circuit 21 with 2 inputs and an OR circuit 22 with 3 inputs. The main circuit 2 consists of 12 individual subtracting circuits 8 , each of which consists of an AND circuit 9 with 2 inputs and an OR circuit 10 with 2 inputs. In other parts, this main circuit 2 consists of the OR circuits 14 and 15 and the negation circuit 16 . The blocking circuit 3 consists of 5 negation circuits 17 and 5 AND circuits 18 , each with 2 inputs. The one-up shift circuit 4 is combined with a straight-ahead circuit and consists of 9 AND circuits 31 to 39 , each with 2 inputs and the Neier circuit 19th The 1-out-10--54 321 recoding circuit 5 consists of 4 OR circuits 41 to 44 , each with 2 inputs. In other parts, this subtraction circuit consists of the OR circuit 24 with 2 inputs and the OR circuit 25 with 3 inputs and the associated lines.

Der duale Voll-Subtrahierer 6 (Fig. 3) besteht aus 4 Und- Schaltungen 51 mit je 2 Eingängen und 3 Oder-Schaltungen 52 mit je 2 Eingängen und 4 Negier-Schaltungen 53. Der Minuend- Eingang hat die Bezeichnung k. Die Subtrahenden-Eingänge haben die Bezeichnungen x und l. Der Ausgang hat die Bezeich­ nung m und der Übertrag-Ausgang die Bezeichnung n. Dieser duale Voll-Subtrahierer 6 verarbeitet die Wertigkeit 1.The dual full subtractor 6 ( FIG. 3) consists of 4 AND circuits 51 , each with 2 inputs and 3 OR circuits 52 , each with 2 inputs and 4 negating circuits 53 . The minuend entrance is called k . The subtrahend inputs are labeled x and l . The output has the designation m and the carry output has the designation n . This dual full subtractor 6 processes the value 1.

Der duale Voll-Subtrahierer 7 ist gleich, wie der duale Voll-Subtrahierer 6, welcher in Fig. 3 dargestellt ist. Der Minuend-Eingang hat die Bezeichnung g. Die Subtrahenden- Eingänge haben die Bezeichnungen z und h. Der Ausgang hat die Bezeichnung i und der Übertrag-Ausgang die Bezeich­ nung y. Dieser duale Voll-Subtrahierer 7 verarbeitet nur die Wertigkeit 5.The dual full subtractor 7 is the same as the dual full subtractor 6 , which is shown in FIG. 3. The minuend entrance is labeled g . The subtrahend inputs are labeled z and h . The output has the designation i and the carry output has the designation y . This dual full subtractor 7 only processes the value 5.

Die Eingänge A 1 bis A 5 sind die Eingänge für den Minuen­ den und die Eingänge B 1 bis B 5 die Eingänge für die Sub­ trahenden. Die Ausgänge C 1 bis C 5 sind die Ergebnis-Aus­ gänge. Der Übertrag-Eingang hat die Bezeichnung x. Der Über­ trag-Ausgang hat die Bezeichnung y. Die Eingänge A 1 und B 1 und der Ausgang C 1 haben die Wertigkeit 1. Die Eingänge A 2 und B 2 und der Ausgang C 2 haben die Wertigkeit 2. Die Eingänge A 3 und B 3 und der Ausgang C 3 haben die Wertig­ keit 3. Die Eingänge A 4 und B 4 und der Ausgang C 4 haben die Wertigkeit 4. Die Eingänge A 5 und B 5 und der Ausgang C 5 haben die Wertigkeit 5. The inputs A 1 to A 5 are the inputs for the minuen and the inputs B 1 to B 5 are the inputs for the sub trahenden. The outputs C 1 to C 5 are the result outputs. The carry input has the designation x . The carry output has the designation y . The inputs A 1 and B 1 and the output C 1 have the value 1. The inputs A 2 and B 2 and the output C 2 have the value 2. The inputs A 3 and B 3 and the output C 3 have the value 3. The inputs A 4 and B 4 and the output C 4 have the value 4. The inputs A 5 and B 5 and the output C 5 have the value 5.

Die Wirkungsweise dieser Subtrahierschaltung ergibt sich wie folgt: Der Minuend kommt 54 321-codiert an den A-Eingängen zur Anlage und der Subtrahend ebenfalls 54 321-codiert an den B-Eingängen. Falls die Ziffer 3 von der Ziffer 8 subtrahiert wird und somit der Minuend 8 an den A-Eingängen zur Anlage kommt und der Subtrahend 3 an den B-Eingängen zur Anlage kommt, haben in der Eingangs-Schaltung 1 a die Oder-Schalt­ ungen 11 bis 13 an ihrem Ausgang H-Potential und die Leitung q H-Potential und in der Eingangs-Schaltung 1 b die Oder- Schaltungen 21 und 22 an ihrem Ausgang H-Potential. Damit wird der duale Voll-Subtrahierer 6, welcher die Wertigkeit 1 verarbeitet, an seinem Minuend-Eingang k und an seinem Sub­ trahend-Eingang l mit H-Potential angesteuert und hat somit an seinem Ausgang m und an seinem Übertrag-Ausgang n nur L- Potential. Die Haupt-Schaltung 2 wird hierbei an ihren Ein­ gängen b und c und e mit H-Potential angesteuert und hat so­ mit an ihren Ausgängen d 2 bis f 2 H-Potential. Damit hat in der Schaltung 3 nur die Und-Schaltung 60 an ihrem Ausgang H- Potential und in der Eins-Aufwärts-Verschiebeschaltung 4, welche hierbei auf Geradeaus-Weiterbildung vorangesteuert ist, keine Und-Schaltung an ihrem Ausgang H-Potential, weil diese für die Ziffer 0 keine Und-Schaltung hat. Der duale Voll-Subtrahierer 7, welcher die Wertigkeit 5 verarbeitet, wird hierbei nur an seinem Minuend-Eingang g mit H-Potential angesteuert und hat somit an einem Ausgang i H-Potential und an seinem Übertrag-Ausgang y L-Potential. Damit haben die Ergebnis-Ausgänge C die Potentialreihe HLLLL und somit 54 321- codiert die Ziffer 5 und hat der Übertrag-Ausgang y nur L- Potential, weil diese Subtraktion keinen Übertrag hat.The operation of this subtracting circuit is as follows: the minuend comes in at 54 321-coded at the A inputs and the subtrahend also at 54 321-coded at the B inputs. If the number 3 is subtracted from the number 8 and thus the minuend 8 comes into contact with the A inputs and the subtrahend 3 comes into contact with the B inputs , the OR circuits 11 have in the input circuit 1 a to 13 at its output H potential and the line q H potential and in the input circuit 1 b the OR circuits 21 and 22 at its output H potential. The dual full subtractor 6 , which processes the valency 1, is thus driven at its minuend input k and at its subtrahend input l with H potential and thus has only L at its output m and at its carry output n - potential. The main circuit 2 is driven at its inputs b and c and e with H potential and thus has at its outputs d 2 to f 2 H potential. Thus, in circuit 3 only the AND circuit 60 has an H potential at its output and in the one-up shift circuit 4 , which here is preceded by straight-ahead development, has no AND circuit at its H potential output, because this has no AND circuit for the number 0. The dual full subtractor 7 , which processes the valency 5, is only activated at its minuend input g with H potential and therefore has an output i H potential and its carry output y L potential. The result outputs C thus have the potential series HLLLL and thus 54 321- codes the number 5 and the carry output y has only L potential because this subtraction has no carry.

Falls die Ziffer 7 von der Ziffer 4 subtrahiert wird und am Übertrag-Eingang x auch nur L-Potential anliegt und somit der Minuend 4 an den A-Eingängen zur Anlage kommt und der Subtrahend 7 an den B-Eingängen zur Anlage kommt, hat in der Eingangs-Schaltung 1 a nur die Oder-Schaltung 13 an ihrem Ausgang H-Potential und in der Eingangs-Schaltung 1 b die Oder-Schaltung 22 an ihrem Ausgang H-Potential und die Leit­ ung s H-Potential. Damit wird der duale Voll-Subtrahierer 6, an keinem Eingang mit H-Potential angesteuert und hat somit an seinem Ausgang m und an seinem Übertrag-Ausgang n nur L- Potential. Die Haupt-Schaltung 2 wird hierbei an ihren Ein­ gängen c und e mit H-Potential angesteuert und hat somit an ihren Ausgängen e 2 und f 2 H-Potential. Damit hat in der Schaltung 3 nur die Und-Schaltung 62 an ihrem Ausgang H-Po­ tential. Die Eins-Aufwärts-Verschiebeschaltung 4 ist auch hierbei auf Geradeaus-Weiterleitung vorangesteuert, weshalb hierbei die Und-Schaltung 32 und die Oder-Schaltung 42 an ihrem Ausgang H-Potential haben. Der duale Voll-Subtrahierer 7 wird hierbei nur an seinem Subtrahend-Eingang h mit H-Po­ tential angesteuert und hat somit an seinem Ausgang i und an seinem Übertragausgang y H-Potential. Damit haben die Ergeb­ nis-Ausgänge C die Potentialreihe HLLHL und somit 54 321-co­ diert die Ziffer 7 und hat der Übertrag-Ausgang y H-Potential, weil diese Subtraktion einen Übertrag hat.If the number 7 is subtracted from the number 4 and only L potential is present at the carry input x and thus the minuend 4 comes into contact with the A inputs and the subtrahend 7 comes into contact with the B inputs, has in the input circuit 1 a only the OR circuit 13 at its output H potential and in the input circuit 1 b the OR circuit 22 at its output H potential and the line s H potential. The dual full subtractor 6 is thus not driven at any input with H potential and thus has only L potential at its output m and at its carry output n . The main circuit 2 is driven at its inputs c and e with H potential and thus has at its outputs e 2 and f 2 H potential. So that in circuit 3, only the AND circuit 62 at its output H-Po tential. The one-up shift circuit 4 is also controlled here for straight forward transmission, which is why the AND circuit 32 and the OR circuit 42 have H potential at their output. The dual full subtractor 7 is only driven at its subtrahend input h with H potential and thus has at its output i and at its carry output y H potential. The result outputs C thus have the HLLHL potential series and thus 54 321-coded the number 7 and the carry output y has H potential because this subtraction has a carry.

Falls die Ziffer 4 von der Ziffer 0 subtrahiert wird und am Übertrag-Eingang x auch nur L-Potential anliegt und der Minu­ end 0 an den A-Eingängen zur Anlage kommt und der Subtrahend 4 an den B-Eingängen zur Anlage kommt, wird die Eingangs- Schaltung 1 a nirgends mit H-Potential angesteuert und hat in der Eingangs-Schaltung 1 b die Oder-Schaltung 22 an ihrem Ausgang H-Potential und die Leitung r H-Potential. Damit wird der duale Voll-Subtrahierer 6 an keinem Eingang mit H-Poten­ tial angesteuert und hat somit an seinem Ausgang m und an seinem Übertrag-Ausgang n nur L-Potential. Die Haupt-Schalt­ ung 2 wird hierbei vom Ausgang der Negierschaltung 16 an 3 Eingängen mit H-Potential angesteuert und außerdem an ihren Eingängen e und f mit H-Potential angesteuert und hat in der Schaltung 3 nur die Und-Schaltung 56 an ihrem Ausgang H-Po­ tential. Somit hat in der Schaltung 4 die Oder-Schaltung 36 an ihrem Ausgang H-Potential und außerdem die Oder-Schaltung 25 an ihrem Ausgang H-Potential. Hierbei hat in der Schalt­ ung 5 die Oder-Schaltung 41 an ihrem Ausgang H-Potential und wurde somit die Ergebniszahl der Haupt-Schaltung 2 einer­ seits um die Zahl 10 angehoben und andererseits wieder um die Zahl 5 gesenkt und somit nur um die Zahl 5 angehoben, weshalb hierbei der duale Voll-Subtrahierer 7 an seinem Ein­ gang z mit H-Potential angesteuert wird. Der duale Voll-Sub­ trahierer 7 wird hierbei nur an seinem Subtrahend-Eingang z mit H-Potential angesteuert und hat somit an seinem Ausgang i und an seinem Übertrag-Ausgang y H-Potential. Damit haben die Ergebnis-Ausgänge C die Potentialreihe HLLLH und somit 54 321-codiert die Ziffer 6 und hat der Übertrag-Ausgang y H-Potential, weil diese Subtraktion einen Übertrag hat.If the number 4 is subtracted from the number 0 and there is only L potential at the carry input x and the minus end 0 is applied to the A inputs and the subtrahend 4 is applied to the B inputs, the Input circuit 1 a nowhere controlled with H potential and has the OR circuit 22 in its input circuit 1 b at its output H potential and the line r H potential. Thus, the dual full subtractor 6 is driven at no input with H potential and thus has only L potential at its output m and at its carry output n . The main circuit 2 is controlled by the output of the negation circuit 16 at 3 inputs with H potential and also controlled at its inputs e and f with H potential and has only the AND circuit 56 at its output H in circuit 3 -Potential. Thus, in circuit 4, the OR circuit 36 has H potential at its output and also the OR circuit 25 has H potential at its output. Here, in the circuit 5, the OR circuit 41 has H potential at its output and the result number of the main circuit 2 has been increased by the number 10 on the one hand and reduced again by the number 5 and thus only by the number 5 raised, which is why the dual full subtractor 7 is driven at its input z with H potential. The dual full-Sub trahierer 7 is only driven at its subtrahend input z with H potential and thus has at its output i and at its carry output y H potential. The result outputs C thus have the potential series HLLLH and thus 54 321-coded the number 6 and the carry output y has H potential because this subtraction has a carry.

Falls bei diesen Subtraktionen auch am Übertrag-Eingang x H-Potential anliegt, wird die Ergebniszahl um die Ziffer 1 niederer.If there is also x H potential at the carry input at these subtractions, the result number is reduced by the number 1.

Claims (9)

1. Elektronische Subtrahierschaltung im 54 321-Code, deren Haupt-Schaltung (2) eine echte Subtrahier-Schaltung ist, dadurch gekennzeichnet, daß sie aus Einzel-Subtrahier- Schaltungen (8) besteht, welche nur aus je einer Und- Schaltung (9) mit 2 Eingängen und je einer Oder-Schalt­ ung (10) mit 2 Eingängen bestehen.1. Electronic subtracting circuit in 54 321 code, the main circuit ( 2 ) of which is a real subtracting circuit, characterized in that it consists of individual subtracting circuits ( 8 ), which each consist of only one AND circuit ( 9th ) with 2 inputs and one OR circuit each ( 10 ) with 2 inputs. 2. Elektronische Subtrahierschaltung nach Anspruch 1, da­ durch gekennzeichnet, daß die Haupt-Schaltung (2) weni­ ger als 20 Einzel-Subtrahierschaltungen (8) aufweist.2. Electronic subtracting circuit according to claim 1, characterized in that the main circuit ( 2 ) has less than 20 individual subtracting circuits ( 8 ). 3. Elektronische Subtrahierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Haupt-Schaltung (2) nur aus 12 Einzel-Subtrahier-Schalt­ ungen (8) besteht.3. Electronic subtracting circuit according to claim 1 or according to claim 1 and 2, characterized in that the main circuit ( 2 ) consists of only 12 individual subtracting circuits ( 8 ). 4. Elektronische Subtrahierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3, da­ durch gekennzeichnet, daß die Haupt-Schaltung (2) nur die Wertigkeit 2 verarbeitet.4. Electronic subtraction circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that the main circuit ( 2 ) processes only the value 2. 5. Elektronische Subtrahierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß sie für die Verarbeitung der Wertigkeiten 1 und 5 je einen dualen Voll-Subtrahierer aufweist.5. Electronic subtraction circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that it for the processing of the values 1 and 5 one each has dual full subtractor. 6. Elektronische Subtrahierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5, da­ durch gekennzeichnet, daß sie eine Eins-Aufwärts-Ver­ schiebeschaltung (4) aufweist, welche mit einer Gerade­ aus-Schaltung kombiniert ist. 6. Electronic subtraction circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that it has a one-up shifting circuit ( 4 ), which is combined with a straight line circuit. 7. Elektronische Subtrahierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5 oder nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß sie eine Teil-Schaltung (50) aufweist, mittels der die unter 0 (Null) liegenden Ergebniszahlen der Haupt- Schaltung (2) um die Zahl 10 angehoben werden.7. Electronic subtraction circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6, characterized in that it comprises a partial circuit ( 50 ) has, by means of which the result numbers of the main circuit ( 2 ) which are below 0 (zero) are increased by the number 10. 8. Elektronische Subtrahierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5 oder nach Anspruch 1 bis 6 oder nach Anspruch 1 bis 7, da­ durch gekennzeichnet, daß sie eine Schaltung (5) auf­ weist, mittels der die um die Zahl 10 angehobenen Zah­ len wieder um die Zahl 5 gesenkt werden.8. Electronic subtraction circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6 or according to claim 1 to 7, characterized in that they a circuit ( 5 ) has, by means of which the numbers increased by the number 10 are reduced again by the number 5. 9. Elektronische Subtrahierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5 oder nach Anspruch 1 bis 6 oder nach Anspruch 1 bis 7 oder nach Anspruch 1 bis 8, dadurch gekennzeichnet, daß sie teilweise oder ganz als Grund-Schaltung für sonstige Subtrahier-Schaltungen verwendet wird.9. Electronic subtraction circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6 or according to claim 1 to 7 or according to claim 1 to 8, characterized in that it partially or entirely as a basic circuit for others Subtracting circuits is used.
DE19873728131 1987-08-22 1987-08-22 Subtraction circuit in 54321 code Ceased DE3728131A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19873728131 DE3728131A1 (en) 1987-08-22 1987-08-22 Subtraction circuit in 54321 code

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19873728130 DE3728130A1 (en) 1987-08-22 1987-08-22 Subtraction circuit in 54321 code
DE19873728131 DE3728131A1 (en) 1987-08-22 1987-08-22 Subtraction circuit in 54321 code

Publications (1)

Publication Number Publication Date
DE3728131A1 true DE3728131A1 (en) 1989-06-01

Family

ID=25858942

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873728131 Ceased DE3728131A1 (en) 1987-08-22 1987-08-22 Subtraction circuit in 54321 code

Country Status (1)

Country Link
DE (1) DE3728131A1 (en)

Similar Documents

Publication Publication Date Title
DE3728131A1 (en) Subtraction circuit in 54321 code
DE3728132A1 (en) Subtraction circuit in 51111 code
DE3728996A1 (en) Subtraction circuit in 54321 code
DE3728502A1 (en) Subtraction circuit in 5211 code
DE3719664A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3727427A1 (en) Subtraction circuit in 54321 code
DE3730960A1 (en) Subtraction circuit in 54321 code
DE3728130A1 (en) Subtraction circuit in 54321 code
DE3721553A1 (en) Adder circuit in 54321 code
DE3720533A1 (en) Adder circuit in 54321 code
DE3718291A1 (en) Adder circuit in 51111 code
DE3730963A1 (en) Subtraction circuit in 54321 code
DE3719663A1 (en) Adder circuit in 5211 code
DE3717755A1 (en) Adder circuit in 5211 code
DE3719375A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3721555A1 (en) Adder circuit in 51111 code
DE3703178A1 (en) Adder circuit in 5211 code
DE3728605A1 (en) Subtraction circuit in 5211 code
DE3730959A1 (en) Subtraction circuit in 51111 code
DE3720538A1 (en) Adder circuit in 5211 code
DE3720537A1 (en) Adder circuit in 51111 code
DE3728501A1 (en) Adder circuit in 5211 code
DE3728997A1 (en) Subtraction circuit in 51111 code
DE3718032A1 (en) Adder circuit in 54321 code
DE3718328A1 (en) Adder circuit in 5211 code

Legal Events

Date Code Title Description
AF Is addition to no.

Ref country code: DE

Ref document number: 3728130

Format of ref document f/p: P

8131 Rejection