DE4025473A1

DE4025473A1 - Electronic multiplier circuit using parallel addition - has a load circulation pulse circuit instead of dual one giving lower interval for producing intermediate results

Info

Publication number: DE4025473A1
Application number: DE19904025473
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1990-06-05
Filing date: 1990-08-10
Publication date: 1992-02-27

Abstract

An electronic multiplier circuit produces intermediate results by n-times parallel addition of the multiplicands and then forms the final result. Each intermediate result is shifted w.r.t. the multiplicands when required. - The controller contains a fork circuit (40) and two potential storage flip-flops (31,32). A quad circulation pulse circuit (11) is arranged as a pulse circuit contg. only two dual flip-flops (21,22) and no further flip-flops.

Description

Gegenstand der Erfindung ist die Verbesserung des Steuerwerks der Multiplizierschaltung nach P 40 18 431.5. Diese Verbesserung wird damit erreicht, daß an Stelle einer Zweier-Umlauf-Impulsschaltung eine Vierer-Umlauf-Impuls-Schaltung zur Verwendung kommt, mittels der für die Bildung der Zwischen-Ergegniszahlen ein größeres Zeitintervall zur Verfügung steht.The invention relates to the improvement of the control unit the multiplier circuit according to P 40 18 431.5. This improvement is achieved in that instead of one Two-round pulse circuit A four-round pulse circuit is used by means of for the formation of the intermediate result numbers a larger time interval is available.

Diese elektronische Multiplizierschaltung ist ohne Steuerwerk 4a und ohne Schieberegister 6 in Fig. 1 dargestellt. In Fig. 2 ist eine Tetraden-Addierschaltung 1 dargestellt. In Fig. 3a und 3b ist das Steuerwerk 4a dargestellt. In Fig. 4 ist die Schaltung 12 dargestellt. In Fig. 5 ist die Schaltung 7 dargestellt. In Fig. 6 ist die Impuls- Schaltung 11 dargestellt. In Fig. 7 sind nochmals die Schaltungen 7 bis 9 dargestellt. In Fig. 8 ist der Impuls-Zähler 9 dargestellt. In Fig. 9 und 3b ist das Steuerwerk 4b dargestellt.This electronic multiplier circuit is shown without control unit 4 a and without shift register 6 in FIG. 1. A tetrad adding circuit 1 is shown in FIG . In Fig. 3a and 3b, the control unit 4 is shown a. The circuit 12 is shown in FIG. 4. The circuit 7 is shown in FIG. 5. In FIG. 6, the pulse circuit 11 is shown. In Fig. 7 the circuits 7 to 9 are shown again. In FIG. 8, the pulse counter 9 is shown. In Fig. 9 and 3b, the control unit 4 is shown in b.

Die Multiplizierschaltung Type A1 besteht nach Fig. 1 aus 6 Tetraden-Addierschaltungen 1 und dem Multiplikanden-Schieberegister 2 und dem Ergebnis-Schieberegister 3 und dem Steuerwerk 4a, das zusammen mit dem Multiplikator-Schieberegister 5 dargestellt ist. An weiteren Teilen besteht diese Multiplizierschaltung aus dem Schieberegister 6, das als rechtsseitige Verlängerung des Ergebnis-Schieberegisters 3 angeordnet ist.According to FIG. 1, the multiplier circuit type A1 consists of 6 tetrad adders 1 and the multiplicand shift register 2 and the result shift register 3 and the control unit 4 a, which is shown together with the multiplier shift register 5 . In other parts, this multiplier circuit consists of the shift register 6 , which is arranged as a right-hand extension of the result shift register 3 .

Eine Tetraden-Addierschaltung 1 (Fig. 2) besteht aus 2 Negier-Schaltungen 11 und 4 Und-Schaltungen 12 mit je 2 Eingängen und 2 Oder-Schaltungen 13 mit je 2 Eingängen und der Oder-Schaltung 14 mit 2 Eingängen und 5 Und-Schaltungen 15 mit je 2 Eingängen und 5 Oder-Schaltungen 16 mit je 2 Eingängen und 7 Und-Schaltungen 17 mit je 2 Eingängen und der Oder-Schaltung 18 mit 2 Eingängen und der Negier-Schaltung 19 und der Oder-Schaltung 20 mit 2 Eingängen und 2 Oder-Schaltungen 21 mit je 3 Eingängen und 2 dualen Voll-Addierern 22 und 23 und den zugehörigen Leitungen. Die Eingänge A und B und die Ausgänge C sind mit den zugehörigen Zahlenwerten 5211 gekennzeichnet. Der Übertrag-Eingang hat die Bezeichnung x. Der Übertrag-Ausgang hat die Bezeichnung y.A tetrad adding circuit 1 ( FIG. 2) consists of 2 negation circuits 11 and 4 AND circuits 12 , each with 2 inputs and 2 OR circuits 13 , each with 2 inputs, and the OR circuit 14 with 2 inputs and 5 AND- Circuits 15 with 2 inputs each and 5 OR circuits 16 with 2 inputs each and 7 AND circuits 17 with 2 inputs each and the OR circuit 18 with 2 inputs and the Negier circuit 19 and the OR circuit 20 with 2 inputs and 2 OR circuits 21 each with 3 inputs and 2 dual full adders 22 and 23 and the associated lines. Inputs A and B and outputs C are identified with the associated numerical values 5211. The carry input has the designation x. The carry output is called y.

Das Steuerwerk 4a (Fig. 3a und 3b) besteht ohne Multiplikator-Schieberegister 5 aus der Umcodierschaltung 7 und der Schaltung 8 und dem Impuls-Zähler 9 und der Impuls-Schaltung 11 und der Schaltung 12, welche die Abschaltung bewirkt, wenn der Multiplikations-Vorgang zu Ende ist. Die Schaltung 12 besteht aus den Impuls-Zählern 13 und 14 und 8 Und-Schaltungen 15 mit je 2 Eingängen und der Oder-Schaltung 16 mit 8 Eingängen, sofern diese Schaltung 12 nur 8 Und-Schaltungen 15 hat. An weiteren Teilen besteht dieses Steuerwerk 4a aus den Und-Schaltungen 20 bis 26 mit je 2 Eingängen und den Negier-Schaltungen 27 bis 29 und der Start-Schaltung 30 und den einfachen Flip-Flops 31 und 32 und den zugehörigen Leitungen. Der Eingang R ist der Gesamt-Rückstell-Eingang. Der Eingang T ist der Eingang für die Takt-Frequenz. Der Eingang S ist der Startimpuls-Eingang. Über den Eingang w wird der Impuls-Zähler 13 mit der Anzahl der Multiplikatorziffern programmiert. Vom Ausgang A wird die Parallel-Eingabe in das Ergebnis-Schieberegister 3 Takt-angesteuert. Vom Ausgang B wird das Ergebnis-Schieberegister 3 Verschiebetakt-gesteuert. Außerdem wird vom Ausgang der Und-Schaltung 21 das Schieberegister 5 Takt-angesteuert. The control unit 4 a ( Fig. 3a and 3b) consists of a multiplier shift register 5 from the recoding circuit 7 and the circuit 8 and the pulse counter 9 and the pulse circuit 11 and the circuit 12 , which causes the shutdown when the multiplication - The process is over. The circuit 12 consists of the pulse counters 13 and 14 and 8 AND circuits 15 with 2 inputs each and the OR circuit 16 with 8 inputs, provided that this circuit 12 has only 8 AND circuits 15 . In other parts, this control unit 4 a consists of the AND circuits 20 to 26 , each with 2 inputs and the negation circuits 27 to 29 and the start circuit 30 and the simple flip-flops 31 and 32 and the associated lines. The R input is the total reset input. The input T is the input for the clock frequency. Input S is the start pulse input. The pulse counter 13 is programmed with the number of multiplier digits via input w. From output A, the parallel input into the result shift register is driven 3 times. The result shift register 3 is shift clock controlled from the output B. In addition, the shift register 5 is clock-driven by the output of the AND circuit 21 .

Die Umcodierschaltung 7, welche in Fig. 5 dargestellt ist, und die anliegende Dezimalziffer vom 5211-Code in den Zähl-Code umcodiert, besteht aus 5 Und-Schaltungen 1 mit je 2 Eingängen und 5 Oder-Schaltungen 2 mit je 2 Eingängen und den zugehörigen Leitungen. Die Eingänge sind mit den Ziffern 5 2 1 1 gekennzeichnet. Die Ausgänge sind mit den Ziffern 1 bis 9 gekennzeichnet.The recoding circuit 7 , which is shown in Fig. 5, and the adjacent decimal digit from 5211 code into the counting code, consists of 5 AND circuits 1 with 2 inputs each and 5 OR circuits 2 with 2 inputs each and the associated lines. The inputs are marked with the numbers 5 2 1 1. The outputs are marked with the numbers 1 to 9.

Die Schaltung 8 (Fig. 7) besteht aus 9 Und-Schaltungen 41 mit je 2 Eingängen und der Oder-Schaltung 42 mit 9 Eingängen und der Negier-Schaltung 43 und den zugehörigen Leitungen.The circuit 8 ( FIG. 7) consists of 9 AND circuits 41 with 2 inputs each and the OR circuit 42 with 9 inputs and the negation circuit 43 and the associated lines.

Der Impuls-Zähler 9 (Fig. 8) besteht aus 9 einfachen Flip-Flops 1 bis 9 und 8 Und-Schaltungen 11 mit je 2 Eingängen und 8 Und-Schaltungen 12 mit je 2 Eingängen und der Oder-Schaltung 13 mit 5 Eingängen und der Oder-Schaltung 14 mit 2 Eingängen und dem weiteren einfachen Flip-Flop 15 und 4 Und-Schaltungen 16 mit je 2 Eingängen und 2 Negier-Schaltungen 17 und den zugehörigen Leitungen. Der Eingang a ist der Zähl-Impuls-Eingang. Die Eingänge r1 und r2 sind die Rückstell-Eingänge über welche dieser Impuls-Zähler auf 1 rückgesetzt wird. Die Ausgänge sind mit den Ziffern 1 bis 9 gekennzeichnet.The pulse counter 9 ( Fig. 8) consists of 9 simple flip-flops 1 to 9 and 8 AND circuits 11 with 2 inputs each and 8 AND circuits 12 with 2 inputs each and the OR circuit 13 with 5 inputs and the OR circuit 14 with 2 inputs and the further simple flip-flop 15 and 4 AND circuits 16 each with 2 inputs and 2 negating circuits 17 and the associated lines. Input a is the count pulse input. The inputs r 1 and r 2 are the reset inputs via which this pulse counter is reset to 1. The outputs are marked with the numbers 1 to 9.

Die Impuls-Schaltung 11 (Fig. 6) besteht aus 2 Doppel-Flip-Flops 21 und 22 (4 einfachen Flip-Flops 1 bis 4) und 4 Und-Schaltungen 5 mit je 2 Eingängen und 4 Und-Schaltungen 6 mit je 2 Eingängen und 4 Und-Schaltungen 7 mit je 2 Eingängen und 4 Und-Schaltungen 8 mit 2 Eingängen und einer Und-Schaltung 9 mit 2 Eingängen und 2 Oder-Schaltungen 10 mit je 2 Eingängen und 2 Negier-Schaltungen 11 und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung f. Der Rückstell-Eingang hat die Bezeichnung r. Beim ersten Zyklus-Impuls hat der Ausgang a H-Potential. Beim zweiten Zyklus-Impuls hat der Ausgang b H-Potential. Beim dritten Zyklus-Impuls hat der Ausgang c H-Potential. Beim vierten Zyklus-Impuls hat der Ausgang d H-Potential. Diese Impuls-Schaltung ist somit eine Vierer- Umlauf-Impuls-Schaltung.The pulse circuit 11 ( FIG. 6) consists of 2 double flip-flops 21 and 22 (4 simple flip-flops 1 to 4 ) and 4 AND circuits 5 with 2 inputs each and 4 AND circuits 6 with 2 each Inputs and 4 AND circuits 7 each with 2 inputs and 4 AND circuits 8 with 2 inputs and an AND circuit 9 with 2 inputs and 2 OR circuits 10 each with 2 inputs and 2 negating circuits 11 and the associated lines. The pulse input has the designation f. The reset input has the designation r. With the first cycle pulse, the output a has H potential. With the second cycle pulse, the output b has H potential. With the third cycle pulse, the output c has H potential. With the fourth cycle pulse, the output has d H potential. This pulse circuit is thus a four-circulation pulse circuit.

Die Wirkungsweise dieser Multiplizierschaltung mit Steuerwerk 4a (Fig. 3a und 3b) ergibt sich wie folgt: Der Multiplikand wird 5211-codiert von rechts nach links in das Schieberegister 2 eingetaktet und der Multiplikator ebenfalls 5211-codiert in das Schieberegister 5, womit sich der Stellenwert 10° des Multiplikanden im Abschnitt q des Schieberegisters 2 befindet und der Stellenwert 10° des Multiplikators in der Zeile p des Schieberegisters 5 befindet. Dann wird der Eingang R mit einem H-Impuls angesteuert und damit das Steuerwerk in seine Grund-Stellung gebracht. Über den Eingang w wird dann die Anzahl der Multiplikatorziffern in den Impuls-Zähler 13 der Schaltung 12 eingetaktet, der seinen Zählerstand im Zähl-Code speichert. Dann wird an den Eingang T die Takt-Frequenz angelegt und dann der Eingang S der Start-Schaltung 30 mit einem H-Impuls angesteuert und damit der Multiplikations-Ablauf ausgelöst, weil hierbei die Und-Schaltung 20 schon vor-angesteuert ist. Falls die erste Ziffer des Multiplikators die Ziffer 3 ist, wird der Multiplikand einmal zur Zahl 0 (Null) addiert und 2mal zur vorherigen Zahl addiert. Hierbei wird somit das Schieberegister 3 dreimal mit einem Parallel-Eingabetakt angesteuert, wobei im Schieberegister 3 die Leitungen t und b Takt-angesteuert werden.The operation of this multiplier circuit with control unit 4 a ( Fig. 3a and 3b) results as follows: The multiplicand is clocked 5211-coded from right to left in shift register 2 and the multiplier also 5211-coded in shift register 5 , which is the Position 10 ° of the multiplicand is located in section q of shift register 2 and position 10 ° of the multiplier is located in line p of shift register 5 . Then the input R is controlled with an H pulse and thus the control unit is brought into its basic position. Via the input w, the number of multiplier digits is then clocked into the pulse counter 13 of the circuit 12 , which stores its counter reading in the counting code. Then the clock frequency is applied to the input T and then the input S of the start circuit 30 is driven with an H pulse and thus the multiplication sequence is triggered, because the AND circuit 20 is already pre-activated. If the first digit of the multiplier is 3, the multiplicand is added once to the number 0 (zero) and added twice to the previous number. Here, the shift register 3 is thus driven three times with a parallel input clock, the lines t and b being clock-controlled in the shift register 3 .

Im Fall A ergibt sich die Wirkungsweise der Schaltung F wie folgt: Vom Ausgang c der Impuls-Schaltung 11 wird über die Und-Schaltung 25 der Impuls-Zähler 9 mit einem Aufwärts-Impuls angesteuert und bleibt der Ausgang e der Schaltung 8 auf L-Potential, weil die betreffende Multiplikatorziffer noch nicht aufgearbeitet ist und hat somit das Flip-Flop 32 auch nach diesem Impuls noch L-Potential an seinem Ausgang. Dann wird vom Ausgang a der Impuls-Schaltung 11 die Gabel-Schaltung 40 mit einem H-Impuls angesteuert und wird vom Ausgang A die Parallel-Eingabe in das Schieberegister 3 Takt-angesteuert, weil hierbei die Und-Schaltung 22 vor-angesteuert ist. Hierbei wurde somit der Impuls-Zähler 9 mit einem Aufwärts-Impuls angesteuert, weil das Flip-Flop 31 zuvor vom Ausgang der Und-Schaltung 22 auf links gesetzt wurde. Im Fall B ergibt sich die Wirkungsweise der Schaltung F wie folgt: Vom Ausgang c der Schaltung 11 wird über die Und-Schaltung 25 der Impuls-Zähler 9 mit einem Aufwärts-Impuls angesteuert; im Gegensatz zum Fall A wechselt hierbei der Ausgang e der Schaltung 8 von L-Potential auf H-Potential, weil die betreffende Multiplikatorziffer schon ganz aufgearbeitet ist. Somit hat nun das Flip-Flop 32 an seinem Ausgang H-Potential. Bei dem nun folgenden H-Impuls vom Ausgang a der Impuls-Schaltung 11 ist die Und-Schaltung 21 vor-angesteuert und wird somit über den Ausgang B das Ergebnis-Schieberegister 3 mit einem Verschiebetakt angesteuert, bei dem der Inhalt des Ergebnis-Schieberegisters 3 um 4 bit nach rechts verschoben wird. Hierbei wird auch das Schieberegister 6 Takt-angesteuert (Verschiebetakt-angesteuert), weil die Leitungen t dieser beiden Schieberegister miteinander verbunden sind. Außerdem wird hierbei auch das Schieberegister 5 Takt-angesteuert. Die Rücksetzung des Impuls-Zählers 9 auf den Zählerstand 1 erfolgt dann vom nächsten c-Impuls der Impuls-Schaltung 11, weil das Flip-Flop 31 zuvor rechtsseitig mit H-Potential angesteuert wurde und somit die Und-Schaltung 26 vor-angesteuert ist.In case A, the mode of operation of the circuit F is as follows: From the output c of the pulse circuit 11 , the pulse counter 9 is driven with an upward pulse via the AND circuit 25, and the output e of the circuit 8 remains at L- Potential, because the relevant multiplier number has not yet been processed and therefore the flip-flop 32 still has L potential at its output even after this pulse. Then the fork circuit 40 is driven with an H pulse from the output a of the pulse circuit 11 and the parallel input into the shift register 3 is clock-controlled from the output A, because the AND circuit 22 is pre-activated. Here, the pulse counter 9 was thus driven with an upward pulse because the flip-flop 31 was previously set to the left by the output of the AND circuit 22 . In case B, the mode of operation of circuit F is as follows: from output c of circuit 11 , pulse counter 9 is driven with an upward pulse via AND circuit 25 ; in contrast to case A, the output e of the circuit 8 changes from L potential to H potential because the relevant multiplier number has already been completely worked up. The flip-flop 32 now has H potential at its output. In the case of the following H pulse from output a of pulse circuit 11 , AND circuit 21 is pre-driven and thus output shift register 3 is driven via output B with a shift clock in which the content of result shift register 3 is shifted to the right by 4 bits. Here, the shift register 6 is also clock-controlled (shift clock-controlled) because the lines t of these two shift registers are connected to one another. In addition, the shift register 5 is also clock-controlled. The pulse counter 9 is then reset to the counter reading 1 by the next c-pulse of the pulse circuit 11 , because the flip-flop 31 was previously driven on the right-hand side with H potential and the AND circuit 26 is thus pre-activated.

Wenn als nächste Multiplikatorziffer die Ziffer 5 zur Verarbeitung kommt, werden 5 Parallel-Additionen durchgesteuert und wechselt beim sechsten Anlauf der Ausgang e der Schaltung 8 von L-Potential auf H-Potential. Wenn als Multiplikatorziffer eine 0 (Null) zur Verarbeitung kommt, hat sofort der Ausgang e der Schaltung 8 H-Potential und werden somit beim nächsten a-Impuls der Impuls-Schaltung 11 die Schieberegister 3 und 6 und 5 mit einem Verschiebetakt-angesteuert. Wenn auf diese Weise alle Multiplikatorziffern verarbeitet sind, wechselt die Oder-Schaltung 16 der Schaltung 12 an ihrem Ausgang von H-Potential auf L-Potential. Damit ist die Und-Schaltung 20 nicht mehr vor-angesteuert und somit die Multiplikation zu Ende. Falls an Stelle der Schaltung 12 die Schaltung 12b zur Verwendung kommt, wird die Ergebniszahl ganz in das Schieberegister 6 hineingetaktet.When the number 5 is processed as the next multiplier number, 5 parallel additions are controlled and the output e of the circuit 8 changes from L potential to H potential on the sixth startup. If a 0 (zero) is processed as the multiplier digit, the output e of the circuit 8 immediately has H potential and the shift registers 3 and 6 and 5 are thus driven with a shift clock at the next a pulse of the pulse circuit 11 . When all multiplier digits have been processed in this way, the OR circuit 16 of the circuit 12 changes at its output from H potential to L potential. The AND circuit 20 is thus no longer pre-activated and the multiplication is thus ended. If the circuit b in place of the circuit 12, 12 is to be used, the count number is completely clocked into the shift register. 6

Die Multiplizierschaltung Type A2 ist mit dem Steuerwerk 4b versehen, das in Fig. 9 und 3b dargestellt ist.The multiplier circuit Type A2 is provided with the control unit 4 b, which is shown in Fig. 9 and 3b.

Dieses Steuerwerk 4 besteht ohne Multiplikator-Schieberegister 5 aus der Umcodierschaltung 7 und der Schaltung 8 und dem Impuls-Zähler 9 und der Impuls-Schaltung 11 und der Schaltung 12, welche die Abschaltung bewirkt, wenn der Multiplikations-Vorgang zu Ende ist. Die Schaltung 12 besteht auch aus den Impuls-Zählern 13 und 14 und 8 Und-Schaltungen 15 mit je 2 Eingängen und der Oder-Schaltung 16 mit 8 Eingängen, sofern diese Schaltung 12 nur 8 Und-Schaltungen 15 hat. An weiteren Teilen besteht dieses Steuerwerk 4b aus den Und-Schaltungen 20 bis 22 und 25 und 26 und 52 mit je 2 Eingängen und den Negier-Schaltungen 27 und 51 und der Start-Schaltung 30 und den Flip-Flops 31 und 32 und den zugehörigen Leitungen. Der Eingang R ist auch der Gesamt-Rückstell-Eingang. Der Eingang T ist auch der Eingang für die Takt-Frequenz. Der Eingang S ist auch der Start-Impuls-Eingang. Über den Eingang w wird auch der Impuls-Zähler 13 mit der Anzahl der Multiplikatorziffern programmiert. Vom Ausgang A wird auch die Parallel-Eingabe in das Ergebnis-Schieberegister 3 Takt-angesteuert. Vom Ausgang B wird das Ergebnis-Schieberegister 3 Verschiebetakt-angesteuert. Außerdem wird auch vom Ausgang der Und-Schaltung 21 das Schieberegister 5 Takt-angesteuert.This control unit 4 , without a multiplier shift register 5, consists of the recoding circuit 7 and the circuit 8 and the pulse counter 9 and the pulse circuit 11 and the circuit 12 , which brings about the shutdown when the multiplication process has ended. The circuit 12 also consists of the pulse counters 13 and 14 and 8 AND circuits 15 with 2 inputs each and the OR circuit 16 with 8 inputs, provided that this circuit 12 has only 8 AND circuits 15 . In other parts, this control unit 4 b consists of the AND circuits 20 to 22 and 25 and 26 and 52 with 2 inputs each and the negation circuits 27 and 51 and the start circuit 30 and the flip-flops 31 and 32 and the associated lines. The R input is also the total reset input. The input T is also the input for the clock frequency. Input S is also the start pulse input. The pulse counter 13 is also programmed with the number of multiplier digits via the input w. The parallel input into the result shift register 3 is also clocked from output A. The result shift register 3 is driven by shift B from output B. In addition, the shift register 5 is also clock-driven by the output of the AND circuit 21 .

Claims

1. Electronic multiplier circuit which, by means of n-fold parallel addition of the multiplicand, forms the intermediate result numbers and then finally the result number, the respective intermediate result number being shifted with respect to the multiplicand whenever this shift is necessary and their Control unit in the area (F) has a fork circuit ( 40 ) and 2 potential memory flip-flops ( 31 and 32 ), characterized in that a four-circuit pulse circuit is arranged as the pulse circuit ( 11 ) .

2. Electronic multiplier circuit according to claim 1, characterized in that the pulse circuit ( 11 ) has only 2 double flip-flops ( 21 and 22 ) and has no further flip-flop.

3. Electronic multiplier circuit according to claim 1 or according to claim 1 and 2, characterized in that the flip-flop ( 32 ) is also combined with a gate circuit and that the gate circuit via a negation circuit ( 29 ) from the output ( a) the pulse circuit ( 11 ) is controlled.

4. Electronic multiplier circuit according to claim 1 or according to claim 1 and 2, characterized in that the flip-flop ( 32 ) is combined with a reset drive lock ( 70 ).