DE3730959A1

DE3730959A1 - Subtraction circuit in 51111 code

Info

Publication number: DE3730959A1
Application number: DE19873730959
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1987-09-15
Filing date: 1987-09-15
Publication date: 1989-03-23

Abstract

The subtraction circuit according to the subject of the invention is not a true subtraction circuit, but a substitute subtraction circuit, which forms the subtraction result numbers additively, by adding the nine's complement number of the subtrahend to the minuend. This subtraction circuit is therefore provided with a nine's complement circuit (80). This nine's complement circuit (80) is a special nine's complement circuit, which supplies the nine's complement number in 5221 code. If a subtraction has only a circuit carry and thus no real carry, the carry output (y) has high potential. If a subtraction has no circuit carry and thus a real carry, the carry output (y) has low potential. <IMAGE>

Description

Gegenstand der Erfindung ist eine elektronische Subtrahier- Schaltung im 51111-Code, welche auf additive Weise subtrahiert. Zwecks Vermeidung von Übertrag-Subtraktionen kommt bei dieser Subtrahierschaltung das Neuner-Komplementzahl- System zur Verwendung, bei dem ein Schaltungs-Übertrag kein wirklicher Übertrag ist und somit kein Schaltungs-Übertrag ein wirklicher Übertrag ist. Als Neuner-Komplementschaltung kommt eine Negier-Komplementschaltung zur Verwendung, welche 2 Leitungs-Vertauschungen aufweist. Die Haupt-Schaltung ist eine Addierschaltung, welche nur 5 oder 6 Und-Schaltungen mit je 2 Eingängen aufweist. Die Schluß-Schaltung besteht aus einer Eins-Aufwärts-Verschiebeschaltung und einer 1-aus-10--51111-Umcodierschaltung.The invention relates to an electronic subtraction Circuit in 51111 code that subtracts in an additive manner. In order to avoid carry subtractions comes with this subtraction circuit, the nine's complement number System for use in which a circuit carry no is a real carry and therefore not a circuit carry is a real carryover. As a nine's complement circuit a Negier complement circuit is used, which Has 2 line swaps. The main circuit is an adder circuit which has only 5 or 6 AND circuits with 2 inputs each. The final circuit exists of a one-up shift circuit and one 1-out-10--51111 recoding circuit.

Die Subtrahierschaltung Type A 1 ist in Fig. 1 und 2 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben die Bezeichnung u-u. In Fig. 3 ist der duale Voll-Addierer 6 dargestellt. In Fig. 4 ist der duale Voll-Addierer 9 dargestellt, welcher bei den Sonderausführungen an Stelle des in Fig. 3 dargestellten Voll-Addierers zur Verwendung kommt. In Fig. 5 und 2 ist die Subtrahierschaltung Type B 1 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben auch die Bezeichnung u-u. In Fig. 6 und 2 ist die Subtrahierschaltung Type C 1 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben auch die Bezeichnung u-u. In Fig. 1 und 7 ist die Subtrahierschaltung Type A 2 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben auch die Bezeichnung u-u. In Fig. 5 und 7 ist die Subtrahierschaltung Type B 2 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben auch die Bezeichnung u-u. In Fig. 6 und 7 ist die Subtrahierschaltung Type C 2 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben auch die Bezeichnung u-u. The subtracting circuit type A 1 is shown in FIGS. 1 and 2 in two sections; the dividing lines have uu the name. In Fig. 3, the dual full adder 6 is shown. FIG. 4 shows the dual full adder 9 , which is used in the special versions instead of the full adder shown in FIG. 3. In Fig. 5 and 2, the subtractor circuit Type B is shown in two partial sections 1; the dividing lines are also called uu . In FIG. 6 and the subtracting circuit 2 Type C is shown in two sections part 1; the dividing lines are also called uu . In Fig. 1 and 7, the subtractor circuit Type A 2 into two sub-sections is shown; the dividing lines are also called uu . In Fig. 5 and 7, the subtractor circuit Type B shown in two part-sections 2; the dividing lines are also called uu . In FIG. 6 and 7, the subtractor circuit Type C 2 is shown in two sub-sections; the dividing lines are also called uu .

Die Subtrahierschaltung Type A 1 (Fig. 1 und 2) besteht aus den Eingangs-Schaltungen 1 a und 1 b und der Haupt-Schaltung 2 und der Schaltung 3 und der Eins-Aufwärts-Verschiebe- Schaltung 4 und der 1-aus-10--51111-Umcodierschaltung 5 und dem dualen Voll-Addierer 6 für die Verarbeitung der Wertigkeit 1 und dem dualen Voll-Addierer 7 für die Verarbeitung der Wertigkeit 5. Die Eingangs-Schaltung 1 a besteht aus den Negier-Schaltungen 11 und 12 und den Und-Schaltungen 13 und 14 mit je 2 Eingängen und der Oder-Schaltung 15 mit 2 Eingängen. Die Eingangs-Schaltung 1 b ist eine Negier-Komplementschaltung, welche aus 5 Negier-Schaltungen 21 bis 25 und 2 Und-Schaltungen 26 und 27 mit je 2 Eingängen und einer Oder-Schaltung 28 mit 2 Eingängen besteht. Die Haupt-Schaltung 2 besteht aus 5 Und-Schaltungen 9 mit je 2 Eingängen und 5 Oder-Schaltungen 10 mit je 2 Eingängen. Die Schaltung 3 besteht aus 4 Negier-Schaltungen 56 und 3 Und-Schaltungen 57 mit je 2 Eingängen. Die Eins-Aufwärts-Verschiebeschaltung 4 ist mit einer Geradeaus-Schaltung kombiniert und besteht aus 9 Und-Schaltungen 31 bis 39 mit je 2 Eingängen und der Negier-Schaltung 40. Die Schaltung 5 ist eine Umcodierschaltung, welche 1-aus-10-codierte Dezimalziffern in 51111-codierte Dezimalziffer umwandelt und besteht aus 4 Oder-Schaltungen 41 bis 44 mit je 2 Eingängen und 3 Dioden 47. An weiteren Teilen besteht diese Subtrahierschaltung aus den Oder- Schaltungen 18 und 20 und 29 mit je 2 Eingängen und den Und-Schaltungen 19 und 30 mit je 2 Eingängen und der Oder- Schaltung 50 und den zugehörigen Leitungen.The subtracting circuit type A 1 ( Fig. 1 and 2) consists of the input circuits 1 a and 1 b and the main circuit 2 and the circuit 3 and the one-up shift circuit 4 and the 1-out-10 - 51111 recoding circuit 5 and the dual full adder 6 for processing the valence 1 and the dual full adder 7 for processing the valence 5. The input circuit 1 a consists of the negating circuits 11 and 12 and the AND circuits 13 and 14 with 2 inputs each and the OR circuit 15 with 2 inputs. The input circuit 1 b is a negation complement circuit, which consists of 5 negation circuits 21 to 25 and 2 AND circuits 26 and 27 , each with 2 inputs and an OR circuit 28 with 2 inputs. The main circuit 2 consists of 5 AND circuits 9 , each with 2 inputs and 5 OR circuits 10 , each with 2 inputs. The circuit 3 consists of 4 negation circuits 56 and 3 AND circuits 57 , each with 2 inputs. The one-up shift circuit 4 is combined with a straight-ahead circuit and consists of 9 AND circuits 31 to 39 with 2 inputs each and the negation circuit 40 . The circuit 5 is a recoding circuit which converts 1-out-of-10 coded decimal digits into 51111-coded decimal digits and consists of 4 OR circuits 41 to 44 , each with 2 inputs and 3 diodes 47 . In other parts, this subtracting circuit consists of the OR circuits 18 and 20 and 29 with 2 inputs each and the AND circuits 19 and 30 with 2 inputs each and the OR circuit 50 and the associated lines.

Der duale Voll-Addierer 6 (Fig. 3) besteht aus 4 Und-Schaltungen 61 mit je 2 Eingängen und 3 Oder-Schaltungen 62 mit je 2 Eingängen und 2 Negier-Schaltungen 63. Die Eingänge dieses dualen Voll-Addierers 6 haben die Bezeichnungen x und k und l; der Ausgang hat die Bezeichnung m und der Übertrag-Ausgang die Bezeichnung n. Dieser duale Voll-Addierer 6 verarbeitet die Wertigkeit 1.The dual full adder 6 ( FIG. 3) consists of 4 AND circuits 61 , each with 2 inputs and 3 OR circuits 62 , each with 2 inputs and 2 negation circuits 63 . The inputs of this dual full adder 6 have the designations x and k and l ; the output has the designation m and the carry output has the designation n . This dual full adder 6 processes the valency 1.

Der duale Voll-Addierer 7 ist gleich, wie der duale Voll- Addierer 6, welcher in Fig. 3 dargestellt ist. Die Eingänge haben die Bezeichnungen f und g und h; der Ausgang hat die Bezeichnung i und der Übertrag-Ausgang die Bezeichnung y. Dieser duale Voll-Addierer 7 verarbeitet die Wertigkeit 5.The dual full adder 7 is the same as the dual full adder 6 shown in FIG. 3. The inputs are labeled f and g and h ; the output is labeled i and the carry output is labeled y . This dual full adder 7 processes the valency 5.

Die Eingänge A 1 bis A 5 sind die Eingänge für den Minuenden und die Eingänge B 1 bis B 5 die Eingänge für den Subtrahenden. Die Ausgänge C 1 bis C 5 sind die Ergebnis-Ausgänge. Der Übertrag-Eingang für den (falschen) Übertrag hat die Bezeichnung x. Der Übertrag-Ausgang für den (falschen) Übertrag hat die Bezeichnung y. Die Eingänge A 1 bis A 4 und B 1 bis B 4 und die Ergebnis-Ausgänge C 1 bis C 4 haben die Wertigkeit 1. Die Eingänge A 5 und B 5 und der Ergebnis-Ausgang C 5 haben die Wertigkeit 5.The inputs A 1 to A 5 are the inputs for the minuend and the inputs B 1 to B 5 are the inputs for the subtrahend. The outputs C 1 to C 5 are the result outputs. The carry input for the (wrong) carry has the designation x . The carry output for the (wrong) carry is called y . The inputs A 1 to A 4 and B 1 to B 4 and the result outputs C 1 to C 4 have the significance 1. The inputs A 5 and B 5 and the result output C 5 have the significance 5.

Die Wirkungsweise der Subtrahierschaltung Type A 1 (Fig. 1 und 2) ergibt sich wie folgt: Der Minuend kommt 51111-codiert an den A-Eingängen zur Anlage und der Subtrahend ebenfalls 51111-codiert an den B-Eingängen. Falls die Ziffer 3 von der Ziffer 8 subtrahiert wird und am Übertrag-Eingang x H-Potential anliegt, weil bei der Verarbeitung eines wirklichen Übertrages am Übertrag-Eingang x L-Potential anliegt, hat in der Eingangs-Schaltung 1 a die Leitung p H-Potential und die Und-Schaltung 14 an ihrem Ausgang H-Potential und die Leitung r H-Potential. In der Eingangs-Schaltung 1 b hat hierbei die Und-Schaltung 27 und die Oder-Schaltung 28 an ihrem Ausgang H-Potential und außerdem die Negier-Schaltung 23 an ihrem Ausgang H-Potential. Damit wird der duale Voll-Addierer 6, welcher die Wertigkeit 1 verarbeitet, an allen drei Eingängen mit H-Potential angesteuert und hat somit an seinem Ausgang m und an seinem Übertrag-Ausgang n H-Potential. Somit haben hierbei die Oder-Schaltungen 20 und 29 an ihrem Ausgang H-Potential und wird die Haupt-Schaltung 2 an den Eingängen e 1 und e 4 mit H-Potential angesteuert. Die Eins-Aufwärts- Verschiebeschaltung 4 ist hierbei auf Anhebung um die Ziffer 1 vor-angesteuert, weshalb hierbei die Oder-Schaltung 35 und die Oder-Schaltung 50 an ihrem Ausgang H-Potential hat. Damit wird auch der duale Voll-Addierer 7, welcher die Wertigkeit 5 verarbeitet, an allen drei Eingängen (f und h) mit H-Potential angesteuert und hat somit an seinem Ausgang i und an seinem Übertrag-Ausgang y H-Potential. Damit haben die Ergebnis- Ausgänge C die Potentialreihe HLLLL und somit 51111- codiert die Ziffer 5 und hat der Übertrag-Ausgang y H-Potential, weil diese Subtraktion einen Schaltungs-Übertrag und somit keinen wirklichen Übertrag hat.The operation of the subtracting circuit type A 1 ( Fig. 1 and 2) results as follows: The minuend comes 51111-coded at the A inputs and the subtrahend also 51111-coded at the B inputs. If the number 3 is subtracted from the number 8 and is present at the carry input x H potential because there is x L potential present at the carry input when processing a real transfer , the line p H has in the input circuit 1 a -Potential and the AND circuit 14 at its output H-potential and the line r H-potential. In the input circuit 1 b in this case, the AND circuit 27 and the OR circuit 28 has at its output H-potential and also the Negier circuit 23 at its output H potential. Thus, the dual full adder 6, which processes the value 1, driven on all three inputs to H-potential and therefore has m at its output and at its carry output n H potential. Thus, the OR circuits 20 and 29 have H potential at their output and the main circuit 2 is driven at the inputs e 1 and e 4 with H potential. The one-up shift circuit 4 is here pre-controlled to be raised by the number 1, which is why the OR circuit 35 and the OR circuit 50 have H potential at their output. The dual full adder 7 , which processes the valency 5, is thus also driven with H potential at all three inputs (f and h ) and thus has H potential at its output i and at its carry output y . The result outputs C thus have the potential series HLLLL and thus 51111- codes the number 5 and the carry output y has H potential, because this subtraction has a circuit carry and thus no real carry.

Falls die Ziffer 7 von der Ziffer 4 subtrahiert wird und am Übertrag-Eingang x H-Potential anliegt, weil bei der Verarbeitung eines wirklichen Übertrages am Übertrag-Eingang x nur L-Potential anliegt, haben in der Eingangs-Schaltung 1 a nur die Leitungen p und q H-Potential. In der Eingangs-Schaltung 1 b hat hierbei nur die Negier-Schaltung 25 an ihrem Ausgang H-Potential. Damit wird der duale Voll-Addierer 6, welcher die Wertigkeit 1 verarbeitet, nur an seinem Eingang x mit H- Potential angesteuert und hat somit nur an seinem Ausgang m H-Potential. Die Haupt-Schaltung 2 wird hierbei an ihren Eingängen e 1 und e 3 und e 4 mit H-Potential angesteuert und hat somit an ihren Ausgängen a bis c H-Potential. Auch hierbei ist die Eins-Ausfwärts-Verschiebeschaltung 4 auf Anhebung um die Ziffer 1 vor-angesteuert, weshalb hierbei die Und-Schaltung 37 und die Oder-Schaltungen 42 und 50 an ihrem Ausgang H-Potential haben. Der duale Voll-Addierer 7, welcher die Wertigkeit 5 verarbeitet, wird hierbei nur an seinem Eingang f mit H-Potential angesteuert und hat somit nur an seinem Ausgang i H-Potential. Damit haben die Ergebnis-Ausgänge C die Potentialreihe HLLHH und somit 51111-codiert die Ziffer 7 und hat der Übertrag-Ausgang y L-Potential, weil diese Subtraktion einen echten Übertrag und somit keinen Schaltungs-Übertrag hat. If the number 7 is subtracted from the number 4 and is present at the carry input x H potential because only an L potential is present at the carry input x when processing a real transfer , only the lines have in the input circuit 1 a p and q H potential. In the input circuit 1 b , only the negation circuit 25 has H potential at its output. The dual full adder 6 , which processes the valency 1, is therefore only driven at its input x with H potential and thus has only m H potential at its output. The main circuit 2 is driven at its inputs e 1 and e 3 and e 4 with H potential and thus has H potential at its outputs a to c . Here, too, the one-outward shifting circuit 4 is pre-controlled to be raised by the number 1, which is why the AND circuit 37 and the OR circuits 42 and 50 have H potential at their output. The dual full adder 7, which processes the value 5 is in this case f only at its input, driven with H potential and thus has only at its output i H potential. The result outputs C thus have the potential series HLLHH and thus 51111-coded the number 7 and the carry output y has L potential because this subtraction has a real carry and thus no circuit carry.

Die Addierschaltung Type B 1 (Fig. 5 und 2) weist im Vergleich mit der Addierschaltung Type A 1 (Fig. 1 und 2) den Unterschied auf, daß an Stelle der Haupt-Schaltung 2 die Haupt-Schaltung 2 b angeordnet ist. Diese Haupt-Schaltung 2 b besteht aus 5 nicht-dualen Einzel-Addierschaltungen 8, welche aus je einer Und-Schaltung 16 mit 2 Eingängen und je einer Oder-Schaltung 17 mit 2 Eingängen bestehen.The adder circuit type B 1 ( FIGS. 5 and 2) has the difference in comparison with the adder circuit type A 1 ( FIGS. 1 and 2) that the main circuit 2 b is arranged in place of the main circuit 2 . This main circuit 2 b consists of 5 non-dual individual adding circuits 8 , each of which consists of an AND circuit 16 with 2 inputs and an OR circuit 17 with 2 inputs.

Die Addierschaltung Type C 1 (Fig. 6 und 2) weist im Vergleich mit der Addierschaltung Type B 1 (Fig. 5 und 2) den Unterschied auf, daß an Stelle der Haupt-Schaltung 2 b die Haupt-Schaltung 2 c angeordnet ist. Diese Haupt-Schaltung 2 c besteht aus 6 nicht-dualen Einzel-Addierschaltungen 8, welche aus je einer Und-Schaltung 16 mit 2 Eingängen und je einer Oder-Schaltung 17 mit 2 Eingängen bestehen.The adder circuit type C 1 ( FIGS. 6 and 2) has the difference in comparison with the adder circuit type B 1 ( FIGS. 5 and 2) that the main circuit 2 c is arranged in place of the main circuit 2 b . This main circuit 2 c consists of 6 non-dual individual adding circuits 8 , each of which consists of an AND circuit 16 with 2 inputs and an OR circuit 17 with 2 inputs.

Die Addierschaltungen Type A 2 und B 2 und C 2 weisen im Vergleich mit den Addierschaltungen Type A 1 und B 1 und C 1 den Unterschied auf, daß an Stelle der Oder-Schaltung 50 die Oder-Schaltung 45 angeordnet ist, welche 5 Eingänge aufweist und auch mit ihrem Ausgang den Eingang f des dualen Voll- Addierers 7 ansteuert.The addition circuits Type A 2 and B 2 and C 2 have the difference in comparison with the addition circuits Type A 1 and B 1 and C 1 that the OR circuit 45 , which has 5 inputs, is arranged instead of the OR circuit 50 and also controls the input f of the dual full adder 7 with its output.

Claims

1) Electronic subtracting circuit in 51111 code, which is subtracted in an additive manner and in which the subtractors are complemented by nine and whose main circuit ( 2 ) is a diamond adder circuit, characterized in that the main circuit ( 2 ) has the valency 2 processed and that a dual full adder ( 6 ) or a similar circuit is arranged for processing the value 1 and that a dual full adder ( 7 ) is also arranged for processing the value 5.

2) Electronic subtraction circuit according to claim 1, characterized in that the main circuit ( 2 ) has fewer than 21 AND circuits ( 9 ).

3) Electronic subtraction circuit according to claim 1 or according to claim 1 and 2, characterized in that the AND circuits ( 9 ) of the main circuit ( 2 ) each have only 2 inputs.

4) Electronic subtraction circuit according to claim 1 or according to claims 1 and 2 or according to claims 1 to 3, characterized in that the nine complement circuit ( 80 ) is a special negation complement circuit which has 4 outputs with the valences 5 and 2 and 2 and 1 has.

5) Electronic subtraction circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that the main circuit ( 2 ) less than 11 AND circuits ( 9 ) with 2 inputs each having.

6) Electronic subtraction circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that the main circuit ( 2 ) is a diamond adder circuit, which does not consist of individual adder circuits and has only 5 AND circuits ( 9 ) and 5 OR circuits ( 10 ) with 2 inputs each or only 6 AND circuits ( 9 ) and 6 OR circuits ( 10 ) with 2 inputs each .

7) Electronic subtraction circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that the main circuit ( 2 ) is a diamond adder circuit, which consists of 5 or 6 individual adder circuits ( 8 ).

8) Electronic subtraction circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6 or according to claim 1 to 5 and 7, characterized in that the main circuit ( 2 ) has only 4 inputs (e 1 to e 4 ). 9) Electronic subtraction circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6 or according to claim 1 to 5 and 7, characterized in that it is used in whole or in part as a basic circuit for electronic subtraction circuits in the 54321 code or in the 5211 code or in the 1-out-of-10 code or in another code.