DE3640809A1

DE3640809A1 - Adder circuit using decimal 1-out-of-10 code

Info

Publication number: DE3640809A1
Application number: DE19863640809
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1986-09-15
Filing date: 1986-11-28
Publication date: 1988-06-09

Abstract

The adder circuit according to the subject of the invention differs from the adder circuit according to P 3635749.9 in that the main circuit (1) does not consist of six normal individual adder circuits, but of six shift-adder circuits (12). <IMAGE>

Description

Gegenstand der Erfindung ist eine Addierschaltung im Dezimal-1-aus-10-Code, welche im Vergleich mit der Addierschaltung nach P 36 35 749.9 den Unterschied aufweist, daß die Haupt-Schaltung 1 nicht aus 6 oder 5 normalen Einzel-Addierschaltungen besteht, sondern aus 6 Verschiebe-Addierschaltungen besteht.The invention relates to an adding circuit in decimal 1 out of 10 code, which has the difference in comparison with the adding circuit according to P 36 35 749.9 that the main circuit 1 does not consist of 6 or 5 normal individual adding circuits, but consists of 6 shift adders.

Die Addierschaltung Type A ist in Fig. 1 und 2 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben die Bezeichnung u-u. Die Addierschaltung Type B ist in Fig. 1 und 3 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben auch die Bezeichnung u-u. In Fig. 4 ist eine Verschiebe-Addierschaltung 12 dargestellt. In Fig. 5 ist der duale Voll-Addierer 4 dargestellt. In Fig. 6 ist der duale Halb-Addierer 5 dargestellt. In Fig. 7 und 8 ist die Addierschaltung Type C in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben auch die Bezeichnung u-u. In Fig. 9 ist der duale Halb-Addierer 5 b dargestellt. In Fig. 10 ist der duale Voll-Addierer 4 b dargestellt.The adder circuit type A is shown in FIGS. 1 and 2 in two sections; the dividing lines have uu the name. The type B adder circuit is shown in FIGS. 1 and 3 in two sections; the dividing lines may also have the designation uu . In FIG. 4 is a shift adder circuit 12 is illustrated. In Fig. 5, the dual full adder 4 is shown. The dual half-adder 5 is shown in FIG . In Fig. 7 and 8, the adder circuit Type C in two is shown part-sections; the dividing lines may also have the designation uu . In Fig. 9, the dual half adder is shown b5. In Fig. 10, the dual full adder 4 b is shown.

Die Addierschaltung Type A (Fig. 1 und 2) besteht aus der Haupt-Schaltung 1 und den Summanden-Zerlegeschaltungen 2 und 3 und dem dualen Voll-Addierer 4 und dem dualen Halb-Addierer 5 und der Eins-Aufwärts-Verschiebeschaltung 6 und der Schluß-Schaltung 7 und der Zusatz-Schaltung 9. Die Haupt-Schaltung 1 besteht aus 6 Verschiebe-Addierschaltungen 12 nach Fig. 4 und der Teil-Schaltung 10. Die Teil-Schaltung 10 besteht aus 4 Negierschaltungen 13 und 3 Und-Schaltungen 14 mit je 2 Eingängen. Die Summanden-Zerlegeschaltung 2 besteht aus 4 Oder-Schaltungen 21 bis 24 mit je 2 Eingängen und der Oder-Schaltung 25 mit 5 Eingängen und der Oder-Schaltung 26 mit 2 Eingängen und der Oder-Schaltung 27 mit 3 Eingängen. Die Summanden-Zerlegeschaltung 3 besteht aus 4 Oder-Schaltungen 31 bis 34 mit je 2 Eingängen und der Oder-Schaltung 35 mit 5 Eingängen und der Oder-Schaltung 36 mit 2 Eingängen und der Oder-Schaltung 37 mit 3 Eingängen. Die Eins-Aufwärts-Verschiebeschaltung 6 ist eine Verschiebeschaltung, welche mit einer Geradeaus-Schaltung kombiniert ist und welche bei Verschiebe-Ansteuerung die an ihren Eingängen anliegende Zwischen-Ergebniszahl um die Ziffer 1 anhebt. Diese Eins-Aufwärts-Verschiebeschaltung 6 besteht aus 10 Und-Schaltungen 16, mit je 2 Eingängen und der Negier-Schaltung 17. Die Schluß-Schaltung 7 ist eine Wechsel-Schaltung, mittels der der Bereich D 1 in den Bereich D oder E geleitet werden kann und mittels der der Bereich E 1 in den Bereich E oder D geleitet werden kann. Somit kann mit dieser Schluß-Schaltung 7 eine im Bereich D 1 liegende Dezimalziffer unverändert weitergeleitet werden oder um die Zahl 5 angehoben werden oder eine im Bereich E 1 liegende Dezimalziffer unverändert weitergeleitet werden oder um die Zahl 5 gesenkt werden. Diese Schluß-Schaltung 7 besteht aus 5 Oder-Schaltungen 40 bis 44 mit je 2 Eingängen und 10 Und-Schaltungen 50 bis 59 mit je 2 Eingängen und der Negier-Schaltung 60. Die Zusatz-Schaltung 9 besteht aus der Und-Schaltung 46 mit 2 Eingängen und der Negierschaltung 47 und der Oder-Schaltung 48 mit 2 Eingängen und der Und-Schaltung 49 mit 2 Eingängen. An weiteren Teilen besteht diese Addierschaltung aus der Oder-Schaltung 38 mit 3 Eingängen und den Oder-Schaltungen 75 und 76 mit je 2 Eingängen und der Und-Schaltung 77 mit 2 Eingängen und der Oder-Schaltung 80 mit 2 Eingängen und den zugehörigen Leitungen.The adder circuit Type A ( Figs. 1 and 2) consists of the main circuit 1 and the summand decomposition circuits 2 and 3 and the dual full adder 4 and the dual half adder 5 and the one-up shift circuit 6 and the Final circuit 7 and the additional circuit 9 . The main circuit 1 consists of 6 shift adding circuits 12 according to FIG. 4 and the sub-circuit 10 . The sub-circuit 10 consists of 4 negation circuits 13 and 3 AND circuits 14 , each with 2 inputs. The summand decomposition circuit 2 consists of 4 OR circuits 21 to 24 with 2 inputs each and the OR circuit 25 with 5 inputs and the OR circuit 26 with 2 inputs and the OR circuit 27 with 3 inputs. The summand decomposition circuit 3 consists of 4 OR circuits 31 to 34 with 2 inputs each and the OR circuit 35 with 5 inputs and the OR circuit 36 with 2 inputs and the OR circuit 37 with 3 inputs. The one-up shift circuit 6 is a shift circuit which is combined with a straight-ahead circuit and which increases the intermediate result number present at its inputs by the number 1 in the case of shift control. This one-up shift circuit 6 consists of 10 AND circuits 16 , each with 2 inputs and the negation circuit 17 . The final circuit 7 is an alternating circuit, by means of which the area D 1 can be conducted into the area D or E and by means of which the area E 1 can be conducted into the area E or D. Thus, with this final circuit 7, a decimal digit lying in the range D 1 can be forwarded unchanged or raised by the number 5, or a decimal digit lying in the range E 1 can be forwarded unchanged or reduced by the number 5. This closing circuit 7 consists of 5 OR circuits 40 to 44 with 2 inputs each and 10 AND circuits 50 to 59 with 2 inputs each and the negation circuit 60 . The additional circuit 9 consists of the AND circuit 46 with 2 inputs and the negation circuit 47 and the OR circuit 48 with 2 inputs and the AND circuit 49 with 2 inputs. In other parts, this adding circuit consists of the OR circuit 38 with 3 inputs and the OR circuits 75 and 76 with 2 inputs each and the AND circuit 77 with 2 inputs and the OR circuit 80 with 2 inputs and the associated lines.

Die Verschiebe-Addierschaltungen 12 (Fig. 4) bestehen aus je einer Oder-Schaltung 61 mit 2 Eingängen und je einer Und-Schaltung 62 mit 2 Eingängen. Die Eingänge haben die Bezeichnungen f und h. Die Ausgänge haben die Bezeichnungen i und k. Diese Verschiebe-Addierschaltungen 12 werden nur mit dem Zahlenwert 2 angesteuert.The shift adder circuits 12 ( FIG. 4) each consist of an OR circuit 61 with 2 inputs and one AND circuit 62 with 2 inputs. The inputs have the designations f and h . The outputs are labeled i and k . These shift adder circuits 12 are only driven with the numerical value 2.

Diese Verschiebe-Addierschaltungen 12 haben bei den nachfolgend angeführten Eingangs-Potentialen folgende Ausgangs-Potentiale: These shift adder circuits 12 have the following output potentials in the case of the input potentials listed below:

Der duale Voll-Addierer 4 (Fig. 5) verarbeitet die Wertigkeit 1 und besteht aus 6 Und-Schaltungen 64 mit je 2 Eingängen und 4 Negierschaltungen 65 und 3 Oder-Schaltungen 66 mit je 2 Eingängen. Die Eingänge haben die Bezeichnung x und l und m. Der Ausgang hat die Bezeichnung n und der Übertrag-Ausgang die Bezeichnung p.The dual full adder 4 ( FIG. 5) processes the valency 1 and consists of 6 AND circuits 64 with 2 inputs each and 4 negation circuits 65 and 3 OR circuits 66 with 2 inputs each. The inputs are labeled x and l and m . The output has the designation n and the carry output has the designation p .

Der duale Halb-Addierer 5 (Fig. 6) verarbeitet die Wertigkeit 5 und besteht aus 3 Und-Schaltungen 81 mit je 2 Eingängen und 2 Negier-Schaltungen 82 und einer Oder-Schaltung 83 mit 2 Eingängen. Die Eingänge haben die Bezeichnungen r und s. Der Ausgang hat die Bezeichnung t und der Übertrag-Ausgang die Bezeichnung e.The dual half-adder 5 ( FIG. 6) processes the valency 5 and consists of 3 AND circuits 81 with 2 inputs each and 2 negation circuits 82 and an OR circuit 83 with 2 inputs. The inputs have the designations r and s . The output has the designation t and the carry output has the designation e .

Die Eingänge A und B und die Ergebnis-Ausgänge C sind mit den zugehörigen Zahlenwerten (Ziffern 0 bis 9) gekennzeichnet. Der Eingang x des dualen Voll-Addierers 4 ist auch der Übertrag-Eingang der gesamten Addierschaltung. Der Ausgang y der Oder-Schaltung 80 ist der Übertrag-Ausgang der gesamten Addierschaltung.Inputs A and B and result outputs C are marked with the associated numerical values (digits 0 to 9). The input x of the dual full adder 4 is also the carry input of the entire adder circuit. The output y of the OR circuit 80 is the carry output of the entire adding circuit.

Die Addierschaltung Type B (Fig. 1 und 3) weist im Vergleich mit der Addierschaltung Type A (Fig. 1 und 2) den Unterschied auf, daß an Stelle der Schluß-Schaltung 7 die Schluß-Schaltung 7 b angeordnet ist und daß an Stelle der Schaltung 9 die Schaltung 9 b angeordnet ist. Die Schaltung 9 ist auch ein dualer Halb-Addierer. Somit kann an Stelle des dualen Halb-Addierers 5 auch ein dualer Halb-Addierer entsprechend der Schaltung 9 verwendet werden. The addition circuit type B ( Fig. 1 and 3) has in comparison with the addition circuit type A ( Fig. 1 and 2) the difference that the closing circuit 7 b is arranged in place of the closing circuit 7 and that in place the circuit 9, the circuit 9 b is arranged. Circuit 9 is also a dual half adder. Thus, instead of the dual half adder 5 , a dual half adder according to the circuit 9 can also be used.

Die Wirkungsweise der Addierschaltung Type A (Fig. 1 und 2) ergibt sich wie folgt: Einer der beiden Summanden kommt dezimal-1-aus-10-codiert an den A-Eingängen zur Anlage und der andere Summand ebenfalls dezimal-1-aus-10-codiert an den B-Eingängen. Falls die Ziffer 2 zur Ziffer 4 addiert wird und am Übertrag-Eingang x nur L-Potential anliegt und die Ziffer 2 an den A-Eingängen zur Anlage kommt und die Ziffer 4 an den B-Eingängen zur Anlage kommt, haben im Bereich der Summanden-Zerlegeschaltung 2 nur die Oder-Schaltungen 22 und 27 an ihrem Ausgang H-Potential. Im Bereich der Summanden-Zerlegeschaltung 3 haben hierbei die Oder-Schaltungen 34 und 37 an ihrem Ausgang H-Potential. Der duale Voll-Addierer 4, welcher die Wertigkeit 1 verarbeitet, wird hierbei an keinem seiner Eingänge mit H-Potential angesteuert und hat somit an seinem Ausgang n und an seinem Übertrag-Ausgang p L-Potential. Die Haupt-Schaltung 1 wird somit nur an drei Eingängen mit H-Potential angesteuert, weil hierbei auch die Und-Schaltung 77 an ihrem Ausgang nur L-Potential hat. Somit haben nur die Leitungen a bis c H-Potential und in der Teil-Schaltung 10 somit nur die Leitung c 2 H-Potential. Die Eins-Aufwärts-Verschiebeschaltung 6 ist hierbei auf Geradeaus-Weiterleitung vor-angesteuert, weil der Ausgang n des dualen Voll-Addierers 4 nur L-Potential hat. Damit hat in der Eins-Aufwärts-Verschiebeschaltung 6 die Und-Schaltung 28 an ihrem Ausgang H-Potential und in der Schaltung 7 die Oder-Schaltung 41 an ihrem Ausgang H-Potential. In der Schaltung 9 hat hierbei die Und-Schaltung 49 an ihrem Ausgang H-Potential, weil hierbei die Oder-Schaltung 38 an ihrem Ausgang H-Potential hat und der Ausgang t des dualen Halb-Addierers 5 nur L-Potential hat und weil somit die Und-Schaltung 46 an ihrem Ausgang L-Potential hat. Damit hat in der Schaltung 7 die Leitung v H-Potential und die Leitung w L-Potential und somit die Und-Schaltung 56 an ihrem Ausgang H-Potential. Damit haben die Ergebnis-Ausgänge C dezimal-1-aus-10-codiert die Ziffer 6 und hat der Übertrag-Ausgang y L-Potential, weil die Oder-Schaltung 80 an keinem ihrer beiden Eingänge mit H-Potential angesteuert wird. The mode of operation of the type A adder circuit ( FIGS. 1 and 2) is as follows: one of the two summands comes to the system at the A inputs in decimal 1 out of 10 and the other summand also decimal 1 out 10-coded at the B inputs. If the number 2 is added to the number 4 and there is only L potential at the carry input x and the number 2 is applied to the A inputs and the number 4 is applied to the B inputs, then we have in the area of the summands - Disconnection circuit 2 only the OR circuits 22 and 27 at their output H potential. In the area of the summand decomposition circuit 3 , the OR circuits 34 and 37 have H potential at their output. The dual full adder 4 , which processes the valency 1, is in this case not driven at any of its inputs with H potential and thus has p L potential at its output n and at its carry output. The main circuit 1 is therefore only driven at three inputs with H potential, because the AND circuit 77 also has only L potential at its output. Thus, only the lines a to c have H potential and thus only the line c 2 H potential in the subcircuit 10 . In this case, the one-up shift circuit 6 is pre-activated for straight-ahead forwarding, because the output n of the dual full adder 4 has only L potential. Thus, in the one-up shift circuit 6, the AND circuit 28 has H potential at its output and in circuit 7, the OR circuit 41 has H potential at its output. In the circuit 9 , the AND circuit 49 has H potential at its output, because here the OR circuit 38 has H potential at its output and the output t of the dual half-adder 5 has only L potential and therefore because the AND circuit 46 has L potential at its output. Thus, in the circuit 7 has the line v H potential and the line w L potential and thus, the AND circuit 56 at its output H potential. The result outputs C thus have the number 6 in decimal 1 out of 10 coding and the carry output y has L potential because the OR circuit 80 is not driven with H potential at either of its two inputs.

Falls die Ziffer 4 zur Ziffer 8 addiert wird und am Übertrag-Eingang x nur L-Potential anliegt und die Ziffer 4 an den A-Eingängen zur Anlage kommt, haben im Bereich der Summanden-Zerlegeschaltung 2 die Oder-Schaltung 24 und 27 an ihrem Ausgang H-Potential und im Bereich der Summanden-Zerlege-Schaltung 3 die Oder-Schaltungen 33 und 35 bis 37 an ihrem Ausgang H-Potential. Der duale Voll-Addierer 4 wird hierbei nur an seinem Eingang m mit H-Potential angesteuert, weshalb dessen Ausgang n H-Potential hat und somit die Eins-Aufwärts-Verschiebeschaltung 6 auf Verschiebung vor-angesteuert ist. Weil hierbei der duale Voll-Addierer 4 an seinem Übertrag-Ausgang p L-Potential hat, wird die Haupt-Schaltung 1 auch in diesem Fall nur an drei Eingängen mit H-Potential angesteuert und hat in der Teil-Schaltung 10 auch in diesem Fall die Leitung c 2 H-Potential. Damit hat in der Eins- Aufwärts-Verschiebeschaltung 6 die Und-Schaltung 29 an ihrem Ausgang H-Potential und im unteren Bereich der Schaltung 7 die Oder-Schaltung 42 an ihrem Ausgang H-Potential. Hierbei hat auch die Oder-Schaltung 38 an ihrem Ausgang H-Potential und liegen somit beide Eingänge der Und-Schaltung 46 an H-Potential, weil hierbei der duale Halb-Addierer 5 an seinem Ausgang t H-Potential hat. Damit wird die Oder-Schaltung 80 an ihrem oberen Eingang mit H-Potential angesteuert und hat die Und-Schaltung 49 an ihrem Ausgang L-Potential, weil hierbei die Negierschaltung 47 an ihrem Ausgang L-Potential hat. In der Schaltung 7 hat damit die Leitung v L-Potential und die Leitung w H-Potential und somit die Und-Potential 52 an ihrem Ausgang H-Potential. Damit haben die Ergebnis-Ausgänge C dezimal-1-aus-10-codiert die Ziffer 2 und hat der Übertrag-Ausgang y H-Potential, weil die Oder-Schaltung 80 an ihrem oberen Eingang mit H-Potential angesteuert wird.If the number 4 is added to the number 8 and there is only L potential at the carry input x and the number 4 is applied to the A inputs, the OR circuit 24 and 27 have their in the area of the summanding circuit 2 Output H-potential and in the area of the summanding circuit 3, the OR circuits 33 and 35 to 37 at their output H-potential. In this case, the dual full adder 4 is only driven with H potential at its input m , which is why its output has n H potential and the one-up shift circuit 6 is thus pre-driven for shifting. Because here the dual full adder 4 has p L potential at its carry output, the main circuit 1 is also controlled in this case only at three inputs with H potential and also has the sub-circuit 10 in this case the line c 2 H potential. Thus, in the upward shift circuit 6, the AND circuit 29 has H potential at its output and, in the lower region of circuit 7, the OR circuit 42 has H potential at its output. In this case, the OR circuit 38 also has H potential at its output and both inputs of the AND circuit 46 are therefore at H potential because the dual half-adder 5 has t H potential at its output. The OR circuit 80 is thus driven at its upper input with H potential and the AND circuit 49 has L potential at its output, because the negation circuit 47 has L potential at its output. In circuit 7 , line v therefore has L potential and line w has H potential and thus the AND potential 52 at its output has H potential. The result outputs C thus have the number 2 in decimal 1 out of 10 coding and the carry output y has H potential because the OR circuit 80 is driven with H potential at its upper input.

Falls bei einer Addition auch am Übertrag-Eingang x H-Potential anliegt, ist die Ergebniszahl um die Ziffer 1 höher. If there is also x H potential at the carry input during an addition, the result number is higher by the number 1.

Bei den Addierschaltungen Type A und Type B kann als dualer Halb-Addierer 5 auch ein dualer Halb-Addierer 5 b nach Fig. 9 verwendet werden. Außerdem kann bei diesen Addierschaltungen als dualer Voll-Addierer 4 ein dualer Voll-Addierer 4 b nach Fig. 10 verwendet werden.In the adding circuits Type A and Type B is also a dual half-adder can 5 b of FIG as a dual half-adder. 5 are used. 9 Moreover, in these adder circuits as a dual full adder 4, a dual full adder 4 b of FIG. 10 are used.

Bei der Addierschaltung Type C (Fig. 7 und 8) kann als dualer Voll-Addierer 4 auch ein dualer Voll-Addierer 4 b nach Fig. 10 verwendet werden. Bei dieser Addierschaltung kann außerdem als dualer Voll-Addierer 8 ein dualer Voll-Addierer 4 b nach Fig. 10 verwendet werden.In the addition circuit type C ( FIGS. 7 and 8), a dual full adder 4 b according to FIG. 10 can also be used as the dual full adder 4 . In this adder circuit also full adder 8 can be used as a dual dual full adder 4 b of FIG. 10 are used.

Der duale Halb-Addierer 5 b (Fig. 9) besteht aus der Und-Schaltung 91 mit 2 Eingängen und der Oder-Schaltung 92 mit 2 Eingängen und der Negier-Schaltung 93 und der Und-Schaltung 94 mit 2 Eingängen. Die Eingänge haben die Bezeichnung r und s. Der Ausgang hat die Bezeichnung t und der Übertrag-Ausgang die Bezeichnung e.The dual half adder 5 b (Fig. 9) consists of the AND circuit 91 and the 2-input OR circuit 92 with 2 inputs and the Negier circuit 93 and the AND circuit 94 having two inputs. The inputs are labeled r and s . The output has the designation t and the carry output has the designation e .

Der duale Voll-Addierer 4 b (Fig. 10) besteht aus 4 Und-Schaltungen 95 mit je 2 Eingängen und 2 Negier-Schaltungen 96 und 3 Oder-Schaltungen 97 mit je 2 Eingängen. Die Eingänge haben die Bezeichnungen x und l und m. Der Ausgang hat die Bezeichnung n und der Übertrag-Ausgang die Bezeichnung p.The dual full adder 4 b ( FIG. 10) consists of 4 AND circuits 95 with 2 inputs each and 2 negation circuits 96 and 3 OR circuits 97 with 2 inputs each. The inputs have the designations x and l and m . The output has the designation n and the carry output has the designation p .

Claims

1. Electronic adder circuit in decimal 1 out of 10 code, the main circuit of which only has shift adder circuits which only process value 2 and in which of all summands which are greater than the number 4, a partial Summand with the value 5 is branched off and which, as the final circuit, has an alternating circuit by means of which the digits 0 to 5 can be forwarded straight on or can be increased by the number 5 and by means of which the digits 5 to 9 can be forwarded straight on or can be reduced by the number 5, characterized in that this final circuit consists of only 5 OR circuits ( 40 to 44 ) with 2 inputs each and 10 AND circuits ( 50 to 59 ) with 2 inputs each and a negation Circuit ( 60 ) exists.

2. Electronic adding circuit according to claim 1, characterized in that the main circuit ( 1 ) has only 6 shift adding circuits ( 12 ).

3. Electronic adding circuit according to claim 1 or according to claim 1 and 2, characterized in that it has only one shift circuit ( 6 ) and that this shift circuit ( 6 ) is an upward shift circuit which is combined with a straight-ahead circuit and which increases the intermediate result number at its inputs by the number 1 when shift control is activated.

4. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that two summand decomposition circuits ( 2 and 3 ) are arranged as input circuits, each of which consists of a 1-out-10 / 54321 recoding circuit and 2 further OR circuits each.

5. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that the shift adding circuits ( 12 ) of the main circuit ( 1 ) at the specified input potentials have the following output potentials:

6. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that the shift adding circuits ( 12 ) of the main circuit ( 1 ) consist of one OR circuit ( 61 ) with 2 inputs and one AND circuit ( 62 ) with 2 inputs.