TWI889461B - 扇出型晶圓級封裝單元 - Google Patents

Abstract

一種扇出型晶圓級封裝單元包括載板、至少一裸晶、第一介電層、至少一導電柱、第二介電層、多條第一導接線路、第一外護層、第三介電層、多條第二導接線路及第二外護層；其中該裸晶能由該裸晶的第二面上的晶片區域的周圍的至少一第一銲墊以對外電性連結；其中該裸晶更能由該第二外護層的至少一開口內的第二銲墊以對外電性連結；其中各該第一導接線路及各該第二導接線路是利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術製成，以解決現有的扇出型封裝技術在製作各導接線路時易產生較高製造成本且不利於環保的問題。

Description

扇出型晶圓級封裝單元

本發明是一種封裝單元，尤指一種扇出型晶圓級封裝單元。

輕薄短小且能具有高效率及高信賴度的封裝技術是半導體產業的發展趨勢，其中扇出型晶圓級封裝（FOWLP，Fan-Out Wafer Level Packaging）已是一種現有的封裝技術。

在先進封裝的FOWLP中，重佈線層（RDL，redistribution layer）最為關鍵，因為RDL中的各導接線路能使裸晶上的多個晶墊產生XY平面電性延伸及互聯的作用供可在該裸晶的周圍形成較分散的多個銲墊，藉此能有效提昇各導接線路的設計空間及信賴度，但如何使RDL中的各導接線路在產生XY平面電性延伸及互聯作用的狀態下同時也能保持或達成一定程度的輕薄短小功效，則RDL中各導接線路的製作最為關鍵。

然而，現有的FOWLP封裝技術所應用的RDL技術中的各導接線路成型方式是採用化鍍成型技藝或電鍍成型技藝來製作，如此一來除了材料成本及製作成本相對較高之外，現有的技術中的製程亦不符合或不利於環保的要求。

此外，為了滿足電子產品整體的輕、薄、短、小設計的需求，如何在不增加整體厚度的情況之下，讓扇出型晶圓級封裝單元內的裸晶能由封裝單元上相對的雙面對外電性連結亦是需要解決的問題。

本發明之主要目的在於提供一種扇出型晶圓級封裝單元包括載板、至少一裸晶、第一介電層、至少一導電柱、第二介電層、多條第一導接線路、第一外護層、第三介電層、多條第二導接線路及第二外護層；其中該裸晶能由該裸晶的第二面上的晶片區域的周圍的至少一第一銲墊以對外電性連結；其中該裸晶更能由該第二外護層的至少一開口內的第二銲墊以對外電性連結；其中各該第一導接線路及各該第二導接線路是利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術製成，有效地解決現有的模組中的扇出型封裝技術在製作各導接線路時易產生較高製造成本且不利於環保的問題。

為達成上述目的，本發明提供一種扇出型晶圓級封裝單元，該扇出型晶圓級封裝單元包含一載板、至少一裸晶（Die）、一第一介電層、至少一導電柱、一第二介電層、多條第一導接線路、一第一外護層、一第三介電層、多條第二導接線路及一第二外護層；其中該載板具有一第一面及相對的一第二面，其中該載板具有至少一貫穿該第一面及該第二面的第一穿孔；其中各該裸晶是自一晶圓（Wafer）上所分割而成，各該裸晶具有一第一面及相對的一第二面，各該裸晶的該第一面是固定設於該第載板的該第二面上，各該裸晶的該第二面上具有多個晶墊，且該第二面的垂直晶片區域界定為一晶片區域；其中該第一介電層是設於該載板的該第二面上並包覆住各該裸晶，該第一介電層具有水平方向延伸地成型的至少一第一凹槽及至少一第二穿孔，其中各該第二穿孔對應地與各該第一穿孔連通；其中各該導電柱是成型於各該第一穿孔及各該第二穿孔中，並且由各該第一穿孔及各該第二穿孔對外露出；其中該第二介電層，其是設於該第一介電層上，該第二介電層具有水平方向延伸地成型的多條第二凹槽，其中各該第一凹槽是由各該第二凹槽對外露出，其中各該導電柱是由各該第二凹槽對外露出；其中各該第一導接線路是由填注設於各該第一凹槽及各該第二凹槽的金屬膏所構成，各該第一導接線路是分別與各該裸晶的各該晶墊電性連結、及與各該導電柱電性連結；其中該第一外護層是設於該第二介電層及各該第一導接線路上，該第一外護層具有多個第一開口且其中至少一該第一開口是位於該裸晶的該第二面上的該晶片區域的周圍，其中各該第一導接線路是由各該第一開口供對外露出而在各該第一開口內形成一第一銲墊；其中該第三介電層是設於該載板的該第一面上，該第三介電層具有水平方向延伸地成型的多條第三凹槽，各該第三凹槽是與各該第一穿孔連通；其中各該第二導接線路是由填注設於各該第三凹槽內的金屬膏所構成，各該第二導接線路是與各該導電柱電性連結；其中該第二外護層是設於該第三介電層上，該第二外護層具有多個第二開口，其中各該第二導接線路是由各該第二開口供對外露出而在各該第二開口內形成一第二銲墊；其中該裸晶能依序經由各該晶墊、各該第一導接線路及位於該裸晶的該第二面上的該晶片區域的周圍的各該第一銲墊以對外電性連結，藉此形成該扇出型晶圓級封裝單元；其中該裸晶更能依序經由各該晶墊、各該第一導接線路、各該導電柱、各該第二導接線路及各該第二銲墊以對外電性連結；其中該扇出型晶圓級封裝單元的製造方法是包含下列步驟：步驟S1：提供一載板，其中該載板具有一第一面及相對的一第二面；步驟S2：將自至少一晶圓（Wafer）上所分割下來的多個裸晶（Die）間隔地設置於該載板的該第二面上，其中各該裸晶具有一第一面及相對的一第二面，各該裸晶的該第一面是固定設於該第載板的該第二面上，各該裸晶的該第二面上具有多個晶墊，且該第二面的垂直晶片區域界定為一晶片區域；步驟S3：利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在各該裸晶的該第二面上製作成型多條第一導接線路：先在該載板的該第二面上及各該裸晶上鋪設一第一介電層，接著在該第一介電層上水平方向地成型多條第一凹槽、多個向下貫穿該載板的第一穿孔及多個向下貫穿該第一介電層的第二穿孔，並使各該裸晶的各該晶墊能由各該第一凹槽對外露出及使各該第一穿孔與各該第二穿孔連通，之後先在連通的各該第一穿孔與各該第二穿孔中成型一導電柱後，再於該第一介電層上鋪設一第二介電層，接著在該第二介電層上水平方向地成型多條第二凹槽，之後將金屬膏填注於各該第一凹槽及各該第二凹槽中，且金屬膏的厚度高於該第二介電層的表面，最後將高於該第二介電層的表面的金屬膏進行研磨，以使金屬膏的表面與該第二介電層的表面齊平而構成多條該第一導接線路；步驟S4：在該第二介電層上鋪設一第一外護層；步驟S5：在該第一外護層成型多個第一開口並使其中至少一該第一開口成型於該裸晶的該第二面上的該晶片區域的周圍，使得各該第一導接線路能由各該第一開口對外露出而在各該第一開口內形成一第一銲墊；步驟S6：利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在該載板的該第一面上成型多條第二導接線路：先在該載板的該第一面上鋪設一第三介電層，接著在該第三介電層上水平方向地成型多條第三凹槽，並使各該第一穿孔中的各該導電柱能由各該第三凹槽對外露出，之後將金屬膏填注於各該第三凹槽中，且金屬膏的厚度高於該第三介電層的表面，最後將高於該第三介電層的表面的金屬膏進行研磨，以使金屬膏的表面與該第三介電層的表面齊平而構成多條該第二導接線路；步驟S7：在該第三介電層上鋪設一第二外護層；步驟S8：在該第二外護層成型多個第二開口，並使得各該第二導接線路能由各該第二開口對外露出而在各該第二開口內形成一第二銲墊；及步驟S9：進行分割作業以分割形成多個扇出型晶圓級封裝單元。

在本發明一較佳實施例中，該載板是包含矽（Si）載板、玻璃載板、或陶瓷載板。

在本發明一較佳實施例中，構成各該第一導接線路的金屬膏是包含銀膏、奈米銀膏、銅膏或奈米銅膏。

在本發明一較佳實施例中，構成各該第二導接線路的金屬膏是包含銀膏、奈米銀膏、銅膏或奈米銅膏。

在本發明一較佳實施例中，各該裸晶的該第一面進一步是利用一晶片黏結薄膜（DAF，Die Attach Film）而設置於該載板上。

在本發明一較佳實施例中，各該第一開口上進一步設有一錫球，各該錫球能與各該第一開口內的各該第一銲墊電性連結。

在本發明一較佳實施例中，該扇出型晶圓級封裝單元能利用各該錫球以電性連結地設置於一印刷電路板（PCB，Printed circuit board）上。

在本發明一較佳實施例中，各該第二開口上進一步設有一錫球，各該錫球能與各該第二開口內的各該第二銲墊電性連結。

在本發明一較佳實施例中，該扇出型晶圓級封裝單元進一步具有多個電子元件；其中各該電子元件能利用各該錫球以電性連結地設置在該扇出型晶圓級封裝單元上。

配合圖示，將本發明的結構及其技術特徵詳述如後，其中各圖示只用以說明本發明的結構關係及相關功能，因此各圖示中各元件的尺寸並非依實際比例畫製且非用以限制本發明。

參考圖1，本發明提供一種扇出型晶圓級封裝單元1，該扇出型晶圓級封裝單元1包含一載板10、至少一裸晶（Die）20、一第一介電層30、至少一導電柱40、一第二介電層50、多條第一導接線路60、一第一外護層70、一第三介電層80、多條第二導接線路90及一第二外護層100。

該載板10具有一第一面11及相對的一第二面12如圖2所示；其中該載板10具有至少一貫穿該第一面11及該第二面12的第一穿孔13如圖4所示；其中該載板10是包含矽（Si）載板、玻璃載板、或陶瓷載板但不限制，以利於多元化的產品製造。

各該裸晶20是自一晶圓（Wafer）上所分割而成，各該裸晶20具有一第一面21及相對的一第二面22，各該裸晶20的該第一面21是固定設於該第載板10的該第二面12上，各該裸晶20的該第二面22上具有多個晶墊23，且該第二面22的垂直晶片區域界定為一晶片區域1a如圖2所示。

該第一介電層30是設於該載板10的該第二面12上並包覆住各該裸晶20，該第一介電層30具有水平方向延伸地成型的至少一第一凹槽31（如圖6所示）及至少一第二穿孔32（如圖4所示）；其中各該第二穿孔32對應地與各該第一穿孔13連通如圖4所示；其中各該第一穿孔13及各該第二穿孔32進一步是利用矽穿孔（TSV，Through Silicon Via）技藝所成型而成但不限制，以利於簡化製程並且降低封裝的厚度，由於矽穿孔技藝乃為現有常見的技藝，在此便不再贅述。

各該導電柱40是成型於各該第一穿孔13及各該第二穿孔32中，並且由各該第一穿孔13及各該第二穿孔32對外露出如圖5及6所示。

該第二介電層50是設於該第一介電層30上，該第二介電層50具有水平方向延伸地成型的多條第二凹槽51如圖7所示；其中各該第一凹槽31是由各該第二凹槽51對外露出如圖7所示；其中各該導電柱40是由各該第二凹槽51對外露出如圖7所示。

各該第一導接線路60是由填注設於各該第一凹槽31及各該第二凹槽51的金屬膏60a所構成，各該第一導接線路60是分別與各該裸晶20的各該晶墊23電性連結、及與各該導電柱40電性連結如圖9所示。

該第一外護層70是設於該第二介電層50及各該第一導接線路60上，該第一外護層70具有多個第一開口71且其中至少一該第一開口71是位於該裸晶20的該第二面22上的該晶片區域1a的周圍如圖10所示；其中各該第一導接線路60是由各該第一開口71供對外露出而在各該第一開口71內形成一第一銲墊61如圖10所示。

該第三介電層80是設於該載板10的該第一面11上，該第三介電層80具有水平方向延伸地成型的多條第三凹槽81，各該第三凹槽81是與各該第一穿孔13連通如圖11所示。

各該第二導接線路90是由填注設於各該第三凹槽81內的金屬膏90a所構成，各該第二導接線路90是與各該導電柱40電性連結如圖13所示。

該第二外護層100是設於該第三介電層80上，該第二外護層100具有多個第二開口101如圖14所示；其中各該第二導接線路90是由各該第二開口101供對外露出而在各該第二開口101內形成一第二銲墊91如圖14所示。

該裸晶20能依序經由各該晶墊23、各該第一導接線路60及位於該裸晶20的該第二面22上的該晶片區域1a的周圍的各該第一銲墊61以對外電性連結，藉此形成該扇出型晶圓級封裝單元1如圖15所示。

該裸晶20更能依序經由各該晶墊23、各該第一導接線路60、各該導電柱40、各該第二導接線路90及各該第二銲墊91以對外電性連結如圖15所示。

該扇出型晶圓級封裝單元1的製造方法是包含下列步驟：

步驟S1：提供一載板10如圖2所示；其中該載板10具有一第一面11及相對的一第二面12如圖2所示。

步驟S2：將自至少一晶圓（Wafer）上所分割下來的多個裸晶（Die）20間隔地設置於該載板10的該第二面12上如圖2所示；其中各該裸晶20具有一第一面21及相對的一第二面22，各該裸晶20的該第一面21是固定設於該第載板10的該第二面12上，各該裸晶20的該第二面22上具有多個晶墊23，且該第二面22的垂直晶片區域界定為一晶片區域1a如圖2所示。

步驟S3：利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在各該裸晶20的該第二面22上製作成型多條第一導接線路60：先在該載板10的該第二面12上及各該裸晶20上鋪設一第一介電層30如圖3所示，接著在該第一介電層30上水平方向地成型多條第一凹槽31（如圖6所示）、多個向下貫穿該載板10的第一穿孔13及多個向下貫穿該第一介電層30的第二穿孔32（如圖4所示），並使各該裸晶20的各該晶墊23能由各該第一凹槽31對外露出（如圖6所示）及使各該第一穿孔13與各該第二穿孔32連通（如圖4所示），之後先在連通的各該第一穿孔13與各該第二穿孔32中成型一導電柱40後如圖5所示，再於該第一介電層30上鋪設一第二介電層50如圖7所示，接著在該第二介電層50上水平方向地成型多條第二凹槽51如圖7所示，之後將金屬膏60a填注於各該第一凹槽31及各該第二凹槽51中，且金屬膏60a的厚度高於該第二介電層50的表面如圖8所示，最後將高於該第二介電層50的表面的金屬膏60a進行研磨，以使金屬膏60a的表面與該第二介電層50的表面齊平而構成多條該第一導接線路60如圖9所示。

步驟S4：在該第二介電層50上鋪設一第一外護層70如圖10所示。

步驟S5：在該第一外護層70成型多個第一開口71並使其中至少一該第一開口71成型於該裸晶20的該第二面22上的該晶片區域1a的周圍，使得各該第一導接線路60能由各該第一開口71對外露出而在各該第一開口71內形成一第一銲墊61如圖10所示。

步驟S6：利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在該載板10的該第一面11上成型多條第二導接線路90：先在該載板10的該第一面11上鋪設一第三介電層80如圖11所示，接著在該第三介電層80上水平方向地成型多條第三凹槽81，並使各該第一穿孔13中的各該導電柱40能由各該第三凹槽81對外露出如圖11所示，之後將金屬膏90a填注於各該第三凹槽81中，且金屬膏90a的厚度高於該第三介電層80的表面如圖12所示，最後將高於該第三介電層80的表面的金屬膏90a進行研磨，以使金屬膏90a的表面與該第三介電層80的表面齊平而構成多條該第二導接線路90如圖13所示。

步驟S7：在該第三介電層80上鋪設一第二外護層100如圖14所示。

步驟S8：在該第二外護層100成型多個第二開口101，並使得各該第二導接線路90能由各該第二開口101對外露出而在各該第二開口101內形成一第二銲墊91如圖14所示。

步驟S9：進行分割作業以分割形成多個扇出型晶圓級封裝單元1如圖1所示。

上述該扇出型晶圓級封裝單元1的製造方法中的步驟S3及步驟S6的製程，可視為是製作該扇出型晶圓級封裝單元1的重佈線層（RDL，Redistribution Layer）的關鍵步驟，其中步驟S3是利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在各該裸晶20的該第二面22上製作成型多條第一導接線路60，步驟S6是利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在該載板10的該第一面11上成型多條第二導接線路90，由於步驟S3及步驟S6均是容易精密實施的製程，因此製程較為簡化，足以使重佈線層（RDL，Redistribution Layer）中的各導接線路在產生XY平面電性延伸及互聯作用的狀態下，同時也使製作完成的該扇出型晶圓級封裝單元1仍能保持或達成一定程度的輕薄短小的具體功效。

參考圖9，構成各該第一導接線路60的金屬膏60a是包含銀膏、奈米銀膏、銅膏或奈米銅膏但不限制。所述的奈米銀膏材料具有低成本、高傳導率及能夠低溫燒結等特性，但由於奈米銀膏材料為現有常見的材料，在此不再贅述。

參考圖13，構成各該第二導接線路90的金屬膏90a是包含銀膏、奈米銀膏、銅膏或奈米銅膏但不限制。

參考圖2，各該裸晶20的該第一面21進一步是利用一晶片黏結薄膜（DAF，Die Attach Film）110而設置於該載板10上但不限制。

參考圖15，各該第一開口71上進一步設有一錫球120但不限制，各該錫球120能與各該第一開口71內的各該第一銲墊61電性連結。

參考圖1，該扇出型晶圓級封裝單元1能利用各該錫球120以電性連結地設置於一印刷電路板（PCB，Printed circuit board）2上但不限制，以利於產品多元化的應用。

參考圖15，各該第二開口101上進一步設有一錫球120但不限制，各該錫球120能與各該第二開口101內的各該第二銲墊91電性連結。

參考圖1及16，該扇出型晶圓級封裝單元1進一步具有多個電子元件3但不限制，各該電子元件3能利用各該錫球120以電性連結地設置在該扇出型晶圓級封裝單元1上，以利於產品多元化的應用。

本發明的該扇出型晶圓級封裝單元1與現有的扇出型晶圓級封裝單元技術比較，具有以下的優點：

（1）本發明該扇出型晶圓級封裝單元1的製造方法中的步驟S3及步驟S6，與現有的扇出型晶圓級封裝單元的相關製造技術相比，本發明是藉由RDL中各導接線路的製作使RDL中的各導接線路在產生XY平面電性延伸及互聯作用的狀態下，同時也能保持或達成一定程度的輕薄短小功效，均是簡化且容易精密實施的步驟，尤其有利於降低封裝單元的厚度，因此本發明的製程不但較為簡化而節省成本，且可有效提昇該扇出型晶圓級封裝單元1的使用效率及信賴度。

（2）本發明的各導接線路的成型方法，是利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在各該裸晶20的該第二面22上製作成型多條第一導接線路60，以及是利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在該載板10的該第一面11上成型多條第二導接線路90，因此本發明能有效地解決現有的扇出型封裝技術在製作各導接線路時易產生較高製造成本及不利於環保的問題。

（3）本發明該扇出型晶圓級封裝單元1具有設於內部的各該導電柱40，讓該扇出型晶圓級封裝單元1內的各該裸晶20得以藉由該扇出型晶圓級封裝單元1相對的雙面對外電性連結，實現在不增加整體厚度的情況之下，讓扇出型晶圓級封裝單元內的裸晶能由封裝單元上相對的雙面對外電性連結的目標，滿足電子產品整體的輕、薄、短、小設計的需求，而增加產品的市場競爭力。

以上僅為本發明的優選實施例，對本發明而言僅是說明性的，而非限制性的；本領域普通技術人員理解，在本發明權利要求所限定的精神和範圍內可對其進行許多改變，修改，甚至等效變更，但都將落入本發明的保護範圍內。

1:扇出型晶圓級封裝單元 1a:晶片區域 10:載板 11:第一面 12:第二面 13:第一穿孔 20:裸晶 21:第一面 22:第二面 23:晶墊 30:第一介電層 31:第一凹槽 32:第二穿孔 40:導電柱 50:第二介電層 51:第二凹槽 60:第一導接線路 60a:金屬膏 61:第一銲墊 70:第一外護層 71:第一開口 80:第三介電層 81:第三凹槽 90:第二導接線路 91:第二銲墊 100:第二外護層 101:第二開口 110:晶片黏結薄膜 120:錫球 2:印刷電路板 3:電子元件

圖1是本發明的扇出型晶圓級封裝單元的應用實施例的側視剖面的平面示意圖。 圖2是本發明的載板及裸晶的側視剖面的平面示意圖。 圖3是在圖2中的載板上設置第一介電層的側視剖面的平面示意圖。 圖4是在圖3中的載板上成型第一穿孔及在第一介電層上成型第二穿孔的側視剖面的平面示意圖。 圖5是在圖4中的第一穿孔及第二穿孔中設置導電柱的側視剖面的平面示意圖。 圖6是在圖5中的第一介電層上成型第一凹槽的側視剖面的平面示意圖。 圖7是在圖6中的第一介電層上設置第二介電層的側視剖面的平面示意圖。 圖8是在圖7中的第一凹槽及第二凹槽內填注金屬膏的側視剖面的平面示意圖。 圖9是將圖8中的金屬膏研磨成型為第一導接線路的側視剖面的平面示意圖。 圖10是在圖9中的第一導接線路上設置第一外護層的側視剖面的平面示意圖。 圖11是在圖10中的載板上設置第三介電層的側視剖面的平面示意圖。 圖12是在圖11中的第三凹槽內填注金屬膏的側視剖面的平面示意圖。 圖13是將圖12中的金屬膏研磨成型為第二導接線路的側視剖面的平面示意圖。 圖14是在圖13中的第二導接線路上設置第二外護層的側視剖面的平面示意圖。 圖15是在圖14中的第一開口及第二開口上分別設置錫球的側視剖面的平面示意圖。 圖16是在圖15中的錫球上設置電子元件的側視剖面的平面示意圖。

無

1:扇出型晶圓級封裝單元

10:載板

20:裸晶

30:第一介電層

40:導電柱

50:第二介電層

60:第一導接線路

70:第一外護層

80:第三介電層

90:第二導接線路

100:第二外護層

110:晶片黏結薄膜

120:錫球

2:印刷電路板

3:電子元件

Claims (9)

1. 一種扇出型晶圓級封裝單元，其包含： 一載板，該載板具有一第一面及相對的一第二面；其中該載板具有至少一貫穿該第一面及該第二面的第一穿孔； 至少一裸晶（Die），各該裸晶是自一晶圓（Wafer）上所分割而成，各該裸晶具有一第一面及相對的一第二面，各該裸晶的該第一面是固定設於該第載板的該第二面上，各該裸晶的該第二面上具有多個晶墊，且該第二面的垂直晶片區域界定為一晶片區域； 一第一介電層，其是設於該載板的該第二面上並包覆住各該裸晶，該第一介電層具有水平方向延伸地成型的至少一第一凹槽及至少一第二穿孔；其中各該第二穿孔對應地與各該第一穿孔連通； 至少一導電柱，各該導電柱是成型於各該第一穿孔及各該第二穿孔中，並且由各該第一穿孔及各該第二穿孔對外露出； 一第二介電層，其是設於該第一介電層上，該第二介電層具有水平方向延伸地成型的多條第二凹槽；其中各該第一凹槽是由各該第二凹槽對外露出；其中各該導電柱是由各該第二凹槽對外露出； 多條第一導接線路，各該第一導接線路是由填注設於各該第一凹槽及各該第二凹槽的金屬膏所構成，各該第一導接線路是分別與各該裸晶的各該晶墊電性連結、及與各該導電柱電性連結； 一第一外護層，其是設於該第二介電層及各該第一導接線路上，該第一外護層具有多個第一開口且其中至少一該第一開口是位於該裸晶的該第二面上的該晶片區域的周圍；其中各該第一導接線路是由各該第一開口供對外露出而在各該第一開口內形成一第一銲墊； 一第三介電層，其是設於該載板的該第一面上，該第三介電層具有水平方向延伸地成型的多條第三凹槽，各該第三凹槽是與各該第一穿孔連通； 多條第二導接線路，各該第二導接線路是由填注設於各該第三凹槽內的金屬膏所構成，各該第二導接線路是與各該導電柱電性連結；及 一第二外護層，其是設於該第三介電層上，該第二外護層具有多個第二開口；其中各該第二導接線路是由各該第二開口供對外露出而在各該第二開口內形成一第二銲墊； 其中該裸晶能依序經由各該晶墊、各該第一導接線路及位於該裸晶的該第二面上的該晶片區域的周圍的各該第一銲墊以對外電性連結，藉此形成該扇出型晶圓級封裝單元； 其中該裸晶更能依序經由各該晶墊、各該第一導接線路、各該導電柱、各該第二導接線路及各該第二銲墊以對外電性連結； 其中該扇出型晶圓級封裝單元的製造方法是包含下列步驟： 步驟S1：提供一載板；其中該載板具有一第一面及相對的一第二面； 步驟S2：將自至少一晶圓（Wafer）上所分割下來的多個裸晶（Die）間隔地設置於該載板的該第二面上；其中各該裸晶具有一第一面及相對的一第二面，各該裸晶的該第一面是固定設於該第載板的該第二面上，各該裸晶的該第二面上具有多個晶墊，且該第二面的垂直晶片區域界定為一晶片區域； 步驟S3：利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在各該裸晶的該第二面上製作成型多條第一導接線路：先在該載板的該第二面上及各該裸晶上鋪設一第一介電層，接著在該第一介電層上水平方向地成型多條第一凹槽、多個向下貫穿該載板的第一穿孔及多個向下貫穿該第一介電層的第二穿孔，並使各該裸晶的各該晶墊能由各該第一凹槽對外露出及使各該第一穿孔與各該第二穿孔連通，之後先在連通的各該第一穿孔與各該第二穿孔中成型一導電柱後，再於該第一介電層上鋪設一第二介電層，接著在該第二介電層上水平方向地成型多條第二凹槽，之後將金屬膏填注於各該第一凹槽及各該第二凹槽中，且金屬膏的厚度高於該第二介電層的表面，最後將高於該第二介電層的表面的金屬膏進行研磨，以使金屬膏的表面與該第二介電層的表面齊平而構成多條該第一導接線路； 步驟S4：在該第二介電層上鋪設一第一外護層； 步驟S5：在該第一外護層成型多個第一開口並使其中至少一該第一開口成型於該裸晶的該第二面上的該晶片區域的周圍，使得各該第一導接線路能由各該第一開口對外露出而在各該第一開口內形成一第一銲墊； 步驟S6：利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在該載板的該第一面上成型多條第二導接線路：先在該載板的該第一面上鋪設一第三介電層，接著在該第三介電層上水平方向地成型多條第三凹槽，並使各該第一穿孔中的各該導電柱能由各該第三凹槽對外露出，之後將金屬膏填注於各該第三凹槽中，且金屬膏的厚度高於該第三介電層的表面，最後將高於該第三介電層的表面的金屬膏進行研磨，以使金屬膏的表面與該第三介電層的表面齊平而構成多條該第二導接線路； 步驟S7：在該第三介電層上鋪設一第二外護層； 步驟S8：在該第二外護層成型多個第二開口，並使得各該第二導接線路能由各該第二開口對外露出而在各該第二開口內形成一第二銲墊；及 步驟S9：進行分割作業以分割形成多個扇出型晶圓級封裝單元。
2. 如請求項1所述之扇出型晶圓級封裝單元，其中該載板是包含矽（Si）載板、玻璃載板、或陶瓷載板。
3. 如請求項1所述之扇出型晶圓級封裝單元，其中構成各該第一導接線路的金屬膏是包含銀膏、奈米銀膏、銅膏或奈米銅膏。
4. 如請求項1所述之扇出型晶圓級封裝單元，其中構成各該第二導接線路的金屬膏是包含銀膏、奈米銀膏、銅膏或奈米銅膏。
5. 如請求項1所述之扇出型晶圓級封裝單元，其中各該裸晶的該第一面進一步是利用一晶片黏結薄膜（DAF，Die Attach Film）而設置於該載板上。
6. 如請求項1所述之扇出型晶圓級封裝單元，其中各該第一開口上進一步設有一錫球，各該錫球能與各該第一開口內的各該第一銲墊電性連結。
7. 如請求項6所述之扇出型晶圓級封裝單元，其中該扇出型晶圓級封裝單元能利用各該錫球以電性連結地設置於一印刷電路板（PCB，Printed circuit board）上。
8. 如請求項1所述之扇出型晶圓級封裝單元，其中各該第二開口上進一步設有一錫球，各該錫球能與各該第二開口內的各該第二銲墊電性連結。
9. 如請求項8所述之扇出型晶圓級封裝單元，其中該扇出型晶圓級封裝單元進一步具有多個電子元件；其中各該電子元件能利用各該錫球以電性連結地設置在該扇出型晶圓級封裝單元上。