TWI891446B - 扇出型晶圓級封裝單元 - Google Patents

Abstract

一種扇出型晶圓級封裝單元包括一載板、一第一介電層、至少一天線、至少一裸晶、一第二介電層、至少一導電柱、多條第一導接線路、一第三介電層、多條第二導接線路及一外護層；其中各該第一導接線路及各該第二導接線路是經由利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術所成型；其中各該裸晶是與各該天線電性連結；其中該裸晶能經由該裸晶的第二面上的晶片區域的周圍的各個銲墊以對外電性連結，藉此形成該扇出型晶圓級封裝單元，以解決現有的扇出型封裝技術在製作各導接線路時易產生較高製造成本且不利於環保的問題。

Description

扇出型晶圓級封裝單元

本發明是一種封裝單元，尤指一種扇出型晶圓級封裝單元。

輕薄短小且能具有高效率及高信賴度的封裝技術是半導體產業的發展趨勢，其中扇出型晶圓級封裝(FOWLP，Fan-Out Wafer Level Packaging)已是一種現有的封裝技術。

在先進封裝的FOWLP中，重佈線層(RDL，redistribution layer)最為關鍵，因為RDL中的各導接線路能使裸晶上的多個晶墊產生XY平面電性延伸及互聯的作用供可在該裸晶的周圍形成較分散的多個銲墊，藉此能有效提昇各導接線路的設計空間及信賴度，但如何使RDL中的各導接線路在產生XY平面電性延伸及互聯作用的狀態下同時也能保持或達成一定程度的輕薄短小功效，則RDL中各導接線路的製作最為關鍵。

然而，現有的FOWLP封裝技術所應用的RDL技術中的各導接線路成型方式是採用化鍍成型技藝或電鍍成型技藝來製作，如此一來除了材料成本及製作成本相對較高之外，現有的技術中的製程亦不符合或不利於環保的要求。

此外，目前無線通訊技術已廣泛應用於電子產品中，以實現接收或發送各種無線訊號，但是為了滿足電子產品整體的輕、薄、短、小設計的需求，如何將天線設置於扇出型晶圓級封裝單元內亦是需要解決的問題。

本發明之主要目的在於提供一種扇出型晶圓級封裝單元包括一載板、一第一介電層、至少一天線、至少一裸晶、一第二介電層、至少一導電柱、多條第一導接線路、一第三介電層、多條第二導接線路及一外護層；其中各該第一導接線路及各該第二導接線路是經由利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術所成型；其中各該裸晶是與各該天線電性連結；其中該裸晶能經由該裸晶的第二面上的晶片區域的周圍的各個銲墊以對外電性連結，藉此形成該扇出型晶圓級封裝單元，有效地解決現有的模組中的扇出型封裝技術在製作各導接線路時易產生較高製造成本且不利於環保的問題。

為達成上述目的，本發明提供一種扇出型晶圓級封裝單元，該扇出型晶圓級封裝單元包含一載板、一第一介電層、至少一天線、至少一裸晶(Die)、一第二介電層、至少一導電柱、多條第一導接線路、一第三介電層、多條第二導接線路及一外護層；其中該第一介電層是設於該載板上，該第一介電層具有水平方向延伸地成型的至少一第一凹槽；其中各該天線是設於各該第一凹槽內；其中各該裸晶是自一晶圓(Wafer)上所分割而成，各該裸晶具有一第一面及相對的一第二面，各該裸晶的該第一面是固定設於該第一介電層及各該天線上，各該裸晶的該第二面上具有多個晶墊，且該第二面的垂直晶片區域界定為一晶片區域；其中該第二介電層是設於該第一介電層、各該天線及各該裸晶的該第二面上，該第二介電層具有水平方向延伸地成型的多條第二凹槽、及貫穿該第二介電層的至少一穿孔，其中各該裸晶的各該晶墊是由各該第二凹槽對外露出，其中各該天線是由各該穿孔對外露出；其中各該導電柱是成型於各該穿孔中，各該導電柱是與各該天線電性連結；其中各該第一導接線路是由 填注設於各該第二凹槽的金屬膏所構成，各該第一導接線路是分別與各該裸晶的各該晶墊電性連結；其中該第三介電層是設於該第二介電層上，該第三介電層具有水平方向延伸地成型的多條第三凹槽，各該第三凹槽是與各該第二凹槽連通；其中各該第二導接線路是由填注設於各該第三凹槽內的金屬膏所構成，各該第二導接線路是與各該第一導接線路電性連結、及與各該導電柱電性連結；其中該外護層是設於該第三介電層上，該外護層具有多個開口且其中至少一該開口是位於該裸晶的該第二面上的該晶片區域的周圍，其中各該第二導接線路是由各該開口供對外露出而在各該開口內形成一銲墊；其中各該裸晶是依序經由各該第一導接線路及各該導電柱而與各該天線電性連結；其中該裸晶能依序經由各該晶墊、各該第一導接線路、各該第二導接線路及位於該裸晶的該第二面上的該晶片區域的周圍的各該銲墊以對外電性連結，藉此形成該扇出型晶圓級封裝單元；其中該扇出型晶圓級封裝單元的製造方法是包含下列步驟：步驟S1：提供一載板；步驟S2：在該載板上設置一第一介電層，並在該第一介電層上成型多個第一凹槽；步驟S3：在各該第一凹槽內成型一天線；步驟S4：將自至少一晶圓(Wafer)上所分割下來的多個裸晶(Die)間隔地設置於該第一介電層及各該天線上，其中各該裸晶具有一第一面及相對的一第二面，各該裸晶的該第一面是設於該第一介電層及各該天線上，各該裸晶的該第二面上具有多個晶墊，且該第二面的垂直晶片區域界定為一晶片區域；步驟S5：利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在各該裸晶的該第二面上製作成型多條第一導接線路，先在該第一介電層、各該天線及各該裸晶上鋪設一第二介電層，接著在該第二介電層上水平方向地成型多條第二凹槽及多個穿孔，並使各該裸晶的各該晶墊能由各該第二凹槽對外露出及各該天線是由 各該穿孔對外露出，之後先在各該穿孔中成型一導電柱後再將金屬膏填注於各該第二凹槽中，且金屬膏的厚度高於該第二介電層的表面，最後將高於該第二介電層的表面的金屬膏進行研磨，以使金屬膏的表面與該第二介電層的表面齊平而構成多條該第一導接線路；步驟S6：利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在該第二介電層及各該第一導接線路上製作成型多條第二導接線路，先在該第二介電層及各該第一導接線路上鋪設一第三介電層，接著在該第三介電層上水平方向地成型多條第三凹槽，並使各該第一導接線路能由各該第三凹槽對外露出，之後將金屬膏填注於各該第三凹槽中，且金屬膏的厚度高於該第三介電層的表面，最後將高於該第三介電層的表面的金屬膏進行研磨，以使金屬膏的表面與該第三介電層的表面齊平而構成多條該第二導接線路；步驟S7：在該第三介電層上鋪設一外護層；步驟S8：在該外護層成型多個開口並使其中至少一該開口成型於該裸晶的該第二面上的該晶片區域的周圍，使得各該第二導接線路能由各該開口對外露出而在各該開口內形成一銲墊；及步驟S9：進行分割作業以分割形成多個扇出型晶圓級封裝單元。

在本發明一較佳實施例中，該載板是包含矽(Si)載板、玻璃載板、或陶瓷載板。

在本發明一較佳實施例中，構成各該第一導接線路的金屬膏是包含銀膏、奈米銀膏、銅膏或奈米銅膏。

在本發明一較佳實施例中，構成各該第二導接線路的金屬膏是包含銀膏、奈米銀膏、銅膏或奈米銅膏。

在本發明一較佳實施例中，各該裸晶的該第一面進一步是利用一晶片黏結薄膜(DAF，Die Attach Film)而設置於該第一介電層及各該天線上。

在本發明一較佳實施例中，各該開口上進一步設有一錫球，各該錫球能與各該開口內的各該銲墊電性連結。

在本發明一較佳實施例中，該扇出型晶圓級封裝單元能利用各該錫球以電性連結地設置於一印刷電路板(PCB，Printed circuit board)上。

1:扇出型晶圓級封裝單元

1a:晶片區域

10:載板

20:第一介電層

21:第一凹槽

30:天線

40:裸晶

41:第一面

42:第二面

43:晶墊

50:第二介電層

51:第二凹槽

52:穿孔

60:導電柱

70:第一導接線路

70a:金屬膏

80:第三介電層

81:第三凹槽

90:第二導接線路

90a:金屬膏

91:銲墊

100:外護層

101:開口

110:晶片黏結薄膜

120:錫球

2:印刷電路板

圖1是本發明的扇出型晶圓級封裝單元的應用實施例的側視剖面的平面示意圖。

圖2是本發明的載板的側視剖面的平面示意圖。

圖3是在圖2中的載板上的第一介電層中設置天線的側視剖面的平面示意圖。

圖4是在圖3中的第一介電層上設置裸晶的側視剖面的平面示意圖。

圖5是在圖4中的裸晶上設置第二介電層的側視剖面的平面示意圖。

圖6是在圖5中的第二介電層上設置導電柱的側視剖面的平面示意圖。

圖7是在圖6中的第二凹槽中填注金屬膏的側視剖面的平面示意圖。

圖8是在圖7中的第二凹槽中研磨成型第一導接線路的側視剖面的平面示意圖。

圖9是在圖8中的第二介電層上設置第三介電層的側視剖面的平面示意圖。

圖10是在圖9中的第三凹槽中填注金屬膏的側視剖面的平面示意圖。

圖11是在圖10中的第三凹槽中研磨成型第二導接線路的側視剖面的平面示意圖。

圖12是在圖11中的第三介電層上設置外護層的側視剖面的平面示意圖。

圖13是在圖12中的開口中設置錫球的側視剖面的平面示意圖。

配合圖示，將本發明的結構及其技術特徵詳述如後，其中各圖示只用以說明本發明的結構關係及相關功能，因此各圖示中各元件的尺寸並非依實際比例畫製且非用以限制本發明。

參考圖12，本發明提供一種扇出型晶圓級封裝單元1，該扇出型晶圓級封裝單元1包含一載板10、一第一介電層20、至少一天線30、至少一裸晶(Die)40、一第二介電層50、至少一導電柱60、多條第一導接線路70、一第三介電層80、多條第二導接線路90及一外護層100。

該第一介電層20是設於該載板10上，該第一介電層20具有水平方向延伸地成型的至少一第一凹槽21如圖2所示。

各該天線30是設於各該第一凹槽21內如圖3所示，即各該天線30是內嵌於該扇出型晶圓級封裝單元1內部。所述的各該天線30是由成型在各該第一凹槽21中的圖案化線路層所構成，由於天線的構成為現有常見的技藝，再此便不再贅述。

各該裸晶40是自一晶圓(Wafer)上所分割而成，各該裸晶40具有一第一面41及相對的一第二面42，各該裸晶40的該第一面41是固定設於該第一介電層20及各該天線30上，各該裸晶40的該第二面42上具有多個晶墊43，且該第二面42的垂直晶片區域界定為一晶片區域1a如圖4所示。在圖1中該扇出型晶圓級封裝單元1所具有的各該裸晶40是以1個該裸晶40為例說明但非用以限制本發明。在圖4中各該裸晶40所具有的各該晶墊43是以2個晶墊43為例說明但非用以限制本發明。

該第二介電層50是設於該第一介電層20、各該天線30及各該裸晶40的該第二面42上，該第二介電層50具有水平方向延伸地成型的多條第二凹槽51、及貫穿該第二介電層50的至少一穿孔52如圖5所示；其中各該裸晶40的各該晶墊43是由各該第二凹槽51對外露出如圖5所示；其中各該天線30是由各該穿孔52對外露出如圖5所示。

各該導電柱60是成型於各該穿孔52中，各該導電柱60是與各該天線30電性連結如圖6所示。

各該第一導接線路70是由填注設於各該第二凹槽51的金屬膏70a所構成，各該第一導接線路70是分別與各該裸晶40的各該晶墊43電性連結如圖8所示。

該第三介電層80是設於該第二介電層50上，該第三介電層80具有水平方向延伸地成型的多條第三凹槽81，各該第三凹槽81是與各該第二凹槽51連通如圖9所示。

各該第二導接線路90是由填注設於各該第三凹槽81內的金屬膏90a所構成，各該第二導接線路90是與各該第一導接線路70電性連結、及與各該導電柱60電性連結如圖11所示。

該外護層100是設於該第三介電層80上，該外護層100具有多個開口101且其中至少一該開口101是位於該裸晶40的該第二面42上的該晶片區域1a的周圍如圖12所示；其中各該第二導接線路90是由各該開口101供對外露出而在各該開口101內形成一銲墊91如圖12所示。在圖12中該外護層100所具有的各該開口101是以4個該開口101為例說明但非用以限制本發明。

各該裸晶40是依序經由各該第一導接線路70及各該導電柱60而與各該天線30電性連結，供用以處理該天線30的輻射或電磁信號的接收與發射如圖12所示。

該裸晶40能依序經由各該晶墊43、各該第一導接線路70、各該第二導接線路90及位於該裸晶40的該第二面上的該晶片區域1a的周圍的各該銲墊91以對外電性連結，藉此形成該扇出型晶圓級封裝單元1如圖12所示。

該扇出型晶圓級封裝單元1的製造方法是包含下列步驟：

步驟S1：提供一載板10如圖2所示。

步驟S2：在該載板10上設置一第一介電層20，並在該第一介電層20上成型多個第一凹槽21如圖2所示。

步驟S3：在各該第一凹槽21內成型一天線30如圖3所示。

步驟S4：將自至少一晶圓(Wafer)上所分割下來的多個裸晶(Die)40間隔地設置於該第一介電層20及各該天線30上如圖4所示；其中各該裸晶40具有一第一面41及相對的一第二面42，各該裸晶40的該第一面41是設於該第一介電層20及各該天線30上，各該裸晶40的該第二面42上具有多個晶墊43，且該第二面42的垂直晶片區域界定為一晶片區域1a如圖4所示。

步驟S5：利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在各該裸晶40的該第二面42上製作成型多條第一導接線路70：先在該第一介電層20、各該天線30及各該裸晶40上鋪設一第二介電層50如圖5所示，接著在該第二介電層50上水平方向地成型多條第二凹槽51及多個穿孔52，並使各該裸晶40的各該晶墊43能由各該第二凹槽51對外露出及各該天線30是由各該穿孔52對外露出如圖5所示，之後先在各該穿孔52中成型一導電柱60(如圖6所示)後再將金屬膏70a填注於各該第二凹槽51中，且金屬膏70a的厚度高於該第二介電層50的表面如圖7所示，最後將高於該第二介電層50的表面的金屬膏70a進行研磨，以使金屬膏70a的表面與該第二介電層50的表面齊平而構成多條該第一導接線路70如圖8所示。

步驟S6：利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在該第二介電層50及各該第一導接線路70上製作成型多條第二導接線路90：先在該第二介電層50及各該第一導接線路70上鋪設一第三介電層80如圖9所示，接著在該第三介電層80上水平方向地成型多條第三凹槽81，並使各該第一導接線路70能由各該第三凹槽81對外露出如圖9所示，之後將金屬膏90a填注於各該第三凹槽81中，且金屬膏90a的厚度高於該第三介電層80的表面如圖10所示，最後將高於該第三介電層80的表面的金屬膏90a進行研磨，以使金屬膏90a的表面與該第三介電層80的表面齊平而構成多條該第二導接線路90如圖11所示。

步驟S7：在該第三介電層80上鋪設一外護層100如圖12所示。

步驟S8：在該外護層100成型多個開口101並使其中至少一該開口101成型於該裸晶40的該第二面42上的該晶片區域1a的周圍，使得各該第二導接線路90能由各該開口101對外露出而在各該開口101內形成一銲墊91如圖12所示。

步驟S9：進行分割作業以分割形成多個扇出型晶圓級封裝單元1如圖12所示。在圖12中所示的各該扇出型晶圓級封裝單元1是以一個扇出型晶圓級封裝單元1為例說明但非用以限制本發明。

上述該扇出型晶圓級封裝單元1的製造方法中的步驟S5至步驟S6的製程，可視為是製作該扇出型晶圓級封裝單元1的重佈線層(RDL，Redistribution Layer)的關鍵步驟，其中步驟S5是利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在各該裸晶40的該第二面42上製作成型多條該第一導接線路70，步驟S6是利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在該第二介電層50及各該第一導接線路70上製作成型多條第二該導接線路90，由於步驟S5至步驟S6均是容易精密實施的製程，因此製程較為 簡化，足以使重佈線層(RDL，Redistribution Layer)中的各導接線路在產生XY平面電性延伸及互聯作用的狀態下，同時也使製作完成的該扇出型晶圓級封裝單元1仍能保持或達成一定程度的輕薄短小的具體功效。

參考圖1，該載板10是包含矽(Si)載板、玻璃載板、或陶瓷載板但不限制。

參考圖8，構成各該第一導接線路70的金屬膏70a是包含銀膏、奈米銀膏、銅膏或奈米銅膏但不限制。所述的奈米銀膏材料具有低成本、高傳導率及能夠低溫燒結等特性，但由於奈米銀膏材料為現有常見的材料，在此不再贅述。

參考圖11，構成各該第二導接線路90的金屬膏90a是包含銀膏、奈米銀膏、銅膏或奈米銅膏但不限制。

參考圖4，各該裸晶40的該第一面41進一步是利用一晶片黏結薄膜(DAF，Die Attach Film)110而設置於該第一介電層20及各該天線30上但不限制。

參考圖13，各該開口101上進一步設有一錫球120但不限制，各該錫球120能與各該開口101內的各該銲墊91電性連結。

參考圖1，該扇出型晶圓級封裝單元1進一步能利用各該錫球120以電性連結地設置於一印刷電路板(PCB，Printed circuit board)2上但不限制。

本發明的該扇出型晶圓級封裝單元1與現有的扇出型晶圓級封裝單元技術比較，具有以下的優點：

(1)本發明該扇出型晶圓級封裝單元1的製造方法中的步驟S5至步驟S6，與現有的扇出型晶圓級封裝單元的相關製造技術相比，本發明是藉由RDL中各導接線路的製作使RDL中的各導接線路在產生XY平面電性延伸及互聯作用的狀態下，同時也能保持或達成一定程度的輕薄短小功效，均是簡化 且容易精密實施的步驟，尤其有利於降低封裝單元的厚度，因此本發明的製程不但較為簡化而節省成本，且可有效提昇該扇出型晶圓級封裝單元1的使用效率及信賴度。

(2)本發明的各導接線路的成型方法，是利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在各該裸晶40的該第二面42上製作成型多條該第一導接線路70，以及是利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在該第二介電層50及各該第一導接線路70上製作成型多條第二該導接線路90，因此本發明能有效地解決現有的扇出型封裝技術在製作各導接線路時易產生較高製造成本及不利於環保的問題。

(3)本發明的各該天線30是內嵌於該扇出型晶圓級封裝單元1內部，而非待封裝完成後才由外部另外加設，有助於減化製程並且降低封裝產品整體的厚度，滿足電子產品整體的輕、薄、短、小設計的需求。

以上僅為本發明的優選實施例，對本發明而言僅是說明性的，而非限制性的；本領域普通技術人員理解，在本發明申請專利範圍所限定的精神和範圍內可對其進行許多改變，修改，甚至等效變更，但都將落入本發明的保護範圍內。

1:扇出型晶圓級封裝單元

10:載板

20:第一介電層

30:天線

40:裸晶

42:第二面

43:晶墊

50:第二介電層

60:導電柱

70:第一導接線路

80:第三介電層

90:第二導接線路

91:銲墊

100:外護層

101:開口

110:晶片黏結薄膜

120:錫球

2:印刷電路板

Claims (7)

1. 一種扇出型晶圓級封裝單元，其包含： 一載板； 一第一介電層，其是設於該載板上，該第一介電層具有水平方向延伸地成型的至少一第一凹槽； 至少一天線，各該天線是設於各該第一凹槽內； 至少一裸晶（Die），各該裸晶是自一晶圓（Wafer）上所分割而成，各該裸晶具有一第一面及相對的一第二面，各該裸晶的該第一面是固定設於該第一介電層及各該天線上，各該裸晶的該第二面上具有多個晶墊，且該第二面的垂直晶片區域界定為一晶片區域； 一第二介電層，其是設於該第一介電層、各該天線及各該裸晶的該第二面上，該第二介電層具有水平方向延伸地成型的多條第二凹槽、及貫穿該第二介電層的至少一穿孔；其中各該裸晶的各該晶墊是由各該第二凹槽對外露出；其中各該天線是由各該穿孔對外露出； 至少一導電柱，各該導電柱是成型於各該穿孔中，各該導電柱是與各該天線電性連結； 多條第一導接線路，各該第一導接線路是由填注設於各該第二凹槽的金屬膏所構成，各該第一導接線路是分別與各該裸晶的各該晶墊電性連結； 一第三介電層，其是設於該第二介電層上，該第三介電層具有水平方向延伸地成型的多條第三凹槽，各該第三凹槽是與各該第二凹槽連通； 多條第二導接線路，各該第二導接線路是由填注設於各該第三凹槽內的金屬膏所構成，各該第二導接線路是與各該第一導接線路電性連結、及與各該導電柱電性連結；及 一外護層，其是設於該第三介電層上，該外護層具有多個開口且其中至少一該開口是位於該裸晶的該第二面上的該晶片區域的周圍；其中各該第二導接線路是由各該開口供對外露出而在各該開口內形成一銲墊； 其中各該裸晶是依序經由各該第一導接線路及各該導電柱而與各該天線電性連結； 其中該裸晶能依序經由各該晶墊、各該第一導接線路、各該第二導接線路及位於該裸晶的該第二面上的該晶片區域的周圍的各該銲墊以對外電性連結，藉此形成該扇出型晶圓級封裝單元； 其中該扇出型晶圓級封裝單元的製造方法是包含下列步驟： 步驟S1：提供一載板； 步驟S2：在該載板上設置一第一介電層，並在該第一介電層上成型多個第一凹槽； 步驟S3：在各該第一凹槽內成型一天線； 步驟S4：將自至少一晶圓（Wafer）上所分割下來的多個裸晶（Die）間隔地設置於該第一介電層及各該天線上；其中各該裸晶具有一第一面及相對的一第二面，各該裸晶的該第一面是設於該第一介電層及各該天線上，各該裸晶的該第二面上具有多個晶墊，且該第二面的垂直晶片區域界定為一晶片區域； 步驟S5：利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在各該裸晶的該第二面上製作成型多條第一導接線路：先在該第一介電層、各該天線及各該裸晶上鋪設一第二介電層，接著在該第二介電層上水平方向地成型多條第二凹槽及多個穿孔，並使各該裸晶的各該晶墊能由各該第二凹槽對外露出及各該天線是由各該穿孔對外露出，之後先在各該穿孔中成型一導電柱後再將金屬膏填注於各該第二凹槽中，且金屬膏的厚度高於該第二介電層的表面，最後將高於該第二介電層的表面的金屬膏進行研磨，以使金屬膏的表面與該第二介電層的表面齊平而構成多條該第一導接線路； 步驟S6：利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在該第二介電層及各該第一導接線路上製作成型多條第二導接線路：先在該第二介電層及各該第一導接線路上鋪設一第三介電層，接著在該第三介電層上水平方向地成型多條第三凹槽，並使各該第一導接線路能由各該第三凹槽對外露出，之後將金屬膏填注於各該第三凹槽中，且金屬膏的厚度高於該第三介電層的表面，最後將高於該第三介電層的表面的金屬膏進行研磨，以使金屬膏的表面與該第三介電層的表面齊平而構成多條該第二導接線路； 步驟S7：在該第三介電層上鋪設一外護層； 步驟S8：在該外護層成型多個開口並使其中至少一該開口成型於該裸晶的該第二面上的該晶片區域的周圍，使得各該第二導接線路能由各該開口對外露出而在各該開口內形成一銲墊；及 步驟S9：進行分割作業以分割形成多個扇出型晶圓級封裝單元。
2. 如請求項1所述之扇出型晶圓級封裝單元，其中該載板是包含矽（Si）載板、玻璃載板、或陶瓷載板。
3. 如請求項1所述之扇出型晶圓級封裝單元，其中構成各該第一導接線路的金屬膏是包含銀膏、奈米銀膏、銅膏或奈米銅膏。
4. 如請求項1所述之扇出型晶圓級封裝單元，其中構成各該第二導接線路的金屬膏是包含銀膏、奈米銀膏、銅膏或奈米銅膏。
5. 如請求項1所述之扇出型晶圓級封裝單元，其中各該裸晶的該第一面進一步是利用一晶片黏結薄膜（DAF，Die Attach Film）而設置於該第一介電層及各該天線上。
6. 如請求項1所述之扇出型晶圓級封裝單元，其中各該開口上進一步設有一錫球，各該錫球能與各該開口內的各該銲墊電性連結。
7. 如請求項6所述之扇出型晶圓級封裝單元，其中該扇出型晶圓級封裝單元能利用各該錫球以電性連結地設置於一印刷電路板（PCB，Printed circuit board）上。