TWI878185B - 扇出型晶圓級封裝單元 - Google Patents

Abstract

一種扇出型晶圓級封裝單元包括一載板、一第一介電層、多條第一導接線路、至少一第一裸晶（Die）、一第二介電層、至少一導電柱、多條第二導接線路、一第三介電層、多條第三導接線路及至少一第二裸晶；其中各該第一裸晶及各該第二裸晶能經由各該第一裸晶的第二面上的晶片區域的周圍的各該第一銲墊以對外電性連結；其中各該第一導接線路、各該第二導接線路及各該第三導接線路是利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術製成，以解決現有的扇出型封裝技術在製作各導接線路時易產生較高製造成本且不利於環保的問題。

Description

扇出型晶圓級封裝單元

本發明是一種封裝單元，尤指一種扇出型晶圓級封裝單元。

在先進封裝的FOWLP中，重佈線層(RDL，redistribution layer)最為關鍵，因為RDL中的各導接線路能使裸晶上的多個晶墊產生XY平面電性延伸及互聯的作用供可在該裸晶的周圍形成較分散的多個銲墊，藉此能有效提昇各導接線路的設計空間及信賴度，但如何使RDL中的各導接線路在產生XY平面電性延伸及互聯作用的狀態下同時也能保持或達成一定程度的輕薄短小功效，則RDL中各導接線路的製作最為關鍵。

然而，現有的FOWLP封裝技術所應用的RDL技術中的各導接線路成型方式是採用化鍍成型技藝或電鍍成型技藝來製作，如此一來除了材料成本及製作成本相對較高之外，現有的技術中的製程亦不符合或不利於環保的要求。

此外，當FOWLP封裝單元需要增加效能或運算能力時，勢必需要額外增加裸晶的數量，如何進行封裝單元內部的裸晶及外部裸晶之間的對外或對內的電性連結，亦是需要解決的重要問題。

本發明之主要目的在於提供一種扇出型晶圓級封裝單元包括一載板、一第一介電層、多條第一導接線路、至少一第一裸晶(Die)、一第二介 電層、至少一導電柱、多條第二導接線路、一第三介電層、多條第三導接線路及至少一第二裸晶；其中各該第一裸晶及各該第二裸晶能經由各該第一裸晶的第二面上的晶片區域的周圍的各該第一銲墊以對外電性連結；其中各該第一導接線路、各該第二導接線路及各該第三導接線路是利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術製成，有效地解決現有的模組中的扇出型封裝技術在製作各導接線路時易產生較高製造成本且不利於環保的問題。

為達成上述目的，本發明提供一種扇出型晶圓級封裝單元，該扇出型晶圓級封裝單元包含一載板、一第一介電層、多條第一導接線路、至少一第一裸晶(Die)、一第二介電層、至少一導電柱、多條第二導接線路、一第三介電層、多條第三導接線路及至少一第二裸晶；其中該載板具有一第一面及相對的一第二面，其中該載板的該第二面上設有一載板介電層；其中該第一介電層是設於該載板的該載板介電層上，該第一介電層具有水平方向延伸地成型的至少一第一凹槽；其中各該第一導接線路是由填注設於各該第一凹槽的金屬膏所構成；其中各該第一裸晶是自一晶圓(Wafer)上所分割而成，各該第一裸晶具有一第一面及相對的一第二面，各該第一裸晶的該第一面上具有多個第一晶墊，各該第一裸晶的該第二面的垂直晶片區域界定為一晶片區域，其中各該第一裸晶具有至少一貫穿各該第一裸晶的該第一面及該第二面的晶片導電柱，使得各該第一裸晶的該第一面能藉由各該晶片導電柱電性連結至各該第一裸晶的該第二面，其中各該第一裸晶是利用覆晶技藝將各該第一裸晶的該第一面覆設在各該第一導接線路上，使得各該第一裸晶的各該晶墊與各該第一導接線路電性連結；其中該第二介電層是設於該第一介電層上並包覆住各該第一裸晶，該第二介電層具有水平方向延伸地成型的至少一第二凹槽及至少一穿孔，各該第 二凹槽與各該穿孔連通，各該穿孔是連通至各該第一凹槽；其中各該導電柱是成型於各該穿孔中，並且由各該穿孔對外露出，其中各該導電柱是與各該第一導接線路電性連結；其中各該第二導接線路是由填注設於各該第二凹槽的金屬膏所構成，其中各該第二導接線路是與各該導電柱電性連結；其中該第三介電層是設於該第二介電層及各該第二導接線路上，該第三介電層具有水平方向延伸地成型的至少一開口；其中各該第三導接線路是由填注設於各該開口的金屬膏所構成，其中至少一該開口是位於各該第一裸晶的該第二面上的該晶片區域的周圍，其中各該第三導接線路是由各該開口供對外露出而在各該開口內形成一第一銲墊，其中各該第三導接線路是與各該第二導接線路電性連結；其中各該第二裸晶是自一晶圓上所分割而成，各該第二裸晶具有一第一面及相對的一第二面，各該第二裸晶的該第一面上具有多個晶墊，其中各該第二裸晶具有至少一貫穿各該第二裸晶的該第一面及該第二面的晶片導電柱，使得各該第二裸晶的該第一面能藉由各該晶片導電柱電性連結至各該第二裸晶的該第二面，其中各該第二裸晶是利用覆晶技藝將各該第二裸晶的該第一面覆設在各該第三導接線路上，使得各該第二裸晶的各該晶墊與各該第三導接線路電性連結；其中各該第二裸晶能依序經由各該第二裸晶的各該晶墊、各該第三導接線路、各該第二導接線路、各該導電柱、各該第一導接線路及各該第一裸晶的各該晶墊以與各該第一裸晶電性連結：其中各該第二裸晶能依序經由各該第二裸晶的各該晶墊、各該第三導接線路、各該第二導接線路、各該第三導接線路及位於各該第一裸晶的該第二面上的該晶片區域的周圍的各該第一銲墊以對外電性連結；其中各該第一裸晶能依序經由各該第一裸晶的各該晶墊、各該第一導接線路、各該導電柱、各該第二導接線路、各該第三導接線路及位於各該第一裸晶的該 第二面上的該晶片區域的周圍的各該第一銲墊以對外電性連結，藉此形成該扇出型晶圓級封裝單元；其中該扇出型晶圓級封裝單元的製造方法是包含下列步驟：步驟S1：提供一載板，其中該載板具有一第一面及相對的一第二面，其中該載板的該第二面上設有一載板介電層；步驟S2：利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在該載板的該載板介電層上成型多條第一導接線路，先在該載板的該第二面上鋪設一第一介電層，接著在該第一介電層上水平方向地成型多條第一凹槽，之後將金屬膏填注於各該第一凹槽中，且金屬膏的厚度高於該第一介電層的表面，最後將高於該第一介電層的表面的金屬膏進行研磨，以使金屬膏的表面與該第一介電層的表面齊平而構成多條該第一導接線路；步驟S3：將自至少一晶圓(Wafer)上所分割下來的多個第一裸晶(Die)間隔地設置於該載板的該第二面上，其中各該第一裸晶具有一第一面及相對的一第二面，各該第一裸晶的該第一面上具有多個第一晶墊，各該第一裸晶的該第二面的垂直晶片區域界定為一晶片區域，其中各該第一裸晶具有至少一貫穿各該第一裸晶的該第一面及該第二面的晶片導電柱，其中各該第一裸晶是利用覆晶技藝將各該第一裸晶的該第一面覆設在各該第一導接線路上，使得各該第一裸晶的各該晶墊與各該第一導接線路電性連結；步驟S4：利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在各該第一裸晶的該第二面上製作成型多條第二導接線路，先在該載板的該第二面上及各該第一裸晶上鋪設一第二介電層，且該第二介電層包覆住各該第一裸晶，接著在該第二介電層上水平方向地成型多條第二凹槽、多個向下貫穿該第二介電層的穿孔，並使各該第一裸晶的各該晶墊能由各該第二凹槽對外露出，以及使各該穿孔與各該第一凹槽及各該第二凹槽連通，之後先在連通的各該穿孔中成型一導電柱後，再將金 屬膏填注於各該第二凹槽中，且金屬膏的厚度高於該第二介電層的表面，最後將高於該第二介電層的表面的金屬膏進行研磨，以使金屬膏的表面與該第二介電層的表面齊平而構成多條該第二導接線路；步驟S5：利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在該第二介電層上製作成型多條第三導接線路：先在該第二介電層上鋪設一第三介電層，接著在該第三介電層上水平方向地成型多個開口，之後將金屬膏填注於各該開口中，且金屬膏的厚度高於該第三介電層的表面，最後將高於該第三介電層的表面的金屬膏進行研磨，以使金屬膏的表面與該第三介電層的表面齊平而構成多條該第三導接線路，其中至少一該開口是位於各該第一裸晶的該第二面上的該晶片區域的周圍，其中各該第三導接線路是由各該開口供對外露出而在各該開口內形成一第一銲墊；步驟S6：將自至少一晶圓上所分割下來的多個第二裸晶間隔地設置於各該第三導接線路上，其中各該第二裸晶具有一第一面及相對的一第二面，各該第二裸晶的該第一面上具有多個晶墊，其中各該第二裸晶具有至少一貫穿各該第二裸晶的該第一面及該第二面的晶片導電柱，其中各該第二裸晶是利用覆晶技藝將各該第二裸晶的該第一面覆設在各該第三導接線路上，使得各該第二裸晶的各該晶墊與各該第三導接線路電性連結；及步驟S7：進行分割作業以分割形成多個扇出型晶圓級封裝單元。

在本發明一較佳實施例中，該載板是包含矽(Si)載板、玻璃載板、或陶瓷載板。

在本發明一較佳實施例中，構成各該第一導接線路的金屬膏是包含銀膏、奈米銀膏、銅膏或奈米銅膏，其中構成各該第二導接線路的金屬膏是 包含銀膏、奈米銀膏、銅膏或奈米銅膏，其中構成各該第三導接線路的金屬膏是包含銀膏、奈米銀膏、銅膏或奈米銅膏。

在本發明一較佳實施例中，各該開口上進一步設有一錫球，各該錫球能與各該開口內的各該第一銲墊電性連結。

在本發明一較佳實施例中，該扇出型晶圓級封裝單元能利用各該錫球以電性連結地設置於一印刷電路板(PCB，Printed circuit board)上。

本發明更提供一種扇出型晶圓級封裝單元，該扇出型晶圓級封裝單元包含一載板、一第一介電層、多條第一導接線路、至少一第一裸晶(Die)、一第二介電層、至少一導電柱、多條第二導接線路、一第三介電層、多條第三導接線路及至少一第二裸晶；其中該載板具有一第一面及相對的一第二面，其中該載板的該第二面上設有一載板介電層，其中該載板更具有至少一貫穿該載板的該載板介電層、該第一面及該第二面的載板導電柱，其中各該載板導電柱是由該載板供對外露出而在該載板上形成一第二銲墊；其中該第一介電層是設於該載板的該載板介電層上，該第一介電層具有水平方向延伸地成型的至少一第一凹槽；其中各該第一導接線路是由填注設於各該第一凹槽的金屬膏所構成，其中各該第一導接線路是與各該載板導電柱電性連結；其中各該第一裸晶是自一晶圓(Wafer)上所分割而成，各該第一裸晶具有一第一面及相對的一第二面，各該第一裸晶的該第一面上具有多個第一晶墊，各該第一裸晶的該第二面的垂直晶片區域界定為一晶片區域，其中各該第一裸晶具有至少一貫穿各該第一裸晶的該第一面及該第二面的晶片導電柱，使得各該第一裸晶的該第一面能藉由各該晶片導電柱電性連結至各該第一裸晶的該第二面，其中各該第一裸晶是利用覆晶技藝將各該第一裸晶的該第一面覆設在各該第一導接線路上，使 得各該第一裸晶的各該晶墊與各該第一導接線路電性連結；其中該第二介電層是設於該第一介電層上並包覆住各該第一裸晶，該第二介電層具有水平方向延伸地成型的至少一第二凹槽及至少一穿孔，各該第二凹槽與各該穿孔連通，各該穿孔是連通至各該第一凹槽；其中各該導電柱是成型於各該穿孔中，並且由各該穿孔對外露出，其中各該導電柱是與各該第一導接線路電性連結；其中各該第二導接線路是由填注設於各該第二凹槽的金屬膏所構成，其中各該第二導接線路是與各該導電柱電性連結；其中該第三介電層是設於該第二介電層及各該第二導接線路上，該第三介電層具有水平方向延伸地成型的至少一開口；其中各該第三導接線路是由填注設於各該開口的金屬膏所構成，其中至少一該開口是位於各該第一裸晶的該第二面上的該晶片區域的周圍，其中各該第三導接線路是由各該開口供對外露出而在各該開口內形成一第一銲墊，其中各該第三導接線路是與各該第二導接線路電性連結；其中各該第二裸晶是自一晶圓上所分割而成，各該第二裸晶具有一第一面及相對的一第二面，各該第二裸晶的該第一面上具有多個晶墊，其中各該第二裸晶具有至少一貫穿各該第二裸晶的該第一面及該第二面的晶片導電柱，使得各該第二裸晶的該第一面能藉由各該晶片導電柱電性連結至各該第二裸晶的該第二面，其中各該第二裸晶是利用覆晶技藝將各該第二裸晶的該第一面覆設在各該第三導接線路上，使得各該第二裸晶的各該晶墊與各該第三導接線路電性連結；其中各該第二裸晶能依序經由各該第二裸晶的各該晶墊、各該第三導接線路、各該第二導接線路、各該導電柱、各該第一導接線路及各該第一裸晶的各該晶墊以與各該第一裸晶電性連結：其中各該第二裸晶能依序經由各該第二裸晶的各該晶墊、各該第三導接線路、各該第二導接線路、各該第三導接線路及位於各該第一裸晶的該第二面上的該晶 片區域的周圍的各該第一銲墊以對外電性連結；其中各該第二裸晶能依序經由各該第二裸晶的各該晶墊、各該第三導接線路、各該第二導接線路、各該導電柱、各該第一導接線路、各該載板導電柱及各該第二銲墊對外電性連結：其中各該第一裸晶能依序經由各該第一裸晶的各該晶墊、各該第一導接線路、各該載板導電柱及各該第二銲墊對外電性連結：其中各該第一裸晶能依序經由各該第一裸晶的各該晶墊、各該第一導接線路、各該導電柱、各該第二導接線路、各該第三導接線路及位於各該第一裸晶的該第二面上的該晶片區域的周圍的各該第一銲墊以對外電性連結，藉此形成該扇出型晶圓級封裝單元；其中該扇出型晶圓級封裝單元的製造方法是包含下列步驟：步驟S1：提供一載板；其中該載板具有一第一面及相對的一第二面，其中該載板的該第二面上設有一載板介電層，其中該載板更具有至少一貫穿該載板的該載板介電層、該第一面及該第二面的載板導電柱，其中各該載板導電柱是由該載板供對外露出而在該載板上形成一第二銲墊；步驟S2：利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在該載板的該載板介電層上成型多條第一導接線路，先在該載板的該第二面上鋪設一第一介電層，接著在該第一介電層上水平方向地成型多條第一凹槽，之後將金屬膏填注於各該第一凹槽中，且金屬膏的厚度高於該第一介電層的表面，最後將高於該第一介電層的表面的金屬膏進行研磨，以使金屬膏的表面與該第一介電層的表面齊平而構成多條該第一導接線路；步驟S3：將自至少一晶圓(Wafer)上所分割下來的多個第一裸晶(Die)間隔地設置於該載板的該第二面上；其中各該第一裸晶具有一第一面及相對的一第二面，各該第一裸晶的該第一面上具有多個第一晶墊，各該第一裸晶的該第二面的垂直晶片區域界定為一晶片區域，其中各該第一裸晶具有至少一貫穿各該第一裸晶的 該第一面及該第二面的晶片導電柱，其中各該第一裸晶是利用覆晶技藝將各該第一裸晶的該第一面覆設在各該第一導接線路上，使得各該第一裸晶的各該晶墊與各該第一導接線路電性連結；步驟S4：利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在各該第一裸晶的該第二面上製作成型多條第二導接線路：先在該載板的該第二面上及各該第一裸晶上鋪設一第二介電層，且該第二介電層包覆住各該第一裸晶，接著在該第二介電層上水平方向地成型多條第二凹槽、多個向下貫穿該第二介電層的穿孔，並使各該第一裸晶的各該晶墊能由各該第二凹槽對外露出，以及使各該穿孔與各該第一凹槽及各該第二凹槽連通，之後先在連通的各該穿孔中成型一導電柱後，再將金屬膏填注於各該第二凹槽中，且金屬膏的厚度高於該第二介電層的表面，最後將高於該第二介電層的表面的金屬膏進行研磨，以使金屬膏的表面與該第二介電層的表面齊平而構成多條該第二導接線路；步驟S5：利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在該第二介電層上製作成型多條第三導接線路：先在該第二介電層上鋪設一第三介電層，接著在該第三介電層上水平方向地成型多個開口，之後將金屬膏填注於各該開口中，且金屬膏的厚度高於該第三介電層的表面，最後將高於該第三介電層的表面的金屬膏進行研磨，以使金屬膏的表面與該第三介電層的表面齊平而構成多條該第三導接線路，其中至少一該開口是位於各該第一裸晶的該第二面上的該晶片區域的周圍，其中各該第三導接線路是由各該開口供對外露出而在各該開口內形成一第一銲墊；步驟S6：將自至少一晶圓上所分割下來的多個第二裸晶間隔地設置於各該第三導接線路上，其中各該第二裸晶具有一第一面及相對的一第二面，各該第二裸晶的該第一面上具有多個晶墊，其中各該第二裸晶具有至少一貫穿各該第二裸晶的該第一面及 該第二面的晶片導電柱，其中各該第二裸晶是利用覆晶技藝將各該第二裸晶的該第一面覆設在各該第三導接線路上，使得各該第二裸晶的各該晶墊與各該第三導接線路電性連結；及步驟S7：進行分割作業以分割形成多個扇出型晶圓級封裝單元。

在本發明另一較佳實施例中，該載板是包含矽(Si)載板、玻璃載板、或陶瓷載板。

在本發明另一較佳實施例中，構成各該第一導接線路的金屬膏是包含銀膏、奈米銀膏、銅膏或奈米銅膏，其中構成各該第二導接線路的金屬膏是包含銀膏、奈米銀膏、銅膏或奈米銅膏，其中構成各該第三導接線路的金屬膏是包含銀膏、奈米銀膏、銅膏或奈米銅膏。

在本發明另一較佳實施例中，各該第二銲墊上進一步設有一錫球，各該錫球能與各該第二銲墊電性連結。

在本發明另一較佳實施例中，該扇出型晶圓級封裝單元能利用各該錫球以電性連結地設置於一印刷電路板(PCB，Printed circuit board)上。

1:扇出型晶圓級封裝單元

1a:晶片區域

10:載板

11:第一面

12:第二面

13:載板介電層

14:載板導電柱

15:第二銲墊

20:第一介電層

21:第一凹槽

30:第一導接線路

30a:金屬膏

40:第一裸晶

41:第一面

42:第二面

43:第一晶墊

44:晶片導電柱

50:第二介電層

51:第二凹槽

52:穿孔

60:導電柱

70:第二導接線路

70a:金屬膏

80:第三介電層

81:開口

90:第三導接線路

90a:金屬膏

91:第一銲墊

100:第二裸晶

101:第一面

102:第二面

103:晶墊

104:晶片導電柱

110:錫球

2:印刷電路板

圖1是本發明的扇出型晶圓級封裝單元的應用實施例的側視剖面的平面示意圖。

圖2是本案第一實施例的載板的側視剖面的平面示意圖。

圖3是在圖2中的載板上設置第一介電層的側視剖面的平面示意圖。

圖4是在圖3中的第一凹槽中填滿金屬膏的側視剖面的平面示意圖。

圖5是將圖4中的金屬膏研磨形成第一導接線路的側視剖面的平面示意圖。

圖6是在圖5中的第一導接線路上設置第一裸晶的側視剖面的平面示意圖。

圖7是在圖6中的第一裸晶上設置第二介電層的側視剖面的平面示意圖。

圖8是在圖7中的穿孔設置導電柱的側視剖面的平面示意圖。

圖9是在圖8中的第二凹槽中填滿金屬膏的側視剖面的平面示意圖。

圖10是將圖9中的金屬膏研磨形成第二導接線路的側視剖面的平面示意圖。

圖11是在圖10中的第二導接線路上設置第三介電層的側視剖面的平面示意圖。

圖12是在圖11中的第三凹槽中填滿金屬膏的側視剖面的平面示意圖。

圖13是將圖12中的金屬膏研磨形成第三導接線路的側視剖面的平面示意圖。

圖14是在圖13中的第三導接線路上設置第二裸晶的側視剖面的平面示意圖。

圖15是在圖14中的第一銲墊上設置錫球的側視剖面的平面示意圖。

圖16是本發明的扇出型晶圓級封裝單元的另一應用實施例的側視剖面的平面示意圖。

圖17是本案第二實施例的載板的側視剖面的平面示意圖。

圖18是在圖17中的載板上設置第一介電層的側視剖面的平面示意圖。

圖19是在圖18中的第一凹槽中填滿金屬膏的側視剖面的平面示意圖。

圖20是將圖19中的金屬膏研磨形成第一導接線路的側視剖面的平面示意圖。

圖21是在圖20中的第一導接線路上設置第一裸晶的側視剖面的平面示意圖。

圖22是在圖21中的第一裸晶上設置第二介電層的側視剖面的平面示意圖。

圖23是在圖22中的穿孔設置導電柱的側視剖面的平面示意圖。

圖24是在圖23中的第二凹槽中填滿金屬膏的側視剖面的平面示意圖。

圖25是將圖24中的金屬膏研磨形成第二導接線路的側視剖面的平面示意圖。

圖26是在圖25中的第二導接線路上設置第三介電層的側視剖面的平面示意圖。

圖27是在圖26中的第三凹槽中填滿金屬膏的側視剖面的平面示意圖。

圖28是將圖27中的金屬膏研磨形成第三導接線路的側視剖面的平面示意圖。

圖29是在圖28中的第三導接線路上設置第二裸晶的側視剖面的平面示意圖。

圖30是在圖29中的第一銲墊上設置錫球的側視剖面的平面示意圖。

配合圖示，將本發明的結構及其技術特徵詳述如後，其中各圖示只用以說明本發明的結構關係及相關功能，因此各圖示中各元件的尺寸並非依實際比例畫製且非用以限制本發明。

參考圖1、15、16及30，本發明提供一種扇出型晶圓級封裝單元1，該扇出型晶圓級封裝單元1包含一載板10、一第一介電層20、多條第一導接線路30、至少一第一裸晶(Die)40、一第二介電層50、至少一導電柱60、多條第二導接線路70、一第三介電層80、多條第三導接線路90及至少一第二裸晶100，根據其中的該載板10的型態及該扇出型晶圓級封裝單元1對外電性連結的方式的不同，本案更進一步能分為第一實施例(如圖1及15所示)及第二實施例(如圖16及30所示)但不限制，以下將分別說明。

如圖1及15中所示的實施例的為本案的該扇出型晶圓級封裝單元1的第一實施例。

該載板10具有一第一面11及相對的一第二面12，其中該載板的該第二面12上設有一載板介電層13如圖2所示。

該第一介電層20是設於該載板10的該載板介電層13上，該第一介電層20具有水平方向延伸地成型的至少一第一凹槽21如圖3所示。

各該第一導接線路30是由填注設於各該第一凹槽21的金屬膏30a所構成如圖5所示。

各該第一裸晶40是自一晶圓(Wafer)上所分割而成，各該第一裸晶40具有一第一面41及相對的一第二面42，各該第一裸晶40的該第一面41上具有多個第一晶墊43，各該第一裸晶40的該第二面42的垂直晶片區域界定為一晶片區域1a如圖6所示；其中各該第一裸晶40具有至少一貫穿各該第一裸晶40的該第一面41及該第二面42的晶片導電柱44，使得各該第一裸晶40的該第一面41能藉由各該晶片導電柱44電性連結至各該第一裸晶40的該第二面42如圖6所示；其中各該第一裸晶40是利用覆晶技藝將各該第一裸晶40的該第一面41覆設在各該第一導接線路30上，使得各該第一裸晶40的各該晶墊43與各該第一導接 線路30電性連結如圖6所示。在圖6所示的實施例中，各該第一裸晶40具有2個該晶片導電柱44但非用以限制本案。

該第二介電層50是設於該第一介電層20上並包覆住各該第一裸晶40，該第二介電層50具有水平方向延伸地成型的至少一第二凹槽51及至少一穿孔52，各該第二凹槽51與各該穿孔52連通，各該穿孔52是連通至各該第一凹槽21如圖7所示。

各該導電柱60是成型於各該穿孔52中，並且由各該穿孔52對外露出如圖8所示；其中各該導電柱60是與各該第一導接線路30電性連結如圖8所示。

各該第二導接線路70是由填注設於各該第二凹槽51的金屬膏70a所構成如圖10所示；其中各該第二導接線路70是與各該導電柱60電性連結如圖10所示。

該第三介電層80是設於該第二介電層50及各該第二導接線路70上，該第三介電層80具有水平方向延伸地成型的至少一開口81如圖11所示。

各該第三導接線路90是由填注設於各該開口81的金屬膏90a所構成如圖13所示；其中至少一該開口81是位於各該第一裸晶40的該第二面42上的該晶片區域1a的周圍如圖14所示；其中各該第三導接線路90是由各該開口81供對外露出而在各該開口81內形成一第一銲墊91如圖14所示；其中各該第三導接線路90是與各該第二導接線路70電性連結如圖14所示。在圖13所示的實施例中，該扇出型晶圓級封裝單元1具有3個該開口81但非用以限制本案。

各該第二裸晶100是自一晶圓上所分割而成，各該第二裸晶100具有一第一面101及相對的一第二面102，各該第二裸晶100的該第一面101上具有多個晶墊103如圖14所示；其中各該第二裸晶100具有至少一貫穿各該第二裸晶100的該第一面101及該第二面102的晶片導電柱104，使得各該第二裸晶100的該第一面101能藉由各該晶片導電柱104電性連結至各該第二裸晶100的該第二 面102如圖14所示；其中各該第二裸晶100是利用覆晶技藝將各該第二裸晶100的該第一面101覆設在各該第三導接線路90上，使得各該第二裸晶100的各該晶墊103與各該第三導接線路90電性連結如圖14所示。在圖29所示的實施例中，各該第二裸晶100具有2個該晶片導電柱104但非用以限制本案。

各該第二裸晶100能依序經由各該第二裸晶100的各該晶墊103、各該第三導接線路90、各該第二導接線路70、各該導電柱60、各該第一導接線路30及各該第一裸晶40的各該晶墊以與各該第一裸晶40電性連結如圖14所示。

各該第二裸晶100能依序經由各該第二裸晶100的各該晶墊103、各該第三導接線路90、各該第二導接線路70、各該第三導接線路90及位於各該第一裸晶40的該第二面42上的該晶片區域1a的周圍的各該第一銲墊91以對外電性連結如圖14所示。

各該第一裸晶40能依序經由各該第一裸晶40的各該晶墊、各該第一導接線路30、各該導電柱60、各該第二導接線路70、各該第三導接線路90及位於各該第一裸晶40的該第二面42上的該晶片區域1a的周圍的各該第一銲墊91以對外電性連結，藉此形成該扇出型晶圓級封裝單元1如圖14所示。

該扇出型晶圓級封裝單元1的製造方法是包含下列步驟：

步驟S1：提供一載板10如圖2所示；其中該載板10具有一第一面11及相對的一第二面12：其中該載板10的該第二面12上設有一載板介電層13如圖2所示。

步驟S2：利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在該載板10的該載板介電層13上成型多條第一導接線路30：先在該載板10的該第二面12上鋪設一第一介電層20如圖3所示，接著在該第一介電層20上水平方向地成型多條第一凹槽21，之後將金屬膏30a填注於各該第一凹槽21中，且金屬膏30a的厚度高於該第一介電層20的表面如圖4所示，最後將高於該第一 介電層20的表面的金屬膏30a進行研磨，以使金屬膏30a的表面與該第一介電層20的表面齊平而構成多條該第一導接線路30如圖5所示。

步驟S3：將自至少一晶圓(Wafer)上所分割下來的多個第一裸晶(Die)40間隔地設置於該載板10的該第二面12上如圖6所示；其中各該第一裸晶40具有一第一面41及相對的一第二面42，各該第一裸晶40的該第一面41上具有多個第一晶墊43，各該第一裸晶40的該第二面42的垂直晶片區域界定為一晶片區域1a如圖6所示；其中各該第一裸晶40具有至少一貫穿各該第一裸晶40的該第一面41及該第二面42的晶片導電柱44如圖6所示；其中各該第一裸晶40是利用覆晶技藝將各該第一裸晶40的該第一面41覆設在各該第一導接線路30上，使得各該第一裸晶40的各該晶墊43與各該第一導接線路30電性連結如圖6所示。

步驟S4：利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在各該第一裸晶40的該第二面42上製作成型多條第二導接線路70：先在該載板10的該第二面12上及各該第一裸晶40上鋪設一第二介電層50，且該第二介電層50包覆住各該第一裸晶40如圖7所示，接著在該第二介電層50上水平方向地成型多條第二凹槽51、多個向下貫穿該第二介電層50的穿孔52，並使各該第一裸晶40的各該晶墊43能由各該第二凹槽51對外露出，以及使各該穿孔52與各該第一凹槽21及各該第二凹槽51連通如圖7所示，之後先在連通的各該穿孔52中成型一導電柱60後如圖8所示，再將金屬膏70a填注於各該第二凹槽51中，且金屬膏70a的厚度高於該第二介電層50的表面如圖9所示，最後將高於該第二介電層50的表面的金屬膏70a進行研磨，以使金屬膏70a的表面與該第二介電層50的表面齊平而構成多條該第二導接線路70如圖10所示。

步驟S5：利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在該第二介電層50上製作成型多條第三導接線路90：先在該第二介電層50上鋪設一第三介電層80，接著在該第三介電層80上水平方向地成型多個開 口81如圖11所示，之後將金屬膏90a填注於各該開口81中，且金屬膏90a的厚度高於該第三介電層80的表面如圖12所示，最後將高於該第三介電層80的表面的金屬膏90a進行研磨，以使金屬膏90a的表面與該第三介電層80的表面齊平而構成多條該第三導接線路90如圖13所示；其中至少一該開口81是位於各該第一裸晶40的該第二面42上的該晶片區域1a的周圍如圖14所示；其中各該第三導接線路90是由各該開口81供對外露出而在各該開口81內形成一第一銲墊91如圖14所示。

步驟S6：將自至少一晶圓上所分割下來的多個第二裸晶100間隔地設置於各該第三導接線路90上如圖14所示；其中各該第二裸晶100具有一第一面101及相對的一第二面102，各該第二裸晶100的該第一面101上具有多個晶墊103；其中各該第二裸晶100具有至少一貫穿各該第二裸晶100的該第一面101及該第二面102的晶片導電柱104如圖14所示；其中各該第二裸晶100是利用覆晶技藝將各該第二裸晶100的該第一面101覆設在各該第三導接線路90上，使得各該第二裸晶100的各該晶墊103與各該第三導接線路90電性連結如圖14所示。

步驟S7：進行分割作業以分割形成多個扇出型晶圓級封裝單元1如圖14所示。

上述該扇出型晶圓級封裝單元1的製造方法中的步驟S2、步驟S4及步驟S5的製程，可視為是製作該扇出型晶圓級封裝單元1的重佈線層(RDL，Redistribution Layer)的關鍵步驟，皆是利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在介電層上製作成型多條導接線路。由於步驟S2、步驟S4及步驟S5是容易精密實施的製程，因此製程較為簡化，足以使重佈線層(RDL，Redistribution Layer)中的各該第一導接線路30、各該第二導接線路70及各該第三導接線路90在產生XY平面電性延伸及互聯作用的狀態下，同時也使製作完成的該扇出型晶圓級封裝單元1仍能保持或達成一定程度的輕薄短小的具體功效。

參考圖2，該載板10是包含矽(Si)載板、玻璃載板、或陶瓷載板但不限制，以利於多元化的產品開發應用。

參考圖5，構成各該第一導接線路30的金屬膏30a是包含銀膏、奈米銀膏、銅膏或奈米銅膏但不限制，以利於多元化的產品開發應用。所述的奈米銀膏材料具有低成本、高傳導率及能夠低溫燒結等特性，但由於奈米銀膏材料為現有常見的材料，在此不再贅述。

參考圖10，構成各該第二導接線路70的金屬膏70a是包含銀膏、奈米銀膏、銅膏或奈米銅膏但不限制。

參考圖13，構成各該第三導接線路90的金屬膏90a是包含銀膏、奈米銀膏、銅膏或奈米銅膏但不限制。

參考圖15，各該開口81上進一步設有一錫球110但不限制，各該錫球110能與各該開口81內的各該第一銲墊91電性連結。

參考圖1，該扇出型晶圓級封裝單元1能利用各該錫球110以電性連結地設置於一印刷電路板(PCB，Printed circuit board)2上但不限制。

如圖16及30中所示的實施例的為本案的該扇出型晶圓級封裝單元1的第二實施例。

該載板10具有一第一面11及相對的一第二面12如圖17所示；其中該載板的該第二面12上設有一載板介電層13如圖17所示；其中該載板10更具有至少一貫穿該載板10的該載板介電層13、該第一面11及該第二面12的載板導電柱14如圖17所示；其中各該載板導電柱14是由該載板10的該第一面11供對外露出而在該載板10上形成一第二銲墊15如圖29所示。

該第一介電層20是設於該載板10的該載板介電層13上，該第一介電層20具有水平方向延伸地成型的至少一第一凹槽21如圖18所示。

各該第一導接線路30是由填注設於各該第一凹槽21的金屬膏30a所構成如圖20所示；其中各該第一導接線路30是與各該載板導電柱14電性連結如圖20所示。

各該第一裸晶40是自一晶圓(Wafer)上所分割而成，各該第一裸晶40具有一第一面41及相對的一第二面42，各該第一裸晶40的該第一面41上具有多個第一晶墊43，各該第一裸晶40的該第二面42的垂直晶片區域界定為一晶片區域1a如圖21所示；其中各該第一裸晶40具有至少一貫穿各該第一裸晶40的該第一面41及該第二面42的晶片導電柱44，使得各該第一裸晶40的該第一面41能藉由各該晶片導電柱44電性連結至各該第一裸晶40的該第二面42如圖21所示；其中各該第一裸晶40是利用覆晶技藝將各該第一裸晶40的該第一面41覆設在各該第一導接線路30上，使得各該第一裸晶40的各該晶墊43與各該第一導接線路30電性連結如圖21所示。在圖21所示的實施例中，各該第一裸晶40具有2個該晶片導電柱44但非用以限制本案。在圖21所示的實施例中，各該第一裸晶40具有2個該晶片導電柱44但非用以限制本案。

該第二介電層50是設於該第一介電層20上並包覆住各該第一裸晶40，該第二介電層50具有水平方向延伸地成型的至少一第二凹槽51及至少一穿孔52，各該第二凹槽51與各該穿孔52連通，各該穿孔52是連通至各該第一凹槽21如圖22所示。

各該導電柱60是成型於各該穿孔52中，並且由各該穿孔52對外露出如圖23所示；其中各該導電柱60是與各該第一導接線路30電性連結如圖23所示。

各該第二導接線路70是由填注設於各該第二凹槽51的金屬膏70a所構成如圖25所示；其中各該第二導接線路70是與各該導電柱60電性連結如圖25所示。

該第三介電層80是設於該第二介電層50及各該第二導接線路70上，該第三介電層80具有水平方向延伸地成型的至少一開口81如圖26所示。

各該第三導接線路90是由填注設於各該開口81的金屬膏90a所構成如圖28所示；其中至少一該開口81是位於各該第一裸晶40的該第二面42上的該晶片區域1a的周圍如圖29所示；其中各該第三導接線路90是由各該開口81供對外露出而在各該開口81內形成一第一銲墊91如圖29所示；其中各該第三導接線路90是與各該第二導接線路70電性連結如圖29所示。在圖28所示的實施例中，該扇出型晶圓級封裝單元1具有3個該開口81但非用以限制本案。

各該第二裸晶100是自一晶圓上所分割而成，各該第二裸晶100具有一第一面101及相對的一第二面102，各該第二裸晶100的該第一面101上具有多個晶墊103如圖29所示；其中各該第二裸晶100具有至少一貫穿各該第二裸晶100的該第一面101及該第二面102的晶片導電柱104，使得各該第二裸晶100的該第一面101能藉由各該晶片導電柱104電性連結至各該第二裸晶100的該第二面102如圖29所示；其中各該第二裸晶100是利用覆晶技藝將各該第二裸晶100的該第一面101覆設在各該第三導接線路90上，使得各該第二裸晶100的各該晶墊103與各該第三導接線路90電性連結如圖29所示。在圖29所示的實施例中，各該第二裸晶100具有2個該晶片導電柱104但非用以限制本案。

各該第二裸晶100能依序經由各該第二裸晶100的各該晶墊103、各該第三導接線路90、各該第二導接線路70、各該導電柱60、各該第一導接線路30及各該第一裸晶40的各該晶墊43以與各該第一裸晶40電性連結如圖29所示。

各該第二裸晶100能依序經由各該第二裸晶100的各該晶墊103、各該第三導接線路90、各該第二導接線路70、各該第三導接線路90及位於各該 第一裸晶40的該第二面42上的該晶片區域1a的周圍的各該第一銲墊91以對外電性連結如圖29所示。

各該第二裸晶100能依序經由各該第二裸晶100的各該晶墊103、各該第三導接線路90、各該第二導接線路70、各該導電柱60、各該第一導接線路30、各該載板導電柱14及各該第二銲墊15對外電性連結如圖29所示。

各該第一裸晶40能依序經由各該第一裸晶40的各該晶墊、各該第一導接線路30、各該載板導電柱14及各該第二銲墊15對外電性連結如圖29所示。

各該第一裸晶40能依序經由各該第一裸晶40的各該晶墊、各該第一導接線路30、各該導電柱60、各該第二導接線路70、各該第三導接線路90及位於各該第一裸晶40的該第二面42上的該晶片區域1a的周圍的各該第一銲墊91以對外電性連結，藉此形成該扇出型晶圓級封裝單元1如圖29所示。

該扇出型晶圓級封裝單元1的製造方法是包含下列步驟：

步驟S1：提供一載板10如圖17所示；其中該載板10具有一第一面11及相對的一第二面12如圖17所示；其中該載板的該第二面12上設有一載板介電層13如圖17所示；其中該載板10更具有至少一貫穿該載板10的該載板介電層13、該第一面11及該第二面12的載板導電柱14如圖17所示；其中各該載板導電柱14是由該載板10供對外露出而在該載板10上形成一第二銲墊15如圖17所示。

步驟S2：利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在該載板10的該載板介電層13上成型多條第一導接線路30：先在該載板10的該第二面12上鋪設一第一介電層20，接著在該第一介電層20上水平方向地成型多條第一凹槽21如圖18所示，之後將金屬膏30a填注於各該第一凹槽21中，且金屬膏30a的厚度高於該第一介電層20的表面如圖19所示，最後將高於該第一介電層20的表面的金屬膏30a進行研磨，以使金屬膏30a的表面與該第一介電層20的表面齊平而構成多條該第一導接線路30如圖20所示。

步驟S3：將自至少一晶圓(Wafer)上所分割下來的多個第一裸晶(Die)40間隔地設置於該載板10的該第二面12上如圖21所示；其中各該第一裸晶40具有一第一面41及相對的一第二面42，各該第一裸晶40的該第一面41上具有多個第一晶墊43，各該第一裸晶40的該第二面42的垂直晶片區域界定為一晶片區域1a如圖21所示；其中各該第一裸晶40具有至少一貫穿各該第一裸晶40的該第一面41及該第二面42的晶片導電柱44如圖21所示；其中各該第一裸晶40是利用覆晶技藝將各該第一裸晶40的該第一面41覆設在各該第一導接線路30上，使得各該第一裸晶40的各該晶墊43與各該第一導接線路30電性連結如圖21所示。

步驟S4：利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在各該第一裸晶40的該第二面42上製作成型多條第二導接線路70：先在該載板10的該第二面12上及各該第一裸晶40上鋪設一第二介電層50，且該第二介電層50包覆住各該第一裸晶40如圖22所示，接著在該第二介電層50上水平方向地成型多條第二凹槽51、多個向下貫穿該第二介電層50的穿孔52，並使各該第一裸晶40的各該晶墊43能由各該第二凹槽51對外露出，以及使各該穿孔52與各該第一凹槽21及各該第二凹槽51連通如圖22所示，之後先在連通的各該穿孔52中成型一導電柱60後如圖23所示，再將金屬膏70a填注於各該第二凹槽51中，且金屬膏70a的厚度高於該第二介電層50的表面如圖24所示，最後將高於該第二介電層50的表面的金屬膏70a進行研磨，以使金屬膏70a的表面與該第二介電層50的表面齊平而構成多條該第二導接線路70如圖25所示。

步驟S5：利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在該第二介電層50上製作成型多條第三導接線路90：先在該第二介電層50上鋪設一第三介電層80，接著在該第三介電層80上水平方向地成型多個開口81如圖26所示，之後將金屬膏90a填注於各該開口81中，且金屬膏90a的厚度高 於該第三介電層80的表面如圖27所示，最後將高於該第三介電層80的表面的金屬膏90a進行研磨，以使金屬膏90a的表面與該第三介電層80的表面齊平而構成多條該第三導接線路90如圖28所示；其中至少一該開口81是位於各該第一裸晶40的該第二面42上的該晶片區域1a的周圍如圖29所示；其中各該第三導接線路90是由各該開口81供對外露出而在各該開口81內形成一第一銲墊91如圖29所示。

步驟S6：將自至少一晶圓上所分割下來的多個第二裸晶100間隔地設置於各該第三導接線路90上如圖29所示；其中各該第二裸晶100具有一第一面101及相對的一第二面102，各該第二裸晶100的該第一面101上具有多個晶墊103如圖29所示；其中各該第二裸晶100具有至少一貫穿各該第二裸晶100的該第一面101及該第二面102的晶片導電柱104如圖29所示；其中各該第二裸晶100是利用覆晶技藝將各該第二裸晶100的該第一面101覆設在各該第三導接線路90上，使得各該第二裸晶100的各該晶墊103與各該第三導接線路90電性連結如圖29所示。

步驟S7：進行分割作業以分割形成多個扇出型晶圓級封裝單元1如圖29所示。

上述該扇出型晶圓級封裝單元1的製造方法中的步驟S2、步驟S4及步驟S5的製程，可視為是製作該扇出型晶圓級封裝單元1的重佈線層(RDL，Redistribution Layer)的關鍵步驟，皆是利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在介電層上製作成型多條導接線路。由於步驟S2、步驟S4及步驟S5是容易精密實施的製程，因此製程較為簡化，足以使重佈線層(RDL，Redistribution Layer)中的各該第一導接線路30、各該第二導接線路70及各該第三導接線路90在產生XY平面電性延伸及互聯作用的狀態下，同時也使製作完成的該扇出型晶圓級封裝單元1仍能保持或達成一定程度的輕薄短小的具體功效。

參考圖17，該載板10是包含矽(Si)載板、玻璃載板、或陶瓷載板但不限制，以利於多元化的產品開發應用。

參考圖19，構成各該第一導接線路30的金屬膏30a是包含銀膏、奈米銀膏、銅膏或奈米銅膏但不限制，以利於多元化的產品開發應用。

參考圖24，構成各該第二導接線路70的金屬膏70a是包含銀膏、奈米銀膏、銅膏或奈米銅膏但不限制。

參考圖27，構成各該第三導接線路90的金屬膏90a是包含銀膏、奈米銀膏、銅膏或奈米銅膏但不限制。

參考圖30，各該開口81上進一步設有一錫球110但不限制，各該錫球110能與各該開口81內的各該第一銲墊91電性連結。

參考圖16，該扇出型晶圓級封裝單元1能利用各該錫球110以電性連結地設置於一印刷電路板(PCB，Printed circuit board)2上但不限制。

本發明的該扇出型晶圓級封裝單元1與現有的扇出型晶圓級封裝單元技術比較，具有以下的優點：

(1)透過本發明的製造方法中的步驟S2、步驟S4及步驟S5的製程所製造出來的該扇出型晶圓級封裝單元1，與現有的扇出型晶圓級封裝單元的相關製造技術相比，本發明的該扇出型晶圓級封裝單元1是藉由RDL中各導接線路的製作使RDL中的各導接線路在產生XY平面電性延伸及互聯作用的狀態下，同時也能保持或達成一定程度的輕薄短小功效，均是簡化且容易精密實施的步驟，尤其有利於降低封裝單元的厚度，因此本發明的製程不但較為簡化而節省成本，且可有效提昇該扇出型晶圓級封裝單元1的使用效率及信賴度。

(2)本發明的製造方法中的步驟S2、步驟S4及步驟S5的製程，皆是利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在介電層上製作成型多條導接線路，而並非採用現有的化鍍或電鍍等技術，降低了製程 所產生的成本及汙染，因此本發明能有效地解決現有的扇出型封裝技術在製作各導接線路時易產生較高製造成本及不利於環保的問題。

(3)本發明的各該第二裸晶100能與各該第一裸晶40電性連結如圖29所示；其中各該第二裸晶100能經由位於各該第一裸晶40的該第二面42上的該晶片區域1a的周圍的各該第一銲墊91以對外電性連結如圖29所示；其中各該第二裸晶100能經由各該第二銲墊15對外電性連結如圖29所示；其中各該第一裸晶40能經由各該第二銲墊15對外電性連結如圖29所示；其中各該第一裸晶40能經由位於各該第一裸晶40的該第二面42上的該晶片區域1a的周圍的各該第一銲墊91以對外電性連結，藉此形成該扇出型晶圓級封裝單元1如圖29所示，實現封裝單元內部的裸晶及外部裸晶之間的對外或對內的電性連結，而能額外增加裸晶的數量，藉以提供更高性能或更多功能的產品，增加產品的市場競爭力。

(4)本發明的各該第一裸晶40具有至少一貫穿各該第一裸晶40的該第一面41及該第二面42的晶片導電柱44，使得各該第一裸晶40的該第一面41能藉由各該晶片導電柱44電性連結至各該第一裸晶40的該第二面42；其中其中各該第二裸晶100具有至少一貫穿各該第二裸晶100的該第一面101及該第二面102的晶片導電柱104，使得各該第二裸晶100的該第一面101能藉由各該晶片導電柱104電性連結至各該第二裸晶100的該第二面102，藉以增加產品對外電性連結的多元性，增加產品的市場競爭力。

以上僅為本發明的優選實施例，對本發明而言僅是說明性的，而非限制性的；本領域普通技術人員理解，在本發明權利要求所限定的精神和範圍內可對其進行許多改變，修改，甚至等效變更，但都將落入本發明的保護範圍內。

1:扇出型晶圓級封裝單元

10:載板

11:第一面

13:載板介電層

20:第一介電層

30:第一導接線路

40:第一裸晶

43:第一晶墊

44:晶片導電柱

50:第二介電層

60:導電柱

70:第二導接線路

80:第三介電層

90:第三導接線路

91:第一銲墊

100:第二裸晶

103:晶墊

104:晶片導電柱

110:錫球

2:印刷電路板

Claims (10)

1. 一種扇出型晶圓級封裝單元，其包含： 一載板，其具有一第一面及相對的一第二面；其中該載板的該第二面上設有一載板介電層； 一第一介電層，其是設於該載板的該載板介電層上，該第一介電層具有水平方向延伸地成型的至少一第一凹槽； 多條第一導接線路，各該第一導接線路是由填注設於各該第一凹槽的金屬膏所構成； 至少一第一裸晶（Die），各該第一裸晶是自一晶圓（Wafer）上所分割而成，各該第一裸晶具有一第一面及相對的一第二面，各該第一裸晶的該第一面上具有多個第一晶墊，各該第一裸晶的該第二面的垂直晶片區域界定為一晶片區域；其中各該第一裸晶具有至少一貫穿各該第一裸晶的該第一面及該第二面的晶片導電柱，使得各該第一裸晶的該第一面能藉由各該晶片導電柱電性連結至各該第一裸晶的該第二面；其中各該第一裸晶是利用覆晶技藝將各該第一裸晶的該第一面覆設在各該第一導接線路上，使得各該第一裸晶的各該晶墊與各該第一導接線路電性連結； 一第二介電層，其是設於該第一介電層上並包覆住各該第一裸晶，該第二介電層具有水平方向延伸地成型的至少一第二凹槽及至少一穿孔，各該第二凹槽與各該穿孔連通，各該穿孔是連通至各該第一凹槽； 至少一導電柱，各該導電柱是成型於各該穿孔中，並且由各該穿孔對外露出；其中各該導電柱是與各該第一導接線路電性連結； 多條第二導接線路，各該第二導接線路是由填注設於各該第二凹槽的金屬膏所構成；其中各該第二導接線路是與各該導電柱電性連結； 一第三介電層，其是設於該第二介電層及各該第二導接線路上，該第三介電層具有水平方向延伸地成型的至少一開口； 多條第三導接線路，各該第三導接線路是由填注設於各該開口的金屬膏所構成；其中至少一該開口是位於各該第一裸晶的該第二面上的該晶片區域的周圍；其中各該第三導接線路是由各該開口供對外露出而在各該開口內形成一第一銲墊；其中各該第三導接線路是與各該第二導接線路電性連結；及 至少一第二裸晶，各該第二裸晶是自一晶圓上所分割而成，各該第二裸晶具有一第一面及相對的一第二面，各該第二裸晶的該第一面上具有多個晶墊；其中各該第二裸晶具有至少一貫穿各該第二裸晶的該第一面及該第二面的晶片導電柱，使得各該第二裸晶的該第一面能藉由各該晶片導電柱電性連結至各該第二裸晶的該第二面；其中各該第二裸晶是利用覆晶技藝將各該第二裸晶的該第一面覆設在各該第三導接線路上，使得各該第二裸晶的各該晶墊與各該第三導接線路電性連結； 其中各該第二裸晶能依序經由各該第二裸晶的各該晶墊、各該第三導接線路、各該第二導接線路、各該導電柱、各該第一導接線路及各該第一裸晶的各該晶墊以與各該第一裸晶電性連結： 其中各該第二裸晶能依序經由各該第二裸晶的各該晶墊、各該第三導接線路、各該第二導接線路、各該第三導接線路及位於各該第一裸晶的該第二面上的該晶片區域的周圍的各該第一銲墊以對外電性連結； 其中各該第一裸晶能依序經由各該第一裸晶的各該晶墊、各該第一導接線路、各該導電柱、各該第二導接線路、各該第三導接線路及位於各該第一裸晶的該第二面上的該晶片區域的周圍的各該第一銲墊以對外電性連結，藉此形成該扇出型晶圓級封裝單元； 其中該扇出型晶圓級封裝單元的製造方法是包含下列步驟： 步驟S1：提供一載板；其中該載板具有一第一面及相對的一第二面；其中該載板的該第二面上設有一載板介電層； 步驟S2：利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在該載板的該載板介電層上成型多條第一導接線路：先在該載板的該第二面上鋪設一第一介電層，接著在該第一介電層上水平方向地成型多條第一凹槽，之後將金屬膏填注於各該第一凹槽中，且金屬膏的厚度高於該第一介電層的表面，最後將高於該第一介電層的表面的金屬膏進行研磨，以使金屬膏的表面與該第一介電層的表面齊平而構成多條該第一導接線路； 步驟S3：將自至少一晶圓（Wafer）上所分割下來的多個第一裸晶（Die）間隔地設置於該載板的該第二面上；其中各該第一裸晶具有一第一面及相對的一第二面，各該第一裸晶的該第一面上具有多個第一晶墊，各該第一裸晶的該第二面的垂直晶片區域界定為一晶片區域；其中各該第一裸晶具有至少一貫穿各該第一裸晶的該第一面及該第二面的晶片導電柱；其中各該第一裸晶是利用覆晶技藝將各該第一裸晶的該第一面覆設在各該第一導接線路上，使得各該第一裸晶的各該晶墊與各該第一導接線路電性連結； 步驟S4：利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在各該第一裸晶的該第二面上製作成型多條第二導接線路：先在該載板的該第二面上及各該第一裸晶上鋪設一第二介電層，且該第二介電層包覆住各該第一裸晶，接著在該第二介電層上水平方向地成型多條第二凹槽、多個向下貫穿該第二介電層的穿孔，並使各該第一裸晶的各該晶墊能由各該第二凹槽對外露出，以及使各該穿孔與各該第一凹槽及各該第二凹槽連通，之後先在連通的各該穿孔中成型一導電柱後，再將金屬膏填注於各該第二凹槽中，且金屬膏的厚度高於該第二介電層的表面，最後將高於該第二介電層的表面的金屬膏進行研磨，以使金屬膏的表面與該第二介電層的表面齊平而構成多條該第二導接線路； 步驟S5：利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在該第二介電層上製作成型多條第三導接線路：先在該第二介電層上鋪設一第三介電層，接著在該第三介電層上水平方向地成型多個開口，之後將金屬膏填注於各該開口中，且金屬膏的厚度高於該第三介電層的表面，最後將高於該第三介電層的表面的金屬膏進行研磨，以使金屬膏的表面與該第三介電層的表面齊平而構成多條該第三導接線路；其中至少一該開口是位於各該第一裸晶的該第二面上的該晶片區域的周圍；其中各該第三導接線路是由各該開口供對外露出而在各該開口內形成一第一銲墊； 步驟S6：將自至少一晶圓上所分割下來的多個第二裸晶間隔地設置於各該第三導接線路上；其中各該第二裸晶具有一第一面及相對的一第二面，各該第二裸晶的該第一面上具有多個晶墊；其中各該第二裸晶具有至少一貫穿各該第二裸晶的該第一面及該第二面的晶片導電柱；其中各該第二裸晶是利用覆晶技藝將各該第二裸晶的該第一面覆設在各該第三導接線路上，使得各該第二裸晶的各該晶墊與各該第三導接線路電性連結；及 步驟S7：進行分割作業以分割形成多個扇出型晶圓級封裝單元。
2. 如請求項1所述之扇出型晶圓級封裝單元，其中該載板是包含矽（Si）載板、玻璃載板、或陶瓷載板。
3. 如請求項1所述之扇出型晶圓級封裝單元，其中構成各該第一導接線路的金屬膏是包含銀膏、奈米銀膏、銅膏或奈米銅膏；其中構成各該第二導接線路的金屬膏是包含銀膏、奈米銀膏、銅膏或奈米銅膏；其中構成各該第三導接線路的金屬膏是包含銀膏、奈米銀膏、銅膏或奈米銅膏。
4. 如請求項1所述之扇出型晶圓級封裝單元，其中各該開口上進一步設有一錫球，各該錫球能與各該開口內的各該第一銲墊電性連結。
5. 如請求項4所述之扇出型晶圓級封裝單元，其中該扇出型晶圓級封裝單元能利用各該錫球以電性連結地設置於一印刷電路板（PCB，Printed circuit board）上。
6. 一種扇出型晶圓級封裝單元，其包含： 一載板，其具有一第一面及相對的一第二面；其中該載板的該第二面上設有一載板介電層；其中該載板更具有至少一貫穿該載板的該載板介電層、該第一面及該第二面的載板導電柱；其中各該載板導電柱是由該載板供對外露出而在該載板上形成一第二銲墊； 一第一介電層，其是設於該載板的該載板介電層上，該第一介電層具有水平方向延伸地成型的至少一第一凹槽； 多條第一導接線路，各該第一導接線路是由填注設於各該第一凹槽的金屬膏所構成；其中各該第一導接線路是與各該載板導電柱電性連結； 至少一第一裸晶（Die），各該第一裸晶是自一晶圓（Wafer）上所分割而成，各該第一裸晶具有一第一面及相對的一第二面，各該第一裸晶的該第一面上具有多個第一晶墊，各該第一裸晶的該第二面的垂直晶片區域界定為一晶片區域；其中各該第一裸晶具有至少一貫穿各該第一裸晶的該第一面及該第二面的晶片導電柱，使得各該第一裸晶的該第一面能藉由各該晶片導電柱電性連結至各該第一裸晶的該第二面；其中各該第一裸晶是利用覆晶技藝將各該第一裸晶的該第一面覆設在各該第一導接線路上，使得各該第一裸晶的各該晶墊與各該第一導接線路電性連結； 一第二介電層，其是設於該第一介電層上並包覆住各該第一裸晶，該第二介電層具有水平方向延伸地成型的至少一第二凹槽及至少一穿孔，各該第二凹槽與各該穿孔連通，各該穿孔是連通至各該第一凹槽； 至少一導電柱，各該導電柱是成型於各該穿孔中，並且由各該穿孔對外露出；其中各該導電柱是與各該第一導接線路電性連結； 多條第二導接線路，各該第二導接線路是由填注設於各該第二凹槽的金屬膏所構成；其中各該第二導接線路是與各該導電柱電性連結； 一第三介電層，其是設於該第二介電層及各該第二導接線路上，該第三介電層具有水平方向延伸地成型的至少一開口； 多條第三導接線路，各該第三導接線路是由填注設於各該開口的金屬膏所構成；其中至少一該開口是位於各該第一裸晶的該第二面上的該晶片區域的周圍；其中各該第三導接線路是由各該開口供對外露出而在各該開口內形成一第一銲墊；其中各該第三導接線路是與各該第二導接線路電性連結；及 至少一第二裸晶，各該第二裸晶是自一晶圓上所分割而成，各該第二裸晶具有一第一面及相對的一第二面，各該第二裸晶的該第一面上具有多個晶墊；其中各該第二裸晶具有至少一貫穿各該第二裸晶的該第一面及該第二面的晶片導電柱，使得各該第二裸晶的該第一面能藉由各該晶片導電柱電性連結至各該第二裸晶的該第二面；其中各該第二裸晶是利用覆晶技藝將各該第二裸晶的該第一面覆設在各該第三導接線路上，使得各該第二裸晶的各該晶墊與各該第三導接線路電性連結； 其中各該第二裸晶能依序經由各該第二裸晶的各該晶墊、各該第三導接線路、各該第二導接線路、各該導電柱、各該第一導接線路及各該第一裸晶的各該晶墊以與各該第一裸晶電性連結： 其中各該第二裸晶能依序經由各該第二裸晶的各該晶墊、各該第三導接線路、各該第二導接線路、各該第三導接線路及位於各該第一裸晶的該第二面上的該晶片區域的周圍的各該第一銲墊以對外電性連結； 其中各該第二裸晶能依序經由各該第二裸晶的各該晶墊、各該第三導接線路、各該第二導接線路、各該導電柱、各該第一導接線路、各該載板導電柱及各該第二銲墊對外電性連結： 其中各該第一裸晶能依序經由各該第一裸晶的各該晶墊、各該第一導接線路、各該載板導電柱及各該第二銲墊對外電性連結： 其中各該第一裸晶能依序經由各該第一裸晶的各該晶墊、各該第一導接線路、各該導電柱、各該第二導接線路、各該第三導接線路及位於各該第一裸晶的該第二面上的該晶片區域的周圍的各該第一銲墊以對外電性連結，藉此形成該扇出型晶圓級封裝單元； 其中該扇出型晶圓級封裝單元的製造方法是包含下列步驟： 步驟S1：提供一載板；其中該載板具有一第一面及相對的一第二面；其中該載板的該第二面上設有一載板介電層；其中該載板更具有至少一貫穿該載板的該載板介電層、該第一面及該第二面的載板導電柱；其中各該載板導電柱是由該載板供對外露出而在該載板上形成一第二銲墊； 步驟S2：利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在該載板的該載板介電層上成型多條第一導接線路：先在該載板的該第二面上鋪設一第一介電層，接著在該第一介電層上水平方向地成型多條第一凹槽，之後將金屬膏填注於各該第一凹槽中，且金屬膏的厚度高於該第一介電層的表面，最後將高於該第一介電層的表面的金屬膏進行研磨，以使金屬膏的表面與該第一介電層的表面齊平而構成多條該第一導接線路； 步驟S3：將自至少一晶圓（Wafer）上所分割下來的多個第一裸晶（Die）間隔地設置於該載板的該第二面上；其中各該第一裸晶具有一第一面及相對的一第二面，各該第一裸晶的該第一面上具有多個第一晶墊，各該第一裸晶的該第二面的垂直晶片區域界定為一晶片區域；其中各該第一裸晶具有至少一貫穿各該第一裸晶的該第一面及該第二面的晶片導電柱；其中各該第一裸晶是利用覆晶技藝將各該第一裸晶的該第一面覆設在各該第一導接線路上，使得各該第一裸晶的各該晶墊與各該第一導接線路電性連結； 步驟S4：利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在各該第一裸晶的該第二面上製作成型多條第二導接線路：先在該載板的該第二面上及各該第一裸晶上鋪設一第二介電層，且該第二介電層包覆住各該第一裸晶，接著在該第二介電層上水平方向地成型多條第二凹槽、多個向下貫穿該第二介電層的穿孔，並使各該第一裸晶的各該晶墊能由各該第二凹槽對外露出，以及使各該穿孔與各該第一凹槽及各該第二凹槽連通，之後先在連通的各該穿孔中成型一導電柱後，再將金屬膏填注於各該第二凹槽中，且金屬膏的厚度高於該第二介電層的表面，最後將高於該第二介電層的表面的金屬膏進行研磨，以使金屬膏的表面與該第二介電層的表面齊平而構成多條該第二導接線路； 步驟S5：利用先將金屬膏填注於凹槽中之後再研磨成型導接線路的技術以在該第二介電層上製作成型多條第三導接線路：先在該第二介電層上鋪設一第三介電層，接著在該第三介電層上水平方向地成型多個開口，之後將金屬膏填注於各該開口中，且金屬膏的厚度高於該第三介電層的表面，最後將高於該第三介電層的表面的金屬膏進行研磨，以使金屬膏的表面與該第三介電層的表面齊平而構成多條該第三導接線路；其中至少一該開口是位於各該第一裸晶的該第二面上的該晶片區域的周圍；其中各該第三導接線路是由各該開口供對外露出而在各該開口內形成一第一銲墊； 步驟S6：將自至少一晶圓上所分割下來的多個第二裸晶間隔地設置於各該第三導接線路上；其中各該第二裸晶具有一第一面及相對的一第二面，各該第二裸晶的該第一面上具有多個晶墊；其中各該第二裸晶具有至少一貫穿各該第二裸晶的該第一面及該第二面的晶片導電柱；其中各該第二裸晶是利用覆晶技藝將各該第二裸晶的該第一面覆設在各該第三導接線路上，使得各該第二裸晶的各該晶墊與各該第三導接線路電性連結；及 步驟S7：進行分割作業以分割形成多個扇出型晶圓級封裝單元。
7. 如請求項6所述之扇出型晶圓級封裝單元，其中該載板是包含矽（Si）載板、玻璃載板、或陶瓷載板。
8. 如請求項6所述之扇出型晶圓級封裝單元，其中構成各該第一導接線路的金屬膏是包含銀膏、奈米銀膏、銅膏或奈米銅膏；其中構成各該第二導接線路的金屬膏是包含銀膏、奈米銀膏、銅膏或奈米銅膏；其中構成各該第三導接線路的金屬膏是包含銀膏、奈米銀膏、銅膏或奈米銅膏。
9. 如請求項6所述之扇出型晶圓級封裝單元，其中各該第二銲墊上進一步設有一錫球，各該錫球能與各該第二銲墊電性連結。
10. 如請求項9所述之扇出型晶圓級封裝單元，其中該扇出型晶圓級封裝單元能利用各該錫球以電性連結地設置於一印刷電路板（PCB，Printed circuit board）上。