TWI882822B - 扇出型晶圓級封裝單元 - Google Patents

Abstract

一種扇出型晶圓級封裝單元包括載板、至少一下層裸晶、第一介電層、至少一第一導接線路、第二介電層、至少一第二導接線路、至少一上層裸晶、第三介電層、至少一第三導接線路、第四介電層、至少一第四導接線路及外護層；其中該至少一下層裸晶與該至少一上層裸晶是形成一上一下間隔堆疊的對應關係；其中各該第四導接線路是在該外護層的各開口內形成一銲墊；其中該至少一下層裸晶及該至少一上層裸晶皆能由位於各該上層裸晶的第二面上的晶片區域的周圍的各銲墊以對外電性連結，解決現有的技術製作導接線路時產生較高成本及不利於環保的問題。

Description

扇出型晶圓級封裝單元

本發明是一種封裝單元，尤指一種扇出型晶圓級封裝單元。

輕薄短小且能具有高效率及高信賴度的封裝技術是半導體產業的發展趨勢，其中扇出型晶圓級封裝(FOWLP，Fan-Out Wafer Level Packaging)已是一種現有的封裝技術。

在先進封裝的FOWLP中，重佈線層(RDL，redistribution layer)最為關鍵，因為RDL中的各導接線路能使裸晶(Die)上的多個晶墊產生XY平面電性延伸及互聯的作用供可在各該裸晶的周圍形成較分散的多個銲墊，藉此能有效提昇各導接線路的設計空間及信賴度，但如何使RDL中的各導接線路在產生XY平面電性延伸及互聯作用的狀態下同時也能保持或達成一定程度的輕薄短小功效，則RDL中各導接線路的製作最為關鍵。然而，現有的FOWLP封裝技術所應用的RDL技術中的各導接線路成型方式是採用化鍍成型技藝或電鍍成型技藝來製作，如此一來除了材料成本及製作成本相對較高之外，現有的技術中的製程亦不符合或不利於環保的要求。

此外，當FOWLP為了提供更高性能或具有更多功能的產品時，一般會在FOWLP中採取堆疊設置至少二個以上的裸晶的方式並藉由RDL來整合形成多晶片型態的扇出型晶圓級封裝單元，此時FOWLP中的RDL的各導接線路 的設計空間的需求就會相對增加，則RDL中各導接線路的製作技術也相對更為關鍵。

本發明之主要目的在於提供一種扇出型晶圓級封裝單元包括載板、至少一下層裸晶、第一介電層、至少一第一導接線路、第二介電層、至少一第二導接線路、至少一上層裸晶、第三介電層、至少一第三導接線路、第四介電層、至少一第四導接線路及外護層；其中該至少一下層裸晶與該至少一上層裸晶是形成一上一下間隔堆疊的對應關係；其中各該第四導接線路是在該外護層的各開口內形成一銲墊；其中該至少一下層裸晶及該至少一上層裸晶皆能由位於各該上層裸晶的第二面上的晶片區域的周圍的各銲墊以對外電性連結，有效地解決現有的扇出型封裝技術在製作各導接線路時易產生較高製造成本及不利於環保的問題。

為達成上述目的，本發明提供一種扇出型晶圓級封裝單元，該扇出型晶圓級封裝單元包含一載板、至少一下層裸晶(Die)、一第一介電層、至少一第一導接線路、一第二介電層、至少一第二導接線路、至少一上層裸晶、一第三介電層、至少一第三導接線路、一第四介電層、至少一第四導接線路及一外護層；其中該載板具有一第一面；其中各該下層裸晶是自至少一晶圓(Wafer)上所分割而成，各該下層裸晶具有一第一面及相對的一第二面，各該下層裸晶的該第二面上具有多個晶墊，其中在各該下層裸晶中位於最下方的該下層裸晶的該第一面是固定設於該載板的該第一面上；其中該第一介電層是對應地包覆各該下層裸晶，該第一介電層具有水平方向延伸地成型的多條第一凹槽，其中各該下層裸晶的各該晶墊是透過各該第一凹槽對外電性連結；其中各 該第一導接線路是由填注設於各該第一凹槽的金屬膏所構成，其中各該第一導接線路是與各該下層裸晶的各該晶墊電性連結；其中該第二介電層是對應地包覆各該下層裸晶並覆設於該第一介電層上，該第二介電層具有水平方向延伸地成型的多條第二凹槽，其中各該第二凹槽是與各該第一凹槽連通；其中各該第二導接線路是由填注設於各該第二凹槽的金屬膏所構成，其中各該第二導接線路是與各該第一導接線路電性連結；其中各該上層裸晶是自至少一晶圓上所分割而成，各該上層裸晶具有一第一面及相對的一第二面，各該上層裸晶的該第二面上具有多個晶墊，且各該上層裸晶的該第二面的垂直晶片區域界定為一晶片區域，其中在各該上層裸晶中位於最下方的該上層裸晶的該第一面是固定設於該第二介電層上；其中該第三介電層是對應地包覆各該上層裸晶，該第三介電層具有水平方向延伸地成型的多條第三凹槽，其中各該上層裸晶的各該晶墊是透過各該第三凹槽對外電性連結；其中各該第三導接線路是由填注設於各該第三凹槽的金屬膏所構成，其中各該第三導接線路是與各該第二導接線路電性連結；其中該第四介電層是對應地包覆各該上層裸晶並覆設於該第三介電層上，該第四介電層具有水平方向延伸地成型的多條第四凹槽，其中各該第四凹槽是與各該第三凹槽連通；其中各該第四導接線路是由填注設於各該第四凹槽的金屬膏所構成，其中各該第四導接線路是與該第三導接線路電性連結、或與各該上層裸晶的各該晶墊電性連結；其中該外護層是設於該第四介電層上，該外護層具有多個開口，且其中至少一該開口是位於各該下層裸晶的該第二面上的該晶片區域的周圍、及各該上層裸晶的該第二面上的該晶片區域的周圍，其中各該第四導接線路是由各該開口供對外露出而在各該開口內形成一銲墊；其中該至少一下層裸晶與該至少一上層裸晶是形成一上一下的對應關係且間隔地 堆疊於該載板上；其中該至少一下層裸晶能依序經由各該第一導接線路、各該第二導接線路、各該第三導接線路及各該第四導接線路以與該至少一上層裸晶電性連結，其中該至少一下層裸晶能依序經由各該第一導接線路、各該第二導接線路、各該第三導接線路及各該第四導接線路以與位於各該上層裸晶的該第二面上的該晶片區域的周圍的各該銲墊以對外電性連結；其中該至少一上層裸晶能經由各該第四導接線路以與位於各該上層裸晶的該第二面上的該晶片區域的周圍的各該銲墊以對外電性連結，藉此形成該扇出型晶圓級封裝單元；其中該扇出型晶圓級封裝單元的製造方法是包含下列步驟：步驟S1：提供一載板；步驟S2：將自至少一晶圓(Wafer)上所分割下來的多個下層裸晶(Die)設置於該載板上，並使在各該下層裸晶中位於最下方的各該下層裸晶的一第一面是固定設於該載板上，其中各該下層裸晶具有相對於該第一面的一第二面，各該下層裸晶的該第二面上具有多個晶墊；步驟S3：先在該至少一下層裸晶(Die)上覆蓋一第一介電層，並在該第一介電層上水平方向地成型多條第一凹槽，以使各該下層裸晶的各該晶墊能由該第一介電層的各該第一凹槽對外露出，接著，將金屬膏填注於該第一介電層的各該第一凹槽中，且金屬膏的厚度高於該第一介電層的表面，並將高於該第一介電層的表面的金屬膏進行研磨，以使金屬膏的表面與該第一介電層的表面齊平而構成多條第一導接線路，之後，在該第一介電層上覆蓋一第二介電層，並在該第二介電層上水平方向地成型多條第二凹槽，以使該第一介電層的各該第一凹槽中的各該第一導接線路能由該第二介電層的各該第二凹槽對外露出，最後，將金屬膏填注於該第二介電層的各該第二凹槽中，且金屬膏的厚度高於該第二介電層，並將高於該第二介電層的表面的金屬膏進行研磨，以使金屬膏的表面與該第二介電層的表面齊平而構成多 條第二導接線路；步驟S4：將自至少一晶圓上所分割下來的多個上層裸晶設置於各該下層裸晶上的該第二介電層上；其中各該上層裸晶具有一第一面及相對的一第二面，各該上層裸晶的該第二面上具有多個晶墊，且各該上層裸晶的該第二面的垂直晶片區域界定為一晶片區域；步驟S5：先在該至少一上層裸晶上覆蓋一第三介電層，並在該第三介電層上水平方向地成型多條第三凹槽，以使各該上層裸晶的各該晶墊能由該第三介電層的各該第三凹槽對外露出，接著，將金屬膏填注於該第三介電層的各該第三凹槽中，且金屬膏的厚度高於該第三介電層的表面，並將高於該第三介電層的表面的金屬膏進行研磨，以使金屬膏的表面與該第三介電層的表面齊平而構成多條第三導接線路，之後，在該第三介電層上覆蓋一第四介電層，並在該第四介電層上水平方向地成型多條第四凹槽，以使該第四介電層的各該第四凹槽中的各該第三導接線路能由該第四介電層的各該第四凹槽對外露出，最後，將金屬膏填注於該第四介電層的各該第四凹槽中，且金屬膏的厚度高於該第四介電層，並將高於該第四介電層的表面的金屬膏進行研磨，以使金屬膏的表面與該第四介電層的表面齊平而構成多條第四導接線路；步驟S6：在該第四介電層上鋪設一外護層；步驟S7：在該外護層成型多個開口並使其中至少一該開口成型於各該上層裸晶的該第二面上的一晶片區域的周圍，使得各該第四導接線路能由各該開口對外露出而在各該開口內形成一銲墊；及步驟S8：進行分割作業以分割形成多個扇出型晶圓級封裝單元。

在本發明一較佳實施例中，該至少一下層裸晶的該第二面的垂直晶片區域進一步界定為一晶片區域；其中該至少一下層裸晶能依序經由各該第一導接線路、各該第二導接線路、各該第三導接線路、各該第四導接線路及位 於各該下層裸晶的該第二面上的該晶片區域的周圍的各該銲墊以對外電性連結。

在本發明一較佳實施例中，該至少一下層裸晶與該至少一上層裸晶是自相同的晶圓或不相同的晶圓所分割形成。

在本發明一較佳實施例中，該載板是包含矽(Si)載板、玻璃載板、或陶瓷載板。

在本發明一較佳實施例中，構成各該第一導接線路、各該第二導接線路、各該第三導接線路及各該第四導接線路的金屬膏是包含銀膏、奈米銀膏、銅膏或奈米銅膏。

在本發明一較佳實施例中，該至少一下層裸晶的該第一面進一步是利用一晶片黏結薄膜(DAF，Die Attach Film)而設置於該載板上；其中該至少一下層裸晶的該第一面進一步是利用一晶片黏結薄膜而設置於該第二介電層上。

在本發明一較佳實施例中，各該開口上進一步設有一錫球，各該錫球能與各該開口內的各該銲墊電性連結；其中該扇出型晶圓級封裝單元能利用各該錫球以電性連結地設置於一電子元件上。

在本發明一較佳實施例中，各該開口上進一步設有一凸塊，各該凸塊能與各該開口內的各該銲墊電性連結；其中該扇出型晶片封裝單元能利用打線接合(Wire Bonding)作業在各該凸塊上、及一電子元件上分別形成銲點而藉一銲線電性連結。

1:扇出型晶圓級封裝單元

1a:晶片區域

1b:晶片區域

10:載板

11:第一面

20:下層裸晶

21:第一面

22:第二面

23:晶墊

30:第一介電層

31:第一凹槽

40:第一導接線路

40a:金屬膏

50:第二介電層

51:第二凹槽

60:第二導接線路

60a:金屬膏

70:上層裸晶

71:第一面

72:第二面

73:晶墊

80:第三介電層

81:第三凹槽

90:第三導接線路

90a:金屬膏

100:第四介電層

101:第四凹槽

110:第四導接線路

110a:金屬膏

111:銲墊

120:外護層

121:開口

130:晶片黏結薄膜

140:錫球

150:凸塊

2:電子元件

3:銲線

圖1是本發明的扇出型晶圓級封裝單元設置於電子元件上的側視剖面的平面示意圖。

圖2是本發明的扇出型晶圓級封裝單元經打線接合與電子元件電性連結的側視剖面的平面示意圖。

圖3是本發明的下層裸晶設置於載板上的側視剖面的平面示意圖。

圖4是圖3中的下層裸晶被第一介電層包覆的側視剖面的平面示意圖。

圖5是圖4中的第一介電層的第一凹槽中填注金屬膏的側視剖面的平面示意圖。

圖6是圖5中的高於第一介電層的表面的金屬膏進行研磨的側視剖面的平面示意圖。

圖7是圖6中的第一介電層上設置第二介電層的側視剖面的平面示意圖。

圖8是圖7中的第二介電層的第二凹槽中填注金屬膏的側視剖面的平面示意圖。

圖9是圖8中的高於第二介電層的表面的金屬膏進行研磨的側視剖面的平面示意圖。

圖10是圖9中的第二介電層上設置上層裸晶的側視剖面的平面示意圖。

圖11是圖10中的上層裸晶被第三介電層包覆的側視剖面的平面示意圖。

圖12是圖11中的第三介電層的第三凹槽中填注金屬膏的側視剖面的平面示意圖。

圖13是圖12中的高於第三介電層的表面的金屬膏進行研磨的側視剖面的平面示意圖。

圖14是圖13中的第三介電層上設置第四介電層的側視剖面的平面示意圖。

圖15是圖14中的第四介電層的第四凹槽中填注金屬膏的側視剖面的平面示意圖。

圖16是圖15中的高於第四介電層的表面的金屬膏進行研磨的側視剖面的平面示意圖。

圖17是圖16中的第四介電層上設置外護層的側視剖面的平面示意圖。

圖18是圖17的各開口上設有錫球的側視剖面的平面示意圖。

圖19是圖17的各開口上設有凸塊的側視剖面的平面示意圖。

配合圖示，將本發明的結構及其技術特徵詳述如後，其中各圖示只用以說明本發明的結構關係及相關功能，因此各圖示中各元件的尺寸並非依實際比例畫製且非用以限制本發明。

參考圖17，一種扇出型晶圓級封裝單元1，該扇出型晶圓級封裝單元1包含一載板10、至少一下層裸晶20(Die)、一第一介電層30、至少一第一導接線路40、一第二介電層50、至少一第二導接線路60、至少一上層裸晶70、一第三介電層80、至少一第三導接線路90、一第四介電層100、至少一第四導接線路110及一外護層120。

該至少一下層裸晶20與該至少一上層裸晶70是形成一上一下的對應關係且間隔地堆疊於該載板10上如圖17所示，即不論各該下層裸晶20的層數為3層、4層、或5層以上，各該下層裸晶20都是位於各該上層裸晶70的下方，反之，各該上層裸晶70亦是如此，不論各該上層裸晶70的層數為3層、4層、或5層以上，各該上層裸晶70都是位在各該下層裸晶20的上方。

此外，各該下層裸晶20於每一層的排列中更可於水平方向平行間隔地排列多個該下層裸晶20，如一層有3個、4個、或5個以上的裸晶水平方向排列(未圖示)，相對地，各該上層裸晶70於每一層的排列中亦可於水平方向平行間隔地排列多個該上層裸晶70，如一層有3個、4個、或5個以上的裸晶水平方向排列(未圖示)。

該載板10具有一第一面11如圖3所示。

各該下層裸晶20是自至少一晶圓(Wafer)上所分割而成，各該下層裸晶20具有一第一面21及相對的一第二面22，各該下層裸晶20的該第二面22上具有多個晶墊23如圖3所示；其中在各該下層裸晶20中位於最下方的該下層裸晶20的該第一面21是固定設於該載板10的該第一面11上如圖3所示。在圖3中各該下層裸晶20所具有的各該晶墊23是以2個晶墊23為例說明但非用以限制本發明。

該第一介電層30是對應地包覆各該下層裸晶20，該第一介電層30具有水平方向延伸地成型的多條第一凹槽31如圖4所示；其中各該下層裸晶20的各該晶墊23是透過各該第一凹槽31對外電性連結如圖4所示。

各該第一導接線路40是由填注設於各該第一凹槽31的金屬膏40a所構成如圖6所示；其中各該第一導接線路40是與各該下層裸晶20的各該晶墊23電性連結如圖6所示；其中構成各該第一導接線路40的金屬膏40a是包含銀膏、奈米銀膏、銅膏或奈米銅膏但不限制。所述的奈米銀膏材料具有低成本、高傳導率及能夠低溫燒結等特性，但由於奈米銀膏材料為現有常見的材料，在此不再贅述。

該第二介電層50是對應地包覆各該下層裸晶20並覆設於該第一介電層30上，該第二介電層50具有水平方向延伸地成型的多條第二凹槽51如圖7所示；其中各該第二凹槽51是與各該第一凹槽31連通如圖7所示。

各該第二導接線路60是由填注設於各該第二凹槽51的金屬膏60a所構成如圖9所示；其中各該第二導接線路60是與各該第一導接線路40電性連結如圖9所示；其中構成各該第二導接線路60的金屬膏60a是包含銀膏、奈米銀膏、銅膏或奈米銅膏但不限制。

各該上層裸晶70是自至少一晶圓上所分割而成，各該上層裸晶70具有一第一面71及相對的一第二面72，各該上層裸晶70的該第二面72上具有多個晶墊73如圖10所示，且各該上層裸晶70的該第二面72的垂直晶片區域界定為一晶片區域1a如圖11所示；其中在各該上層裸晶70中位於最下方的該上層裸晶70的該第一面71是固定設於該第二介電層50上如圖10所示。在圖11中各該上層裸晶70所具有的各該晶墊73是以2個晶墊23為例說明但非用以限制本發明。

該第三介電層80是對應地包覆各該上層裸晶70，該第三介電層80具有水平方向延伸地成型的多條第三凹槽81如圖11所示；其中各該上層裸晶70的各該晶墊73是透過各該第三凹槽81對外電性連結如圖11所示。

各該第三導接線路90是由填注設於各該第三凹槽81的金屬膏90a所構成如圖13所示；其中各該第三導接線路90是與各該第二導接線路60電性連結如圖13所示；其中構成各該第三導接線路90的金屬膏90a是包含銀膏、奈米銀膏、銅膏或奈米銅膏但不限制。

該第四介電層100是對應地包覆各該上層裸晶70並覆設於該第三介電層80上，該第四介電層100具有水平方向延伸地成型的多條第四凹槽101如圖14所示；其中各該第四凹槽101是與各該第三凹槽81連通如圖14所示。

各該第四導接線路110是由填注設於各該第四凹槽101的金屬膏110a所構成如圖16所示；其中各該第四導接線路110是與該第三導接線路90電性連結、或與各該上層裸晶70的各該晶墊73電性連結如圖16所示；其中構成各該 第四導接線路110的金屬膏110a是包含銀膏、奈米銀膏、銅膏或奈米銅膏但不限制。

該外護層120是設於該第四介電層100上，該外護層120具有多個開口121，且其中至少一該開口121是位於各該下層裸晶20的該第二面22上的該晶片區域1a的周圍、及各該上層裸晶70的該第二面72上的該晶片區域1a的周圍如圖17所示；其中各該第四導接線路110是由各該開口121供對外露出而在各該開口121內形成一銲墊111如圖17所示。

該至少一下層裸晶20能依序經由各該第一導接線路40、各該第二導接線路60、各該第三導接線路90及各該第四導接線路110以與該至少一上層裸晶70電性連結如圖17所示；其中該至少一下層裸晶20能依序經由各該第一導接線路40、各該第二導接線路60、各該第三導接線路90及各該第四導接線路110以與位於各該上層裸晶70的該第二面72上的該晶片區域1a的周圍的各該銲墊111以對外電性連結如圖17所示；其中該至少一上層裸晶70能經由各該第四導接線路110以與位於各該上層裸晶70的該第二面72上的該晶片區域1a的周圍的各該銲墊111以對外電性連結，藉此形成該扇出型晶圓級封裝單元1如圖17所示。

該扇出型晶圓級封裝單元1的製造方法是包含下列步驟：

步驟S1：提供一載板10如圖3所示。

步驟S2：將自至少一晶圓(Wafer)上所分割下來的多個下層裸晶(Die)20設置於該載板10上，並使在各該下層裸晶20中位於最下方的各該下層裸晶20的一第一面21是固定設於該載板10上如圖3所示；其中各該下層裸晶20具有相對於該第一面21的一第二面22，各該下層裸晶20的該第二面22上具有多個晶墊23如圖3所示。

步驟S3：先在該至少一下層裸晶(Die)20上覆蓋一第一介電層30如圖4所示，並在該第一介電層30上水平方向地成型多條第一凹槽31如圖4所 示，以使各該下層裸晶20的各該晶墊23能由該第一介電層30的各該第一凹槽31對外露出如圖4所示，接著，將金屬膏40a填注於該第一介電層30的各該第一凹槽31中如圖5所示，且金屬膏40a的厚度高於該第一介電層30的表面如圖5所示，並將高於該第一介電層30的表面的金屬膏40a進行研磨如圖6所示，以使金屬膏40a的表面與該第一介電層30的表面齊平而構成多條第一導接線路40如圖6所示，之後，在該第一介電層30上覆蓋一第二介電層50如圖7所示，並在該第二介電層50上水平方向地成型多條第二凹槽51如圖7所示，以使該第一介電層30的各該第一凹槽31中的各該第一導接線路40能由該第二介電層50的各該第二凹槽51對外露出如圖7所示，最後，將金屬膏60a填注於該第二介電層50的各該第二凹槽51中如圖8所示，且金屬膏60a的厚度高於該第二介電層50如圖8所示，並將高於該第二介電層50的表面的金屬膏60a進行研磨如圖9所示，以使金屬膏60a的表面與該第二介電層50的表面齊平而構成多條第二導接線路60如圖9所示。

步驟S4：將自至少一晶圓上所分割下來的多個上層裸晶70設置於各該下層裸晶20上的該第二介電層50上如圖10所示；其中各該上層裸晶70具有一第一面71及相對的一第二面72，各該上層裸晶70的該第二面72上具有多個晶墊73如圖10所示，且各該上層裸晶70的該第二面72的垂直晶片區域界定為一晶片區域1a如圖11所示。

步驟S5：先在該至少一上層裸晶70上覆蓋一第三介電層80如圖11所示，並在該第三介電層80上水平方向地成型多條第三凹槽81如圖11所示，以使各該上層裸晶70的各該晶墊73能由該第三介電層80的各該第三凹槽81對外露出如圖11所示，接著，將金屬膏90a填注於該第三介電層80的各該第三凹槽81中如圖12所示，且金屬膏90a的厚度高於該第三介電層80的表面如圖12所示，並將高於該第三介電層80的表面的金屬膏90a進行研磨如圖13所示，以使金屬膏90a的表面與該第三介電層80的表面齊平而構成多條第三導接線路90如圖13所示， 之後，在該第三介電層80上覆蓋一第四介電層100如圖14所示，並在該第四介電層100上水平方向地成型多條第四凹槽101如圖14所示，以使該第四介電層100的各該第四凹槽101中的各該第三導接線路90能由該第四介電層100的各該第四凹槽101對外露出如圖14所示，最後，將金屬膏110a填注於該第四介電層100的各該第四凹槽101中如圖15所示，且金屬膏110a的厚度高於該第四介電層100如圖15所示，並將高於該第四介電層100的表面的金屬膏110a進行研磨如圖16所示，以使金屬膏110a的表面與該第四介電層100的表面齊平而構成多條第四導接線路110如圖16所示。

步驟S6：在該第四介電層100上鋪設一外護層120如圖17所示。

步驟S7：在該外護層120成型多個開口121並使其中至少一該開口121成型於各該上層裸晶70的該第二面72上的一晶片區域1a的周圍如圖17所示，使得各該第四導接線路110能由各該開口121對外露出而在各該開口121內形成一銲墊111如圖17所示。

步驟S8：進行分割作業以分割形成多個扇出型晶圓級封裝單元1如圖17所示。

上述該扇出型晶圓級封裝單元1的製造方法中的步驟S3及步驟S5的製程，可視為是製作該扇出型晶圓級封裝單元1的重佈線層(RDL，Redistribution Layer)的關鍵步驟，其中步驟S3是將金屬膏40a填注於該第一介電層30的各該第一凹槽31中如圖5所示，且金屬膏40a的厚度高於該第一介電層30的表面如圖5所示，並將高於該第一介電層30的表面的金屬膏40a進行研磨如圖6所示，以及將金屬膏60a填注於該第二介電層50的各該第二凹槽51中如圖8所示，且金屬膏60a的厚度高於該第二介電層50如圖8所示，並將高於該第二介電層50的表面的金屬膏60a進行研磨如圖9所示；其中步驟S5是將金屬膏90a填注於該第三介電層80的各該第三凹槽81中如圖12所示，且金屬膏90a的厚度高於該第 三介電層80的表面如圖12所示，並將高於該第三介電層80的表面的金屬膏90a進行研磨如圖13所示，以及將金屬膏110a填注於該第四介電層100的各該第四凹槽101中如圖15所示，且金屬膏110a的厚度高於該第四介電層100如圖15所示，並將高於該第四介電層100的表面的金屬膏110a進行研磨如圖16所示。由於步驟S3及步驟S5均是容易精密實施的製程，因此製程較為簡化，足以使重佈線層中的各該第一導接線路40、各該第二導接線路60、各該第三導接線路90、各該第四導接線路110在產生XY平面電性延伸及互聯作用的狀態下，同時也使製作完成的該扇出型晶圓級封裝單元1仍能保持或達成一定程度的輕薄短小的具體功效，以及在該扇出型晶圓級封裝單元1中具有該至少一下層裸晶20與該至少一上層裸晶70是形成一上一下的對應關係且間隔地堆疊於該載板10上的情況之下，仍然保持或達成一定程度的輕薄短小的功效。

參考圖17，其中該至少一下層裸晶20的該第二面22的垂直晶片區域進一步界定為一晶片區域1b但不限制；其中該至少一下層裸晶20能依序經由各該第一導接線路40、各該第二導接線路60、各該第三導接線路90、各該第四導接線路110及位於各該下層裸晶20的該第二面22上的該晶片區域1b的周圍的各該銲墊111以對外電性連結但不限制，以增加產品的市場競爭力。

參考圖17，該至少一下層裸晶20與該至少一上層裸晶70是自相同的晶圓或不相同的晶圓所分割形成但不限制，以利於多元化的產品開發應用。

參考圖3，該載板10是包含矽(Si)載板、玻璃載板、或陶瓷載板但不限制，以利於多元化的產品開發應用。

參考圖3，該至少一下層裸晶20的該第一面21進一步是利用一晶片黏結薄膜(DAF，Die Attach Film)130而設置於該載板10上但不限制。

參考圖10，該至少一上層裸晶70的該第一面71進一步是利用一晶片黏結薄膜130而設置於該第二介電層50上但不限制。

參考圖18，各該開口121上進一步設有一錫球140但不限制，各該錫球140能與各該開口121內的各該銲墊111電性連結；其中該扇出型晶圓級封裝單元1能利用各該錫球140以電性連結地設置於一電子元件2上(如藉由覆晶技藝將該扇出型晶圓級封裝單元1覆設在該電子元件2上)如圖1所示。

參考圖19，各該開口121上進一步設有一凸塊150但不限制，各該凸塊150能與各該開口121內的各該銲墊111電性連結；其中該扇出型晶片封裝單元1能利用打線接合(Wire Bonding)作業在各該凸塊150上、及一電子元件2上分別形成銲點而藉一銲線3電性連結如圖2所示；其中各該凸塊150更承受來自打線接合作業或形成銲點時所產生的正壓力，使內部線路不會因正壓力而受到破壞，而使內部線路(如各該第四導接線路110及位於各該下層裸晶20的該第二面22上的該晶片區域1b的周圍的各該銲墊111)能容許通過或安排在各該凸塊150的下方。

此外，該銲線3更是能經打線接合作業以分別在各該凸塊150上形成銲點，使得各該凸塊150彼此亦能透過該銲線3形成電性連結(圖未示)，以使不同處的裸晶彼此能夠實現電性連結。所述的打線接合為現有常見技藝，在此便不再贅述。

為了用以說明本發明的結構關係及相關功能，在本發明的圖1、2及10至圖19所示的實施例中，該載板10上所具有的裸晶進一步是包含1層且1個的該下層裸晶20、及1層且1個的該上層裸晶70但不限制，即該載板10上所具有的裸晶是以2個上下間隔地堆疊為例說明但非用以限制本發明，僅為本發明的優選實施例，對本發明而言僅是說明性的，而非限制性的。

本發明的該扇出型晶圓級封裝單元1與現有的扇出型晶圓級封裝單元技術比較，具有以下的優點：

(1)本發明該扇出型晶圓級封裝單元1的製造方法中的步驟S3及步驟S5，與現有的扇出型晶圓級封裝單元的相關製造技術相比，本發明是藉由RDL中各導接線路的製作使RDL中的各導接線路在產生XY平面電性延伸及互聯作用的狀態下，同時也能保持或達成一定程度的輕薄短小功效，均是簡化且容易精密實施的步驟，尤其有利於降低封裝單元的厚度，因此本發明的製程不但較為簡化而節省成本，且可有效提昇該扇出型晶圓級封裝單元1的使用效率及信賴度。

(2)本發明的導接線路的成型方法，分別是將金屬膏40a填注於該第一介電層30的各該第一凹槽31中如圖5所示，且金屬膏40a的厚度高於該第一介電層30的表面如圖5所示，並將高於該第一介電層30的表面的金屬膏40a進行研磨如圖6所示，以及將金屬膏60a填注於該第二介電層50的各該第二凹槽51中如圖8所示，且金屬膏60a的厚度高於該第二介電層50如圖8所示，並將高於該第二介電層50的表面的金屬膏60a進行研磨如圖9所示，以及是將金屬膏90a填注於該第三介電層80的各該第三凹槽81中如圖12所示，且金屬膏90a的厚度高於該第三介電層80的表面如圖12所示，並將高於該第三介電層80的表面的金屬膏90a進行研磨如圖13所示，以及將金屬膏110a填注於該第四介電層100的各該第四凹槽101中如圖15所示，且金屬膏110a的厚度高於該第四介電層100如圖15所示，並將高於該第四介電層100的表面的金屬膏110a進行研磨如圖16所示，因此本發明能有效地解決現有的扇出型封裝技術在製作各導接線路時易產生較高製造成本及不利於環保的問題。

(3)本發明的該至少一下層裸晶20能依序經由各該第一導接線路40、各該第二導接線路60、各該第三導接線路90及各該第四導接線路110(經RDL技術所形成)以與該至少一上層裸晶70電性連結如圖17所示；其中該至少一下層裸晶20能依序經由各該第一導接線路40、各該第二導接線路60、各該第 三導接線路90及各該第四導接線路110(經RDL技術所形成)以與位於各該上層裸晶70的該第二面72上的該晶片區域1a的周圍的各該銲墊111以對外電性連結如圖17所示；其中該至少一上層裸晶70能經由各該第四導接線路110(經RDL技術所形成)以與位於各該上層裸晶70的該第二面72上的該晶片區域1a的周圍的各該銲墊111以對外電性連結，藉此形成該扇出型晶圓級封裝單元1如圖17所示。即RDL中的各導接線路在產生XY平面電性延伸及互聯作用的狀態下，同時也能使多晶片型態的扇出型晶圓級封裝單元保持或達成一定程度的輕薄短小的整合功效，藉以提供更高性能(如該至少一下層裸晶20與該至少一上層裸晶70皆是規格、效能或欲實現作用皆相同的裸晶)或更多功能(如該至少一下層裸晶20與該至少一上層裸晶70皆是規格、效能或欲實現作用皆不相同的裸晶)的產品，增加產品的市場競爭力。

(4)本發明的該扇出型晶圓級封裝單元1能利用各該錫球140以電性連結地設置於一電子元件2上，如藉由覆晶技藝將該扇出型晶圓級封裝單元1覆設在該電子元件2上如圖1所示，以增加產品更多元化的應用，有利於增加產品的市場競爭力。

(5)本發明的該扇出型晶片封裝單元1能利用打線接合作業在各該凸塊150上、及一電子元件2上分別形成銲點而藉一銲線3電性連結如圖2所示，以增加產品更多元化的應用，有利於增加產品的市場競爭力。

以上僅為本發明的優選實施例，對本發明而言僅是說明性的，而非限制性的；本領域普通技術人員理解，在本發明權利要求所限定的精神和範圍內可對其進行許多改變，修改，甚至等效變更，但都將落入本發明的保護範圍內。

1:扇出型晶圓級封裝單元

10:載板

20:下層裸晶

23:晶墊

40:第一導接線路

60:第二導接線路

70:上層裸晶

73:晶墊

90:第三導接線路

110:第四導接線路

111:銲墊

121:開口

140:錫球

2:電子元件

Claims (8)

1. 一種扇出型晶圓級封裝單元，其包含： 一載板，其具有一第一面； 至少一下層裸晶（Die），各該下層裸晶是自至少一晶圓（Wafer）上所分割而成，各該下層裸晶具有一第一面及相對的一第二面，各該下層裸晶的該第二面上具有多個晶墊；其中在各該下層裸晶中位於最下方的該下層裸晶的該第一面是固定設於該載板的該第一面上； 一第一介電層，該第一介電層是對應地包覆各該下層裸晶，該第一介電層具有水平方向延伸地成型的多條第一凹槽；其中各該下層裸晶的各該晶墊是透過各該第一凹槽對外電性連結； 至少一第一導接線路，各該第一導接線路是由填注設於各該第一凹槽的金屬膏所構成；其中各該第一導接線路是與各該下層裸晶的各該晶墊電性連結； 一第二介電層，該第二介電層是對應地包覆各該下層裸晶並覆設於該第一介電層上，該第二介電層具有水平方向延伸地成型的多條第二凹槽；其中各該第二凹槽是與各該第一凹槽連通； 至少一第二導接線路，各該第二導接線路是由填注設於各該第二凹槽的金屬膏所構成；其中各該第二導接線路是與各該第一導接線路電性連結； 至少一上層裸晶，各該上層裸晶是自至少一晶圓上所分割而成，各該上層裸晶具有一第一面及相對的一第二面，各該上層裸晶的該第二面上具有多個晶墊，且各該上層裸晶的該第二面的垂直晶片區域界定為一晶片區域；其中在各該上層裸晶中位於最下方的該上層裸晶的該第一面是固定設於該第二介電層上； 一第三介電層，該第三介電層是對應地包覆各該上層裸晶，該第三介電層具有水平方向延伸地成型的多條第三凹槽；其中各該上層裸晶的各該晶墊是透過各該第三凹槽對外電性連結； 至少一第三導接線路，各該第三導接線路是由填注設於各該第三凹槽的金屬膏所構成；其中各該第三導接線路是與各該第二導接線路電性連結； 一第四介電層，該第四介電層是對應地包覆各該上層裸晶並覆設於該第三介電層上，該第四介電層具有水平方向延伸地成型的多條第四凹槽；其中各該第四凹槽是與各該第三凹槽連通； 至少一第四導接線路，各該第四導接線路是由填注設於各該第四凹槽的金屬膏所構成；其中各該第四導接線路是與該第三導接線路電性連結、或與各該上層裸晶的各該晶墊電性連結；及 一外護層，其是設於該第四介電層上，該外護層具有多個開口，且其中至少一該開口是位於各該下層裸晶的該第二面上的該晶片區域的周圍、及各該上層裸晶的該第二面上的該晶片區域的周圍；其中各該第四導接線路是由各該開口供對外露出而在各該開口內形成一銲墊； 其中該至少一下層裸晶與該至少一上層裸晶是形成一上一下的對應關係且間隔地堆疊於該載板上； 其中該至少一下層裸晶能依序經由各該第一導接線路、各該第二導接線路、各該第三導接線路及各該第四導接線路以與該至少一上層裸晶電性連結；其中該至少一下層裸晶能依序經由各該第一導接線路、各該第二導接線路、各該第三導接線路及各該第四導接線路以與位於各該上層裸晶的該第二面上的該晶片區域的周圍的各該銲墊以對外電性連結；其中該至少一上層裸晶能經由各該第四導接線路以與位於各該上層裸晶的該第二面上的該晶片區域的周圍的各該銲墊以對外電性連結，藉此形成該扇出型晶圓級封裝單元； 其中該扇出型晶圓級封裝單元的製造方法是包含下列步驟： 步驟S1：提供一載板； 步驟S2：將自至少一晶圓（Wafer）上所分割下來的多個下層裸晶（Die）設置於該載板上，並使在各該下層裸晶中位於最下方的各該下層裸晶的一第一面是固定設於該載板上；其中各該下層裸晶具有相對於該第一面的一第二面，各該下層裸晶的該第二面上具有多個晶墊； 步驟S3：先在該至少一下層裸晶（Die）上覆蓋一第一介電層，並在該第一介電層上水平方向地成型多條第一凹槽，以使各該下層裸晶的各該晶墊能由該第一介電層的各該第一凹槽對外露出，接著，將金屬膏填注於該第一介電層的各該第一凹槽中，且金屬膏的厚度高於該第一介電層的表面，並將高於該第一介電層的表面的金屬膏進行研磨，以使金屬膏的表面與該第一介電層的表面齊平而構成多條第一導接線路，之後，在該第一介電層上覆蓋一第二介電層，並在該第二介電層上水平方向地成型多條第二凹槽，以使該第一介電層的各該第一凹槽中的各該第一導接線路能由該第二介電層的各該第二凹槽對外露出，最後，將金屬膏填注於該第二介電層的各該第二凹槽中，且金屬膏的厚度高於該第二介電層，並將高於該第二介電層的表面的金屬膏進行研磨，以使金屬膏的表面與該第二介電層的表面齊平而構成多條第二導接線路； 步驟S4：將自至少一晶圓上所分割下來的多個上層裸晶設置於各該下層裸晶上的該第二介電層上；其中各該上層裸晶具有一第一面及相對的一第二面，各該上層裸晶的該第二面上具有多個晶墊，且各該上層裸晶的該第二面的垂直晶片區域界定為一晶片區域； 步驟S5：先在該至少一上層裸晶上覆蓋一第三介電層，並在該第三介電層上水平方向地成型多條第三凹槽，以使各該上層裸晶的各該晶墊能由該第三介電層的各該第三凹槽對外露出，接著，將金屬膏填注於該第三介電層的各該第三凹槽中，且金屬膏的厚度高於該第三介電層的表面，並將高於該第三介電層的表面的金屬膏進行研磨，以使金屬膏的表面與該第三介電層的表面齊平而構成多條第三導接線路，之後，在該第三介電層上覆蓋一第四介電層，並在該第四介電層上水平方向地成型多條第四凹槽，以使該第四介電層的各該第四凹槽中的各該第三導接線路能由該第四介電層的各該第四凹槽對外露出，最後，將金屬膏填注於該第四介電層的各該第四凹槽中，且金屬膏的厚度高於該第四介電層，並將高於該第四介電層的表面的金屬膏進行研磨，以使金屬膏的表面與該第四介電層的表面齊平而構成多條第四導接線路； 步驟S6：在該第四介電層上鋪設一外護層； 步驟S7：在該外護層成型多個開口並使其中至少一該開口成型於各該上層裸晶的該第二面上的一晶片區域的周圍，使得各該第四導接線路能由各該開口對外露出而在各該開口內形成一銲墊；及 步驟S8：進行分割作業以分割形成多個扇出型晶圓級封裝單元。
2. 如請求項1所述之扇出型晶圓級封裝單元，其中該至少一下層裸晶的該第二面的垂直晶片區域進一步界定為一晶片區域；其中該至少一下層裸晶能依序經由各該第一導接線路、各該第二導接線路、各該第三導接線路、各該第四導接線路及位於各該下層裸晶的該第二面上的該晶片區域的周圍的各該銲墊以對外電性連結。
3. 如請求項1所述之扇出型晶圓級封裝單元，其中該至少一下層裸晶與該至少一上層裸晶是自相同的晶圓或不相同的晶圓所分割形成。
4. 如請求項1所述之扇出型晶圓級封裝單元，其中該載板是包含矽（Si）載板、玻璃載板、或陶瓷載板。
5. 如請求項1所述之扇出型晶圓級封裝單元，其中構成各該第一導接線路、各該第二導接線路、各該第三導接線路及各該第四導接線路的金屬膏是包含銀膏、奈米銀膏、銅膏或奈米銅膏。
6. 如請求項1所述之扇出型晶圓級封裝單元，其中該至少一下層裸晶的該第一面進一步是利用一晶片黏結薄膜（DAF，Die Attach Film）而設置於該載板上；其中該至少一下層裸晶的該第一面進一步是利用一晶片黏結薄膜而設置於該第二介電層上。
7. 如請求項1所述之扇出型晶圓級封裝單元，其中各該開口上進一步設有一錫球，各該錫球能與各該開口內的各該銲墊電性連結；其中該扇出型晶圓級封裝單元能利用各該錫球以電性連結地設置於一電子元件上。
8. 如請求項1所述之扇出型晶圓級封裝單元，其中各該開口上進一步設有一凸塊，各該凸塊能與各該開口內的各該銲墊電性連結；其中該扇出型晶片封裝單元能利用打線接合（Wire Bonding）作業在各該凸塊上、及一電子元件上分別形成銲點而藉一銲線電性連結。