TWI891364B - 扇出型晶圓級封裝單元 - Google Patents

Abstract

一種扇出型晶圓級封裝單元，該扇出型晶圓級封裝單元包含載板、至少二裸晶、第一介電層、第二介電層、多條導接線路、至少二第一銲墊、至少一第一銲線及外護層；其中各該裸晶是透過各該第一銲線彼此電性連結；其中各該導接線路是由填注設於該第一介電層的各第一凹槽與該第二介電層的各第二凹槽內的金屬膏所構成，且在該外護層的各開口內形成第二銲墊；其中各該裸晶能由位於各該裸晶的第二面上的晶片區域的周圍的各該第二銲墊以對外電性連結，有效地解決現有的扇出型封裝技術在製作各導接線路時易產生較高製造成本且不利於環保的問題。

Description

扇出型晶圓級封裝單元

本發明是一種封裝單元，尤指一種扇出型晶圓級封裝單元。

輕薄短小且能具有高效率及高信賴度的封裝技術是半導體產業的發展趨勢，其中扇出型晶圓級封裝(FOWLP，Fan-Out Wafer Level Packaging)已是一種現有的封裝技術。

在先進封裝的FOWLP中，重佈線層(RDL，redistribution layer)最為關鍵，因為RDL中的各導接線路能使裸晶(Die)上的多個晶墊產生XY平面電性延伸及互聯的作用供可在各該裸晶的周圍形成較分散的多個銲墊，藉此能有效提昇各導接線路的設計空間及信賴度，但如何使RDL中的各導接線路在產生XY平面電性延伸及互聯作用的狀態下同時也能保持或達成一定程度的輕薄短小功效，則RDL中各導接線路的製作最為關鍵。然而，現有的FOWLP封裝技術所應用的RDL技術中的各導接線路成型方式是採用化鍍成型技藝或電鍍成型技藝來製作，如此一來除了材料成本及製作成本相對較高之外，現有的技術中的製程亦不符合或不利於環保的要求。

此外，當FOWLP為了提供更高性能或具有更多功能的產品時，一般會在FOWLP中採取設置至少二個以上的裸晶的方式並藉由RDL來整合形成多晶片型態的扇出型晶圓級封裝單元，此時FOWLP中的RDL的各導接線路的設計空間的需求就會相對增加，則RDL中各導接線路的製作技術也相對更為關鍵。

再者，在現有的多晶片型態的扇出型晶圓級封裝單元中，內部所設置至少二個以上的裸晶彼此之間欠缺有效的電性連結方式，而使得現有的產品具有使用功能受限的缺點，不利於面對未來更多元化的市場需求。

本發明之主要目的在於提供一種扇出型晶圓級封裝單元，該扇出型晶圓級封裝單元包含載板、至少二裸晶、第一介電層、第二介電層、多條導接線路、至少二第一銲墊、至少一第一銲線及外護層；其中各該裸晶是透過各該第一銲線彼此電性連結；其中各該導接線路是由填注設於該第一介電層的各第一凹槽與該第二介電層的各第二凹槽內的金屬膏所構成，且在該外護層的各開口內形成第二銲墊；其中各該裸晶能由位於各該裸晶的第二面上的晶片區域的周圍的各該第二銲墊以對外電性連結，有效地解決現有的扇出型封裝技術在製作各導接線路時易產生較高製造成本且不利於環保的問題。

為達成上述目的，本發明提供一種扇出型晶圓級封裝單元，該扇出型晶圓級封裝單元包含一載板、至少二裸晶(Die)、一第一介電層、一第二介電層、多條導接線路、至少二第一銲墊、至少一第一銲線及一外護層；其中各該裸晶是自相同的晶圓(Wafer)或不相同的晶圓上所分割而成，各該裸晶是平行且間隔地併排在該載板上，各該裸晶具有一第一面及相對的一第二面，各該裸晶的該第一面是固定設於該載板上，各該裸晶的該第二面上具有多個晶墊，且該第二面的垂直晶片區域界定為一晶片區域；其中該第一介電層是設於該載板及各該裸晶的該第二面上，該第一介電層具有水平方向延伸地成型的多條第一凹槽，其中各該裸晶的各該晶墊是由各該第一凹槽對外露出；其中該第二介電層是設於該第一介電層上，該第二介電層具有水平方向延伸地成型的多 條第二凹槽，各該第二凹槽是與各該第一凹槽連通；其中各該導接線路是由填注設於各該第一凹槽與各該第二凹槽內的一金屬膏所構成，各該導接線路是與各該裸晶的各該晶墊電性連結；其中各該第一銲墊是以二個相對應地分別成型在各該裸晶中的二各該導接線路上；其中各該第一銲線是經一打線接合(Wire Bonding)作業以分別在各該裸晶中的各該第一銲墊上形成一第一銲點及一第二銲點，使得各該裸晶能透過各該第一銲線形成電性連結；其中該外護層是設於該第二介電層上並包覆住各該第一銲墊及各該第一銲線，該外護層具有多個開口且其中至少二該開口是位於各該裸晶的該第二面上的該晶片區域的周圍，其中各該導接線路是能由各該開口對外露出，其中各該導接線路是由各該開口供對外露出而在各該開口內形成一第二銲墊，其中各該裸晶能依序經由各該晶墊、各該導接線路及位於各該裸晶的該第二面上的該晶片區域的周圍的各該第二銲墊以對外電性連結，藉此形成該扇出型晶圓級封裝單元；其中該扇出型晶圓級封裝單元中的各該裸晶是透過各該第一銲線彼此電性連結；其中該扇出型晶圓級封裝單元的製造方法是包含下列步驟：步驟S1：提供一載板；步驟S2：將自相同的晶圓(Wafer)或不相同的晶圓上所分割下來的多個裸晶(Die)平行且間隔地併排設置於該載板上，其中各該裸晶具有一第一面及相對的一第二面，各該裸晶的該第一面是設於該載板上，各該裸晶的該第二面上具有多個晶墊，且該第二面的垂直晶片區域界定為一晶片區域；步驟S3：在該載板及各該裸晶的該第二面上鋪設一第一介電層；步驟S4：在該第一介電層上水平方向延伸成型多條第一凹槽，並使各該裸晶的各該晶墊能由各該第一凹槽對外露出；步驟S5：在該第一介電層上鋪設一第二介電層；步驟S6：在該第二介電層上水平方向延伸成型多條第二凹槽，並使各該第二凹槽能與各該第一凹槽連通；步 驟S7：將一金屬膏填注於各該第一凹槽及各該第二凹槽中，且使該金屬膏的厚度高於該第二介電層的表面；步驟S8：將高於該第二介電層的表面的該金屬膏進行研磨，以使該金屬膏的表面與該第二介電層的表面齊平而構成多條導接線路；步驟S9：在各該裸晶中的各該導接線路上分別成型一第一銲墊，且各該第一銲墊是以二個相對應地設置在各該導接線路上；步驟S10：進行一打線接合(Wire Bonding)作業，以使至少一第一銲線在分別在各該裸晶中的各該第一銲墊上形成一第一銲點及一第二銲點；其中各該裸晶是透過各該第一銲線而形成電性連結；步驟S11：在該第二介電層上設一外護層，並使該外護層包覆住各該第一銲墊及各該第一銲線；步驟S12：在該外護層成型多個開口並使其中至少一該開口成型於各該裸晶的該第二面上的該晶片區域的周圍，使得各該導接線路能由各該開口對外露出而在各該開口內形成一第二銲墊；及步驟S13：進行分割作業並以一個封裝具有至少二該裸晶為一個單位地分割形成多個扇出型晶圓級封裝單元。

在本發明一較佳實施例中，各該裸晶更能依序經由各該晶墊、各該導接線路、及位於各該裸晶的該第二面上的該晶片區域的周圍的各該第一銲墊上的各該第一銲線以對其他各該裸晶的各該第一銲墊電性連結。

在本發明一較佳實施例中，各該裸晶是自相同或不相同的晶圓所分割形成。

在本發明一較佳實施例中，在該載板上的各該裸晶彼此之間的各該第二面的水平高度是相同的。

在本發明一較佳實施例中，該載板是包含矽(Si)載板、玻璃載板、或陶瓷載板。

在本發明一較佳實施例中，該金屬膏是包含銀膏、奈米銀膏、銅膏或奈米銅膏。

在本發明一較佳實施例中，各該裸晶的該第一面進一步是利用一晶片黏結薄膜(DAF，Die Attach Film)而設置於該載板上。

在本發明一較佳實施例中，各該開口上進一步設有一錫球，各該錫球能與各該開口內的各該第二銲墊電性連結。

在本發明一較佳實施例中，該扇出型晶圓級封裝單元能利用各該錫球以電性連結地設置於一電子元件上。

1:扇出型晶圓級封裝單元

1a:晶片區域

10:載板

20:裸晶

20a:第一裸晶

20b:第二裸晶

21:第一面

22:第二面

23:晶墊

30:第一介電層

31:第一凹槽

40:第二介電層

41:第二凹槽

50:導接線路

50a:金屬膏

51:第二銲墊

60:第一銲墊

70:第一銲線

71:第一銲點

72:第二銲點

80:外護層

81:開口

90:晶片黏結薄膜

100:錫球

2:電子元件

圖1是本發明的扇出型晶圓級封裝單元設置於印刷電路板上的側視剖面示意圖。

圖2是本發明的裸晶設置於載板上的側視剖面示意圖。

圖3是本發明第一介電層設於載板及裸晶的第二面上的側視剖面示意圖。

圖4是本發明的第二介電層設於第一介電層上的側視剖面示意圖。

圖5是本發明的第一凹槽及第二凹槽中填注金屬膏的側視剖面示意圖。

圖6是圖5中高於第二介電層的表面的金屬膏進行研磨的側視剖面示意圖。

圖7是本發明的進行打線接合作業的側視剖面示意圖。

圖8是本發明的外護層成型多個開口的側視剖面示意圖。

圖9是本發明的扇出型晶圓級封裝單元的側視剖面示意圖。

圖10是本發明的扇出型晶圓級封裝單元的另一實施例的側視剖面示意圖。

配合圖示，將本發明的結構及其技術特徵詳述如後，其中各圖示只用以說明本發明的結構關係及相關功能，因此各圖示中各元件的尺寸並非依實際比例畫製且非用以限制本發明。

參考圖8，本發明提供一種扇出型晶圓級封裝單元1，該扇出型晶圓級封裝單元1包含一載板10、至少二裸晶(Die)20、一第一介電層30、一第二介電層40、多條導接線路50、至少二第一銲墊60、至少一第一銲線70及一外護層80。

該載板10是包含矽(Si)載板、玻璃載板、或陶瓷載板但不限制如圖2所示。

各該裸晶20是自相同的晶圓(Wafer)或不相同的晶圓上所分割而成，各該裸晶20是平行且間隔地併排在該載板10上，各該裸晶20具有一第一面21及相對的一第二面22，各該裸晶20的該第一面21是固定設於該載板10上，各該裸晶20的該第二面22上具有多個晶墊23，且該第二面22的垂直晶片區域界定為一晶片區域1a如圖2所示。在圖2中各該裸晶20所具有的各該晶墊23是以2個晶墊23為例說明但非用以限制本發明。

此外，為了用以說明本發明的結構關係及相關功能，在本發明的圖1至圖9所示的實施例中，該載板10上所具有的各該裸晶20進一步是包含一第一裸晶20a及一第二裸晶20b但不限制，即各該裸晶20是以2個為例說明但非用以限制本發明。

該第一介電層30是設於該載板10及各該裸晶20(該第一裸晶20a及該第二裸晶20b)的該第二面22上，該第一介電層30具有水平方向延伸地成型的多條第一凹槽31如圖3所示；其中各該裸晶20(該第一裸晶20a及該第二裸晶20b)的各該晶墊23是由各該第一凹槽31對外露出如圖3所示。

該第二介電層40是設於該第一介電層30上，該第二介電層40具有水平方向延伸地成型的多條第二凹槽41，各該第二凹槽41是與各該第一凹槽31連通如圖4所示。

各該導接線路50是由填注設於各該第一凹槽31與各該第二凹槽41內的一金屬膏50a所構成，各該導接線路50是與各該裸晶20(該第一裸晶20a及該第二裸晶20b)的各該晶墊23電性連結如圖6所示；其中該金屬膏50a是包含銀膏、奈米銀膏、銅膏或奈米銅膏但不限制。所述的奈米銀膏材料具有低成本、高傳導率及能夠低溫燒結等特性，但由於奈米銀膏材料為現有常見的材料，在此不再贅述。

各該第一銲墊60是以二個相對應地分別成型在各該裸晶20(該第一裸晶20a及該第二裸晶20b)中的二各該導接線路50上如圖7所示，各該第一銲墊60更承受來自打線接合作業或形成銲點時所產生的正壓力，使內部線路不會因正壓力而受到破壞，而使內部線路(如各該導接線路50)能容許通過或安排在各該第一銲墊60的下方。

各該第一銲線70是經一打線接合(Wire Bonding)作業以分別在各該裸晶20(該第一裸晶20a及該第二裸晶20b)中的各該第一銲墊60上形成一第一銲點71及一第二銲點72，使得各該裸晶20(該第一裸晶20a及該第二裸晶20b)能透過各該第一銲線70形成電性連結如圖7所示。

此外，為了用以說明本發明的結構關係及相關功能，在本發明的圖1所示的實施例中，該第一裸晶20a上的銲點為該第一銲點71但不限制，該第 二裸晶20b上的銲點為該第二銲點72但不限制，即各該第一銲線70是以1條為例說明但非用以限制本發明。

該外護層80是設於該第二介電層40上並包覆住各該第一銲墊60及各該第一銲線70，該外護層80具有多個開口81且其中至少二該開口81是位於各該裸晶20(該第一裸晶20a及該第二裸晶20b)的該第二面22上的該晶片區域1a的周圍如圖8所示；其中各該導接線路50是能由各該開口81對外露出如圖8所示；其中各該導接線路50是由各該開口81供對外露出而在各該開口81內形成一第二銲墊51如圖8所示；其中各該裸晶20(該第一裸晶20a及該第二裸晶20b)能依序經由各該晶墊23、各該導接線路50及位於各該裸晶20(該第一裸晶20a及該第二裸晶20b)的該第二面22上的該晶片區域1a的周圍的各該第二銲墊51以對外電性連結，藉此形成該扇出型晶圓級封裝單元1如圖8所示。

該扇出型晶圓級封裝單元1中的各該裸晶20(該第一裸晶20a及該第二裸晶20b)是透過各該第一銲線70彼此電性連結如圖8所示。

該扇出型晶圓級封裝單元1的製造方法是包含下列步驟：

步驟S1：提供一載板10如圖2所示。

步驟S2：將自相同的晶圓(Wafer)或不相同的晶圓上所分割下來的多個裸晶(Die)20平行且間隔地併排設置於該載板10上如圖2所示；其中各該裸晶20具有一第一面21及相對的一第二面22，各該裸晶20的該第一面21是設於該載板10上，各該裸晶20的該第二面22上具有多個晶墊23，且該第二面22的垂直晶片區域界定為一晶片區域1a如圖2所示。

步驟S3：在該載板10及各該裸晶20的該第二面22上鋪設一第一介電層30如圖3所示。

步驟S4：在該第一介電層30上水平方向延伸成型多條第一凹槽31，並使各該裸晶20的各該晶墊23能由各該第一凹槽31對外露出如圖3所示。

步驟S5：在該第一介電層30上鋪設一第二介電層40如圖4所示。

步驟S6：在該第二介電層40上水平方向延伸成型多條第二凹槽41，並使各該第二凹槽41能與各該第一凹槽31連通如圖4所示。

步驟S7：將一金屬膏50a填注於各該第一凹槽31及各該第二凹槽41中，且使該金屬膏50a的厚度高於該第二介電層40的表面如圖5所示。

步驟S8：將高於該第二介電層40的表面的該金屬膏50a進行研磨，以使該金屬膏50a的表面與該第二介電層40的表面齊平而構成多條導接線路50如圖6所示。

步驟S9：在各該裸晶20中的各該導接線路50上分別成型一第一銲墊60，且各該第一銲墊60是以二個相對應地設置在各該導接線路50上如圖7所示。

步驟S10：進行一打線接合(Wire Bonding)作業，以使至少一第一銲線70在分別在各該裸晶20中的各該第一銲墊60上形成一第一銲點71及一第二銲點72如圖7所示；其中各該裸晶20是透過各該第一銲線70而形成電性連結如圖7所示。

步驟S11：在該第二介電層40上設一外護層80，並使該外護層80包覆住各該第一銲墊60及各該第一銲線70如圖8所示。

步驟S12：在該外護層80成型多個開口81並使其中至少一該開口81成型於各該裸晶20的該第二面22上的該晶片區域1a的周圍，使得各該導接線路50能由各該開口81對外露出而在各該開口內形成一第二銲墊51如圖8所示。

步驟S13：進行分割作業並以一個封裝具有至少二該裸晶20為一個單位地分割形成多個扇出型晶圓級封裝單元1如圖8所示。

上述該扇出型晶圓級封裝單元1的製造方法中的步驟S3至步驟S9及步驟S12的製程，可視為是製作該扇出型晶圓級封裝單元1的重佈線層 (RDL，Redistribution Layer)的關鍵步驟，其中步驟S4是在該第一介電層30上水平方向延伸地成型多條第一凹槽31，步驟S6是在該第二介電層40上水平方向延伸地成型多條第二凹槽41，步驟S7是將一金屬膏50a填注於各該第一凹槽31及各該第二凹槽41中，步驟S8是將高於該第二介電層40的表面的該金屬膏50a進行研磨以使該金屬膏50a的表面與該第二介電層40的表面齊平而構成多條導接線路50，由於步驟S4至步驟S8均是容易精密實施的製程，因此製程較為簡化，足以使重佈線層中的各導接線路50在產生XY平面電性延伸及互聯作用的狀態下，同時也使製作完成的該扇出型晶圓級封裝單元1仍能保持或達成一定程度的輕薄短小的具體功效，以及在該扇出型晶圓級封裝單元1中具有至少二該裸晶20的情況之下，仍然保持或達成一定程度的輕薄短小的功效。

參考圖10，各該裸晶20更能依序經由各該晶墊23、各該導接線路50、及位於各該裸晶20的該第二面22上的該晶片區域1a的周圍的各該第一銲墊60上的各該第一銲線70以對其他各該裸晶20的各該第一銲墊60電性連結但不限制，如該第一裸晶20a能透過各該第一銲線70與該第二裸晶20b電性連結。

參考圖2，當各該裸晶20是自相同的晶圓所分割形成時，各該裸晶20皆是規格、效能或欲實現作用皆相同的裸晶但不限制。

參考圖2，當各該裸晶20是自不相同的晶圓所分割形成時，有利於增加產品的多元化應用，各該裸晶20可以是規格、效能或欲實現作用皆不相同的裸晶但不限制，如圖2中的該第一裸晶20a規格便小於該第二裸晶20b。

參考圖2，在該載板10上的各該裸晶20彼此之間的各該第二面22的水平高度是相同的但不限制，以使得之後藉由RDL技術所成型的該第一介電層30的各該第一凹槽31、及該第二介電層40的各該第二凹槽41能夠平整地延伸成型，即有助於後續堆疊在各該裸晶20上的結構保持更佳的結構平整性，以增加產品的信賴度。

參考圖2，各該裸晶20的該第一面21進一步是利用一晶片黏結薄膜(DAF，Die Attach Film)90而設置於該載板上但不限制。

參考圖9，各該開口81上進一步設有一錫球100但不限制，各該錫球100能與各該開口81內的各該第二銲墊51電性連結；其中該扇出型晶圓級封裝單元1能利用各該錫球100以電性連結地設置於一電子元件2上但不限制如圖1所示；其中該電子元件2為印刷電路板(PCB，Printed circuit board)但不限制如圖1所示。

本發明的該扇出型晶圓級封裝單元1與現有的具扇出型晶圓級封裝單元比較，具有以下的優點：

(1)本發明該扇出型晶圓級封裝單元1的製造方法中的步驟S3至步驟S9及步驟S12，與現有的扇出型晶圓級封裝單元的相關製造技術相比，本發明是藉由RDL中各導接線路的製作使RDL中的各導接線路在產生XY平面電性延伸及互聯作用的狀態下，同時也能保持或達成一定程度的輕薄短小功效，均是簡化且容易精密實施的步驟，尤其有利於降低封裝單元的厚度，因此本發明的製程不但較為簡化而節省成本，且可有效提昇該扇出型晶圓級封裝單元1的使用效率及信賴度。

(2)本發明的各該導接線路50的成型方法，是先將該金屬膏50a填注於各該第一凹槽31及各該第二凹槽41中，且該金屬膏50a的厚度高於該第二介電層40的表面如圖5所示，接著再將高於該第二介電層40的表面的該金屬膏50a進行研磨，以使該金屬膏50a的表面與該第二介電層40的表面齊平而構成各該導接線路50如圖6所示，因此本發明能有效地解決現有的扇出型封裝技術在製作各導接線路時易產生較高製造成本及不利於環保的問題。

(3)本發明的各該裸晶20能依序經由各該晶墊23、各該導接線路50(經RDL技術所形成)及位於各該裸晶20的該第二面22上的該晶片區域1a 的周圍的各該銲墊51以對外電性連結，即RDL中的各導接線路在產生XY平面電性延伸及互聯作用的狀態下，同時也能使多晶片型態的扇出型晶圓級封裝單元保持或達成一定程度的輕薄短小的整合功效，藉以提供更高性能(如各該裸晶20皆是規格、效能或欲實現作用皆相同的裸晶)或更多功能(如各該裸晶20皆是規格、效能或欲實現作用皆不相同的裸晶)的產品，增加產品的市場競爭力。

(4)本發明的各該裸晶20更能依序經由各該晶墊23、各該導接線路50、及位於各該裸晶20的該第二面22上的該晶片區域1a的周圍的各該第一銲墊60上的各該第一銲線70以對其他各該裸晶20的各該第一銲墊60電性連結但不限制，如該第一裸晶20a能透過各該第一銲線70與該第二裸晶20b電性連結，有效地解決現有的多晶片型態的扇出型晶圓級封裝單元中裸晶彼此之間欠缺有效的電性連結方式的問題，以增加產品更多元化的應用，有利於增加產品的市場競爭力。

以上僅為本發明的優選實施例，對本發明而言僅是說明性的，而非限制性的；本領域普通技術人員理解，在本發明權利要求所限定的精神和範圍內可對其進行許多改變，修改，甚至等效變更，但都將落入本發明的保護範圍內。

1:扇出型晶圓級封裝單元

10:載板

20:裸晶

20a:第一裸晶

20b:第二裸晶

21:第一面

22:第二面

23:晶墊

30:第一介電層

40:第二介電層

50:導接線路

51:第二銲墊

60:第一銲墊

70:第一銲線

71:第一銲點

72:第二銲點

80:外護層

81:開口

90:晶片黏結薄膜

100:錫球

2:電子元件

Claims (8)

1. 一種扇出型晶圓級封裝單元，其包含： 一載板； 至少二裸晶（Die），各該裸晶是自相同的晶圓（Wafer）或不相同的晶圓上所分割而成，各該裸晶是平行且間隔地併排在該載板上，各該裸晶具有一第一面及相對的一第二面，各該裸晶的該第一面是固定設於該載板上，各該裸晶的該第二面上具有多個晶墊，且該第二面的晶片的垂直方向的範圍界定為一晶片區域； 一第一介電層，其是設於該載板及各該裸晶的該第二面上，該第一介電層具有水平方向延伸地成型的多條第一凹槽；其中各該裸晶的各該晶墊是由各該第一凹槽對外露出； 一第二介電層，其是設於該第一介電層上，該第二介電層具有水平方向延伸地成型的多條第二凹槽，各該第二凹槽是與各該第一凹槽連通； 多條導接線路，各該導接線路是由填注設於各該第一凹槽與各該第二凹槽內的一金屬膏所構成，各該導接線路是與各該裸晶的各該晶墊電性連結； 至少二第一銲墊，各該第一銲墊是以二個相對應地分別成型在各該裸晶中的二各該導接線路上； 至少一第一銲線，各該第一銲線是經一打線接合（Wire Bonding）作業以分別在各該裸晶中的各該第一銲墊上形成一第一銲點及一第二銲點，使得各該裸晶能透過各該第一銲線形成電性連結；及 一外護層，其是設於該第二介電層上並包覆住各該第一銲墊及各該第一銲線，該外護層具有多個開口且其中至少二該開口是位於各該裸晶的該第二面上的該晶片區域的周圍；其中各該導接線路是能由各該開口對外露出；其中各該導接線路是由各該開口供對外露出而在各該開口內形成一第二銲墊；其中各該裸晶能依序經由各該晶墊、各該導接線路及位於各該裸晶的該第二面上的該晶片區域的周圍的各該第二銲墊以對外電性連結，藉此形成該扇出型晶圓級封裝單元； 其中該扇出型晶圓級封裝單元中的各該裸晶是透過各該第一銲線彼此電性連結； 其中該扇出型晶圓級封裝單元的製造方法是包含下列步驟： 步驟S1：提供一載板； 步驟S2：將自相同的晶圓（Wafer）或不相同的晶圓上所分割下來的多個裸晶（Die）平行且間隔地併排設置於該載板上；其中各該裸晶具有一第一面及相對的一第二面，各該裸晶的該第一面是設於該載板上，各該裸晶的該第二面上具有多個晶墊，且該第二面的晶片的垂直方向的範圍界定為一晶片區域； 步驟S3：在該載板及各該裸晶的該第二面上鋪設一第一介電層； 步驟S4：在該第一介電層上水平方向延伸成型多條第一凹槽，並使各該裸晶的各該晶墊能由各該第一凹槽對外露出； 步驟S5：在該第一介電層上鋪設一第二介電層； 步驟S6：在該第二介電層上水平方向延伸成型多條第二凹槽，並使各該第二凹槽能與各該第一凹槽連通； 步驟S7：將一金屬膏填注於各該第一凹槽及各該第二凹槽中，且使該金屬膏的厚度高於該第二介電層的表面； 步驟S8：將高於該第二介電層的表面的該金屬膏進行研磨，以使該金屬膏的表面與該第二介電層的表面齊平而構成多條導接線路； 步驟S9：在各該裸晶中的各該導接線路上分別成型一第一銲墊，且各該第一銲墊是以二個相對應地設置在各該導接線路上； 步驟S10：進行一打線接合（Wire Bonding）作業，以使至少一第一銲線在分別在各該裸晶中的各該第一銲墊上形成一第一銲點及一第二銲點；其中各該裸晶是透過各該第一銲線而形成電性連結； 步驟S11：在該第二介電層上設一外護層，並使該外護層包覆住各該第一銲墊及各該第一銲線； 步驟S12：在該外護層成型多個開口並使其中至少一該開口成型於各該裸晶的該第二面上的該晶片區域的周圍，使得各該導接線路能由各該開口對外露出而在各該開口內形成一第二銲墊；及 步驟S13：進行分割作業並以一個封裝具有至少二該裸晶為一個單位地分割形成多個扇出型晶圓級封裝單元。
2. 如請求項1所述之扇出型晶圓級封裝單元，其中各該裸晶更能依序經由各該晶墊、各該導接線路、及位於各該裸晶的該第二面上的該晶片區域的周圍的各該第一銲墊上的各該第一銲線以對其他各該裸晶的各該第一銲墊電性連結。
3. 如請求項1所述之扇出型晶圓級封裝單元，其中在該載板上的各該裸晶彼此之間的各該第二面的水平高度是相同的。
4. 如請求項1所述之扇出型晶圓級封裝單元，其中該載板是包含矽（Si）載板、玻璃載板、或陶瓷載板。
5. 如請求項1所述之扇出型晶圓級封裝單元，其中該金屬膏是包含銀膏、奈米銀膏、銅膏或奈米銅膏。
6. 如請求項1所述之扇出型晶圓級封裝單元，其中各該裸晶的該第一面進一步是利用一晶片黏結薄膜（DAF，Die Attach Film）而設置於該載板上。
7. 如請求項1所述之扇出型晶圓級封裝單元，其中各該開口上進一步設有一錫球，各該錫球能與各該開口內的各該第二銲墊電性連結。
8. 如請求項7所述之扇出型晶圓級封裝單元，其中該扇出型晶圓級封裝單元能利用各該錫球以電性連結地設置於一電子元件上。