[go: up one dir, main page]

TWI539555B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI539555B
TWI539555B TW100127419A TW100127419A TWI539555B TW I539555 B TWI539555 B TW I539555B TW 100127419 A TW100127419 A TW 100127419A TW 100127419 A TW100127419 A TW 100127419A TW I539555 B TWI539555 B TW I539555B
Authority
TW
Taiwan
Prior art keywords
layer
transistor
oxide semiconductor
circuit
oxide
Prior art date
Application number
TW100127419A
Other languages
English (en)
Other versions
TW201212162A (en
Inventor
小山潤
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201212162A publication Critical patent/TW201212162A/zh
Application granted granted Critical
Publication of TWI539555B publication Critical patent/TWI539555B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0372—Bistable circuits of the primary-secondary type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/08—Manufacture or treatment characterised by using material-based technologies using combinations of technologies, e.g. using both Si and SiC technologies or using both Si and Group III-V technologies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0128—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Description

半導體裝置
本發明係關於一種半導體積體電路。尤其，本發明關於一種具有使用時序電路構成的儲存電路，並且可以對該儲存電路控制電源電壓的供給(電源門控：power gating)的半導體積體電路。
具有邏輯電路的半導體積體電路的電路規模逐年擴大。當積體電路成立時由幾個元件構成，但是現在也有CPU(Central Processing Unit：中央處理單元)及DSP(Digital Signal Processor：數位信號處理器)等由幾千萬個元件構成的積體電路。藉由元件的微型化及低電壓化，每一個元件的耗電量降低了，但是，因為元件數進一步增加了，所以積體電路整體的耗電量在增加。而且，作為降低耗電量的方法，對部分地停止時鐘的時鐘門控(clock gating)、降低時鐘的頻率的方法及部分地降低電源電壓的方法等進行研究開發。
另外，耗電量不僅包括起因於由電晶體等的元件開關發生的充放電等的動態功率，而且包括起因於該元件截止狀態下的洩漏電流等的靜態功率。該靜態功率在元件數小的積體電路中大部分可以忽略，但是在元件數巨大的積體電路中成為不可以忽略的規模。另一方面，開發對包括在積體電路中的電路控制電源電壓的供給的方法(電源門控)。由此，可以減低由洩漏電流的耗電量。
例如，專利文獻1公開了一種可以進行電源門控的半導體積體電路。明確地說，專利文獻1公開了一種在邏輯電路和電源供給線之間具有電晶體，藉由控制該電晶體的開關，可以對該邏輯電路控制電源電壓的供給的半導體積體電路。
[專利文獻1]日本專利申請公開第2005-268694號公報
但是，當在該邏輯電路中包括使用多個時序電路構成的儲存電路(暫存器等)時，由於進行電源門控該儲存電路的儲存內容消滅。實際上，在包括在現有的半導體積體電路中的邏輯電路中，經常使用暫存器等的儲存電路成為常識，由於進行電源門控，發生儲存內容的消滅。此時，當對該儲存電路重新供給電源電壓時，需要再次進行運算等。就是說，需要重複進行相同運算。因此，藉由進行電源門控得到的降低耗電量效果被稀釋。另外，直到完成該運算為止，不能重新進行該半導體積體電路的工作。因此，半導體積體電路的工作延遲。
鑒於上述課題，本發明的一個方式的目的之一是降低半導體積體電路中的耗電量。此外，本發明的一個方式的目的之一是抑制半導體積體電路中的工作延遲。另外，本發明的一個方式的目的是解決上述課題中的至少一個。
藉由如下方式可以解決上述課題中至少一個：在儲存電路所具有的多個時序電路的每一個中，設置由氧化物半導體構成通道形成區的電晶體和在該電晶體成為截止狀態時其一方的電極電連接到成為浮動狀態的節點的電容元件。另外，該氧化物半導體的特徵是能隙寬於矽的能隙，且其本質載子密度低於矽的本質載子密度。藉由使用這種氧化物半導體構成電晶體的通道形成區，可以實現截止電流(洩漏電流)極小的電晶體。因此，藉由在不對儲存電路供給電源電壓的期間中，使該電晶體成為截止狀態，可以將該期間中的電容元件的一方的電極電連接到的節點的電位保持為恒定或大致恒定。其結果，當對儲存電路重新供給電源電壓時不需要再次進行運算等。就是說，在本發明的一個方式的半導體積體電路中，不存在由該運算等的耗電量及工作的延遲，所以可以解決上述課題。
並且，該氧化物半導體較佳為可能成為電子給體(施體)的水分或氫等雜質濃度降低的i型(本質)半導體或無限趨近於i型的氧化物半導體(purified OS)。明確地說，使用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectroscopy)測量的該氧化物半導體的氫濃度值為5×1019(atoms/cm3)以下，較佳為5×1018(atoms/cm3)以下，更佳為5×1017(atoms/cm3)以下。另外，可以藉由霍爾效應測量進行測量的該氧化物半導體膜的載子密度低於1×1014/cm3、較佳低於1×1012/cm3，更佳低於1×1011/cm3。此外，氧化物半導體的能隙為2eV以上，較佳為2.5eV以上，更佳為3eV以上。
在此，說明使用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectroscopy)進行的氫濃度的分析。已知的是：在SIMS分析中，其原理上，難以獲得樣品表面附近或材質不同的膜的疊層介面附近的準確資料。因此，當使用SIMS分析膜中的厚度方向上的氫濃度分佈時，作為氫濃度採用在對象的膜所存在的範圍中沒有值的極端變動且可以獲得大致一定的值的區域中的平均值。另外，當測定物件的膜的厚度小時，有時因受到相鄰的膜內的氫濃度的影響而找不到可以獲得大致一定的值的區域。此時，作為該膜中的氫濃度採用該膜所存在的區域中的氫濃度的最大值或最小值。再者，當在存在有該膜的區域中不存在具有最大值的山形峰值、具有最小值的穀形峰值時，將拐點的值看作氫濃度。
另外，作為氧化物半導體，可以使用：四元金屬氧化物的In-Sn-Ga-Zn-O類氧化物半導體；三元金屬氧化物的In-Ga-Zn-O類氧化物半導體、In-Sn-Zn-O類氧化物半導體、In-Al-Zn-O類氧化物半導體、Sn-Ga-Zn-O類氧化物半導體、Al-Ga-Zn-O類氧化物半導體、Sn-Al-Zn-O類氧化物半導體；二元金屬氧化物的In-Zn-O類氧化物半導體、Sn-Zn-O類氧化物半導體、Al-Zn-O類氧化物半導體、Zn-Mg-O類氧化物半導體、Sn-Mg-O類氧化物半導體、In-Mg-O類氧化物半導體、In-Ga-O類氧化物半導體；以及In-O類氧化物半導體、Sn-O類氧化物半導體、Zn-O類氧化物半導體等。另外，在本說明書中，例如In-Sn-Ga-Zn-O類氧化物半導體是指具有銦(In)、錫(Sn)、鎵(Ga)、鋅(Zn)的金屬氧化物，而對其組成比沒有特別的限制。另外，上述氧化物半導體也可以包含矽。
另外，在本說明書中，例如可以以化學式InMO3(ZnO)m(m>0)表示氧化物半導體。在此，M是指選自Ga、Al、Mn及Co中的一種或多種金屬元素。
在本發明的一個方式的半導體積體電路中，在不對儲存電路供給電源電壓的期間中，也可以在該儲存電路所具有的多個時序電路的每一個中保持特定節點的電位。而且可以將在該節點中保持的電位對應於在該時序電路中保持的資料。就是說，在本發明的一個方式的半導體積體電路中，當對該儲存電路重新供給電源電壓時不需要再次進行運算等。由此，本發明的一個方式的半導體積體電路可以實現耗電量的降低及工作延遲的降低。
下面，參照圖式詳細說明本發明的實施方式。但是，本發明不侷限於在下文中所說明的內容，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式和詳細內容在不脫離本發明的宗旨及其範圍下可以被變換為各種形式。因此，本發明不應該被解釋為僅限定在下面的實施方式所記載的內容中。
<半導體積體電路的結構例>
首先，參照圖1A至圖1C說明本發明的一個方式的半導體積體電路的結構例。
圖1A是示出半導體積體電路的結構例的塊圖。圖1A所示的半導體積體電路具有運算電路10、保持由運算電路10中進行的運算獲得的資料的儲存電路11、控制對儲存電路11的電源電壓的供給的電源門控控制電路12。
圖1B是示出圖1A所示的儲存電路11及電源門控控制電路12的具體結構的例子的圖。圖1B所示的儲存電路11具有在供給時鐘信號(CK)、反轉時鐘電路(CKB)、高電源電位(VDD)及低電源電位(VSS)的狀態下可以工作的時序電路21_1至21_n(n是3以上的自然數)以及在供給高電源電位(VDD)及低電源電位(VSS)的狀態下可以工作的組合電路22_1至22_n。
另外，時序電路21_1的輸入端子與儲存電路11的輸入端子電連接，時序電路21_1的輸出端子與組合電路22_1的輸入端子電連接。而且，時序電路21_a(a是2以上且n以下的自然數)的輸入端子與組合電路22_a-1的輸出端子電連接，時序電路21_a的輸出端子與組合電路22_a的輸入端子電連接。組合電路22_n的輸出端子與儲存電路11的輸出端子電連接。
圖1B所示的電源門控控制電路12可以對電源門控電晶體20的閘極輸出電源門控控制信號(PG)，對時序電路21_1至21_n的每一個輸出設定信號(SET)、重設信號(RES)、第一轉移信號(TS1)及第二轉移信號(TS2)。另外，電源門控電晶體20的汲極電連接到對時序電路21_1至21_n及組合電路22_1及22_n的每一個供給低電源電位(VSS)的佈線，電源門控電晶體20的源極電連接到低電源電位(VSS)的供應源。因此，藉由電源門控電晶體20的開關，可以控制對時序電路21_1至21_n及組合電路22_1至22_n的每一個的低電源電位(VSS)的供給。而且，第一轉移信號(TS1)是用來將在時序電路21_1至21_n中保持的資料轉移到後述的節點的信號，該節點藉由由氧化物半導體構成通道形成區的電晶體成為截止狀態變成浮動狀態，第二轉移信號(TS2)是用來將該資料從該節點轉移的信號。
另外，圖1B示出對時序電路21_1至21_n及組合電路22_1及22_n的每一個控制低電源電位(VSS)的供給的結構，但是可以採用控制高電源電位(VDD)的供給的結構或控制低電源電位(VSS)及高電源電位(VDD)的供給的結構。明確地說，可以採用在時序電路21_1至21_n及組合電路22_1至22_n的每一個和供給高電源電位(VDD)的佈線之間設置電源門控電晶體的結構。
圖1C是示出圖1B所示的時序電路21_x(x是1以上且n以下的自然數中的任何一個)的結構例的圖。圖1C所示的時序電路21_x具有：其輸入端子與時序電路21_x的輸入端子電連接且其輸出端子與時序電路21_x的輸出端子電連接的正反器30；其閘極與供給第一轉移信號(TS1)的佈線電連接，其源極和汲極中的一方與正反器30中的節點的第一節點電連接，且其源極和汲極中的另一方與正反器30中的節點的第二節點電連接的電晶體31；以及其一方的電極與該第二節點及電晶體31的源極和汲極中的另一方電連接且其另一方的電極與供給固定電位(Vcom)的佈線電連接的電容元件32。注意，電晶體31是由氧化半導體構成通道形成區的電晶體。而且，固定電位(Vcom)無論進行電源門控經常示出一定的電位即可。例如，作為固定電位(Vcom)可以適用高電源電位(VDD)或低電源電位(VSS)等。因為此時，不需要作為固定電位(Vcom)產生新的電位，所以是較佳的。另外，當作為固定電位(Vcom)適用低電源電位(VSS)時，需要控制作為固定電位(Vcom)供給到時序電路21_x的低電源電位(VSS)，以在對包括在正反器30中的邏輯閘極進行電源門控的期間中也供給該低電源電位(VSS)。明確地說，可以另行設置作為固定電位(Vcom)供給到時序電路21_x的低電源電位(VSS)和供給到包括在正反器30中的邏輯閘極的低電源電位(VSS)的供應路徑。
並且，在此，電晶體31的源極和汲極中的一方(第一節點)可以藉由構成包括在正反器30中的邏輯閘極的電晶體電連接到供給高電源電位(VDD)的佈線或供給低電源電位(VSS)的佈線，電晶體31的源極和汲極中的另一方以及電容元件32的一方的電極(第二節點)不可能電連接到這些佈線。例如，可以將前者設計為電連接到構成包括在正反器30中的邏輯閘極的多個電晶體中的至少一個的源極或汲極，將後者設計為不電連接到所有該多個電晶體的源極或汲極，且電連接到該多個電晶體中的至少一個的閘極。就是說，在圖1C所示的時序電路21_x中，藉由電晶體31成為截止狀態，可以使電連接到電晶體31的源極和汲極中的另一方以及電容元件32的一方的電極的節點(第二節點)變為浮動狀態。
就是說，在圖1C所示的時序電路21_x中，藉由作為第一轉移信號(TS1)供給高電平電位，將在正反器30中保持的資料轉移到與電晶體31的源極和汲極中的另一方以及電容元件32的一方的電極電連接的節點(第二節點)，就可以在該節點中進行資料的保持。
另外，在此示出在時序電路21_1至21_n的每一個中設置有電晶體31及電容元件32的構成，但是不需要所有時序電路21_1至21_n具有該結構。就是說，可以採用只有在包括在時序電路21_1至21_n中的m個時序電路(m是1以上且低於n的自然數)中設置電晶體31及電容元件32的結構。另外，附記在那種情況下不需要對不設置電晶體31及電容元件32的時序電路供給第一轉移信號(TS1)及第二轉移信號(TS2)。
<使用氧化物半導體構成通道形成區的電晶體的截止電流>
這裏示出對使用氧化物半導體構成通道形成區的電晶體的截止電流(洩漏電流)進行測量的結果。
首先，參照圖2A至圖2H說明用於上述測量的電晶體的製造方法。
首先，藉由CVD法在玻璃基板50上形成由100nm厚的氮化矽層及150nm厚的氧氮化矽層的疊層構成的基底層51(參照圖2A)。
接著，藉由濺射法在該基底層51上形成100nm厚的鎢層。再者，藉由光刻法選擇性地蝕刻該鎢層來形成閘極層52(參照圖2B)。
接著，藉由CVD法在基底層51及閘極層52上形成由100nm厚的氧氮化矽層構成的閘極絕緣層53(參照圖2C)。
接著，藉由濺射法在閘極絕緣層53上形成25nm厚的氧化物半導體層。另外，使用In2O3:Ga2O3:ZnO=1:1:2[mol]的金屬氧化物靶材形成該氧化物半導體層。此外，在如下條件下形成該氧化物半導體層：基板溫度為200℃、處理室內壓為0.6Pa、直流電源為5kW、氧與氬的混合氣圍(氧流量為50sccm，氬流量為50sccm)。再者，藉由光刻法選擇性地蝕刻該氧化物半導體層來形成氧化物半導體層54(參照圖2D)。
接著，在氮與氧的混合氣圍(氮80%，氧20%)下，以450℃進行1小時的熱處理。
接著，藉由光刻法選擇性地蝕刻閘極絕緣層53(未圖示)。另外，該蝕刻製程是形成用來將閘極層52與後面形成的導電層連接的接觸孔的製程。
接著，藉由濺射法在閘極絕緣層53及氧化物半導體層54上形成100nm厚的鈦層、200nm厚的鋁層以及100nm厚的鈦層的疊層。再者，藉由利用光刻法選擇性地蝕刻該疊層來形成源極層55a及汲極層55b(參照圖2E)。
接著，在氮氣圍下以300℃進行1小時的熱處理。
接著，在閘極絕緣層53、氧化物半導體層54、源極層55a以及汲極層55b上形成300nm厚的由氧化矽層形成的保護絕緣層56。再者，藉由光刻法選擇性地蝕刻保護絕緣層56(參照圖2F)。另外，該蝕刻製程是形成用來使閘極層、源極層以及汲極層與後面形成的導電層連接的接觸孔的製程。
接著，在保護絕緣層56上塗布1.5μm厚的丙烯酸層，並且對該丙烯酸層進行選擇性的曝光，來形成平坦化絕緣層57(參照圖2G)。再者，藉由在氮氣圍下以250℃進行1小時的熱處理，使由丙烯酸層形成的平坦化絕緣層57焙燒固化。
接著，藉由濺射法在平坦化絕緣層57上形成200nm厚的鈦層。再者，藉由利用光刻法選擇性地蝕刻該鈦層，形成連接於閘極層52的導電層(未圖示)、連接於源極層55a的導電層58a以及連接於汲極層55b的導電層58b(參照圖2H)。
接著，在氮氣圍下以250℃進行1小時的熱處理。
藉由上述製程製造用於上述測量的電晶體。
再者，以下說明利用用於上述測量的特性評價電路算出截止電流值的方法。
使用圖3A至圖3C說明使用特性評價電路進行的電流測量。圖3A至圖3C為用來說明特性評價電路的圖。
首先，使用圖3A說明特性評價電路的電路結構。圖3A為示出特性評價電路的電路結構的電路圖。
圖3A所示的特性評價電路具備多個測量系統801。多個測量系統801彼此並聯連接。在此採用八個測量系統801並聯連接的結構。藉由使用多個測量系統801，能夠同時進行多個測量。
測量系統801包括電晶體811、電晶體812、電容元件813、電晶體814以及電晶體815。
電晶體811、電晶體812、電晶體814以及電晶體815為N通道型場效應電晶體。
電壓V1輸入到電晶體811的源極及汲極中的一方，並且電壓Vext_a輸入到電晶體811的閘極。電晶體811為用來注入電荷的電晶體。
電晶體812的源極及汲極中的一方連接於電晶體811的源極及汲極中的另一方，電壓V2輸入到電晶體812的源極及汲極中的另一方，並且電壓Vext_b輸入到電晶體812的閘極。電晶體812為用來評價洩漏電流的電晶體。另外，這裏的洩漏電流是指包括電晶體的截止電流的洩漏電流。
電容元件813中的一方電極連接於電晶體811的源極及汲極中的另一方，並且電壓V2輸入到電容元件813中的另一方電極。另外，這裏，電壓V2為0V。
電壓V3輸入到電晶體814的源極及汲極中的一方，並且電晶體814的閘極連接於電晶體811的源極及汲極中的另一方。另外，也將電晶體814的閘極、電晶體811的源極及汲極中的另一方、電晶體812的源極及汲極中的一方、以及電容元件813中的一方電極連接的部分稱為節點A。另外，這裏，電壓V3為5V。
電晶體815的源極及汲極中的一方連接於電晶體814的源極及汲極中的另一方，電壓V4輸入到電晶體815的源極及汲極中的另一方，並且電壓Vext_c輸入到電晶體815的閘極。另外，這裏，電壓Vext_c為0.5V。
再者，在測量系統801中，作為輸出電壓Vout輸出電晶體814的源極及汲極中的另一方與電晶體815的源極及汲極中的一方連接的部分的電壓。
這裏，作為電晶體811，採用藉由使用圖2A至圖2H說明的製造方法形成的通道長度L為10μm且通道寬度W為10μm的電晶體。
此外，作為電晶體814及電晶體815，採用藉由使用圖2A至圖2H說明的製造方法形成的通道長度L為3μm且通道寬度W為100μm的電晶體。
另外，至少電晶體812具有如圖3B所示那樣的閘極層52與源極層55a以及閘極層52與汲極層55b不重疊的寬度為1μm的偏置區。藉由設置該偏置區，能夠降低寄生電容。再者，作為電晶體812，採用通道長度L及通道寬度W不同的六個電晶體的樣品(也稱為SMP)(參照圖表1)。
如圖3A所示，藉由分別設置用來注入電荷的電晶體和用來評價洩漏電流的電晶體，能夠在注入電荷時一直使用來評價洩漏電流的電晶體處於截止狀態。
此外，藉由分別設置用來注入電荷的電晶體和用來評價洩漏電流的電晶體，能夠適當地設定各電晶體的尺寸。此外，藉由將用來評價洩漏電流的電晶體的通道寬度W設定為大於用來注入電荷的電晶體的通道寬度W，能夠將用來評價洩漏電流的電晶體的洩漏電流以外的特性評價電路的洩漏電流成分抑制為相對小。其結果，能夠以高準確度測量用來評價洩漏電流的電晶體的洩漏電流。與此同時，因為不需要在注入電荷時使用來評價洩漏電流的電晶體一度成為導通狀態，所以也沒有由於通道形成區的電荷的一部分流到節點A而導致的節點A的電壓變動的影響。
接著，使用圖3C說明圖3A所示的特性評價電路的洩漏電流測量方法。圖3C為用來說明使用圖3A所示的特性評價電路的洩漏電流測量方法的時序圖。
使用圖3A所示的特性評價電路的洩漏電流測量方法被劃分為寫入期間及保持期間。以下說明各期間中的工作。
在寫入期間，作為電壓Vext_b輸入使電晶體812成為截止狀態的電壓VL(-3V)。此外，在作為電壓V1輸入寫入電壓Vw之後，作為電壓Vext_a輸入使電晶體811在一定期間成為導通狀態的電壓VH(5V)。由此，在節點A中蓄積電荷，從而節點A的電壓成為與寫入電壓Vw相等的值。然後，作為電壓Vext_a輸入使電晶體811成為截止狀態的電壓VL。然後，作為電壓V1輸入電壓VSS(0V)。
此外，在保持期間中，對由節點A所保持的電荷量的變化引起的節點A的電壓的變化量進行測量。根據電壓的變化量，能夠算出流在電晶體812的源極與汲極之間的電流值。藉由上述方法，能夠在節點A中蓄積電荷並且能夠測量節點A的電壓變化量。
此時，反復在節點A中蓄積電荷並且測量節點A的電壓變化量(也稱為蓄積及測量工作)。首先，反復進行15次第一蓄積及測量工作。在第一蓄積及測量工作中，在寫入期間中，作為寫入電壓Vw輸入5V的電壓，並且在保持期間中進行1小時的保持。接著，反復進行2次第二蓄積及測量工作。在第二蓄積及測量工作中，在寫入期間中，作為寫入電壓Vw輸入3.5V的電壓，並且在保持期間中進行50小時的保持。接著，進行1次第三蓄積及測量工作。在第三蓄積及測量工作中，在寫入期間中，作為寫入電壓Vw輸入4.5V的電壓，並且在保持期間中進行10小時的保持。藉由反復進行蓄積及測量工作，能夠確認到所測量的電流值為定態下的值。換言之，能夠去除流過節點A的電流IA中的瞬變電流(在開始測量後隨時間經過而減少的電流成分)。其結果，能夠以更高準確度測量洩漏電流。
一般來說，節點A的電壓VA作為輸出電壓Vout的函數由算式(1)表示。
[算式1]
V A =F(Vout)…(1)
此外，節點A的電荷QA使用節點A的電壓VA、連接於節點A的電容CA以及常數(const)由算式(2)表示。在此，連接於節點A的電容CA為電容元件813的電容與電容元件813以外的電容成分的總和。
[算式2]
Q A =C A V A +const…(2)
由於節點A的電流IA為流向節點A的電荷(或從節點A流出的電荷)的時空分異，所以節點A的電流IA由算式(3)表示。
[算式3]
另外，這裏，Δt大約為54000sec。像這樣，能夠利用連接於節點A的電容CA及輸出電壓Vout算出作為洩漏電流的節點A的電流IA，從而能夠算出特性評價電路的洩漏電流。
接著，使用圖4A和圖4B說明藉由使用上述特性評價電路的測量方法測量輸出電壓的結果以及根據該測量結果算出的特性評價電路的洩漏電流值。
圖4A示出SMP4、SMP5、SMP6的電晶體的有關上述測量(第一蓄積及測量工作)的經過時間Time與輸出電壓Vout之間的關係，並且圖4B示出有關上述測量的經過時間Time與藉由該測量算出的電流IA之間的關係。可知的是，在開始測量後，輸出電壓Vout有變動，並且需要10小時以上才能進入穩定狀態。
此外，圖5示出根據藉由上述測量算出的值估計的SMP1至SMP6中的節點A的電壓與洩漏電流之間的關係。在圖5中，例如，在SMP4中，在節點A的電壓為3.0V時，洩漏電流為28yA/μm。因為電晶體812的截止電流也包括在洩漏電流中，所以可以認為電晶體812的截止電流也是28yA/μm以下。
此外，圖6至圖8示出在85℃、125℃、150℃下根據上述測量估計的SMP1至SMP6中的節點A的電壓與洩漏電流之間的關係。如圖6至圖8所示，即使在150℃下，洩漏電流也是100zA/μm以下。
如上所述，在採用使用氧化物半導體形成通道形成區的電晶體的特性評價電路中，洩漏電流足夠小。由此可知，該電晶體的截止電流足夠小。此外，即使在溫度上升的情況下，該電晶體的截止電流也足夠小。
<本說明書所公開的半導體積體電路>在本說明書所公開的半導體積體電路中，在不對儲存電路供給電源電壓的期間中，也可以在該儲存電路所具有的多個時序電路的每一個中保持特定節點(圖1C所示的與電晶體31的源極和汲極中的另一方以及電容元件32的一方的電極電連接的節點)的電位。而且可以將在該節點中保持的電位對應於在該時序電路中保持的資料。就是說，在本說明書所公開的半導體積體電路中，當對該儲存電路重新供給電源電壓時不需要再次進行運算等。由此，本說明書所公開的半導體積體電路可以實現耗電量的降低及工作延遲的降低。
<具體例子>參照圖9至圖19說明上述半導體積體電路的具體例子。
<時序電路21_x>圖9是示出圖1C所示的時序電路21_x的具體例子的圖。圖9所示的時序電路21_x具有電晶體31、電容元件32、NAND門210a至210f、AND門211a及211b以及開關212a至212d。另外，因為參照圖9就自明每一個的連接關係，所以省略圖9所示的時序電路21_x的連接關係的詳細說明。此外，將與電晶體31的源極和汲極中的另一方以及電容元件32的一方的電極電連接的節點為節點N，以下說明該節點N中的資料保持工作。
圖10是示出在圖9所示的時序電路21_x的節點N中進行保持資料(Data)時的工作的一例的圖。另外，在圖10所示的工作例子中，期間T1和T3是電源門控信號(PG)示出高電平電位的期間(電源供給期間)，期間T2是電源門控信號(PG)示出低電平電位的期間(電源停止期間)。在期間T1中，為了時鐘門控之前確定時序電路21_x所保持的資料(Data)，停止對時序電路21_x供給時鐘信號(CK)。然後，作為第一轉移信號(TS1)將高電平電位供給到時序電路21_x。由此，將時序電路21_x所保持的資料(Data)轉移到節點N。
在期間T2中，對時序電路21_x所具有的各邏輯閘極停止電源電壓的供給。因此，該時序電路21_x的資料成為不定狀態(Z)。另一方面，在節點N中保持的資料不消滅。在期間T3中，作為第二轉移信號(TS2)供給高電平電位。由此，時序電路21_x的資料恢復。接著，藉由再次開始時鐘信號(CK)的供給，可以早期再次開始具有時序電路21_x的半導體積體電路的工作。
<電晶體>
上述半導體積體電路包括多個電晶體。在此，該多個電晶體可以從各種電晶體中根據各電晶體被要求的特性適當地選擇。例如，在上述半導體積體電路中構成包括在時序電路21_1至21_n及組合電路22_1至22_n中的邏輯閘極的電晶體被要求高速工作。因此，作為該電晶體較佳應用由單晶矽、多晶矽或砷化鎵(GaAs)等化合物半導體構成通道形成區的電晶體。另外，電源門控電晶體20需要具有低截止電流(洩漏電流)。因此，作為該電晶體較佳應用由上述氧化物半導體構成通道形成區的電晶體。鑒於上述觀點，說明半導體積體電路具有的電晶體的一例。明確地說，示出使用包括單晶矽等半導體材料的基板來形成的電晶體以及具有使用氧化物半導體來形成的電晶體的半導體積體電路的一例。
圖11是示出半導體積體電路具有的電晶體的一例的圖。圖11所示的電晶體160包括：設置在包含半導體材料的基板100中的通道形成區116；以夾著通道形成區116的方式設置的一對雜質區114a、114b及一對高濃度雜質區120a、120b(也將這些區域總稱為雜質區)；設置在通道形成區116上的閘極絕緣層108；設置在閘極絕緣層108上的閘極層110；與雜質區114a電連接的源極層130a；以及與雜質區114b電連接的汲極層130b。另外，在閘極層110的側面設置有側壁絕緣層118。而且在不與具有半導體材料的基板100的側壁絕緣層118重疊的區域中有一對高濃度雜質區120a和120b，且在一對高濃度雜質區120a和120b上有一對金屬化合物區域124a和124b。另外，在基板100上圍繞電晶體160設置有元件分離絕緣層106，並且覆蓋電晶體160設置有層間絕緣層126及層間絕緣層128。藉由形成在層間絕緣層126及層間絕緣層128中的開口，源極層130a和汲極層130b與一對金屬化合物區域124a和124b中的一方電連接。就是說，源極層130a藉由金屬化合物區域124a與高濃度雜質區120a及雜質區114a電連接，汲極層130b藉由金屬化合物區域124b與高濃度雜質區120b及雜質區114b電連接。
圖11所示的電晶體164具有設置在層間絕緣層128上的閘極層136d、設置在閘極層136d上的閘極絕緣層138、設置在閘極絕緣層138上的氧化物半導體層140以及設置在氧化物半導體層140上且電連接到氧化物半導體層140的源極層142a和汲極層142b。在此，閘極層136d設置為嵌入形成在層間絕緣層128上的絕緣層132。另外，與閘極層136d相同，形成有電晶體160所具有的接觸於源極層130a的電極層136a以及接觸於汲極層130b的電極層136b。另外，在電晶體164上接觸於氧化物半導體層140的一部分設置有保護絕緣層144，並在保護絕緣層144上設置有層間絕緣層146。在此，在保護絕緣層144及層間絕緣層146中設置有到達源極層142a及汲極層142b的開口，藉由該開口形成有接觸於源極層142a的電極層150d和接觸於汲極層142b的電極層150e。另外，與電極層150d及電極層150e相同，藉由設置在閘極絕緣層138、保護絕緣層144和層間絕緣層146中的開口，形成有接觸於電極層136a的電極層150a以及接觸於電極層136b的電極層150b。在此，氧化物半導體層140為充分去除了氫等雜質而被高純度化的氧化物半導體層。明確地說，氧化物半導體層140的氫濃度為5×1019(atoms/cm3)以下。另外，氧化物半導體層140的氫濃度較佳為5×1018(atoms/cm3)以下，更佳為5×1017(atoms/cm3)以下。另外，使用二次離子質譜測定技術(SIMS：Secondary Ion Mass Spectroscopy)測量上述氧化物半導體層140中的氫濃度。另外，在層間絕緣層146上設置有絕緣層152，並將電極層154a、電極層154b以及電極層154d設置為嵌入絕緣層152中。此外，電極層154a接觸於電極層150a，電極層154b接觸於電極層150b及電極層150d，並且電極層154d接觸於電極層150e。
如圖11所示，電晶體160所具有的汲極層130b藉由設置在上層區域的電極層136b、電極層150b、電極層154b以及電極層150d與電晶體164所具有的源極層142a電連接。
<製造製程的例子>接著，說明電晶體160及電晶體164的製造方法的一例。以下，首先參照圖12A至圖12H說明P型電晶體160的製造方法，然後，參照圖13A至圖13G及圖14A至圖14D說明電晶體164的製造方法。
首先，準備包含半導體材料的基板100(參照圖12A)。作為包含半導體材料的基板100，可以應用矽或碳化矽等的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板或者SOI基板等。在此，示出作為包含半導體材料的基板100使用單晶矽基板時的一例。另外，“SOI基板”一般是指在絕緣表面上設置有矽半導體層的基板，但是在本說明書等中，“SOI基板”包括在絕緣表面上設置有含有矽以外的材料的半導體層的基板。也就是說，“SOI基板”所具有的半導體層不侷限於矽半導體層。另外，SOI基板還包括在玻璃基板等的絕緣基板上隔著絕緣層而設置有半導體層的基板。
在基板100上形成成為用來形成元件分離絕緣層的掩模的保護層102(參照圖12A)。作為保護層102，例如可以使用以氧化矽、氮化矽、氮氧化矽等為材料的絕緣層。另外，在該製程的前後，為了控制電晶體的閾值電壓，也可以將賦予n型導電性的雜質元素或賦予p型導電性的雜質元素添加到基板100中。當半導體為矽時，作為賦予n型導電性的雜質，例如可以使用磷及砷等。另外，作為賦予p型導電性的雜質，例如可以使用硼、鋁及鎵等。接著，將上述保護層102用作掩模進行蝕刻，去除不由保護層102覆蓋的區域(露出的區域)的基板100的一部分。由此，形成得到分離的半導體區域104(參照圖12B)。作為該蝕刻較佳使用乾蝕刻，但是也可以使用濕蝕刻。可以根據被蝕刻材料適當地選擇蝕刻氣體或蝕刻液。
接著，以覆蓋半導體區域104的方式形成絕緣層，並選擇性地去除與半導體區域104重疊的區域的絕緣層，從而形成元件分離絕緣層106(參照圖12B)。該絕緣層使用氧化矽、氮化矽、氮氧化矽等而形成。作為絕緣層的去除方法，CMP(Chemical Mechanical Polishing：化學機械拋光)等拋光處理或蝕刻處理等，可以使用其中的任何方法。另外，在形成半導體區域104之後或在形成元件分離絕緣層106之後，去除上述保護層102。接著，在半導體區域104上形成絕緣層，而在該絕緣層上形成包含導電材料的層。
絕緣層是之後成為閘極絕緣層的層，該絕緣層較佳採用藉由CVD法或濺射法等來獲得的包含氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭等的膜的單層結構或疊層結構。另外，也可以藉由高密度電漿處理或熱氧化處理使半導體區域104的表面氧化或氮化，形成上述絕緣層。例如，可以使用He、Ar、Kr、Xe等稀有氣體和氧、氧化氮、氨、氮等的混合氣體來進行高密度電漿處理。另外，對絕緣層的厚度沒有特別的限制，例如其厚度可以設定為1nm以上且100nm以下。
包含導電材料的層可以使用鋁、銅、鈦、鉭、鎢等的金屬材料來形成。另外，也可以使用包含導電材料的多晶矽等的半導體材料來形成包含導電材料的層。對其形成方法也沒有特別的限制，可以使用蒸鍍法、CVD法、濺射法或旋塗法等各種成膜方法。此外，在此示出使用金屬材料形成包含導電材料的層時的一例。然後，對絕緣層及包含導電材料的層進行選擇性的蝕刻，來形成閘極絕緣層108及閘極層110。(參照圖12C)。
接著，形成覆蓋閘極層110的絕緣層112(參照圖12C)。然後，將硼(B)、磷(P)或砷(As)等添加到半導體區域104中，形成其結深淺的一對雜質區114a、114b(參照圖12C)。另外，藉由形成一對雜質區114a、114b，在半導體區域104的閘極絕緣層108的下部形成通道形成區116(參照圖12C)。在此，雖然可以適當地設定所添加的雜質的濃度，但是當電晶體被高度微型化時，較佳將其濃度設定為高。另外，雖然在此採用在形成絕緣層112之後形成一對雜質區114a、114b的製程，但是也可以採用在形成一對雜質區114a、114b之後形成絕緣層112的製程。接著，形成側壁絕緣層118(參照圖12D)。可以在覆蓋絕緣層112形成絕緣層之後，藉由對該絕緣層進行各向異性高的蝕刻處理，以自對準的方式形成側壁絕緣層118。另外，此時，較佳藉由對絕緣層112的一部分進行蝕刻，暴露閘極層110的上面和一對雜質區114a、114b的上面。
接著，覆蓋閘極層110、一對雜質區114a、114b和側壁絕緣層118等形成絕緣層。並且將硼(B)、磷(P)或砷(As)等添加到一對雜質區114a、114b的一部分來形成一對高濃度雜質區120a、120b(參照圖12E)。然後，藉由去除上述絕緣層，覆蓋閘極層110、側壁絕緣層118和一對高濃度雜質區120a、120b等形成金屬層122(參照圖12E)。金屬層122可以使用真空蒸鍍法、濺射法或旋塗法等的各種成膜方法形成。較佳使用與構成半導體區域104的半導體材料起反應而成為低電阻的金屬化合物的金屬材料形成金屬層122。作為這種金屬材料，例如有鈦、鉭、鎢、鎳、鈷、鉑等。
接著，進行熱處理，使金屬層122與半導體材料起反應。由此，形成接觸於一對高濃度雜質區120a、120b的一對金屬化合物區域124a、124b(參照圖12F)。另外，在作為閘極層110使用多晶矽等的情況下，還在閘極層110與金屬層122接觸的部分中形成金屬化合物區域。作為上述熱處理，例如可以使用利用閃光燈的照射的熱處理。當然，也可以使用其他熱處理方法，但是為了提高形成金屬化合物時的化學反應的控制性，較佳使用可以在極短的時間內進行熱處理的方法。另外，上述金屬化合物區域是藉由金屬材料與半導體材料之間的反應形成的金屬化合物區域並具有足夠高的導電性。藉由形成該金屬化合物區域，可以充分降低電阻，並可以提高元件特性。另外，在形成一對金屬化合物區域124a、124b之後，去除金屬層122。
接著，覆蓋藉由上述製程形成的各結構形成層間絕緣層126和層間絕緣層128(參照圖12G)。層間絕緣層126和層間絕緣層128可以使用包含氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭等無機絕緣材料的材料形成。此外，也可以使用聚醯亞胺、丙烯酸樹脂等有機絕緣材料形成層間絕緣層126和層間絕緣層128。另外，雖然在此示出層間絕緣層126和層間絕緣層128的兩層結構，但是層間絕緣層的結構不侷限於此。在形成層間絕緣層128之後，較佳藉由對其表面進行CMP或蝕刻處理等而使其平坦化。然後，在上述層間絕緣層中形成到達一對金屬化合物區域124a、124b的開口，並且在該開口中形成源極層130a和汲極層130b(參照圖12H)。例如，可以在包括開口的區域中使用PVD法或CVD法等形成導電層之後，藉由使用蝕刻處理或CMP等的方法去除上述導電層的一部分，形成源極層130a和汲極層130b。
另外，當形成源極層130a及汲極層130b時，較佳將其表面加工為平坦。例如，當在包括開口的區域中形成薄的鈦膜或氮化鈦膜之後，將鎢膜形成為嵌入開口中時，藉由進行之後的CMP，可以在去除多餘的鎢、鈦或氮化鈦等的同時提高其表面的平坦性。如此，藉由將包含源極層130a和汲極層130b的表面加工為平坦，可以在之後的製程中形成優良的電極、佈線、絕緣層或半導體層等。注意，在此只示出接觸於一對金屬化合物區域124a、124b的源極層130a及汲極層130b，但是在這個製程中，也可以一同形成用作佈線的電極層等。對可以用作源極層130a和汲極層130b的材料沒有特別的限制，而可以使用各種導電材料。例如，可以使用鉬、鈦、鉻、鉭、鎢、鋁、銅、釹和鈧等導電材料。藉由上述製程，形成使用包含半導體材料的基板100的電晶體160。另外，在進行上述製程之後，還可以形成電極、佈線或絕緣層等。藉由作為佈線的結構採用由層間絕緣層和導電層的疊層結構構成的多層佈線結構，可以提供高集成化的電路。
接著，參照圖13A至圖13G及圖14A至圖14D說明在層間絕緣層128上製造電晶體164的製程。另外，圖13A至圖13G及圖14A至圖14D示出層間絕緣層128上的各種電極層或電晶體164等的製造製程，而省略存在於電晶體164下部的電晶體160等。
首先，在層間絕緣層128、源極層130a及汲極層130b上形成絕緣層132(參照圖13A)。絕緣層132可以使用PVD法或CVD法等形成。另外，絕緣層132可以使用包含氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭等無機絕緣材料的材料形成。接著，在絕緣層132中形成到達源極層130a及汲極層130b的開口。此時，還在之後形成閘極層136d的區域中形成開口。然後，將導電層134形成為嵌入上述開口中(參照圖13B)。上述開口可以藉由使用掩模的蝕刻等的方法而形成。該掩模可以藉由使用光掩模的曝光等的方法而形成。作為蝕刻，可以使用濕蝕刻和乾蝕刻中的任何一種，但是從微細加工的觀點來看，較佳使用乾蝕刻。導電層134可以使用PVD法或CVD法等的成膜法而形成。作為可以用來形成導電層134的材料，可以舉出鉬、鈦、鉻、鉭、鎢、鋁、銅、釹和鈧等導電材料、該材料的合金或化合物(例如，氮化物)等。
更明確地說，可以使用如下方法：例如，在包括開口的區域中使用PVD法形成薄的鈦膜，並且使用CVD法形成薄的氮化鈦膜，然後將鎢膜形成為嵌入開口中。在此，藉由PVD法形成的鈦膜具有還原介面的氧化膜，而降低與下部電極層(在此，源極層130a及汲極層130b等)的接觸電阻的功能。另外，之後形成的氮化鈦膜具有抑制導電材料的擴散的阻擋功能。另外，也可以在形成由鈦或氮化鈦等構成的障壁膜之後，使用鍍法形成銅膜。形成導電層134之後，使用蝕刻處理或CMP等的方法去除導電層134的一部分，暴露絕緣層132，從而形成電極層136a、電極層136b以及閘極層136d(參照圖13C)。另外，當去除上述導電層134的一部分以形成電極層136a、電極層136b以及閘極層136d時，較佳將其表面加工為平坦。如此，藉由將絕緣層132、電極層136a、電極層136b以及閘極層136d的表面加工為平坦，可以在之後的製程中形成優良的電極、佈線、絕緣層以及半導體層等。
接著，覆蓋絕緣層132、電極層136a、電極層136b以及閘極層136d形成閘極絕緣層138(參照圖13D)。閘極絕緣層138可以藉由CVD法或濺射法等形成。另外，閘極絕緣層138較佳以包含氧化矽、氮化矽、氧氮化矽、氮氧化矽、氧化鋁、氧化鉿、氧化鉭或氧化鎵等的方式來形成。另外，閘極絕緣層138可以為單層結構或者疊層結構。例如，藉由利用作為原料氣體使用矽烷(SiH4)、氧和氮的電漿CVD法，可以形成包含氧氮化矽的閘極絕緣層138。對閘極絕緣層138的厚度沒有特別的限制，例如將其厚度可以設定為10nm以上且500nm以下。在使用疊層結構時，例如，較佳使用由厚度為50nm以上且200nm以下的第一閘極絕緣層和第一閘極絕緣層上的厚度為5nm以上且300nm以下的第二閘極絕緣層構成的疊層。
接著，在閘極絕緣層138上形成氧化物半導體層，藉由使用掩模的蝕刻等的方法而加工該氧化物半導體層，以形成島狀的氧化物半導體層140(參照圖13E)。這裏使用的氧化物半導體較佳至少包含銦(In)或鋅(Zn)。尤其是，較佳包含In和Zn。另外，除了上述元素以外，較佳還具有鎵(Ga)作為穩定劑(stabilizer)，該穩定劑用來減小上述使用氧化物半導體的電晶體的電特性偏差。另外，作為穩定劑較佳具有錫(Sn)。另外，作為穩定劑較佳具有鉿(Hf)。另外，作為穩定劑較佳具有鋁(Al)。另外，作為其他穩定劑，可以具有鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鑥(Lu)中的一種或多種。
例如，作為氧化物半導體，可以使用：氧化銦、氧化錫、氧化鋅；二元金屬氧化物的In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物；三元金屬氧化物的In-Ga-Zn類氧化物(也稱為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；四元金屬氧化物的In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。這裏，例如In-Ga-Zn類氧化物是指作為主要成分具有In、Ga和Zn的氧化物，對In、Ga、Zn的比率沒有限制。另外，也可以包含In、Ga、Zn以外的金屬元素。另外，作為氧化物半導體，可以使用由InMO3(ZnO)m(m>0且m不是整數)表示的材料。這裏，M表示選自Ga、Fe、Mn和Co中的一種金屬元素或多種金屬元素。另外，作為氧化物半導體，也可以使用由In3SnO5(ZnO)n(n>0且n是整數)表示的材料。
例如，可以使用其原子數比為In:Ga:Zn=1:1:1(=1/3:1/3:1/3)或In:Ga:Zn=2:2:1(=2/5:2/5:1/5)的In-Ga-Zn類氧化物或具有與其類似的組成的氧化物。或者，也可以使用其原子數比為In:Sn:Zn=1:1:1(=1/3:1/3:1/3)、In:Sn:Zn=2:1:3 (=1/3:1/6:1/2)或In:Sn:Zn=2:1:5(=1/4:1/8:5/8)的In-Sn-Zn類氧化物或具有與其類似的組成的氧化物。
但是，不侷限於上述材料，根據所需要的半導體特性(遷移率、閾值、偏差等)可以使用適當的組成的材料。另外，為了獲得所需要的半導體特性，較佳適當地設定載子濃度、雜質濃度、缺陷密度、金屬元素與氧的原子數比、原子間接合距離、密度等的條件。例如，使用In-Sn-Zn類氧化物可以較容易獲得較高的遷移率。但是，當使用In-Ga-Zn類氧化物時也可以藉由減小塊內缺陷密度來提高遷移率。
在此，例如In、Ga、Zn的原子數比為In:Ga:Zn=a:b:c(a+b+c=1)的氧化物的組成在原子數比為In:Ga:Zn=A:B:C(A+B+C=1)的氧化物的組成的近旁是指a、b、c滿足(a-A)2+(b-B)2+(c-C)2 r2的狀態，r例如可以為0.05。其他氧化物也是同樣的。氧化物半導體既可以為單晶又可以為非單晶。在後一種的情況下，可以為非晶或多晶。另外，也可以利用在非晶體中含有具有結晶性的部分的結構或非非晶結構。非晶態的氧化物半導體可以較容易形成平坦的表面，因此當使用該非晶態的氧化物半導體形成電晶體時，可以減小介面散射而較容易實現較高的遷移率。
另外，當利用具有結晶性的氧化物半導體時，可以進一步減小塊內缺陷，並藉由提高表面的平坦性可以獲得比非晶態的氧化物半導體更高的遷移率。為了提高表面的平坦性，較佳在平坦的表面上形成氧化物半導體。具體來說，較佳在平均面粗糙度(Ra)為1nm以下，較佳為0.3nm以下，更佳為0.1nm以下的表面上形成氧化物半導體。在此，Ra是為了可以應用於面而將在JIS B0601中定義的中心線平均粗糙度擴大為三維來得到的值，可以將Ra表示為“將從基準面到指定面的偏差的絕對值平均來得到的值”，並且Ra以如下數式定義。
[算式4]
另外，在上述式中，S0表示測定面(由座標(x1,y1)(x1,y2)(x2,y1)(x2,y2)表示的四個點圍繞的長方形的區域)的面積，Z0表示測定面的平均高度。藉由利用原子力顯微鏡(AFM：Atomic Force Microscope)可以評價Ra。
這裏，作為氧化物半導體層使用In-Ga-Zn-O類金屬氧化物靶材，藉由濺射法來形成非晶氧化物半導體層。作為用來藉由濺射法製造氧化物半導體層140的靶材，例如可以使用以氧化鋅等為主要成分的金屬氧化物的靶材。另外，也可以使用包含In、Ga及Zn的金屬氧化物靶材(組成比為In2O3:Ga2O3:ZnO=1:1:1[莫耳數比] ，In:Ga:Zn=1:1:0.5[原子比])等。另外，作為包含In、Ga及Zn的金屬氧化物靶材，也可以使用其組成比為In:Ga:Zn=1:1:1[原子比]或In:Ga:Zn=1:1:2[原子比]的靶材等。金屬氧化物靶材的填充率為90%以上且100%以下，較佳為95%以上(例如為99.9%)。藉由使用填充率高的金屬氧化物靶材，形成緻密的氧化物半導體層。
另外，當作為氧化物半導體層140使用In-Zn-O類材料時，將所使用的靶材的組成比設定為使原子數比為In:Zn=50:1至1:2(換算為莫耳數比則為In2O3:ZnO=25:1至1:4)，較佳為In:Zn=20:1至1:1(換算為莫耳數比則為In2O3:ZnO=10:1至1:2)，更佳為In:Zn=15:1至1.5:1(換算為莫耳數比則為In2O3:ZnO=15:2至3:4)。例如，作為用來形成In-Zn-O類氧化物半導體的金屬氧化物靶材，當原子數比為In:Zn:O=X:Y:Z時，滿足Z＞1.5X+Y。另外，可以將In-Sn-Zn類氧化物稱為ITZO，並且In-Sn-Zn類氧化物使用In:Sn:Zn的原子數比為1:2:2、2:1:3、1:1:1或20:45:35等的氧化物靶材。氧化物半導體層的形成氣圍較佳為稀有氣體(典型為氬)氣圍、氧氣圍或稀有氣體(典型為氬)和氧的混合氣圍。明確地說，例如，較佳使用氫、水、羥基或氫化物等雜質降低到幾ppm左右(較佳為幾ppb左右)的高純度氣體。
在形成氧化物半導體層時，在保持為減壓狀態的處理室內固定基板，並且將基板溫度設定為100℃以上且600℃以下，較佳為200℃以上且400℃以下。藉由在加熱基板的同時形成氧化物半導體層，可以降低氧化物半導體層所包含的雜質的濃度。另外，可以減輕由濺射導致的損傷。然後，在去除殘留在處理室內的水分的同時引入去除了氧和水的濺射氣體，並且將金屬氧化物用作靶材以形成氧化物半導體層。較佳使用吸附型真空泵，以去除殘留在處理室內的水分。例如，可以使用低溫泵、離子泵、鈦昇華泵。另外，作為排氣單元，也可以使用提供有冷阱的渦輪泵。在使用低溫泵進行了排氣的沉積室中，例如，對氫原子、水(H2O)等包含氫原子的化合物(更佳，還有包含碳原子的化合物)等進行排氣，因此可以降低在該沉積室中形成的氧化物半導體層所包含的雜質的濃度。
作為形成條件，例如，可以採用如下條件：基板和靶材之間的距離為100mm，壓力為0.6Pa，直流(DC)功率為0.5kW，並且氣圍為氧(氧流量比率為100%)氣圍。注意，當使用脈衝直流(DC)電源時，可以減少塵屑，並且膜厚度分佈也變得均勻，所以是較佳的。將氧化物半導體層的厚度設定為2nm以上且200nm以下，較佳為5nm以上且30nm以下。另外，因為氧化物半導體層的適當的厚度根據使用的氧化物半導體材料而不同，所以可以根據使用的材料適當地選擇其厚度。
另外，較佳在藉由濺射法形成氧化物半導體層之前進行引入氬氣體來產生電漿的反濺射，以去除附著在閘極絕緣層138的表面上的塵屑。這裏，通常的濺射是指將離子碰撞到濺射靶材，而反濺射是指將離子碰撞到處理表面以改變其表面的性質。作為將離子碰撞到處理表面的方法，有在氬氣圍下將高頻電壓施加到處理表面一側而在基板附近產生電漿的方法等。另外，也可以使用氮、氦或氧等代替氬氣圍。
作為上述氧化物半導體層的蝕刻可以使用乾蝕刻或濕蝕刻。當然，也可以組合乾蝕刻和濕蝕刻而使用。根據材料適當地設定蝕刻條件(蝕刻氣體、蝕刻液、蝕刻時間、溫度等)，以將其蝕刻成所希望的形狀。作為用於乾蝕刻的蝕刻氣體，例如有含有氯的氣體(氯類氣體，例如氯(Cl2)、三氯化硼(BCl3)、四氯化矽(SiCl4)、四氯化碳(CCl4)等)等。另外，還可以使用含有氟的氣體(氟類氣體，例如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)等)、溴化氫(HBr)、氧(O2)或對上述氣體添加了氦(He)或氬(Ar)等的稀有氣體的氣體等。作為乾蝕刻法，可以使用平行平板型RIE(反應性離子蝕刻：Reactive Ion Etching)法或ICP(感應耦合電漿：Inductively Coupled Plasma)蝕刻法。適當地設定蝕刻條件(施加到線圈形電極的電力量、施加到基板一側的電極的電力量、基板一側的電極溫度等)，以便蝕刻為所希望的形狀。
作為用於濕蝕刻的蝕刻液，可以使用將磷酸、醋酸以及硝酸混合的溶液等。另外，還可以使用ITO07N(由關東化學株式會社製造)等蝕刻液。接著，較佳對氧化物半導體層進行第一熱處理。藉由進行該第一熱處理，可以進行氧化物半導體層的脫水化或脫氫化。將第一熱處理的溫度設定為300℃以上且750℃以下，較佳為400℃以上且低於基板的應變點。例如，將基板引入到使用電阻發熱體等的電爐中，在氮氣圍下且在450℃的溫度下對氧化物半導體層140進行熱處理1小時。在該期間，不使氧化物半導體層140接觸大氣，以避免水或氫的再混入。
另外，熱處理裝置不侷限於電爐，也可以為利用來自被進行了加熱的氣體等介質的導熱或熱輻射對被處理物進行加熱的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置或LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是利用從燈如鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等發出的光(電磁波)的輻射加熱被處理物的裝置。GRTA裝置是利用高溫氣體進行熱處理的裝置。作為氣體，使用不藉由加熱處理與被處理物起反應的惰性氣體如氬等稀有氣體或氮。
例如，作為第一熱處理，也可以進行如下GRTA處理，即將基板引入到被加熱到650℃至700℃的高溫的惰性氣體中，進行加熱幾分鐘，然後從該惰性氣體抽出基板。藉由使用GRTA處理，可以在短時間內進行高溫熱處理。另外，因為GRTA處理是在短時間內進行的熱處理，所以即使在超過基板的應變點的溫度條件下也可以使用上述熱處理。
另外，較佳在以氮或稀有氣體(氦、氖或氬等)為主要成分且不包含水或氫等的氣圍下進行第一熱處理。例如，較佳將引入加熱處理裝置中的氮或氦、氖、氬等的稀有氣體的純度設定為6N(99.9999%)以上，較佳設定為7N(99.99999%)以上(即，雜質濃度為1ppm以下，較佳為0.1ppm以下)。
根據第一加熱處理的條件或氧化物半導體層的材料，有時氧化物半導體層晶化並成為微晶或多晶。例如，有時成為結晶化率為90%以上或80%以上的微晶氧化物半導體層。另外，根據第一熱處理的條件或氧化物半導體層的材料，有時成為不包含結晶成分的非晶氧化物半導體層。另外，有時成為非晶氧化物半導體(例如，在氧化物半導體層的表面)和微晶(粒徑為1nm以上且20nm以下(典型為2nm以上且4nm以下))混合在一起的氧化物半導體層。
另外，藉由在非晶中排列微晶，也可以改變氧化物半導體層的電特性。例如，當使用In-Ga-Zn-O類金屬氧化物靶材形成氧化物半導體層時，藉由形成具有電各向異性的In2Ga2ZnO7的晶粒對準的微晶部，可以改變氧化物半導體層的電特性。
更明確地說，例如，藉由將In2Ga2ZnO7的晶粒對準為其c軸垂直於氧化物半導體層的表面，可以提高平行於氧化物半導體層表面的方向上的導電性，並提高垂直於氧化物半導體層表面的方向上的絕緣性。另外，上述微晶部具有抑制水或氫等雜質侵入到氧化物半導體層中的功能。另外，具有上述微晶部的氧化物半導體層可以藉由GRTA處理對氧化物半導體層進行表面加熱而形成。另外，更佳地藉由使用Zn含量小於In或Ga的含量的濺射靶材來形成氧化物半導體層。
在此，說明包含一種結晶(CAAC: C Axis Aligned Crystal：c軸對準結晶)的氧化物，該結晶進行c軸對準，並且在從ab面、表面或介面的方向看時具有三角形狀或六角形狀的原子排列，在c軸上金屬原子排列為層狀或者金屬原子和氧原子排列為層狀，而在ab面上a軸或b軸的方向不同(即，以c軸為中心回轉)。
從更廣義來理解，包含CAAC的氧化物是指非單晶，並是指包括如下相的氧化物，在該相中在從垂直於ab面的方向看時具有三角形狀、六角形狀、正三角形狀或正六角形狀的原子排列，並且從垂直於c軸方向的方向看時金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。雖然CAAC不是單晶，但是也不只由非晶形成。另外，雖然CAAC包括晶化部分(結晶部分)，但是有時不能明確辨別一個結晶部分與其他結晶部分的邊界。
當CAAC包含氧時，也可以用氮取代氧的一部分。另外，構成CAAC的各結晶部分的c軸也可以在固定的方向上(例如，垂直於支撐CAAC的基板面或CAAC的表面等的方向)對準。或者，構成CAAC的各結晶部分的ab面的法線也可以朝向固定的方向(例如，垂直於支撐CAAC的基板面或CAAC的表面等的方向)。
CAAC根據其組成等而成為導體、半導體或絕緣體。另外，CAAC根據其組成等而呈現對可見光的透明性或不透明性。
作為上述CAAC的例子，也可以舉出一種結晶，該結晶被形成為膜狀，並且在該結晶中在從垂直於膜表面或所支撐的基板面的方向觀察時確認到三角形或六角形的原子排列，並且在觀察其膜剖面時確認到金屬原子或金屬原子及氧原子(或氮原子)的層狀排列。以下，參照圖23A至圖25C詳細說明包括在CAAC中的結晶結構的一個例子。另外，在沒有特別的說明時，在圖23A至圖25C中，以垂直方向為c軸方向，並以與c軸方向正交的面為ab面。另外，在只說“上一半”或“下一半”時，其是指以ab面為邊界時的上一半或下一半。圖23A示出具有一個六配位In以及靠近In的六個四配位氧原子(以下稱為四配位O)的結構。這裏，將對於一個金屬原子只示出靠近其的氧原子的結構稱為小組。雖然圖23A所示的結構採用八面體結構，但是為了容易理解示出平面結構。另外，在圖23A的上一半及下一半中分別具有三個四配位O。圖23A所示的小組的電荷為0。
圖23B示出具有一個五配位Ga、靠近Ga的三個三配位氧原子(以下稱為三配位O)以及靠近Ga的兩個四配位O的結構。三配位O都存在於ab面上。在圖23B的上一半及下一半分別具有一個四配位O。另外，因為In也採用五配位，所以也有可能採用圖23B所示的結構。圖23B所示的小組的電荷為0。圖23C示出具有一個四配位Zn以及靠近Zn的四個四配位O的結構。在圖23C的上一半具有一個四配位O，並且在下一半具有三個四配位O。或者，也可以在圖23C的上一半具有三個四配位O，並且在下一半具有一個四配位O。圖23C所示的小組的電荷為0。圖23D示出具有一個六配位Sn以及靠近Sn的六個四配位O的結構。在圖23D的上一半具有三個四配位O，並且在下一半具有三個四配位O。圖23D所示的小組的電荷為+1。
圖23E示出包括兩個Zn的小組。在圖23E的上一半具有一個四配位O，並且在下一半具有一個四配位O。圖23E所示的小組的電荷為-1。在此，將多個小組的集合體稱為中組，而將多個中組的集合體稱為大組(也稱為單元元件)。這裏，說明這些小組彼此接合的規則。圖23A所示的六配位In的上一半的三個O在下方向上分別具有三個靠近的In，而In的下一半的三個O在上方向上分別具有三個靠近的In。五配位Ga的上一半的一個O在下方向上具有一個靠近的Ga，而Ga的下一半的一個O在上方向上具有一個靠近的Ga。四配位Zn的上一半的一個O在下方向上具有一個靠近的Zn，而Zn的下一半的三個O在上方向上分別具有三個靠近的Zn。像這樣，金屬原子的上方向上的四配位O的個數與位於該O的下方向上的靠近的金屬原子的個數相等。與此同樣，金屬原子的下方向的四配位O的個數與位於該O的上方向上的靠近的金屬原子的個數相等。因為O為四配位，所以位於下方向上的靠近的金屬原子的個數和位於上方向上的靠近的金屬原子的個數的總和成為4。因此，在位於一金屬原子的上方向上的四配位O的個數和位於另一金屬原子的下方向上的四配位O的個數的總和為4時，具有金屬原子的兩種小組可以彼此接合。例如，在六配位金屬原子(In或Sn)藉由下一半的四配位O接合時，因為四配位O的個數為3，所以其與五配位金屬原子(Ga或In)和四配位金屬原子(Zn)中的任何一種接合。具有這些配位數的金屬原子在c軸方向上藉由四配位O接合。另外，除此以外，以使層結構的總和電荷成為0的方式使多個小組接合構成中組。
圖24A示出構成In-Sn-Zn-O類層結構的中組的模型圖。圖24B示出由三個中組構成的大組。另外，圖24C示出從c軸方向上觀察圖24B的層結構時的原子排列。在圖24A中，為了容易理解，省略三配位O，關於四配位O只示出其個數，例如，以表示Sn的上一半及下一半分別具有三個四配位O。與此同樣，在圖24A中，以表示In的上一半及下一半分別具有一個四配位O。與此同樣，在圖24A中示出：下一半具有一個四配位O而上一半具有三個四配位O的Zn；以及上一半具有一個四配位O而下一半具有三個四配位O的Zn。
在圖24A中，構成In-Sn-Zn-O類層結構的中組具有如下結構：在從上面按順序說明時，上一半及下一半分別具有三個四配位O的Sn與上一半及下一半分別具有一個四配位O的In接合；該In與上一半具有三個四配位O的Zn接合；藉由該Zn的下一半的一個四配位O與上一半及下一半分別具有三個四配位O的In接合；該In與上一半具有一個四配位O的由兩個Zn構成的小組接合；藉由該小組的下一半的一個四配位O與上一半及下一半分別具有三個四配位O的Sn接合。多個上述中組彼此接合而構成大組。這裏，三配位O及四配位O的一個接合的電荷分別可以被認為是-0.667及-0.5。例如，In(六配位或五配位)、Zn(四配位)以及Sn(五配位或六配位)的電荷分別為+3、+2以及+4。因此，包含Sn的小組的電荷為+1。因此，為了形成包含Sn的層結構，需要消除電荷+1的電荷-1。作為具有電荷-1的結構，可以舉出圖23E所示的包含兩個Zn的小組。例如，因為如果對於一個包含Sn的小組有一個包含兩個Zn的小組則電荷被消除，而可以使層結構的總電荷為0。
明確而言，藉由反復圖24B所示的大組來可以得到In-Sn-Zn-O類結晶(In2SnZn3O8)。注意，可以得到的In-Sn-Zn-O類的層結構可以由組成式In2SnZn2O7(ZnO)m(m是0或自然數)表示。此外，使用如下材料時也與上述相同：四元金屬氧化物的In-Sn-Ga-Zn類氧化物；三元金屬氧化物的In-Ga-Zn類氧化物(也表示為IGZO)、In-Al-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；二元金屬氧化物的In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物等。例如，圖25A示出構成In-Ga-Zn-O類的層結構的中組的模型圖。
在圖25A中，構成In-Ga-Zn-O類層結構的中組具有如下結構：在從上面按順序說明時，上一半和下一半分別有三個四配位O的In與上一半具有一個四配位的O的Zn接合；藉由該Zn的下一半的三個四配位O與上一半及下一半分別具有一個四配位O的Ga接合；藉由該Ga的下一半的一個四配位O與上一半及下一半分別具有三個四配位O的In接合。多個上述中組彼此接合而構成大組。圖25B示出由三個中組構成的大組。另外，圖25C示出從c軸方向上觀察圖25B的層結構時的原子排列。在此，因為In(六配位或五配位)、Zn(四配位)、Ga(五配位)的電荷分別是+3、+2、+3，所以包含In、Zn及Ga中的任一個的小組的電荷為0。因此，組合這些小組而成的中組的總電荷一直為0。此外，構成In-Ga-Zn-O類層結構的中組不侷限於圖25A所示的中組，而有可能是組合In、Ga、Zn的排列不同的中組而成的大組。也可以對被加工為島狀的氧化物半導體層140之前的氧化物半導體層進行對氧化物半導體層140的第一熱處理。在此情況下，在進行第一熱處理之後從加熱裝置抽出基板，並進行光刻製程。
另外，上述熱處理有對氧化物半導體層140的脫水化或脫氫化的效果，所以也可以被稱為脫水化處理或脫氫化處理等。在形成氧化物半導體層之後，在氧化物半導體層140上層疊源極層及汲極層之後，或者，在源極層及汲極層上形成保護絕緣層之後等可以進行上述脫水化處理或脫氫化處理。另外，可以進行該脫水化處理或脫氫化處理一次或多次。
接著，以接觸氧化物半導體層140的方式形成源極層142a及汲極層142b(參照圖13F)。藉由在以覆蓋氧化物半導體層140的方式形成導電層之後對該導電層選擇性地進行蝕刻，可以形成源極層142a及汲極層142b。該導電層可以使用以濺射法為典型的PVD法或電漿CVD法等的CVD法而形成。另外，作為導電層的材料，可以使用選自鋁、鉻、銅、鉭、鈦、鉬和鎢中的元素或以上述元素為成分的合金等。也可以使用選自錳、鎂、鋯、鈹和釷中的任何一種或多種材料。另外，也可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹和鈧中的一種元素或多種元素而成的材料。導電層既可為單層結構，又可為兩層以上的疊層結構。例如，可以舉出包含矽的鋁膜的單層結構、在鋁膜上層疊有鈦膜的兩層結構以及層疊有鈦膜、鋁膜和鈦膜的三層結構等。另外，在對導電層進行蝕刻時，適當地調節其材料和蝕刻條件，以免氧化物半導體層140得到去除。另外，根據材料和蝕刻條件，有時在該製程中氧化物半導體層140的一部分被進行蝕刻而成為具有槽部(凹部)的氧化物半導體層。
另外，也可以在氧化物半導體層140和源極層142a之間或者在氧化物半導體層140和汲極層142b之間形成氧化物導電層。可以連續形成(連續成膜)氧化物導電層和用來形成源極層142a及汲極層142b的金屬層。氧化物導電層可以用作源極區或汲極區。藉由設置這種氧化物導電層，可以實現源極區或汲極區的低電阻化，而可以實現電晶體的高速工作。另外，為了削減上述掩模的使用數或製程數，而也可以使用作為透光為具有多種強度的曝光掩模的多色調掩模形成抗蝕劑掩模，並使用該抗蝕劑掩模進行蝕刻製程。使用多色調掩模形成的抗蝕劑掩模成為具有多種厚度的形狀(階梯狀)，並進行灰化來可以進一步改變形狀，所以可以用於加工為不同的圖案的多個蝕刻製程。就是說，利用一個多色調掩模，可以形成對應於至少兩種以上的不同圖案的抗蝕劑掩模。因此，可以削減曝光掩模數，並且可以削減所對應的光刻製程數，所以可以簡化製程。另外，在進行上述製程之後，較佳進行使用N2O、N2或Ar等的氣體的電漿處理。藉由進行該電漿處理，去除附著於露出的氧化物半導體層表面的水等。另外，也可以使用氧和氬的混合氣體進行電漿處理。
接著，不接觸大氣地形成接觸於氧化物半導體層140的一部分的保護絕緣層144(參照圖13G)。保護絕緣層144可以藉由適當地使用濺射法等的不使水或氫等的雜質混入到保護絕緣層144的方法而形成。另外，其厚度至少為1nm以上。作為可以用於保護絕緣層144的材料，有氧化矽、氮化矽、氧氮化矽或氮氧化矽等。此外，其結構可以為單層結構或者疊層結構。較佳將形成保護絕緣層144時的基板溫度設定為室溫以上且300℃以下，較佳採用稀有氣體(典型為氬)氣圍、氧氣圍或稀有氣體(典型為氬)和氧的混合氣圍。在保護絕緣層144包含氫的情況下，有時該氫侵入到氧化物半導體層140中或者由該氫從氧化物半導體層140中抽出氧等，這會導致氧化物半導體層140的背通道側的低電阻化，而引起寄生通道的形成。因此，在保護絕緣層144的形成方法中不使用氫是重要的，以儘量使保護絕緣層144不包含氫。另外，較佳在去除殘留在處理室內的水分的同時形成保護絕緣層144。這是為了不使氧化物半導體層140和保護絕緣層144包含氫、羥基或水分。較佳使用吸附型真空泵，以去除殘留在處理室內的水分。例如，較佳使用低溫泵、離子泵或鈦昇華泵。另外，作為排氣單元，也可以使用提供有冷阱的渦輪泵。在使用低溫泵進行了排氣的沉積室中，例如，氫原子、水(H2O)等包含氫原子的化合物等得到去除，因此可以降低在該沉積室中形成的保護絕緣層144所包含的雜質的濃度。作為形成保護絕緣層144時的濺射氣體，較佳使用氫、水、羥基或氫化物等雜質降低到幾ppm左右(較佳為幾ppb左右)的高純度氣體。
接著，較佳在惰性氣體氣圍下或在氧氣體氣圍下進行第二熱處理(較佳為200℃以上且400℃以下，例如250℃以上且350℃以下)。例如，在氮氣圍下以250℃進行1小時的第二熱處理。藉由進行第二熱處理，可以降低電晶體的電特性的不均勻。另外，也可以在大氣中並在100℃以上且200℃以下的溫度下進行熱處理1小時以上且30小時以下。該熱處理既可在保持一定的加熱溫度的狀態下進行加熱，又可藉由反復進行多次的從室溫到100℃以上且200℃以下的加熱溫度的升溫和從加熱溫度到室溫的降溫而進行加熱。另外，也可以在形成保護絕緣層之前在減壓狀態下進行該熱處理。藉由在減壓狀態下進行熱處理，可以縮短加熱時間。另外，既可進行該熱處理代替上述第二熱處理，又可在進行第二熱處理前後等進行該熱處理。接著，在保護絕緣層144上形成層間絕緣層146(參照圖14A)。層間絕緣層146可以使用PVD法或CVD法等而形成。另外，層間絕緣層146可以使用包含氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭等無機絕緣材料的材料形成。在形成層間絕緣層146之後，較佳藉由對其表面進行CMP或蝕刻處理等而進行平坦化。
接著，在層間絕緣層146、保護絕緣層144以及閘極絕緣層138中形成到達電極層136a、電極層136b、源極層142a以及汲極層142b的開口，並將導電層148形成為嵌入該開口中(參照圖14B)。上述開口可以使用掩模藉由蝕刻等的方法而形成。上述掩模可以藉由使用光掩模的曝光等的方法而形成。作為蝕刻，可以使用濕蝕刻和乾蝕刻中的任何一種，但是從微細加工的觀點來看，較佳使用乾蝕刻。導電層148可以使用PVD法或CVD法等的成膜法而形成。作為可以用來形成導電層148的材料，可以舉出鉬、鈦、鉻、鉭、鎢、鋁、銅、釹和鈧等導電材料、該材料的合金或化合物(例如，氮化物)等。明確地說，可以使用如下方法：例如，在包括開口的區域中使用PVD法形成薄的鈦膜，並且使用CVD法形成薄的氮化鈦膜，然後將鎢膜形成為嵌入開口中。在此，藉由PVD法形成的鈦膜具有還原介面的氧化膜，而降低與下部電極(在此，電極層136a、電極層136b、源極層142a以及汲極層142b)的接觸電阻的功能。另外，之後形成的氮化鈦膜具有抑制導電材料的擴散的阻擋功能。另外，也可以在形成由鈦或氮化鈦等構成的障壁膜之後，使用鍍法形成銅膜。
在形成導電層148之後，藉由使用蝕刻處理或CMP等的方法去除導電層148的一部分，暴露層間絕緣層146，以形成電極層150a、電極層150b、電極層150d以及電極層150e(參照圖14C)。另外，在去除上述導電層148的一部分以形成電極層150a、電極層150b、電極層150d以及電極層150e時，較佳將其表面加工為平坦。如此，藉由將層間絕緣層146、電極層150a、電極層150b、電極層150d以及電極層150e的表面加工為平坦，可以在之後的製程中形成優良的電極、佈線、絕緣層以及半導體層等。再者，形成絕緣層152，在絕緣層152中形成到達電極層150a、電極層150b、電極層150d以及電極層150e的開口，並且將導電層形成為嵌入該開口中，然後，使用蝕刻或CMP等的方法去除導電層的一部分來暴露絕緣層152，以形成電極層154a、電極層154b以及電極層154d(參照圖14D)。該製程與形成電極層150a等的情況相同，而省略其詳細說明。
<電晶體的變形例>
圖15至圖18B是示出電晶體164的變形例子的圖。圖15示出在氧化物半導體層140下具有閘極層136d，源極層142a和汲極層142b在氧化物半導體層140的下側表面接觸於氧化物半導體層140的結構的電晶體164。作為圖15所示的結構和圖11所示的結構之間的大不同之處，可以舉出源極層142a及汲極層142b與氧化物半導體層140的連接的位置。就是說，在圖11所示的結構中，氧化物半導體層140的上側表面接觸於源極層142a及汲極層142b，另一方面，在圖15所示的結構中，氧化物半導體層140的下側表面接觸於源極層142a及汲極層142b。並且，起因於這接觸的不對準，其他的電極層和絕緣層等的配置互不相同。注意，各構成要素的詳細內容與圖11相同。明確地說，圖15所示的電晶體164包括：設置在層間絕緣層128上的閘極層136d；設置在閘極層136d上的閘極絕緣層138；設置在閘極絕緣層138上的源極層142a及汲極層142b；以及接觸於源極層142a及汲極層142b的上側表面的氧化物半導體層140。另外，在電晶體164上以覆蓋氧化物半導體層140的方式設置有保護絕緣層144。圖16A和圖16B示出在氧化物半導體層140上具有閘極層136d的電晶體164。在此，圖16A是示出源極層142a和汲極層142b在氧化物半導體層140的下側表面接觸於氧化物半導體層140的結構的例子的圖，而圖16B是示出源極層142a和汲極層142b在氧化物半導體層140的上側表面接觸於氧化物半導體層140的結構的例子的圖。
圖11或圖15所示的結構和圖16A和圖16B所示的結構的大不同之處是氧化物半導體層140上具有閘極層136d。另外，圖16A所示的結構和圖16B所示的結構的大不同之處是源極層142a和汲極層142b接觸於氧化物半導體層140的下側表面或上側表面。而且起因於這些不同，其他電極層和絕緣層等的配置也不同。另外，各構成要素的詳細內容與圖11等相同。
明確地說，圖16A所示的電晶體164包括：設置在層間絕緣層128上的源極層142a和汲極層142b；接觸於源極層142a和汲極層142b的上側表面的氧化物半導體層140；設置在氧化物半導體層140上的閘極絕緣層138；以及閘極絕緣層138上的重疊於氧化物半導體層140的閘極層136d。另外，圖16B所示的電晶體164包括；設置在層間絕緣層128上的氧化物半導體層140；以接觸於氧化物半導體層140的上側表面的方式設置的源極層142a及汲極層142b；設置在氧化物半導體層140、源極層142a及汲極層142b上的閘極絕緣層138；以及設置在閘極絕緣層138上的重疊於氧化物半導體層140的區域的閘極層136d。另外，與圖11所示的結構等相比，在圖16A和圖16B所示的結構中有時省略構成要素(例如，電極層150a和電極層154a等)。在此情況下，可以得到製造製程的簡化的次要效果。當然，在圖11等所示的結構中也可以省略不一定需要的構成要素。
圖17A和圖17B示出在元件的尺寸比較大的情況下，在氧化物半導體層140下具有閘極層136d的結構的電晶體164。在此情況下，因為對表面的平坦性或覆蓋度的要求不太高，所以不需要將佈線或電極等形成為嵌入絕緣層中。例如，藉由在形成導電層之後進行構圖，可以形成閘極層136d等。圖17A所示的結構和圖17B所示的結構的大不同之處是源極層142a和汲極層142b接觸於氧化物半導體層140的下側表面或上側表面。而且起因於這些不同，其他電極層和絕緣層等的配置也不同。另外，各構成要素的詳細內容與圖11等相同。
明確地說，圖17A所示的電晶體164包括：設置在層間絕緣層128上的閘極層136d；設置在閘極層136d上的閘極絕緣層138；設置在閘極絕緣層138上的源極層142a和汲極層142b；以及接觸於源極層142a及汲極層142b的上側表面的氧化物半導體層140。另外，圖17B所示的電晶體164包括：設置在層間絕緣層128上的閘極層136d；設置在閘極層136d上的閘極絕緣層138；設置在閘極絕緣層138上的重疊於閘極層136d的區域的氧化物半導體層140；以及設置為接觸於氧化物半導體層140的上側表面的源極層142a和汲極層142b。另外，與圖11所示的結構等相比，在圖17A和圖17B所示的結構中有時省略構成要素。在此情況下，也可以得到製造製程的簡化的效果。
圖18A和圖18B示出在元件的尺寸比較大的情況下，在氧化物半導體層140上具有閘極層136d的結構的電晶體164。在此情況下，也因為對表面的平坦性或覆蓋度的要求不太高，所以不需要將佈線或電極等形成為嵌入絕緣層中。例如，藉由在形成導電層之後進行構圖，可以形成閘極層136d等。圖18A所示的結構和圖18B所示的結構的大不同之處是源極層142a和汲極層142b接觸於氧化物半導體層140的下側表面或上側表面。而且起因於這些不同，其他電極層和絕緣層等的配置也不同。另外，各構成要素的詳細內容與圖11等相同。
明確地說，圖18A所示的電晶體164包括：設置在層間絕緣層128上的源極層142a及汲極層142b；接觸於源極層142a及汲極層142b的上側表面的氧化物半導體層140；設置在源極層142a、汲極層142b及氧化物半導體層140上的閘極絕緣層138；以及設置在閘極絕緣層138上的重疊於氧化物半導體層140的區域的閘極層136d。另外，圖18B所示的電晶體164包括：設置在層間絕緣層128上的氧化物半導體層140；以接觸於氧化物半導體層140的上側表面的方式設置的源極層142a和汲極層142b；設置在源極層142a、汲極層142b及氧化物半導體層140上的閘極絕緣層138；以及設置在閘極絕緣層138上的閘極層136d。另外，閘極層136d設置在隔著閘極絕緣層138且重疊於氧化物半導體層140的區域。
另外，與圖11所示的結構等相比，在圖18A和圖18B所示的結構中有時省略構成要素。在此情況下，也可以得到製造製程的簡化的效果。此外，也可以在圖11所示的氧化物半導體層140與源極層142a及汲極層142b之間，作為緩衝層設置用作源極區及汲極區的氧化物導電層。圖19和圖20是示出在圖11所示的電晶體164中設置氧化物導電層的電晶體的圖。在圖19和圖20所示的電晶體164中，在氧化物半導體層140與源極層142a及源極層142b之間形成有用作源極區及汲極區的氧化物導電層162a和162b。圖19和圖20所示的電晶體164的差異是由製造製程氧化物導電層162a和162b的形狀不同的點。
在圖19所示的電晶體164中，形成氧化物半導體層和氧化物導電層的疊層，藉由同一光刻製程將氧化物半導體層和氧化物導電層的疊層的形狀加工來形成島狀的氧化物半導體層140和島狀的氧化物導電層。在氧化物半導體層及氧化物導電層上形成源極層142a和汲極層142b之後，將源極層142a和汲極層142b用作掩模蝕刻島狀的氧化物導電層，形成成為源極區及汲極區的氧化物導電層162a和162b。在圖20所示的電晶體164中，在氧化物半導體層140上形成氧化物導電層，在其上形成金屬導電層，藉由同一光刻製程將氧化物導電層及金屬導電層加工來形成成為源極區及汲極區的氧化物導電層162a、162b、源極層142a和汲極層142b。
注意，當進行用來加工氧化物導電層的形狀的蝕刻處理時，適當地調整蝕刻條件(蝕刻劑的種類、濃度、蝕刻時間等)，以防止氧化物導電層受到過剩的蝕刻。作為氧化物導電層162a和162b的形成方法，使用濺射法、真空蒸鍍法、(電子束蒸鍍法等)、電弧放電離子電鍍法以及噴射法。作為氧化物導電層的材料，可以應用氧化鋅、氧化鋅鋁、氧氮化鋅鋁、氧化鋅鎵、銦錫氧化物等。另外，也可以使上述材料包含氧化矽。藉由作為源極區和汲極區將氧化物導電層設置在氧化物半導體層140與源極層142a及汲極層142b之間，可以實現源極區和汲極區的低電阻化，並且電晶體164可以進行高速工作。另外，藉由採用這樣結構可以提高電晶體164的耐壓。
另外，在圖19和圖20中示出在圖11所示的電晶體164的氧化物半導體層140與源極層142a及汲極層142b之間設置氧化物導電層的結構，但是也可以採用在圖15、圖16A和圖16B、圖17A和圖17B以及圖18A和圖18B所示的電晶體164的氧化物半導體層140與源極層142a及汲極層142b之間設置氧化物導電層的結構。此外，雖然在此說明在電晶體160上層疊電晶體164的例子，但是電晶體160及電晶體164的結構不侷限於此。例如，也可以在同一平面上形成電晶體160及電晶體164。再者，也可以將電晶體160和電晶體164設置為彼此重疊。
<氧化物半導體層的製造製程的變形例>參照圖21A至圖21C說明與上述電晶體的製造製程不同的氧化物半導體層的製造製程。該氧化物半導體層在第一結晶氧化物半導體層上具有比第一結晶氧化物半導體層厚的第二結晶氧化物半導體層。在絕緣層400上形成絕緣層437。在此，作為絕緣層437，使用PECVD法或濺射法，形成厚度為50nm以上且600nm以下的氧化物絕緣層。例如，作為該氧化物絕緣層可以使用選自氧化矽層、氧化鎵層、氧化鋁層、氧氮化矽層、氧氮化鋁層或氮氧化矽層中的一層或疊層。接著，在絕緣層437上形成厚度為1nm以上且10nm以下的第一氧化物半導體層。作為第一氧化物半導體層的形成方法，使用濺射法，將該使用濺射法的成膜時的基板溫度設定為200℃以上且400℃以下。在此，在如下條件下形成厚度為5nm的第一氧化物半導體層：使用金屬氧化物靶材(In-Ga-Zn-O類金屬氧化物靶材(In2O3：Ga2O3：ZnO=1：1：2[莫耳數比])；基板與靶材之間的距離為170mm；基板溫度為250℃；壓力為0.4Pa；直流(DC)電源為0.5kW；在只有氧、只有氬或氬及氧氣圍下。
接著，將配置基板的處理室的氣圍為氮或乾燥空氣，並進行第一加熱處理。將第一加熱處理的溫度設定為400℃以上且750℃以下。藉由第一加熱處理形成第一結晶氧化物半導體層450a(參照圖21A)。依據成膜時的基板溫度或第一加熱處理的溫度，藉由成膜或第一加熱處理，從膜表面產生晶化，從膜表面向膜內部進展結晶生長，而可以得到具有c軸對準的結晶。藉由第一加熱處理，許多鋅和氧集中在膜表面，上表面為六角形的包括鋅和氧的石墨烯型的二維結晶在最外表面上以一層或多個層形成，其向膜厚度方向生長並重疊而成為疊層。在上升加熱處理的溫度時，從表面到內部，然後從內部到底部進展結晶生長。
藉由第一加熱處理，將氧化物絕緣層的絕緣層437中的氧擴散到與第一結晶氧化物半導體層450a的介面或其附近(從介面到±5nm)，減少第一結晶氧化物半導體層的氧缺陷。從而，用作基底絕緣層的絕緣層437較佳在膜中(塊中)、第一結晶氧化物半導體層450a與絕緣層437的介面中的至少一處存在超過化學計量比的含量的氧。接著，在第一結晶氧化物半導體層450a上形成厚於10nm的第二氧化物半導體層。作為第二氧化物半導體層的形成方法使用濺射法，將該成膜時的基板溫度設定為200℃以上且400℃以下。藉由將成膜時的基板溫度設定為200℃以上且400℃以下，在與第一結晶氧化物半導體層的表面上接觸地形成的氧化物半導體層中前驅物(precursor)排列，可以有所謂秩序性。在此，在如下條件下形成厚度為25nm的第二氧化物半導體層：使用金屬氧化物靶材(In-Ga-Zn-O類金屬氧化物靶材(In2O3：Ga2O3：ZnO=1：1：2[莫耳數比])；基板與靶材之間的距離為170mm；基板溫度為400℃；壓力為0.4Pa；直流(DC)電源0.5kW；在只有氧、只有氬或氬及氧氣圍下。
接著，將配置基板的處理室的氣圍為氮或乾燥空氣，並進行第二加熱處理。將第二加熱處理的溫度設定為400℃以上且750℃以下。藉由第二加熱處理形成第二結晶氧化物半導體層450b(參照圖21B)。藉由在氮氣圍下、氧氣圍下或氮和氧的混合氣圍下進行第二加熱處理，實現第二結晶氧化物半導體層的高密度化及減少缺陷數。藉由第二加熱處理，以第一結晶氧化物半導體層450a為晶核，向膜厚度方向，即從底部向內部進展結晶生長，形成第二結晶氧化物半導體層450b。另外，較佳不接觸大氣地連續進行從絕緣層437的形成到第二加熱處理的製程。從絕緣層437的形成到第二加熱處理的製程較佳在幾乎不包含氫及水分的氣圍(惰性氣圍、減壓氣圍、乾燥空氣氣圍等)下進行，例如，水分為露點-40℃以下，較佳為露點-50℃以下的乾燥氮氣圍。接著，對包括第一結晶氧化物半導體層450a和第二結晶氧化物半導體層450b的氧化物半導體疊層進行加工來形成由島狀的氧化物半導體疊層構成的氧化物半導體層453(參照圖21C)。在圖式中，以虛線表示第一結晶氧化物半導體層450a與第二結晶氧化物半導體層450b之間的介面而說明氧化物半導體疊層，但是不是存在有明確的介面，而是為了容易理解圖示的。可以藉由在氧化物半導體疊層上形成所希望的形狀的掩模之後對該氧化物半導體疊層進行蝕刻而進行氧化物半導體疊層的加工。可以藉由光刻製程等的方法形成上述掩模。或者，也可以藉由噴墨法等的方法形成掩模。此外，氧化物半導體疊層的蝕刻可以採用乾蝕刻或濕蝕刻。當然，也可以組合乾蝕刻和濕蝕刻而使用。另外，根據上述製造方法來得到的第一結晶氧化物半導體層及第二結晶氧化物半導體層的特徵之一是具有c軸對準。但是，第一結晶氧化物半導體層及第二結晶氧化物半導體層不是具有單晶結構，又不是具有非晶結構，是具有c軸對準的結晶氧化物半導體(C Axis Aligned Crystalline Oxide Semiconductor；也稱為CAAC)。另外，第一結晶氧化物半導體層及第二結晶氧化物半導體層的一部分具有晶粒介面。
另外，第一及第二結晶氧化物半導體層至少具有Zn的氧化物材料，四元金屬氧化物的In-Al-Ga-Zn-O類材料、In-Al-Ga-Zn-O類材料、、In-Sn-Ga-Zn-O類材料、三元金屬氧化物的In-Ga-Zn-O類材料、In-Al-Zn-O類材料、In-Sn-Zn-O類材料、Sn-Ga-Zn-O類材料、Al-Ga-Zn-O類材料、Sn-Al-Zn-O類材料、二元金屬氧化物的In-Zn-O類材料、Sn-Zn-O類材料、Al-Zn-O類材料、Zn-Mg-O類材料、Zn-O系材料等。此外，也可以使上述材料包含SiO2。在此，例如，In-Ga-Zn-O類材料是指含有銦(In)、鎵(Ga)、鋅(Zn)的氧化物，對其組成比沒有特別的限制。此外，也可以包含In、Ga及Zn以外的元素。可以使用In-Si-Ga-Zn-O類材料、In-Ga-B-Zn-O類材料及In-B-Zn-O類材料。
另外，不侷限於在第一結晶氧化物半導體層上形成第二結晶氧化物半導體層的雙層結構，也可以在形成第二結晶氧化物半導體層之後，反復進行用來形成第三結晶氧化物半導體層的成膜和加熱處理的步驟，形成三層以上的疊層結構。
藉由將使用氧化物半導體層453那樣的第一結晶氧化物半導體層和第二結晶氧化物半導體層的疊層用於電晶體，可以實現具有穩定的電特性且可靠性高的電晶體。
<CPU>
參照圖22說明具有上述半導體積體電路的CPU的具體例子。
圖22是示出CPU的具體結構的塊圖。圖22所示的CPU在基板900上主要包括：算術邏輯單元(ALU:Arithmetic logic unit)901；ALU控制器902；指令解碼器903；中斷控制器904；時序控制器905；暫存器906；暫存器控制器907；匯流排界面(匯流排I/F)908；可重寫的ROM 909；以及ROM介面(ROM I/F)920。ROM 909和ROM I/F 920可以設置在另一晶片上。當然，圖22只是示出將其結構簡化的一例，並且實際上的CPU根據其用途具有多種結構。
藉由匯流排I/F 908輸入到CPU的指令輸入到指令解碼器903且進行解碼之後，輸入到ALU控制器902、中斷控制器904、暫存器控制器907和時序控制器905。
根據被解碼的指令，ALU控制器902、中斷控制器904、暫存器控制器907、時序控制器905進行各種控制。明確地說，ALU控制器902產生用來控制ALU901的工作的信號。另外，當CPU在執行程式時，中斷控制器904根據其優先度或掩模狀態而判斷來自外部的輸入/輸出裝置或週邊電路的中斷要求，並處理所述要求。暫存器控制器907產生暫存器906的位址，並根據CPU的狀態進行從暫存器906的讀出或對暫存器906的寫入。
另外，時序控制器905產生控制ALU901、ALU控制器902、指令解碼器903、中斷控制器904、暫存器控制器907的工作時序的信號。例如，時序控制器905具備根據基準時鐘信號CLK1產生內部時鐘信號CLK2的內部時鐘產生部，將時鐘信號CLK2供給到上述各種電路。
在圖22所示的CPU中，在暫存器906中設置有圖1A至圖1C所示的儲存電路11。另外，在暫存器控制器907中設置有圖1A至圖1C所示的電源門控控制電路12。在圖22所示的CPU中，暫存器控制器907根據來自ALU901的指示，進行暫存器906中的保持工作的選擇。就是說，在暫存器906所具有的儲存電路11中，選擇由時序電路21_1至21_n進行資料保持或者在與電容元件32的一方的電極電連接的節點中進行資料保持。當選擇由時序電路21_1至21_n的保持資料時，進行對暫存器906中的儲存電路11的電源電壓的供給。當選擇與電容元件32的一方的電極電連接的節點中的資料保持時，可以停止對暫存器906中的儲存電路11的電源電壓的供給。
如此，當暫時停止CPU的工作，停止電源電壓的供給時也可以保持資料，且可以降低耗電量。明確地說，例如，在個人電腦的使用者停止對鍵盤等輸入裝置的資訊輸入的期間中也可以停止CPU，由其可以降低耗電量。
在此，將CPU舉例說明，但是本發明的半導體積體電路不侷限於CPU，也可以應用於DSP、定制LSI、FPGA(Field Programmable Gate Array：現場可編程閘陣列)等的LSI。
實施例1
除了氧化物半導體之外，實際測量的絕緣閘極型電晶體的場效應遷移率因各種原因而比本來的遷移率低。作為使遷移率降低的原因，有半導體內部的缺陷或半導體和絕緣膜之間的介面的缺陷，但是當使用Levinson模型時，可以理論性地導出假定在半導體內部沒有缺陷時的場效應遷移率。
當以半導體本來的遷移率為μ0，以所測量的場效應遷移率為μ，且假定在半導體中存在某種位能障壁(晶界等)時，可以由下述算式表示其關係。
[算式5]
在此，E是位能障壁的高度，k是玻爾茲曼常數，T是絕對溫度。此外，當假定位能障壁由於缺陷而發生時，在Levinson模型中可以由下述算式表示其關係。
[算式6]
在此，e是元電荷，N是通道內的每單位面積的平均缺陷密度，ε是半導體的介電常數，n是包括在每單位面積的通道中的載子數，COX是每單位面積的電容，Vg是閘電壓，t是通道的厚度。注意，在採用厚度為30nm以下的半導體層的情況下，通道的厚度可以與半導體層的厚度相同。線性區中的汲電流Id可以由下述算式表示。
[算式7]
在此，L是通道長度，W是通道寬度，並且L=W=10μm。此外，Vd是汲極電壓。當用Vg除上述算式的兩邊，且對兩邊取對數時，成為下述算式。
[算式8]
算式8的右邊是Vg的函數。由上述算式可知，可以根據以縱軸為ln(Id/Vg)並以橫軸為1/Vg來標繪出測量值而得到的直線的傾斜度求得缺陷密度N。也就是說，根據電晶體的Id-Vg特性可以對缺陷密度進行評價。在銦(In)、錫(Sn)、鋅(Zn)的比率為In:Sn:Zn=1:1:1的氧化物半導體中，缺陷密度N是1×1012/cm2左右。
基於如上所述那樣求得的缺陷密度等且根據藉由算式5及算式6可以導出μ0=120cm2/Vs。在有缺陷的In-Sn-Zn氧化物中測量出來的遷移率為40cm2/Vs左右。但是，可以預測沒有半導體內部及半導體和絕緣膜之間的介面的缺陷的氧化物半導體的遷移率μ0成為120cm2/Vs。
然而，即使在半導體內部沒有缺陷，電晶體的傳輸特性也受通道和閘極絕緣層之間的介面中的散射的影響。換言之，離閘極絕緣層介面有x的距離的位置上的遷移率μ1可以由下述算式表示。
[算式9]
在此，D是閘極方向上的電場，且B、1是常數。B及1B=4.75×107cm/s，l=10nm(介面散射到達的深度)。可知當D增加(即，閘電壓增高)時，算式9的第二項也增加，所以遷移率μ1降低。
圖26示出計算一種電晶體的遷移率μ2而得到的結果，在該電晶體中將沒有半導體內部的缺陷的理想的氧化物半導體用於通道。另外，在計算中，使用Synopsys公司製造的裝置模擬軟體Sentaurus Device，並且作為氧化物半導體，將能隙設定為2.8電子伏特，將電子親和力設定為4.7電子伏特，將相對介電常數設定為15，並將厚度設定為15nm。上述值藉由測定以濺射法形成的薄膜來得到。
再者，將閘極層的功函數設定為5.5電子伏特，將源極的功函數設定為4.6電子伏特，並且將汲極的功函數設定為4.6電子伏特。另外，將閘極絕緣層的厚度設定為100nm，並將相對介電常數設定為4.1。通道長度和通道幅度都為10μm，而汲電壓Vd為0.1V。
如圖26所示，雖然當閘電壓為1V多時遷移率示出100cm2/Vs以上的峰值，但是當閘電壓更高時，介面散亂變大，並遷移率降低。另外，為了降低介面散亂，較佳在原子級上將半導體層表面設定為平坦(Atomic Layer Flatness)。
圖27A至圖29C示出對使用具有上述遷移率的氧化物半導體形成微型電晶體時的特性進行計算而得到的結果。另外，圖30A和圖30B示出用於計算的電晶體的剖面結構。圖30A和圖30B所示的電晶體在氧化物半導體層中具有呈現n+導電型的半導體區503a及半導體區503c。半導體區503a及半導體區503c的電阻率為2×10-3Ωcm。
圖30A所示的電晶體形成在基底絕緣層501和以埋入在基底絕緣層501中的方式形成的由氧化鋁形成的埋入絕緣物502上。電晶體包括半導體區503a、半導體區503c、夾在它們之間且成為通道形成區的本質半導體區503b、閘極層505。閘極層505的幅度為33nm。
在閘極層505和半導體區503b之間具有閘極絕緣層504，在閘極層505的雙側面具有側壁絕緣物506a及側壁絕緣物506b，並且在閘極層505的上部具有用來防止閘極層505與其他佈線的短路的絕緣物507。側壁絕緣物的幅度為5nm。另外，以接觸於半導體區503a及半導體區503c的方式具有源極層508a及汲極層508b。另外，該電晶體的通道幅度為40nm。
圖30B所示的電晶體與圖30A所示的電晶體的相同之處為：形成在基底絕緣層501和由氧化鋁形成的埋入絕緣物502上；並且包括半導體區503a、半導體區503c、夾在它們之間的本質半導體區503b、幅度為33nm的閘極層505、閘極絕緣層504、側壁絕緣物506a及側壁絕緣物506b、絕緣物507以及源極層508a及汲極層508b。
圖30A所示的電晶體與圖30B所示的電晶體的不同之處為側壁絕緣物506a及側壁絕緣物506b下的半導體區的導電型。在圖30A所示的電晶體中側壁絕緣物506a及側壁絕緣物506b下的半導體區為呈現n+導電型的半導體區503a及半導體區503c，而在圖30B所示的電晶體中側壁絕緣物506a及側壁絕緣物506b下的半導體區為本質的半導體區503b。
換言之，在圖30B所示的半導體層中具有既不與半導體區半導體區503a(半導體區503c)重疊也不與閘極505重疊的寬度為Loff的區域。將該區域稱為偏置(offset)區，並且將其幅度稱為偏置長度。如圖式所示，偏置長度與側壁絕緣物506a(側壁絕緣物506b)的幅度相同。
用於計算的其他參數為如上所述的參數。在計算中，使用Synopsys公司製造的裝置模擬軟體Sentaurus Device。圖27A至圖27C示出圖30A所示的結構的電晶體的汲電流(Id，實線)及遷移率(μ，虛線)的閘電壓(Vg，閘極與源極的電位差)依賴性。將汲電壓(汲極與源極的電位差)設定為+1V來計算汲電流Id，並且將汲電壓設定為+0.1V來計算遷移率μ。
圖27A為閘極絕緣層的厚度為15nm時的圖，圖27B為閘極絕緣層的厚度為10nm時的圖，並且圖27C為閘極絕緣層的厚度為5nm時的圖。閘極絕緣層越薄，尤其是截止狀態下的汲電流Id(截止電流)越顯著降低。另一方面，遷移率μ的峰值或導通狀態時的汲電流Id(導通電流)沒有顯著的變化。可知當閘電壓為1V前後時汲電流超過10μA。
圖28A至圖28C示出在圖30B所示的結構的電晶體中當偏置長度Loff為5nm時的汲電流Id(實線)及遷移率μ(虛線)的閘電壓Vg依賴性。將汲電壓設定為+1V來計算汲電流Id，並且將汲電壓設定為+0.1V來計算遷移率μ。圖28A為閘極絕緣層的厚度為15nm時的圖，圖28B為閘極絕緣層的厚度為10nm時的圖，並且圖28C為閘極絕緣層的厚度為5nm時的圖。
另外，圖29A至圖29C示出在圖30B所示的結構的電晶體中當偏置長度Loff為15nm時的汲電流Id(實線)及遷移率μ(虛線)的閘電壓依賴性。將汲電壓設定為+1V來計算汲電流Id，並且將汲電壓設定為+0.1V來計算遷移率μ。圖29A為閘極絕緣層的厚度為15nm時的圖，圖29B為閘極絕緣層的厚度為10nm時的圖，並且圖29C為閘極絕緣層的厚度為5nm時的圖。
無論在圖28A至圖28C中還是在圖29A至圖29C中，都是閘極絕緣層越薄，截止電流越顯著降低，但是遷移率μ的峰值或導通電流沒有顯著的變化。
另外，在圖27A至圖27C中遷移率μ的峰值為80cm2/Vs左右，而在圖28A至28C中遷移率μ的峰值為60cm2/Vs左右，且在圖29A至29C中遷移率μ的峰值為40cm2/Vs左右，並且偏置長度Loff越增加，遷移率μ的峰值越降低。另外，截止電流也有同樣的趨勢。另一方面，雖然導通電流也隨著偏置長度Loff的增加而減少，但是該減少與截止電流的降低相比則要平緩得多。另外，可知當閘電壓為1V前後時汲電流超過10μA。
將以In、Sn、Zn為主要成分的氧化物半導體用於通道形成區的電晶體藉由當形成該氧化物半導體時加熱基板進行成膜或在形成氧化物半導體膜之後進行熱處理來可以得到良好的特性。另外，主要成分是指占組成比5atomic%以上的元素。
藉由在形成以In、Sn、Zn為主要成分的氧化物半導體膜之後意圖性地加熱基板，可以提高電晶體的場效應遷移率。另外，藉由使電晶體的閾值電壓向正方向漂移來可以實現常關閉化。
例如，圖31A至圖31C示出使用以In、Sn、Zn為主要成分且通道長度L為3μm且通道寬度W為10μm的氧化物半導體膜以及厚度為100nm的閘極絕緣層的電晶體的特性。另外，Vd為10V。
圖31A示出意圖性地不加熱基板藉由濺射法形成以In、Sn、Zn為主要成分的氧化物半導體膜時的電晶體特性。此時場效應遷移率為18.8cm2/Vsec。另一方面，藉由意圖性地加熱基板形成以In、Sn、Zn為主要成分的氧化物半導體膜，可以提高場效應遷移率。圖31B示出將基板加熱為200℃來形成以In、Sn、Zn為主要成分的氧化物半導體膜時的電晶體特性，此時的場效應遷移率為32.2cm2/Vsec。
藉由在形成以In、Sn、Zn為主要成分的氧化物半導體膜之後進行熱處理，可以進一步提高場效應遷移率。圖31C示出在200℃下藉由濺射形成以In、Sn、Zn為主要成分的氧化物半導體膜之後進行650℃的熱處理時的電晶體特性。此時場效應遷移率為34.5cm2/Vsec。
藉由意圖性地加熱基板，可以期待降低濺射成膜中的水分被引入到氧化物半導體膜中的效果。此外，藉由在成膜後進行熱處理，還可以從氧化物半導體膜中釋放而去除氫、羥基或水分，如上述那樣可以提高場效應遷移率。上述場效應遷移率的提高可以認為不僅是因為藉由脫水化‧脫氫化去除雜質，而且因為藉由高密度化使原子間距離變短的緣故。此外，藉由從氧化物半導體去除雜質而使其高純度化，可以實現結晶化。可以預測到像這樣被高純度化的非單晶氧化物半導體會能夠實現理想的超過100cm2/Vsec的場效應遷移率。
也可以對以In、Sn、Zn為主要成分的氧化物半導體注入氧離子，藉由熱處理釋放該氧化物半導體所含有的氫、羥基或水分，在該熱處理同時或藉由在該熱處理之後的熱處理使氧化物半導體晶化。藉由上述晶化或再晶化的處理可以得到結晶性良好的非單晶氧化物半導體。
藉由意圖性地加熱基板進行成膜及/或在成膜後進行熱處理，不僅可以提高場效應遷移率，而且還有助於實現電晶體的常截止化。將不意圖性地加熱基板來形成的以In、Sn、Zn為主要成分的氧化物半導體膜用作通道形成區的電晶體有閾值電壓漂移到負一側的傾向。然而，在採用藉由意圖性地加熱基板來形成的氧化物半導體膜時，可以解決該閾值電壓的負漂移化的問題。換言之，閾值電壓向電晶體成為常截止的方向漂移，並且從圖31A和圖31B的對比也可以確認到該傾向。
另外，也可以藉由改變In、Sn及Zn的比率來控制閾值電壓，作為組成比採用In:Sn:Zn=2:1:3來可以實現電晶體的常截止化。另外，藉由作為靶材的組成比採用In:Sn:Zn=2:1:3，可以獲得結晶性高的氧化物半導體膜。
將意圖性的基板加熱溫度或熱處理溫度設定為150℃以上，較佳設定為200℃以上，更佳地設定為400℃以上。藉由在更高的溫度下進行成膜或進行熱處理，可以實現電晶體的常截止化。
另外，藉由意圖性地加熱基板來形成膜及/或在成膜後進行熱處理，可以提高對於閘極偏壓‧應力的穩定性。例如，在2MV/cm，150℃且1小時施加的條件下，可以使漂移分別為小於±1.5V，較佳為小於1.0V。
實際上，對在形成氧化物半導體膜後不進行加熱處理的樣品1和進行了650℃的加熱處理的樣品2的電晶體進行BT測試。
首先，將基板溫度設定為25℃，將Vds設定為10V，而對電晶體的Vg-Id特性進行測量。注意，Vds示出汲電壓(汲極和源極之間的電位差)。接著，將基板溫度設定為150℃，將Vds設定為0.1V。然後，以使施加到閘極絕緣層的電場強度成為2MV/cm的方式將Vg設定為20V，一直保持該狀態1小時。接著，將Vg設定為0V。接著，將基板溫度設定為25℃，將Vds設定為10V，而進行電晶體的Vg-Id測量。將該測試稱為正BT測試。
與此相同，首先將基板溫度設定為25℃，將Vds設定為10V，對電晶體的Vg-Id特性進行測量。接著，將基板溫度設定為150℃，將Vds設定為0.1V。然後，以使施加到閘極絕緣層的電場強度成為-2MV/cm的方式將Vg設定為-20V，一直保持該狀態1小時。接著，將Vg設定為0V。接著，將基板溫度設定為25℃，將Vds設定為10V，對電晶體的Vg-Id進行測量。將該測試稱為負BT測試。
圖32A示出樣品1的正BT測試的結果，而圖32B示出負BT測試的結果。另外，圖33A示出樣品2的正BT測試的結果，而圖33B示出負BT測試的結果。
樣品1的因正BT測試及負BT測試而發生的閾值電壓變動分別為1.80V及-0.42V。另外，樣品2的因正BT測試及負BT測試而發生的閾值電壓變動分別為0.79V及0.76V。樣品1及樣品2的BT測試前後的閾值電壓變動都小，由此可知其可靠性高。
熱處理可以在氧氣圍中進行，但是也可以首先在氮、惰性氣體或減壓下進行熱處理之後在含有氧的氣圍中進行熱處理。藉由在首先進行脫水化‧脫氫化之後將氧添加到氧化物半導體，可以進一步提高熱處理的效果。此外，作為後面添加氧的方法，也可以採用以電場加速氧離子並將其注入到氧化物半導體膜中的方法。
雖然在氧化物半導體中及該氧化物半導體與接觸於該氧化物半導體膜的介面容易產生由氧缺陷導致的缺陷，但是藉由該熱處理使氧化物半導體中含有過剩的氧，可以利用過剩的氧補充不斷產生的氧缺陷。過剩的氧是主要存在於晶格間的氧，並且藉由將該氧濃度設定為1×1016/cm3以上且2×1020/cm3以下，可以在不使結晶變歪等的狀態下使氧化物半導體中含有氧。
此外，藉由熱處理至少在氧化物半導體的一部分中含有結晶，可以獲得更穩定的氧化物半導體膜。例如，在使用組成比為In:Sn:Zn=1:1:1的靶材，意圖性地不加熱基板而進行濺射成膜來形成的氧化物半導體膜中，藉由利用X線衍射(XRD:X-Ray Diffraction)觀察到光暈圖案(halo pattern)。藉由對該所形成的氧化物半導體膜進行熱處理，可以使其結晶化。雖然熱處理溫度是任意的溫度，但是例如藉由進行650℃的熱處理，可以利用X線衍射觀察到明確的衍射峰值。
實際進行In-Sn-Zn-O膜的XRD分析。作為XRD衍射，使用Bruker AXS公司製造的X線衍射裝置D8 ADVANCE並利用平面外(Out-of-Plane)法來進行測量。
作為進行XRD分析的樣品，準備樣品A及樣品B。以下說明樣品A及樣品B的製造方法。
在完成了脫氫化處理的石英基板上形成厚度為100nm的In-Sn-Zn-O膜。
在氧氣圍下使用濺射裝置以100W(DC)的功率來形成In-Sn-Zn-O膜。作為靶材使用In:Sn:Zn=1:1:1[原子比]的In-Sn-Zn-O靶材。另外，將成膜時的基板加熱溫度設定為200℃。藉由上述步驟製造的樣品為樣品A。
接著，對以與樣品A相同的方法製造的樣品以650℃的溫度進行加熱處理。首先，在氮氣圍下進行1小時的加熱處理，然後不降低溫度地在氧氣圍下再進行1小時的加熱處理。藉由上述步驟製造的樣品為樣品B。
圖34示出樣品A及樣品B的XRD光譜。在樣品A中沒有觀測到起因於結晶的峰值，但是在樣品B中當2θ為35deg近旁及37deg至38deg時觀察到起因於結晶的峰值。
像這樣，藉由在形成以In、Sn、Zn為主要成分的氧化物半導體時對基板意圖性地進行加熱及/或在成膜後進行加熱處理，可以提高電晶體特性。
該基板加熱或熱處理起到不使膜中含有對於氧化物半導體來說是惡性雜質的氫或羥基或者從膜中去除該雜質的作用。換言之，藉由去除在氧化物半導體中成為施體雜質的氫來可以實現高純度化，由此可以實現電晶體的常截止化，並且藉由氧化物半導體被高純度化來可以使截止電流為1aA/μm以下。在此，上述截止電流值的每單位示出每通道寬度1μm的電流值。
圖35示出電晶體的截止電流與測量時的基板溫度(絕對溫度)的倒數的關係。在此，為了方便起見，橫軸表示測量時的基板溫度的倒數乘以1000而得到的數值(1000/T)。明確而言，如圖35所示那樣，當基板溫度為125℃時可以將截止電流設定為1aA/μm(1×10-18A/μm)以下，當85℃時設定為100zA/μm(1×10-19A/μm)以下，當室溫(27℃)時設定為1zA/μm(1×10-21A/μm)以下。較佳地，當125℃時可以將其設定為0.1aA/μm(1×10-19A/μm)以下，當85℃時設定為10zA/μm(1×10-20A/μm)以下，當室溫時設定為0.1zA/μm(1×10-22A/μm)以下。
當然，為了防止當形成氧化物半導體膜時氫或水分混入到膜中，較佳充分抑制來自沉積室外部的洩漏或來自沉積室內壁的脫氣來實現濺射氣體的高純度化。例如，為了防止水分被包含在膜中，作為濺射氣體較佳使用其露點為-70℃以下的氣體。另外，較佳使用靶材本身不含有氫或水分等雜質的被高純度化的靶材。以In、Sn、Zn為主要成分的氧化物半導體可以藉由熱處理去除膜中的水分，但是與以In、Ga、Zn為主要成分的氧化物半導體相比水分的釋放溫度高，所以較佳形成原本就不含有水分的膜。
另外，在使用形成氧化物半導體膜之後進行650℃的加熱處理的樣品B的電晶體中，對基板溫度與電特性的關係進行評價。
用於測量的電晶體的通道長度L為3μm，通道寬度W為10μm，Lov為0μm，dW為0μm。另外，將Vds設定為10V。此外，在基板溫度為-40℃，-25℃，25℃，75℃，125℃及150℃下進行測量。在此，在電晶體中，將閘極層與一對電極重疊的部分的寬度稱為Lov，並且將一對電極的從氧化物半導體膜超出的部分的寬度稱為dW。
圖36示出Id(實線)及場效應遷移率(虛線)的Vg依賴性。另外，圖37A示出基板溫度與閾值電壓的關係，而圖37B示出基板溫度與場效應遷移率的關係。
根據圖37A可知基板溫度越高閾值電壓越低。另外，作為其範圍，在-40℃至150℃的基板溫度下閾值電壓為1.09V至-0.23V。
此外，根據圖37B可知基板溫度越高場效應遷移率越低。另外，作為其範圍，在-40℃至150℃的基板溫度下，場效應遷移率為36cm2/Vs至32cm2/Vs。由此，可知在上述溫度範圍內電特性變動較小。
在將上述那樣的以In、Sn、Zn為主要成分的氧化物半導體用於通道形成區的電晶體中，可以在將截止電流保持為1aA/μm以下的狀態下，將場效應遷移率設定為30cm2/Vsec以上，較佳設定為40cm2/Vsec以上，更佳地設定為60cm2/Vsec以上，而滿足LSI所要求的導通電流值。例如，在L/W=33nm/40nm的FET中，當閘電壓為2.7V，汲電壓為1.0V時，可以流過12μA以上的導通電流。另外，在電晶體的工作所需要的溫度範圍內也可以確保足夠的電特性。當具有這種特性時，即使在使用Si半導體製造的積體電路中混裝有使用氧化物半導體形成的電晶體，也可以實現具有新的功能的積體電路而不用犧牲工作速度。
實施例2
在本實施例中，參照圖38A和圖38B等對將In-Sn-Zn-O膜用於氧化物半導體膜的電晶體的一個例子進行說明。
圖38A和圖38B是共面型的頂閘頂接觸結構的電晶體的俯視圖以及剖面圖。圖38A示出電晶體的俯視圖。另外，圖38B示出對應於圖38A的鏈式線A-B的剖面A-B。
圖38B所示的電晶體包括：基板600；設置在基板600上的基底絕緣膜602；設置在基底絕緣膜602附近的保護絕緣膜604；設置在基底絕緣膜602及保護絕緣膜604上的具有高電阻區606a及低電阻區606b的氧化物半導體膜606；設置在氧化物半導體膜606上的閘極絕緣層608；以隔著閘極絕緣層608與氧化物半導體膜606重疊的方式設置的閘極層610；與閘極層610的側面接觸地設置的側壁絕緣膜612；至少與低電阻區606b接觸地設置的一對電極614；以至少覆蓋氧化物半導體膜606、閘極層610及一對電極614的方式設置的層間絕緣膜616；以及以藉由設置在層間絕緣膜616中的開口部至少與一對電極614中的一方連接的方式設置的佈線618。
另外，雖然未圖示，但是還可以包括覆蓋層間絕緣膜616及佈線618地設置的保護膜。藉由設置該保護膜，可以降低因層間絕緣膜616的表面傳導而產生的微小洩漏電流，而可以降低電晶體的截止電流。
實施例3
在本實施例中，示出與上述不同的將In-Sn-Zn-O膜用於氧化物半導體膜的電晶體的另一個例子。
圖39A和圖39B是示出在本實施例中製造的電晶體的結構的俯視圖以及剖面圖。圖39A是電晶體的俯視圖。另外，圖39B是對應於圖39A的鏈式線A-B的剖面圖。
圖39B所示的電晶體包括：基板700；設置在基板700上的基底絕緣膜702；設置在基底絕緣膜702上的氧化物半導體膜706；與氧化物半導體膜706接觸的一對電極714；設置在氧化物半導體膜706及一對電極714上的閘極絕緣層708；以隔著閘極絕緣層708與氧化物半導體膜706重疊的方式設置的閘極層710；覆蓋閘極絕緣層708及閘極層710地設置的層間絕緣膜716；藉由設置在層間絕緣膜716中的開口部與一對電極714連接的佈線718；以及以覆蓋層間絕緣膜716及佈線718的方式設置的保護膜720。
作為基板700使用玻璃基板，作為基底絕緣膜702使用氧化矽膜，作為氧化物半導體膜706使用In-Sn-Zn-O膜，作為一對電極714使用鎢膜，作為閘極絕緣層708使用氧化矽膜，作為閘極層710使用氮化鉭膜和鎢膜的疊層結構，作為層間絕緣膜716使用氧氮化矽膜和聚醯亞胺膜的疊層結構，作為佈線718使用按順序層疊有鈦膜、鋁膜、鈦膜的疊層結構，作為保護膜720使用聚醯亞胺膜。
另外，在具有圖39A所示的結構的電晶體中，將閘極層710與一對電極714重疊的寬度稱為Lov。同樣地，將從氧化物半導體膜706超出的一對電極714稱為dW。
10．．．運算電路
11．．．儲存電路
12．．．電源門控控制電路
20．．．電源門控電晶體
21_1至21_n．．．時序電路
21_x．．．時序電路
22_1至22_n．．．組合電路
30．．．正反器
31．．．電晶體
32．．．電容元件
50．．．基板
51．．．基底層
52．．．閘極層
53．．．閘極絕緣層
54．．．氧化物半導體層
55a．．．源極層
55b．．．汲極層
56．．．保護絕緣層
57．．．平坦化絕緣層
58a．．．導電層
58b．．．導電層
100．．．基板
102．．．保護層
104．．．半導體區域
106．．．元件分離絕緣層
108．．．閘極絕緣層
110．．．閘極層
112．．．絕緣層
114a．．．雜質區
114b．．．雜質區
116．．．通道形成區
118．．．側壁絕緣層
120a．．．高濃度雜質區
120b．．．高濃度雜質區
122．．．金屬層
124a．．．金屬化合物區域
124b．．．金屬化合物區域
126．．．層間絕緣層
128．．．層間絕緣層
130a．．．源極層
130b．．．汲極層
132．．．絕緣層
134．．．導電層
136a．．．電極層
136b．．．電極層
136d．．．閘極層
138．．．閘極絕緣層
140．．．氧化物半導體層
142a．．．源極層
142b．．．汲極層
144．．．保護絕緣層
146．．．層間絕緣層
148．．．導電層
150a．．．電極層
150b．．．電極層
150d．．．電極層
150e．．．電極層
152．．．絕緣層
154a．．．電極層
154b．．．電極層
154d．．．電極層
160．．．電晶體
162a．．．氧化物導電層
162b．．．氧化物導電層
164．．．電晶體
210a．．．NAND門
210b．．．NAND門
210c．．．NAND門
210d．．．NAND門
210e．．．NAND門
210f．．．NAND門
211a．．．AND門
211b．．．AND門
212a．．．開關
212b．．．開關
212c．．．開關
212d．．．開關
400．．．絕緣層
437．．．絕緣層
450a．．．結晶氧化物半導體層
450b．．．結晶氧化物半導體層
453．．．氧化物半導體層
501．．．基底絕緣層
502．．．埋入絕緣物
503a．．．半導體區域
503b．．．半導體區域
503c．．．半導體區域
504．．．閘極絕緣層
505．．．閘極層
506a．．．側壁絕緣物
506b．．．側壁絕緣物
507．．．絕緣物
508a．．．源極層
508b．．．汲極層
600．．．基板
602．．．基底絕緣膜
604．．．保護絕緣層
606．．．氧化物半導體膜
606a．．．高電阻區域
606b．．．低電阻區域
608．．．閘極絕緣層
610．．．閘極層
612．．．側壁絕緣膜
614．．．電極
616．．．層間絕緣膜
618．．．層間絕緣膜
700．．．基板
702．．．基底絕緣膜
706．．．氧化物半導體膜
708．．．閘極絕緣層
710．．．閘極層
714．．．電極
716．．．層間絕緣膜
718．．．佈線
720．．．保護膜
801‧‧‧測量系
811‧‧‧電晶體
812‧‧‧電晶體
813‧‧‧電容元件
814‧‧‧電晶體
815‧‧‧電晶體
900‧‧‧基板
901‧‧‧ALU
902‧‧‧ALU控制器
903‧‧‧指令解碼器
904‧‧‧中斷控制器
905‧‧‧時序控制器
906‧‧‧暫存器
907‧‧‧暫存器控制器
908‧‧‧匯流排I/F
909‧‧‧ROM
920‧‧‧ROM I/F
在圖式中：
圖1A至圖1C是示出半導體積體電路的結構例的圖；
圖2A至圖2H是示出電晶體的製造方法的一例的圖；
圖3A至圖3C是用來說明電晶體的截止電流的測定方法的圖；
圖4A和圖4B是示出電晶體的特性的圖；
圖5是示出電晶體的特性的圖；
圖6是示出電晶體的特性的圖；
圖7是示出電晶體的特性的圖；
圖8是示出電晶體的特性的圖；
圖9是示出時序電路的具體例子的圖；
圖10是示出時序電路的工作例子的圖；
圖11是示出電晶體的具體例子的圖；
圖12A至圖12H是示出電晶體的具體製造製程的一例的圖；
圖13A至圖13G是示出電晶體的具體製造製程的一例的圖；
圖14A至圖14D是示出電晶體的具體製造製程的一例的圖；
圖15是示出電晶體的變形例子的圖；
圖16A和圖16B是示出電晶體的變形例子的圖；
圖17A和圖17B是示出電晶體的變形例子的圖；
圖18A和圖18B是示出電晶體的變形例子的圖；
圖19是示出電晶體的變形例子的圖；
圖20是示出電晶體的變形例子的圖；
圖21A至圖21C是示出氧化物半導體層的製造製程的變形例子的圖；
圖22是示出CPU的具體例子的圖；
圖23A至圖23E是說明氧化物材料的結晶結構的圖；
圖24A至圖24C是說明氧化物材料的結晶結構的圖；
圖25A至圖25C是說明氧化物材料的結晶結構的圖；
圖26是說明藉由計算獲得的遷移率的閘極電壓依賴性的圖；
圖27A至圖27C是說明藉由計算獲得的汲電流和遷移率的閘極電壓依賴性的圖；
圖28A至圖28C是說明藉由計算獲得的汲電流和遷移率的閘極電壓依賴性的圖；
圖29A至圖29C是說明藉由計算獲得的汲電流和遷移率的閘極電壓依賴性的圖；
圖30A和圖30B是說明用於計算的電晶體的剖面結構的圖；
圖31A至圖31C是示出使用氧化物半導體的電晶體的特性的圖；
圖32A和圖32B是示出使用氧化物半導體的電晶體的特性的圖；
圖33A和圖33B是示出使用氧化物半導體的電晶體的特性的圖；
圖34是氧化物半導體的XRD光譜；
圖35是示出使用氧化物半導體的電晶體的特性的圖；
圖36是示出使用氧化物半導體的電晶體的特性的圖；
圖37A和圖37B是示出使用氧化物半導體的電晶體的特性的圖；
圖38A和圖38B是示出使用氧化物半導體的電晶體的平面圖和剖面圖；
圖39A和圖39B是示出使用氧化物半導體的電晶體的平面圖和剖面圖。
21_x．．．時序電路
30．．．正反器
31．．．電晶體
32．．．電容元件
TS1．．．第一轉移信號
Vcom．．．固定電位

Claims (11)

  1. 一種半導體裝置，包括：保持由運算獲得的資料的儲存電路；以及控制對該儲存電路的電源電壓的供給的電源閘控控制電路，其中，該儲存電路包括第一時序電路至第n時序電路(n是2以上的自然數)和使用來自該第一時序電路的輸出信號工作的第一組合電路至使用來自該第n時序電路的輸出信號工作的第n組合電路，以及其中，包括在該第一時序電路至該第n時序電路中的k個(k是1至n的自然數)時序電路的每一個包括具有含有氧化物半導體的通道區的電晶體及在該電晶體成為截止狀態時其第一電極電連接到成為浮動狀態的節點的電容元件。
  2. 一種半導體裝置，包括：保持由運算獲得的資料的儲存電路；以及控制對該儲存電路的電源電壓的供給的電源閘控控制電路，其中，該儲存電路包括第一時序電路至第n時序電路(n是2以上的自然數)和使用來自該第一時序電路的輸出信號工作的第一組合電路至使用來自該第n時序電路的輸出信號工作的第n組合電路，其中，包括在該第一時序電路至該第n時序電路中的k個(k是1至n的自然數)時序電路的每一個包括具有 含有氧化物半導體的通道區的電晶體及在該電晶體成為截止狀態時其第一電極電連接到成為浮動狀態的節點的電容元件，其中，藉由將具有高位準電位的第一轉移信號施加到該電晶體的閘極而將該資料轉移到該節點，其中，停止對在該第一時序電路至該第n時序電路中的邏輯閘極的電源電壓的供給，而該資料保持在該節點中，以及其中，藉由第二轉移信號恢復在該第一時序電路至該第n時序電路中的該資料。
  3. 根據申請專利範圍第1或2項之半導體裝置，其中藉由電源閘控電晶體的開關控制供給高電源電位的佈線及供給低電源電位的佈線中的至少一個和該儲存電路之間的電連接，從而控制對該儲存電路的該電源電壓的供給。
  4. 根據申請專利範圍第3項之半導體裝置，其中該電源閘控電晶體的通道形成區含有氧化物半導體。
  5. 根據申請專利範圍第3項之半導體裝置，其中對該電容元件的第二電極供給該高電源電位或該低電源電位。
  6. 根據申請專利範圍第4項之半導體裝置，其中對該電容元件的第二電極供給該高電源電位或該低電源電位。
  7. 根據申請專利範圍第1或2項之半導體裝置，其中該第一時序電路至該第n時序電路中的至少一個包括邏 輯閘，該邏輯閘包括具有含選自單晶矽、多晶矽及砷化鎵中的材料的通道形成區的電晶體。
  8. 根據申請專利範圍第1或2項之半導體裝置，其中該第一組合電路至該第n組合電路中的至少一個包括邏輯閘，該邏輯閘包括具有含選自單晶矽、多晶矽及砷化鎵中的材料的通道形成區的電晶體。
  9. 根據申請專利範圍第4項之半導體裝置，其中將該氧化物半導體設置在表面上，其平均面粗糙度為1nm或更小。
  10. 根據申請專利範圍第1或2項之半導體裝置，其中該半導體裝置為半導體積體電路，該半導體積體電路安裝有選自CPU、DSP、定制LSI及現場可偏程閘陣列所組成之群中的一個。
  11. 根據申請專利範圍第1或2項之半導體裝置，其中，該氧化物半導體設置在基底絕緣層上，以及其中，多於化學計量組成比的氧存在於該基底絕緣層以及該氧化物半導體和該基底絕緣層之間的介面中的至少一個中。
TW100127419A 2010-08-06 2011-08-02 半導體裝置 TWI539555B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010178167 2010-08-06
JP2011108342 2011-05-13

Publications (2)

Publication Number Publication Date
TW201212162A TW201212162A (en) 2012-03-16
TWI539555B true TWI539555B (zh) 2016-06-21

Family

ID=45555710

Family Applications (3)

Application Number Title Priority Date Filing Date
TW106111164A TWI627709B (zh) 2010-08-06 2011-08-02 半導體裝置
TW105104134A TWI588941B (zh) 2010-08-06 2011-08-02 半導體裝置
TW100127419A TWI539555B (zh) 2010-08-06 2011-08-02 半導體裝置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW106111164A TWI627709B (zh) 2010-08-06 2011-08-02 半導體裝置
TW105104134A TWI588941B (zh) 2010-08-06 2011-08-02 半導體裝置

Country Status (7)

Country Link
US (8) US8547771B2 (zh)
JP (11) JP2012257187A (zh)
KR (1) KR101809105B1 (zh)
CN (2) CN107947763B (zh)
DE (1) DE112011102644B4 (zh)
TW (3) TWI627709B (zh)
WO (1) WO2012017843A1 (zh)

Families Citing this family (297)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI621121B (zh) 2011-01-05 2018-04-11 Semiconductor Energy Laboratory Co., Ltd. 儲存元件、儲存裝置、及信號處理電路
US8841664B2 (en) * 2011-03-04 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5827145B2 (ja) 2011-03-08 2015-12-02 株式会社半導体エネルギー研究所 信号処理回路
JP5839474B2 (ja) 2011-03-24 2016-01-06 株式会社半導体エネルギー研究所 信号処理回路
TWI567736B (zh) 2011-04-08 2017-01-21 半導體能源研究所股份有限公司 記憶體元件及信號處理電路
US8854867B2 (en) 2011-04-13 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and driving method of the memory device
TWI541978B (zh) 2011-05-11 2016-07-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之驅動方法
JP5886496B2 (ja) 2011-05-20 2016-03-16 株式会社半導体エネルギー研究所 半導体装置
TWI570719B (zh) 2011-05-20 2017-02-11 半導體能源研究所股份有限公司 儲存裝置及信號處理電路
TWI573136B (zh) 2011-05-20 2017-03-01 半導體能源研究所股份有限公司 儲存裝置及信號處理電路
US8982607B2 (en) 2011-09-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Memory element and signal processing circuit
KR102108248B1 (ko) * 2012-03-14 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 트랜지스터, 및 반도체 장치
US9058892B2 (en) 2012-03-14 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and shift register
JP2014003594A (ja) 2012-05-25 2014-01-09 Semiconductor Energy Lab Co Ltd 半導体装置及びその駆動方法
JP6185311B2 (ja) 2012-07-20 2017-08-23 株式会社半導体エネルギー研究所 電源制御回路、及び信号処理回路
US9171842B2 (en) * 2012-07-30 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Sequential circuit and semiconductor device
JP6134230B2 (ja) * 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
US9853053B2 (en) 2012-09-10 2017-12-26 3B Technologies, Inc. Three dimension integrated circuits employing thin film transistors
TWI671910B (zh) 2012-09-24 2019-09-11 日商半導體能源研究所股份有限公司 半導體裝置
WO2014046222A1 (en) 2012-09-24 2014-03-27 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2014061762A1 (en) 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102227591B1 (ko) 2012-10-17 2021-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI555068B (zh) 2012-11-08 2016-10-21 半導體能源研究所股份有限公司 金屬氧化物膜及形成金屬氧化物膜的方法
TWI600157B (zh) 2012-11-16 2017-09-21 半導體能源研究所股份有限公司 半導體裝置
TWI614813B (zh) * 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI619010B (zh) * 2013-01-24 2018-03-21 半導體能源研究所股份有限公司 半導體裝置
JP2014150481A (ja) * 2013-02-04 2014-08-21 Sharp Corp 半導体装置
KR102238682B1 (ko) 2013-02-28 2021-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
KR102153110B1 (ko) * 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
JP6298662B2 (ja) 2013-03-14 2018-03-20 株式会社半導体エネルギー研究所 半導体装置
US9368636B2 (en) 2013-04-01 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a plurality of oxide semiconductor layers
TWI644434B (zh) 2013-04-29 2018-12-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9454923B2 (en) * 2013-05-17 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8994430B2 (en) 2013-05-17 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6400336B2 (ja) 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
US20150008428A1 (en) 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9666697B2 (en) 2013-07-08 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device including an electron trap layer
JP6322503B2 (ja) 2013-07-16 2018-05-09 株式会社半導体エネルギー研究所 半導体装置
TWI621130B (zh) 2013-07-18 2018-04-11 半導體能源研究所股份有限公司 半導體裝置及用於製造半導體裝置之方法
TWI632688B (zh) 2013-07-25 2018-08-11 半導體能源研究所股份有限公司 半導體裝置以及半導體裝置的製造方法
JP2015053477A (ja) 2013-08-05 2015-03-19 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP6345023B2 (ja) 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US9443990B2 (en) 2013-08-26 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device for adjusting threshold thereof
JP6426402B2 (ja) 2013-08-30 2018-11-21 株式会社半導体エネルギー研究所 表示装置
US9449853B2 (en) 2013-09-04 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising electron trap layer
JP6401977B2 (ja) 2013-09-06 2018-10-10 株式会社半導体エネルギー研究所 半導体装置
US9269822B2 (en) 2013-09-12 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9893194B2 (en) 2013-09-12 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI646690B (zh) 2013-09-13 2019-01-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI677989B (zh) 2013-09-19 2019-11-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6570817B2 (ja) 2013-09-23 2019-09-04 株式会社半導体エネルギー研究所 半導体装置
TWI678740B (zh) 2013-09-23 2019-12-01 日商半導體能源研究所股份有限公司 半導體裝置
JP2015084418A (ja) 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 半導体装置
US9293592B2 (en) 2013-10-11 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2015060318A1 (en) 2013-10-22 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US9455349B2 (en) 2013-10-22 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor with reduced impurity diffusion
TWI666770B (zh) 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
WO2015097596A1 (en) 2013-12-26 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9960280B2 (en) 2013-12-26 2018-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6402017B2 (ja) 2013-12-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置
US9318618B2 (en) 2013-12-27 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9472678B2 (en) 2013-12-27 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9401432B2 (en) 2014-01-16 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9929044B2 (en) 2014-01-30 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TWI665778B (zh) 2014-02-05 2019-07-11 日商半導體能源研究所股份有限公司 半導體裝置、模組及電子裝置
WO2015125042A1 (en) 2014-02-19 2015-08-27 Semiconductor Energy Laboratory Co., Ltd. Oxide, semiconductor device, module, and electronic device
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6509596B2 (ja) 2014-03-18 2019-05-08 株式会社半導体エネルギー研究所 半導体装置
CN111048509B (zh) 2014-03-28 2023-12-01 株式会社半导体能源研究所 半导体装置
US9780226B2 (en) 2014-04-25 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
DE112015002491T5 (de) 2014-05-27 2017-03-02 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren dafür
JP6615490B2 (ja) 2014-05-29 2019-12-04 株式会社半導体エネルギー研究所 半導体装置及び電子機器
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
US9831238B2 (en) 2014-05-30 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including insulating film having opening portion and conductive film in the opening portion
JP6537892B2 (ja) 2014-05-30 2019-07-03 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
SG10201912585TA (en) 2014-05-30 2020-02-27 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
US9455337B2 (en) 2014-06-18 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI663733B (zh) 2014-06-18 2019-06-21 日商半導體能源研究所股份有限公司 電晶體及半導體裝置
JP6350008B2 (ja) * 2014-06-20 2018-07-04 三菱瓦斯化学株式会社 少なくともインジウム、ガリウム、亜鉛およびシリコンを含む酸化物のエッチング液およびエッチング方法
US9647129B2 (en) 2014-07-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104112711B (zh) * 2014-07-22 2017-05-03 深圳市华星光电技术有限公司 共平面型氧化物半导体tft基板的制作方法
WO2016016761A1 (en) * 2014-07-31 2016-02-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP6652342B2 (ja) 2014-08-08 2020-02-19 株式会社半導体エネルギー研究所 半導体装置
KR102329498B1 (ko) 2014-09-04 2021-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102481037B1 (ko) 2014-10-01 2022-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선층 및 그 제작 방법
TWI691088B (zh) 2014-11-21 2020-04-11 日商半導體能源研究所股份有限公司 半導體裝置
JP6613116B2 (ja) * 2014-12-02 2019-11-27 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
US9484469B2 (en) 2014-12-16 2016-11-01 International Business Machines Corporation Thin film device with protective layer
JP2016116220A (ja) * 2014-12-16 2016-06-23 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
WO2016099580A2 (en) 2014-12-23 2016-06-23 Lupino James John Three dimensional integrated circuits employing thin film transistors
JP6857447B2 (ja) 2015-01-26 2021-04-14 株式会社半導体エネルギー研究所 半導体装置
US9954112B2 (en) 2015-01-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102865410B1 (ko) 2015-02-06 2025-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9660100B2 (en) 2015-02-06 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6674269B2 (ja) 2015-02-09 2020-04-01 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
TWI685113B (zh) 2015-02-11 2020-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2016154225A (ja) 2015-02-12 2016-08-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US9991394B2 (en) 2015-02-20 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US9685560B2 (en) 2015-03-02 2017-06-20 Semiconductor Energy Laboratory Co., Ltd. Transistor, method for manufacturing transistor, semiconductor device, and electronic device
TWI718125B (zh) 2015-03-03 2021-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN113223967A (zh) * 2015-03-03 2021-08-06 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
WO2016139560A1 (en) 2015-03-03 2016-09-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device including the oxide semiconductor film, and display device including the semiconductor device
JP6705663B2 (ja) 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US9882061B2 (en) 2015-03-17 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
TWI695513B (zh) 2015-03-27 2020-06-01 日商半導體能源研究所股份有限公司 半導體裝置及電子裝置
TW202316486A (zh) * 2015-03-30 2023-04-16 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
CN113571588B (zh) 2015-04-13 2026-01-27 株式会社半导体能源研究所 半导体装置及其制造方法
US10460984B2 (en) 2015-04-15 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating electrode and semiconductor device
US10591791B2 (en) 2015-04-20 2020-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10192995B2 (en) 2015-04-28 2019-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI693719B (zh) 2015-05-11 2020-05-11 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
WO2016189425A1 (ja) 2015-05-28 2016-12-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102548001B1 (ko) 2015-07-08 2023-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2017022377A (ja) 2015-07-14 2017-01-26 株式会社半導体エネルギー研究所 半導体装置
US10985278B2 (en) 2015-07-21 2021-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US11189736B2 (en) 2015-07-24 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9825177B2 (en) 2015-07-30 2017-11-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of a semiconductor device using multiple etching mask
US10553690B2 (en) 2015-08-04 2020-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9666606B2 (en) 2015-08-21 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9773919B2 (en) 2015-08-26 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
SG10201607278TA (en) 2015-09-18 2017-04-27 Semiconductor Energy Lab Co Ltd Semiconductor device and electronic device
JP6904682B2 (ja) * 2015-10-23 2021-07-21 株式会社半導体エネルギー研究所 半導体装置および電子機器
SG10201608814YA (en) 2015-10-29 2017-05-30 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the semiconductor device
TWI766588B (zh) 2015-10-30 2022-06-01 日商半導體能源研究所股份有限公司 電容器、半導體裝置、模組以及電子裝置的製造方法
WO2017081579A1 (en) 2015-11-13 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9406872B1 (en) * 2015-11-16 2016-08-02 International Business Machines Corporation Fabricating two-dimensional array of four-terminal thin film devices with surface-sensitive conductor layer
JP2018032839A (ja) 2015-12-11 2018-03-01 株式会社半導体エネルギー研究所 トランジスタ、回路、半導体装置、表示装置および電子機器
JP6887243B2 (ja) 2015-12-11 2021-06-16 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、電子機器及び半導ウエハ
JP2017112374A (ja) 2015-12-16 2017-06-22 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、および電子機器
JP6884569B2 (ja) 2015-12-25 2021-06-09 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP6851814B2 (ja) 2015-12-29 2021-03-31 株式会社半導体エネルギー研究所 トランジスタ
US9923001B2 (en) 2016-01-15 2018-03-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10700212B2 (en) 2016-01-28 2020-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module, electronic device, and manufacturing method thereof
CN116782639A (zh) 2016-02-12 2023-09-19 株式会社半导体能源研究所 半导体装置及其制造方法
CN109075205A (zh) * 2016-03-02 2018-12-21 国立大学法人东京工业大学 氧化物半导体化合物、具备氧化物半导体化合物的层的半导体元件和层叠体
US9882064B2 (en) 2016-03-10 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Transistor and electronic device
US10741587B2 (en) 2016-03-11 2020-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module, electronic device, and manufacturing method the same
US10096720B2 (en) 2016-03-25 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
US11302717B2 (en) 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
WO2017187301A1 (en) 2016-04-28 2017-11-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
KR102480052B1 (ko) 2016-06-09 2022-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
US10096718B2 (en) 2016-06-17 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Transistor, electronic device, manufacturing method of transistor
KR102367787B1 (ko) * 2016-06-30 2022-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 동작 방법
WO2018020350A1 (en) 2016-07-26 2018-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10615187B2 (en) 2016-07-27 2020-04-07 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
US10504925B2 (en) 2016-08-08 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2018051208A1 (en) 2016-09-14 2018-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR20180048327A (ko) 2016-11-01 2018-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
US10685983B2 (en) 2016-11-11 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
KR20180055701A (ko) 2016-11-17 2018-05-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20180066848A (ko) 2016-12-09 2018-06-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
KR102591915B1 (ko) 2017-01-27 2023-10-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자, 반도체 장치, 및 반도체 장치의 제작 방법
DE112018000776T5 (de) 2017-02-10 2019-12-05 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen dieser
TW201836020A (zh) 2017-02-17 2018-10-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US20200243685A1 (en) 2017-03-09 2020-07-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
KR102447148B1 (ko) 2017-03-13 2022-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP7086934B2 (ja) 2017-03-31 2022-06-20 株式会社半導体エネルギー研究所 半導体装置
KR20190142344A (ko) 2017-04-28 2019-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US11158638B2 (en) 2017-05-18 2021-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP7235410B2 (ja) 2017-06-27 2023-03-08 株式会社半導体エネルギー研究所 半導体装置
US11257722B2 (en) 2017-07-31 2022-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide containing gallium indium and zinc
US11626037B2 (en) 2017-08-04 2023-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
CN118248744A (zh) 2017-08-04 2024-06-25 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
US11101386B2 (en) 2017-08-04 2021-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2019043510A1 (ja) 2017-09-01 2019-03-07 株式会社半導体エネルギー研究所 半導体装置、及び表示装置
KR102584060B1 (ko) 2017-09-01 2023-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
JPWO2019048984A1 (ja) 2017-09-05 2020-11-05 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
CN111033702B (zh) 2017-09-05 2023-12-05 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
US11195758B2 (en) 2017-09-05 2021-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device having plurality of insulator
US11088286B2 (en) 2017-09-15 2021-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US11177176B2 (en) 2017-10-20 2021-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2019092541A1 (ja) 2017-11-09 2019-05-16 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
TWI794340B (zh) 2017-12-07 2023-03-01 日商半導體能源研究所股份有限公司 半導體裝置以及半導體裝置的製造方法
CN111742414B (zh) 2018-02-23 2024-04-09 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法
JP7142081B2 (ja) * 2018-03-06 2022-09-26 株式会社半導体エネルギー研究所 積層体、及び半導体装置
KR102848703B1 (ko) 2018-04-27 2025-08-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US11705524B2 (en) 2018-04-27 2023-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US11495691B2 (en) 2018-06-08 2022-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2020003047A1 (ja) 2018-06-29 2020-01-02 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2020008304A1 (ja) 2018-07-06 2020-01-09 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11804551B2 (en) 2018-07-27 2023-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP7256189B2 (ja) 2018-08-09 2023-04-11 株式会社半導体エネルギー研究所 半導体装置
CN112602334B (zh) * 2018-08-31 2022-09-13 株式会社半导体能源研究所 半导体装置
US11508850B2 (en) 2018-09-05 2022-11-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP7287970B2 (ja) 2018-09-07 2023-06-06 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11881522B2 (en) 2018-10-05 2024-01-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
JP7262474B2 (ja) 2018-10-26 2023-04-21 株式会社半導体エネルギー研究所 半導体装置
US11107929B2 (en) 2018-12-21 2021-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10978563B2 (en) 2018-12-21 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US11211461B2 (en) 2018-12-28 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and memory device
US11289475B2 (en) 2019-01-25 2022-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
WO2020183277A1 (ja) 2019-03-12 2020-09-17 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
US12396214B2 (en) 2019-03-15 2025-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP7518062B2 (ja) 2019-04-10 2024-07-17 株式会社半導体エネルギー研究所 半導体装置
WO2020208458A1 (ja) 2019-04-12 2020-10-15 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP7417596B2 (ja) 2019-04-29 2024-01-18 株式会社半導体エネルギー研究所 半導体装置
WO2020229914A1 (ja) 2019-05-10 2020-11-19 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US20220238719A1 (en) 2019-06-14 2022-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI859261B (zh) 2019-07-05 2024-10-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
WO2021009589A1 (ja) 2019-07-12 2021-01-21 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US12464777B2 (en) 2019-07-26 2025-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including metal oxide
TW202129877A (zh) 2019-08-30 2021-08-01 日商半導體能源研究所股份有限公司 半導體裝置
WO2021053450A1 (ja) 2019-09-20 2021-03-25 株式会社半導体エネルギー研究所 半導体装置
US12369356B2 (en) 2019-10-04 2025-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US12477837B2 (en) 2019-10-11 2025-11-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2021079511A1 (ja) 2019-10-25 2021-04-29 株式会社ソシオネクスト 半導体装置
US12376373B2 (en) 2019-11-01 2025-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2021090116A1 (ja) 2019-11-08 2021-05-14 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JPWO2021090106A1 (zh) 2019-11-08 2021-05-14
WO2021090115A1 (ja) 2019-11-08 2021-05-14 株式会社半導体エネルギー研究所 半導体装置
WO2021130592A1 (ja) 2019-12-27 2021-07-01 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
KR20220120577A (ko) 2019-12-27 2022-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법
CN114930547A (zh) 2020-01-10 2022-08-19 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
WO2021186297A1 (ja) 2020-03-20 2021-09-23 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法
KR20220160579A (ko) 2020-03-31 2022-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN116034488A (zh) 2020-08-19 2023-04-28 株式会社半导体能源研究所 半导体装置的制造方法
DE112021004337T5 (de) 2020-08-19 2023-05-25 Semiconductor Energy Laboratory Co., Ltd. Herstellungsverfahren eines Metalloxids
KR20230050353A (ko) 2020-08-19 2023-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 절연막의 개질 방법 및 반도체 장치의 제작 방법
CN115917038A (zh) 2020-08-21 2023-04-04 株式会社半导体能源研究所 半导体装置的制造方法
KR20230054388A (ko) 2020-08-27 2023-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
DE112021004474T5 (de) 2020-08-27 2023-08-10 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
WO2022043809A1 (ja) 2020-08-27 2022-03-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2022043811A1 (ja) 2020-08-27 2022-03-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US12538495B2 (en) 2020-09-06 2026-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, capacitor, and manufacturing method thereof
US20240260257A1 (en) 2021-05-12 2024-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20240032037A (ko) 2021-07-09 2024-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
TW202339171A (zh) 2021-09-21 2023-10-01 日商半導體能源研究所股份有限公司 半導體裝置
US20250008721A1 (en) 2021-11-05 2025-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
TW202329333A (zh) 2021-11-30 2023-07-16 日商半導體能源研究所股份有限公司 半導體裝置、半導體裝置的製造方法
KR20240118100A (ko) 2021-12-10 2024-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20250028379A1 (en) 2021-12-22 2025-01-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20250040193A1 (en) 2021-12-29 2025-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and storage device
US20250056786A1 (en) 2021-12-29 2025-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, storage device, and method for manufacturing the semiconductor device
TW202339128A (zh) 2022-01-28 2023-10-01 日商半導體能源研究所股份有限公司 電子裝置、電子裝置的製造方法、半導體裝置、半導體裝置的製造方法、記憶體裝置
KR20240146020A (ko) 2022-02-04 2024-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치
CN118696613A (zh) 2022-02-18 2024-09-24 株式会社半导体能源研究所 存储装置
WO2023161755A1 (ja) 2022-02-25 2023-08-31 株式会社半導体エネルギー研究所 記憶装置
KR20240157035A (ko) 2022-03-04 2024-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치
TW202349459A (zh) 2022-04-15 2023-12-16 日商半導體能源研究所股份有限公司 疊層體的製造方法及半導體裝置的製造方法
JPWO2023209486A1 (zh) 2022-04-29 2023-11-02
US20250280566A1 (en) 2022-06-10 2025-09-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, and method for manufacturing semiconductor device
US20250329352A1 (en) 2022-06-16 2025-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and memory device
US20250324726A1 (en) 2022-06-17 2025-10-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and storage device
US20230411500A1 (en) 2022-06-20 2023-12-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JPWO2024009185A1 (zh) 2022-07-08 2024-01-11
WO2024028681A1 (ja) 2022-08-02 2024-02-08 株式会社半導体エネルギー研究所 半導体装置、及び記憶装置
JPWO2024042419A1 (zh) 2022-08-24 2024-02-29
JPWO2024047486A1 (zh) 2022-09-01 2024-03-07
TW202425145A (zh) 2022-09-01 2024-06-16 日商半導體能源研究所股份有限公司 記憶體裝置
CN119769187A (zh) 2022-09-02 2025-04-04 株式会社半导体能源研究所 存储装置以及存储装置的制造方法
WO2024057165A1 (ja) 2022-09-16 2024-03-21 株式会社半導体エネルギー研究所 記憶装置
TW202437517A (zh) 2022-09-30 2024-09-16 日商半導體能源研究所股份有限公司 記憶體裝置
DE102023125478A1 (de) 2022-09-30 2024-04-04 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Herstellungsverfahren der Halbleitervorrichtung und eines elektronischen Geräts
WO2024079585A1 (ja) 2022-10-14 2024-04-18 株式会社半導体エネルギー研究所 トランジスタ及び記憶装置
KR20240052666A (ko) 2022-10-14 2024-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TW202431429A (zh) 2022-10-14 2024-08-01 日商半導體能源研究所股份有限公司 半導體裝置及記憶體裝置
WO2024084366A1 (ja) 2022-10-21 2024-04-25 株式会社半導体エネルギー研究所 半導体装置、及び、記憶装置
TW202422886A (zh) 2022-10-28 2024-06-01 日商半導體能源研究所股份有限公司 半導體裝置、半導體裝置的製造方法以及電子裝置
KR20250107830A (ko) 2022-11-03 2025-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 기억 장치
WO2024095110A1 (ja) 2022-11-03 2024-05-10 株式会社半導体エネルギー研究所 半導体装置、及び、半導体装置の作製方法
DE112023004639T5 (de) 2022-11-04 2025-10-02 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren
KR20250109673A (ko) 2022-11-11 2025-07-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TW202445833A (zh) 2022-11-17 2024-11-16 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
WO2024105515A1 (ja) 2022-11-17 2024-05-23 株式会社半導体エネルギー研究所 半導体装置、及びその作製方法
WO2024116037A1 (ja) 2022-12-01 2024-06-06 株式会社半導体エネルギー研究所 半導体装置
KR20250116005A (ko) 2022-12-01 2025-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JPWO2024154026A1 (zh) 2023-01-19 2024-07-25
JPWO2024154036A1 (zh) 2023-01-20 2024-07-25
JPWO2024171008A1 (zh) 2023-02-17 2024-08-22
WO2024180432A1 (ja) 2023-03-01 2024-09-06 株式会社半導体エネルギー研究所 半導体装置、及び、半導体装置の作製方法
JPWO2024184718A1 (zh) * 2023-03-03 2024-09-12
TW202437547A (zh) 2023-03-10 2024-09-16 日商半導體能源研究所股份有限公司 半導體裝置
KR20250162799A (ko) 2023-03-24 2025-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20250166127A (ko) 2023-03-24 2025-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2024201264A1 (ja) 2023-03-31 2024-10-03 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
KR20250169556A (ko) 2023-03-31 2025-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2024201259A1 (ja) 2023-03-31 2024-10-03 株式会社半導体エネルギー研究所 半導体装置、及び、半導体装置の作製方法
KR20250169549A (ko) 2023-04-07 2025-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20260005212A (ko) 2023-04-26 2026-01-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TW202447979A (zh) 2023-04-28 2024-12-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR20240161471A (ko) 2023-05-04 2024-11-12 (주)에이스 알 에프 컴 반도체 장치 및 그 제조방법
KR20240164404A (ko) 2023-05-12 2024-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20240395940A1 (en) 2023-05-25 2024-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, and method for manufacturing semiconductor device
DE102024118091A1 (de) 2023-07-06 2025-01-09 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20250007983A (ko) 2023-07-06 2025-01-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치, 및 반도체 장치의 제작 방법
US20250015193A1 (en) 2023-07-06 2025-01-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor layer, method for forming the oxide semiconductor layer, semiconductor device, and method for manufacturing the semiconductor device
KR20250034875A (ko) 2023-09-04 2025-03-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN119947103A (zh) 2023-11-02 2025-05-06 株式会社半导体能源研究所 半导体装置
JP2025079799A (ja) 2023-11-10 2025-05-22 株式会社半導体エネルギー研究所 記憶装置、及び記憶装置の駆動方法
TW202531915A (zh) 2024-01-12 2025-08-01 日商半導體能源研究所股份有限公司 半導體裝置
TW202537417A (zh) 2024-01-31 2025-09-16 日商半導體能源研究所股份有限公司 半導體裝置及記憶體裝置
TW202539410A (zh) 2024-02-16 2025-10-01 日商半導體能源研究所股份有限公司 半導體裝置
DE102025109211A1 (de) 2024-03-21 2025-09-25 Semiconductor Energy Laboratory Co., Ltd. Oxidhalbleiterfilm und Halbleitervorrichtung
US20250336672A1 (en) 2024-04-26 2025-10-30 Semiconductor Energy Laboratory Co., Ltd. Method for forming metal oxide layer and method for manufacturing semiconductor device
DE102025120107A1 (de) 2024-06-04 2025-12-04 Semiconductor Energy Laboratory Co., Ltd. Transistor
WO2025262556A1 (ja) * 2024-06-21 2025-12-26 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (199)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6021439B2 (ja) 1977-09-16 1985-05-27 株式会社日立製作所 センスアンプ
US4284905A (en) 1979-05-31 1981-08-18 Bell Telephone Laboratories, Incorporated IGFET Bootstrap circuit
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS61113189A (ja) 1984-10-12 1986-05-31 Fujitsu Ltd 不揮発性ランダムアクセスメモリ装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US5198706A (en) 1991-10-15 1993-03-30 National Semiconductor Ferroelectric programming cell for configurable logic
JPH05110392A (ja) 1991-10-16 1993-04-30 Hitachi Ltd 状態保持回路を具備する集積回路
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP3723599B2 (ja) * 1995-04-07 2005-12-07 株式会社ルネサステクノロジ 半導体記憶装置
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3518936B2 (ja) 1995-08-23 2004-04-12 ローム株式会社 プログラム可能な機能装置
CN1101049C (zh) * 1995-12-07 2003-02-05 中国科学院上海硅酸盐研究所 非挥发性集成铁电薄膜存储器
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
TW382670B (en) 1996-11-21 2000-02-21 Hitachi Ltd Low power processor
JPH10261946A (ja) * 1997-03-19 1998-09-29 Mitsubishi Electric Corp 半導体集積回路
CN1180265A (zh) * 1997-05-24 1998-04-29 复旦大学 不挥发逻辑电路的铁电锁存技术
JP4109340B2 (ja) 1997-12-26 2008-07-02 株式会社ルネサステクノロジ 半導体集積回路装置
JP3080062B2 (ja) 1998-04-06 2000-08-21 日本電気株式会社 半導体集積回路
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4397062B2 (ja) * 1998-11-27 2010-01-13 株式会社ルネサステクノロジ 電圧発生回路および半導体記憶装置
JP4390305B2 (ja) * 1999-01-04 2009-12-24 株式会社ルネサステクノロジ 半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3735855B2 (ja) * 2000-02-17 2006-01-18 日本電気株式会社 半導体集積回路装置およびその駆動方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4501048B2 (ja) 2000-12-28 2010-07-14 カシオ計算機株式会社 シフトレジスタ回路及びその駆動制御方法並びに表示駆動装置、読取駆動装置
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002304889A (ja) 2001-04-10 2002-10-18 Foundation For The Promotion Of Industrial Science 半導体メモリ
JP3725046B2 (ja) * 2001-06-06 2005-12-07 株式会社半導体エネルギー研究所 半導体装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4091301B2 (ja) * 2001-12-28 2008-05-28 富士通株式会社 半導体集積回路および半導体メモリ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP3986393B2 (ja) * 2002-08-27 2007-10-03 富士通株式会社 不揮発性データ記憶回路を有する集積回路装置
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US7042756B2 (en) * 2002-10-18 2006-05-09 Viciciv Technology Configurable storage device
JP4339103B2 (ja) 2002-12-25 2009-10-07 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US6876252B2 (en) * 2003-06-28 2005-04-05 International Business Machines Corporation Non-abrupt switching of sleep transistor of power gate structure
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7414264B2 (en) * 2003-12-30 2008-08-19 Samsung Electronics Co., Ltd. Poly crystalline silicon semiconductor device and method of fabricating the same
JP3760470B2 (ja) * 2004-01-06 2006-03-29 セイコーエプソン株式会社 記憶回路、半導体装置、及び電子機器
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP2005268694A (ja) 2004-03-22 2005-09-29 Sony Corp 半導体集積回路およびその作製方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4817617B2 (ja) * 2004-06-14 2011-11-16 株式会社東芝 不揮発性半導体記憶装置
US7138825B2 (en) * 2004-06-29 2006-11-21 International Business Machines Corporation Charge recycling power gate
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7266707B2 (en) * 2004-09-16 2007-09-04 International Business Machines Corporation Dynamic leakage control circuit
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP2453481B1 (en) 2004-11-10 2017-01-11 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7154317B2 (en) 2005-01-11 2006-12-26 Arm Limited Latch circuit including a data retention latch
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US20060228872A1 (en) * 2005-03-30 2006-10-12 Bich-Yen Nguyen Method of making a semiconductor device having an arched structure strained semiconductor layer
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7164301B2 (en) * 2005-05-10 2007-01-16 Freescale Semiconductor, Inc State retention power gating latch circuit
US20060288955A1 (en) 2005-05-24 2006-12-28 Wyeth Device and method for controlling insects
JP4880597B2 (ja) 2005-05-31 2012-02-22 京セラ株式会社 針状結晶の配列体を含む複合体およびその製造方法、ならびに光電変換素子、発光素子およびキャパシタ
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
DE102005030142B3 (de) * 2005-06-28 2006-12-21 Infineon Technologies Ag Bistabile Kippstufe mit nichtflüchtiger Zustandsspeicherung
US7430673B2 (en) * 2005-06-30 2008-09-30 Intel Corporation Power management system for computing platform
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
US7323909B2 (en) * 2005-07-29 2008-01-29 Sequence Design, Inc. Automatic extension of clock gating technique to fine-grained power gating
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
CN101283388B (zh) * 2005-10-05 2011-04-13 出光兴产株式会社 Tft基板及tft基板的制造方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577256B (zh) 2005-11-15 2011-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
JP5054919B2 (ja) 2005-12-20 2012-10-24 ルネサスエレクトロニクス株式会社 半導体集積回路装置
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP4911988B2 (ja) * 2006-02-24 2012-04-04 ルネサスエレクトロニクス株式会社 半導体装置
JP4819870B2 (ja) * 2006-02-24 2011-11-24 ルネサスエレクトロニクス株式会社 半導体装置
JP2007251100A (ja) 2006-03-20 2007-09-27 Epson Imaging Devices Corp 電気光学装置、電子機器および半導体装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5158624B2 (ja) 2006-08-10 2013-03-06 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP4954639B2 (ja) * 2006-08-25 2012-06-20 パナソニック株式会社 ラッチ回路及びこれを備えた半導体集積回路
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4932415B2 (ja) 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
KR100829570B1 (ko) 2006-10-20 2008-05-14 삼성전자주식회사 크로스 포인트 메모리용 박막 트랜지스터 및 그 제조 방법
TWI442368B (zh) * 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
JP5063080B2 (ja) 2006-10-27 2012-10-31 株式会社半導体エネルギー研究所 半導体素子の評価方法
TWI481195B (zh) * 2006-10-31 2015-04-11 半導體能源研究所股份有限公司 振盪器電路及包含該振盪器電路的半導體裝置
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP2008151963A (ja) 2006-12-15 2008-07-03 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の駆動方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US8816484B2 (en) 2007-02-09 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7692954B2 (en) * 2007-03-12 2010-04-06 International Business Machines Corporation Apparatus and method for integrating nonvolatile memory capability within SRAM devices
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP2008277326A (ja) 2007-04-25 2008-11-13 Canon Inc アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ
JP5043499B2 (ja) * 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
EP1993127B1 (en) 2007-05-18 2013-04-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5241143B2 (ja) * 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
JP4924223B2 (ja) 2007-06-12 2012-04-25 富士通セミコンダクター株式会社 半導体装置
JP2009027701A (ja) * 2007-06-20 2009-02-05 Kawasaki Microelectronics Kk 半導体集積回路
US7583121B2 (en) * 2007-08-30 2009-09-01 Freescale Semiconductor, Inc. Flip-flop having logic state retention during a power down mode and method therefor
US7982250B2 (en) 2007-09-21 2011-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20090085552A1 (en) 2007-09-29 2009-04-02 Olivier Franza Power management using dynamic embedded power gate domains
JP5688203B2 (ja) * 2007-11-01 2015-03-25 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP5430846B2 (ja) 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US7619440B2 (en) * 2008-01-30 2009-11-17 Freescale Semiconductor, Inc. Circuit having logic state retention during power-down and method therefor
WO2009104307A1 (ja) 2008-02-19 2009-08-27 シャープ株式会社 シフトレジスタ回路および表示装置ならびにシフトレジスタ回路の駆動方法
JP2009212736A (ja) 2008-03-04 2009-09-17 Fujitsu Microelectronics Ltd 半導体集積回路
KR101477512B1 (ko) * 2008-03-18 2014-12-31 삼성전자주식회사 액티브 클럭 쉴딩 구조의 회로 및 이를 포함하는 반도체집적 회로
KR20090108468A (ko) * 2008-04-11 2009-10-15 삼성테크윈 주식회사 메모리 장치 및 그 구동방법
US8085076B2 (en) * 2008-07-03 2011-12-27 Broadcom Corporation Data retention flip flop for low power applications
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
TWI475282B (zh) 2008-07-10 2015-03-01 Semiconductor Energy Lab 液晶顯示裝置和其製造方法
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP5616038B2 (ja) * 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI469354B (zh) 2008-07-31 2015-01-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI518800B (zh) 2008-08-08 2016-01-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR101505554B1 (ko) 2008-09-08 2015-03-25 삼성전자주식회사 반도체 메모리 장치 및 상기 반도체 메모리 장치의 동작 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101631454B1 (ko) 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
TWI585955B (zh) 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
CN102227801A (zh) * 2008-11-28 2011-10-26 住友化学株式会社 半导体基板、电子器件、及半导体基板的制造方法
JP5781720B2 (ja) * 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US20100153759A1 (en) * 2008-12-15 2010-06-17 Singhal Rakshit Power gating technique to reduce power in functional and test modes
WO2010071034A1 (en) 2008-12-19 2010-06-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
KR101568356B1 (ko) * 2009-01-13 2015-11-12 삼성전자주식회사 전압 바이어싱 회로와 이를 포함하는 메모리 시스템
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2010178167A (ja) 2009-01-30 2010-08-12 Nec Corp 携帯無線装置及びフレキシブルケーブル
KR101861980B1 (ko) * 2009-11-06 2018-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011108342A (ja) 2009-11-20 2011-06-02 Hitachi Global Storage Technologies Netherlands Bv ディスク・ドライブ及びリード・ライト・オフセットの測定方法
KR102117506B1 (ko) * 2009-12-04 2020-06-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101729933B1 (ko) * 2009-12-18 2017-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 래치 회로와 논리 회로, 및 이를 사용한 반도체 장치
TWI632551B (zh) * 2010-12-03 2018-08-11 半導體能源研究所股份有限公司 積體電路，其驅動方法，及半導體裝置

Also Published As

Publication number Publication date
CN107947763A (zh) 2018-04-20
JP2020202574A (ja) 2020-12-17
TWI627709B (zh) 2018-06-21
US11677384B2 (en) 2023-06-13
US20140097867A1 (en) 2014-04-10
JP6751743B2 (ja) 2020-09-09
US20250167769A1 (en) 2025-05-22
JP6229032B2 (ja) 2017-11-08
US20230253955A1 (en) 2023-08-10
JP7277631B2 (ja) 2023-05-19
JP2023099188A (ja) 2023-07-11
JP2015144286A (ja) 2015-08-06
JP2018029202A (ja) 2018-02-22
CN103069717B (zh) 2018-01-30
JP2022084656A (ja) 2022-06-07
US20180375498A1 (en) 2018-12-27
DE112011102644B4 (de) 2019-12-05
CN103069717A (zh) 2013-04-24
US20120032730A1 (en) 2012-02-09
JP6433564B2 (ja) 2018-12-05
JP6028052B2 (ja) 2016-11-16
DE112011102644T5 (de) 2013-06-06
US20210328580A1 (en) 2021-10-21
US12273109B2 (en) 2025-04-08
CN107947763B (zh) 2021-12-28
US8547771B2 (en) 2013-10-01
TW201727828A (zh) 2017-08-01
JP2017050549A (ja) 2017-03-09
JP5358727B2 (ja) 2013-12-04
JP2025169414A (ja) 2025-11-12
JP2019050402A (ja) 2019-03-28
TW201620075A (zh) 2016-06-01
JP2012257187A (ja) 2012-12-27
WO2012017843A1 (en) 2012-02-09
TW201212162A (en) 2012-03-16
JP2013012749A (ja) 2013-01-17
US20150280691A1 (en) 2015-10-01
US8995174B2 (en) 2015-03-31
KR101809105B1 (ko) 2017-12-14
JP2024133666A (ja) 2024-10-02
US11177792B2 (en) 2021-11-16
TWI588941B (zh) 2017-06-21
US12021530B2 (en) 2024-06-25
JP7734240B2 (ja) 2025-09-04
US20240305277A1 (en) 2024-09-12
JP7519501B2 (ja) 2024-07-19
KR20130105621A (ko) 2013-09-25

Similar Documents

Publication Publication Date Title
TWI539555B (zh) 半導體裝置
TWI539594B (zh) 包括鎖存電路的半導體裝置
TWI547945B (zh) 半導體裝置及其驅動方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees