CN1180265A

CN1180265A - 不挥发逻辑电路的铁电锁存技术

Info

Publication number: CN1180265A
Application number: CN 97106439
Authority: CN
Inventors: 陈登元; 汤庭鳌
Original assignee: Fudan University
Current assignee: Fudan University
Priority date: 1997-05-24
Filing date: 1997-05-24
Publication date: 1998-04-29

Abstract

本发明是不挥发逻辑电路的铁电锁存技术。现有电子领域逻辑电路除不挥发存储器外,均是挥发性的。本发明用两个铁电电容和两个MOS晶体管并各将它们的一个端点与锁存电路的输出及其互补输出连接构成不挥发锁存电路。本发明实现了逻辑电路的不挥发性,不挥发逻辑电路与高速不挥发存储器结合在一起可以实现不挥发数字计算机系统。

Description

不挥发逻辑电路的铁电锁存技术

本发明属电子信息系统中电路结构领域。

目前所有电子仪器、设备、电器中采用的逻辑电路除了不挥发存储器(E²PROM)外，均是挥发性的，即当电源切断后，信息不能保持。

常规的计算机系统包括微处理器、微控制器等通常由CPU，存储器，输入/输出接口等部分组成，其中CPU由算术逻辑单元(ALU)及控制单元构成，存储器分为主存储器—它可直接由控制单元存取，其他为次存储器。

经典的主存储器有挥发性的寄存器(register)；动态随机存取存储器(DRAM)，静态随机存取存储器(SRAM)；通常也包括不挥发的只读存储器(ROM)，它用于存储计算机启动程序例如基本输出系统(BIOS)。主存储器在正常工作时存储数据和地址，但当电源断开时，其数据、地址及系统的逻辑状态总会失落，虽然某些计算机带有不挥发的RAM(NV-RAM)或者不挥发的SRAM(ShadowRAM)，但寄存器(触发器型存储器)却总是挥发性的，这意味着电源断开时寄存器中的信息将失去，对于先进的微处理器结构情况也是如此。

常规的不挥发存储器有很大的局限性。从历史来看，不挥发存储器单元例如磁盘总是与主存储器及CPU中的有关逻辑电路(如寄存器、计算器)分开的，这是因为它们的尺寸大，读写速度比CPU低得多。即使有了半导体不挥发存储器，也只有ROM，只可读，不可写，可用于主存储器内存储BIOS硬码，要将电可擦除可编程只读存储器(E²PROM)或Flash存储器用于计算机中的主要读/写存储器仍是不现实的，这是因为其写的时间太长，约为DRAM写时间的10,000倍，例如E²PROM与DRAM的典型的写时间分别为5ms及50ns。通常半导体不挥发存储器的另一个重要限制是其可读/写的次数有限，通常其最大的读/写次数约为10⁵，因此，常规的半导体不挥发存储器不可能与逻辑电路集成在一起实现不挥发逻辑功能。

本发明的目的是设计一种可再写次数高、读写时间短，功耗低的不挥发逻辑电路的铁电锁存技术。

本发明的电路主要由铁电电容与锁存电路组成。利用2个铁电电容和两个MOS晶体管，各将它们的一个端点与任何锁存电路的输出Q及其互补输出 Q相连接，便能构成不挥发锁存电路，2个电容的另一端点连在一起。图1说明它的结构，其中F是常规时序电路块，它可以是任何的锁存。T1，T2、T3、及T4是一般的n沟MOS晶体管，C_F1及C_F2是铁电电容，F块的输入信号可以是数据、时钟、设置(Set)，重新设置(Reset)或者其他控制信号，F块的输出信号为Q及 Q，PCH是在需要恢复时用于预充电Q及 Q的控制信号。WL是门T1及T2的控制信号。PL是将信息写入铁电电容或者从铁电电容读信息所需的控制信号，GND是电路接地，由于锁存和触发是时序逻辑电路例如寄存器、计数器的积木块，因此锁存及触发的不挥发性将使时序逻辑电路和寄存器文件成为不挥发的。

本发明的不挥发逻辑电路的概念实际上是2T-2C单元铁电不挥发存储器的工作原理引伸而来。2T-2C单元铁电不挥发存储器的工作原理如图2说明。该图中说明包括读出放大器在内的2T-2C存贮单元的线路图，图中WL和PL分别为字线和板线，BL及 BL为一对位线，T₁～T₆及T₈～T₁₂都是常规的n沟道MOS场效应管，T₇为P沟道MOS管，C1及C2为铁电薄膜电容，SP及SN为读出放大器的时钟。存贮单元由T₁，T₂及C₁，C₂组成，读出放大器由T₇～T₁₂组成。在“1”或“0”状态，C1与C2始终处于相反的极化状态。存贮单元的状态可以这样定义：C₁为“0”(图5中的D点)，C₂为“1”状态；称存贮单元处于“1”状态。反之则为“0” 状态。在读取信息之前，由预充电产生的正脉冲对位线BL及 BL预充电，如图5中的阶段0，然后选中读的单元，使WL及PL电位升高，迫使C₁从D点移至C点，C₂从A点移至C点。注意这时C₁；经历的为非开关操作，C₂经历的是开关操作(即状态反转)，此时为阶段1。接着读出放大器的时钟SP及SN升高，用以打开读出放大器。由于C₂经历开关操作故比C₁产生更多的电荷使BL上的电压比，BL来得高，读出放大器会将较高电压者驱动至V_dd而将较低电压者变为接地。因此在阶段2，V_BL→V_dd，V_BL→0，C₁及C₂各在C及D点。C₂原来的状态被破坏了，这就是破坏性读出(DRO)名称的来由。至此，BL及 BL的信息可用于输出了，这就是阶段3。为了使C₂恢复为原始状态，令PL接地，WL保持在高电平。在阶段4期间，C₁及C₂之偏压变化使它们分别处于D及E的位置。然后Φ_读出降低以关闭读出放大器，Φ_预充电正脉冲让BL，BL接地，进行放电，此时为阶段5，C₁与C₂分别处于D和A的位置，即回到了读取信息前的位置。最后WL接地，从而完成整个读取操作。若存贮单元原始处于“0”状态，即C₁为“1”(A点)，C₂为“0”(D点)，其读取原理和过程完全相似。关于写“0”和写“1”的操作方法相似，不予细述。

本发明在正常操作时如图1 ，PCH总是低电平，任何时刻当时钟从低变到高时，在一定的传播延迟时间(TPHL)后，F块的Q和 Q将被锁住和稳定。然后，PL及WL加上高电平，由于Q与 Q是相反的，并根据2T-2C铁电存储器的原理，相反的数据将被定入C_F1及C_F2。如果Q是高电平，Q是低电平，C_F1的极化态在写后将被反转而C_F2的极化态不反转，因此2个相反的二元状态被写入C_F1(逻辑状态翻转)和C_F2(逻辑状态不翻转)，如果Q是低电平，Q是高电平，结果将相反。我们可以定义如果铁电电容(C_F1或C_F2)高电平驱动，则处于“1”态，例如本例子中C_F1由Q驱动。另一个则为“0”态，当时钟从高变到低以后，PL与WL接低电平以将C_F1，C_F2与Q与 Q隔离开，这样就结束一个周期，当下一个时钟到来时，将重复相同的写入过程。

由于在每个时钟周期中Q和 Q的数据存于C_F1及CF₂，时序逻辑元件F便成为不挥发的，因为C_F1及C_F2是不挥发的，当电源突然中断或中间中断时，数据将仍存储在C_F1及C_F2内，当电源恢复后，时钟应先设置于低电平，然后控制信号PCH给T3和T4一个正的脉冲，因此Q和q将同时被设置到低电平，这样Q和 Q因同时处于低电平而不稳定，在PCH脉冲的下降沿WL和PL被设置于高电平，如果C_F2是“1”，C_F1是“0”，则C_F2将被反转，C_F1不反转，换言之，C_F2将提供更多电流去驱动Q，而C_F1不能，结果非稳定的Q和Q分别被驱动到其稳定态高电平和低电平。反过来，稳定的Q和 Q将写回它们的状态到C_F1及C_F2。在上述写操作中，PL和WL需有足够的脉冲宽度，所以C_F1将被反转到“1”，而C_F2保持非反转。此步骤称为自恢复(Self-restoring)。当PL和WL设置到低电平时，整个动转结束，系统恢复到正常情况，即电源中断前的状态。由于C_F1和C_F2的写入时间和读取时间约为10nS，它与典型的CMOS逻辑电路速度相一致，将这些不挥发器件用于常规的锁存或触发器电路并不明显降低其速度完整的操作意味着PCH是一个系统控制的信号，在正常运作下，WL及PL是局部可控制的信号。但是在开启电源或恢复电源时WL及PL是系统可控制的信号。

铁电存储器的制造则与常规的CMOS工艺相容，铁电存储器的关键部分——铁电电容制造工艺是在CMOS工艺完成后进行的，然后再进行互联、钝化等，是集成电路常规工艺。

本发明的不挥发锁存电路具有显著的优点。(1)虽然它的系统级构成与常规的相同，但新的不挥发计算机系统能在电源切断时保护所有的数据；对每一个时钟或者指令周期，它均能保持所有逻辑状态。如果电源突然中断或然后恢复，它将所有逻辑态都存储在包括存储器在内的电路中。例如，当某人在计算机上编辑文件时，在10分钟内没有保存而电源突然中断，2小时后电源恢复，具有不挥发逻辑功能的计算机将给出与2小时前相同的结果。此持性对于测试仪器也非常重要。例如，当某人用通常的测试设备测试需要整夜连续测试才能完成的电路或系统时，如果在测试中间电源中断而使测试中断，虽然10分钟后恢复供电，第二天观察测试结果时，发现因断电而使测试停止，若使用不挥发数字系统，电源中断宛如一个暂停的作用，当电源恢复时，每一进行的过程自动继续，每一位数据永不会失去。(2)不挥发计算机系统(采用不挥发逻辑电路)可以节省能源。无论何时，当开机后有一段时间例如10分钟未接触系统时，整个系统除了低功耗的单元例如键盘或鼠标外，均将自动关闭，当接触任何键或鼠标时，整个系统自动激活，并显示出与关闭前相同的结果。这个特性在手提式系统中非常有用。(3)新的不挥发计算机系统使启动安装步骤可任意选择。无论何时，当我们打开或启动计算机时，通常安装指令码是从低存取速度的BIOS ROM到速度高得多的主存储器例如DRAM或者SRAM。实际上，对于大多数计算机系统，读以及将BIOS转移到主存储器是启动的主要任务，一般情况下安装需要几分钟时间，并取决于BIOS的复杂程度。采用新的不挥发计算机系统，这个步骤可任意选择，即芯片制造时可将BIOS直接编码进入主存储器，当然必须使用能快速读/写的铁电不挥发存储器，因此启动所化时间较短。万一系统中BIOS受损伤或在主存中失落时，它可提供一个任意选择的常规BIOS ROM。

本发明的不挥发铁电锁存技术，可使各种逻辑电路都具有不挥发功能，这对计算机技术等领域将产生重大影响。本发明与半导体存贮器相比其可再写次数高，可达10¹⁰～10¹²，而后者仅为10⁴～10⁵；其读写时间短，为50ns～100ns，而后者如E²PROM为5ms；其功耗低，在3～5V甚至更低电压下可工作，而后者工作电压高得多。本技术能用于所有种类的计算机系统，由于其低功耗的特性，更适合用于各种手提式系统，例如手提式计算机，个人数字信息系统，手提式个人通信系统，智能卡，数据采集系统，测试仪器等。

图1是本发明的结构图。

图2是铁电存贮器的工作原理图。

图3是本发明用于CMOS锁存的电路结构图。

图4是本发明用于D触发器的电路结构图。

图5是2T-2C单元铁电存贮器原理图。

实施例1是本发明用于CMOS锁存，如图3。实施例2是本发明用于D触发器，如图4。

Claims

1、一种用于不挥发逻辑电路的铁电锁存技术，主要由铁电电容与锁存电路组成，其特征在于两个铁电电容C_F1、C_F2和两个MOS晶体管，各将它们的一个端点与锁存电路的输出及其互补输出连接，两个电容的另一个端点连接在一起，构成不挥发逻辑电路。