[go: up one dir, main page]

TW202531915A - 半導體裝置 - Google Patents

半導體裝置

Info

Publication number
TW202531915A
TW202531915A TW113150927A TW113150927A TW202531915A TW 202531915 A TW202531915 A TW 202531915A TW 113150927 A TW113150927 A TW 113150927A TW 113150927 A TW113150927 A TW 113150927A TW 202531915 A TW202531915 A TW 202531915A
Authority
TW
Taiwan
Prior art keywords
insulator
conductor
layer
oxide
oxide semiconductor
Prior art date
Application number
TW113150927A
Other languages
English (en)
Inventor
澤井寛美
倉田求
村川努
手祐朗
井坂史人
山崎舜平
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202531915A publication Critical patent/TW202531915A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一種場效移動率高的半導體裝置。本發明包括氧化物半導體、氧化物半導體上的彼此分開的第一導電體及第二導電體、配置在第一導電體及第二導電體上並具有與第一導電體和第二導電體之間的區域重疊的開口的第一絕緣體、配置在第一絕緣體的開口中並與氧化物半導體的頂面、第一導電體的側面、第二導電體的側面及第一絕緣體的側面接觸的第二絕緣體、在第一絕緣體的開口中配置在第二絕緣體上並具有隔著第二絕緣體與氧化物半導體重疊的區域的第三導電體、氧化物半導體在與第三導電體重疊的區域中包括第一層、第一層上的第二層以及第二層上的第三層，第一層包含鎵，第二層包含氧化銦，第三層包含銦、鎵及氧，第二層的銦含有率比第三層的銦含有率高。

Description

半導體裝置
本發明的一個實施方式係關於一種使用氧化物半導體的半導體裝置、記憶體裝置及電子裝置。另外，本發明的一個實施方式係關於一種上述半導體裝置的製造方法。
注意，本發明的一個實施方式不侷限於上述技術領域。作為本發明的一個實施方式的技術領域的一個例子，可以舉出半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置、電子裝置、照明設備、輸入裝置(例如，觸控感測器)、輸入輸出裝置(例如，觸控面板)以及上述裝置的驅動方法或製造方法。
注意，在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。除了電晶體等的半導體元件之外，半導體電路、運算裝置、記憶體裝置也是半導體裝置的一個實施方式。有時可以說顯示裝置(液晶顯示裝置、發光顯示裝置等)、投影裝置、照明設備、電光裝置、蓄電裝置、記憶體裝置、半導體電路、攝像裝置、電子裝置等包括半導體裝置。
近年來，已對半導體裝置進行開發，LSI (Large Scale Integration)、CPU(Central Processing Unit)、記憶體等主要用於半導體裝置。CPU是包括將半導體晶圓加工為晶片的半導體積體電路(至少包括電晶體及記憶體)且形成有作為連接端子的電極的半導體元件的集合體。
LSI、CPU、記憶體等的半導體電路(IC晶片)被安裝在電路板上，例如安裝在印刷線路板上，並被用作各種電子裝置的構件之一。
此外，藉由使用形成在具有絕緣表面的基板上的半導體薄膜構成電晶體的技術受到關注。該電晶體被廣泛地應用於積體電路(IC)、影像顯示裝置(簡單地記載為顯示裝置)等電子器件。作為可以應用於電晶體的半導體薄膜，矽類半導體材料被廣泛地周知。作為其他材料，氧化物半導體受到關注。
另外，已知使用氧化物半導體的電晶體的洩漏電流在非導通狀態下極小。例如，專利文獻1已公開了應用使用氧化物半導體的電晶體的洩漏電流小的特性的低功耗CPU等。另外，例如，專利文獻2公開了利用使用氧化物半導體的電晶體的洩漏電流小的特性實現存儲內容的長期保持的記憶體裝置等。
[專利文獻1]日本專利申請公開第2012-257187號公報 [專利文獻2]日本專利申請公開第2011-151383號公報
本發明的一個實施方式的目的之一是提供一種場效移動率高的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種具有良好的電特性的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種可靠性高的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種可以實現微型化或高積體化的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種工作速度快的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種功耗低的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種電晶體的電特性不均勻少的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種新穎的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種生產率高的半導體裝置的製造方法。另外，本發明的一個實施方式的目的之一是提供一種新穎的半導體裝置的製造方法。另外，本發明的一個實施方式的目的之一是提供一種新穎的顯示裝置。
注意，這些目的的記載不妨礙其他目的的存在。本發明的一個實施方式並不需要實現所有上述目的。可以從說明書、圖式、申請專利範圍的記載中抽取上述目的以外的目的。
本發明的一個實施方式是一種半導體裝置，該半導體裝置包括氧化物半導體、氧化物半導體上的彼此分開的第一導電體及第二導電體、配置在第一導電體及第二導電體上並具有與第一導電體和第二導電體之間的區域重疊的開口的第一絕緣體、配置在開口中並與氧化物半導體的頂面、第一導電體的側面、第二導電體的側面及第一絕緣體的側面接觸的第二絕緣體、在開口中配置在第二絕緣體上並具有隔著第二絕緣體與氧化物半導體重疊的區域的第三導電體、氧化物半導體在與第三導電體重疊的區域中包括第一層、第一層上的第二層以及第二層上的第三層，第一層包含鎵及氧，第二層包含氧化銦，第三層包含銦、鎵及氧，第二層的銦含有率比第三層的銦含有率高。
在上述半導體裝置中，較佳的是，第一層的導帶底比第二層的導帶底靠近真空能階一側，第三層的導帶底比第二層的導帶底靠近真空能階一側。
另外，在上述半導體裝置中，較佳的是，第一層包含銦，在第一層中銦含有率低於鎵含有率。
另外，在上述半導體裝置中，較佳的是，從平面看時，第一絕緣體的一部分的側面與第一導電體的側面及第二導電體的側面對齊或大致對齊。
另外，上述半導體裝置較佳為還包括與第三導電體的頂面、第二絕緣體的上端部及第一絕緣體的頂面接觸的第三絕緣體以及與第三絕緣體的頂面接觸的第四絕緣體。
另外，在上述半導體裝置中，第三絕緣體較佳為包含氧化鋁。
另外，在上述半導體裝置中，第四絕緣體較佳為包含氮化矽。
另外，在上述半導體裝置中，較佳的是，第一導電體及第二導電體都包括第一導電層及第一導電層上的第二導電層，第一導電體的第一導電層和第二導電體的第一導電層之間的最短距離比第一導電體的第二導電層和第二導電體的第二導電層之間的最短距離小。
另外，在上述半導體裝置中，較佳的是，從平面看時，第一絕緣體的一部分的側面與第一導電體的第二導電層的側面及第二導電體的第二導電層的側面對齊或大致對齊。
另外，在上述半導體裝置中，第一導電體的第一導電層及第二導電體的第一導電層較佳為包含氮化鉭。
另外，較佳的是，上述半導體裝置還包括第五絕緣體，第五絕緣體配置在開口中，並與第一導電體的第一導電層的頂面、第一導電體的第二導電層的側面、第二導電體的第一導電層的頂面及第二導電體的第二導電層的側面接觸，第五絕緣體具有與第一導電體的第一導電層和第二導電體的第一導電層之間的區域重疊的開口。
另外，在上述半導體裝置中，第五絕緣體較佳為包含氮化矽。
另外，在上述半導體裝置中，較佳的是，第二絕緣體包括第一絕緣層，第一絕緣層含有包含鉿的氧化物。
另外，在上述半導體裝置中，第一絕緣層較佳為包含鉿鋯氧化物。
另外，在上述半導體裝置中，較佳的是，第二絕緣體在第一絕緣層上包括第二絕緣層，並且第二絕緣層包含氮化矽。
根據本發明的一個實施方式，可以提供一種場效移動率高的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種具有良好的電特性的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種可靠性高的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種可以實現微型化或高積體化的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種工作速度快的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種功耗低的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種電晶體的電特性不均勻少的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種新穎的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種生產率高的半導體裝置的製造方法。另外，根據本發明的一個實施方式，可以提供一種新穎的半導體裝置的製造方法。另外，根據本發明的一個實施方式，可以提供一種新穎的顯示裝置。
注意，這些效果的記載並不妨礙其他效果的存在。本發明的一個實施方式並不需要具有所有上述效果。可以從說明書、圖式、申請專利範圍的記載中抽取上述效果以外的效果。
參照圖式對實施方式進行詳細說明。注意，本發明不侷限於以下說明，而所屬技術領域的通常知識者可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。
注意，在以下說明的發明的結構中，在不同的圖式之間共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。此外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加符號。
此外，為了便於理解，有時圖式中示出的各組件的位置、大小及範圍等並不表示其實際的位置、大小及範圍等。因此，所公開的發明並不一定限於圖式中公開的位置、大小及範圍等。
在本說明書等中，為了方便起見，附加了“第一”、“第二”等序數詞，而其並不限制組件的個數或組件的順序(例如，製程順序或疊層順序)。此外，在本說明書中的某一部分對組件附加的序數詞與在本說明書中的其他部分或申請專利範圍對該組件附加的序數詞有時不一致。
此外，根據情況或狀態，可以互相調換“膜”和“層”。例如，可以將“導電層”調換為“導電膜”。此外，可以將“絕緣膜”調換為“絕緣層”。另外，可以將“氧化物半導體膜”調換為“氧化物半導體層”。另外，根據情況或狀況，可以將“導電體”調換為“導電層”或“導電膜”。另外，根據情況或狀況，可以將“絕緣體”調換為“絕緣層”或“絕緣膜”。另外，根據情況或狀況，可以將“氧化物半導體”調換為“氧化物半導體層”或“氧化物半導體膜”。
在本說明書等中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。“大致平行”是指兩條直線形成的角度為-20°以上且20°以下的狀態。此外，“垂直”是指兩條直線的角度為80°以上且100°以下的狀態。因此，也包括該角度為85°以上且95°以下的狀態。“大致垂直”是指兩條直線形成的角度為70°以上且110°以下的狀態。
開口例如包括槽、狹縫等。此外，有時將形成有開口的區域稱為開口部。
此外，本說明書等中使用的圖式示出絕緣體的開口中的絕緣體的側壁垂直於或大致垂直於基板面或被形成面的情況，但是該側壁也可以為錐形形狀。
注意，在本說明書等中，錐形形狀是指組件的側面的至少一部分相對於基板面或被形成面傾斜地設置的形狀。例如，較佳為具有傾斜的側面和基板面或被形成面所形成的角度(以下，有時也稱為錐角)小於90°的區域。注意，組件的側面及基板面不一定必須完全平坦，也可以是具有微小曲率的近似平面狀或具有微細凹凸的近似平面狀。
在本說明書等中，有時將作為半導體層使用氧化物半導體或金屬氧化物的電晶體以及在通道形成區域中包含氧化物半導體或金屬氧化物的電晶體記作OS電晶體。此外，有時在通道形成區域中包含矽的電晶體被稱為Si電晶體。
實施方式1 在本實施方式中，參照圖1A至圖16D說明使用氧化物半導體的半導體裝置及該半導體裝置的製造方法。
＜半導體裝置的結構例子＞ 參照圖1A至圖1D以及圖2A及圖2B說明半導體裝置的結構例子。圖1A至圖1D是半導體裝置(電晶體200)的平面圖及剖面圖。圖1A是該半導體裝置的平面圖。另外，圖1B至圖1D是該半導體裝置的剖面圖。在此，圖1B是沿著圖1A中的點劃線A1-A2的部分的剖面圖，也是電晶體200的通道長度方向的剖面圖。此外，圖1C是沿著圖1A中的點劃線A3-A4的部分的剖面圖，也是電晶體200的通道寬度方向的剖面圖。另外，圖1D是沿著圖1A中的點劃線A5-A6的部分的剖面圖，也是電晶體200的通道寬度方向的剖面圖。在圖1A的平面圖中，為了明確起見，省略部分組件。另外，圖2A及圖2B示出電晶體200的通道長度方向的剖面放大圖。
電晶體200包括以嵌入絕緣體216中的方式設置的導電體205、絕緣體216及導電體205上的絕緣體221、絕緣體221上的絕緣體222、絕緣體222上的絕緣體224、絕緣體224上的氧化物半導體230、氧化物半導體230上的導電體242a及導電體242b、導電體242a上的絕緣體271a、導電體242b上的絕緣體271b、氧化物半導體230上的絕緣體250以及絕緣體250上的導電體260。
氧化物半導體230具有用作電晶體200的通道形成區域的區域。此外，導電體260具有用作電晶體200的第一閘極電極(也可以稱為上側的閘極電極、頂閘極電極)的區域。絕緣體250具有用作電晶體200的第一閘極絕緣體的區域。此外，導電體205具有用作電晶體200的第二閘極電極(也可以稱為下側的閘極電極、底閘極電極)的區域。絕緣體224、絕緣體222及絕緣體221都具有用作電晶體200的第二閘極絕緣體的區域。導電體242a具有用作電晶體200的源極電極和汲極電極中的一方的區域。導電體242b具有用作電晶體200的源極電極和汲極電極中的另一方的區域。
絕緣體271a、271b上設置有絕緣體275，絕緣體275上設置有絕緣體280。絕緣體280及絕緣體275中形成有到達絕緣體222及氧化物半導體230的開口，該開口與導電體242a和導電體242b之間的區域重疊。在俯視(也可以稱為從平面看)時，該開口中的絕緣體280的側面與導電體242a的側面及導電體242b的側面對齊或大致對齊。絕緣體250及導電體260配置在設置於絕緣體280及絕緣體275中的開口內部。此外，以與絕緣體280的頂面、絕緣體250的上端部及導電體260的頂面接觸的方式設置有絕緣體282。此外，絕緣體282上設置有絕緣體283。此外，絕緣體283上設置有絕緣體285。此外，絕緣體216及導電體205下設置有絕緣體214。另外，絕緣體214下設置有絕緣體212。絕緣體212、絕緣體214、絕緣體280、絕緣體282、絕緣體283及絕緣體285被用作層間膜。
絕緣體285、絕緣體283、絕緣體282、絕緣體280、絕緣體275及絕緣體271a中形成有到達導電體242a的開口，該開口內設置有導電體240a及絕緣體241a。以與該開口的側壁接觸的方式設置有絕緣體241a，絕緣體241a的內側設置有導電體240a。此外，絕緣體285、絕緣體283、絕緣體282、絕緣體280、絕緣體275及絕緣體271b中形成有到達導電體242b的開口，該開口內設置有導電體240b及絕緣體241b。以與該開口的側壁接觸的方式設置有絕緣體241b，絕緣體241b的內側設置有導電體240b。導電體240a及導電體240b被用作使設置在電晶體200上的佈線等與電晶體200的源極或汲極連接的通孔。
氧化物半導體230具有通道形成區域。氧化物半導體230還具有源極區域及汲極區域。源極區域及汲極區域是其載子濃度比通道形成區域高的n型區域(低電阻區域)。氧化物半導體230既可以採用單層結構，又可以採用兩層以上的疊層結構。
對用於氧化物半導體230的半導體材料的結晶性沒有特別的限制，可以使用非晶半導體、單晶半導體或者具有單晶以外的結晶性的半導體(微晶半導體、多晶半導體或其一部分具有結晶區域的半導體)。在使用單晶半導體或具有結晶性的半導體時，可以抑制電晶體特性的劣化，所以是較佳的。
用作半導體的金屬氧化物的能帶間隙較佳為2.0eV以上，更佳為2.5eV以上。藉由將能帶間隙較寬的金屬氧化物用於氧化物半導體230，可以降低電晶體200的關態電流。OS電晶體的關態電流小，所以可以充分降低半導體裝置的功耗。此外，OS電晶體的頻率特性高，所以可以使半導體裝置高速工作。
關於可以用作根據本發明的一個實施方式的電晶體的半導體層的氧化物半導體，可以參照實施方式2的記載。在此，省略詳細說明。
此外，也可以將在通道形成區域中使用其他半導體材料的電晶體用於本實施方式的半導體裝置。作為該其他半導體材料，例如可以舉出由單個元素構成的半導體或化合物半導體。
作為可以用於半導體材料的由單個元素構成的半導體，例如可以舉出矽及鍺。此外，作為可用於半導體材料的矽，可以舉出單晶矽、多晶矽、微晶矽及非晶矽。作為多晶矽，例如可以舉出低溫多晶矽(LTPS：Low Temperature Poly Silicon)。
作為可用於半導體材料的化合物半導體，可以舉出碳化矽、矽鍺、砷化鎵、磷化銦、氮化硼及砷化硼等。可用於半導體層的氮化硼較佳為具有非晶結構。可用於半導體層的砷化硼較佳為包含具有立方晶結構的晶體。此外，作為化合物半導體，例如可以舉出有機半導體及氮化物半導體。上述氧化物半導體也是化合物半導體之一種。這些半導體材料也可以包含雜質作為摻雜物。
在此，用於半導體裝置的氧化物半導體230較佳為包含銦氧化物。例如，氧化物半導體230可以使用氧化銦、銦鎵氧化物、銦鋅氧化物、銦鎵鋅氧化物或銦鎵錫鋅氧化物等。另外，氧化物半導體230可以具有疊層結構。例如，氧化物半導體230可以具有氧化銦和氧化銦上的銦鎵鋅氧化物的疊層結構。另外，如圖2A所示，氧化物半導體230可以包括絕緣體224上的氧化物半導體230a、氧化物半導體230a上的氧化物半導體230b及氧化物半導體230b上的氧化物半導體230c。例如，可以將氧化銦用於氧化物半導體230b，將銦鎵鋅氧化物用於氧化物半導體230a及氧化物半導體230c。如上所述，當氧化物半導體230包含銦氧化物時，可以提供一種場效移動率高的半導體裝置。另外，可以提供一種電特性、頻率特性和可靠性中的至少一個良好的半導體裝置。氧化物半導體230的詳細結構可以參照實施方式2的記載。
氧化物半導體230中形成有電晶體200的通道形成區域以及以夾持通道形成區域的方式設置的源極區域及汲極區域。通道形成區域的至少一部分與導電體260重疊。源極區域與導電體242a重疊，汲極區域與導電體242b重疊。注意，也可以調換源極區域和汲極區域。
由於與源極區域及汲極區域相比其氧空位少或雜質濃度低，所以通道形成區域是載子濃度低的高電阻區域。因此，通道形成區域可以說是i型(本質)或實質上i型的區域。
此外，由於氧空位多或者氫、氮、金屬元素等的雜質濃度高，源極區域及汲極區域是載子濃度高的低電阻區域。就是說，源極區域及汲極區域是與通道形成區域相比載子濃度高的n型區域(低電阻區域)。
通道形成區域的載子濃度較佳為1×10 18cm -3以下、低於1×10 17cm -3、低於1×10 16cm -3、低於1×10 15cm -3、低於1×10 14cm -3、低於1×10 13cm -3、低於1×10 12cm -3、低於1×10 11cm -3或者低於1×10 10cm -3。注意，對通道形成區域的載子濃度的下限值沒有特別的限制，例如可以為1× 10 -9cm -3。
在以降低氧化物半導體230的載子濃度為目的的情況下，可以降低氧化物半導體230中的雜質濃度以降低缺陷態密度。在本說明書等中，將雜質濃度低且缺陷態密度低的狀態稱為高純度本質或實質上高純度本質。此外，有時將載子濃度低的氧化物半導體(或金屬氧化物)稱為高純度本質或實質上高純度本質的氧化物半導體(或金屬氧化物)。
為了使電晶體200的電特性穩定，降低氧化物半導體230的通道形成區域中的雜質濃度是有效的。為了降低氧化物半導體230的雜質濃度，較佳為還降低附近膜中的雜質濃度。作為雜質有氫、氮、鹼金屬、鹼土金屬、鐵、鎳、矽等。注意，氧化物半導體230中的雜質例如是指構成氧化物半導體230的主要成分之外的元素。例如，濃度低於0.1原子%的元素可以說是雜質。
另外，在氧化物半導體230中，有時難以明確地觀察各區域的邊界。在各區域中檢測出的金屬元素和氫及氮等雜質元素的濃度不僅限於按各區域分階段地變化，也可以在各區域中逐漸地變化。就是說，越接近通道形成區域，金屬元素和氫及氮等雜質元素的濃度也可以越低。
在使用氧化物半導體的電晶體中，如果在氧化物半導體的形成通道的區域中存在雜質及氧空位，電特性則容易變動，有時降低可靠性。此外，氧空位附近的氫形成氫進入氧空位中的缺陷(下面有時稱為V OH)而可能會產生成為載子的電子。因此，當在氧化物半導體的通道形成區域中包含氧空位時，電晶體容易具有常開啟特性(即使不對閘極電極施加電壓也存在通道而在電晶體中電流流過的特性)。由此，在氧化物半導體的通道形成區域中，較佳為儘量減少雜質、氧空位及V OH。換言之，較佳的是，氧化物半導體中的通道形成區域的載子濃度降低且被i型化(本質)或實質上被i型化。
相對於此，藉由在氧化物半導體附近設置包含藉由加熱脫離的氧(以下，有時稱為過量氧)的絕緣體而進行熱處理，可以從該絕緣體向氧化物半導體供應氧而減少氧空位及V OH。注意，在對源極區域或汲極區域供應過多的氧時，有可能引起電晶體200的通態電流下降或者場效移動率的下降。並且，在供應到源極區域或汲極區域的氧量在基板面內有不均勻時，包括電晶體的半導體裝置的特性發生不均勻。另外，在從該絕緣體供應到氧化物半導體的氧量過多時，有時對電晶體的電特性及可靠性帶來負面影響。再者，還有如下擔擾：氧擴散到閘極電極、源極電極及汲極電極等導電體，該導電體被氧化而導致導電性下降。
較佳的是，首先在電晶體200附近形成具有氫阻擋性的絕緣體來減少氧化物半導體230的通道形成區域及其附近的V OH。
絕緣體212、絕緣體214、絕緣體221、絕緣體222、絕緣體275、絕緣體282和絕緣體283中的至少一個較佳為被用作氫阻擋絕緣體。此外，絕緣體212、絕緣體214、絕緣體221、絕緣體222、絕緣體275、絕緣體282和絕緣體283中的至少一個較佳為被用作雜質阻擋絕緣體。此外，絕緣體212、絕緣體214、絕緣體221、絕緣體222、絕緣體275、絕緣體282和絕緣體283中的至少一個較佳為被用作氧阻擋絕緣體。注意，不一定必須要設置絕緣體212、絕緣體214、絕緣體221、絕緣體222、絕緣體275、絕緣體282及絕緣體283的全部。只要對氫、雜質、氧等具有充分的阻擋性，就可以適當地從絕緣體212、絕緣體214、絕緣體221、絕緣體222、絕緣體275、絕緣體282及絕緣體283中選擇而形成。例如，也可以採用不設置絕緣體214而以與絕緣體212的頂面接觸的方式形成絕緣體216及導電體205的結構。
注意，在本說明書等中，阻擋絕緣體是指具有阻擋性的絕緣體。在本說明書等中，具有阻擋性是指不容易擴散對應物質的性質(也被稱為不容易透過對應物質的性質、對應物質的透過性低的性質或抑制對應物質擴散的功能)。或者，是指具有在該絕緣體內部俘獲或固定所對應的物質(也稱為吸雜)的功能。此外，記為對應物質的氫例如是指氫原子、氫分子、水分子及OH -等與氫鍵合的物質等中的至少一個。此外，除非特別敘述，記為對應物質的雜質是指通道形成區域中或半導體層中的雜質，例如是指氫原子、氫分子、水分子、氮原子、氮分子、氧化氮分子(N 2O、NO、NO 2等)、銅原子等中的至少一個。此外，記為對應物質的氧例如是指氧原子、氧分子等中的至少一個。
作為具有抑制氫擴散的功能的絕緣體，例如較佳為使用氮化矽或氮氧化矽。此外，例如有時可以使用氧化鋁、氧化鎂、氧化鉿、氧化鋯、包含鋁及鉿的氧化物(鋁酸鉿)、包含鉿及鋯的氧化物(鉿鋯氧化物)、氧化鎵、銦鎵鋅氧化物等。
作為絕緣體212、絕緣體221、絕緣體275及絕緣體283較佳為使用具有抑制氫擴散的功能的絕緣體。例如，絕緣體212、絕緣體221、絕緣體275及絕緣體283可以使用氫阻擋性更高的氮化矽。
具有抑制氫擴散的功能的絕緣體的一部分具有俘獲或固定氫的功能。作為具有俘獲或固定氫的功能的絕緣體，例如較佳為使用包含鉿的氧化物、包含鋁的氧化物、包含鋁及鉿的氧化物(鋁酸鉿)、包含鉿及鋯的氧化物(鉿鋯氧化物)或氧化鎂等金屬氧化物。具有俘獲或固定氫的功能的絕緣體較佳為具有非晶結構。上述具有非晶結構的金屬氧化物有時具有如下性質：氧原子具有懸空鍵而由該懸空鍵俘獲或固定氫。也就可以說，具有非晶結構的金屬氧化物的俘獲或固定氫的能力高。藉由對上述金屬氧化物添加矽，可以抑制多晶化而更容易實現非晶化。因此，較佳為使用對上述金屬氧化物添加矽的金屬氧化物(例如，矽酸鉿、矽酸鋁等)。
作為絕緣體214、絕緣體222及絕緣體282較佳為使用具有俘獲或固定氫的功能的絕緣體。例如，作為絕緣體214及絕緣體282使用氧化鋁即可。例如，用作第二閘極絕緣體的絕緣體222較佳為使用作為高介電常數(high-k)材料的氧化鉿。
此外，作為具有抑制氫擴散的功能的絕緣體及具有俘獲或固定氫的功能的絕緣體舉出的無機絕緣體還具有氧阻擋性。
如圖2A所示，較佳為在電晶體200下設置具有抑制氫擴散的功能的絕緣體212以及具有俘獲或固定氫的功能的絕緣體214。藉由將絕緣體212設置在電晶體200下，可以抑制氫從電晶體200的下層擴散。此外，藉由在絕緣體212上設置絕緣體214，可以由絕緣體214俘獲或固定絕緣體216等所包含的氫。由此，可以降低氧化物半導體230及其附近的氫濃度。
此外，如圖2A所示，較佳為在電晶體200的下部設置具有抑制氫擴散的功能的絕緣體221以及具有俘獲或固定氫的功能的絕緣體222。藉由將絕緣體221設置在電晶體200的下部，可以抑制氫從電晶體200的下層擴散。此外，藉由在絕緣體221上設置絕緣體222，可以由絕緣體222俘獲或固定絕緣體224等所包含的氫。由此，可以降低氧化物半導體230及其附近的氫濃度。
此外，如圖2A所示，較佳為以覆蓋氧化物半導體230、導電體242a及導電體242b等的方式設置絕緣體275。藉由如此設置絕緣體275，可以抑制氫從絕緣體280擴散到氧化物半導體230、導電體242a及導電體242b等。
此外，如圖2A所示，較佳為在電晶體200上設置具有俘獲或固定氫的功能的絕緣體282以及具有抑制氫擴散的功能的絕緣體283。藉由將絕緣體283設置在電晶體200上，可以抑制氫從電晶體200的上層擴散。此外，藉由在絕緣體283下設置絕緣體282，可以由絕緣體282俘獲或固定絕緣體280等所包含的氫。由此，可以降低氧化物半導體230及其附近的氫濃度。
如此，藉由採用由氫阻擋絕緣體圍繞電晶體200的上下的結構，可以減少氫擴散到氧化物半導體而減少通道形成區域中的V OH。由此，可以提高電晶體200的電特性及可靠性。
再者，較佳為使絕緣體280包含藉由加熱脫離的氧。藉由利用加熱處理將該氧經過絕緣體250供應到氧化物半導體230，可以減少通道形成區域中的氧空位。
此外，如圖2A所示，絕緣體282也可以具有絕緣體282a與絕緣體282a上的絕緣體282b的疊層結構。
此時，藉由在包含氧氣體的氛圍下利用濺射法沉積絕緣體282b，可以對絕緣體280添加氧。此時，藉由在形成有絕緣體282a的狀態下沉積絕緣體282b，經過絕緣體282a添加氧，因此可以控制添加到絕緣體280的氧量。在絕緣體282a的厚度較大時，上述氧添加容易被阻礙而注入到絕緣體280的氧量減少。在絕緣體282a的厚度較小時，上述氧添加不容易被阻礙而注入到絕緣體280的氧量增加。例如，藉由將絕緣體282a的厚度設定為1nm以上且20nm以下，較佳為3nm以上且10nm以下，可以將適當量的氧供應給絕緣體280。
另外，為了防止在沉積絕緣體282a時向絕緣體280添加氧，絕緣體282a較佳為利用原子層沉積(ALD：Atomic Layer Deposition)法沉積。為了如上所述地減小絕緣體282a的厚度，較佳為利用ALD法進行沉積。ALD法有只利用熱能使前驅物及反應物起反應的熱ALD(Thermal ALD)法、使用受到電漿激發的反應物的PEALD(Plasma Enhanced ALD)法等。
ALD法中使用的前驅物有時包含碳等。因此，利用ALD法設置的膜有時與利用其他的沉積方法設置的膜相比包含更多的碳等雜質。因此，絕緣體282a的碳濃度有時比絕緣體282b高。此外，雜質的定量可以利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)、X射線光電子能譜(XPS：X-ray Photoelectron Spectroscopy)或俄歇電子能譜(AES：Auger Electron Spectroscopy)進行。
例如，在絕緣體282a和絕緣體282b都包含氧化鋁的情況下，絕緣體282a的碳濃度有時比絕緣體282b高。此時，SIMS分析中的絕緣體282a的碳濃度較佳為1×10 18atoms/cm 3以上且1×10 21atoms/cm 3以下。絕緣體282a有時具有碳濃度為1×10 19atoms/cm 3以上且1×10 21atoms/cm 3以下的區域。此外，SIMS分析中的絕緣體282b的碳濃度較佳為檢測下限以上且1×10 20atoms/cm 3以下。絕緣體282b有時具有碳濃度為4.46×10 17atoms/cm 3以上且1×10 19atoms/cm 3以下的區域。
如上所述，對包含藉由加熱脫離的氧的狀態的絕緣體280進行加熱處理，由此可以將適當量的氧經過絕緣體250供應到氧化物半導體230。在該加熱處理中，由於絕緣體280上形成有具有氧阻擋性的絕緣體282及絕緣體283，所以可以防止絕緣體280所包含的氧過度從絕緣體280擴散。此外，由於絕緣體280與氧化物半導體230、導電體242a及導電體242b之間形成有具有氧阻擋性的絕緣體275，所以可以防止絕緣體280所包含的氧過度從絕緣體280擴散。此外，藉由在絕緣體280、絕緣體282及絕緣體283的一部分中形成有開口的狀態下進行該加熱處理，可以使絕緣體280所包含的氧的一部分向外擴散而調整從絕緣體280供應到氧化物半導體230的氧量。
在此，絕緣體250較佳為具有將氧從絕緣體280擴散到氧化物半導體230且抑制導電體242a、導電體242b及導電體260的氧化的結構。
如圖1B及圖1C所示，絕緣體250配置在形成於絕緣體280、絕緣體275中的開口內。在該開口內絕緣體250以與絕緣體222的頂面、絕緣體224的側面、氧化物半導體230的側面及頂面、導電體242a的側面、導電體242b的側面、絕緣體271a的側面、絕緣體271b的側面、絕緣體275的側面及絕緣體280的側面接觸的方式形成。另外，如圖2A所示，在氧化物半導體230包括氧化物半導體230a至氧化物半導體230c的情況下，絕緣體250與氧化物半導體230a的側面、氧化物半導體230b的側面及氧化物半導體230c的頂面及側面接觸。在此，較佳為提高圖2A所示的氧化物半導體230c的結晶性。氧化物半導體230c的與絕緣體250的接觸面積大，所以在電晶體200處於導通狀態時可以提高載子移動率。
在此，如圖2A所示，絕緣體250較佳為具有與氧化物半導體230接觸的絕緣體250a、絕緣體250a上的絕緣體250b及絕緣體250b上的絕緣體250c的疊層結構。
絕緣體250b較佳為使用絕緣耐壓高的氧化矽或氧氮化矽等。另外，為了提高絕緣耐壓，也可以使絕緣體250b的厚度比絕緣體250a大。藉由使用上述氧化物絕緣體，可以進行高溫的加熱處理來在絕緣體250b中擴散氧。因此，藉由進行加熱處理，可以將包含在絕緣體280中的氧經過絕緣體250b供應到氧化物半導體230。注意，在本說明書等中，“氧氮化物”是指在其組成中氧含量多於氮含量的材料，而“氮氧化物”是指在其組成中氮含量多於氧含量的材料。例如，在記載為“氧氮化矽”時指在其組成中氧含量多於氮含量的材料，而在記載為“氮氧化矽”時指在其組成中氮含量多於氧含量的材料。
再者，為了抑制導電體242a、導電體242b及導電體260的氧化，較佳為在導電體242a、導電體242b及導電體260的每一個附近設置氧阻擋絕緣體。例如，較佳為作為絕緣體250a及絕緣體250c設置氧阻擋絕緣體。
絕緣體250a較佳為具有氧阻擋性。絕緣體250a較佳為至少比絕緣體250b不容易使氧透過。絕緣體250a具有與導電體242a的側面及導電體242b的側面接觸的區域。當絕緣體250a具有氧阻擋性時，可以抑制導電體242a及導電體242b的側面被氧化而在該側面上形成氧化膜。因此，可以抑制導致電晶體200的通態電流的下降或場效移動率的下降。此外，藉由採用這種結構，可以減少絕緣體250b中的氧被導電體242a及導電體242b吸收的量。因此，可以從絕緣體250b對氧化物半導體230供應適當量的氧，由此可以減少氧化物半導體230的通道形成區域的氧空位。
另外，藉由在絕緣體280與絕緣體250b之間以及絕緣體250b與氧化物半導體230之間設置絕緣體250a，可以抑制氧從絕緣體280過度供應到氧化物半導體230，可以將適當量的氧供應到氧化物半導體230。因此，可以將氧化物半導體230的通道形成區域及其附近的氧量控制為適當量，所以可以防止電晶體200的常關閉化過分而提高可靠性。此外，可以抑制源極區域及汲極區域被過度氧化而導致電晶體200的通態電流的下降或場效移動率的下降。
因此，作為絕緣體250a的厚度較佳為採用不過度阻擋氧從絕緣體280擴散到絕緣體250b以及氧從絕緣體250b擴散到氧化物半導體230的程度的厚度。例如，絕緣體250a的厚度較佳為0.1nm以上且5.0nm以下，更佳為0.5nm以上且5.0nm以下，進一步較佳為0.5nm以上且小於3.0nm，更進一步較佳為0.5nm以上且2.0nm以下。
如上所述，較佳的是，適當地將氧從絕緣體280擴散到絕緣體250b且將氧從絕緣體250b擴散到氧化物半導體230，並且儘可能地抑制氧從絕緣體250b擴散到導電體242a及導電體242b。在此，在根據本實施方式的半導體裝置中，絕緣體250a和導電體242a的接觸面積以及絕緣體250a和導電體242b的接觸面積比絕緣體250a和氧化物半導體230的接觸面積小得多。也就是說，可推測從絕緣體250b經過絕緣體250a擴散到導電體242a及導電體242b的氧量比從絕緣體250b經過絕緣體250a擴散到氧化物半導體230的氧量少。因此，藉由控制絕緣體280所包含的氧量以將適當量的氧從絕緣體280供應到絕緣體250b及氧化物半導體230，可以降低導電體242a及導電體242b的氧化。
與氧化物半導體230中的通道形成區域接觸的絕緣體250a較佳為具有俘獲或固定氫的功能。由此，可以降低氧化物半導體230的通道形成區域中的氫濃度。因此，可以降低通道形成區域中的V OH而使通道形成區域i型化或實質上i型化。
另外，絕緣體250a較佳為使用高介電常數(high-k)材料。此外，作為high-k材料的一個例子，有包含鋁和鉿中的一者或兩者的氧化物。當作為絕緣體250a使用high-k材料時，可以在保持閘極絕緣體的物理厚度的同時降低在電晶體工作時施加的閘極電位。此外，可以減少用作閘極絕緣體的絕緣體的等效氧化物厚度(EOT)。
由此，作為絕緣體250a，較佳為使用包含鋁和鉿中的一者或兩者的氧化物，更佳為使用具有非晶結構並包含鋁和鉿中的一者或兩者的氧化物。由於可以將氧化鋁利用ALD法容易沉積為非晶化的膜，因此進一步較佳為使用具有非晶結構的氧化鋁。在本實施方式中，作為絕緣體250a，使用氧化鋁膜。氧化鋁具有俘獲或固定氫的功能並具有氧阻擋性，所以可以適當地用作絕緣體250a。
絕緣體250c也較佳為具有氧阻擋性。絕緣體250c設置在氧化物半導體230的通道形成區域與導電體260之間以及絕緣體280與導電體260之間。藉由採用該結構，可以抑制氧化物半導體230的通道形成區域中的氧擴散到導電體260而在氧化物半導體230的通道形成區域中形成氧空位。另外，可以抑制氧化物半導體230中的氧及絕緣體280中的氧擴散到導電體260而導致導電體260的氧化。絕緣體250c較佳為至少比絕緣體250b不容易使氧透過。此外，絕緣體250c較佳為具有抑制氫擴散的功能。由此，可以防止包含在導電體260中的氫等雜質擴散到氧化物半導體230。例如，作為絕緣體250c較佳為使用氮化矽膜。
此外，如圖2B所示，較佳為採用在絕緣體250b上設置絕緣體250d的結構。在此情況下，作為絕緣體250d，可以設置可用作絕緣體250a的具有俘獲或固定氫的功能的絕緣體。例如，作為絕緣體250d較佳為使用包含鉿的氧化物。作為包含鉿的氧化物，例如可以使用氧化鉿、鋁酸鉿、矽酸鉿、鉿鋯氧化物、包含釔的鉿鋯氧化物等。此外，作為絕緣體250d，也可以使用包含鑭等鑭系元素的鉿鋯氧化物。在此，藉由在絕緣體250c與絕緣體250b間設置絕緣體250d，可以更有效地俘獲並固定包含在絕緣體250b等中的氫。具有抑制氫擴散的功能的絕緣體250c下設置有氧化物半導體230的通道形成區域、具有俘獲並固定氫的功能的絕緣體250a及絕緣體250d。在由絕緣體250c阻擋來自上方的氫擴散的區域中，可以由絕緣體250a及絕緣體250d俘獲或固定包含在氧化物半導體230的通道形成區域等中的氫。由此，可以降低氧化物半導體230中的氫濃度，從而可以抑制電晶體200的初始特性的負向漂移而實現常關閉特性。另外，可以抑制+GBT(Gate Bias-Temperature：閘極偏壓-溫度)應力測試中的負漂移劣化。
另外，也可以不設置絕緣體250c而設置絕緣體250a、絕緣體250b及絕緣體250d。此時，較佳為作為絕緣體250上的絕緣體283設置具有抑制氫擴散的功能的絕緣體(例如，氮化矽等)。藉由採用這種結構，在被氫阻擋性高的氮化矽覆蓋的區域內形成氧化物半導體230及具有俘獲或固定氫的功能的絕緣體250a及絕緣體250d。因此，可以由絕緣體250a及絕緣體250d俘獲或固定包含在氧化物半導體230的通道形成區域等中的氫。
藉由採用上述結構，通道形成區域可以被i型化或實質上被i型化且源極區域及汲極區域可以被n型化，可以提供一種具有良好的電特性的半導體裝置。藉由採用上述結構，即便使半導體裝置微型化或高積體化也可以使其具有良好的電特性。此外，藉由使電晶體200微型化可以提高頻率特性。明確而言，可以提高截止頻率。
此外，用於絕緣體250d的包含鉿的金屬氧化物較佳為被用作high-k材料。藉由採用這種結構，可以在保持閘極絕緣體的物理厚度的同時降低在電晶體工作時施加的閘極電位。此外，可以減少用作閘極絕緣體的絕緣體的等效氧化物厚度(EOT)。
此外，絕緣體250d較佳為具有鐵電性。例如，作為絕緣體250d可以使用具有鐵電性的鉿鋯氧化物、包含釔的鉿鋯氧化物等。此外，絕緣體250d也可以具有在包含釔的鉿鋯氧化物的層上層疊鉿鋯氧化物的層的結構。注意，在絕緣體250d使用鐵電體時，絕緣體250d不一定需要具有俘獲或固定氫的功能。例如，絕緣體250d可以使用實施方式4所記載的可具有鐵電性的材料。
如此，藉由作為絕緣體250d使用鐵電體，電晶體200可以起到FeFET(Ferroelectric Field Effect Transistor：鐵電場效電晶體)的作用。FeFET單獨被用作記憶元件。因此，與包括電晶體和電容器的DRAM (Dynamic Random Access Memory：動態隨機存取記憶體)型記憶元件相比，可以減小記憶元件的結構。因此，可以實現包括電晶體200的記憶體裝置的微型化及高積體化。此外，可以提高包括電晶體200的記憶體裝置的生產率。
絕緣體250a至絕緣體250d被用作第一閘極絕緣體的一部分。絕緣體250a至絕緣體250d與導電體260一起設置在形成於絕緣體280等中的開口中。為了實現電晶體200的微型化，絕緣體250a、絕緣體250c及絕緣體250d各自的厚度較佳為小。絕緣體250a、絕緣體250c及絕緣體250d各自的厚度較佳為0.1nm以上且20nm以下，更佳為0.1nm以上且10nm以下，進一步較佳為0.5nm以上且5.0nm以下，還進一步較佳為1.0nm以上且小於5.0nm，更進一步較佳為1.0nm以上且3.0nm以下。例如，作為絕緣體250a可以使用厚度為1nm的氧化鋁，作為絕緣體250b可以使用厚度為2nm的氧化矽，作為絕緣體250d可以使用厚度為2nm的氧化鉿、鉿鋯氧化物或包含釔的鉿鋯氧化物，作為絕緣體250c可以使用厚度為1nm的氮化矽。絕緣體250a、絕緣體250c、絕緣體250d各自的至少一部分具有其厚度在上述範圍內的區域即可。
為了如上所述地減小絕緣體250a、絕緣體250c、絕緣體250d的厚度，較佳為利用ALD法進行沉積。另外，為了在絕緣體280等的開口內以高覆蓋性形成絕緣體250a至絕緣體250d，較佳為利用ALD法沉積絕緣體250a至絕緣體250d。
注意，在上述中說明絕緣體250具有絕緣體250a至絕緣體250c的三層結構或絕緣體250a至絕緣體250d的四層結構，但本發明不侷限於此。絕緣體250可以具有單層結構、兩層結構或五層以上的疊層結構。另外，絕緣體250可以包括絕緣體250a至絕緣體250d中的至少一個。例如，絕緣體250也可以具有絕緣體250c的單層結構。此時，也可以使用單層的鉿鋯氧化物形成絕緣體250。藉由絕緣體250由絕緣體250a至絕緣體250d中的一層、兩層或三層構成，可以簡化半導體裝置的製程，由此可以提高生產率。
在絕緣體250具有四層結構或五層結構的情況下，例如可以具有圖3A至圖3E所示的疊層結構。在此，圖3A至圖3E是對應於圖2B所示的區域A的放大圖。
圖3A示出絕緣體250具有氧化物半導體230上的絕緣體250a、絕緣體250a上的絕緣體250d、絕緣體250d上的絕緣體250b及絕緣體250b上的絕緣體250c的疊層結構的例子。換言之，圖3A所示的絕緣體250具有圖2B所示的絕緣體250中的絕緣體250b和絕緣體250d的位置調換而成的結構。例如，作為絕緣體250a可以使用厚度為1nm的氧化鋁，作為絕緣體250d可以使用厚度為2nm的鉿鋯氧化物或包含釔的鉿鋯氧化物，作為絕緣體250b可以使用厚度為2nm的氧化矽，作為絕緣體250c可以使用厚度為1nm的氮化矽。此外，絕緣體250d也可以具有在包含釔的鉿鋯氧化物的層上層疊鉿鋯氧化物的層而成的結構。但是，不侷限於此，作為絕緣體250a至絕緣體250d可以適當地選擇上述絕緣材料，也可以適當地選擇絕緣體250a至絕緣體250d的厚度。藉由如圖3A所示地層疊絕緣體250a至絕緣體250d，具有俘獲或固定氫的功能的絕緣體250a和絕緣體250d相鄰地設置，所以可以更有效地俘獲並固定氫。
另外，如圖3B所示，也可以採用調換絕緣體250c和絕緣體250b的位置的結構。在此情況下，絕緣體250具有氧化物半導體230上的絕緣體250a、絕緣體250a上的絕緣體250d、絕緣體250d上的絕緣體250c以及絕緣體250c上的絕緣體250b的疊層結構。
另外，也可以採用在圖3A中以與絕緣體250b的頂面及底面接觸的方式設置絕緣體250c的結構。在此情況下，如圖3C所示，絕緣體250具有氧化物半導體230上的絕緣體250a、絕緣體250a上的絕緣體250d、絕緣體250d上的絕緣體250c1、絕緣體250c1上的絕緣體250b以及絕緣體250b上的絕緣體250c2的疊層結構。在此，絕緣體250c1及絕緣體250c2使用上述可用於絕緣體250c的絕緣體即可。例如，絕緣體250c1及絕緣體250c2都可以使用厚度為1nm的氮化矽。
圖3D示出絕緣體250具有氧化物半導體230上的絕緣體250a、絕緣體250a上的絕緣體250b、絕緣體250b上的絕緣體250d1、絕緣體250d1上的絕緣體250c以及絕緣體250c上的絕緣體250d2的疊層結構的例子。也就是說，圖3D所示的絕緣體250具有在圖2B所示的絕緣體250中以與絕緣體250c的頂面及底面接觸的方式設置可用於絕緣體250d的絕緣體而成的結構。在此，作為絕緣體250d1可以使用具有俘獲或固定氫的功能的絕緣體(例如，氧化鉿)，作為絕緣體250d2可以使用具有鐵電性的絕緣體(例如，鉿鋯氧化物或包含釔的鉿鋯氧化物)。此外，絕緣體250d2也可以具有在包含釔的鉿鋯氧化物的層上層疊鉿鋯氧化物的層而成的結構。當採用這種結構且將鐵電體用於絕緣體250d2時，電晶體200可以起到FeFET的作用。再者，由於可以由絕緣體250d1俘獲或固定氫，所以可以提高電晶體200的電特性及可靠性。
另外，在形成絕緣體250d2且作為絕緣體250d2使用鉿鋯氧化物等鐵電材料的情況下，如圖3E所示，也可以以與絕緣體250d2的底面接觸的方式設置導電體252。作為導電體252，較佳為使用易於使絕緣體250d2發生極化的材料，例如較佳為使用氮化鈦。在此情況下，導電體260下部的與絕緣體250d2接觸的部分(例如，導電體260a)也較佳為使用氮化鈦。藉由採用這種結構，絕緣體250d2可以為鐵電體，電晶體200可以起到FeFET的作用。
在電晶體200中，導電體205以與氧化物半導體230及導電體260重疊的方式配置。作為導電體205可以使用＜＜導電體＞＞中記載的導電材料。在此，導電體205較佳為以嵌入形成在絕緣體216中的開口中的方式設置。此外，如圖1A及圖1C所示，導電體205較佳為延伸設置在通道寬度方向上。藉由採用這種結構，在設置多個電晶體時導電體205被用作佈線。
如圖2A所示，導電體205較佳為包括導電體205a及導電體205b。導電體205a以與上述開口的底面及側壁接觸的方式設置。導電體205b以嵌入沿著上述開口形成的導電體205a的凹部中的方式設置。在此，導電體205的頂面的高度與絕緣體216的頂面的高度一致或大致一致。
在此，作為導電體205a較佳為包含具有抑制氫原子、氫分子、水分子、氮原子、氮分子、氧化氮分子(N 2O、NO、NO 2等)、銅原子等雜質的擴散的功能的導電材料。或者，較佳為包含具有抑制氧(例如，氧原子、氧分子等中的至少一個)的擴散的功能的導電材料。
藉由作為導電體205a使用具有減少氫擴散的功能的導電材料，可以防止包含在導電體205b中的氫等雜質經過絕緣體216等擴散到氧化物半導體230。此外，藉由作為導電體205a使用具有抑制氧擴散的功能的導電材料，可以抑制導電體205b被氧化而導電率降低。作為具有抑制氧擴散的功能的導電材料，例如可以舉出鈦、氮化鈦、鉭、氮化鉭、釕、氧化釕。導電體205a可以具有上述導電材料的單層結構或疊層結構。例如，導電體205a較佳為包含氮化鈦。
此外，導電體205b較佳為使用以鎢、銅或鋁為主要成分的導電材料。例如，導電體205b較佳為包含鎢。
導電體205可以被用作第二閘極電極。在此情況下，藉由獨立地改變施加到導電體205的電位而不使其與施加到導電體260的電位聯動，可以控制電晶體200的臨界電壓(Vth)。尤其是，藉由對導電體205施加負電位，可以進一步增大電晶體200的Vth而減少關態電流。由此，與不對導電體205施加負電位的情況相比，在對導電體205施加負電位的情況下，可以減少對導電體260施加的電位為0V時的汲極電流。
此外，導電體205的電阻率考慮上述施加到導電體205的電位設計，導電體205的厚度根據該電阻率設定。此外，絕緣體216的厚度與導電體205大致相同。在此，較佳為在導電體205的設計允許的範圍內減少導電體205及絕緣體216的厚度。藉由減少絕緣體216的厚度，可以降低包含在絕緣體216中的氫等雜質的絕對量，所以可以抑制該雜質擴散到氧化物半導體230。
注意，在圖2A中，示出導電體205a與導電體205b的疊層結構，但是本發明不侷限於此，導電體205既可以具有單層結構，又可以具有三層以上的疊層結構。例如，導電體205a也可以具有氮化鉭和氮化鉭上的氮化鈦的兩層結構，並且在導電體205a上設置包含鎢的導電體205b。藉由採用這種結構，可以抑制包含在電晶體200的下層中的氫等雜質及銅等金屬雜質擴散到導電體205。
絕緣體224、絕緣體221及絕緣體222被用作第二閘極絕緣體。
作為與氧化物半導體230接觸的絕緣體224，可以使用＜＜絕緣體＞＞所記載的絕緣材料。絕緣體224例如較佳為包含氧化矽或氧氮化矽。由此，可以將氧從絕緣體224供應到氧化物半導體230以減少氧空位。此外，絕緣體224也可以具有兩層以上的疊層結構。此時，不侷限於使用相同材料構成的疊層結構，也可以是使用不同材料構成的疊層結構。
另外，絕緣體224較佳為與氧化物半導體230同樣地加工為島狀。由此，在設置多個電晶體200時，各電晶體200包括大致相同尺寸的絕緣體224。因此，各電晶體200中的從絕緣體224供應到氧化物半導體230的氧量大致相等。由此，可以抑制基板面內的電晶體200的電特性不均勻。
注意，不一定必須將絕緣體224加工為島狀。例如，如圖4A至圖4D所示，絕緣體224也可以呈部分地形成有開口的形狀而不呈島狀。在此，圖4A至圖4D分別對應於圖1A至圖1D，除了絕緣體224的形狀不同之處以外與圖1A至圖1D同樣。
在圖4A至圖4D所示的絕緣體224中，不與氧化物半導體230重疊的區域的厚度比與氧化物半導體230重疊的區域的厚度小。此外，不與氧化物半導體230重疊且與絕緣體250重疊的區域中形成有開口。當在同一基板上設置多個電晶體時，藉由如此形成絕緣體224，各電晶體的氧化物半導體230形成在同一絕緣體224上。由此，可以降低從絕緣體224供應到各電晶體的氧化物半導體230的氧量不均勻。因此，可以降低各電晶體的電特性不均勻。
注意，在圖4A至圖4D所示的絕緣體224中，不與氧化物半導體230重疊且與絕緣體250重疊的區域形成有開口，但是也可以不設置該開口。
作為導電體242a、導電體242b及導電體260可以使用＜＜導電體＞＞中記載的導電材料。尤其是，作為導電體242a、導電體242b及導電體260，較佳為使用不容易氧化的導電材料或者具有抑制氧擴散的功能的導電材料。作為該導電材料例如可以舉出包含氮的導電材料及包含氧的導電材料。由此，可以抑制導電體242a、導電體242b及導電體260的導電率降低。在作為導電體242a、導電體242b及導電體260使用包含金屬及氮的導電材料時，導電體242a、導電體242b及導電體260為至少包含金屬及氮的導電體。
作為導電體242a及導電體242b較佳為使用金屬氮化物，例如較佳為使用包含鉭的氮化物、包含鈦的氮化物、包含鉬的氮化物、包含鎢的氮化物、包含鉭及鋁的氮化物、包含鈦及鋁的氮化物等。例如，作為導電體242a及導電體242b可以使用氮化鉭。此外，例如也可以使用釕、氧化釕、氮化釕、包含鍶和釕的氧化物、包含鑭和鎳的氧化物等。這些材料是不容易氧化的導電材料或者即使吸收氧也維持導電性的材料，所以是較佳的。
注意，有時包含在氧化物半導體230等中的氫擴散到導電體242a或導電體242b。尤其是，當作為導電體242a及導電體242b使用包含鉭的氮化物時，有時包含在氧化物半導體230等中的氫容易擴散到導電體242a或導電體242b，有時該擴散的氫與導電體242a或導電體242b所包含的氮鍵合。也就是說，有時包含在氧化物半導體230等中的氫被導電體242a或導電體242b吸取。
此外，導電體242a及導電體242b也可以具有疊層結構。在此情況下，作為導電體242a及導電體242b的下層使用上述導電材料，作為導電體242a及導電體242b的上層使用導電性更高的導電材料即可。例如，作為下層可以使用氮化鉭，作為上層可以使用鎢。
絕緣體271a及絕緣體271b是導電體242a及導電體242b的加工中被用作蝕刻停止層的保護導電體242a及導電體242b的無機絕緣體。另外，由於接觸於導電體242a及導電體242b，所以絕緣體271a及絕緣體271b較佳為使用不容易使導電體242a及導電體242b氧化的無機絕緣體。因此，如圖2A所示，較佳的是，絕緣體271a具有絕緣體271a1與絕緣體271a1上的絕緣體271a2的疊層結構，並且絕緣體271b具有絕緣體271b1與絕緣體271b1上的絕緣體271b2的疊層結構。在此，絕緣體271a1及絕緣體271b1較佳為使用可用於絕緣體250c的氮化物絕緣體以不使導電體242a及導電體242b氧化。另外，為了用作蝕刻停止層，絕緣體271a2及絕緣體271b2較佳為使用可用於絕緣體250b的氧化物絕緣體。
在此，絕緣體271a1接觸於導電體242a的頂面及絕緣體275的一部分，絕緣體271b1接觸於導電體242b的頂面及絕緣體275的一部分。另外，絕緣體271a2接觸於絕緣體271a1的頂面及絕緣體275的底面，絕緣體271b2接觸於絕緣體271b1的頂面及絕緣體275的底面。例如，作為絕緣體271a1及絕緣體271b1可以使用氮化矽，作為絕緣體271a2及絕緣體271b2可以使用氧化矽。
將成為絕緣體271a及絕緣體271b的絕緣體被用作將成為導電體242a及導電體242b的導電體的遮罩，所以如圖1D所示，導電體242a及導電體242b在側面與頂面之間不具有彎曲面。由此，導電體242a及導電體242b的側面與頂面交叉的端部有棱角。在導電體242a及導電體242b的側面與頂面交叉的端部有棱角時，與該端部具有曲面的情況相比，導電體242a及導電體242b的剖面積增大。再者，藉由作為絕緣體271a1及絕緣體271b1使用不容易使金屬氧化的氮化物絕緣體，可以防止導電體242a及導電體242b被過度氧化。由此，導電體242a及導電體242b的電阻降低，所以可以提高電晶體的通態電流。
如圖1B及圖1C所示，導電體260配置在形成於絕緣體280及絕緣體275的開口中。導電體260以在該開口中隔著絕緣體250覆蓋絕緣體222的頂面、絕緣體224的側面、氧化物半導體230的側面及頂面的方式設置。此外，導電體260的頂面以與絕緣體250的上端部及絕緣體280的頂面的高度一致或大致一致的方式配置。
在配置有導電體260及絕緣體250的上述開口中，該開口的側壁既可以垂直於或大致垂直於絕緣體222的頂面，又可以具有錐形形狀。藉由側壁具有錐形形狀，可以提高設置在絕緣體280的開口的絕緣體250等的覆蓋性，因此可以降低空洞等缺陷。
導電體260被用作電晶體200的第一閘極電極。在此，如圖1A及圖1C所示，導電體260較佳為延伸設置在通道寬度方向上。藉由採用這種結構，在設置多個電晶體時導電體260被用作佈線。
在採用上述結構的情況下，如圖1C所示，在電晶體200的通道寬度方向上剖視時，也可以在氧化物半導體230的側面與氧化物半導體230的頂面之間具有彎曲面。就是說，該側面的端部和該頂面的端部也可以彎曲(以下，也稱為圓形)。
上述彎曲面的曲率半徑較佳為大於0nm且小於與導電體242a及導電體242b重疊的區域的氧化物半導體230的厚度或者小於不具有上述彎曲面的區域的一半長度。明確而言，上述彎曲面的曲率半徑大於0nm且為20nm以下，較佳為1nm以上且15nm以下，更佳為2nm以上且10nm以下。藉由採用上述形狀，可以提高絕緣體250及導電體260的向氧化物半導體230的覆蓋性。
在本說明書等中，將至少由第一閘極電極的電場電圍繞通道形成區域的電晶體結構稱為surrounded channel(S-channel)結構。此外，本說明書等中公開的S-channel結構與Fin型結構及平面型結構不同。另一方面，可以將在本說明書等中公開的S-channel結構視為Fin型結構的一種。另外，在本說明書等中，Fin型結構是指以至少包圍通道的兩個面以上(明確而言，兩個面、三個面或四個面等)的方式配置閘極電極的結構。藉由採用Fin型結構及S-channel結構，可以提高對短通道效應的耐性，換言之可以實現不容易發生短通道效應的電晶體。
藉由作為電晶體200採用上述S-channel結構，可以電圍繞通道形成區域。S-channel結構是電圍繞通道形成區域的結構，所以也可以說該結構在實質上與GAA(Gate All Around：全環繞閘極)結構或LGAA(Lateral Gate All Around：橫向全環繞閘極)結構相同。藉由使電晶體200具有S-channel結構、GAA結構或LGAA結構，可以將形成在氧化物半導體230與閘極絕緣體的介面或介面附近的通道形成區域視為氧化物半導體230的整個塊體。因此，可以提高流過電晶體的電流密度，所以可以期待電晶體的通態電流的提高或電晶體的場效移動率的提高。
本實施方式採用將絕緣體224設置為島狀的結構。因此，如圖1C所示，可以將導電體260的底面的至少一部分設置在氧化物半導體230的底面的下方。由此，可以以與氧化物半導體230的頂面及側面相對的方式設置導電體260，所以可以使導電體260的電場作用於氧化物半導體230的頂面及側面。如此，藉由採用將絕緣體224設置為島狀的結構，可以使電晶體200具有S-channel結構。
注意，作為圖1C所示的電晶體200示出S-channel結構的電晶體，但是本發明的一個實施方式的半導體裝置不侷限於此。例如，作為可用於本發明的一個實施方式的電晶體的結構，也可以採用選自平面型結構、Fin型結構和GAA結構中的任一個或多個。
如圖2A所示，導電體260較佳為具有兩層結構。在此，導電體260較佳為包括導電體260a以及配置在導電體260a上的導電體260b。例如，較佳為以包圍導電體260b的底面及側面的方式配置導電體260a。此時，作為導電體260a，較佳為使用不容易氧化的導電材料或者具有抑制氧擴散的功能的導電材料。
作為導電體260a較佳為使用具有抑制氫原子、氫分子、水分子、氮原子、氮分子、氧化氮分子、銅原子等雜質的擴散的功能的導電材料。此外，較佳為使用具有抑制氧(例如，氧原子、氧分子等中的至少一個)的擴散的功能的導電材料。
此外，當導電體260a具有抑制氧擴散的功能時，可以抑制絕緣體280等所包含的氧使導電體260b氧化而導致導電率的下降。作為具有抑制氧擴散的功能的導電材料，例如較佳為使用鈦、氮化鈦、鉭、氮化鉭、釕、氧化釕等。
此外，導電體260b較佳為使用導電性高的導電體。例如，導電體260b可以使用鎢、銅或鋁為主要成分的導電材料。此外，導電體260b可以具有疊層結構，例如可以具有鈦或氮化鈦與上述導電材料的疊層結構。
此外，在電晶體200中，以嵌入形成於絕緣體280等的開口的方式自對準地形成導電體260。藉由如此形成導電體260，不進行對準也可以以與導電體242a和導電體242b之間的區域重疊的方式配置導電體260。
絕緣體216、絕緣體280及絕緣體285各自的介電常數較佳為比絕緣體222低。藉由將介電常數低的材料用於層間膜，可以減少產生在佈線之間的寄生電容。
例如，絕緣體216、絕緣體280及絕緣體285較佳為分別包含氧化矽、氧氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽中的一個或多個。
尤其是，氧化矽及氧氮化矽具有熱穩定性，所以是較佳的。尤其是，因為氧化矽、氧氮化矽、具有空孔的氧化矽等材料容易形成包含藉由加熱脫離的氧的區域，所以是較佳的。
此外，絕緣體216及絕緣體280的頂面也可以被平坦化。
絕緣體280中的水、氫等雜質的濃度較佳為得到降低。例如，作為絕緣體280較佳為使用氧化矽、氧氮化矽等包含矽的氧化物。
作為導電體240a及導電體240b可以使用＜＜導電體＞＞中記載的導電材料。導電體240a及導電體240b例如較佳為使用以鎢、銅或鋁為主要成分的導電材料。此外，導電體240a及導電體240b也可以具有疊層結構。
例如，如圖2A所示，導電體240a及導電體240b也可以具有兩層的疊層結構。導電體240a包括沿著開口形成的導電體240a1及形成在導電體240a1內部的導電體240a2。此外，導電體240b包括沿著開口形成的導電體240b1及形成在導電體240b1內部的導電體240b2。
與導電體205a同樣，作為導電體240a1及導電體240b1較佳為使用具有抑制水、氫等雜質的透過的功能的導電材料。例如，較佳為使用鉭、氮化鉭、鈦、氮化鈦、釕、氧化釕等。另外，也可以使用具有抑制水、氫等雜質的透過的功能的導電材料的單層或疊層。藉由設置導電體240a1及導電體240b1，可以抑制水、氫等雜質經過導電體240a2及導電體240b2混入氧化物半導體230。此外，導電體240a2及導電體240b2使用上述可用於導電體240a及導電體240b的導電材料即可。
此外，如圖1B所示，導電體240a及導電體240b的頂面可以以與絕緣體285的頂面對齊或大致對齊的方式形成。此外，如圖2A所示，導電體240a的下部有時以嵌入導電體242a中的方式形成。同樣地，導電體240b的下部有時以嵌入導電體242b中的方式形成。
作為絕緣體241a及絕緣體241b，使用可用於絕緣體275等的阻擋絕緣體即可。例如，作為絕緣體241a及絕緣體241b，使用氮化矽即可。絕緣體241a及絕緣體241b以與絕緣體285、絕緣體283、絕緣體282、絕緣體275、絕緣體271a、絕緣體271b接觸的方式設置。由此，可以抑制包含在絕緣體280等中的水、氫等雜質經過導電體240a及導電體240b混入氧化物半導體230。特別是，氮化矽因為對氫具有高阻擋性所以是較佳的。此外，可以防止絕緣體280所包含的氧被導電體240a及導電體240b吸收。
此外，絕緣體241a及絕緣體241b也可以具有疊層結構。此時，作為與絕緣體280等的開口的側壁接觸的第一絕緣體以及其內側的第二絕緣體較佳為組合使用氧阻擋絕緣體和氫阻擋絕緣體。
＜變形例子1＞ 在圖1B等中，在設置於絕緣體280中的開口部中，絕緣體250與絕緣體280的側面接觸，但是本發明不侷限於該結構。例如，在該開口部中，也可以在絕緣體250與絕緣體280之間設置絕緣體。
參照圖5A至圖6C說明在＜半導體裝置的結構例子＞中說明的半導體裝置的變形例子。圖5A至圖5D是包括電晶體200的半導體裝置的平面圖及剖面圖，分別對應於圖1A至圖1D所示的平面圖及剖面圖。另外，圖6A至圖6C是電晶體200的通道長度方向的剖面放大圖，分別對應於圖2B所示的剖面放大圖。
圖5A至圖5D所示的電晶體200是圖1A至圖1D所示的電晶體200的變形例子。明確而言，圖5A至圖5D所示的電晶體200包括絕緣體255，主要在這一點上與圖1A至圖1D所示的電晶體200不同。以下，主要說明與上述＜半導體裝置的結構例子＞的說明不同的部分，而關於重複部分參照上述說明，有時省略說明。
此外，在圖5A至圖5D中，導電體242a及導電體242b都具有兩層結構。導電體242a具有導電體242a1以及導電體242a1上的導電體242a2的疊層結構。導電體242b具有導電體242b1以及導電體242b1上的導電體242b2的疊層結構。導電體242a1及導電體242b1對應於上述導電體242a及導電體242b的下層，導電體242a2及導電體242b2對應於上述導電體242a及導電體242b的上層。
如圖5B及圖5C所示，絕緣體255配置在形成於絕緣體280等中的開口部的內部，並與該開口部中的絕緣體280的側面、導電體242a2的側面、導電體242b2的側面、導電體242a1的頂面、導電體242b1的頂面及絕緣體222的頂面接觸。換言之，也可以說絕緣體255以與形成在絕緣體280等中的開口部的側壁接觸的方式形成為側壁狀。在此，開口部的側壁例如對應於該開口部中的絕緣體280等的側面。
另外，絕緣體250與絕緣體255的側面接觸。
絕緣體255較佳為具有氧阻擋性。當絕緣體255具有氧阻擋性時，可以抑制導電體242a及導電體242b的側面被氧化而在該側面上形成氧化膜。因此，可以抑制導致電晶體200的通態電流的下降或場效移動率的下降。作為絕緣體255，可以使用可用於絕緣體275等的阻擋絕緣體。例如，作為絕緣體255使用氮化矽即可。
設置在絕緣體280中的開口部與導電體242a2和導電體242b2之間的區域重疊。在俯視時，上述開口部中的絕緣體280的側面與導電體242a2的側面及導電體242b2的側面對齊或大致對齊。此外，導電體242a1及導電體242b1的一部分形成為向上述開口部的內側突出。換言之，在導電體242a1中，其頂面形成有絕緣體255的部分(以下，有時稱為導電體242a1的突出部)以比導電體242a2向導電體260一側突出的方式形成。同樣地，在導電體242b1中，其頂面形成有絕緣體255的部分(以下，有時稱為導電體242b1的突出部)以比導電體242b2向導電體260一側突出的方式形成。
在此，導電體242a1的頂面的一部分與導電體242a2接觸，導電體242b1的頂面的一部分與導電體242b2接觸。因此，絕緣體255在上述開口部的內側與導電體242a1的頂面的其他一部分、導電體242b1的頂面的其他一部分、導電體242a2的側面及導電體242b2的側面接觸。另外，絕緣體250與氧化物半導體230的頂面、導電體242a1的側面、導電體242b1的側面及絕緣體255的側面接觸。
在將導電層分為導電體242a2和導電體242b2之後，利用各向異性蝕刻形成絕緣體255。絕緣體255以與設置在絕緣體280中的開口部的側壁接觸的方式形成為側壁狀。絕緣體255以與導電體242a2的側面及導電體242b2的側面接觸的方式形成，並具有保護導電體242a2及導電體242b2的功能。
另外，絕緣體255在將導電層分為導電體242a1及導電體242b1時被用作遮罩。因此，如圖6A所示，在剖視電晶體200時，絕緣體255的側端部較佳為與導電體242a1的側端部及導電體242b1的側端部對齊。
在分為導電體242a1和導電體242b1之後且沉積絕緣體250之前較佳為在含氧氛圍下進行熱處理。此時，由於絕緣體255以與導電體242a2的側面及導電體242b2的側面接觸的方式形成，因此可以防止導電體242a2及導電體242b2被過度氧化。在分為導電體242a1和導電體242b1之後進行微波處理時，也可以抑制氧化膜形成在導電體242a及導電體242b的側面。
絕緣體255、絕緣體250及導電體260的配置在設置於絕緣體280中的開口部的部分反映該開口部的形狀而設置。因此，以覆蓋該開口部的側壁的方式設置絕緣體255，以覆蓋該開口部的底部及絕緣體255的方式設置絕緣體250，以嵌入絕緣體250的凹部中的方式設置導電體260。
注意，與上述＜半導體裝置的結構例子＞同樣，絕緣體250也可以具有疊層結構。例如，如圖6A所示，絕緣體250也可以具有絕緣體250a、絕緣體250b及絕緣體250c的三層結構。此外，例如，如圖6B所示，絕緣體250也可以具有絕緣體250a、絕緣體250b、絕緣體250c及絕緣體250d的四層結構。另外，不侷限於圖6B所示的結構，可以選擇絕緣體250a、絕緣體250b、絕緣體250c和絕緣體250d中的任一個或多個形成絕緣體250。例如，可以使用具有圖3A至圖3D所示的結構的絕緣體250。
另外，絕緣體255的厚度較佳為0.5nm以上且20nm以下，更佳為0.5nm以上且10nm以下，進一步較佳為0.5nm以上且3nm以下。當絕緣體255具有上述厚度時，可以抑制導電體242a2及導電體242b2被過度氧化。注意，絕緣體255只要在其至少一部分中具有厚度為上述值的區域即可。另外，絕緣體255以與形成在絕緣體280等中的開口的側壁接觸的方式設置，所以較佳為利用覆蓋性良好的ALD法等沉積。當絕緣體255的厚度過大時，利用ALD法的絕緣體255的沉積時間較長而導致生產率的下降，因此較佳為將絕緣體255的厚度大致設定為上述範圍。此外，作為絕緣體255的厚度較佳為採用不過度阻擋過量氧從絕緣體280擴散到絕緣體250b及過量氧從絕緣體250b擴散到氧化物半導體230的程度的厚度。
如圖6A所示，在電晶體200的通道長度方向上剖視時，導電體242a1和導電體242b1之間的距離L1小於導電體242a2和導電體242b2之間的距離L2。在此，距離L1是指導電體242a1和導電體242b1之間的最短距離，距離L2是指導電體242a2和導電體242b2之間的最短距離。藉由採用這種結構，可以進一步縮小源極和汲極之間的距離且與此相對地縮小通道長度。因此，可以提高電晶體200的頻率特性。如此，藉由實現半導體裝置的微型化，可以提供一種工作速度得到提高的半導體裝置。
在圖6A所示的結構中，距離L2和距離L1之差與絕緣體255的厚度的2倍一致。換言之，距離L2與加上絕緣體255的厚度的2倍的距離L1一致。在此，絕緣體255的厚度是指絕緣體255的至少一部分的A1-A2方向上的寬度。
另外，絕緣體255也可以具有兩層以上的疊層結構。此時，只要至少一個層為上述不容易氧化的無機絕緣體即可。例如，作為絕緣體255的第一絕緣體使用上述不容易氧化的無機絕緣體，作為絕緣體255的第一絕緣體上的第二絕緣體使用可用於絕緣體250b的絕緣體(例如，氧化矽等)即可。絕緣體255的第二絕緣體的介電常數較佳為比絕緣體255的第一絕緣體低。如此，藉由作為絕緣體255採用兩層結構來增大厚度，可以增大導電體260與導電體242a或導電體242b的距離來降低寄生電容。
上面示出藉由各向異性蝕刻將絕緣體255形成為側壁狀的例子，但是本發明不侷限於此。如圖6C所示，絕緣體255也可以具有在形成於絕緣體280等中的開口內側具有開口的形狀。在此情況下，可以藉由微影技術去除將成為絕緣體255的絕緣膜的一部分來形成絕緣體255的開口。絕緣體255的開口較佳為與導電體242a1和導電體242b1之間的區域重疊。
如圖6C所示，在剖視時，在絕緣體255的下部形成突出部。絕緣體255的突出部與導電體242a1的突出部及導電體242b1的突出部重疊。
＜變形例子2＞ 在變形例子1中，說明以與形成在絕緣體280等中的開口部的側壁接觸的方式設置絕緣體255的結構，但是本發明不侷限於該結構。例如，也可以在該開口部中不設置絕緣體255。
參照圖7A至圖8說明在變形例子1中說明的半導體裝置的變形例子。圖7A至圖7D是包括電晶體200的半導體裝置的平面圖及剖面圖，分別對應於圖5A至圖5D所示的平面圖及剖面圖。另外，圖8是電晶體200的通道長度方向的剖面放大圖，對應於圖6C所示的剖面放大圖。
圖7A至圖7D所示的電晶體200是圖5A至圖5D所示的電晶體200的變形例子。明確而言，圖7A至圖7D所示的電晶體200不包括絕緣體255，主要在這一點上與圖5A至圖5D所示的電晶體200不同。以下，主要說明與上述＜半導體裝置的結構例子＞及＜變形例子1＞的說明不同的部分，關於與其重複的部分有時參照該部分而省略說明。
如圖8所示，在不設置絕緣體255的情況下，絕緣體250的一部分以與導電體242a1的突出部及導電體242b1的突出部重疊的方式配置。此外，導電體260的一部分有時以與導電體242a1的突出部及導電體242b1的突出部重疊的方式配置。在此，導電體242a1的突出部及導電體242b1的突出部與絕緣體250接觸。另外，絕緣體250的側面與絕緣體280的側面、絕緣體275的側面、絕緣體271a的側面、絕緣體271b的側面、導電體242a2的側面及導電體242b2的側面接觸。
絕緣體250的配置在設置於絕緣體280的開口部的部分反映該開口部的形狀而形成。因此，絕緣體250反映突出到該開口部內的導電體242a1及導電體242b1的形狀而形成。
如圖8所示，在電晶體200的通道長度方向上剖視時，導電體242a1和導電體242b1之間的距離L1小於導電體242a2和導電體242b2之間的距離L2。藉由採用這種結構，可以進一步縮小源極和汲極之間的距離且與此相對地縮小通道長度。因此，可以提高電晶體200的頻率特性。如此，藉由實現半導體裝置的微型化，可以提供一種工作速度得到提高的半導體裝置。
再者，藉由採用圖8所示的結構，可以使導電體260的上部的寬度大於距離L1。由此，可以降低導電體260的佈線電阻。因此，可以降低半導體裝置的功耗。
注意，與上述＜半導體裝置的結構例子＞同樣，絕緣體250也可以具有疊層結構。例如，如圖6A所示，絕緣體250也可以具有絕緣體250a、絕緣體250b及絕緣體250c的三層結構。此外，例如，如圖6B所示，絕緣體250也可以具有絕緣體250a、絕緣體250b、絕緣體250c及絕緣體250d的四層結構。另外，不侷限於圖6B所示的結構，可以選擇絕緣體250a、絕緣體250b、絕緣體250c和絕緣體250d中的任一個或多個形成絕緣體250。例如，可以使用具有圖3A至圖3D所示的結構的絕緣體250。
＜半導體裝置的構成材料＞ 以下，說明可用於半導體裝置的構成材料。注意，構成半導體裝置的各層既可具有單層結構，又可具有疊層結構。
＜＜基板＞＞ 作為形成電晶體的基板例如可以使用絕緣體基板、半導體基板或導電體基板。作為絕緣體基板，例如可以舉出玻璃基板、石英基板、藍寶石基板、穩定氧化鋯基板(釔安定氧化鋯基板等)及樹脂基板。此外，作為半導體基板，例如可以舉出以矽或鍺為材料的半導體基板、以及由碳化矽、矽鍺、砷化鎵、磷化銦、氧化鋅或氧化鎵構成的化合物半導體基板。並且，還可以舉出在上述半導體基板內部具有絕緣體區域的半導體基板，例如為SOI(Silicon On Insulator：絕緣層上覆矽)基板等。作為導電體基板，例如可以舉出石墨基板、金屬基板、合金基板、導電樹脂基板。此外，作為基板，例如可以舉出包含金屬氮化物的基板、包含金屬氧化物的基板、設置有導電體或半導體的絕緣體基板、設置有導電體或絕緣體的半導體基板、設置有半導體或絕緣體的導電體基板。或者，也可以使用設置有一種或多種元件的上述基板。作為設置在基板上的元件，例如可以舉出電容器、電阻器、切換元件、發光元件及記憶元件。
＜＜絕緣體＞＞ 本實施方式所示的絕緣體212、絕緣體214、絕緣體216、絕緣體221、絕緣體222、絕緣體224、絕緣體250、絕緣體275、絕緣體280、絕緣體282、絕緣體283、絕緣體285、絕緣體241a、絕緣體241b、絕緣體271a、絕緣體271b及絕緣體255可以適當地使用以下所示的絕緣體中任意絕緣體。作為絕緣體，例如可以舉出具有絕緣性的氧化物、氮化物、氧氮化物、氮氧化物、金屬氧化物、金屬氧氮化物及金屬氮氧化物。
例如，當進行電晶體的微型化及高積體化時，由於閘極絕緣體的薄膜化，有時發生洩漏電流等的問題。藉由作為用作閘極絕緣體的絕緣體使用high-k材料，可以在保持物理厚度的同時實現電晶體工作時的低電壓化。另一方面，藉由將相對介電常數低的材料用於用作層間膜的絕緣體，可以減少產生在佈線之間的寄生電容。因此，較佳為根據絕緣體的功能選擇材料。
作為相對介電常數高的絕緣體，例如可以舉出氧化鎵、氧化鉿、氧化鋯、含有鋁及鉿的氧化物、含有鋁及鉿的氧氮化物、含有矽及鉿的氧化物、含有矽及鉿的氧氮化物或者含有矽及鉿的氮化物。
作為相對介電常數低的絕緣體，例如可以舉出氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽以及樹脂。
此外，藉由使用具有抑制氫等雜質及氧的透過的功能的絕緣體圍繞使用金屬氧化物的電晶體，可以使電晶體的電特性穩定。作為具有抑制氫等雜質及氧的透過的功能的絕緣體，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿及鉭中的一個或多個的絕緣體的單層或疊層。明確而言，作為具有抑制氫等雜質及氧的透過的功能的絕緣體，例如可以舉出氧化鋁、氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿、氧化鉭等金屬氧化物及氮化鋁、氮氧化矽、氮化矽等氮化物。
此外，用作閘極絕緣體的絕緣體較佳為具有包含藉由加熱脫離的氧的區域的絕緣體。例如，當採用具有包含藉由加熱脫離的氧的區域的氧化矽或者氧氮化矽與氧化物半導體230接觸的結構時，可以填補氧化物半導體230所包含的氧空位。
＜＜導電體＞＞ 作為本實施方式所示的導電體205、導電體242a、導電體242b、導電體260、導電體240a及導電體240b，可以適當地使用以下所示的導電體中的任意導電體。作為導電體，較佳為使用選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈷、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹、銦、釕、銥、鍶和鑭等中的金屬元素、以上述金屬元素為成分的合金或者組合上述金屬元素的合金等。作為導電體，例如可以舉出氮化鉭、氮化鈦、包含鈦和鋁的氮化物、包含鉭和鋁的氮化物、氧化釕、氮化釕、包含鍶和釕的氧化物、包含鑭和鎳的氧化物。此外，氮化鉭、氮化鈦、包含鈦和鋁的氮化物、包含鉭和鋁的氮化物、氧化釕、氮化釕、包含鍶和釕的氧化物、包含鑭和鎳的氧化物是不容易氧化的導電材料或者吸收氧也維持導電性的材料，所以是較佳的。此外，也可以使用以包含磷等雜質元素的多晶矽為代表的導電率高的半導體或者鎳矽化物等矽化物。
在使用疊層結構的導電體的情況下，例如，也可以採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構、組合包含上述金屬元素的材料和包含氮的導電材料的疊層結構或者組合包含上述金屬元素的材料、包含氧的導電材料和包含氮的導電材料的疊層結構。
此外，在將氧化物用於電晶體的通道形成區域的情況下，作為用作閘極電極的導電體較佳為採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。在此情況下，較佳為將包含氧的導電材料設置在通道形成區域一側。藉由將包含氧的導電材料設置在通道形成區域一側，從該導電材料脫離的氧容易被供應到通道形成區域。
尤其是，作為用作閘極電極的導電體，較佳為使用包含形成通道的金屬氧化物所包含的金屬元素及氧的導電材料。此外，也可以使用包含上述金屬元素及氮的導電材料。例如，可以使用氮化鈦、氮化鉭等包含氮的導電材料。此外，也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有矽的銦錫氧化物中的一個或多個。此外，也可以使用包含氮的銦鎵鋅氧化物。藉由使用上述材料，有時可以俘獲形成通道的金屬氧化物所包含的氫。或者，有時可以俘獲從外方的絕緣體等混入的氫。
＜半導體裝置的製造方法例子＞ 參照圖9A至圖16D說明本發明的一個實施方式的半導體裝置的製造方法例子。在此，以製造圖1A至圖1D所示的半導體裝置的情況為例進行說明。
圖9A、圖10A、圖11A、圖12A、圖14A、圖15A以及圖16A是平面圖。圖9B、圖10B、圖11B、圖12B、圖14B、圖15B以及圖16B分別是沿著圖9A、圖10A、圖11A、圖12A、圖14A、圖15A以及圖16A中的點劃線A1-A2的部分的剖面圖，該剖面圖相當於電晶體200的通道長度方向的剖面圖。圖9C、圖10C、圖11C、圖12C、圖14C、圖15C以及圖16C分別是沿著圖9A、圖10A、圖11A、圖12A、圖14A、圖15A以及圖16A中的點劃線A3-A4的部分的剖面圖，該剖面圖相當於電晶體200的通道寬度方向的剖面圖。圖9D、圖10D、圖11D、圖12D、圖14D、圖15D以及圖16D分別是沿著圖9A、圖10A、圖11A、圖12A、圖14A、圖15A以及圖16A中的點劃線A5-A6的部分的剖面圖，該剖面圖相當於電晶體200的通道寬度方向的剖面圖。注意，在圖9A、圖10A、圖11A、圖12A、圖14A、圖15A以及圖16A的平面圖中，為了明確起見，省略部分組件。另外，圖13A1、圖13B1、圖13C1、圖13D1是對應於圖1B的一部分的剖面圖，該剖面圖相當於電晶體200的通道長度方向的剖面圖。另外，圖13A2、圖13B2、圖13C2、圖13D2是對應於圖1C的一部分的剖面圖，該剖面圖相當於電晶體200的通道寬度方向的剖面圖。
以下，用來形成絕緣體的絕緣材料、用來形成導電體的導電材料或用來形成半導體的半導體材料可以適當地使用濺射法、化學氣相沉積(CVD：Chemical Vapor Deposition)法、分子束磊晶(MBE：Molecular Beam Epitaxy)法、脈衝雷射沉積(PLD：Pulsed Laser Deposition)法、ALD法等沉積。
首先，準備基板(未圖示)，在該基板上沉積絕緣體212，在絕緣體212上沉積絕緣體214(參照圖9A至圖9D)。絕緣體212及絕緣體214可以使用上述絕緣材料。例如，可以利用濺射法、CVD法、MBE法、PLD法或ALD法沉積絕緣體212及絕緣體214。藉由使用不需要利用包含氫的分子作為沉積氣體的濺射法，可以降低絕緣體212及絕緣體214中的氫濃度，所以是較佳的。
在本實施方式中，作為絕緣體212利用濺射法沉積氮化矽，作為絕緣體214利用濺射法沉積氧化鋁。如此，藉由作為絕緣體212使用具有抑制氫擴散的功能的氮化矽，可以抑制氫從電晶體200的下層擴散。並且，藉由作為絕緣體214使用具有俘獲或固定氫的功能的氧化鋁，可以由絕緣體214俘獲或固定包含在絕緣體216等中的氫。由此，可以降低氧化物半導體230及其附近的氫濃度。
另外，較佳為在沉積絕緣體212之前進行加熱處理來減少吸附到基板(包括形成在基板上的電路元件及層間膜)的水及氫。在本實施方式中，將加熱處理的溫度設定為400℃。
接著，在絕緣體214上沉積絕緣體216。絕緣體216較佳為利用濺射法沉積。藉由利用不需要將包含氫的分子用於沉積氣體的濺射法，可以降低絕緣體216中的氫濃度。注意，絕緣體216的沉積方法不侷限於濺射法，例如也可以適當地使用CVD法、MBE法、PLD法、ALD法等。在本實施方式中，作為絕緣體216，利用濺射法沉積氧化矽。
絕緣體212、絕緣體214及絕緣體216較佳為以不暴露於大氣的方式連續沉積。例如，可以使用多室方式的沉積裝置。由此，可以降低膜中的氫而沉積絕緣體212、絕緣體214及絕緣體216，並且可以降低在各沉積製程之間氫混入膜中。
接著，在絕緣體216中形成到達絕緣體214的開口。開口形成在將形成導電體205的區域中。在形成開口時，可以使用濕蝕刻，但是對微型加工來說乾蝕刻是較佳的。作為絕緣體214，較佳為選擇在對絕緣體216進行蝕刻時用作蝕刻停止膜的絕緣體。例如，當作為絕緣體216使用氧化矽或氧氮化矽時，絕緣體214較佳為使用氮化矽、氧化鋁或氧化鉿等。
在形成開口之後，沉積將成為導電體205的導電膜，直到絕緣體216露出為止進行CMP處理，去除將成為導電體205的導電膜的一部分。由此，可以形成嵌入絕緣體216中的導電體205(參照圖9A至圖9D)。
在此，將成為導電體205的導電膜可以使用上述導電材料並利用濺射法、CVD法、MBE法、PLD法、ALD法等沉積。例如，可以利用CVD法層疊沉積氮化鉭膜、氮化鈦膜及鎢膜。由此，如圖2A所示，導電體205可以具有在氮化鉭上層疊氮化鈦的導電體205a和用鎢的導電體205b的疊層結構。
接著，在絕緣體216及導電體205上沉積絕緣體221(參照圖9A至圖9D)。
絕緣體221使用上述對氧、氫及水具有阻擋性的絕緣體即可。絕緣體221例如可以利用濺射法、CVD法、MBE法、PLD法或ALD法等沉積。在本實施方式中，作為絕緣體221，利用PEALD法沉積氮化矽。
接著，在絕緣體221上沉積絕緣體222(參照圖9A至圖9D)。
作為絕緣體222較佳為沉積包含鋁和鉿中的一者或兩者的氧化物的絕緣體。作為包含鋁和鉿中的一者或兩者的氧化物的絕緣體，例如較佳為使用氧化鋁、氧化鉿或包含鋁及鉿的氧化物(鋁酸鉿)。或者，較佳為使用鉿鋯氧化物。包含鋁和鉿中的一者或兩者的氧化物的絕緣體對氧、氫及水具有阻擋性。當絕緣體222對氫及水具有阻擋性時，可以抑制電晶體的周圍的結構體所包含的氫及水透過絕緣體222擴散到電晶體的內側，從而可以抑制氧化物半導體230中的氧空位的生成。
絕緣體222例如可以利用濺射法、CVD法、MBE法、PLD法或ALD法等沉積。在本實施方式中，作為絕緣體222利用熱ALD法沉積氧化鉿。
在本實施方式中，作為絕緣體221利用PEALD法沉積氮化矽，作為絕緣體222利用熱ALD法沉積氧化鉿。如此，藉由作為絕緣體221使用具有抑制氫擴散的功能的氮化矽，可以抑制氫從電晶體200的下層擴散。再者，藉由作為絕緣體222使用具有俘獲或固定氫的功能的氧化鉿，可以由絕緣體222俘獲或固定絕緣體224等中的氫。由此，可以降低氧化物半導體230及其附近的氫濃度。
接著，在絕緣體222上沉積絕緣膜224f(參照圖9A至圖9D)。作為絕緣膜224f，可以使用對應於上述絕緣體224的絕緣體。藉由如此形成絕緣膜224f，絕緣膜224f以平行於或大致平行於基板表面的方式形成。
絕緣膜224f例如可以利用濺射法、CVD法、MBE法、PLD法或ALD法等沉積。在本實施方式中，作為絕緣膜224f利用濺射法沉積氧化矽。藉由使用不需要利用包含氫的分子作為沉積氣體的濺射法，可以降低絕緣膜224f中的氫濃度。絕緣膜224f在後面製程中與氧化物半導體230接觸，所以像上述那樣氫濃度得到降低是較佳的。
接著，在絕緣膜224f上沉積氧化物半導體膜230f(參照圖9A至圖9D)。氧化物半導體膜230f可以使用與實施方式2所記載的氧化物半導體的沉積相同的方法沉積。較佳為將銦氧化物(例如，氧化銦、銦鎵氧化物、銦鋅氧化物、銦鎵鋅氧化物或銦鎵錫鋅氧化物等)用於氧化物半導體膜230f。當氧化物半導體膜230f包含銦氧化物時，可以提供一種場效移動率高的半導體裝置。另外，可以提供一種電特性、頻率特性和可靠性中的至少一個良好的半導體裝置。當如上所述地形成氧化物半導體膜230f時，氧化物半導體膜230f以平行於或大致平行於基板表面的方式形成。
例如，如圖2A所示，在氧化物半導體230具有氧化物半導體230a至氧化物半導體230c的三層結構的情況下，可以利用ALD法沉積將成為氧化物半導體230a及氧化物半導體230b的膜，並利用濺射法沉積將成為氧化物半導體230c的膜。明確而言，可以以具有In:Ga:Zn=1:3:2[原子個數比]或其附近的組成的方式沉積將成為氧化物半導體230a的膜。或者，也可以將氧化鎵用於將成為氧化物半導體230a的膜。另外，可以使用氧化銦沉積將成為氧化物半導體230b的膜。另外，可以使用In:Ga:Zn=1:1:1.2[原子個數比]或其附近的組成的氧化物靶材沉積將成為氧化物半導體230c的膜。
例如，在上述結構中也可以利用濺射法沉積氧化物半導體230a。明確而言，可以使用In:Ga:Zn=1:3:2 [原子個數比]或其附近的組成的氧化物靶材沉積將成為氧化物半導體230a的膜。
接著，較佳為進行加熱處理。氧化物半導體膜230f的加熱處理可以使用與實施方式2所記載的加熱處理相同的方法進行。
例如，作為加熱處理，可以在氮氣體與氧氣體的流量比為4:1且450℃的溫度下進行1小時的處理。
藉由進行加熱處理，可以提高氧化物半導體230的結晶性。由此，可以改善電晶體200的通態電流、S值(subthreshold swing value)、場效移動率及頻率特性等來提供一種具有良好電特性的半導體裝置。此外，可以提供一種可靠性高的半導體裝置。
加熱處理在氮氣體或非活性氣體氛圍或者包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行。加熱處理也可以在減壓狀態下進行。或者，加熱處理也可以在氮氣體或非活性氣體氛圍下進行，然後為了填補脫離了的氧在包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行加熱處理。
此外，在上述加熱處理中使用的氣體較佳為被高度純化。例如，在上述加熱處理中使用的氣體中的水分量較佳為1ppb以下，更佳為0.1ppb以下，進一步較佳為0.05ppb以下。藉由使用高度純化了的氣體進行加熱處理，可以儘可能地防止水分等被氧化物半導體膜230f等吸收。另外，本製程前的熱處理及本製程後的熱處理也同樣地可以使用高度純化了的氣體。
藉由這樣的包含氧氣體的加熱處理可以減少氧化物半導體膜230f中的碳、水、氫等雜質。藉由如此減少膜中的雜質，氧化物半導體膜230f的結晶性得到提高，可以實現密度更高的緻密結構。因此，可以增大氧化物半導體膜230f中的結晶區域，可以降低氧化物半導體膜230f中的結晶區域的面內不均勻。因此，可以降低電晶體的電特性的面內不均勻。
此外，藉由進行加熱處理，可以將氧供應到氧化物半導體膜230f而減少氧化物半導體膜230f中的氧空位。由此，可以提高電晶體200的可靠性。
另外，藉由進行加熱處理，絕緣體216、絕緣膜224f、氧化物半導體膜230f中的氫移動到絕緣體222而被絕緣體222吸收。換言之，絕緣體216、絕緣膜224f、氧化物半導體膜230f中的氫擴散到絕緣體222。因此，雖然絕緣體222中的氫濃度增高，但絕緣體216、絕緣膜224f、氧化物半導體膜230f中的氫濃度都降低。在此，當以與絕緣體222的底面接觸的方式設置有絕緣體221時，可以防止水分或氫等雜質因該熱處理而從絕緣體221的下方進入。
尤其是，絕緣膜224f(後面的絕緣體224)被用作電晶體200的第二閘極絕緣體，氧化物半導體膜230f(後面的氧化物半導體230)被用作電晶體200的通道形成區域。使用氫濃度降低了的絕緣膜224f、氧化物半導體膜230f形成的電晶體200具有高可靠性，所以是較佳的。
接著，在氧化物半導體膜230f上沉積導電膜242f(參照圖9A至圖9D)。作為導電膜242f使用對應於上述導電體242a及導電體242b的導電體即可。在沉積氧化物半導體膜230f後，不經蝕刻製程等而以在氧化物半導體膜230f上並與其接觸的方式沉積導電膜242f，由此可以由導電膜242f保護氧化物半導體膜230f的頂面。由此，由於可以降低雜質擴散到構成電晶體的氧化物半導體230，所以可以提高半導體裝置的電特性及可靠性。
導電膜242f可以利用濺射法、CVD法、MBE法、PLD法或ALD法沉積。
在本實施方式中，利用濺射法作為導電膜242f沉積氮化鉭。此外，在沉積導電膜242f之前也可以進行加熱處理。該加熱處理也可以在減壓下進行，並其中以不暴露於大氣的方式連續地沉積導電膜242f。藉由進行這種處理，可以去除吸附到氧化物半導體230的表面的水分及氫，而且減少氧化物半導體230中的水分濃度及氫濃度。加熱處理的溫度較佳為100℃以上且400℃以下。
接著，在導電膜242f上沉積絕緣膜271f(參照圖9A至圖9D)。絕緣膜271f可以利用濺射法、CVD法、MBE法、PLD法或ALD法等沉積。絕緣膜271f較佳為使用具有抑制氧的透過的功能的絕緣膜。例如，作為絕緣膜271f利用濺射法沉積氮化矽膜及氮化矽膜上的氧化矽膜的疊層膜即可。藉由採用這種結構，絕緣體271a(絕緣體271b)可以具有用氮化矽的絕緣體271a1(絕緣體271b1)和用氧化矽的絕緣體271a2(絕緣體271b2)的疊層結構。
在此，當作為絕緣膜271f採用疊層膜時，以不暴露於大氣環境的方式連續進行沉積。藉由以不暴露於大氣的方式進行沉積，可以保持絕緣膜271f的疊層膜的介面附近的清潔。另外，更佳為以不暴露於大氣的方式連續沉積導電膜242f至絕緣膜271f。
另外，也可以在沉積絕緣膜271f之前進行加熱處理。該加熱處理也可以在減壓下進行，並其中以不暴露於大氣的方式連續地沉積絕緣膜271f。藉由進行這種處理，可以去除吸附到導電膜242f的表面的水分及氫，而且減少導電膜242f中的水分濃度及氫濃度。加熱處理的溫度較佳為100℃以上且400℃以下。
接著，利用微影技術將絕緣膜224f、氧化物半導體膜230f、導電膜242f及絕緣膜271f加工為島狀，形成絕緣體224、氧化物半導體230、導電體242A及絕緣體271A(參照圖10A至圖10D)。
上述加工可以利用乾蝕刻法或濕蝕刻法。利用乾蝕刻法的加工適合於微型加工。此外，絕緣膜224f、氧化物半導體膜230f、導電膜242f及絕緣膜271f的加工分別也可以在不同條件下進行。
在此，較佳為將絕緣體224、氧化物半導體230、導電體242A及絕緣體271A一次性地加工為島狀。此時，導電體242A的側端部較佳為與氧化物半導體230的側端部對齊或大致對齊。再者，絕緣體224的側端部較佳為與氧化物半導體230的側端部對齊或大致對齊。另外，絕緣體271A的側端部較佳為與導電體242A的側端部對齊或大致對齊。藉由採用上述結構，可以減少根據本發明的一個實施方式的半導體裝置的製程數。由此，可以提供一種生產率良好的半導體裝置的製造方法。
另外，絕緣體224、氧化物半導體230、導電體242A及絕緣體271A以其至少一部分與導電體205重疊的方式形成。此外，在不與絕緣體224、氧化物半導體230、導電體242A及絕緣體271A重疊的區域中，絕緣體222露出。但是，不侷限於此，也可以採用在不與氧化物半導體230重疊的區域中絕緣體224殘留在絕緣體222上的結構。在此情況下，如圖4A至圖4D的電晶體200那樣，絕緣體224呈部分地形成有開口的形狀而不呈島狀。
如圖10B至圖10D所示，絕緣體224、氧化物半導體230、導電體242A及絕緣體271A的側面形狀也可以為錐形形狀。絕緣體224、氧化物半導體230、導電體242A及絕緣體271A的側面的錐角例如也可以為60°以上且小於90°。如此，在側面呈錐形形狀時，在後面製程中，絕緣體275等的覆蓋性得到提高，可以降低空洞等缺陷。
另外，不侷限於此，也可以採用絕緣體224、氧化物半導體230、導電體242A及絕緣體271A的側面垂直於或大致垂直於絕緣體222的頂面的結構。藉由採用這種結構，在設置多個電晶體時可以實現小面積化、高密度化。
注意，在微影技術中，首先藉由遮罩對光阻劑進行曝光。接著，使用顯影液去除或留下所曝光的區域而形成光阻遮罩。接著，藉由該光阻遮罩進行蝕刻處理來將導電體、半導體或絕緣體等加工為所希望的形狀。例如，可以使用KrF準分子雷射、ArF準分子雷射、EUV (Extreme Ultraviolet：極紫外)光等對光阻劑進行曝光來形成光阻遮罩。此外，也可以利用在基板和投影透鏡之間填滿液體(例如，水)的狀態下進行曝光的液浸技術。此外，也可以使用電子束或離子束代替上述光。此外，在使用電子束或離子束的情況下，有時可以不使用光罩。
加工後不需要的光阻遮罩可以藉由進行利用氧電漿的灰化(以下，有時被稱為氧電漿處理)等乾蝕刻處理、進行濕蝕刻處理、乾蝕刻處理後進行濕蝕刻處理或者濕蝕刻處理後進行乾蝕刻處理來去除。
再者，也可以在光阻遮罩下使用由絕緣體或導電體構成的硬遮罩。當使用硬遮罩時，可以在絕緣膜271f上形成成為硬遮罩材料的絕緣膜或導電膜且在其上形成光阻遮罩，然後對硬遮罩材料進行蝕刻來形成所希望的形狀的硬遮罩。例如，作為硬遮罩材料也可以使用鎢。絕緣膜271f等的蝕刻既可以在去除光阻遮罩後進行，又可以不去除光阻遮罩進行。在採用後者的情況下，進行蝕刻時有時光阻遮罩消失。也可以在氧化物半導體膜230f等的蝕刻之後，藉由蝕刻去除硬遮罩。另一方面，在硬遮罩材料沒有影響到後製程或者可以在後製程中使用的情況下，並不需要去除硬遮罩。
另外，也可以在被加工物和光阻遮罩之間沉積SOC(Spin On Carbon：旋塗碳)膜及SOG(Spin On Glass：旋塗玻璃)膜。藉由將SOC膜及SOG膜用作遮罩，可以提高被加工物與光阻遮罩的密接性而提高遮罩圖案的耐久性。例如，可以在被加工物上依次沉積SOC膜、SOG膜以及光阻遮罩來執行微影技術。
作為用於乾蝕刻處理的蝕刻氣體，可以使用包含鹵素的蝕刻氣體，明確而言，可以使用包含氟、氯和溴中的一個或多個的蝕刻氣體。作為蝕刻氣體，例如可以使用C 4F 6氣體、C 5F 6氣體、C 4F 8氣體、CF 4氣體、SF 6氣體、CHF 3氣體、CH 2F 2氣體、Cl 2氣體、BCl 3氣體、SiCl 4氣體和BBr 3氣體等中的一種或兩種以上的混合氣體。另外，可以對上述蝕刻氣體適當地添加氧氣體、碳酸氣體、氮氣體、氦氣體、氬氣體、氫氣體或烴氣體等。另外，根據乾蝕刻處理的被處理物，也可以使用不包含鹵素氣體而包含烴氣體或氫氣體的氣體作為蝕刻氣體。作為用於蝕刻氣體的烴，可以使用甲烷(CH 4)、乙烷(C 2H 6)、丙烷(C 3H 8)、丁烷(C 4H 10)、乙烯(C 2H 4)、丙烯(C 3H 6)、乙炔(C 2H 2)及丙炔(C 3H 4)中的一個或多個。可以根據蝕刻對象適當地設定蝕刻條件。
另外，作為乾蝕刻裝置，可以使用包括平行平板型電極的電容耦合電漿(CCP：Capacitively Coupled Plasma)蝕刻裝置。包括平行平板型電極的電容耦合型電漿蝕刻裝置也可以採用對平行平板型電極中的一個施加高頻電壓的結構。或者，也可以採用對平行平板型電極的各個施加頻率相同的高頻電壓的結構。此外，也可以採用對平行平板型電極施加多個不同的高頻電壓的結構。將這種CCP蝕刻裝置稱為雙頻容性耦合電漿(DF-CCP：Dual Frequency Capacitively Coupled Plasma)蝕刻裝置。在DF-CCP蝕刻裝置中，對平行平板型電極的各個施加頻率不同的高頻電壓即可。或者，也可以採用對平行平板型電極中的一個電極施加不同的多個高頻電壓的結構。或者，可以使用具有高密度電漿源的乾蝕刻裝置。例如，作為具有高密度電漿源的乾蝕刻裝置，可以使用感應耦合電漿(ICP：Inductively Coupled Plasma)蝕刻裝置等。可以根據蝕刻對象適當地設定蝕刻裝置。注意，在上述乾蝕刻裝置中，藉由對基板一側的電極施加高頻電壓產生自偏置電位，可以進行反應離子蝕刻。在反應離子蝕刻中，藉由使電漿中的離子種加速而碰撞到被加工物來進行蝕刻，所以可以進行各向異性高的蝕刻處理。
另外，在上述蝕刻製程中，也可以將絕緣體271A用作保護導電體242A的蝕刻停止層。例如，當上述蝕刻製程中在絕緣體271A上形成金屬硬遮罩時，在去除該硬遮罩的情況下，有時不容易獲得與導電體242A的蝕刻選擇比。然而，藉由在導電體242A上形成絕緣體271A，在去除硬遮罩的蝕刻處理中，可以將絕緣體271A用作保護導電體242A的蝕刻停止層。由此，可以防止在導電體242A的側面與頂面之間形成彎曲面，所以如圖1D所示後面形成的導電體242a及導電體242b的側面與頂面交叉的端部有棱角。當導電體242A的側面和頂面相交的端部有棱角時，與該端部具有曲面的情況相比，導電體242A的剖面積增大。再者，藉由作為絕緣體271A使用不容易使金屬氧化的氮化物絕緣體，可以防止導電體242A被過度氧化。由此，導電體242a及導電體242b的電阻降低，所以可以提高電晶體的通態電流。
另外，藉由將絕緣體224加工為島狀，在後述的製程中可以以接觸於絕緣體224的側面及絕緣體222的頂面的方式設置絕緣體275。就是說，可以由絕緣體275使絕緣體224與絕緣體280隔開。藉由具有這種結構，可以防止過多的氧及氫等雜質從絕緣體280經過絕緣體224混入到氧化物半導體230。
接著，以覆蓋絕緣體224、氧化物半導體230、導電體242A及絕緣體271A的方式沉積絕緣體275，並且在絕緣體275上沉積絕緣體280(參照圖11A至圖11D)。作為絕緣體275及絕緣體280，可以使用上述絕緣材料。
在此，絕緣體275較佳為與絕緣體222的頂面接觸。
作為絕緣體280，較佳為藉由形成將成為絕緣體280的絕緣膜而對該絕緣膜進行CMP處理，形成其頂面平坦的絕緣體。此外，也可以在絕緣體280上例如藉由濺射法沉積氮化矽，直到到達絕緣體280為止對該氮化矽進行CMP處理。
絕緣體275及絕緣體280各自例如可以利用濺射法、CVD法、MBE法、PLD法或ALD法沉積。
絕緣體275較佳為使用抑制氧透過的功能的絕緣體。例如，作為絕緣體275較佳為利用PEALD法沉積氮化矽。或者，作為絕緣體275也可以利用濺射法沉積氧化鋁且在其上利用PEALD法沉積氮化矽。在絕緣體275具有上述結構時，可以提高抑制水、氫等雜質及氧的擴散的功能。
如此，可以由具有抑制氧擴散的功能的絕緣體275覆蓋氧化物半導體230及導電體242A。由此，可以抑制在後面製程中氧從絕緣體280等直接擴散到氧化物半導體230及導電體242A中。
另外，作為絕緣體280較佳為利用濺射法沉積氧化矽。藉由在含氧氛圍下利用濺射法沉積將成為絕緣體280的絕緣膜，可以形成包含過量氧的絕緣體280。藉由利用不需要將包含氫的分子用於沉積氣體的濺射法，可以降低絕緣體280中的氫濃度。此外，在沉積該絕緣膜之前也可以進行加熱處理。加熱處理也可以在減壓下進行，並其中以不暴露於大氣的方式連續地沉積該絕緣膜。藉由進行這種處理，可以去除吸附到絕緣體275的表面等的水分及氫。該加熱處理可以採用上述加熱處理的條件。
接著，利用微影技術對導電體242A、絕緣體271A、絕緣體275及絕緣體280進行加工來形成到達氧化物半導體230及絕緣體222的開口(參照圖12A至圖12D)。在此，導電體242A被分割而形成導電體242a和導電體242b，絕緣體271A被分割而形成絕緣體271a和絕緣體271b。形成在絕緣體280及絕緣體275中的開口與氧化物半導體230及導電體205重疊。
微影技術可以適當地利用上述方法。為了微細地加工上述絕緣體280的開口，較佳為採用利用EUV光等波長短的光或電子束的微影技術。例如，使用圖13A1至圖13D2所示的方法在絕緣體280中形成開口，形成導電體242a及導電體242b即可。
首先，在絕緣體280上沉積塗佈膜277，並且還沉積塗佈膜278(參照圖13A1及圖13A2)。塗佈膜277及塗佈膜278也可以具有提高後述的光阻遮罩與絕緣體280的密接性的功能。塗佈膜277及塗佈膜278的沉積例如可以利用旋塗法等。作為塗佈膜277及塗佈膜278，使用非感光性有機樹脂即可。
在此，塗佈膜278在加工塗佈膜277的蝕刻處理中被用作遮罩。因此，在塗佈膜277的蝕刻條件下，塗佈膜278的蝕刻速度較佳為小於塗佈膜277的蝕刻速度。例如，塗佈膜277為包含碳的膜，塗佈膜278為包含矽及碳的膜即可。在本實施方式中，作為塗佈膜277沉積SOC膜，作為塗佈膜278沉積SOG膜。
注意，塗佈膜277及塗佈膜278在塗佈時包含醇等有機溶劑，但是在後面的製程中或半導體裝置的完成時有時包含的有機物減少或去除。另外，塗佈膜根據需要設置即可，可以設置單層的塗佈膜，或者在僅使用後述光阻遮罩就足夠時也可以不設置塗佈膜。
接著，利用微影技術在塗佈膜278上形成具有開口的光阻遮罩279(參照圖13A1及圖13A2)。光阻遮罩279例如可以使用KrF準分子雷射、ArF準分子雷射、EUV (Extreme Ultraviolet：極紫外)光等對光阻劑進行曝光來形成。此外，也可以利用在基板和投影透鏡之間填滿液體(例如，水)的狀態下進行曝光的液浸技術。此外，也可以使用電子束或離子束代替上述光。注意，當使用電子束或離子束時，有時可以不使用遮罩。
下面，在根據圖13B1至圖13D2的製程中，較佳為利用乾蝕刻法對被加工物進行加工。在乾蝕刻法中可以進行各向異性蝕刻，因此乾蝕刻法在形成縱橫比高的開口的情況下很合適。當進行各向異性蝕刻時，例如較佳為進行反應離子蝕刻。注意，乾蝕刻法條件及乾蝕刻裝置可以參照上述記載。注意，根據圖13B1至圖13D2的製程較佳為以不暴露於大氣的方式連續進行。例如，使用多室方式的蝕刻裝置以不暴露於大氣的方式連續地進行即可。
首先，使用光阻遮罩279對塗佈膜278進行加工來形成具有開口的塗佈膜278。例如，在將SOG膜用於塗佈膜278的情況下，可以使用DF-CCP蝕刻裝置並使用CF 4作為蝕刻氣體進行蝕刻處理。
接著，將塗佈膜278用作遮罩對塗佈膜277進行加工，形成具有開口的塗佈膜277(參照圖13B1及圖13B2)。例如，在將SOC膜用於塗佈膜277的情況下，可以使用DF-CCP蝕刻裝置並使用H 2和N 2作為蝕刻氣體進行蝕刻處理。在此，由於作為塗佈膜278使用SOG膜，所以可以防止在塗佈膜277的蝕刻製程中塗佈膜278消失。
另外，較佳為在塗佈膜277的加工中同時去除光阻遮罩279。由於作為塗佈膜277使用SOC膜，所以可以容易去除光阻遮罩279。另外，在形成塗佈膜277之後殘留有光阻遮罩279時，較佳為去除光阻遮罩279。
接著，將塗佈膜277用作遮罩對絕緣體280進行加工來形成具有開口的絕緣體280。例如，在將氧化矽膜用於絕緣體280的情況下，可以使用DF-CCP蝕刻裝置並使用C 4F 8、C 4F 6、O 2及Ar作為蝕刻氣體進行蝕刻處理。
再者，將塗佈膜277用作遮罩對絕緣體275、絕緣體271A進行加工，形成具有開口的絕緣體275、絕緣體271a及絕緣體271b(參照圖13C1及圖13C2)。例如，在將氧化矽膜及氮化矽膜用於絕緣體275及絕緣體271A時，可以使用DF-CCP蝕刻裝置並使用CH 2F 2、O 2及Ar作為蝕刻氣體進行蝕刻處理。此時，可以將導電體242A及絕緣體222用作蝕刻停止層。此外，較佳為在加工絕緣體275及絕緣體271A的同時去除塗佈膜278。
較佳為在形成絕緣體271a及絕緣體271b之後進行使用氧電漿的灰化等乾蝕刻處理來去除塗佈膜277。但是，不侷限於此，也可以在形成導電體242a及導電體242b之後去除塗佈膜277。
接著，較佳為將絕緣體280用作遮罩去除導電體242A的表面氧化膜。例如，在將氮化鉭膜用於導電體242A時，可以使用ICP蝕刻裝置並使用BCl 3及Cl 2作為蝕刻氣體進行蝕刻處理。
再者，將絕緣體280用作遮罩對導電體242A進行加工，來形成導電體242a及導電體242b(參照圖13D1及圖13D2)。例如，在將氮化鉭膜用於導電體242A時，可以使用ICP蝕刻裝置並使用Cl 2及Ar作為蝕刻氣體進行蝕刻處理。此時，可以將氧化物半導體230及絕緣體222用作蝕刻停止層。此時，如圖13D2所示，在電晶體200的通道寬度方向上剖視時，有時在氧化物半導體230的側面與氧化物半導體230的頂面之間具有彎曲面。就是說，有時該側面的端部和該頂面的端部呈圓形。
有時在氧化物半導體230的從導電體242a及導電體242b露出的部分形成凹部。換言之，在氧化物半導體230的頂面，夾在導電體242a和導電體242b之間的區域的高度有時比與導電體242a重疊的區域以及與導電體242b重疊的區域小。
藉由上述步驟，可以在絕緣體275及絕緣體280中形成開口且形成絕緣體271a、絕緣體271b、導電體242a及導電體242b。
在加工導電體242A後，也可以進行利用氧電漿的灰化處理。藉由進行這樣的氧電漿處理，可以去除在上述蝕刻處理中產生而擴散到氧化物半導體230等的雜質。作為該雜質，可以舉出起因於上述蝕刻處理的被加工物中的成分的雜質以及起因於在蝕刻中使用的氣體等中的成分的雜質。例如，可以舉出氯、氟、鉭、矽、鉿等。藉由如此去除附著於氧化物半導體230的雜質，可以提高電晶體的電特性及可靠性。
另外，導電體242A的加工及氧電漿處理可以以不暴露於大氣的方式連續地進行。例如，使用多室方式的蝕刻裝置以不暴露於大氣的方式連續地進行即可。
較佳的是，為了去除在上述蝕刻製程中附著於氧化物半導體230表面的雜質等，進行洗滌處理。作為洗滌方法，有使用洗滌液等的濕式洗滌(也可以稱為濕蝕刻處理)、使用電漿的電漿處理、使用熱處理的洗滌等，也可以適當地組合上述洗滌。注意，藉由進行該洗滌處理有時上述凹部變深。
濕式洗滌也可以使用用碳酸水或純水稀釋草酸、磷酸和氫氟酸中的一個或多個而成的水溶液進行。此外，濕式洗滌也可以使用用碳酸水或純水稀釋氨水而成的水溶液進行。此外，濕式洗滌也可以使用純水或碳酸水等進行。或者，也可以使用上述水溶液、純水或碳酸水進行超聲波洗滌。此外，也可以適當地組合上述洗滌。
注意，在本說明書等中，有時將用純水稀釋氫氟酸的水溶液稱為稀氫氟酸且將用純水稀釋氨水的水溶液稱為稀氨水。此外，該水溶液的濃度、溫度等根據要去除的雜質、被洗滌的半導體裝置的結構等適當地調整。稀氨水的氨濃度較佳為設定為0.01%以上且5%以下，更佳為設定為0.1%以上且0.5%以下。此外，稀氫氟酸的氟化氫濃度較佳為設定為0.01ppm以上且100ppm以下，更佳為設定為0.1ppm以上且10ppm以下。
此外，作為超聲波洗滌較佳為使用200kHz以上的頻率，更佳為使用900kHz以上的頻率。藉由使用該頻率，可以降低對氧化物半導體230等造成的損傷。
此外，可以多次進行上述洗滌處理，也可以按每個洗滌處理改變洗滌液。例如，作為第一洗滌處理也可以進行使用稀氫氟酸或稀氨水的處理，作為第二洗滌處理也可以進行使用純水或碳酸水的處理。
作為上述洗滌處理，在本實施方式中，使用碳酸水進行濕式洗滌。藉由進行這種洗滌處理，可以去除附著於氧化物半導體230等的表面或者擴散到其內部的雜質。並且，也可以去除在上述蝕刻處理中受到損傷的氧化物半導體230的表層。
較佳為在上述蝕刻後或上述洗滌後進行加熱處理。加熱處理的溫度為100℃以上且650℃以下，較佳為250℃以上且600℃以下，更佳為300℃以上且550℃以下，進一步較佳為350℃以上且400℃以下。加熱處理在氮氣體或非活性氣體或者包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行。例如，較佳為在含氧氛圍下進行該加熱處理，較佳為以氮氣體與氧氣體的流量比為4:1且350℃的溫度進行1小時的處理。由此，對氧化物半導體230供應氧，從而可以減少氧空位。此外，藉由進行上述熱處理，可以提高氧化物半導體230的結晶性。再者，當氧化物半導體230中殘留的氫與被供給的氧起反應時可以將該氫以H 2O的形態去除(脫水化)。由此，可以抑制殘留在氧化物半導體230中的氫與氧空位再結合而形成V OH。由此，可以提高設置有氧化物半導體230的電晶體的電特性而提高可靠性。另外，可以抑制形成在同一基板上的多個電晶體的電特性不均勻。另外，上述加熱處理也可以在減壓狀態下進行。或者，也可以在氧氛圍下進行加熱處理，然後以不暴露於大氣的方式在氮氛圍下連續地進行加熱處理。此外，上述加熱處理可以兼作氧化物半導體膜230f的沉積後的加熱處理。因此，有時藉由上述加熱處理氧化物半導體230的結晶區域生長。
注意，當在導電體242a及導電體242b與氧化物半導體230接觸的狀態下進行加熱處理時，氧化物半導體230中的與導電體242a重疊的區域及與導電體242b重疊的區域的片電阻有時降低。另外，有時載子濃度增加。因此，可以使氧化物半導體230中的與導電體242a重疊的區域及與導電體242b重疊的區域自對準地低電阻化。
例如，如圖2A所示，即使氧化物半導體230具有疊層結構且作為氧化物半導體230c使用導電性較低的金屬氧化物或能帶間隙較大的金屬氧化物，也可以如上所述地降低氧化物半導體230中的與導電體242a重疊的區域及與導電體242b重疊的區域的電阻。由此，可以在氧化物半導體230c中形成源極區域及汲極區域。
接著，以覆蓋形成在絕緣體280等中的開口的方式沉積將成為絕緣體250的絕緣膜250f(參照圖14A至圖14D)。在此，絕緣膜250f沿著絕緣體280及絕緣體275的開口沉積。絕緣膜250f與絕緣體280、導電體242a、導電體242b、絕緣體222、絕緣體224及氧化物半導體230接觸。
絕緣膜250f可以利用濺射法、CVD法、MBE法、PLD法或ALD法沉積。例如，絕緣膜250f較佳為利用ALD法沉積。絕緣膜250f較佳為形成得薄，需要將厚度不均勻抑制為小。對此，ALD法是交替地導入前驅物及反應物(例如，氧化劑等)的沉積方法，可以根據反復該循環的次數而調整厚度，所以可以精密地調整厚度。另外，絕緣膜250f需要以高覆蓋性沉積在上述開口的底面及側面。藉由利用ALD法可以在上述開口的底面及側面上沉積每一層的原子層，由此可以在該開口中以高覆蓋性形成絕緣膜250f。
另外，當利用ALD法沉積絕緣膜250f時，作為氧化劑可以使用臭氧(O 3)、氧(O 2)、水(H 2O)等。藉由使用不包含氫的臭氧(O 3)、氧(O 2)等作為氧化劑，可以減少擴散到氧化物半導體230的氫。
如圖2B等所示，絕緣體250可以具有疊層結構。下面，對絕緣體250與圖2B同樣地具有絕緣體250a、絕緣體250b、絕緣體250d及絕緣體250c的四層結構時的絕緣膜250f的沉積方法進行說明。
首先，以覆蓋形成於絕緣體280等中的開口的方式沉積將成為絕緣體250a的膜，並且在將成為絕緣體250a的膜上沉積將成為絕緣體250b的膜。在本實施方式中，作為將成為絕緣體250a的膜利用熱ALD法沉積氧化鋁，作為將成為絕緣體250b的膜利用PEALD法沉積氧化矽。
接著，較佳為在含氧氛圍下進行微波處理。在此，微波處理例如是指使用包括用微波產生高密度電漿的電源的裝置的處理。另外，在本說明書等中，微波是指具有300MHz以上且300GHz以下的頻率的電磁波。
微波處理例如較佳為使用包括用微波產生高密度電漿的電源的微波處理裝置。在此，將微波處理裝置的頻率較佳為設定為300MHz以上且300GHz以下，更佳為2.4GHz以上且2.5GHz以下，例如可以為2.45GHz。藉由使用高密度電漿，可以生成高密度的氧自由基。另外，微波處理裝置的施加微波的電源的功率較佳為1000W以上且10000W以下，更佳為2000W以上且5000W以下。此外，微波處理裝置也可以包括對基板一側施加RF的電源。此外，藉由對基板一側施加RF，可以將由高密度電漿生成的氧離子高效地導入到氧化物半導體230中。
此外，上述微波處理較佳為在減壓下進行，壓力較佳為10Pa以上且1000Pa以下，更佳為300Pa以上且700Pa以下。此外，處理溫度較佳為750℃以下，更佳為500℃以下，例如可以為250℃左右。此外，也可以在進行氧電漿處理之後以不暴露於外部空氣的方式連續進行加熱處理。加熱處理的溫度例如較佳為100℃以上且750℃以下，更佳為300℃以上且500℃以下。
另外，例如，上述微波處理可以使用氧氣體及氬氣體進行。在此，氧流量比(O 2/(O 2+Ar))大於0%且為100%以下。較佳的是，氧流量比(O 2/(O 2+Ar))大於0%且為50%以下。更佳的是，氧流量比(O 2/(O 2+Ar))為10%以上且40%以下。進一步較佳的是，氧流量比(O 2/(O 2+Ar))為10%以上且30%以下。如此，藉由在含氧氛圍下進行微波處理，可以降低氧化物半導體230的從開口露出的區域的載子濃度。另外，藉由在微波處理中防止對處理室導入過多的氧，可以防止在氧化物半導體230中載子濃度過度地降低。
藉由在含氧氛圍下進行微波處理，可以使用微波或RF等高頻使氧氣體電漿化而使該氧電漿作用於氧化物半導體230的導電體242a與導電體242b間的區域。藉由電漿、微波等的作用，可以使該區域的V OH分開為氧空位和氫，從該區域去除氫。在此，在採用圖2B等所示的結構的情況下，作為將成為絕緣體250a的膜，較佳為使用具有俘獲氫或固定氫的功能的絕緣膜(例如，氧化鋁等)。藉由採用上述結構，可以使將成為絕緣體250a的膜俘獲或固定因微波處理而產生的氫。如此，可以減少包含在通道形成區域中的V OH。由此，可以減少通道形成區域中的氧空位及V OH而降低載子濃度。此外，藉由對形成在通道形成區域中的氧空位供應在上述氧電漿中產生的氧自由基，可以進一步降低通道形成區域中的氧空位，由此可以降低載子濃度。
作為注入到通道形成區域中的氧，有氧原子、氧分子、氧離子及氧自由基(也稱為O自由基，包含不成對電子的原子、分子或者離子)等各種形態。注入到通道形成區域中的氧可以為上述形態中的任一個或多個，尤其較佳為氧自由基。另外，由於可以提高絕緣體250的膜品質，電晶體的可靠性得到提高。
另一方面，氧化物半導體230中具有與導電體242a及導電體242b中任一個重疊的區域。該區域可以被用作源極區域或汲極區域。在此，導電體242a及導電體242b較佳為被用作在含氧氛圍下進行微波處理時保護免受微波、RF等高頻或氧電漿等的作用的遮蔽膜。由此，導電體242a及導電體242b較佳為具有遮蔽300MHz以上且300GHz以下、例如2.4GHz以上且2.5GHz以下的電磁波的功能。
導電體242a及導電體242b遮蔽微波或RF等高頻、氧電漿等的作用，所以不作用於氧化物半導體230的與導電體242a及導電體242b中任一個重疊的區域。由此，藉由微波處理在源極區域及汲極區域中不發生V OH的下降及過多的氧的供應，所以可以防止載子濃度的降低。
如上所述，可以在氧化物半導體的通道形成區域中選擇性地去除氧空位及V OH而使通道形成區域成為i型或實質上i型。並且，可以抑制用作源極區域或汲極區域的區域被供應過多的氧而保持進行微波處理之前的導電性(低電阻區域的狀態)。由此，可以抑制電晶體的電特性變動而抑制在基板面內電晶體的電特性不均勻。
此外，藉由進行微波處理而對將成為絕緣體250a的膜及將成為絕緣體250b的膜的膜質進行改質，可以抑制氫、水、雜質等的擴散。由此，可以抑制因將成為導電體260的導電膜的沉積等的後製程或熱處理等的後處理而氫、水、雜質等經過絕緣體250擴散到氧化物半導體230等。如此，藉由提高絕緣體250的膜品質，可以提高電晶體的可靠性。
接著，在將成為絕緣體250b的膜上沉積將成為絕緣體250d的膜。在本實施方式中，作為將成為絕緣體250d的膜，利用熱ALD法沉積氧化鉿。此外，作為將成為絕緣體250d的膜，也可以利用熱ALD法沉積鉿鋯氧化物。另外，也可以在沉積將成為絕緣體250d的膜之後再次進行微波處理。
接著，在將成為絕緣體250d的膜上沉積將成為絕緣體250c的膜。在本實施方式中，作為將成為絕緣體250c的膜，利用PEALD法沉積氮化矽。如此，可以形成包括將成為絕緣體250a的膜至將成為絕緣體250d的膜的絕緣膜250f。
注意，在上述結構中，示出在沉積將成為絕緣體250b的膜之後以及在沉積將成為絕緣體250d的膜之後進行微波處理的例子，但是本發明不侷限於此。也可以在進行到將成為絕緣體250c的膜的沉積之後進行微波處理。或者，也可以在沉積將成為絕緣體250a的膜之前進行微波處理。此外，也可以進行微波處理三次以上。此外，上述微波處理有時可以兼作實施方式2所示的加熱處理。因此，有時藉由上述微波處理而氧化物半導體230的結晶區域生長。
另外，也可以在進行微波處理之後保持減壓狀態進行加熱處理。藉由進行這種處理，可以高效地去除該絕緣膜中、氧化物半導體230中的氫。此外，也可以多次反復在進行微波處理之後保持減壓狀態進行加熱處理的步驟。藉由反復進行加熱處理，可以進一步高效地去除該絕緣膜中、氧化物半導體230中的氫。注意，加熱處理溫度較佳為300℃以上且500℃以下。此外，上述加熱處理可以兼作實施方式2所示的加熱處理。因此，有時藉由上述加熱處理氧化物半導體230的結晶區域生長。
接著，沉積將成為導電體260的導電膜260f (參照圖14A至圖14D)。導電膜260f可以使用上述導電材料並利用濺射法、CVD法、MBE法、PLD法、電鍍法或ALD法沉積。例如，可以利用CVD法層疊沉積氮化鈦膜及鎢膜。如圖2A所示，導電體260可以具有用氮化鈦的導電體260a和用鎢的導電體260b的疊層結構。另外，也可以在加熱基板的同時沉積導電膜260f。基板加熱可以兼作實施方式2所示的加熱處理。因此，有時藉由上述基板加熱而氧化物半導體230的結晶區域生長。
接著，利用CMP處理直到絕緣體280露出為止對絕緣膜250f、導電膜260f進行拋光。也就是說，去除絕緣膜250f、導電膜260f的從上述開口露出的一部分。由此，在與導電體205重疊的開口中形成絕緣體250及導電體260(導電體260a及導電體260b)(參照圖15A至圖15D)。
由此，絕緣體250以在上述開口中與導電體242a、導電體242b、氧化物半導體230、絕緣體224及絕緣體222接觸的方式設置。另外，導電體260以隔著絕緣體250嵌入上述開口中的方式配置。由此形成電晶體200。
接著，在絕緣體250、導電體260及絕緣體280上沉積絕緣體282(參照圖16A至圖16D)。絕緣體282例如可以利用濺射法、CVD法、MBE法、PLD法或ALD法沉積。絕緣體282較佳為利用濺射法沉積。藉由利用不需要將包含氫的分子用於沉積氣體的濺射法，可以降低絕緣體282中的氫濃度。
此外，如圖2A所示，絕緣體282較佳為具有絕緣體282a和絕緣體282b的疊層結構。在此，絕緣體282a較佳為利用ALD法沉積，絕緣體282b較佳為利用濺射法沉積。
在本實施方式中，作為絕緣體282a利用熱ALD法沉積氧化鋁即可。在此，絕緣體282a的厚度為1nm以上且20nm以下，較佳為3nm以上且10nm以下即可。
藉由利用ALD法沉積絕緣體282a，可以在不給被形成面帶來過度的損傷的情況下沉積絕緣體282a。因此，可以防止絕緣體250的上端部及導電體260的頂面受到過度的損傷，所以可以提高電晶體200的電特性及可靠性。
此外，藉由利用ALD法沉積絕緣體282a，可以在不對絕緣體280添加氧的狀態下沉積絕緣體282a。由此，可以防止對絕緣體280添加過多的氧。因此，可以提高電晶體200的電特性及可靠性。
在本實施方式中，作為絕緣體282b利用濺射法沉積氧化鋁即可。藉由利用不需要將包含氫的分子用於沉積氣體的濺射法，可以降低絕緣體282中的氫濃度。
在此，藉由利用濺射法在含氧氛圍下沉積絕緣體282b，可以在進行沉積的同時對絕緣體280添加氧。由此，可以使絕緣體280包含過量氧。此時，較佳為在加熱基板的同時沉積絕緣體282b。在此，由於在絕緣體282a上沉積絕緣體282b，經過絕緣體282a添加氧，因此可以控制注入到絕緣體280的氧量。在絕緣體282a的厚度較大時，上述氧添加容易被阻礙而注入到絕緣體280的氧量減少。在絕緣體282a的厚度較小時，上述氧添加不容易被阻礙而注入到絕緣體280的氧量增加。例如，藉由將絕緣體282a的厚度設定為上述範圍內，可以對氧化物半導體230供應充分量的氧，並且可以防止過多的氧供應到氧化物半導體230。由此，可以實現電晶體200的電特性及可靠性的提高。另外，在沉積上述絕緣體282b時，不僅可以對絕緣體280添加氧而且可以對絕緣體250的上端部添加氧。
此外，藉由在絕緣體282a上沉積絕緣體282b，可以保護絕緣體250的上端部及導電體260的頂面免受絕緣體282b的濺射沉積所產生的離子碰撞的衝擊。
在包含氧氣體的氛圍下使用鋁靶材沉積氧化鋁。根據藉由濺射法對基板施加的偏壓功率的大小，可以控制注入到絕緣體280的氧量。例如，偏壓功率越小注入到絕緣體280的氧量就越少，即使絕緣體282b的厚度較小該氧量也容易飽和。另外，偏壓功率越大注入到絕緣體280的氧量就越多。藉由降低偏壓功率，可以抑制注入到絕緣體280的氧量。注意，在使用RF電源施加基板偏壓的情況下，RF的頻率較佳為10MHz以上。典型的是13.56MHz。RF的頻率越高，越可以減少對基板造成的損傷。
此外，在沉積絕緣體282b之前也可以進行加熱處理。該熱處理也可以在減壓下進行，並其中以不暴露於大氣的方式連續地沉積絕緣體282b。藉由進行這種處理，可以由絕緣體282a俘獲或固定吸附到絕緣體280的表面的水分及氫，而且減少絕緣體280中的水分濃度及氫濃度。加熱處理的溫度較佳為100℃以上且400℃以下。在本實施方式中，將加熱處理的溫度設定為250℃。
接著，在絕緣體282上形成絕緣體283(參照圖16A至圖16D)。絕緣體283例如可以利用濺射法、CVD法、MBE法、PLD法或ALD法沉積。絕緣體283較佳為利用濺射法沉積。藉由利用不需要將包含氫的分子用於沉積氣體的濺射法，可以降低絕緣體283中的氫濃度。在本實施方式中，作為絕緣體283利用濺射法沉積氮化矽。
在本實施方式中，作為絕緣體283利用濺射法沉積氮化矽，作為絕緣體282利用熱ALD法及濺射法沉積氧化鋁。如此，藉由作為絕緣體283使用具有抑制氫擴散的功能的氮化矽，可以抑制氫從電晶體200的上層擴散。並且，藉由作為絕緣體282使用具有俘獲或固定氫的功能的氧化鋁，可以由絕緣體282俘獲或固定包含在絕緣體280等中的氫。由此，可以降低氧化物半導體230及其附近的氫濃度。
接著，在絕緣體283上形成絕緣體285(參照圖16A至圖16D)。絕緣體285例如可以利用濺射法、CVD法、MBE法、PLD法或ALD法沉積。絕緣體285較佳為利用濺射法沉積。藉由利用不需要將包含氫的分子用於沉積氣體的濺射法，可以降低絕緣體285中的氫濃度。在本實施方式中，作為絕緣體285利用濺射法沉積氧化矽。
在此，較佳為以不暴露於大氣環境的方式利用濺射法連續地沉積絕緣體282、絕緣體283及絕緣體285。藉由以不暴露於大氣的方式進行沉積，由於可以防止來自大氣環境的雜質或水分附著於絕緣體282、絕緣體283及絕緣體285上，所以可以保持絕緣體282與絕緣體283的介面附近以及絕緣體283與絕緣體285的介面附近的清潔。
接著，在絕緣體271a、絕緣體275、絕緣體280、絕緣體282、絕緣體283及絕緣體285中形成到達導電體242a的開口，在絕緣體271b、絕緣體275、絕緣體280、絕緣體282、絕緣體283及絕緣體285中形成到達導電體242b的開口。該開口的形成可以利用微影技術進行。在形成該開口時，較佳為利用乾蝕刻法對被加工物進行加工。在乾蝕刻法中可以進行各向異性蝕刻，因此乾蝕刻法在形成縱橫比高的開口的情況下很合適。當進行各向異性蝕刻時，例如較佳為進行反應離子蝕刻。注意，乾蝕刻法條件及乾蝕刻裝置可以參照上述記載。另外，俯視時的該開口的形狀可以為圓形、橢圓等近似圓形形狀、四角形等多角形形狀、四角形等多角形的角部具有弧形的形狀等。
接著，在形成上述開口之後進行加熱處理。加熱處理的溫度可以為100℃以上且600℃以下，較佳為250℃以上且550℃以下，更佳為350℃以上且450℃以下。加熱處理較佳為在氮氣體或非活性氣體氛圍下進行。另外，因為該加熱處理在導電體242a及導電體242b露出的狀態下進行，所以較佳為在不包含氧化性氣體及氧氣體的氛圍下進行。例如，較佳為在氮氣體氛圍下以400℃的溫度進行1小時的加熱處理。另外，上述加熱處理也可以在減壓狀態下進行。藉由上述加熱處理，可以將包含在絕緣體280中的氧經過絕緣體250供應給氧化物半導體230。由此，可以減少氧化物半導體230的通道形成區域的氧空位。此外，上述加熱處理可以兼作實施方式2所示的加熱處理。因此，有時藉由上述加熱處理氧化物半導體230的結晶區域生長。
在此，由於在上述開口中絕緣體280的側面露出，所以利用上述加熱處理可以使絕緣體280所包含的氧向外擴散來控制絕緣體280所包含的氧量。另一方面，因為絕緣體280上設置有具有氧阻擋性的絕緣體282及絕緣體283，所以氧不從絕緣體280的頂面向外擴散。由此，可以防止過多的氧從絕緣體280向外擴散而在絕緣體280中形成氧空位。此外，氧化物半導體230、導電體242a及導電體242b被絕緣體275覆蓋。由此，可以防止在上述加熱處理中過多的氧從絕緣體280直接擴散到氧化物半導體230、導電體242a及導電體242b。
如上所述，在沉積絕緣體282b時，藉由將氧經過絕緣體282a添加到絕緣體280，可以控制添加到絕緣體280的氧量。再者，當利用上述熱處理使氧從絕緣體280的側面向外擴散時，絕緣體280中的氧量可以更適當。如此，藉由從氧量被調整的絕緣體280向氧化物半導體230供應氧，可以向氧化物半導體230供應適當量的氧。由此，可以減少氧化物半導體230中的氧空位並防止過多的氧供應到氧化物半導體230。因此，可以提高電晶體200的電特性及可靠性。此外，可以使絕緣體280的側面露出的製程兼作形成嵌入導電體240a及導電體240b的開口的製程，所以可以簡化半導體裝置的製程。
另外，藉由進行上述加熱處理，包含在絕緣體280、絕緣體250及氧化物半導體230中的氫移動到絕緣體282而被絕緣體282俘獲。換言之，絕緣體280、絕緣體250及氧化物半導體230中的氫擴散到絕緣體282。因此，雖然絕緣體282的氫濃度變高，但是絕緣體280、絕緣體250及氧化物半導體230的氫濃度都變低。此外，當以與絕緣體282的頂面接觸的方式設置有絕緣體283時，可以防止在該加熱處理中水分或氫等雜質從絕緣體283的上方進入。另外，藉由進行加熱處理，包含在絕緣體216、絕緣體224及氧化物半導體230中的氫移動到絕緣體222而被絕緣體222俘獲。換言之，絕緣體216、絕緣體224及氧化物半導體230中的氫擴散到絕緣體222。因此，雖然絕緣體222的氫濃度變高，但是絕緣體216、絕緣體224及氧化物半導體230的氫濃度都變低。在此，當以與絕緣體222的底面接觸的方式設置有絕緣體221時，可以防止水分或氫等雜質因該加熱處理而從絕緣體221的下方進入。
接著，沿著上述開口的形狀沉積將成為絕緣體241a及絕緣體241b的絕緣膜。該絕緣膜可以利用濺射法、CVD法、MBE法、PLD法或ALD法等沉積。將成為絕緣體241a及絕緣體241b的絕緣膜由於沉積在縱橫比高的開口中，所以較佳為利用ALD法沉積。作為將成為絕緣體241a及絕緣體241b的絕緣膜，較佳為使用具有抑制氧透過的功能的絕緣膜。例如，較佳為利用PEALD法沉積氮化矽。氮化矽對氫具有高阻擋性，所以是較佳的。
接著，對上述絕緣膜進行各向異性蝕刻來形成絕緣體241a、絕緣體241b。在此，絕緣體241a以覆蓋導電體242a上的開口的側壁的方式形成，絕緣體241b以覆蓋導電體242b上的開口的側壁的方式形成。作為將成為絕緣體241a及絕緣體241b的絕緣膜的各向異性蝕刻，可以利用乾蝕刻法等。例如，較佳為進行反應離子蝕刻。藉由在開口的側壁部設置絕緣體241a及絕緣體241b，可以抑制來自外部的氧透過，並防止接下來形成的導電體240a及導電體240b的氧化。此外，可以防止包含在絕緣體280等中的水、氫等雜質擴散到導電體240a及導電體240b。注意，有時由於該各向異性蝕刻而在導電體242a、導電體242b的頂面的一部分形成凹部。
接著，沉積將成為導電體240a及導電體240b的導電膜。該導電膜較佳為具有包括具有抑制水、氫等雜質透過的功能的導電體的疊層結構。例如，可以使用氮化鉭、氮化鈦等與鎢、鉬、銅等的疊層。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等沉積將成為導電體240a及導電體240b的導電膜。
接著，藉由進行CMP處理，去除將成為導電體240a及導電體240b的導電膜的一部分，使絕緣體285的頂面露出。其結果是，只在開口殘留該導電膜，由此可以形成其頂面平坦的導電體240a及導電體240b(參照圖1A至圖1D)。注意，有時由於該CMP處理而絕緣體285的頂面的一部分被去除。
此外，也可以在形成導電體240a及導電體240b之後再進行加熱處理。該加熱處理可以採用與上述加熱處理同樣的條件。藉由進行該加熱處理，可以調整對氧化物半導體230供應的氧量。由此，可以實現電晶體200的電特性及可靠性的提高。
藉由上述步驟，可以製造圖1A至圖1D所示的半導體裝置。
根據本實施方式的半導體裝置包括OS電晶體。在本實施方式中，藉由作為OS電晶體的氧化物半導體層使用銦氧化物(例如，氧化銦、銦鎵氧化物、銦鋅氧化物、銦鎵鋅氧化物或銦鎵錫鋅氧化物等)，可以提供一種場效移動率高的半導體裝置。例如，可以改善電晶體的電特性、通態電流、S值及頻率特性等。此外，可以提供一種可靠性高的半導體裝置。
本實施方式可以與其他實施方式適當地組合。此外，在本說明書中，在一個實施方式中示出多個結構例子的情況下，可以適當地組合該結構例子。
實施方式2 在本實施方式中，說明可以用作電晶體的半導體層的氧化物半導體。作為本發明的一個實施方式的氧化物半導體，可以使用包含金屬氧化物的層的單層或疊層。注意，在具有疊層結構的氧化物半導體中，如後面所述，有時層疊膜之間的邊界的確認很困難。
[金屬氧化物] 根據本發明的一個實施方式的金屬氧化物較佳為至少包含銦(In)或鋅(Zn)，特別較佳為包含銦作為主要成分。此外，金屬氧化物較佳為包含選自銦、元素M和鋅中的兩個或三個，尤其較佳為包含銦及鋅作為主要成分。在此，金屬氧化物可以包含銦及鋅作為主要成分，還可以包含元素M。注意，元素M為與氧的鍵能高的金屬元素或半金屬元素，例如為與氧的鍵能比銦高的金屬元素或半金屬元素。作為元素M，明確而言，可以舉出鋁、鎵、錫、釔、鈦、釩、鉻、錳、鐵、鈷、鎳、鋯、鉬、鉿、鉭、鎢、鑭、鈰、釹、鎂、鈣、鍶、鋇、硼、矽、鍺及銻等。金屬氧化物所包含的元素M較佳為上述元素中的任一種或多種，更佳為選自鋁、鎵、錫和釔中的一種或多種，進一步較佳為選自鎵和錫中的一個以上。在金屬氧化物所包含的元素M為鎵的情況下，根據本發明的一個實施方式的金屬氧化物較佳為包含選自銦、鎵和鋅中的任一個或多個。在本說明書等中，有時將金屬元素與半金屬元素統稱為“金屬元素”，本說明書等所記載的“金屬元素”有時包括半金屬元素。
作為根據本發明的一個實施方式的金屬氧化物，例如可以使用銦鋅氧化物(In-Zn氧化物，也記為IZO (註冊商標))、銦錫氧化物(In-Sn氧化物，也記為ITO)、銦鈦氧化物(In-Ti氧化物)、銦鎵氧化物(In-Ga氧化物)、銦鎵鋁氧化物(In-Ga-Al氧化物)、銦鎵錫氧化物(In-Ga-Sn氧化物，也記為IGTO)、銦鋁鋅氧化物(In-Al-Zn氧化物，也記為IAZO)、銦錫鋅氧化物(也記為In-Sn-Zn氧化物)、銦鈦鋅氧化物(In-Ti-Zn氧化物)、銦鎵鋅氧化物(In-Ga-Zn氧化物，也記為IGZO)、包含氧化矽的銦錫氧化物(ITSO)、銦鎵錫鋅氧化物(In-Ga-Sn-Zn氧化物，也記為IGZTO)、銦鎵鋁鋅氧化物(In-Ga-Al-Zn氧化物，也記為IGAZO或IAGZO)等。或者，可以使用鎵鋅氧化物(Ga-Zn氧化物，也記為GZO)、鋁鋅氧化物(Al-Zn氧化物，也記為AZO)、鎵錫氧化物(Ga-Sn氧化物)、鋁錫氧化物(Al-Sn氧化物)等。另外，作為根據本發明的一個實施方式的金屬氧化物，可以使用氧化銦。另外，作為根據本發明的一個實施方式的金屬氧化物，可以使用氧化鎵、氧化鋅等。
藉由增高金屬氧化物的銦含有率，電晶體可以得到大通態電流及高頻率特性。
注意，金屬氧化物也可以包含一種或多種元素週期表中的週期數大的金屬元素代替銦。或者，金屬氧化物也可以除了銦以外還包含一種或多種元素週期表中的週期數大的金屬元素。有金屬元素的軌域的重疊越大金屬氧化物中的載子傳導越大的趨勢。因此，藉由包含元素週期表中的週期數大的金屬元素，有時可以提高電晶體的場效移動率。作為元素週期表中的週期數大的金屬元素，可以舉出屬於第5週期的金屬元素以及屬於第6週期的金屬元素等。作為該金屬元素，明確而言，可以舉出釔、鋯、銀、鎘、錫、銻、鋇、鉛、鉍、鑭、鈰、鐠、釹、鉕、釤及銪等。注意，鑭、鈰、鐠、釹、鉕、釤及銪被稱為輕稀土元素。
此外，金屬氧化物也可以包含非金屬元素的一種或多種。在金屬氧化物包含非金屬元素時有時可以提高電晶體的場效移動率。作為非金屬元素，例如可以舉出碳、氮、磷、硫、硒、氟、氯、溴及氫等。
此外，藉由增高金屬氧化物的鋅含有率，金屬氧化物具有高結晶性，因此可以抑制金屬氧化物中的雜質擴散。由此，電晶體的電特性的變動得到抑制而可以提高可靠性。
此外，藉由增高金屬氧化物中的元素M的含有率，可以抑制在金屬氧化物中形成氧空位。因此，起因於氧空位的載子生成得到抑制，由此可以實現關態電流小的電晶體。此外，電晶體的電特性的變動得到抑制而可以提高可靠性。
對能夠提高電晶體的場效移動率的氧化物半導體的結構例子進行說明。例如，較佳為採用氧化銦與IGZO的疊層結構。明確而言，氧化物半導體較佳為包含氧化銦及氧化銦上的IGZO。此外，作為氧化物半導體，較佳為使用包含氮的IGZO。例如，藉由在沉積時或沉積後進行N 2O電漿處理，可以形成包含氮的IGZO。此外，作為氧化物半導體，較佳為使用氧化銦、In-Ga氧化物、In-Zn氧化物和IGZTO中的至少一種。
在本實施方式中，有時作為金屬氧化物以In-M-Zn氧化物為例進行說明。
本發明的一個實施方式的氧化物半導體較佳為包括具有結晶性的金屬氧化物。作為具有結晶性的金屬氧化物的結構，例如可以舉出CAAC(c-axis aligned crystal)結構、多晶(Poly-crystal)結構、微晶(nc：nano-crystal)結構。藉由將具有結晶性的金屬氧化物用於氧化物半導體，可以降低氧化物半導體中的缺陷態密度。因此，可以提高使用本發明的一個實施方式的氧化物半導體的電晶體的可靠性，並可以提高安裝有電晶體的半導體裝置的可靠性。
注意，對氧化物半導體所包括的金屬氧化物的結晶性沒有特別的限制。例如，氧化物半導體有時包括非晶半導體(具有非晶結構的半導體)、單晶半導體(具有單晶結構的半導體)和具有單晶以外的結晶性的半導體(微晶半導體、多晶半導體或其一部分具有結晶區域的半導體)中的一個以上。當氧化物半導體具有結晶性時，有時可以抑制電晶體的特性劣化。
氧化物半導體的結晶性例如可以藉由X射線繞射(XRD：X-Ray Diffraction)、穿透式電子顯微鏡(TEM：Transmission Electron Microscopy)或電子繞射(ED：Electron Diffraction)分析。或者，也可以組合多個上述方法而分析。
本發明的一個實施方式的氧化物半導體較佳為包括具有CAAC結構的金屬氧化物。CAAC結構是多個微晶(典型的是，多個具有六方晶系晶體結構的微晶)具有c軸配向性且在a-b面上上述多個微晶不配向而連接的晶體結構。另外，當利用高解析度TEM影像(也稱為多束干涉影像)觀察具有CAAC結構的氧化物半導體的剖面時，可確認到在結晶部中金屬原子排列為層狀。因此，也可以說具有CAAC結構的氧化物半導體具有層狀結晶部。
CAAC結構例如以c軸垂直於或大致垂直於氧化物半導體的被形成面或表面的方式形成。在CAAC結構中，金屬原子在平行於或大致平行於被形成面的方向上排列為層狀。在具有CAAC結構的區域中，c軸的相對於被形成面的角度較佳為90°±20°以內(70°以上且110°以下)，更佳為90°±15°以內(75°以上且105°以下)，進一步較佳為90°±10°以內(80°以上且100°以下)，更進一步較佳為90°±5°以內(85°以上且95°以下)。
當氧化物半導體具有CAAC結構時，在使用TEM影像觀察的氧化物半導體的剖面中觀察到反映金屬原子的層狀排列的亮點群(明確而言，排列為層狀的亮點)。明確而言，觀察到亮點在平行於或大致平行於被形成面的方向上排列為層狀的樣子。
在對具有CAAC結構的氧化物半導體進行電子繞射時，在電子繞射圖中觀察到表示c軸配向性的斑點(亮點)。
此外，藉由對TEM影像進行快速傅立葉變換(FFT：Fast Fourier Transform)處理得到的FFT圖案反映與電子繞射圖同樣的倒易空間資訊。
取得具有CAAC結構的氧化物半導體的剖面TEM影像，藉由對剖面TEM影像中的各區域進行FFT處理來形成FFT圖案，可以根據所製作的FFT圖案算出各區域的結晶軸的方向。明確而言，在所製作的FFT圖案中觀察到的斑點中，亮度高且離中心有大致相等的距離的兩個斑點連接的線段的方向為晶軸方向。可以將根據FFT圖案算出的各區域的晶軸的方向的相對於被形成面的角度較佳為70°以上且110°以下(90°±20°以內)，更佳為75°以上且105°以下(90°±15°以內)，更佳為80°以上且100°以下(90°±10°以內)，進一步較佳為85°以上且95°以下(90°±5°以內)的區域看作CAAC結構。
當使用TEM影像從垂直於被形成面的方向觀察具有CAAC結構的氧化物半導體時，在a-b面上觀測到三角形狀或六角形狀的原子排列並呈現結晶性。
[金屬氧化物的組成] 根據本發明的一個實施方式的金屬氧化物較佳為包含銦(In)，更佳的是，In含有率高。藉由作為氧化物半導體使用In含有率高的金屬氧化物，可以增大電晶體的通態電流，從而可以提高頻率特性。例如，氧化物半導體較佳為使用氧化銦。
另外，根據本發明的一個實施方式的金屬氧化物可以包含鋅。當金屬氧化物包含鋅時，金屬氧化物為結晶性高的金屬氧化物，例如為具有CAAC結構的金屬氧化物。例如，作為氧化物半導體可以使用In-Zn氧化物。明確而言，可以使用具有In:Zn=1:1[原子個數比]或其附近的組成、In:Zn=2:1[原子個數比]或其附近的組成或者In:Zn=4:1[原子個數比]或其附近的組成的金屬氧化物。注意，附近的組成包括所希望的原子個數比的±30%的範圍。
另外，根據本發明的一個實施方式的金屬氧化物可以包含元素M。當金屬氧化物包含元素M時，可以抑制在金屬氧化物中形成氧空位。因此，可以提高使用氧化物半導體的電晶體的可靠性。
例如，作為氧化物半導體可以使用包含微量的元素M的In-Zn氧化物。明確而言，可以使用具有In:Ga:Zn=4:0.1:1[原子個數比]或其附近的組成、In:Ga:Zn =2:0.1:1[原子個數比]或其附近的組成或者In:Ga:Zn= 1:0.1:1[原子個數比]或其附近的組成的金屬氧化物。此外，可以使用具有In:Sn:Zn=4:0.1:1[原子個數比]或其附近的組成、In:Sn:Zn=2:0.1:1[原子個數比]或其附近的組成或者In:Sn:Zn=1:0.1:1[原子個數比]或其附近的組成的金屬氧化物。
此外，作為氧化物半導體可以使用包含元素M的In-Zn氧化物。明確而言，可以使用具有In:M:Zn =1:1:1[原子個數比]或其附近的組成、In:M:Zn=1:1:1.2[原子個數比]或其附近的組成、In:M:Zn=1:1:0.5[原子個數比]或其附近的組成、In:M:Zn=1:1:2[原子個數比]或其附近的組成、In:M:Zn=4:2:3[原子個數比]或其附近的組成、In:M:Zn=1:3:2[原子個數比]或其附近的組成或者In:M:Zn=1:3:4[原子個數比]或其附近的組成的金屬氧化物。
注意，在利用濺射法形成金屬氧化物的情況下，形成後的金屬氧化物的組成有時與濺射靶材的組成不同。尤其是，形成後的金屬氧化物的鋅含有率有時降低到濺射靶材的鋅含有率的50%左右。
另外，在利用ALD法沉積In-Ga-Zn氧化物等包含多種金屬元素的金屬氧化物的情況下，可以根據目標組成設定包含各金屬元素的前驅物的循環次數之比。例如，在沉積In:Ga:Zn=1:3:2[原子個數比]的In-Ga-Zn氧化物時，可以進行包含In的前驅物的沉積及使用氧化劑的處理的循環一次，進行包含Ga的前驅物的沉積及使用氧化劑的處理的循環三次，且進行包含Zn的前驅物的沉積及使用氧化劑的處理的循環兩次。注意，有時包含各金屬元素的前驅物的循環次數之比與所沉積的金屬氧化物中的各金屬元素的原子數比不一致。
用於氧化物半導體的金屬氧化物的組成分析例如可以使用EDX、XPS、感應耦合電漿質譜分析法(ICP-MS：Inductively Coupled Plasma-Mass Spectrometry)或感應耦合電漿原子發射光譜法(ICP-AES：Inductively Coupled Plasma-Atomic Emission Spectrometry)。或者，也可以組合多個上述方法而分析。注意，含有率低的元素有時受分析精度的影響，實際的含有率與分析所得的含有率不同。例如，當元素M的含有率低時，有時分析所得的元素M的含有率低於實際的含有率。
本發明的一個實施方式的氧化物半導體也可以具有兩層以上的疊層結構。當氧化物半導體具有第一層及第一層上的第二層的兩層結構時，第二層的組成較佳為與第一層不同。另外，當氧化物半導體具有第一層、第一層上的第二層及第二層上的第三層的三層結構時，第二層的組成較佳為與第一層及第三層不同。另外，作為第一層的組成可以採用與第三層相同的組成。或者，第一層和第三層的組成也可以彼此不同。
第一至第三層分別可以使用上述金屬氧化物。
第二層例如可以使用氧化銦、In-Zn氧化物或包含微量的元素M的In-Zn氧化物等。藉由增高第二層的In含有率，可以增大通態電流並提高頻率特性。
第一層及第三層各自的導帶底較佳為比第二層的導帶底靠近真空能階一側。換言之，第一層及第三層各自的導帶底的能量較佳為小於第二層的導帶底的能量。此時，第二層夾在導帶底靠近真空能階一側的第一層和第三層之間，並主要可以被用作電流路徑(通道)。
當第二層夾在第一層和第三層之間時，可以減少在第二層的介面及其附近被俘獲的載子。另外，可以使通道遠離閘極絕緣層的表面，而可以減少表面散射的影響。由此，可以實現通道遠離絕緣層介面的嵌入通道型電晶體，從而可以提高場效移動率。此外，可形成在背通道一側的介面能階的影響得到降低，可以抑制電晶體的光劣化(例如，光負偏壓劣化)，從而可以提高電晶體的可靠性。
例如，圖2A所示的包括氧化物半導體230a至氧化物半導體230c的氧化物半導體230及其附近的能帶圖為圖17所示的。在圖17中，縱軸表示能量，橫方向表示通道形成區域中央部的厚度方向。圖17示出在閘極與源極之間不施加電壓的狀態下的氧化物半導體230a、氧化物半導體230b、氧化物半導體230c及絕緣體250的各價帶頂(VBM：Valence Band Maximum)及導帶底(CBM： Conduction Band Minimum)。另外，在圖17中，以虛線表示真空能階Vac。
注意，價帶頂的能量及導帶底的能量根據氧化物半導體230a、氧化物半導體230b、氧化物半導體230c及絕緣體250的各構成元素及其組成而變化，因此，使用圖17的能帶圖主要說明價帶頂的能量間的高低關係以及導帶底的能量間的高低關係。
根據氧化物半導體230a、氧化物半導體230b及氧化物半導體230c的各構成元素及其組成，如圖17所示，氧化物半導體230b夾在其導帶底比氧化物半導體230b靠近真空能階一側的氧化物半導體230a和氧化物半導體230c之間。藉由採用該結構，可以實現嵌入通道。換言之，在該結構中，在氧化物半導體230b中形成可以使更多的電流(在圖17中作為載子示出電子)流過的路徑。因此，可以實現通態電流的增大或可靠性的提高等。
在使用第一層至第三層形成嵌入通道的情況下，例如作為第一層及第三層可以使用Ga含有率比第二層高的金屬氧化物。明確而言，作為第一層及第三層的每一個，可以使用具有In:Ga:Zn=1:1:1[原子個數比]或其附近的組成的金屬氧化物、具有In:Ga:Zn=1:3:2[原子個數比]或其附近的組成的金屬氧化物或者具有In:Ga:Zn=1:3:4[原子個數比]或其附近的組成的金屬氧化物。或者，可以使用Ga-Zn氧化物或氧化鎵。當增高第一層及第三層的Ga含有率時，有時第一層及第三層各自的導帶底比第二層的導帶底靠近真空能階一側。
另外，藉由增高第一層及第三層的Ga含有率，可以提高第一層及第三層的氫阻擋性。因此，可以抑制氫從第一層的下方或第三層的上方擴散到第二層。另外，藉由增高第一層及第三層的Ga含有率，可以利用形成氧化物半導體之後施加的熱等減少包含在氧化物半導體中的氫或水等雜質。
另外，藉由增高第一層及第三層的Ga含有率，可以提高第一層及第三層的氧阻擋性。因此，可以抑制氧從形成通道的第二層釋放而抑制在第二層中形成氧空位或者第二層中的氧空位量增加。由此，可以提高電晶體的電特性。
另外，當增高第一層的Ga含有率時，有時可以使第一層的電阻率高於第二層的電阻率。當將第一層設置在背通道一側時，藉由作為第一層設置電阻率高的層，可以抑制臨界電壓的負向漂移或通態電流的下降。因此，電晶體的臨界電壓向正向漂移，從而可以實現電晶體的常關閉化。由此，可以使電晶體的電特性良好而提高電晶體的可靠性。
在評價金屬氧化物的能帶間隙時，可以使用利用分光光度計的光學評價、光譜橢圓偏光計、光致發光法、X射線光電子能譜法或X射線吸收精細結構(XAFS：X-ray Absorption Fine Structure)。此外，可以組合多個上述方法而分析。電子親和力或導帶底可以從真空能階與價帶頂之間的能量差的游離電位及能帶間隙求出。在評價游離電位時，例如可以使用紫外線光電子能譜(UPS： Ultraviolet Photoelectron Spectroscopy)。
另外，第一層及第三層也可以使用In含有率比第二層高的金屬氧化物。另外，第一層和第三層中的一方和另一方也可以分別使用In含有率比第二層高的金屬氧化物和Ga含有率比第二層高的金屬氧化物。
另外，第一層、第二層及第三層也可以分別包括多個具有上述組成的層的疊層。例如，第一層也可以具有在Ga含有率高的金屬氧化物上層疊In含有率高的金屬氧化物的結構。此外，例如，第三層也可以具有在In含有率高的金屬氧化物上層疊Ga含有率高的金屬氧化物的結構。
[氧化物半導體的製造方法] 本發明的一個實施方式的氧化物半導體可以利用濺射法、化學氣相沉積(CVD)法、真空蒸鍍法、MBE法、PLD法或ALD法等形成。
另外，本發明的一個實施方式的氧化物半導體可以藉由利用兩種沉積方法形成金屬氧化物而製造。例如，本發明的一個實施方式的氧化物半導體可以藉由利用第一沉積方法及第二沉積方法形成金屬氧化物而製造。
本發明的一個實施方式的氧化物半導體可以具有第一層及第一層上的第二層的兩層結構。當氧化物半導體具有兩層結構時，該氧化物半導體可以藉由在被形成面上利用第一沉積方法形成第一層之後在其上方利用第二沉積方法形成第二層而製造。
作為第一沉積方法，較佳為利用與第二沉積方法相比對被形成面造成的損傷更小的沉積方法。由此，可以抑制混合層形成在氧化物半導體與該氧化物半導體的被形成面的層的介面。另外，由於可以抑制矽等雜質混入形成在第一層上的第二層中，所以有時可以進一步提高氧化物半導體的結晶性。
作為第一沉積方法，例如可以舉出ALD法、CVD法及MBE法等。此外，作為CVD法，可以舉出電漿CVD(PECVD：Plasma Enhanced CVD)法、熱CVD法、光CVD法及MOCVD法等。MBE法是使具有反映基板的晶系的晶體結構的薄膜生長的沉積方法，可以說是對被形成面的損傷少的沉積方法之一。另外，作為第一沉積方法，可以使用濕處理。濕處理是對被形成面的損傷少的沉積方法之一。作為濕處理，例如可以舉出噴塗法等。
作為第二沉積方法，較佳為使用能夠沉積具有結晶性的金屬氧化物的方法。此時沉積的金屬氧化物特別較佳為具有CAAC結構。作為第二沉積方法，例如可以舉出濺射法及PLD法等。利用濺射法沉積的金屬氧化物容易具有結晶性，因此濺射法適合用作第二沉積方法。
另外，當在被形成面上利用第二沉積方法形成金屬氧化物時，被形成面受到的損傷有時導致金屬氧化物所包含的成分與被形成面的層所包含的成分的合金化。當發生合金化時，有時混合層形成在該金屬氧化物與被形成面的層的介面。該混合層也可以說是合金化區域。另外，混合層的形成也可以說是合金化。
例如，在作為第二沉積方法利用濺射法時，有時由於從靶材等釋放的粒子(也稱為濺射粒子)或由濺射粒子等供應到基板一側的能量等而形成混合層。明確而言，當以包含矽的絕緣層諸如氧化矽膜為被形成面並利用第二沉積方法沉積金屬氧化物時，有矽混入金屬氧化物中的擔憂。在矽等雜質混入金屬氧化物中時，金屬氧化物的晶化有可能被阻擋。此外，在將混入有雜質的氧化物半導體用於電晶體時，有對電晶體的初始特性或可靠性帶來負面影響的擔憂。另外，在進行後述的熱處理的情況下也難以提高合金化區域的結晶性。
於是，如上所述，藉由在利用第二沉積方法形成金屬氧化物之前利用第一沉積方法形成金屬氧化物，可以抑制雜質混入氧化物半導體中。另外，可以抑制與被形成面的層的合金化。因此，可以提高電晶體的初始特性及可靠性。此外，可以進一步提高氧化物半導體的結晶性。
注意，在第一層和第二層之間的介面有時形成混合層。混合層包含第一層所包含的成分以及第二層所包含的成分。例如，在作為第一層使用氧化鎵且作為第二層使用包含銦的金屬氧化物的情況下，混合層包含鎵及銦。例如，在第二層的銦含有率高於第一層的銦含有率時，混合層的銦含有率為第一層的銦含有率以上且第二層的銦含有率以下。
與濺射法相比，ALD法可以抑制對被形成面造成的損傷，所以適合用作第一沉積方法。另外，ALD法是其覆蓋性比濺射法高的沉積方法，藉由作為第一層的沉積方法利用ALD法，可以提高氧化物半導體的覆蓋性。因此，可以使用氧化物半導體良好地覆蓋縱橫比高的步階、開口部等上。
作為第一層，例如有時形成其結晶性比CAAC結構低的微晶結構或非晶結構的金屬氧化物。藉由在結晶性低的第一層上形成結晶性高的第二層，或者藉由在形成第二層之後進行熱處理，有時以第二層為核第一層的結晶性得到提高。由此，有時可以提高包括與被形成面的介面附近的氧化物半導體整體的結晶性。
被形成面的層例如是氧化矽膜、氧氮化矽膜、氮化矽膜、氮氧化矽膜、氧化鋁膜、氧化鉿膜等絕緣膜。另外，根據電晶體結構，被形成面的層有可能是氮化鈦膜、鎢膜、ITSO膜等導電膜。另外，被形成面的層也可以不具有結晶性。此外，在該層具有結晶性的情況下，也可以具有與氧化物半導體所包含的金屬氧化物的晶格匹配性低的晶體結構。
第一層較佳為利用ALD法形成。在此，說明作為第一層利用ALD法形成In-M-Zn氧化物的方法。
首先，將包括包含銦的前驅物的源氣體引入反應室(也稱為處理室)中，使該前驅物吸附到被形成面。接著，作為反應物將氧化劑引入反應室中，使其與吸附的前驅物起反應，在銦吸附到基板的狀態下使銦以外的成分脫離，由此形成銦和氧鍵合而成的層。
接著，將包括包含元素M的前驅物的源氣體引入反應室中，使其吸附到銦和氧鍵合而成的層上。接著，作為反應物將氧化劑引入反應室中，使其與吸附的前驅物起反應，在元素M吸附到基板的狀態下使元素M以外的成分脫離，由此形成元素M和氧鍵合而成的層。
接著，將包括包含鋅的前驅物的源氣體引入反應室中，並使其吸附到元素M和氧鍵合而成的層上。接著，作為反應物將氧化劑引入反應室中，使其與吸附的前驅物起反應，在鋅吸附到基板的狀態下使鋅以外的成分脫離，由此形成鋅和氧鍵合而成的層。
藉由反復上述方法，可以在被形成面的層上作為氧化物半導體利用ALD法形成In-M-Zn氧化物。
在利用ALD法形成氧化物半導體的情況下，作為氧化劑可以使用臭氧(O 3)、氧(O 2)、水(H 2O)等。藉由使用不包含氫的臭氧(O 3)、氧(O 2)等作為氧化劑，可以減少混入到氧化物半導體中的氫量。
在上述中，較佳的是，在使前驅物吸附之後停止包括前驅物的源氣體的引入，在反應室中進行吹掃，然後從反應室排出剩餘的前驅物及反應生成物等。在上述中，較佳的是，在使吸附的前驅物與氧化劑起反應之後停止氧化劑的引入，在反應室中進行吹掃，然後從反應室排出剩餘的反應物及反應生成物等。
此外，在本說明書等的記載中，在沒有特別的記載的情況下，在作為反應物或氧化劑使用臭氧、氧、水時，它們還包括電漿狀態、自由基狀態及離子狀態而不侷限於氣體狀態或分子狀態。
第二層較佳為利用濺射法形成。
作為濺射法的靶材，可以使用In-M-Zn氧化物。例如，在利用濺射法形成金屬氧化物的情況下，作為濺射氣體可以使用氧或者氧和稀有氣體的混合氣體。此外，藉由提高濺射氣體所包含的氧的比例，可以增加沉積的氧化膜中的過量氧。
此外，有時相對於在形成時使用的沉積氣體整體的氧氣體的流量比例(以下，也稱為氧流量比)越高，越可以形成結晶性高的金屬氧化物。
在利用濺射法形成金屬氧化物的情況下，藉由在包含在濺射氣體中的氧的比例高於30%且為100%以下，較佳為70%以上且100%以下的條件下進行沉積，有時可以形成氧過剩型金屬氧化物。將氧過剩型金屬氧化物用於通道形成區域的電晶體可以得到較高的可靠性。注意，本發明的一個實施方式不侷限於此。藉由在包含在濺射氣體中的氧的比例為1%以上且30%以下，較佳為5%以上且20%以下的條件下進行沉積，形成氧缺乏型金屬氧化物。將氧缺乏型金屬氧化物用於通道形成區域的電晶體可以具有較高的場效移動率。
在利用濺射法形成金屬氧化物時，較佳為對基板進行加熱。藉由提高形成金屬氧化物時的基板溫度(載物台溫度)，有時可以形成結晶性高的金屬氧化物。在利用濺射法形成金屬氧化物時，基板加熱的溫度例如較佳為100℃以上且400℃以下，更佳為200℃以上且300℃以下。
藉由採用上述製造方法，可以減小形成在被形成面的層與金屬氧化物的介面的混合層的厚度，或者可以將形成在被形成面的層與金屬氧化物的介面的合金化區域減薄到觀察不到的程度。例如，合金化區域的厚度可以為0nm以上且3nm以下，較佳為0nm以上且2nm以下，更佳為0nm以上且1nm以下，進一步較佳為0nm以上且小於0.3nm。
此外，合金化區域的厚度有時可以藉由對該區域及其周邊利用SIMS或能量色散X射線分析法(EDX：Energy Dispersive X-ray Spectroscopy)進行組成的線分析來算出。
例如，以垂直於第一層的被形成面的方向為深度方向，對合金化區域及其周圍進行EDX的線分析。接著，在藉由該分析得到的相對於深度方向的各元素的定量值的分佈中，將是第一層的主要成分而不是將成為被形成面的層的主要成分的金屬(在第一層包含In時為In)的定量值達到半值的深度定義為上述區域與第一層的介面的深度(位置)。另外，是將成為被形成面的層的主要成分而不是第一層的主要成分的元素(例如Si)的定量值達到半值的深度定義為上述區域與將成為被形成面的層的介面的深度(位置)。藉由上述步驟，可以算出合金化區域的厚度。
在利用EDX分析觀察本發明的一個實施方式的氧化物半導體中的合金化區域的厚度的情況下，例如，其厚度為0nm以上且3nm以下，較佳為0nm以上且2nm以下，更佳為0nm以上且1nm以下，進一步較佳為0nm以上且小於0.3nm。
另外，例如當對形成在被形成面的氧化矽膜上的氧化物半導體進行SIMS分析時，以矽濃度達到氧化矽膜的濃度的最大值的50%的強度的深度為介面，並且以矽濃度減少到1.0×10 21atoms/cm 3、較佳為減少到5.0×10 20atoms/cm 3、更佳為減少到1.0×10 20atoms/cm 3的深度與介面之間的距離為厚度t。厚度t較佳為3nm以下，更佳為2nm以下。
藉由減小合金化區域的厚度，可以將厚度t設定為上述範圍的值。
此外，藉由減少合金化區域，可以在被形成面附近形成CAAC結構。在此，被形成面附近例如是指大致垂直於氧化物半導體的被形成面的方向上有大於0nm且為3nm以下、較佳為大於0nm且為2nm以下、更佳為1nm以上且2nm以下的區域。
注意，有時在使用TEM的觀察中可以確認到被形成面附近的CAAC結構。例如，在使用高解析度TEM觀察氧化物半導體的剖面時，在被形成面附近確認到在平行於被形成面的方向上排列為層狀的亮點。
另外，本發明的一個實施方式的氧化物半導體可以具有第一層、第一層上的第二層及第二層上的第三層的三層結構。
在氧化物半導體具有三層結構的情況下，該氧化物半導體可以藉由如下步驟製造：在被形成面上利用第一沉積方法形成第一層之後，利用第二沉積方法形成第二層，並且利用第一沉積方法形成第三層。
在上述氧化物半導體中，即使作為第一層及第三層使用不容易藉由形成單層形成CAAC結構的組成，由於結晶生長以第二層為核產生，因此可以使包括第一層及第三層的氧化物半導體整體具有CAAC結構。或者，可以使包括第一層及第三層各自的至少一部分的區域至包括第二層的區域具有CAAC結構。
尤其是，在第一層及第三層的In含有率高的組成中也可以具有作為電晶體的半導體層合適的結晶性。在本發明的一個實施方式的氧化物半導體中，可以在增高In含有率來提高電晶體的開啟特性的同時採用結晶性高的CAAC結構來提高可靠性。
另外，第一層及第三層也可以使用具有與第二層相同的組成的金屬氧化物。藉由使用相同的組成，有時容易產生進行熱處理後的CAAC化。
因為第二層具有高結晶性，所以第三層可以以第二層的晶體為核或種而進行結晶生長。因此，即使在不使用容易賦予結晶性的沉積方法作為第三層的沉積方法的情況下，也可以使第三層晶化。在此，例如藉由使用覆蓋性比第二層高的沉積方法形成第三層，氧化物半導體可以在層整體上具有高結晶性和高覆蓋性的兩者。
此外，藉由設置第一層來減少被形成面的影響，第二層的結晶性得到提高，從而得到極為優異的結晶性。因此，可期待在以第二層為核或種而晶化的第三層中也形成結晶性極為優異的層。
注意，在將氧化物半導體用作電晶體的半導體層的情況下，有時氧化物半導體的最上層的第三層與閘極絕緣層接觸。藉由提高與閘極絕緣層接觸的層的結晶性，可以提高電晶體處於開啟狀態下的載子移動率。
第一層及第三層的結晶性以結晶性高的第二層為核或種而得到提高。明確而言，第一層的結晶性有時因沉積第二層時或沉積第三層後的熱處理而得到提高。另外，第三層的結晶性有時因沉積第三層時或沉積第三層後的熱處理而得到提高。此外，上述熱處理起到提高結晶性的輔助作用。
如此，在本發明的一個實施方式的氧化物半導體的製造方法中，可以以包含結晶性高的金屬氧化物(即為CAAC)的第二層為核或種提高其上下的金屬氧化物(在此，第一層及第三層)的結晶性。由此，可以提高氧化物半導體整體的結晶性。換言之，以第二層為核或種，使其上下的金屬氧化物固相生長，從而可以形成結晶性高的氧化物半導體。使用上述沉積方法形成的氧化物半導體，在此CAAC膜可以被稱為軸向生長(Axial Growth)CAAC (AG CAAC)。
在氧化物半導體中，具有CAAC結構的區域較佳為廣泛地存在於整個層中。第一層的具有CAAC結構的區域與第二層的具有CAAC結構的區域的晶體結合。第三層的具有CAAC結構的區域與第二層的具有CAAC結構的區域的晶體結合。由此，有時觀察不到第一層與第二層的邊界。另外，有時觀察不到第二層與第三層的邊界。有時可以表達為氧化物半導體為觀察不到明確介面的一個層。有時可以表達為氧化物半導體是單層。
在第一至第三層的每一個中，例如當使用高解析度TEM進行剖面觀察時，在具有CAAC結構的區域中確認到以平行於或大致平行於被形成面的方式排列的亮點。另外，第一層至第三層的每一個所具有的CAAC結構的c軸較佳為平行於或大致平行於氧化物半導體的被形成面或表面的法線方向。
此外，第一層或第三層的一部分有時不被晶化。
另外，在氧化物半導體具有三層結構的情況下，該氧化物半導體也可以藉由如下步驟製造：在被形成面上利用第一沉積方法形成第一層之後，利用第一沉積方法形成第二層，並且利用第二沉積方法形成第三層。
如上所述，藉由將In含有率高的金屬氧化物用於電晶體，可以提高電晶體的場效移動率。另一方面，In含有率高的金屬氧化物趨向於具有立方晶系晶體結構。於是，藉由將In含有率高的金屬氧化物用於與第三層接觸的第二層，可以形成反映第三層所包含的晶體的配向的晶體。
另外，第三層所包含的晶體與第二層所包含的晶體的晶格失配度較佳為小。由此，第二層中可以形成反映第三層所包含的晶體的配向的晶體。此時，例如在使用高解析度TEM觀察氧化物半導體的剖面時，在第二層中觀察到在平行於被形成面的方向上排列為層狀的亮點。
只要第三層所包含的晶體和第二層所包含的晶體的晶格失配度小，就對第二層的晶體結構沒有特別的限制。第二層的晶體結構可以為立方晶系、四方晶系、正交晶系、六方晶系、單斜晶系或三方晶系。
在上述結構中，典型的是，第一層可以為包含具有In:Ga:Zn=1:3:2[原子個數比]或其附近的組成的金屬氧化物或者氧化鎵的層，第二層可以為包含上述包含微量的元素M的金屬氧化物或者氧化銦的層，第三層可以為包含具有In:Ga:Zn=1:1:1[原子個數比]或其附近的組成的金屬氧化物的層。此時，第一層包含鎵。另外，在第一層包含具有In:Ga:Zn=1:3:2[原子個數比]或其附近的組成的金屬氧化物的情況下，在第一層中銦含有率比鎵含有率低。另外，第二層的銦含有率比第三層的銦含有率高。
在利用第一沉積方法形成第一層及第二層的情況下，較佳為以不暴露於大氣的方式連續地沉積第一層及第二層。藉由以不暴露於大氣的方式連續沉積第一層及第二層，可以提高生產率。此外，可以減少引入到第一層與第二層的介面及其附近的雜質(典型的是水分等)。
另外，第一層至第三層中的一個或多個也可以層疊包括組成不同的多個層。例如，第一層也可以藉由如下步驟製造：在利用第一沉積方法形成包含Ga含有率高的金屬氧化物的層之後，利用第一沉積方法形成包含In含有率高於該層的金屬氧化物的層。
較佳為在利用第一沉積方法形成層之後進行微波電漿處理。
在本說明書等中，微波是指具有300MHz以上且300GHz以下的頻率的電磁波。微波電漿處理例如是指使用包括利用微波生成高密度電漿的電源的裝置的處理。微波電漿處理也可以被稱為微波激發高密度電漿處理。
藉由在含氧氛圍下進行微波電漿處理，可以降低氧化物半導體230中的雜質濃度。作為雜質，尤其可以舉出氫及碳。注意，以上示出在含氧氛圍下對金屬氧化物進行微波電漿處理的結構，但是不侷限於此。例如，也可以在含氧氛圍下對設置在金屬氧化物附近的絕緣膜，更明確而言，對氧化矽膜進行微波電漿處理。此外，有時由於微波電漿處理中的熱而氧化物半導體的結晶性得到提高。
微波電漿處理較佳為在減壓下進行，壓力較佳為10Pa以上且1000Pa以下，更佳為50Pa以上且700Pa以下，進一步較佳為100Pa以上且400Pa以下。此外，處理溫度較佳為室溫(25℃)以上且750℃以下，更佳為300℃以上且500℃以下，可以為400℃以上且450℃以下。
在進行微波電漿處理時，也可以對基板進行加熱。基板的加熱溫度較佳為室溫(例如25℃)以上，100℃以上，200℃以上，300℃以上或400℃以上且500℃以下或450℃以下。
微波電漿處理例如可以使用氧氣體和氬氣體進行。例如，微波電漿處理中的氧流量比(O 2/(O 2+Ar))較佳為大於0%且為10%以下，更佳為0.5%以上且5%以下，進一步較佳為0.5%以上且3%以下，典型地較佳為1%。
藉由在含氧氛圍下進行微波電漿處理，可以使用微波或RF等高頻使氧氣體電漿化，因使氧氣體電漿化而產生的氧自由基可以作用於氧化物半導體。藉由電漿、微波或氧自由基等的作用，可以將氧化物半導體的氫進入氧空位中的缺陷(下面有時稱為V OH)分成氧空位和氫，從氧化物半導體去除作為雜質的氫。如此，可以減少包含在氧化物半導體中的V OH。此時，有時也可以去除與氧或氫等鍵合的碳。如此，藉由進行微波電漿處理，可以減少碳或氫等雜質。此外，藉由對在氧化物半導體中形成的氧空位供應上述氧自由基，可以進一步減少氧化物半導體中的氧空位。
另外，藉由進行微波電漿處理，可以提高利用第一沉積方法形成的層的結晶性。在此，說明藉由微波電漿處理提高氧化物半導體的結晶性的原理。首先，被微波激發的氧自由基等活性種到達氧化物半導體表面，發生該活性種與氧化物半導體中的氧的取代反應。此時，形成核或種。另外，引起核或種的橫向生長。另外，當被微波激發的活性種包含容易吸附到核或種的側面的氧(典型的是氧離子)時，上述橫向生長被促進，所以是較佳的。藉由進行微波電漿處理，發生核或種的形成以及核或種的橫向生長，氧化物半導體的結晶性得到提高。
另一方面，當微波電漿處理前存在的氧化物半導體中的部分氧與氧化物半導體中的氫起反應，即發生“2H+O→H 2O↑”的反應時，可以去除該氫作為H 2O(也稱為脫水化或脫氫化)。因為H 2O是阻礙結晶性提高的主要原因之一，所以較佳為從氧化物半導體中去除H 2O。去除氧化物半導體中的氫作為H 2O來降低氧化物半導體中的氫濃度，由此還可以促進結晶性的提高。另外，藉由增高微波電漿處理中的溫度，可以進一步降低氧化物半導體中的氫濃度。
另外，也可以在進行微波電漿處理之後以不暴露於大氣的方式連續進行加熱處理。加熱處理的溫度例如較佳為100℃以上且750℃以下，更佳為300℃以上且500℃以下，進一步較佳為400℃以上且450℃以下。
注意，也可以進行包含氧氣體的電漿處理代替微波電漿處理來提高結晶性。
當利用第一沉積方法形成的層的結晶性得到提高時，可以進一步提高形成在該層上的層的結晶性。因此，可以提高氧化物半導體整體的結晶性。
作為供應到氧化物半導體中的氧，有氧原子、氧分子、氧離子(帶電荷的氧原子或氧分子)及氧自由基(包含不成對電子的氧原子、氧分子或氧離子)等各種形態。注入到氧化物半導體的氧較佳為上述形態中的任一個或多個，尤其較佳為氧自由基。
另外，較佳為在形成氧化物半導體之後進行熱處理。藉由進行熱處理，可以提高氧化物半導體的結晶性。在此，熱處理不侷限於加熱處理。例如，也可以為在製程中施加的熱等。
熱處理的溫度例如可以為100℃以上且800℃以下，較佳為250℃以上且650℃以下，更佳為350℃以上且550℃以下。典型地，可以為400℃±25℃(375℃以上且425℃以下)。另外，處理時間可以為10小時以下，例如可以為1分鐘以上且5小時以下或者1分鐘以上且2小時以下。此外，在使用RTA裝置的情況下，處理時間例如可以為1秒鐘以上且5分鐘以下。藉由該熱處理，可以期待由利用第一沉積方法形成的第三層(換言之，利用ALD法形成的各具有結晶性的分子)填補利用第二沉積方法形成的第二層的CAAC結構中的原子級的結晶部的間隙。
對用於熱處理的加熱裝置沒有特別的限制，也可以為利用來自電阻發熱體等發熱體的熱傳導或熱輻射加熱被處理物的裝置。例如，可以使用電爐或如LRTA (Lamp Rapid Thermal Anneal：燈快速熱退火)裝置、GRTA (Gas Rapid Thermal Anneal：氣體快速熱退火)裝置等RTA (Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是利用從鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等的燈發射的光(電磁波)的輻射加熱被處理物的裝置。GRTA裝置是使用高溫氣體進行加熱處理的裝置。
藉由該熱處理製程，有時在利用第一沉積方法形成的第三層中，具有CAAC結構的該區域的結晶性得到提高。另外，在利用ALD法進行沉積後該區域只形成在上述第三層的下方時，有時該區域藉由該熱處理製程擴大到上方。就是說，藉由進行該熱處理，具有CAAC結構的區域有時形成在上述第三層整體。
另外，較佳為藉由該熱處理製程使利用第一沉積方法形成的第一層或第二層的至少一部分CAAC化。可期待：易於在利用第二沉積方法形成層時以上述第一層或第二層中形成的混合層為核或種發生CAAC化。較佳的是，上述第一層或第二層中的CAAC化的區域大，並擴大到被形成面附近。
另外，從上述第一層或第二層的上部向下部進行CAAC化，因此不受到被形成面的層的材料或結晶性的限制，該層附近也可以被CAAC化。例如，即使該層具有非晶結構，也可以提高上述第一層或第二層的結晶性。因此，本發明的一個實施方式的氧化物半導體的製造方法尤其適合於被形成面的層具有非晶結構的情況。
如上所述，藉由進行微波電漿處理和加熱處理中的一者或兩者，可以提高氧化物半導體整體的結晶性。另外，可以減少氧化物半導體中的雜質。藉由在氧化物半導體中的雜質濃度降低的狀態下進行結晶生長，可以進一步提高結晶性。
藉由提高氧化物半導體的結晶性，使用氧化物半導體的電晶體的半導體層的電阻增加得到抑制或者電晶體的初始特性(尤其是通態電流)得到提高，由此可以期待實現適合於高速驅動的電晶體。此外，可以提高電晶體的可靠性並提高通態電流。
另外，微波電漿處理和加熱處理中的一者或兩者既可以在氧化物半導體上直接進行，又可以在氧化物半導體上形成絕緣膜等之後進行。
在沉積第一層之前或者在利用第一沉積方法形成第一層或第二層之後，也可以進行對該第一層或第二層供應氧的處理。由此，可以利用該處理之後施加的熱等對氧化物半導體供應氧。
作為供應氧的處理，例如可以舉出含氧氛圍下的加熱處理或者含氧氛圍下的電漿處理(包括微波電漿處理)等。或者，也可以藉由利用濺射法在含氧氛圍下沉積氧化物膜(較佳為金屬氧化物膜)對利用第一沉積方法形成的第一層或第二層供應氧。所沉積的氧化物膜既可以立即被去除，又可以殘留。在所沉積的氧化物膜殘留的情況下，可以將該氧化物膜用作設置在上述第一層或第二層上的層(第二層或第三層)。另外，作為含氧氛圍，除了氧氣體(O 2)以外，還包括臭氧(O 3)或一氧化二氮(N 2O)等具有含氧化合物氣體的氛圍。另外，電漿處理中的基板溫度為室溫(25℃)以上且450℃以下。
本發明的一個實施方式的氧化物半導體在層整體上具有高結晶性。因此，在氧化物半導體中有時確認不到第一層至第三層中的層疊膜之間的邊界。尤其是，在進行熱處理之後，有時難以確認層疊的膜之間的邊界。例如，可以使用剖面TEM、剖面STEM(掃描穿透式電子顯微鏡)等確認是否有層疊膜之間的邊界。
此外，與利用一種沉積方法形成的CAAC結構的氧化物半導體相比，上述利用兩種沉積方法形成的具有CAAC結構的氧化物半導體的膜的相對介電常數、膜密度和膜硬度中的任一個或多個有時更高。
藉由將上述利用兩種沉積方法形成的具有CAAC結構的氧化物半導體用於電晶體的通道形成區域，可以實現具有優異特性的電晶體(例如，通態電流大的電晶體、場效移動率高的電晶體、S值小的電晶體、頻率特性(也稱為f特性)高的電晶體、可靠性高的電晶體等)。
另外，本發明的一個實施方式的氧化物半導體有時可以藉由利用第一沉積方法與微波電漿處理和加熱處理中的一者或兩者來製造。換言之，有時可以不利用第二沉積方法製造本發明的一個實施方式的氧化物半導體。例如，藉由在利用第一沉積方法形成第一層之後進行微波電漿處理和加熱處理中的一者或兩者，可以提高該第一層的結晶性。因此，可以以該第一層為核或種提高利用第一沉積方法形成在第一層上的第二層的結晶性。另外，藉由在形成該第二層之後進行微波電漿處理和加熱處理中的一者或兩者，可以提高氧化物半導體的結晶性。因此，可以在氧化物半導體中形成CAAC結構。
如上所述，在不利用第二沉積方法的製造方法中，也可以以利用第一沉積方法形成的第一層為核或種使上方的氧化物半導體固相生長，來形成結晶性高的氧化物半導體。利用上述沉積方法形成的氧化物半導體也可以稱為AG CAAC。
另外，在氧化物半導體具有兩層以上的疊層結構的情況下，也可以藉由利用一種沉積方法形成金屬氧化物來製造氧化物半導體。在氧化物半導體具有第一層和第一層上的第二層的兩層結構的情況下，例如藉由利用濺射法依次形成第一層和第二層，可以製造該氧化物半導體。由於濺射法的沉積速度比ALD法快，所以可以提高生產率。另外，例如，當氧化物半導體具有第一層、第一層上的第二層及第二層上的第三層的三層結構時，也可以利用濺射法形成第一層至第三層。再者，第一層至第三層的一部分也可以利用ALD法沉積。例如，也可以利用ALD法沉積第二層和第三層中的一者或兩者。
[電晶體的氧化物半導體] 本實施方式的氧化物半導體可以被用作電晶體的半導體層。
可以將本實施方式的氧化物半導體用作實施方式1中說明的各電晶體所包括的氧化物半導體230等。例如，可以將第一層用作氧化物半導體230a，將第二層用作氧化物半導體230b，將第三層用作氧化物半導體230c。另外，被形成面的層相當於實施方式1中說明的絕緣體224。
本實施方式的氧化物半導體較佳為具有CAAC結構。在具有CAAC結構的氧化物半導體中，在結晶部中金屬原子在平行於或大致平行於被形成面的方向上排列為層狀。
可以推測具有CAAC結構的氧化物半導體呈現電流各向異性。例如，在IGZO結晶中，電流與沿c軸方向流動相比更易於沿a軸方向流動。換言之，可以推測在具有CAAC結構的氧化物半導體中電流與沿縱向流動相比更易於沿橫向流動。
在上述實施方式所說明的半導體裝置中，氧化物半導體230中的金屬原子在平行於或大致平行於被形成面的方向上排列為層狀。此外，也可以表達為CAAC結構的a-b面在平行於或大致平行於被形成面的方向上設置。藉由採用這種結構，可以在電晶體的通道中沿電流流動的方向設置CAAC結構的a-b面。由此，可以增大電晶體的通態電流。
在將本實施方式的氧化物半導體用作電晶體的半導體層的情況下，氧化物半導體的厚度例如較佳為3nm以上且200nm以下，更佳為3nm以上且100nm以下，更佳為5nm以上且100nm以下，更佳為10nm以上且100nm以下，更佳為10nm以上且70nm以下，更佳為15nm以上且70nm以下，更佳為15nm以上且50nm以下，更佳為20nm以上且50nm以下。此外，在用於更微型的半導體裝置的電晶體中，氧化物半導體的厚度較佳為1nm以上且20nm以下，較佳為3nm以上且15nm以下，較佳為5nm以上且12nm以下，較佳為5nm以上且10nm以下。另外，電晶體的通道形成區域中的氧化物半導體的平均厚度例如較佳為2nm以上且15nm以下。
第一層的厚度例如較佳為0.5nm以上且50nm以下，更佳為0.5nm以上且30nm以下，更佳為0.5nm以上且20nm以下，更佳為1nm以上且50nm以下，更佳為1nm以上且30nm以下，更佳為1nm以上且20nm以下，更佳為2nm以上且20nm以下。另外，第一層更佳為0.5nm以上且3nm以下。
另外，第一層較佳為具有厚度為0.1nm以上且3nm以下的區域，更佳為具有厚度為0.1nm以上且2nm以下的區域。或者，更佳為具有厚度為0.5nm以上且3nm以下的區域，進一步較佳為具有厚度為0.5nm以上且2nm以下的區域。
第二層的厚度例如較佳為200nm以下。此外，當第二層呈層狀時，該厚度例如較佳為1nm以上且200nm以下，更佳為1nm以上且100nm以下，進一步較佳為2nm以上且100nm以下。
或者，在第二層能夠起到晶核作用的情況下有時第二層不以層狀存在而成為島狀區域的集合體。在這種情況下，例如第二層所包括的島狀區域分散地存在。
第三層的厚度的較佳為範圍可以參照第一層的厚度的說明。
[氧化物半導體中的雜質] 在此，說明氧化物半導體中的各雜質的影響。
如上述實施方式中說明，在作為半導體層使用氧化物半導體的電晶體中，當在氧化物半導體的通道形成區域中存在氧空位(V O)及雜質時，有時電特性容易變動而可靠性下降。因此，為了使OS電晶體的電特性穩定，降低氧化物半導體中的雜質濃度是有效的。為了降低氧化物半導體中的雜質濃度，較佳為還降低附近膜中的雜質濃度。作為雜質，可以舉出氫、碳、氮等。注意，氧化物半導體中的雜質例如是指構成氧化物半導體的主要成分之外的元素。例如，濃度低於0.1atomic%的元素可以說是雜質。
在氧化物半導體包含第14族元素之一的矽或碳時，在氧化物半導體中形成缺陷態。由此，將利用SIMS測得的氧化物半導體的通道形成區域中的碳濃度設定為1×10 20atoms/cm 3以下，較佳為5×10 19atoms/cm 3以下，更佳為3×10 19atoms/cm 3以下，更佳為1×10 19atoms/cm 3以下，更佳為3×10 18atoms/cm 3以下，進一步較佳為1×10 18atoms/cm 3以下。此外，將利用SIMS測得的氧化物半導體的通道形成區域中的矽濃度設定為1×10 20atoms/cm 3以下，較佳為5×10 19atoms/cm 3以下，更佳為3×10 19atoms/cm 3以下，更佳為1×10 19atoms/cm 3以下，更佳為3×10 18atoms/cm 3以下，進一步較佳為1×10 18atoms/cm 3以下。
此外，當氧化物半導體包含氮時，產生作為載子的電子，使載子濃度增高，而容易被n型化。其結果是，將包含氮的氧化物半導體用於半導體的電晶體容易具有常開啟特性。或者，在氧化物半導體包含氮時，有時形成陷阱態。其結果是，有時電晶體的電特性不穩定。因此，將利用SIMS測得的氧化物半導體的通道形成區域中的氮濃度設定為1×10 20atoms/cm 3以下，較佳為5×10 19atoms/cm 3以下，更佳為1×10 19atoms/cm 3以下，更佳為5×10 18atoms/cm 3以下，更佳為1×10 18atoms/cm 3以下，進一步較佳為5×10 17atoms/cm 3以下。
此外，包含在氧化物半導體中的氫與鍵合於金屬原子的氧起反應生成水，因此有時形成氧空位。當氫進入該氧空位時，有時產生作為載子的電子。此外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，使用包含氫的氧化物半導體的電晶體容易具有常開啟特性。由此，較佳為儘可能減少氧化物半導體的通道形成區域中的氫。明確而言，將利用SIMS測得的氧化物半導體的通道形成區域中的氫濃度設定低於1×10 20atoms/cm 3，較佳為低於5×10 19atoms/cm 3，更佳為低於1×10 19atoms/cm 3，進一步較佳為低於5×10 18atoms/cm 3，更進一步較佳為低於1×10 18atoms/cm 3，還進一步較佳為低於1×10 17atoms/cm 3。
此外，當氧化物半導體包含鹼金屬或鹼土金屬時，有時形成缺陷態而產生載子。因此，使用包含鹼金屬或鹼土金屬的氧化物半導體的電晶體容易具有常開啟特性。由此，將利用SIMS測得的氧化物半導體的通道形成區域中的鹼金屬或鹼土金屬的濃度設定為1×10 18atoms/cm 3以下，較佳為2×10 16atoms/cm 3以下。
藉由將雜質被充分降低的氧化物半導體用於電晶體的通道形成區域，可以使電晶體具有穩定的電特性。
本實施方式可以與其他實施方式適當地組合。此外，在本說明書中，在一個實施方式中示出多個結構例子的情況下，可以適當地組合該結構例子。
實施方式3 在本實施方式中，說明本發明的一個實施方式的記憶體裝置的工作方法的一個例子。下面所示的記憶單元可以使用實施方式1中示出的包含鐵電體的電晶體。
[鐵電體的遲滯特性] 鐵電體具有遲滯特性。圖18是示出鐵電體的遲滯特性的一個例子的圖。遲滯特性可以藉由使用鐵電體的電容器(鐵電電容器)測量。在圖18中，橫軸表示施加到鐵電體的電壓(電場)。該電壓是鐵電電容器的一個電極與另一個電極的電位差。此外，該電位差除以鐵電體的厚度時可以得到電場強度。
在圖18中，縱軸表示鐵電體的極化。在極化為正時，鐵電體中的正電荷偏於電容器的一個電極一側，負電荷偏於電容器的另一個電極一側。另一方面，在極化為負時，鐵電體中的負電荷偏於電容器的一個電極一側，正電荷偏於電容器的另一個電極一側。
另外，圖18的圖表的縱軸所示的極化在負電荷偏於電容器的一個電極一側且正電荷偏於電容器的另一個電極一側時也可以為正，並且在正電荷偏於電容器的一個電極一側且負電荷偏於電容器的另一個電極一側時也可以為負。
如圖18所示，鐵電體的遲滯特性可以以曲線651及曲線652表示。將曲線651與曲線652的交點的電壓稱為飽和極化電壓+VSP(也稱為“+VSP”)及飽和極化電壓 -VSP(也稱為“-VSP”)。可以說+VSP和-VSP的極性不同。
當在對鐵電體施加-VSP以下的電壓之後提高施加到鐵電體的電壓時，鐵電體的極化根據曲線651增加。另一方面，當在對鐵電體施加+VSP以上的電壓之後降低施加到鐵電體的電壓時，鐵電體的極化根據曲線652減少。注意，有時將+VSP稱為“正飽和極化電壓”或“第一飽和極化電壓”。此外，有時將-VSP稱為“負飽和極化電壓”或“第二飽和極化電壓”。第一飽和極化電壓的絕對值及第二飽和極化電壓的絕對值既可以相同又可以不同。
將鐵電體的極化根據曲線651變化時的極化為0的電壓稱為矯頑電壓+Vc。另外，將鐵電體的極化根據曲線652變化時的極化為0的電壓稱為矯頑電壓-Vc。+Vc的值及-Vc的值為+VSP與-VSP之間的值。注意，有時將+Vc稱為“正的矯頑電壓”或“第一矯頑電壓”且將-Vc稱為“負的矯頑電壓”或“第二矯頑電壓”。第一矯頑電壓的絕對值及第二矯頑電壓的絕對值既可以相同又可以不同。
此外，不對鐵電體施加電壓時(電壓為0V時)的極化的最大值被稱為“剩餘極化+Pr”或“剩餘極化Pr1”，最小值被稱為“剩餘極化-Pr”或“剩餘極化Pr2”。此外，剩餘極化+Pr與剩餘極化-Pr之差的絕對值被稱為“剩餘極化2Pr”。剩餘極化2Pr越大，極化反轉所引起的鐵電電容器的電容值的變動幅度越大。因此，剩餘極化2Pr越大越好。
[鐵電體的極化與Id-Vg特性的關係] 接著，說明對電晶體設置包含鐵電體的電容器的結構。下面，對電容器620所具有的鐵電體的極化與電晶體610的Id-Vg特性的關係進行說明。
圖19A和圖19B是包括電晶體610及作為鐵電電容器的電容器620的半導體裝置600的等效電路圖。電容器620包括兼用作電晶體610的閘極的電極663、與佈線WL連接的電極668以及它們之間的絕緣層667。電晶體610包括電極663、與佈線BL連接的電極660以及與佈線SL連接的電極655。電極660被用作源極電極和汲極電極中的一個，電極655被用作源極電極和汲極電極中的另一個。絕緣層667被用作鐵電層。圖19A及圖19B示意性地示出絕緣層667的極化。另外，電極663也可以稱為節點FN。
半導體裝置600對應於包括實施方式1的圖3E所示的絕緣體250及導電體252的半導體裝置，電容器620的絕緣層667對應於圖3E所示的絕緣體250d2。注意，以下說明電晶體610的閘極與作為鐵電電容器的電容器620連接的結構，但是本發明不侷限於此。如圖19C所示，也可以採用在半導體裝置600中不設置電容器620而將作為鐵電體的絕緣層667設置為電晶體610的閘極絕緣層的結構(也可以稱為FeFET)。在此，電晶體610的電極663與佈線WL連接。圖19C所示的半導體裝置600對應於設置有實施方式1的圖3A至圖3D所示的絕緣體250的電晶體200。下面，也可以將以下所示的工作原理及工作方法用於圖19C所示的半導體裝置600。
圖19D是說明源極與汲極間的電壓(也稱為“汲極電壓”或“Vd”)為恆定時的電晶體610的Id-Vg特性的圖。圖19D的橫軸表示源極與閘極之間的電壓(也稱為“閘極電壓”或“Vg”)，縱軸表示流過源極與汲極之間的電流(也稱為“汲極電流”或“Id”)。
在圖19D中，特性690示出在構成電容器620的絕緣層667中不發生極化時的電晶體610的Id-Vg特性。
在圖19D中，特性691示出絕緣層667的極化為剩餘極化Pr1時的Id-Vg特性。另外，圖19A是示出特性691中的構成電容器620的絕緣層667的極化的示意圖。
由於剩餘極化Pr1為正極化，所以在節點FN中產生正電壓。因此，特性690的Id-Vg特性向Vg的負向漂移而成為特性691。就是說，電晶體610的臨界電壓向Vg的負向漂移。
在圖19D中，特性692示出絕緣層667的極化為剩餘極化Pr2時的Id-Vg特性。另外，圖19B是示出特性692中的構成電容器620的絕緣層667的極化的示意圖。
由於剩餘極化Pr2為負極化，所以在節點FN中產生負電壓。因此，特性690的Id-Vg特性向Vg的正向漂移而成為特性692。就是說，電晶體610的臨界電壓向Vg的正向漂移。
如圖19A至圖19C所示，可以根據作為鐵電層的絕緣層667的極化改變電晶體610的Id-Vg特性。換言之，藉由控制絕緣層667的極化，可以控制電晶體610的臨界電壓。因此，包括電晶體610及電容器620的半導體裝置600可以被用作能夠保持二值資料的記憶單元。
例如，在對用作記憶單元的半導體裝置600寫入資料“0”或“1”的二值資料的情況下，在寫入資料“1”時將絕緣層667的極化設定為剩餘極化Pr1，在寫入資料“0”時將絕緣層667的極化設定為剩餘極化Pr2，即可。被寫入資料“1”的半導體裝置600的Id-Vg特性成為特性691。另外，被寫入資料“0”的半導體裝置600的Id-Vg特性成為特性692。
接著，說明半導體裝置600的擦除工作、寫入工作、保持工作以及讀出工作。
＜擦除工作＞ 在將資料寫入到用作記憶單元的半導體裝置600之前，需要擦除資料。在本實施方式中，作為擦除工作，進行對半導體裝置600寫入資料“0”的工作。換言之，將絕緣層667的極化設定為剩餘極化Pr2。
圖20A是用來說明擦除工作的時序圖。圖20B是示出期間T11的半導體裝置600的狀態的電路圖。注意，在電路圖等中，為了容易理解佈線等的電位，有時以與佈線等相鄰的方式附上表示該佈線的電位的符號。另外，有時對發生電位變化的佈線等以帶框的形式記載表示電位的符號。
在期間T11，對佈線WL供應電位L，對佈線BL及佈線SL供應電位H。
另外，在佈線WL與佈線BL之間以及佈線WL與佈線SL之間，電晶體610的閘極電容與電容器620串聯連接。施加到電容器620的電壓取決於電晶體610的閘極電容和電容器620的電容比。在本實施方式中，電晶體610的閘極電容與電容器620的電容比為1:1。因此，電位H與電位L的電位差為VSP的絕對值的2倍以上。另外，為了使絕緣層667的極化成為剩餘極化Pr2，對佈線BL及佈線SL供應電位H，對佈線WL供應電位L。電位H高於電位L。
例如，當電位COM為參考電位(0V)時，電位H為高於電位COM的電位且電位H與電位COM的電位差為+VSP的電位，即可。同樣地，電位L為低於電位COM的電位且電位L與電位COM的電位差為-VSP的電位，即可。
在上述條件下，對佈線WL供應電位L，對佈線BL及佈線SL供應電位H，由此電容器620被施加-VSP。接著，在期間T12，向佈線WL、佈線BL及佈線SL供應0V。也就是說，使佈線WL、佈線BL及佈線SL具有相同電位。
在期間T12，絕緣層667的極化成為剩餘極化Pr2(參照圖18)。如上所述，由於剩餘極化Pr2為負極化，所以在節點FN中產生負電壓。因此，特性690的Id-Vg特性向Vg的正向漂移而成為特性692。就是說，電晶體610的臨界電壓向Vg的正向漂移(參照圖19D)。
在期間T13，將電位RL供應到佈線WL。關於電位RL，將在保持工作的說明中進行詳細說明。注意，也可以省略期間T12，在期間T11之後進行期間T13。藉由經過期間T11，即使省略期間T12，在節點FN中也產生負電壓。
＜寫入工作＞ 接著，說明對用作記憶單元的半導體裝置600寫入資料“1”的工作。圖21A是用來說明寫入工作的時序圖。圖21B是示出期間T21的半導體裝置600的狀態的電路圖。
在期間T11進行擦除工作之後，在期間T21對佈線WL供應電位H，對佈線BL及佈線SL供應電位L。由此，電容器620被施加+VSP，絕緣層667的極化沿著曲線651變化(參照圖18)。接著，在期間T22，對佈線WL、佈線BL及佈線SL供應0V。也就是說，使佈線WL、佈線BL及佈線SL具有相同電位。
在期間T22，絕緣層667的極化成為剩餘極化Pr1(參照圖18)。如上所述，由於剩餘極化Pr1為正極化，所以在節點FN中產生正電壓。因此，特性690的Id-Vg特性向Vg的負向漂移而成為特性691。換言之，電晶體610的臨界電壓向Vg的負向漂移(參照圖19D)。
如此，可以對半導體裝置600寫入資料“1”。另外，由於電容器620是鐵電電容器，所以即使停止對半導體裝置600供應電力作為鐵電體的絕緣層667也維持極化。因此，即使停止對半導體裝置600供應電力，寫入到半導體裝置600的資料也被保持。因此，半導體裝置600用作非揮發性記憶單元。
對半導體裝置600寫入資料“0”的工作與上述擦除工作相同。因此，不需要在擦除工作之後進行寫入資料“0”的工作。
＜保持工作＞ 在對半導體裝置600寫入資料之後，在期間T23，對佈線WL供應電位RL。電位RL是即使電晶體610的Id-Vg特性為特性691也使電晶體610處於關閉狀態的電位(參照圖19D)。因此，電位RL為低於特性691的臨界電壓的電位即可。另外，為了不容易產生絕緣層667的極化變化，將電位RL設定為施加到電容器620的電壓成為矯頑電壓-Vc以上的電壓。
較佳為在寫入工作結束後直到進行讀出工作為止佈線WL的電位為電位RL。藉由將佈線WL的電位設定為電位RL，電晶體610確實地處於關閉狀態，由此半導體裝置600的功耗得到降低。另外，當將半導體裝置600配置為矩陣狀而構成記憶單元陣列時，可以防止對其他記憶單元(半導體裝置600)的讀出工作的干涉。因此，可以提高包括記憶單元陣列的記憶體裝置的可靠性。
注意，也可以省略期間T22，在期間T21之後進行期間T23。
＜讀出工作＞ 接著，說明用作記憶單元的半導體裝置600所保持的資料的讀出工作。圖22A是用來說明讀出工作的時序圖。圖22B是示出期間T31的半導體裝置600的狀態的電路圖。
在本實施方式中，說明保持資料“1”的半導體裝置600的讀出工作。
在期間T31，將電位H預充電到佈線BL。也就是說，在將佈線BL的電位設定為電位H之後，使佈線BL處於浮動狀態(從任何地方都沒有電力供應的狀態)。另外，佈線SL被供應電位COM。
接著，在期間T32，對佈線WL供應作為讀出電位的電位RH。電位RH為特性691的臨界電壓以上且低於特性692的臨界電壓的電位。另外，為了不容易產生絕緣層667的極化變化，將電位RH設定為施加到電容器620的電壓成為矯頑電壓+Vc以下的電壓。
當在半導體裝置600中保持資料“1”時，在對佈線WL供應電位RH的情況下電晶體610處於開啟狀態，電流Id1流過源極與汲極間(參照圖19D)。因此，佈線BL與佈線SL處於導通狀態，浮動狀態的佈線BL的電位變至電位COM。
在對佈線WL供應電位RH之後佈線BL的電位發生變化時，可以判斷資料“1”被寫入到半導體裝置600。另外，當判斷即使對佈線WL供應電位RH佈線BL的電位也不變時，可以判定資料“0”被寫入到半導體裝置600。
在讀出工作結束之後，在期間T33對佈線WL供應電位RL。藉由將電位RH設定為施加到電容器620的電壓成為矯頑電壓+Vc以下的電壓，構成電容器620的絕緣層667的極化不容易變化。因此，可以實現半導體裝置600的非破壞讀出。
注意，鐵電體的遲滯特性根據材料、結構及製造方法而變化。因此，電位RH較佳為使施加到電容器620的電壓達到矯頑電壓+Vc的0.8倍以下、更佳為0.6倍以下的電壓。另外，電位RL較佳為使施加到電容器620的電壓達到矯頑電壓-Vc的0.8倍以上、更佳為0.6倍以上的電壓。
以上是記憶體裝置的工作方法的說明。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式4 在本實施方式中，說明根據本發明的一個實施方式的半導體裝置的半導體裝置900。半導體裝置900可以被用作記憶體裝置。
圖23示出半導體裝置900的結構例子的方塊圖。圖23所示的半導體裝置900包括驅動電路910及記憶體陣列920。記憶體陣列920包括一個以上的記憶單元950。圖23示出記憶體陣列920包括配置為矩陣狀的多個記憶單元950的例子。
可以將實施方式1所示的電晶體用於記憶單元950。藉由使用上述電晶體，可以提高記憶體裝置的工作速度。並且，可以實現記憶體裝置的微型化及高積體化。此外，可以增大記憶體裝置的單位面積的容量。
驅動電路910包括PSW931(功率開關)、PSW932及週邊電路915。週邊電路915包括週邊電路911、控制電路912(Control Circuit)及電壓生成電路928。
在半導體裝置900中，根據需要可以適當地取捨各電路、各信號及各電壓。或者，也可以增加其它電路或其它信號。信號BW、信號CE、信號GW、信號CLK、信號WAKE、信號ADDR、信號WDA、信號PON1、信號PON2為從外部輸入的信號，信號RDA為輸出到外部的信號。信號CLK為時脈信號。
此外，信號BW、信號CE及信號GW為控制信號。信號CE為晶片賦能信號，信號GW為全局寫入賦能信號，信號BW為位元組寫入賦能信號。信號ADDR為位址信號。信號WDA為寫入資料，信號RDA為讀出資料。信號PON1、PON2為電源閘控控制用信號。此外，信號PON1、PON2也可以在控制電路912中生成。
控制電路912為具有控制半導體裝置900的整體工作的功能的邏輯電路。例如，控制電路912對信號CE、信號GW及信號BW進行邏輯運算來決定半導體裝置900的工作模式(例如，寫入工作、讀出工作)。或者，控制電路912生成週邊電路911的控制信號，以執行上述工作模式。
電壓生成電路928具有生成負電壓的功能。信號WAKE具有控制對電壓生成電路928輸入信號CLK的功能。例如，當信號WAKE被施加H位準的信號時，信號CLK被輸入到電壓生成電路928，電壓生成電路928生成負電壓。
週邊電路911是用來對記憶單元950進行資料的寫入及讀出的電路。週邊電路911包括行解碼器941、列解碼器942、行驅動器923、列驅動器924、輸入電路925、輸出電路926及感測放大器927。
行解碼器941及列解碼器942具有對信號ADDR進行解碼的功能。行解碼器941是用來指定要訪問行的電路，列解碼器942是用來指定要訪問列的電路。行驅動器923具有選擇由行解碼器941指定的行的功能。列驅動器924具有如下功能：將資料寫入記憶單元950的功能；從記憶單元950讀出資料的功能；保持所讀出的資料的功能等。
輸入電路925具有保持信號WDA的功能。輸入電路925中保持的資料輸出到列驅動器924。輸入電路925的輸出資料是寫入記憶單元950的資料(Din)。列驅動器924從記憶單元950讀出的資料(Dout)被輸出至輸出電路926。輸出電路926具有保持Dout的功能。此外，輸出電路926具有將Dout輸出到半導體裝置900的外部的功能。從輸出電路926輸出的資料為信號RDA。
PSW931具有控制向週邊電路915供給V DD的功能。PSW932具有控制向行驅動器923供給V HM的功能。在此，半導體裝置900的高電源電壓為V DD，低電源電壓為GND(地電位)。此外，V HM是用來使字線成為高位準的高電源電壓，高於V DD。利用信號PON1控制PSW931的開/關，利用信號PON2控制PSW932的開/關。在圖23中，週邊電路915中被供應V DD的電源域的個數為1，但是也可以為多個。此時，可以對各電源域設置功率開關。
參照圖24A至圖24H說明可用於記憶單元950的其他記憶單元的結構例子。
[DOSRAM] 圖24A示出DRAM的記憶單元的電路結構例子。在本說明書等中，將使用OS電晶體的DRAM稱為DOSRAM (Dynamic Oxide Semiconductor Random Access Memory：氧化物半導體動態隨機存取記憶體)。記憶單元951包括電晶體M1和電容器CA。
電晶體M1也可以包括前閘極(有時簡稱為閘極)及背閘極。此時，背閘極也可以與被供應恆定電位或信號的佈線連接。此外，前閘極與背閘極也可以連接。
電晶體M1的第一端子與電容器CA的第一端子連接，電晶體M1的第二端子與佈線BIL連接，電晶體M1的閘極與佈線WOL連接。電容器CA的第二端子與佈線CAL連接。
佈線BIL被用作位元線，佈線WOL被用作字線。佈線CAL被用作用來對電容器CA的第二端子施加指定電位的佈線。在資料的寫入及讀出中，較佳為對佈線CAL施加低位準電位(有時稱為參考電位)。
對佈線WOL施加高位準電位來使電晶體M1變為導通狀態而使佈線BIL與電容器CA的第一端子連接，由此進行資料的寫入及讀出。
此外，可用作記憶單元950的記憶單元不侷限於記憶單元951，也可以改變電路結構。例如，也可以採用圖24B所示的記憶單元952的結構。記憶單元952是不包括電容器CA及佈線CAL的情況的例子。電晶體M1的第一端子處於電浮動狀態。
在記憶單元952中，藉由電晶體M1寫入的電位保持在虛線所示的第一端子與閘極之間的電容(也稱為寄生電容)中。藉由採用這種結構，可以大幅度地簡化記憶單元的結構。
作為電晶體M1，較佳為使用實施方式1所示的OS電晶體。藉由使用實施方式1所示的OS電晶體，可以提高記憶體裝置的工作速度。並且，可以減少記憶單元的佔有面積。此外，OS電晶體具有關態電流極小的特性。藉由作為電晶體M1使用OS電晶體，可以使電晶體M1的洩漏電流變得非常小。也就是說，可以利用電晶體M1長時間保持寫入資料，由此可以降低記憶單元的更新頻率。此外，可以省略記憶單元的更新工作。此外，由於洩漏電流非常小，所以可以在記憶單元951及記憶單元952中保持多值資料或類比資料。
在此，參照圖25說明DOSRAM的結構的一個例子。在圖25中，X方向平行於圖示的電晶體的通道寬度方向，Y方向垂直於X方向，Z方向垂直於X方向及Y方向。
如圖25所示，記憶單元951包括電晶體M1及電容器CA。電晶體M1上設置有絕緣體284。絕緣體284可以使用可用於絕緣體216的絕緣體。注意，電晶體M1具有與實施方式1所示的電晶體200相同的結構，對相同的組件附加相同的元件符號。電晶體200的詳細內容可以參照實施方式1。另外，以與電晶體M1的源極電極和汲極電極中的一個(導電體242b)接觸的方式設置導電體240b(導電體240b1及導電體240b2)。導電體240b在Z方向上延伸並被用作佈線BIL。另外，電晶體200的導電體260在X方向上延伸並被用作佈線WOL。
電容器CA包括導電體242a上的導電體453、導電體453上的絕緣體454以及絕緣體454上的導電體460(導電體460a及導電體460b)。
導電體453、絕緣體454及導電體460的每一個的至少一部分配置在設置於絕緣體271a、絕緣體275、絕緣體280、絕緣體282、絕緣體283及絕緣體285中的開口部的內側。導電體453、絕緣體454及導電體460的每一個的端部至少位於絕緣體283上，較佳為位於絕緣體285上。絕緣體454以覆蓋導電體453的端部的方式設置。由此，可以使導電體453與導電體460電絕緣。
設置於絕緣體271a、絕緣體275、絕緣體280、絕緣體282、絕緣體283及絕緣體285中的開口部的深度越深(也就是說，使絕緣體271a、絕緣體275、絕緣體280、絕緣體282、絕緣體283及絕緣體285中的一個或多個的厚度變大)電容器CA的靜電電容可以越大。藉由增大電容器CA的單位面積的靜電電容，可以實現記憶體裝置的微型化或高積體化。
導電體453具有用作電容器CA的一個電極(下部電極)的區域。絕緣體454具有用作電容器CA的介電質的區域。導電體460具有用作電容器CA的另一個電極(上部電極)的區域。此外，可以將導電體460的頂部延伸並用作佈線CAL。電容器CA構成MIM(Metal-Insulator-Metal：金屬-絕緣體-金屬)電容器。
以與氧化物半導體230重疊的方式設置在氧化物半導體230上的導電體242a被用作與電容器CA的下部電極電連接的電極。
電容器CA所包括的導電體453及導電體460分別可以使用可用於導電體205或導電體260的各種導電體形成。導電體453及導電體460較佳為都利用ALD法或CVD法等覆蓋性高的沉積方法沉積。例如，作為導電體453可以使用利用ALD法或CVD法沉積的氮化鈦或氮化鉭。
導電體453的底面與導電體242a的頂面接觸。這裡，藉由作為導電體242a使用導電性良好的導電材料，可以降低導電體453與導電體242a的接觸電阻。
另外，作為導電體460a可以使用利用ALD法或CVD法沉積的氮化鈦，作為導電體460b可以使用利用CVD法沉積的鎢。在此，對絕緣體454的鎢的密接性充分高時，作為導電體460也可以使用利用CVD法沉積的鎢的單層結構。
電容器CA所包括的絕緣體454較佳為使用上述實施方式所說明的相對介電常數高(high-k)的材料。藉由使用這種high-k材料，可以以能夠抑制洩漏電流的程度增厚絕緣體454，並且可以充分確保電容器CA的靜電電容。另外，絕緣體454較佳為利用ALD法或CVD法等覆蓋性高的沉積方法沉積。
此外，較佳為將由上述材料構成的絕緣體層疊地使用，較佳為使用相對介電常數高(high-k)的材料與該相對介電常數高(high-k)的材料相比介電強度大的材料的疊層結構。例如，作為絕緣體454可以使用以氧化鋯、氧化鋁、氧化鋯的順序依次層疊的絕緣體。此外，例如，可以使用以氧化鋯、氧化鋁、氧化鋯、氧化鋁的順序依次層疊的絕緣體。此外，例如，可以使用以鉿鋯氧化物、氧化鋁、鉿鋯氧化物、氧化鋁的順序依次層疊的絕緣體。藉由將氧化鋁等介電強度比較大的絕緣體層疊地使用，提高介電強度，因此可以抑制電容器CA的靜電破壞。
此外，作為絕緣體454，也可以使用可具有鐵電性的材料。作為可具有鐵電性的材料，可以舉出氧化鉿、氧化鋯、鉿鋯氧化物(HfZrO X(X為大於0的實數))等金屬氧化物。此外，作為可具有鐵電性的材料，可以舉出對氧化鉿添加元素J1(在此，元素J1為選自鋯、矽、鋁、釓、釔、鑭、鍶等中的一個或多個)的材料。在此，可以適當地設定鉿的原子個數與元素J1的原子個數之比，例如，可以將鉿的原子個數與元素J1的原子個數之比設定為1:1或其附近。此外，作為可具有鐵電性的材料，可以舉出對氧化鋯添加元素J2(在此，元素J2為選自鉿、矽、鋁、釓、釔、鑭、鍶等中的一個或多個)的材料等。此外，可以適當地設定鋯的原子個數與元素J2的原子個數之比，例如，可以將鋯的原子個數與元素J2的原子個數之比設定為1:1或其附近。注意，在上述結構中，也可以使用鑭系元素代替鑭。此外，作為可具有鐵電性的材料，也可以使用鈦酸鉛(PbTiO X)、鈦酸鋇鍶(BST)、鈦酸鍶、鋯鈦酸鉛(PZT)、鉭酸鍶鉍(SBT)、鐵酸鉍(BFO)、鈦酸鋇等具有鈣鈦礦結構的壓電陶瓷。
此外，作為可具有鐵電性的材料，可以舉出包含元素M1、元素M2及氮的金屬氮化物。在此，元素M1為選自鋁、鎵、銦等中的一個或多個。此外，元素M2為選自硼、鈧、釔、鑭、鈰、釹、銪、鈦、鋯、鉿、釩、鈮、鉭、鉻等中的一個或多個。此外，可以適當地設定元素M1與元素M2的原子個數比。此外，包含元素M1及氮的金屬氧化物即便不包含元素M2也有時具有鐵電性。此外，作為可具有鐵電性的材料，可以舉出對上述金屬氮化物添加元素M3的材料。注意，元素M3為選自鎂、鈣、鍶、鋅、鎘等中的一個或多個。在此，可以適當地設定元素M1的原子個數、元素M2的原子個數與元素M3的原子個數之比。
此外，作為可具有鐵電性的材料，可以舉出SrTaO 2N、BaTaO 2N等鈣鈦礦型氧氮化物、κ型氧化鋁的GaFeO 3等。
注意，在上述說明中，雖然示出金屬氧化物及金屬氮化物的例子，但是不侷限於此。例如，也可以使用對上述金屬氧化物添加氮的金屬氧氮化物或者對上述金屬氮化物添加氧的金屬氮氧化物等。
此外，作為可具有鐵電性的材料，例如，可以使用由選自上述材料中的多個材料構成的混合物或化合物。此外，絕緣體454可以具有由選自上述所列舉的材料中的多個材料構成的疊層結構。注意，上述所列舉的材料等的晶體結構(特性)可能不僅根據沉積條件而且還根據各種製程等而發生變化，由此在本說明書等中，呈現鐵電性的材料不僅被稱為鐵電體，而且還被稱為可具有鐵電性的材料。
鐵電體為絕緣體，具有受到外加電場的作用而在內部發生極化，並在該電場為0時也保持極化的性質。因此，藉由使用將該材料用作介電體的電容器(以下，有時稱為鐵電電容器)，可以形成非揮發性記憶元件。使用鐵電電容器的非揮發性記憶元件有時被稱為FeRAM(Ferroelectric Random Access Memory：鐵電隨機存取記憶體)、鐵電記憶體等。例如，鐵電記憶體包括電晶體及鐵電電容器，電晶體的源極和汲極中的一個與鐵電電容器的一個端子電連接。由此，在作為電容器CA使用鐵電電容器的情況下，本實施方式所示的記憶體裝置被用作鐵電記憶體。
另外，鐵電性被認為是因為包含在鐵電層中的晶體的氧或氮受到外部電場來發生位移而呈現的。此外，呈現鐵電性被推定為依賴於包含在鐵電層中的晶體的結構。因此，為了使絕緣體454呈現鐵電性，絕緣體454需要包含晶體。尤其是，絕緣體454較佳為包含具有正交晶系晶體結構的晶體，由此呈現鐵電性。包含在絕緣體454中的晶體的晶體結構為選自等軸晶系、四方晶系、正交晶系、單斜晶系和六方晶系中的任何一個或多個即可。此外，絕緣體454也可以具有非晶結構。此時，絕緣體454也可以具有非晶結構和晶體結構的複合結構。
設置於絕緣體271a、絕緣體275、絕緣體280、絕緣體282、絕緣體283及絕緣體285中的開口部的深度越深(也就是說，使絕緣體271a、絕緣體275、絕緣體280、絕緣體282、絕緣體283及絕緣體285中的一個或多個的厚度變大)電容器CA的靜電電容可以越大。例如，藉由調節絕緣體285的厚度可以設定電容器CA的靜電電容。明確而言，將絕緣體285的厚度設定為50nm以上且250nm以下的範圍內，將上述開口部的深度設定為150nm以上且350nm以下左右，即可。藉由上述範圍內形成電容器CA，使電容器CA具有充分的靜電電容，且在層疊多個記憶單元的層的半導體裝置中，可以不使一個層的高度過度增高。在多個記憶單元的層的每一個中，可以使設置在各記憶單元中的電容器的靜電電容不同。在採用該結構時，例如，使設置在各記憶單元的層中的絕緣體285的厚度不同即可。
在配置有電容器CA的設置在絕緣體285等中的開口部，該開口部的側壁也可以垂直於或大致垂直於絕緣體222的頂面，也可以具有錐形形狀。藉由側壁具有錐形形狀，可以提高設置在絕緣體285等的開口部的導電體453等的覆蓋性，因此可以降低空洞等缺陷。
以與氧化物半導體230重疊的方式設置在氧化物半導體230上的導電體242b被用作與導電體240b電連接的佈線。例如，在圖25中，導電體242b的頂面及側端部與在Z方向上延伸的導電體240b電連接。
當導電體240b直接與導電體242b的頂面和側端部中的至少一個接觸時，不需要另行設置用於連接的電極，因此可以縮小記憶體陣列的佔有面積。此外，記憶單元的積體度得到提高，可以增大記憶體裝置的記憶容量。此外，導電體240b較佳為與導電體242b的頂面的一部分及側端部接觸。藉由導電體240b與導電體242b的多個面接觸，可以降低導電體240b與導電體242b的接觸電阻。
導電體240b設置在形成在絕緣體216、絕緣體221、絕緣體222、絕緣體224、絕緣體271b、絕緣體275、絕緣體280、絕緣體282、絕緣體283、絕緣體285及絕緣體284中的開口中。
此外，如圖25所示，較佳為以與導電體240b的側面接觸的方式設置絕緣體241b。明確而言，以與絕緣體216、絕緣體221、絕緣體222、絕緣體224、絕緣體271b、絕緣體275、絕緣體280、絕緣體282、絕緣體283、絕緣體285及絕緣體284的開口部的內壁接觸的方式設置絕緣體241b。此外，在該開口部的內側突出形成的氧化物半導體230的側面也形成有絕緣體241b。在此，導電體242b的至少一部分從絕緣體241b露出並與導電體240b接觸。也就是說，導電體240b以隔著絕緣體241b嵌入在上述開口部的內部的方式設置。
此外，如圖25所示，形成在導電體242b的下方的絕緣體241b的最上部較佳為位於導電體242b的頂面的下方。藉由採用該結構，導電體240b可以與導電體242b的側端部的至少一部分接觸。此外，形成在導電體242b的下方的絕緣體241b較佳為具有與氧化物半導體230的側面接觸的區域。藉由採用該結構，可以抑制絕緣體280等所包含的水、氫等雜質經過導電體240b混入到氧化物半導體230。
在配置有導電體240b及絕緣體241b的開口部，該開口部的側壁也可以垂直於或大致垂直於絕緣體222的頂面，也可以具有錐形形狀。藉由側壁具有錐形形狀，設置在該開口部中的絕緣體241b等的覆蓋性得到提高。
[NOSRAM] 圖24C示出2個電晶體1個電容器的增益單元型記憶單元的電路結構例子。記憶單元953包括電晶體M2、電晶體M3和電容器CB。在本說明書等中，有時包括將OS電晶體用作電晶體M2的增益單元型記憶單元的記憶體裝置被稱為NOSRAM(Nonvolatile Oxide Semiconductor RAM：氧化物半導體非揮發性隨機存取記憶體)。
電晶體M2的第一端子與電容器CB的第一端子連接，電晶體M2的第二端子與佈線WBL連接，電晶體M2的閘極與佈線WOL連接。電容器CB的第二端子與佈線CAL連接。電晶體M3的第一端子與佈線RBL連接，電晶體M3的第二端子與佈線SL連接，電晶體M3的閘極與電容器CB的第一端子連接。
佈線WBL被用作寫入位元線，佈線RBL被用作讀出位元線，佈線WOL被用作字線。佈線CAL被用作對電容器CB的第二端子施加預定電位的佈線。在進行資料的寫入時、正在保持資料保持時、在進行資料的讀出時，較佳為對佈線CAL施加低位準電位(有時稱為參考電位)。
對佈線WOL施加高位準電位來使電晶體M2變為導通狀態而使佈線WBL與電容器CB的第一端子連接，由此進行資料的寫入。明確地說，在電晶體M2處於導通狀態時，對佈線WBL施加對應於要記錄的資訊的電位來對電容器CB的第一端子及電晶體M3的閘極寫入該電位。然後，對佈線WOL施加低位準電位使電晶體M2變為非導通狀態，由此儲存電容器CB的第一端子的電位及電晶體M3的閘極的電位。
資料的讀出藉由對佈線SL施加預定的電位來進行。由於電晶體M3的源極-汲極間流過的電流及電晶體M3的第一端子的電位由電晶體M3的閘極的電位及電晶體M3的第二端子的電位決定，所以藉由讀出與電晶體M3的第一端子連接的佈線RBL的電位，可以讀出電容器CB的第一端子(或電晶體M3的閘極)所保持的電位。也就是說，可以從電容器CB的第一端子(或電晶體M3的閘極)所保持的電位讀出該記憶單元中寫入的資訊。
例如，也可以採用將佈線WBL與佈線RBL合為一個佈線BIL的結構。圖24D示出該記憶單元的電路結構例子。在記憶單元954中，將記憶單元953的佈線WBL與佈線RBL合為一個佈線BIL，電晶體M2的第二端子及電晶體M3的第一端子與佈線BIL連接。也就是說，記憶單元954將寫入位元線和讀出位元線合為一個佈線BIL工作。
圖24E所示的記憶單元955是省略記憶單元953中的電容器CB及佈線CAL的例子。另外，圖24F所示的記憶單元956是省略記憶單元954中的電容器CB及佈線CAL的例子。藉由採用這種結構，可以提高記憶單元的積體度。
注意，較佳為將實施方式1所示的OS電晶體至少用作電晶體M2。尤其是，作為電晶體M2及電晶體M3較佳為使用實施方式1所示的OS電晶體。藉由使用實施方式1所示的OS電晶體，可以提高記憶體裝置的工作速度。並且，可以減少記憶單元的佔有面積。
因為OS電晶體具有關態電流極小的特性，所以可以利用電晶體M2長時間地保持寫入資料，由此可以降低記憶單元的更新頻率。此外，可以省略記憶單元的更新工作。此外，由於洩漏電流非常小，所以可以對記憶單元953、記憶單元954、記憶單元955及記憶單元956保持多值資料或類比資料。
作為電晶體M2使用OS電晶體的記憶單元953、記憶單元954、記憶單元955及記憶單元956是NOSRAM的一個實施方式。
另外，作為電晶體M3也可以使用Si電晶體。Si電晶體可以提高場效移動率並可以為p通道型電晶體，所以可以提高電路設計的彈性。
此外，當作為電晶體M3使用OS電晶體時，記憶單元可以由單極性電路構成。
另外，圖24G示出3個電晶體1個電容器的增益單元型記憶單元957。記憶單元957包括電晶體M4至電晶體M6及電容器CC。
電晶體M4的第一端子與電容器CC的第一端子連接，電晶體M4的第二端子與佈線BIL連接，電晶體M4的閘極與佈線WOL連接。電容器CC的第二端子與電晶體M5的第一端子及佈線GNDL電連接。電晶體M5的第二端子與電晶體M6的第一端子連接，電晶體M5的閘極與電容器CC的第一端子連接。電晶體M6的第二端子與佈線BIL連接，電晶體M6的閘極與佈線RWL連接。
佈線BIL用作位元線，佈線WOL用作寫入字線，佈線RWL用作讀出字線。佈線GNDL是供應低位準電位的佈線。
對佈線WOL施加高位準電位來使電晶體M4變為導通狀態而使佈線BIL與電容器CC的第一端子連接，由此進行資料的寫入。明確地說，在電晶體M4處於導通狀態時，對佈線BIL施加對應於要記錄的資訊的電位來對電容器CC的第一端子及電晶體M5的閘極寫入該電位。然後，對佈線WOL施加低位準電位使電晶體M4變為非導通狀態，由此儲存電容器CC的第一端子的電位及電晶體M5的閘極的電位。
資料的讀出藉由將佈線BIL預充電至預定的電位之後使佈線BIL變為電浮動狀態並對佈線RWL施加高位準電位來進行。藉由使佈線RWL變為高位準電位，電晶體M6變為導通狀態，佈線BIL與電晶體M5的第二端子變為電連接狀態。此時，電晶體M5的第二端子被施加佈線BIL的電位，但是電晶體M5的第二端子的電位及佈線BIL的電位根據電容器CC的第一端子(或電晶體M5的閘極)所保持的電位而變化。這裡，可以藉由讀出佈線BIL的電位來讀出電容器CC的第一端子(或電晶體M5的閘極)所保持的電位。也就是說，可以從電容器CC的第一端子(或電晶體M5的閘極)所保持的電位讀出該記憶單元中寫入的資訊。
注意，較佳為將實施方式1所示的OS電晶體至少用作電晶體M4。藉由使用實施方式1所示的OS電晶體，可以減少記憶單元的佔有面積。
作為電晶體M5及M6也可以使用Si電晶體。如上所述，Si電晶體的場效移動率根據用於半導體層的矽的結晶狀態等有時比OS電晶體的場效移動率高。
此外，當作為電晶體M5及M6使用OS電晶體時，記憶單元可以由單極性電路構成。
[OS-SRAM] 圖24H示出使用OS電晶體的SRAM(Static Random Access Memory：靜態隨機存取記憶體)的一個例子。在本說明書等中，將使用OS電晶體的SRAM稱為OS-SRAM (Oxide Semiconductor-SRAM)。圖24H所示的記憶單元958是能夠進行備份的SRAM的記憶單元。
記憶單元958包括電晶體M7至電晶體M10、電晶體MS1至電晶體MS4、電容器CD1和電容器CD2。另外，電晶體MS1及電晶體MS2是p通道型電晶體，電晶體MS3及電晶體MS4是n通道型電晶體。
電晶體M7的第一端子與佈線BIL連接，電晶體M7的第二端子與電晶體MS1的第一端子、電晶體MS3的第一端子、電晶體MS2的閘極、電晶體MS4的閘極及電晶體M10的第一端子連接。電晶體M7的閘極與佈線WOL連接。電晶體M8的第一端子與佈線BILB連接，電晶體M8的第二端子與電晶體MS2的第一端子、電晶體MS4的第一端子、電晶體MS1的閘極、電晶體MS3的閘極及電晶體M9的第一端子連接。電晶體M8的閘極與佈線WOL連接。
電晶體MS1的第二端子與佈線VDL電連接。電晶體MS2的第二端子與佈線VDL電連接。電晶體MS3的第二端子與佈線GNDL電連接。電晶體MS4的第二端子與佈線GNDL電連接。
電晶體M9的第二端子與電容器CD1的第一端子連接，電晶體M9的閘極與佈線BRL連接。電晶體M10的第二端子與電容器CD2的第一端子連接，電晶體M10的閘極與佈線BRL連接。
電容器CD1的第二端子與佈線GNDL連接，電容器CD2的第二端子與佈線GNDL連接。
佈線BIL及佈線BILB被用作位元線，佈線WOL被用作字線，佈線BRL是用來控制電晶體M9及電晶體M10的導通狀態、非導通狀態的佈線。
佈線VDL是提供高位準電位的佈線，佈線GNDL是提供低位準電位的佈線。
資料的寫入藉由對佈線WOL施加高位準電位並對佈線BRL施加高位準電位來進行。明確地說，在電晶體M10處於導通狀態時，對佈線BIL施加對應於要記錄的資訊的電位，將該電位寫入到電晶體M10的第二端子一側。
記憶單元958利用電晶體MS1至電晶體MS2構成反相器環路，所以對應於該電位的資料信號的反相信號被輸入電晶體M8的第二端子一側。由於電晶體M8處於導通狀態，所以施加到佈線BIL的電位，亦即，被輸入佈線BIL的信號的反相信號輸出至佈線BILB。此外，由於電晶體M9及電晶體M10處於導通狀態，電晶體M7的第二端子的電位及電晶體M8的第二端子的電位分別由電容器CD2的第一端子及電容器CD1的第一端子保持。然後，藉由對佈線WOL施加低位準電位並對佈線BRL施加低位準電位使電晶體M7至電晶體M10變為非導通狀態，來儲存電容器CD1的第一端子的電位及電容器CD2的第一端子的電位。
資料的讀出藉由如下方法進行：預先將佈線BIL及佈線BILB預充電至預定的電位，然後對佈線WOL施加高位準電位並對佈線BRL施加高位準電位，由此電容器CD1的第一端子的電位被記憶單元958的反相器環路更新而輸出至佈線BILB。此外，電容器CD2的第一端子的電位被記憶單元958的反相器環路更新而輸出至佈線BIL。由於佈線BIL及佈線BILB分別從預充電的電位變為電容器CD2的第一端子的電位及電容器CD1的第一端子的電位，所以可以從佈線BIL或佈線BILB的電位讀出記憶單元所保持的電位。
另外，電晶體M7至電晶體M10較佳為使用OS電晶體。由此，可以利用電晶體M7至電晶體M10長時間地保持寫入資料，因此可以降低記憶單元的更新頻率。此外，可以省略記憶單元的更新工作。此外，藉由作為電晶體M7至電晶體M10使用實施方式1所示的OS電晶體，可以提高記憶體裝置的工作速度。並且，可以減少記憶單元的佔有面積。
此外，作為電晶體MS1至電晶體MS4也可以使用Si電晶體。
半導體裝置900所具有的驅動電路910及記憶體陣列920也可以設置在同一平面上。另外，如圖26A所示，也可以重疊設置驅動電路910和記憶體陣列920。藉由使驅動電路910與記憶體陣列920重疊，可以縮短信號傳輸距離。此外，如圖26B所示，也可以在驅動電路910上層疊多個記憶體陣列920。
在此，參照圖27說明層疊多個記憶體陣列920的半導體裝置900的結構例子。
圖27所示的半導體裝置900包括：包括電晶體310等的層的驅動電路910；以及驅動電路910上的記憶體陣列920[1]至920[m]。在此，在圖27中，將設置在第一層(最下方)的層記為記憶體陣列920[1]，將設置在第二層的上述層記為記憶體陣列920[2]，將設置在第m層(最上方)的上述層記為記憶體陣列920[m]。也就是說，在本發明的一個實施方式的記憶體裝置中，也可以包括多個包括記憶單元的層且層疊有多個層。
圖27示出驅動電路910所包括的電晶體310。電晶體310設置在基板311上，並包括用作閘極的導電體316、用作閘極絕緣體的絕緣體315、包含基板311的一部分的半導體區域313以及用作源極區域或汲極區域的低電阻區域314a及低電阻區域314b。另外，較佳為在相鄰的電晶體310之間設置元件分離層318。電晶體310可以是p通道型電晶體或n通道型電晶體。作為基板311，例如可以使用單晶矽基板。
在此，在電晶體310中，形成通道的半導體區域313(基板311的一部分)具有凸形狀。此外，以隔著絕緣體315覆蓋半導體區域313的側面及頂面的方式設置導電體316。此外，導電體316也可以使用調整功函數的材料。因為利用半導體基板的凸部，所以這種電晶體310也被稱為FIN型電晶體。此外，也可以以與凸部的頂部接觸的方式具有用於形成凸部的遮罩的絕緣體。此外，雖然在此示出對半導體基板的一部分進行加工來形成凸部的情況，但是也可以對SOI基板進行加工來形成具有凸形狀的半導體膜。
注意，圖27所示的電晶體310的結構只是一個例子，不侷限於上述結構，可以根據電路結構或驅動方法使用適當的電晶體。
在各結構體之間也可以設置有包括層間膜、佈線及插頭等的佈線層。此外，佈線層可以根據設計而設置為多個層。在此，在具有插頭或佈線的功能的導電體中，有時使用同一符號表示多個結構。此外，在本說明書等中，佈線、與佈線電連接的插頭也可以是一個組件。就是說，導電體的一部分有時被用作佈線，並且導電體的一部分有時被用作插頭。
例如，電晶體310上作為層間膜依次層疊地設置有絕緣體320、絕緣體322、絕緣體324及絕緣體326。此外，導電體328等嵌入絕緣體320及絕緣體322中。此外，導電體330等嵌入絕緣體324及絕緣體326中。此外，導電體328及導電體330被用作接觸插頭或佈線。
此外，用作層間膜的絕緣體也可以被用作覆蓋其下方的凹凸形狀的平坦化膜。例如，為了提高絕緣體322的頂面的平坦性，也可以藉由CMP處理實現平坦化。
作為能夠用作層間膜的絕緣體，有具有絕緣性的氧化物、氮化物、氧氮化物、氮氧化物、金屬氧化物、金屬氧氮化物、金屬氮氧化物等。
例如，藉由將相對介電常數低的材料用於用作層間膜的絕緣體，可以減少產生在佈線之間的寄生電容。因此，較佳為根據絕緣體的功能選擇材料。
驅動電路910上設置有絕緣體208，形成在絕緣體208中的開口中設置有導電體207。並且，絕緣體208上設置有絕緣體210，形成在絕緣體210中的開口中設置有導電體209。再者，絕緣體210上設置有絕緣體212，絕緣體212上設置有絕緣體214。形成在絕緣體212及絕緣體214中的開口嵌入有設置在記憶體陣列920[1]中的導電體240b的一部分。在此，絕緣體208及絕緣體210可以使用可用作絕緣體216的絕緣體。
導電體207被用作電連接到驅動電路910的佈線。此外，導電體207的頂面以與導電體209的底面接觸的方式設置。另外，導電體209的頂面接觸於設置在記憶體陣列920[1]中的導電體240b的底面。藉由採用這種結構，可以將相當於佈線BIL的導電體240b與驅動電路910電連接。
記憶體陣列920[1]至920[m]都包括多個記憶單元951。各記憶單元951所包括的導電體240b電連接於上層的導電體240b及下層的導電體240b。
如圖27所示，在相鄰的記憶單元951中共同使用導電體240b。另外，在相鄰的記憶單元951中，以導電體240b為界右側的結構和左側的結構呈對稱設置。
在上述記憶體陣列920中可以層疊設置多個記憶體陣列920[1]至920[m]。藉由將記憶體陣列920所包括的記憶體陣列920[1]至920[m]配置在垂直於設置有驅動電路910的基板表面的方向上，可以提高記憶單元951的記憶密度。此外，記憶體陣列920可以在垂直方向上反復使用相同的製程製造。半導體裝置900可以降低記憶體陣列920的製造成本。
另外，如圖28所示，也可以以覆蓋記憶體陣列920[1]至920[m]的方式設置絕緣體215。在此，絕緣體215可以使用與絕緣體212同樣的絕緣材料，較佳為使用上述具有抑制氫擴散的功能的絕緣體。例如，較佳為將氮化矽用於絕緣體215。
如圖28所示，絕緣體215較佳為以與絕緣體212的頂面接觸的方式設置。藉由採用這種結構，可以由絕緣體215及絕緣體212密封記憶體陣列920[1]至920[m]。因此，可以抑制氫從外部進入記憶體陣列920[1]至920[m]中。由此，可以抑制記憶體陣列920[1]至920[m]所包括的OS電晶體的電特性及可靠性的下降。
另外，雖然在圖28中示出由絕緣體215同時覆蓋記憶體陣列920[1]至920[m]的結構，但是本發明不侷限於此。例如，也可以由絕緣體215覆蓋記憶體陣列920[1]至920[m]中的每一個。
接著，說明可以包括上述記憶體裝置等半導體裝置的運算處理裝置的一個例子。
圖29是運算裝置960的方塊圖。圖29所示的運算裝置960例如可以用於CPU。此外，運算裝置960也可以用於包括比CPU多(幾十個或幾百個)的能夠進行並行處理的處理器核心的GPU(Graphics Processing Unit：圖形處理器)、TPU(Tensor Processing Unit：張量處理器)、NPU (Neural Processing Unit：神經網路處理器)等處理器。
圖29所示的運算裝置960在基板990上包括：ALU991(ALU：Arithmetic logic unit：算術邏輯單元)、ALU控制器992、指令解碼器993、中斷控制器994、時序控制器995、暫存器996、暫存器控制器997、匯流排介面998、快取999以及快取介面989。作為基板990使用半導體基板、SOI基板、玻璃基板等。還可以包括能夠改寫的ROM及ROM介面。快取999及快取介面989也可以設置在不同的晶片上。
快取999與設置在不同晶片上的主記憶體藉由快取介面989連接。快取介面989具有將保持在主記憶體中的資料的一部分供應到快取999的功能。此外，快取介面989具有將保持在快取999中的資料的一部分藉由匯流排介面998輸出到ALU991或暫存器996等的功能。
如後面所述，可以以層疊在運算裝置960上的方式設置記憶體陣列920。記憶體陣列920可以被用作快取。此時，快取介面989可以具有將保持在記憶體陣列920中的資料供應到快取999的功能。另外，此時，較佳為在快取介面989的一部分包括驅動電路910。
注意，也可以不設置快取999而僅將記憶體陣列920用作快取。
圖29所示的運算裝置960只是簡化其結構而所示的一個例子而已，所以實際上的運算裝置960根據其用途具有各種各樣的結構。例如，較佳為採用以包括圖29所示的運算裝置960的結構為一個核心而設置多個該核心並使其同時工作的所謂的多核結構。核心個數越多，越可以提高運算性能。核心個數越多越佳，例如較佳為2個，更佳為4個，進一步較佳為8個，更進一步較佳為12個，還進一步較佳為16個或以上。此外，當在伺服器中使用等需要非常高的運算性能時，較佳為採用包括16個以上、較佳為包括32個以上、更佳為包括64個以上的核心的多核結構。此外，在運算裝置960的內部運算電路、資料匯流排等中能夠處理的位元數例如可以為8位元、16位元、32位元、64位元等。
藉由匯流排介面998輸入到運算裝置960的指令在被輸入到指令解碼器993並被解碼後輸入到ALU控制器992、中斷控制器994、暫存器控制器997、時序控制器995。
ALU控制器992、中斷控制器994、暫存器控制器997、時序控制器995根據被解碼的指令進行各種控制。明確而言，ALU控制器992生成用來控制ALU991的工作的信號。此外，中斷控制器994在執行運算裝置960的程式時，根據其優先度、遮罩狀態等來判斷來自外部的輸入輸出裝置、週邊電路等的中斷要求而對該要求進行處理。暫存器控制器997生成暫存器996的位址，並根據運算裝置960的狀態而進行暫存器996的讀出或寫入。
此外，時序控制器995生成用來控制ALU991、ALU控制器992、指令解碼器993、中斷控制器994以及暫存器控制器997的工作時序的信號。例如，時序控制器995具有根據基準時脈信號來生成內部時脈信號的內部時脈生成器，並將內部時脈信號供應到上述各種電路。
在圖29所示的運算裝置960中，暫存器控制器997根據來自ALU991的指令進行暫存器996中的保持工作的選擇。換言之，暫存器控制器997選擇在暫存器996所具有的記憶單元中由正反器保持資料還是由電容器保持資料。在選擇由正反器保持資料的情況下，對暫存器996中的記憶單元供應電源電壓。在選擇由電容器保持資料的情況下，對電容器進行資料的改寫，而可以停止對暫存器996中的記憶單元供應電源電壓。
記憶體陣列920與運算裝置960可以重疊地設置。圖30A及圖30B示出半導體裝置970A的立體圖。半導體裝置970A在運算裝置960上包括設置有記憶體陣列的層930。層930設置有記憶體陣列920L1、記憶體陣列920L2及記憶體陣列920L3。運算裝置960與各記憶體陣列具有彼此重疊的區域。為了容易理解半導體裝置970A的結構，圖30B分離地示出運算裝置960及層930。
藉由重疊地設置包括記憶體陣列的層930和運算裝置960，可以縮短兩者的連接距離。由此，可以提高兩者之間的通訊速度。此外，因為連接距離較短，所以可以降低功耗。
作為包括記憶體陣列的層930和運算裝置960的疊層方法，可以採用如下方法：在運算裝置960上直接層疊包括記憶體陣列的層930(也稱為單片疊層)；或者將運算裝置960和層930分別形成在互不相同的基板上，將兩個基板貼合在一起，而使用穿孔或導電膜的鍵合技術(Cu-Cu鍵合等)電連接。前者方法中不需要考慮貼合時的錯位，因此不但可以減小晶片尺寸，而且可以降低製造成本。
在此，運算裝置960中不包括快取999並且設置在層930中的記憶體陣列920L1、920L2及920L3都可以被用作快取。此時，例如可以將記憶體陣列920L1、記憶體陣列920L2以及記憶體陣列920L3分別用作L1快取(也稱為一級快取)、L2快取(也稱為二級快取)以及L3快取(也稱為三級快取)。在三個記憶體陣列中，記憶體陣列920L3具有最大的容量及最低的訪問頻率。此外，記憶體陣列920L1具有最小的容量及最高的訪問頻率。
注意，在將設置在運算裝置960中的快取999用作L1快取時，可以將設置在層930中的各記憶體陣列分別用作下級快取或主記憶體。主記憶體是具有比快取更大的容量及更低的訪問頻率的記憶體。
另外，如圖30B所示，設置有驅動電路910L1、驅動電路910L2及驅動電路910L3。驅動電路910L1與記憶體陣列920L1藉由連接電極940L1連接。同樣地，驅動電路910L2與記憶體陣列920L2藉由連接電極940L2連接，驅動電路910L3與記憶體陣列920L3藉由連接電極940L3連接。
注意，雖然在此示出用作快取的記憶體陣列為三個的情況，但是也可以為一個、兩個或四個以上。
在將記憶體陣列920L1用作快取時，驅動電路910L1也可以被用作快取介面989的一部分或者與快取介面989連接。同樣地，驅動電路910L2、驅動電路910L3也可以被用作快取介面989的一部分或者與快取介面989的一部分連接。
將記憶體陣列920用作快取還是用作主記憶體取決於各驅動電路910所包括的控制電路912。控制電路912可以根據從運算裝置960供應的信號而將半導體裝置900含有的多個記憶單元950的一部分用作RAM。
在半導體裝置900中，可以將多個記憶單元950的一部分用作快取並將其他一部分用作主記憶體。也就是說，半導體裝置900可以具有作為快取的功能和作為主記憶體的功能。根據本發明的一個實施方式的半導體裝置900例如可以被用作通用記憶體。
此外，也可以以與運算裝置960重疊的方式設置包括一個記憶體陣列920的層930。圖31A示出半導體裝置970B的立體圖。
在半導體裝置970B中，可以將一個記憶體陣列920分割為多個區域並且使各區域具有不同功能。圖31A示出將區域L1用作L1快取，將區域L2用作L2快取，將區域L3用作L3快取的情況的例子。
此外，在半導體裝置970B中，可以根據狀況改變區域L1至區域L3的每一個的容量。例如，L1快取的容量的增大藉由增大區域L1的面積來實現。藉由採用這種結構，可以實現運算處理的高效化而提高處理速度。
此外，也可以層疊多個記憶體陣列。圖31B示出半導體裝置970C的立體圖。
半導體裝置970C中層疊有包括記憶體陣列920L1的層930L1、其上的包括記憶體陣列920L2的層930L2以及其上的包括記憶體陣列920L3的層930L3。可以將物理上最靠近運算裝置960的記憶體陣列920L1用作上級快取並將最遠離運算裝置960的記憶體陣列920L3用作下級快取或主記憶體。藉由採用這種結構，可以增大各記憶體陣列的容量，因此可以進一步提高處理能力。
注意，本實施方式可以與本說明書所示的其它實施方式適當地組合。
實施方式5 在本實施方式中說明根據本發明的一個實施方式的記憶體裝置的應用例子。
一般而言，在電腦等半導體裝置中，根據其用途使用各種記憶體裝置。圖32A以層級示出用於半導體裝置的各種記憶體裝置。越是上層的記憶體裝置越被要求更快的工作速度，越是下層的記憶體裝置越被要求更大的記憶容量和更高的記錄密度。在圖32A中，從最上層依次包括CPU等運算處理裝置中作為暫存器一起安裝的記憶體、L1快取、L2快取、L3快取、主記憶體、儲存(storage)等。注意，雖然在此示出包括至L3快取的例子，但也可以包括級別更低的快取。
因為CPU等運算處理裝置中作為暫存器一起安裝的記憶體用於運算結果的暫時儲存等，所以從運算處理裝置訪問的頻率高。因此，與記憶容量相比更需求快的工作速度。此外，暫存器具有保持運算處理裝置的設定資訊等的功能。
快取具有將保持在主記憶體中的資料的一部分複製並保持的功能。藉由將使用頻率高的資料複製到快取中，可以提高對資料訪問的速度。快取所需的記憶容量少於主記憶體，而快取所需的工作速度高於主記憶體。此外，將在快取中被改寫的資料複製並供應到主記憶體。
主記憶體具有保持從儲存讀出的程式、資料等的功能。
儲存具有保持需要長期保存的資料和運算處理裝置所使用的各種程式等的功能。因此，與更快的工作速度相比，儲存被要求更大的記憶容量和更高的記錄密度。例如，可以使用3D NAND等大容量非揮發性記憶體裝置。
根據本發明的一個實施方式的使用氧化物半導體的記憶體裝置(OS記憶體)的工作速度快且能夠長期間保持資料。因此，如圖32A所示，本發明的一個實施方式的記憶體裝置可以用於包括快取的層級和包括主記憶體的層級的兩者。此外，根據本發明的一個實施方式的記憶體裝置也可以用於包括儲存的層級。
另外，圖32B示出將SRAM用於快取的一部分且將本發明的一個實施方式的OS記憶體用於快取的其他一部分的例子。
可以將位於最下級的快取稱為LLC(Last Level cache：末級快取)。LLC不需要比其上級的快取更快的工作速度，但是被要求具有更大的記憶容量。本發明的一個實施方式的OS記憶體具有快的工作速度，可以長期保持資料，所以可以適合用於LLC。注意，本發明的一個實施方式的OS記憶體也可以用於FLC(Final Level cache：最終級快取)。
例如，如圖32B所示，可以將SRAM用於上級快取(L1快取、L2快取等)並將本發明的一個實施方式的OS記憶體用於LLC。此外，如圖32B所示，作為主記憶體，除了OS記憶體以外還可以使用DRAM。
注意，本實施方式可以與本說明書所示的其它實施方式適當地組合。
實施方式6 在本實施方式中，說明可以使用在上述實施方式中說明的半導體裝置的電子裝置、大型電腦、太空設備及資料中心(Data Center：也稱為DC)。使用本發明的一個實施方式的半導體裝置的電子裝置、大型電腦、太空設備及資料中心對低功耗等高性能的實現很有效。
[電子裝置] 圖33A示出電子裝置6500的立體圖。圖33A所示的電子裝置6500是可以用作智慧手機的可攜式資訊終端設備。電子裝置6500包括外殼6501、顯示部6502、電源按鈕6503、按鈕6504、揚聲器6505、麥克風6506、相機6507、光源6508及控制裝置6509等。控制裝置6509例如包括選自CPU、GPU及記憶體裝置中的一個或多個。可以將本發明的一個實施方式的半導體裝置用於顯示部6502、控制裝置6509等。
圖33B所示的電子裝置6600是可以用作膝上型個人電腦的資訊終端設備。電子裝置6600包括外殼6611、鍵盤6612、指向裝置6613、外部連接埠6614、顯示部6615、控制裝置6616等。控制裝置6616例如包括選自CPU、GPU及記憶體裝置中的一個或多個。可以將本發明的一個實施方式的半導體裝置用於顯示部6615、控制裝置6616等。此外，藉由將本發明的一個實施方式的半導體裝置用於上述控制裝置6509及控制裝置6616，可以降低功耗，所以是較佳的。
[大型電腦] 接著，圖33C示出大型電腦5600的立體圖。在圖33C所示的大型電腦5600中，多個機架式電腦5620收納在機架5610中。此外，也可以將大型電腦5600稱為超級電腦。
電腦5620例如可以具有圖33D所示的立體圖的結構。在圖33D中，電腦5620包括主機板5630，主機板5630包括多個插槽5631以及多個連接端子。插槽5631插入有個人電腦卡5621。並且，個人電腦卡5621包括連接端子5623、連接端子5624、連接端子5625，它們連接到主機板5630。
圖33E所示的個人電腦卡5621是包括CPU、GPU、記憶體裝置等的處理板的一個例子。個人電腦卡5621具有板5622。此外，板5622包括連接端子5623、連接端子5624、連接端子5625、半導體裝置5626、半導體裝置5627、半導體裝置5628以及連接端子5629。注意，圖33E示出半導體裝置5626、半導體裝置5627以及半導體裝置5628以外的半導體裝置，關於這些半導體裝置的說明可以參照以下記載的半導體裝置5626、半導體裝置5627以及半導體裝置5628的說明。
連接端子5629具有可以插入主機板5630的插槽5631的形狀，連接端子5629被用作連接個人電腦卡5621與主機板5630的介面。作為連接端子5629的規格例如可以舉出PCIe等。
連接端子5623、連接端子5624、連接端子5625例如可以被用作用來對個人電腦卡5621供電或輸入信號等的介面。此外，例如，可以被用作用來進行個人電腦卡5621所計算的信號的輸出等的介面。作為連接端子5623、連接端子5624、連接端子5625各自的規格例如可以舉出USB(通用序列匯流排)、SATA(Serial ATA：串列ATA)、SCSI(Small Computer System Interface：小型電腦系統介面)等。此外，當從連接端子5623、連接端子5624、連接端子5625輸出視頻信號時，作為各規格可以舉出HDMI(註冊商標)等。
半導體裝置5626包括進行信號的輸入及輸出的端子(未圖示)，藉由將該端子插入板5622所包括的插座(未圖示)，可以電連接半導體裝置5626與板5622。
半導體裝置5627包括多個端子，例如藉由將該端子以回流焊方式銲接到板5622所包括的佈線，可以電連接半導體裝置5627與板5622。作為半導體裝置5627，例如，可以舉出FPGA、GPU、CPU等。
半導體裝置5628包括多個端子，例如藉由將該端子以回流焊方式銲接到板5622所包括的佈線，可以電連接半導體裝置5628與板5622。作為半導體裝置5628，例如，可以舉出記憶體裝置等。
大型電腦5600可以用作平行電腦。藉由將大型電腦5600用作平行電腦，例如可以進行人工智慧的學習及推論所需要的大規模計算。
[太空設備] 可以將本發明的一個實施方式的半導體裝置適用於處理並儲存資訊的設備等的太空設備。
本發明的一個實施方式的半導體裝置可以包括OS電晶體。該OS電晶體的因被照射輻射線而導致的電特性變動小。換言之，對於輻射線的耐性高，所以在輻射線有可能入射的環境下也可以適當地使用。例如，可以在宇宙空間中使用的情況下適當地使用OS電晶體。
在圖34中，作為太空設備的一個例子示出人造衛星6800。人造衛星6800包括主體6801、太陽能電池板6802、天線6803、二次電池6805以及控制裝置6807。另外，圖34示出在宇宙空間有行星6804的例子。注意，宇宙空間例如是指高度100km以上，但是本說明書所示的宇宙空間也可以包括熱層、中間層及平流層。
另外，雖然圖34中未圖示，但是也可以將電池管理系統(也稱為BMS)或電池控制電路設置到二次電池6805。當將OS電晶體用於上述電池管理系統或電池控制電路時，可以實現低功耗，並且即使在宇宙空間也可以具有高可靠性，所以是較佳的。
此外，宇宙空間是其輻射劑量為地面的100倍以上的環境。作為輻射線，例如可以舉出：以X射線及γ射線為代表的電磁波(電磁輻射線)；以及以α射線、β射線、中子射線、質子射線、重離子射線、介子射線等為代表的粒子輻射線。
在陽光照射到太陽能電池板6802時產生人造衛星6800進行工作所需的電力。然而，例如在陽光不照射到太陽能電池板的情況或者在照射到太陽能電池板的陽光量較少的情況下，所產生的電力量減少。因此，有可能不會產生人造衛星6800進行工作所需的電力。為了在所產生的電力較少的情況下也使人造衛星6800工作，較佳為在人造衛星6800中設置二次電池6805。此外，有時將太陽能電池板稱為太陽能電池模組。
人造衛星6800可以生成信號。該信號藉由天線6803傳送，例如地面上的接收機或其他人造衛星可以接收該信號。藉由接收人造衛星6800所傳送的信號，可以測量接收該信號的接收機的位置。由此，人造衛星6800可以構成衛星定位系統。
此外，控制裝置6807具有控制人造衛星6800的功能。控制裝置6807例如使用選自CPU、GPU和記憶體裝置中的一個或多個構成。另外，作為控制裝置6807較佳為使用本發明的一個實施方式的半導體裝置。與Si電晶體相比，OS電晶體的因被照射輻射線而導致的電特性變動小。因此，OS電晶體在輻射線有可能入射的環境下也具有高可靠性且可以適當地使用。
此外，人造衛星6800可以包括感測器。例如藉由包括可見光感測器，人造衛星6800可以具有檢測被地面上的物體反射的陽光的功能。或者，藉由包括熱紅外線感測器，人造衛星6800可以具有檢測從地表釋放的熱紅外線的功能。由此，人造衛星6800例如可以被用作地球觀測衛星。
注意，在本實施方式中，作為太空設備的一個例子示出人造衛星，但是不侷限於此。例如，本發明的一個實施方式的半導體裝置可以適當地應用於太空船、太空艙、太空探測器等太空設備。
如以上的說明那樣，與Si電晶體相比，OS電晶體具有優異的效果，諸如可以實現較寬的記憶體頻寬、耐輻射線高。
[資料中心] 例如，可以將本發明的一個實施方式的半導體裝置適用於資料中心等採用的儲存系統。資料中心被要求保證資料不變性等進行資料的長期管理。在進行資料的長期管理時需要使設施大型化，諸如設置用來儲存龐大的資料的儲存及伺服器、確保穩定的電源以保持資料或者確保在資料的保持中需要的冷卻設備等。
藉由將本發明的一個實施方式的半導體裝置用於資料中心採用的儲存系統，可以實現資料保持所需的功率的降低、保持資料的半導體裝置小型化。因此，可以實現儲存系統的小型化、用來保持資料的電源的小型化、冷卻設備規模的縮小等。由此，可以實現資料中心的省空間。
此外，本發明的一個實施方式的半導體裝置的功耗少，因此可以降低電路發熱。由此，可以減少因該發熱而給電路本身、週邊電路及模組帶來的負面影響。此外，藉由使用本發明的一個實施方式的半導體裝置，可以實現高溫環境下也穩定工作的資料中心。因此，可以提高資料中心的可靠性。
圖35示出可用於資料中心的儲存系統。圖35所示的儲存系統6900作為主機6901(圖示為主機電腦)包括多個伺服器6901sb。另外，作為儲存6903(圖示為儲存)包括多個記憶體裝置6903md。示出主機6901和儲存6903藉由儲存區域網路6904(圖示為SAN：Storage Area Network)及儲存控制電路6902(圖示為儲存控制器)連接的形態。
主機6901相當於訪問儲存在儲存6903中的資料的電腦。主機6901彼此也可以藉由網路連接。
在儲存6903中，藉由使用快閃記憶體縮短資料的存取速度，即縮短資料的存儲及輸出所需要的時間，但是該時間比可用作儲存中的快取記憶體的DRAM所需要的時間長得多。在儲存系統中，為了解決儲存6903的存取速度較長的問題，一般在儲存中設置快取記憶體來縮短資料的存儲及輸出所需的時間。
在儲存控制電路6902及儲存6903中使用上述快取記憶體。主機6901和儲存6903間傳送的資料儲存在儲存控制電路6902及儲存6903中的該快取記憶體，然後輸出到主機6901或儲存6903。
當作為用來儲存上述快取記憶體的資料的電晶體使用OS電晶體來保持對應於資料的電位時，可以減少更新頻率來降低功耗。此外，藉由層疊記憶單元陣列可以實現小型化。
注意，藉由將本發明的一個實施方式的半導體裝置用於選自電子裝置、大型電腦、太空設備和資料中心中的任一個或多個，可期待功耗降低的效果。因此，目前被認為隨著半導體裝置的高性能化或高積體化能量需求增加，藉由使用本發明的一個實施方式的半導體裝置，也可以減少以二氧化碳(CO 2)為代表的溫室氣體的排放量。此外，本發明的一個實施方式的半導體裝置具有低功耗，因此作為全球暖化的措施也有效。
本實施方式所示的構成、結構、方法等可以與其他實施方式等所示的構成、結構、方法等適當地組合而使用。
實施方式7 在本實施方式中，對可用本發明的一個實施方式的電晶體的顯示裝置的結構例子進行說明。
本發明的一個實施方式的電晶體可以形成為極微型，所以使用本發明的一個實施方式的電晶體的顯示裝置可以為極高清晰的顯示裝置。例如，可以將本發明的一個實施方式的顯示裝置用於手錶型及手鐲型等資訊終端設備(可穿戴裝置)的顯示部及頭戴顯示器等VR用設備及眼鏡型AR用設備等可戴在頭上的設備(HMD：Head Mounted Display)的顯示部。
[顯示模組] 圖36A示出顯示模組580的立體圖。顯示模組580包括顯示裝置500A及FPC590。注意，顯示模組580所包括的顯示面板不侷限於顯示裝置500A，也可以是將在後面說明的顯示裝置500B或顯示裝置500C。
顯示模組580包括基板591及基板592。顯示模組580包括顯示部581。顯示部581是顯示影像的區域。
圖36B是基板591一側的結構的立體示意圖。基板591上層疊有電路部582、電路部582上的像素電路部583及該像素電路部583上的像素部584。此外，基板591的不與像素部584重疊的部分上設置有用來連接到FPC590的端子部585。端子部585與電路部582藉由由多個佈線構成的佈線部586電連接。
像素部584包括週期性地排列的多個像素584a。在圖36B的右側示出一個像素584a的放大圖。像素584a包括發射紅色光的發光元件110R、發射綠色光的發光元件110G以及發射藍色光的發光元件110B。
像素電路部583包括週期性地排列的多個像素電路583a。一個像素電路583a控制一個像素584a所包括的三個發光器件的發光。一個像素電路583a可以包括控制一個發光器件的發光的三個電路。例如，像素電路583a可以採用對於一個發光器件至少具有一個選擇電晶體、一個電流控制用電晶體(驅動電晶體)和電容器的結構。此時，選擇電晶體的閘極被輸入閘極信號，源極被輸入源極信號。由此，可以實現主動矩陣型顯示面板。
電路部582包括用於驅動像素電路部583的各像素電路583a的電路。例如，較佳為包括閘極線驅動電路和源極線驅動電路中的一者或兩者。此外，還可以具有運算電路、記憶體電路和電源電路等中的至少一個。此外，設置在電路部582中的電晶體也可以構成像素電路583a的一部分。就是說，也可以由像素電路部583所包括的電晶體及電路部582所包括的電晶體構成像素電路583a。
FPC590用作從外部向電路部582供應視頻信號及電源電位等的佈線。此外，也可以在FPC590上安裝IC。
顯示模組580可以採用像素部584的下側重疊設置有像素電路部583和電路部582中的一者或兩者的結構，所以可以使顯示部581具有極高的開口率(有效顯示面積比)。例如，顯示部581的開口率可以為40%以上且低於100%，較佳為50%以上且95%以下，更佳為60%以上且95%以下。此外，能夠極高密度地配置像素584a，由此可以使顯示部581具有極高的清晰度。例如，顯示部581較佳為以2000ppi以上、更佳為3000ppi以上、進一步較佳為5000ppi以上、更進一步較佳為6000ppi以上且20000ppi以下或30000ppi以下的清晰度配置像素584a。
這種顯示模組580具有極高的清晰度，所以適合用於頭戴式顯示器等VR用設備或眼鏡型AR用設備。例如，因為顯示模組580具有清晰度極高的顯示部581，所以在透過透鏡觀看顯示模組580的顯示部的結構中，即使用透鏡放大顯示部使用者也看不到像素，由此可以實現具有高度沉浸感的顯示。此外，顯示模組580還可以應用於具有相對較小型的顯示部的電子裝置。例如，適合用於手錶型裝置等可穿戴式電子裝置的顯示部。
[顯示裝置500A] 圖37所示的顯示裝置500A包括基板201、發光元件110R、發光元件110G、發光元件110B、電容器140及電晶體520。
基板201相當於圖36A中的基板591。
電晶體520是在形成通道的半導體層中使用氧化物半導體的電晶體。電晶體520包括氧化物半導體230、導電體205、絕緣體222、絕緣體224、導電體242a、導電體242b、絕緣體250及導電體260等。此外，在基板201上依次形成絕緣體212、絕緣體216、絕緣體222、絕緣體280、絕緣體282、絕緣體283及絕緣體285作為層間膜。此外，在形成於絕緣體280、絕緣體282、絕緣體283及絕緣體285中的開口內部形成導電體240及絕緣體241。
作為電晶體520，可以使用實施方式1所示的各種電晶體。雖然在圖37中使電晶體520簡化，但是也可以使用圖2A等所記載的電晶體200及其附近的結構。例如，如圖2A所示，可以在電晶體的上層及下層設置對氫等雜質具有阻擋性的絕緣體。由此，可以防止包含在基板及其附近以及發光元件及其附近的氫擴散到電晶體520。此外，藉由以覆蓋導電體240的側面的方式設置絕緣體241，可以防止包含在發光元件及其附近的氫經過導電體240擴散到絕緣體280。如此，可以提供可靠性高的顯示裝置。
此外，絕緣體285上設置有電容器140。電容器140包括導電層141、導電層145及位於它們之間的絕緣層143。導電層141用作電容器140的一個電極，導電層145用作電容器140的另一個電極，並且絕緣層143用作電容器140的介電質。
導電層141設置在絕緣體285上，並嵌入絕緣層154中。導電層141藉由導電體240與電晶體520的導電體242a電連接。絕緣層143覆蓋導電層141而設置。導電層145設置在隔著絕緣層143與導電層141重疊的區域中。
如圖37所示，電容器140可以具有平面型結構。在此，也可以以覆蓋電容器140的方式設置對氫等雜質具有阻擋性的絕緣體。由此，可以防止包含在發光元件及其附近的氫擴散到下層的電晶體520。因此，可以提供可靠性高的顯示裝置。
另外，也可以採用在電容器140上還設置佈線層的結構。另外，根據本實施方式的顯示裝置的電路元件、佈線、通孔等的連接關係不侷限於圖37所示的連接關係。可以根據顯示裝置的像素電路適當地設定電路元件、佈線、通孔等的連接關係。
覆蓋電容器140設置有絕緣層155a，絕緣層155a上設置有絕緣層155b，絕緣層155b上設置有絕緣層155c。
絕緣層155a、絕緣層155b及絕緣層155c可以適當地使用無機絕緣膜。例如，較佳的是，作為絕緣層155a及絕緣層155c使用氧化矽膜，作為絕緣層155b使用氮化矽膜。由此，絕緣層155b可以用作蝕刻保護膜。雖然在本實施方式中示出絕緣層155c的一部分被蝕刻而形成有凹部的例子，但是也可以不在絕緣層155c中設置凹部。
絕緣層155c上設置有發光元件110R、發光元件110G及發光元件110B。
發光元件110R包括像素電極111R、有機層112R、共用層114及共用電極113。發光元件110G包括像素電極111G、有機層112G、共用層114及共用電極113。發光元件110B包括像素電極111B、有機層112B、共用層114及共用電極113。共用層114和共用電極113共同設置在發光元件110R、發光元件110G及發光元件110B中。
發光元件110R所包括的有機層112R包含至少發射紅色光的發光有機化合物。發光元件110G所包括的有機層112G包含至少發射綠色光的發光有機化合物。發光元件110B所包括的有機層112B包含至少發射藍色光的發光有機化合物。有機層112R、有機層112G及有機層112B各自也可以被稱為EL層，至少包括包含發光有機化合物的層(發光層)。
顯示裝置500A按每個發光顏色分別形成發光器件，所以低亮度的發光和高亮度的發光之間的色度變化小。另外，有機層112R、112G、112B彼此分離，所以即使採用高清晰顯示面板也可以抑制在相鄰的子像素間發生串擾。因此，可以實現高清晰且顯示品質高的顯示面板。
相鄰的發光元件間的區域設置有絕緣層125、樹脂層126及層128。
發光元件的像素電極111R、像素電極111G及像素電極111B藉由嵌入於絕緣層155a、絕緣層155b及絕緣層155c中的插頭156、嵌入於絕緣層154中的導電層141以及導電體240與電晶體520的導電體242a電連接。絕緣層155c的頂面的高度與插頭156的頂面的高度一致或大致一致。插頭可以使用各種導電材料。
此外，發光元件110R、110G及110B上設置有保護層121。保護層121上由黏合層171貼合有基板170。
相鄰的兩個像素電極111間不設置有覆蓋像素電極111的頂面端部的絕緣層。因此，可以使相鄰的發光元件間的間隔非常小。因此，可以實現高清晰或高解析度的顯示裝置。
[顯示裝置500B] 以下，對部分結構與上述例子不同的顯示裝置進行說明。注意，與上述相同的部分參照上述說明，有時省略說明。
圖38所示的顯示裝置500B具有層疊有基板201上的電晶體520A及電晶體520A上的電晶體520B的結構。在此，電晶體520A及電晶體520B具有與電晶體520同樣的結構。換言之，顯示裝置500B具有在圖37所示的顯示裝置500A中包括電晶體520的層與基板201之間追加一個包括電晶體520的層的結構。
與顯示裝置500A同樣，作為電晶體520A及電晶體520B可以使用實施方式1所示的各種電晶體。例如，在包括電晶體520A的層及包括電晶體520B的層中，如圖2A所示，可以在電晶體的上層及下層設置對氫等雜質具有阻擋性的絕緣體。由此，可以防止包含在基板及其附近以及發光元件及其附近的氫擴散到電晶體520A及電晶體520B。此外，藉由以覆蓋導電體240的側面的方式設置絕緣體241，可以防止包含在發光元件及其附近的氫經過導電體240擴散到絕緣體280。如此，可以提供可靠性高的顯示裝置。
另外，雖然在圖38中簡化，但是藉由連接佈線和通孔，可以使電晶體520A與電晶體520B電連接。另外，根據本實施方式的顯示裝置的電路元件、佈線、通孔等的連接關係不侷限於圖38所示的連接關係。可以根據顯示裝置的像素電路適當地設定電路元件、佈線、通孔等的連接關係。
[顯示裝置500C] 圖39所示的顯示裝置500C具有層疊有通道形成在半導體基板中的電晶體310及電晶體310上的電晶體520B的結構。在此，電晶體520B具有與電晶體520相同的結構。換言之，顯示裝置500C具有在圖38所示的顯示裝置500B中設置包括電晶體310的層代替包括電晶體520A的層而成的結構。
電晶體310是在基板311中具有通道形成區域的電晶體。作為基板311，例如可以使用如單晶矽基板等半導體基板。電晶體310包括基板311的一部分、導電體316、低電阻區域314、絕緣體315及絕緣體317。導電體316被用作閘極電極。絕緣體315位於基板311與導電體316之間，並被用作閘極絕緣層。低電阻區域314是基板311中摻雜有雜質的區域，並被用作源極和汲極中的一個。絕緣體317覆蓋導電體316的側面。
此外，在相鄰的兩個電晶體310之間，以嵌入基板311的方式設置有元件分離層318。
與顯示裝置500A同樣，作為電晶體520B可以使用實施方式1所示的各種電晶體。例如，在包括電晶體520B的層中，如圖2A所示，可以在電晶體的上層及下層設置對氫等雜質具有阻擋性的絕緣體。由此，可以防止包含在發光元件及其附近的氫擴散到電晶體520B。此外，可以防止包含在電晶體310及其附近的氫擴散到電晶體520B。此外，藉由以覆蓋導電體240的側面的方式設置絕緣體241，可以防止包含在發光元件及其附近的氫經過導電體240擴散到絕緣體280。如此，可以提供可靠性高的顯示裝置。
另外，雖然在圖39中簡化，但是藉由連接佈線和通孔，可以使電晶體520B與電晶體310電連接。另外，根據本實施方式的顯示裝置的電路元件、佈線、通孔等的連接關係不侷限於圖39所示的連接關係。可以根據顯示裝置的像素電路適當地設定電路元件、佈線、通孔等的連接關係。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式8 在本實施方式中，說明可用於使用本發明的一個實施方式的電晶體製造的顯示裝置的顯示裝置的結構例子。以下所示的顯示裝置可以用於上述實施方式7的像素部584等。
本發明的一個實施方式是包括發光元件(也稱為發光器件)的顯示裝置。顯示裝置包括發光顏色不同的兩個以上的像素。像素各自包括發光元件。發光元件各自包括一對電極及其間的EL層。發光元件較佳為有機EL元件(有機電致發光元件)。發光顏色不同的兩個以上的發光元件各自包括包含不同材料的EL層。例如，藉由包括分別發射紅色(R)、綠色(G)或藍色(B)的光的三種發光元件，可以實現全彩色顯示裝置。
在製造包括發光顏色不同的多個發光元件的顯示裝置時，需要將至少包含發光材料的層(發光層)分別形成為島狀。這裡，已知在分別形成EL層的一部分或全部時，利用使用金屬遮罩等陰影遮罩的蒸鍍法形成島狀有機膜的方法。然而，這方法由於金屬遮罩的精度、金屬遮罩與基板的錯位、金屬遮罩的撓曲以及蒸氣散射等所導致的沉積了的膜的輪廓變大等的各種影響，而島狀有機膜的形狀及位置與設計時的形狀及位置產生偏差，難以實現顯示裝置的高清晰化及高開口率化。此外，在蒸鍍中，有時因層的輪廓模糊而端部的厚度變小。就是說，有時根據位置而島狀發光層的厚度不同。此外，當製造大型且高解析度或高清晰的顯示裝置時，有如下擔擾：由於金屬遮罩的低尺寸精度及熱等所引起的變形，製造良率下降。因此，已進行如下措施：藉由採用Pentile排列等特殊像素排列方式而類比地提高清晰度(也稱為像素密度)。
注意，在本說明書等中，島狀是指在同一製程中形成的使用同一材料的兩個以上的層物理分離的狀態。例如，島狀發光層是指該發光層與相鄰的發光層物理分離的狀態。
在本發明的一個實施方式中，不使用FMM (Fine Metal Mask，高精細金屬遮罩)等陰影遮罩而利用光微影法將EL層加工為微細圖案。因此，可以實現目前難以實現的具有高清晰度和高開口率的顯示裝置。另外，由於可以分別製造EL層，所以可以實現非常鮮明、對比度高且顯示品質高的顯示裝置。此外，例如，也可以使用金屬遮罩和光微影的兩者將EL層加工為微細圖案。
此外，可以物理性地分離EL層的一部分或全部。由此，可以抑制經由相鄰的發光元件共通使用的層(也稱為共用層)的發光元件間的洩漏電流。因此，可以抑制串擾所導致的非意圖的發光，從而可以實現對比度非常高的顯示裝置。尤其是，可以實現在低亮度下電流效率高的顯示裝置。
本發明的一個實施方式也可以實現組合白色發光的發光元件和濾色片的顯示裝置。在此情況下，可以將相同結構的發光元件用作發射不同顏色的光的像素(子像素)中的各發光元件，各發光元件中的所有層都可以用作共用層。再者，也可以藉由利用光微影切斷各EL層的一部分或全部。由此，可以抑制經由共用層的洩漏電流而實現對比度高的顯示裝置。尤其是，在具有隔著導電性高的中間層層疊多個發光層的串聯結構的元件中，可以有效地防止經由該中間層的洩漏電流，所以可以實現兼具高亮度、高清晰度及高對比的顯示裝置。
當利用光微影法加工EL層時，有時因發光層的一部分露出導致劣化。因此，較佳為設置至少覆蓋島狀發光層的側面的絕緣層。該絕緣層也可以覆蓋島狀EL層的頂面的一部分。該絕緣層較佳為使用對水及氧具有阻擋性的材料。例如，可以使用不容易使水或氧擴散的無機絕緣膜。由此，可以抑制EL層的劣化而實現可靠性高的顯示裝置。
此外，在相鄰的兩個發光元件間有不設置有各發光元件的EL層的區域(凹部)。在以覆蓋該凹部的方式形成共用電極或者共用電極及共用層的情況下，有時發生共用電極因EL層端部的步階而分離的現象(也稱為斷開)，導致EL層上的共用電極被絕緣。於是，較佳為採用使用用作平坦化膜的樹脂層填充位於相鄰的兩個發光元件間的局部性的步階的結構(也稱為LFP：Local Filling Planarization)。該樹脂層被用作平坦化膜。由此，可以抑制共用層或共用電極的斷開而實現可靠性高的顯示裝置。
以下，參照圖式說明本發明的一個實施方式的顯示裝置的更具體的結構例子。
[結構例子1] 圖40A示出本發明的一個實施方式的顯示裝置100的俯視示意圖。顯示裝置100在基板101上包括多個呈現紅色的發光元件110R、多個呈現綠色的發光元件110G及多個呈現藍色的發光元件110B。在圖40A中，為了簡單地區別各發光元件，在各發光元件的發光區域內附上R、G、B的符號。
發光元件110R、發光元件110G及發光元件110B都以矩陣狀排列。圖40A示出同一顏色的發光元件在一個方向上排列的所謂條紋排列。注意，發光元件的排列方法不侷限於此，還可以使用S條紋排列、Delta排列、拜耳排列、鋸齒形(zigzag)排列等排列方法，也可以使用Pentile排列、Diamond排列等。
作為發光元件110R、發光元件110G及發光元件110B，例如較佳為使用OLED(Organic Light Emitting Diode：有機發光二極體)或QLED(Quantum-dot Light Emitting Diode：量子點發光二極體)。作為EL元件含有的發光物質，例如可以舉出發射螢光的物質(螢光材料)、發射磷光的物質(磷光材料)及呈現熱活化延遲螢光的物質(熱活性化延遲螢光(Thermally activated delayed fluorescence：TADF)材料)。作為EL元件所包含的發光物質，除了有機化合物之外還可以使用無機化合物(量子點材料等)。
另外，圖40A示出與共用電極113電連接的連接電極111C。連接電極111C被供應用來對共用電極113供應的電位(例如，陽極電位或陰極電位)。連接電極111C設置在發光元件110R等排列的顯示區域的外側。
連接電極111C可以沿著顯示區域的外周設置。例如，既可以沿著顯示區域的外周的一個邊設置，又可以沿著顯示區域的外周的兩個以上的邊設置。就是說，在顯示區域的頂面形狀為長方形的情況下，連接電極111C的頂面形狀可以為帶狀(長方形)、L字狀、“冂”字狀(方括號狀)或四角形等。
圖40B、圖40D分別是對應於圖40A中的點劃線A1-A2、點劃線A3-A4的剖面示意圖。圖40B示出發光元件110R、發光元件110G及發光元件110B的剖面示意圖。另外，圖40C示出圖40B所示的結構的變形例子。圖40D示出連接電極111C與共用電極113連接的連接部130的剖面示意圖。
發光元件110R包括像素電極111R、有機層112R、共用層114及共用電極113。發光元件110G包括像素電極111G、有機層112G、共用層114及共用電極113。發光元件110B包括像素電極111B、有機層112B、共用層114及共用電極113。共用層114和共用電極113共同設置在發光元件110R、發光元件110G及發光元件110B中。
發光元件110R所包括的有機層112R包含至少發射紅色光的發光有機化合物。發光元件110G所包括的有機層112G包含至少發射綠色光的發光有機化合物。發光元件110B所包括的有機層112B包含至少發射藍色光的發光有機化合物。有機層112R、有機層112G及有機層112B各自也可以被稱為EL層，至少包括包含發光有機化合物的層(發光層)。
以下，在說明發光元件110R、發光元件110G及發光元件110B之間共同的內容時有時將其稱為發光元件110進行說明。同樣地，在說明有機層112R、有機層112G及有機層112B等用字母進行區別的組件之間共同的內容時，有時用省略字母的符號進行說明。
有機層112及共用層114可以分別獨立包括電子注入層、電子傳輸層、電洞注入層和電洞傳輸層中的一個以上。例如，有機層112從像素電極111一側層疊有電洞注入層、電洞傳輸層、發光層、電子傳輸層的疊層結構，並且共用層114包括電子注入層。
像素電極111R、像素電極111G及像素電極111B都設置在每個發光元件中。此外，共用電極113及共用層114設置為各發光元件共通使用的一個層。作為各像素電極和共用電極113中的任一方使用對可見光具有透光性的導電膜且另一方使用具有反射性的導電膜。藉由使各像素電極具有透光性且使共用電極113具有反射性可以實現底面發射型(底部發射結構)的顯示裝置，與此相反，藉由使各像素電極具有反射性且使共用電極113具有透光性可以實現頂面發射型(頂部發射結構)的顯示裝置。另外，藉由使各像素電極和共用電極113的兩者具有透光性，也可以實現雙面發射型(雙面發射結構)的顯示裝置。
在共用電極113上以覆蓋發光元件110的方式設置保護層121。保護層121具有防止水等雜質從上方擴散到各發光元件的功能。
像素電極111的端部較佳為具有錐形形狀。在像素電極111的端部具有錐形形狀時，沿著像素電極111的端部設置的有機層112也可以具有錐形形狀。藉由使像素電極111的端部具有錐形形狀，可以提高跨著像素電極111的端部設置的有機層112的覆蓋性。此外，藉由使像素電極111的側面具有錐形形狀，可以藉由洗滌處理等容易去除製程中的異物(例如，灰塵或微粒等)，所以是較佳的。
有機層112利用光微影法被加工為島狀。因此，有機層112在其端部具有頂面與側面所成的角近於90°的形狀。另一方面，使用FMM等形成的有機膜的厚度有越接近端部越減小的傾向，例如，距端部1μm以上且10μm以下的範圍頂面形成為坡狀，因此難以區別頂面與側面。
相鄰的兩個發光元件間設置有絕緣層125、樹脂層126及層128。
在相鄰的兩個發光元件間，各有機層112的側面隔著樹脂層126彼此相對。樹脂層126位於相鄰的兩個發光元件間且以填充各有機層112的端部和兩個有機層112間的區域的方式設置。樹脂層126的頂面具有平滑的凸狀形狀，以覆蓋樹脂層126的頂面的方式設置共用層114及共用電極113。
樹脂層126被用作填充位於相鄰的兩個發光元件間的步階的平坦化膜。藉由設置樹脂層126，可以防止共用電極113因有機層112的端部的步階被分離的現象(也稱為斷開)導致有機層112上的共用電極被絕緣。樹脂層126也可以稱為LFP(Local Filling Planarization)層。
作為樹脂層126，可以適合使用包含有機材料的絕緣層。例如，作為樹脂層126可以使用丙烯酸樹脂、聚醯亞胺樹脂、環氧樹脂、亞胺樹脂、聚醯胺樹脂、聚醯亞胺醯胺樹脂、矽酮樹脂、矽氧烷樹脂、苯并環丁烯類樹脂、酚醛樹脂及上述樹脂的先質等。另外，作為樹脂層126，也可以使用聚乙烯醇(PVA)、聚乙烯醇縮丁醛、聚乙烯吡咯烷酮、聚乙二醇、聚甘油、普魯蘭、水溶性纖維素或者醇可溶性聚醯胺樹脂等有機材料。
另外，作為樹脂層126，也可以使用感光樹脂。作為感光樹脂，也可以使用光阻劑。感光樹脂可以使用正型材料或負型材料。
樹脂層126也可以包含吸收可見光的材料。例如，樹脂層126本身可以由吸收可見光的材料構成，樹脂層126也可以包含吸收可見光的顏料。作為樹脂層126，例如可以使用如下樹脂：可被用作透過紅色、藍色或綠色的光且吸收其他光的濾色片的樹脂；或者作為顏料包含碳黑且被用作黑矩陣的樹脂；等。
絕緣層125與有機層112的側面接觸。另外，絕緣層125覆蓋有機層112的上端部。另外，絕緣層125的一部分與基板101的頂面接觸。
絕緣層125位於樹脂層126與有機層112間且被用作防止樹脂層126接觸於有機層112的保護膜。在有機層112與樹脂層126接觸時，有可能由於形成樹脂層126時使用的有機溶劑等而有機層112被溶解。因此，藉由在有機層112與樹脂層126間設置絕緣層125，可以保護有機層112的側面。
絕緣層125可以為包含無機材料的絕緣層。作為絕緣層125例如可以使用氧化絕緣膜、氮化絕緣膜、氧氮化絕緣膜及氮氧化絕緣膜等無機絕緣膜。絕緣層125可以具有單層結構，也可以具有疊層結構。作為氧化絕緣膜，可以舉出氧化矽膜、氧化鋁膜、氧化鎂膜、銦鎵鋅氧化物膜、氧化鎵膜、氧化鍺膜、氧化釔膜、氧化鋯膜、氧化鑭膜、氧化釹膜、氧化鉿膜及氧化鉭膜等。作為氮化絕緣膜，可以舉出氮化矽膜及氮化鋁膜等。作為氧氮化絕緣膜，可以舉出氧氮化矽膜、氧氮化鋁膜等。作為氮氧化絕緣膜，可以舉出氮氧化矽膜、氮氧化鋁膜等。尤其是，藉由將利用ALD法形成的氧化鋁膜、氧化鉿膜等氧化金屬膜、氧化矽膜等無機絕緣膜用於絕緣層125，可以形成針孔較少且保護EL層功能優異的絕緣層125。
在本說明書等中，“氧氮化物”是指在其組成中氧含量多於氮含量的材料，而“氮氧化物”是指在其組成中氮含量多於氧含量的材料。例如，在記載為“氧氮化矽”時指在其組成中氧含量多於氮含量的材料，而在記載為“氮氧化矽”時指在其組成中氮含量多於氧含量的材料。
絕緣層125可以利用濺射法、CVD法、PLD法、ALD法等形成。絕緣層125較佳為利用覆蓋性良好的ALD法形成。
此外，也可以藉由在絕緣層125與樹脂層126之間設置反射膜(例如，包含選自銀、鈀、銅、鈦和鋁等中的一個或多個的金屬膜)而使上述反射膜反射發光層所發射的光。由此，可以進一步提高光提取效率。
層128是用來在蝕刻有機層112時保護有機層112的保護層(也稱為遮罩層、犧牲層)的一部分殘留的部分。層128可以使用可用於上述絕緣層125的材料。尤其是，層128及絕緣層125較佳為都使用相同材料，由此可以使用相同的用來進行加工的裝置等。
尤其是，由於利用ALD法形成的氧化鋁膜、氧化鉿膜等氧化金屬膜、氧化矽膜等無機絕緣膜是針孔較少的膜，所以保護EL層的功能優異，因此可以適合用於絕緣層125及層128。
保護層121例如可以具有至少包括無機絕緣膜的單層結構或疊層結構。作為無機絕緣膜，例如可以舉出氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氧氮化鋁膜、氧化鉿膜等的氧化物膜或氮化物膜。或者，作為保護層121也可以使用銦鎵氧化物、銦鋅氧化物、銦錫氧化物、銦鎵鋅氧化物等的半導體材料或導電材料。
另外，如圖40C所示，也可以在保護層121上設置保護層131。作為保護層131較佳為使用有機絕緣膜。此外，有機絕緣膜較佳為被用作平坦化膜。由此，可以使保護層131的頂面平坦，所以可以減輕起因於下方的結構的凹凸形狀的影響。作為可用於保護層131的有機材料，例如可以舉出可用於樹脂層126的有機絕緣材料等。
藉由設置用作平坦化膜的保護層131，如圖40C所示，可以在保護層131上較容易形成透鏡陣列133。透鏡陣列133可以與發光元件110重疊。藉由在形成有發光元件110的基板上直接形成透鏡陣列133，可以提高發光元件110與透鏡陣列133的位置對準的精度。
透鏡陣列133可以由無機材料和有機材料中的至少一個形成。例如，可以將包含樹脂的材料用於透鏡。此外，可以將包含氧化物和硫化物中的至少一個的材料用於透鏡。作為透鏡陣列133，例如可以使用微透鏡陣列。
另外，也可以採用不設置保護層131而以與保護層121的頂面接觸的方式設置透鏡陣列133的結構。另外，除了透鏡陣列133以外，還可以將其他結構物(例如，濾色片、觸控感測器的電極等)設置在保護層131上。
圖40D示出連接電極111C與共用電極113電連接的連接部130。在連接部130中，在連接電極111C上，絕緣層125及樹脂層126中設置有開口部。在該開口部，連接電極111C與共用電極113電連接。
注意，雖然圖40D示出連接電極111C與共用電極113電連接的連接部130，但是也可以在連接電極111C上隔著共用層114設置共用電極113。尤其是，在作為共用層114使用載子注入層的情況等下，用於該共用層114的材料的電阻率充分低且其厚度也很小，所以在很多情況下共用層114位於連接部130也沒有問題。由此，可以使用相同陰影遮罩形成共用電極113及共用層114，所以可以降低製造成本。
[結構例子2] 以下，說明部分結構與上述結構例子1不同的顯示裝置。注意，關於與上述結構例子1相同的部分有時參照上述結構例子1而省略說明。
圖41A示出顯示裝置100a的剖面示意圖。顯示裝置100a與顯示裝置100的主要不同之處在於：發光元件的結構；以及前者包括彩色層。
顯示裝置100a包括呈現白色光的發光元件110W。發光元件110W包括像素電極111、有機層112W、共用層114及共用電極113。有機層112W呈現白色發光。例如，有機層112W可以包含發光顏色處於補色關係的兩種以上的發光材料。例如，有機層112W可以包含發射紅色光的發光有機化合物、發射綠色光的發光有機化合物以及發射藍色光的發光有機化合物。此外，也可以包含發射藍色光的發光有機化合物以及發射黃色光的發光有機化合物。
在相鄰的兩個發光元件110W之間，各有機層112W分離。由此，可以抑制藉由有機層112W流過相鄰的發光元件110W間的洩漏電流，而可以抑制起因於該洩漏電流的串擾。因此，可以實現對比度及顏色再現性高的顯示裝置。
保護層121上設置有用作平坦化膜的絕緣層122，絕緣層122上設置有彩色層116R、彩色層116G及彩色層116B。
作為絕緣層122，可以使用有機樹脂膜或頂面被平坦化的無機絕緣膜。因為絕緣層122為彩色層116R、彩色層116G及彩色層116B的被形成面，所以在絕緣層122的頂面平坦時可以使彩色層116R等的厚度均勻，由此可以提高色純度。注意，當彩色層116R等的厚度不均勻時，吸光量根據彩色層116R中的區域而不同，由此有可能導致色純度下降。
[結構例子3] 圖41B示出顯示裝置100b的剖面示意圖。
發光元件110R包括像素電極111、導電層115R、有機層112W及共用電極113。發光元件110G包括像素電極111、導電層115G、有機層112W及共用電極113。發光元件110B包括像素電極111、導電層115B、有機層112W及共用電極113。導電層115R、導電層115G及導電層115B都具有透光性並被用作光學調整層。
藉由將反射可見光的膜用作像素電極111並將對可見光具有反射性和透射性的兩者的膜用作共用電極113，可以實現微腔諧振器(微腔)結構。此時，藉由以實現最合適的光程長的方式調整導電層115R、導電層115G及導電層115B的厚度，即便使用呈現白色發光的有機層112也可以從發光元件110R、發光元件110G和發光元件110B分別提取不同的波長的光得到加強的光。
並且，藉由在發光元件110R、發光元件110G和發光元件110B的光程上分別設置彩色層116R、彩色層116G和彩色層116B，可以提取色純度高的光。
此外，設置有覆蓋像素電極111及導電層115的端部的絕緣層123。絕緣層123的端部較佳為具有錐形形狀。藉由設置絕緣層123，可以提高形成在其上的有機層112W、共用電極113及保護層121等的覆蓋性。
有機層112W及共用電極113分別作為一連續的膜共同設置在各發光元件中。藉由採用這種結構，可以大幅度簡化顯示裝置的製程，所以是較佳的。
在此，像素電極111的端部較佳為具有幾乎垂直的形狀。由此，可以在絕緣層123的表面形成傾斜陡峭的部分，而可以在覆蓋該部分的有機層112W的一部分形成厚度小的部分，或者可以分離有機層112W的一部分。由此，可以不進行利用光微影法等的有機層112W的加工而抑制經過有機層112W產生在相鄰的發光元件間的洩漏電流。
以上是對顯示裝置的結構例子的說明。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式9 在本實施方式中，說明可用於本發明的一個實施方式的顯示裝置的像素電路的結構例子。
圖42A及圖42B示出像素電路51的結構例子及連接於像素電路51的發光器件61。圖42A是示出各元件的連接的圖，圖42B是示意性地示出包括驅動電路的層62、包括像素電路中的多個電晶體的層83、包括發光器件的層81的上下關係的圖。例如，在圖39所示的顯示裝置500C中，層62對應於包括電晶體310的層，層83對應於包括電晶體520B及電容器140的層，層81對應於包括發光元件110R、110G及110B的層。
圖42A及圖42B所示的像素電路51包括電晶體52A、電晶體52B、電晶體52C及電容器53。電晶體52A、電晶體52B、電晶體52C可以使用OS電晶體構成。電晶體52A、電晶體52B、電晶體52C的各OS電晶體較佳為包括背閘極電極，此時可以具有向背閘極電極供應與閘極電極相同的信號的結構或向背閘極電極供應與閘極電極不同的信號的結構。
電晶體52B包括與電晶體52A電連接的閘極電極、與發光器件61電連接的第一電極以及與佈線ANO電連接的第二電極。佈線ANO是用來供應電位的佈線，該電位用來給發光器件61提供電流。電晶體52B具有控制流過發光器件61的電流的量的功能。也就是說，電晶體52B具有控制發光器件61的發光量的功能。因此，可以將電晶體52B稱為“驅動電晶體”。
電晶體52A包括與電晶體52B的閘極電極電連接的第一電極、與用作源極線的佈線SL電連接的第二電極以及具有根據用作閘極線的佈線GL1的電位控制導通狀態或非導通狀態的功能的閘極電極。
電晶體52C包括與佈線V0電連接的第一電極、與發光器件61電連接的第二電極以及具有根據用作閘極線的佈線GL2的電位控制導通狀態或非導通狀態的功能的閘極電極。佈線V0是用來供應參考電位的佈線，並是用來將流過像素電路51的電流輸出到形成在層62中的驅動電路65或功能電路的佈線。
電容器53包括與電晶體52B的閘極電極電連接的導電膜以及與電晶體52C的第二電極電連接的導電膜。
發光器件61包括與電晶體52B的第一電極電連接的陽極以及與佈線VCOM電連接的陰極。佈線VCOM是用來供應電位的佈線，該電位用來給發光器件61提供電流。
由此，可以根據供應到電晶體52B的閘極電極的影像信號而控制發光器件61發射的光的強度。此外，根據藉由電晶體52C供應的佈線V0的參考電位可以抑制電晶體52B的閘極-源極間電壓的不均勻。
此外，可以從佈線V0輸出可用於像素參數的設定的電流值。更明確而言，佈線V0可以被用作將流過電晶體52B的電流或流過發光器件61的電流輸出到外部的監控線。輸出到佈線V0的電流由源極隨耦電路等轉換為電壓並輸出到外部。或者，可以由A/D轉換器等轉換為數位信號並輸出到形成在層62中的功能電路等。
在本發明的一個實施方式中說明的發光器件是指有機EL元件(也稱為OLED(Organic Light Emitting Diode))等自發光型顯示元件。另外，電連接到像素電路的發光器件可以為LED(Light Emitting Diode：發光二極體)、微型LED、QLED(Quantum-dot Light Emitting Diode：量子點發光二極體)、半導體雷射器等自發光型發光器件。
在圖42B所示的結構中，可以縮短電連接像素電路51與驅動電路65的佈線，由此可以降低該佈線的佈線電阻。因此，可以高速地進行資料寫入，所以顯示裝置可以高速地驅動。由此，即使增加顯示裝置中的像素電路51也可以確保充分的圖框期間，可以提高顯示裝置的像素密度。另外，藉由提高顯示裝置的像素密度，可以提高顯示在顯示裝置上的影像的清晰度。例如，可以使顯示裝置的像素密度為1000ppi以上、5000ppi以上或者7000ppi以上。因此，根據本實施方式的顯示裝置例如可以為AR或VR用顯示裝置，可以將其適用於HMD等顯示部與用戶的距離近的電子裝置。
注意，雖然圖42A及圖42B示出一共包括三個電晶體的像素電路51的例子，但是本發明的一個實施方式不侷限於此。以下，說明可用於像素電路51的像素電路的結構例子及驅動方法例子。
圖43A所示的像素電路51A包括電晶體52A、電晶體52B及電容器53。另外，圖43A示出與像素電路51A連接的發光器件61。另外，像素電路51A與佈線SL、佈線GL、佈線ANO及佈線VCOM電連接。像素電路51A具有從圖42A所示的像素電路51去除電晶體52C且將佈線GL1及佈線GL2替換為佈線GL的結構。
在電晶體52A中，閘極與佈線GL電連接，源極和汲極中的一方與佈線SL電連接，源極和汲極中的另一方與電晶體52B的閘極及電容器53的一方電極電連接。在電晶體52B中，源極和汲極中的一方與佈線ANO電連接，源極和汲極中的另一方與發光器件61的陽極電連接。電容器53的另一方電極與發光器件61的陽極電連接。發光器件61的陰極與佈線VCOM電連接。
圖43B所示的像素電路51B是對像素電路51A追加電晶體52C而成的結構。另外，像素電路51B與佈線V0電連接。
圖43C所示的像素電路51C是作為上述像素電路51A的電晶體52A及電晶體52B使用一對閘極彼此電連接的電晶體時的例子。另外，圖43D所示的像素電路51D是將該電晶體用於像素電路51B時的例子。由此，可以增大電晶體能夠流過的電流。注意，在此示出所有電晶體採用一對閘極電連接的電晶體，但是不侷限於此。另外，也可以採用包括一對閘極且該一對閘極分別與不同佈線電連接的電晶體。例如，藉由使用一方閘極與源極電連接的電晶體，可以提高可靠性。
圖44A所示的像素電路51E具有對上述像素電路51B追加電晶體52D而成的結構。另外，像素電路51E與用作閘極線的佈線GL1、佈線GL2及佈線GL3電連接。注意，在本實施方式等中，有時將佈線GL1、佈線GL2及佈線GL3總稱為佈線GL。因此，佈線GL不侷限於一個，有時為多個。
在電晶體52D中，閘極與佈線GL3電連接，源極和汲極中的一方與電晶體52B的閘極電連接，源極和汲極中的另一方與佈線V0電連接。另外，電晶體52A的閘極與佈線GL1電連接，電晶體52C的閘極與佈線GL2電連接。
藉由同時使電晶體52C及電晶體52D處於導通狀態，電晶體52B的源極及閘極具有相同電位，所以可以使電晶體52B處於非導通狀態。由此，可以強制性地遮斷流過發光器件61的電流。這種像素電路是在使用交替地設置顯示期間及關燈期間的顯示方法時較佳的。
圖44B所示的像素電路51F是對上述像素電路51E追加電容器53A時的例子。電容器53A被用作儲存電容器。
圖44C所示的像素電路51G及圖44D所示的像素電路51H分別是作為上述像素電路51E或像素電路51F使用包括一對閘極的電晶體時的例子。電晶體52A、電晶體52C、電晶體52D採用一對閘極彼此電連接的電晶體，電晶體52B採用一方閘極與源極電連接的電晶體。
圖45所示的像素電路51J包括電晶體56A至56G以及電容器57A至57C。可以認為像素電路51J的電晶體56A、56B、56C、電容器57A分別對應於圖42A所示的像素電路51的電晶體52A、52B、56C、電容器53。注意，圖45示出電晶體56A、56C、56D、56E、56F、56G的每一個中閘極與背閘極電連接的例子，但是也可以不使閘極與背閘極電連接而對背閘極供應任意電位。另外，供應到背閘極的電位不侷限於固定電位。供應到構成像素電路51J的電晶體的背閘極的電位可以按各電晶體不同或相同。此外，不需要在構成像素電路51J的所有電晶體中設置背閘極。像素電路51J也可以包括具有背閘極的電晶體以及不具有背閘極的電晶體。
在電晶體56A中，閘極與佈線GL1電連接，第一電極與佈線SL電連接，第二電極與電晶體56B的閘極電連接。在電晶體56B中，第一電極與佈線ANO電連接，第二電極與電晶體56F的第一電極電連接。在電晶體56C中，閘極與佈線GL1電連接，第一電極與電晶體56B的第二電極電連接，第二電極與佈線V0電連接。在電晶體56D中，閘極與佈線GL2電連接，第一電極與電晶體56B的閘極電連接，第二電極與電晶體56B的第二電極電連接。在電晶體56E中，閘極與佈線GL2電連接，第一電極與佈線V1電連接，第二電極與電晶體56B的背閘極電連接。在電晶體56F中，閘極與電晶體56G的第一電極電連接，第二電極與發光器件61的陽極電連接。在電晶體56G中，閘極與佈線GL1電連接，第二電極與佈線GL2電連接。電容器57A形成在電晶體56B的閘極與第二電極之間。電容器57B形成在電晶體56B的背閘極與第二電極之間。電容器57C形成在電晶體56F的閘極與第二電極之間。發光器件61的陰極與佈線VCOM電連接。佈線V1是對電晶體56B的背閘極供應電位的佈線。
保持在電容器57A及電容器57B中的對應於影像資料的電荷給顯示品質帶來很大的影響，所以外部雜訊的影響較佳為小。藉由增大電容器57A及電容器57B的電容，可以減少外部雜訊的影響，由此可以實現顯示品質高的顯示裝置。另外，電容器57A較佳為以比一個圖框期間長的期間保持對應於影像資料的電荷。電容器57B也同樣地較佳為以比一個圖框期間長的期間保持對應於影像資料的電荷，更佳為保持1秒鐘以上，進一步較佳為保持1分鐘以上，還較佳為保持1小時以上。因此，電容器57B的電容也可以大於電容器57A的電容。另一方面，電容器57C只要能夠保持使電晶體56F充分處於開啟狀態的電壓即可，所以電容器57C的電容也可以比電容器57A及電容器57B小。
再者，藉由在像素電路51J中使用OS電晶體，可以長期間儲存電容器57A及電容器57B的對應於影像資料的電荷。例如，在顯示不需要按每個圖框進行改寫的靜態影像的情況下，即使停止週邊驅動電路的工作也可以繼續顯示影像。上述在顯示靜態影像時停止週邊驅動電路的工作的驅動方法也被稱為“空轉停止驅動”。藉由進行空轉停止驅動，可以降低顯示裝置的功耗。
另外，也可以在上述像素電路中使用多通道型電晶體。多通道型電晶體包括電連接的多個閘極且在源極和汲極之間具有半導體層與該閘極重疊的多個區域。換言之，多通道型電晶體包括電連接的多個閘極且在源極和汲極之間具有多個通道形成區域。此外，可以將如下電晶體視為多通道型電晶體：使單閘極的多個電晶體串聯連接並連接各電晶體的閘極。
例如，當使驅動電晶體等在飽和區域中工作時，為了提高飽和區域中的電特性，有時使電晶體的通道長度長。作為通道長度長的電晶體，也可以使用多閘極電晶體。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式10 在本實施方式中，參照圖46A至圖48G說明本發明的一個實施方式的電子裝置。
本實施方式的電子裝置在顯示部中包括使用本發明的一個實施方式的電晶體的顯示面板(顯示裝置)。本發明的一個實施方式的顯示裝置容易實現高清晰化及高解析度化，此外可以實現高顯示品質。因此，可以用於各種電子裝置的顯示部。
作為電子裝置，例如除了電視機、桌上型或膝上型個人電腦、用於電腦等的顯示器、數位看板、彈珠機等大型遊戲機等具有較大的螢幕的電子裝置以外，還可以舉出數位相機、數位攝影機、數位相框、行動電話機、可攜式遊戲機、可攜式資訊終端、音頻再生裝置等。
特別是，因為本發明的一個實施方式的顯示面板可以提高清晰度，所以可以適用包括較小的顯示部的電子裝置。作為這種電子裝置可以舉出手錶型及手鐲型資訊終端設備(可穿戴裝置)、可戴在頭上的可穿戴裝置等諸如頭戴顯示器等VR用設備、眼鏡型AR用設備及MR用設備等。
本發明的一個實施方式的顯示面板較佳為具有極高的解析度諸如HD(像素數為1280×720)、FHD(像素數為1920×1080)、WQHD(像素數為2560×1440)、WQXGA(像素數為2560×1600)、4K(像素數為3840×2160)、8K(像素數為7680×4320)等。尤其是，較佳為設定為4K、8K或其以上的解析度。此外，本發明的一個實施方式的顯示面板中的像素密度(清晰度)較佳為100ppi以上，較佳為300ppi以上，更佳為500ppi以上，進一步較佳為1000ppi以上，更進一步較佳為2000ppi以上，更進一步較佳為3000ppi以上，還進一步較佳為5000ppi以上，進一步較佳為7000ppi以上。藉由使用上述的具有高解析度和高清晰度中的一者或兩者的顯示面板，可以進一步提高真實感及縱深感等。此外，對本發明的一個實施方式的顯示面板的螢幕比例(縱橫比)沒有特別的限制。例如，顯示面板可以適應1:1(正方形)、4:3、16:9、16:10等各種螢幕比例。
本實施方式的電子裝置也可以包括感測器(該感測器具有感測、檢測、測量如下因素的功能：力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)。
本實施方式的電子裝置可以具有各種功能。例如，可以具有如下功能：將各種資訊(靜態影像、動態影像、文字影像等)顯示在顯示部上的功能；觸控面板的功能；顯示日曆、日期或時間等的功能；執行各種軟體(程式)的功能；進行無線通訊的功能；讀出儲存在存儲介質中的程式或資料的功能；等。
使用圖46A至圖46F說明可戴在頭上的可穿戴裝置的一個例子。這些可穿戴裝置具有顯示AR內容的功能、顯示VR內容的功能、顯示SR內容的功能和顯示MR內容的功能中的至少一個。當電子裝置具有顯示AR、VR、SR、MR等中的至少一個的內容的功能時，可以提高使用者的沉浸感。
圖46A所示的電子裝置700A包括一對顯示面板751、一對外殼721、通訊部(未圖示)、一對安裝部723、控制部(未圖示)、成像部(未圖示)、一對光學構件753、眼鏡架757以及一對鼻墊758。
顯示面板751可以應用本發明的一個實施方式的顯示裝置。因此，可以實現能夠進行清晰度極高的顯示的電子裝置。此外，控制部(未圖示)可以使用本發明的一個實施方式的半導體裝置。由此，可以降低電子裝置的功耗。
電子裝置700A可以將由顯示面板751顯示的影像投影於光學構件753中的顯示區域756。因為光學構件753具有透光性，所以使用者可以與藉由光學構件753看到的透過影像重疊地看到顯示於顯示區域的影像。因此，電子裝置700A是能夠進行AR顯示的電子裝置。
電子裝置700A上作為成像部也可以設置有能夠拍攝前方的照相機。此外，藉由在電子裝置700A上設置陀螺儀感測器等的加速度感測器，可以檢測使用者的頭部朝向並將對應該方向的影像顯示在顯示區域756上。
通訊部具有無線通訊裝置，藉由該無線通訊裝置可以供應影像信號等。此外，代替無線通訊裝置或者除了無線通訊裝置以外還可以包括能夠連接供應影像信號及電源電位的電纜的連接器。
此外，電子裝置700A設置有電池，可以以無線方式和有線方式中的一者或兩者進行充電。
外殼721也可以設置有觸控感測器模組。觸控感測器模組具有檢測外殼721的外側的面是否被觸摸的功能。藉由觸控感測器模組，可以檢測使用者的點按操作或滑動操作等而執行各種處理。例如，藉由點按操作可以執行動態影像的暫時停止或再生等的處理，藉由滑動操作可以執行快進、快退等的處理等。此外，藉由在兩個外殼721的每一個設置觸控感測器模組，可以擴大操作範圍。
作為觸控感測器模組，可以使用各種觸控感測器。例如，可以採用靜電電容式、電阻膜方式、紅外線方式、電磁感應方式、表面聲波式、光學方式等各種方式。尤其是，較佳為將靜電電容式或光學方式的感測器應用於觸控感測器模組。
圖46B所示的電子裝置800A以及圖46C所示的電子裝置800B都包括一對顯示部820、外殼821、通訊部822、一對安裝部823、控制部824、一對成像部825以及一對透鏡832。
顯示部820可以應用本發明的一個實施方式的顯示裝置。因此，可以實現能夠進行清晰度極高的顯示的電子裝置。由此，使用者可以感受高沉浸感。此外，可以將本發明的一個實施方式的半導體裝置用於控制部824。由此，可以降低電子裝置的功耗。
顯示部820設置在外殼821內部的藉由透鏡832能看到的位置上。另外，藉由在一對顯示部820的每一個上顯示不同影像，可以進行利用視差的三維顯示。
可以將電子裝置800A以及電子裝置800B都稱為面向VR的電子裝置。裝上電子裝置800A或電子裝置800B的使用者藉由透鏡832能看到顯示在顯示部820上的影像。
電子裝置800A及電子裝置800B較佳為具有一種機構，其中能夠調整透鏡832及顯示部820的左右位置，以根據使用者的眼睛的位置使透鏡832及顯示部820位於最合適的位置上。此外，較佳為具有一種機構，其中藉由改變透鏡832和顯示部820之間的距離來調整焦點。
使用者可以使用安裝部823將電子裝置800A或電子裝置800B裝在頭上。注意，在圖46B等中，示出安裝部823具有如眼鏡的鏡腳(也稱為腳絲等)那樣的形狀的例子，但是不侷限於此。只要使用者能夠裝上，安裝部823就例如可以具有頭盔型或帶型的形狀。
成像部825具有取得外部的資訊的功能。可以將成像部825所取得的資料輸出到顯示部820。在成像部825中可以使用影像感測器。另外，也可以設置多個相機以能夠對應望遠、廣角等多種視角。
注意，在此示出包括成像部825的例子，設置能夠測量出與對象的距離的測距感測器(以下，也稱為檢測部)即可。換言之，成像部825是檢測部的一個實施方式。作為檢測部例如可以使用影像感測器或雷射雷達(LIDAR：Light Detection and Ranging)等距離影像感測器。藉由使用由相機取得的影像以及由距離影像感測器取得的影像，可以取得更多的資訊，可以實現精度更高的姿態操作。
電子裝置800A也可以包括用作骨傳導耳機的振動機構。例如，作為顯示部820、外殼821和安裝部823中的任一個或多個可以採用包括該振動機構的結構。由此，不需要另行設置頭戴式耳機、耳機或揚聲器等音響設備，而只裝上電子裝置800A就可以享受影像和聲音。
電子裝置800A以及電子裝置800B也可以都包括輸入端子。可以將供應來自影像輸出設備等的影像信號以及用於對設置在電子裝置內的電池進行充電的電力等的電纜連線到輸入端子。
本發明的一個實施方式的電子裝置也可以具有與耳機750進行無線通訊的功能。耳機750包括通訊部(未圖示)，並具有無線通訊功能。耳機750藉由無線通訊功能可以從電子裝置接收資訊(例如聲音資料)。例如，圖46A所示的電子裝置700A具有藉由無線通訊功能將資訊發送到耳機750的功能。
另外，電子裝置也可以包括耳機部。圖46C所示的電子裝置800B包括耳機部827。例如，可以採用以有線方式連接耳機部827和控制部824的結構。連接耳機部827和控制部824的佈線的一部分也可以配置在外殼821或安裝部823的內部。此外，耳機部827和安裝部823也可以包括磁鐵。由此，可以用磁力將耳機部827固定到安裝部823，收納變得容易，所以是較佳的。
電子裝置也可以包括能夠與耳機或頭戴式耳機等連接的聲音輸出端子。此外，電子裝置也可以包括聲音輸入端子和聲音輸入機構中的一者或兩者。作為聲音輸入機構，例如可以使用麥克風等收音裝置。藉由將聲音輸入機構設置到電子裝置，可以使電子裝置具有所謂的耳麥的功能。
圖46D及圖46E示出VR用護目鏡型電子裝置850A的立體圖。圖46D及圖46E示出外殼845內包括分別彎曲的一對顯示裝置840(顯示裝置840_R及顯示裝置840_L)的例子。電子裝置850A包括運動檢測部841、視線檢測部842、運算部843、通訊部844、透鏡848、操作按鈕851、安裝工具854、感測器855、刻度盤856等。
由於包括兩個顯示裝置840，使用者的雙眼可以分別看兩個顯示裝置。由此，在用視差進行三維顯示等的情況下，也可以顯示高解析度影像。此外，顯示裝置840彎曲為以使用者的眼睛大致為中心的圓弧狀。由此，從使用者的眼睛到顯示裝置840的顯示面的距離固定，因此使用者可以看更自然的影像。此外，即使顯示裝置840具有光的亮度或色度根據所看的角度而變化的所謂的視角依賴性，也可以採用使用者的眼睛在顯示裝置840的顯示面的法線方向上的結構，由此尤其是在水平方向上實質上可以忽略其影響，所以可以顯示更有現實感的影像。
如圖46E所示，透鏡848位於顯示裝置840與使用者的眼睛之間。圖46E示出包括為了視度調節改變透鏡的位置的刻度盤856的例子。此外，在電子裝置850A具有自動聚焦功能的情況下，也可以不包括用來調節視度的刻度盤856。
圖46F示出包括一個顯示裝置840的護目鏡型電子裝置850B。藉由採用上述結構，可以減少構件數。
顯示裝置840在左右兩個區域中分別並排顯示右眼用影像和左眼用影像的兩個影像。由此可以顯示利用兩眼視差的立體影像。在顯示裝置840上，既可並排顯示利用視差的兩個不同的影像，又可不利用視差而並排顯示兩個相同的影像。
此外，也可以在顯示裝置840的整個區域顯示可用兩個眼睛看的一個影像。由此，可以顯示跨視野的兩端的全景影像，因此現實感得到提高。
可以對顯示裝置840應用本發明的一個實施方式的顯示裝置。因為本發明的一個實施方式的顯示裝置具有極高的清晰度，所以即便使用透鏡848放大影像，也可以不使使用者看到像素而可以顯示真實感更高的影像。
圖47A所示的電子裝置6500是可以用作智慧手機的可攜式資訊終端設備。
電子裝置6500包括外殼6501、顯示部6502、電源按鈕6503、按鈕6504、揚聲器6505、麥克風6506、相機6507、光源6508以及控制裝置6509等。顯示部6502具有觸控面板功能。控制裝置6509例如包括選自CPU、GPU及記憶體裝置中的一個或多個。可以將本發明的一個實施方式的半導體裝置用於顯示部6502、控制裝置6509等。藉由將本發明的一個實施方式的半導體裝置用於控制裝置6509，可以降低功耗，因此是較佳的。
顯示部6502可以使用本發明的一個實施方式的顯示面板。
圖47B是包括外殼6501的麥克風6506一側的端部的剖面示意圖。
外殼6501的顯示面一側設置有具有透光性的保護構件6510，被外殼6501及保護構件6510包圍的空間內配置有顯示面板6511、光學構件6512、觸控感測器面板6513、印刷電路板6517、電池6518等。
顯示面板6511、光學構件6512及觸控感測器面板6513使用黏合層(未圖示)固定到保護構件6510。
在顯示部6502的外側的區域中，顯示面板6511的一部分折疊，且該折疊的部分連接有FPC6515。FPC6515安裝有IC6516。FPC6515與設置於印刷電路板6517的端子連接。
顯示面板6511可以使用本發明的一個實施方式的顯示裝置。由此，可以實現極輕量的電子裝置。此外，由於顯示面板6511極薄，所以可以在抑制電子裝置的厚度的情況下安裝大容量的電池6518。此外，藉由折疊顯示面板6511的一部分以在像素部的背面設置與FPC6515的連接部，可以實現窄邊框的電子裝置。
圖47C示出電視機的一個例子。在電視機7100中，外殼7101中組裝有顯示部7000。在此示出利用支架7103支撐外殼7101的結構。
可以藉由利用外殼7101所具備的操作開關及另外提供的遙控器7111進行圖47C所示的電視機7100的操作。此外，也可以在顯示部7000中具備觸控感測器，也可以藉由用指頭等觸摸顯示部7000進行電視機7100的操作。此外，也可以在遙控器7111中具備顯示從該遙控器7111輸出的資訊的顯示部。藉由利用遙控器7111所具備的操作鍵或觸控面板，可以進行頻道及音量的操作，並可以對顯示在顯示部7000上的影像進行操作。
此外，電視機7100具有接收機及數據機等。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線方式或無線方式的通訊網路，可以進行單向(從發送者到接收者)或雙向(發送者和接收者之間或接收者之間等)的資訊通訊。
圖47D示出筆記型個人電腦的一個例子。筆記本式個人電腦7200包括外殼7211、鍵盤7212、指向裝置7213、外部連接埠7214、控制裝置7216等。外殼7211中組裝有顯示部7000。控制裝置7216例如包括選自CPU、GPU及記憶體裝置中的任一個或多個。可以將本發明的一個實施方式的半導體裝置用於顯示部7000、控制裝置7216等。藉由將本發明的一個實施方式的半導體裝置用於顯示部7000、控制裝置7216等，可以降低功耗，所以是較佳的。
圖47E和圖47F示出數位看板的一個例子。
圖47E所示的數位看板7300包括外殼7301、顯示部7000及揚聲器7303等。此外，還可以包括LED燈、操作鍵(包括電源開關或操作開關)、連接端子、各種感測器、麥克風等。
圖47F示出設置於圓柱狀柱子7401上的數位看板7400。數位看板7400包括沿著柱子7401的曲面設置的顯示部7000。
顯示部7000越大，一次能夠提供的資訊量越多。顯示部7000越大，越容易吸引人的注意，例如可以提高廣告宣傳效果。
藉由將觸控面板用於顯示部7000，不僅可以在顯示部7000上顯示靜態影像或動態影像，使用者還能夠直覺性地進行操作，所以是較佳的。此外，在用於提供路線資訊或交通資訊等資訊的用途時，可以藉由直覺性的操作提高易用性。
如圖47E和圖47F所示，數位看板7300或數位看板7400較佳為可以藉由無線通訊與使用者所攜帶的智慧手機等資訊終端設備7311或資訊終端設備7411聯動。例如，顯示在顯示部7000上的廣告資訊可以顯示在資訊終端設備7311或資訊終端設備7411的螢幕上。此外，藉由操作資訊終端設備7311或資訊終端設備7411，可以切換顯示部7000的顯示。
可以在數位看板7300或數位看板7400上以資訊終端設備7311或資訊終端設備7411的螢幕為操作單元(控制器)執行遊戲。由此，不特定多個使用者可以同時參加遊戲，享受遊戲的樂趣。
在圖47C至圖47F中，可以對顯示部7000適用本發明的一個實施方式的顯示面板。
圖48A至圖48G所示的電子裝置包括外殼9000、顯示部9001、揚聲器9003、操作鍵9005(包括電源開關或操作開關)、連接端子9006、感測器9007(該感測器具有檢測、檢出或測量如下因素的功能：力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)、麥克風9008等。
圖48A至圖48G所示的電子裝置具有各種功能。例如，可以具有如下功能：將各種資訊(靜態影像、動態影像、文字影像等)顯示在顯示部上的功能；觸控面板的功能；顯示日曆、日期或時間等的功能；藉由利用各種軟體(程式)控制處理的功能；進行無線通訊的功能；讀出儲存在存儲介質中的程式或資料並進行處理的功能；等。注意，電子裝置的功能不侷限於上述功能，而可以具有各種功能。電子裝置也可以包括多個顯示部。此外，也可以在電子裝置中設置照相機等而使其具有如下功能：拍攝靜態影像或動態影像，且將所拍攝的影像儲存在存儲介質(外部存儲介質或內置於照相機的存儲介質)中的功能；將所拍攝的影像顯示在顯示部上的功能；等。
下面，詳細地說明圖48A至圖48G所示的電子裝置。
圖48A是示出可攜式資訊終端9101的立體圖。例如，可以將可攜式資訊終端9101用作智慧手機。注意，在可攜式資訊終端9101中，也可以設置揚聲器9003、連接端子9006、感測器9007等。此外，作為可攜式資訊終端9101，可以將文字或影像資訊顯示在其多個面上。在圖48A中示出顯示三個圖示9050的例子。另外，可以將以虛線的矩形示出的資訊9051顯示在顯示部9001的其他面上。作為資訊9051的一個例子，可以舉出提示收到電子郵件、SNS或電話等的來信通知；電子郵件或SNS等的標題；電子郵件或SNS等的發送者姓名；日期；時間；電池餘量；以及電波強度等。或者，也可以在顯示有資訊9051的位置上顯示圖示9050等。
圖48B是示出可攜式資訊終端9102的立體圖。可攜式資訊終端9102具有將資訊顯示在顯示部9001的三個以上的面上的功能。在此，示出資訊9052、資訊9053、資訊9054分別顯示於不同的面上的例子。例如，在將可攜式資訊終端9102放在上衣口袋裡的狀態下，使用者能夠確認顯示在從可攜式資訊終端9102的上方看到的位置上的資訊9053。例如，使用者可以確認到該顯示而無需從口袋裡拿出可攜式資訊終端9102，由此能夠判斷是否接電話。
圖48C是示出平板終端9103的立體圖。平板終端9103例如可以執行行動電話、電子郵件及文章的閱讀和編輯、播放音樂、網路通訊、電腦遊戲等各種應用軟體。平板終端9103在外殼9000的正面包括顯示部9001、照相機9002、麥克風9008及揚聲器9003，在外殼9000的左側面包括被用作用於操作的按鈕的操作鍵9005，在底面包括連接端子9006。
圖48D是示出手錶型可攜式資訊終端9200的立體圖。可以將可攜式資訊終端9200例如用作智慧手錶(註冊商標)。另外，顯示部9001的顯示面彎曲，可沿著其彎曲的顯示面進行顯示。此外，可攜式資訊終端9200例如藉由與可進行無線通訊的耳麥相互通訊可以進行免提通話。此外，藉由利用連接端子9006，可攜式資訊終端9200可以與其他資訊終端進行資料傳輸或進行充電。充電也可以藉由無線供電進行。
圖48E至圖48G是示出可以折疊的可攜式資訊終端9201的立體圖。此外，圖48E是將可攜式資訊終端9201展開的狀態的立體圖，圖48G是折疊的狀態的立體圖，圖48F是從圖48E的狀態和圖48G的狀態中的一個轉換成另一個時中途的狀態的立體圖。可攜式資訊終端9201在折疊狀態下可攜性好，而在展開狀態下因為具有無縫拼接較大的顯示區域所以顯示的瀏覽性強。可攜式資訊終端9201所包括的顯示部9001被由鉸鏈9055連結的三個外殼9000支撐。顯示部9001例如可以在曲率半徑0.1mm以上且150mm以下的範圍彎曲。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
ADDR:信號 ANO:佈線 BIL:佈線 BILB:佈線 BRL:佈線 BW:信號 CA:電容器 CAL:佈線 CB:電容器 CC:電容器 CE:信號 CLK:信號 GL:佈線 GNDL:佈線 GW:信號 RBL:佈線 RDA:信號 RWL:佈線 SL:佈線 VCOM:佈線 VDL:佈線 WAKE:信號 WBL:佈線 WDA:信號 WOL:佈線 51:像素電路 51A:像素電路 51B:像素電路 51C:像素電路 51D:像素電路 51E:像素電路 51F:像素電路 51G:像素電路 51H:像素電路 51J:像素電路 52A:電晶體 52B:電晶體 52C:電晶體 52D:電晶體 53:電容器 53A:電容器 56A:電晶體 56B:電晶體 56C:電晶體 56D:電晶體 56E:電晶體 56F:電晶體 56G:電晶體 57A:電容器 57B:電容器 57C:電容器 61:發光器件 62:層 65:驅動電路 81:層 83:層 100:顯示裝置 100a:顯示裝置 100b:顯示裝置 101:基板 110:發光元件 110B:發光元件 110G:發光元件 110R:發光元件 110W:發光元件 111:像素電極 111B:像素電極 111C:連接電極 111G:像素電極 111R:像素電極 112:有機層 112B:有機層 112G:有機層 112R:有機層 112W:有機層 113:共用電極 114:共用層 115:導電層 115B:導電層 115G:導電層 115R:導電層 116B:彩色層 116G:彩色層 116R:彩色層 121:保護層 122:絕緣層 123:絕緣層 125:絕緣層 126:樹脂層 128:層 130:連接部 131:保護層 133:透鏡陣列 140:電容器 141:導電層 143:絕緣層 145:導電層 154:絕緣層 155a:絕緣層 155b:絕緣層 155c:絕緣層 156:插頭 170:基板 171:黏合層 200:電晶體 201:基板 205:導電體 205a:導電體 205b:導電體 207:導電體 208:絕緣體 209:導電體 210:絕緣體 212:絕緣體 214:絕緣體 215:絕緣體 216:絕緣體 221:絕緣體 222:絕緣體 224:絕緣體 224f:絕緣膜 230:氧化物半導體 230a:氧化物半導體 230b:氧化物半導體 230c:氧化物半導體 230f:氧化物半導體膜 240:導電體 240a:導電體 240b:導電體 241:絕緣體 241a:絕緣體 241b:絕緣體 242A:導電體 242a:導電體 242b:導電體 242f:導電膜 250:絕緣體 250a:絕緣體 250b:絕緣體 250c:絕緣體 250d:絕緣體 250f:絕緣膜 252:導電體 255:絕緣體 260:導電體 260a:導電體 260b:導電體 260f:導電膜 271A:絕緣體 271a:絕緣體 271b:絕緣體 271f:絕緣膜 275:絕緣體 277:塗佈膜 278:塗佈膜 279:光阻遮罩 280:絕緣體 282:絕緣體 282a:絕緣體 282b:絕緣體 283:絕緣體 284:絕緣體 285:絕緣體 310:電晶體 311:基板 313:半導體區域 314:低電阻區域 314a:低電阻區域 314b:低電阻區域 315:絕緣體 316:導電體 317:絕緣體 318:元件分離層 320:絕緣體 322:絕緣體 324:絕緣體 326:絕緣體 328:導電體 330:導電體 453:導電體 454:絕緣體 460:導電體 460a:導電體 460b:導電體 500A:顯示裝置 500B:顯示裝置 500C:顯示裝置 520:電晶體 520A:電晶體 520B:電晶體 580:顯示模組 581:顯示部 582:電路部 583:像素電路部 583a:像素電路 584:像素部 584a:像素 585:端子部 586:佈線部 590:FPC 591:基板 592:基板 600:半導體裝置 610:電晶體 620:電容器 651:曲線 652:曲線 655:電極 660:電極 663:電極 667:絕緣層 668:電極 690:特性 691:特性 692:特性 700A:電子裝置 721:外殼 723:安裝部 750:耳機 751:顯示面板 753:光學構件 756:顯示區域 757:眼鏡架 758:鼻墊 800A:電子裝置 800B:電子裝置 820:顯示部 821:外殼 822:通訊部 823:安裝部 824:控制部 825:成像部 827:耳機部 832:透鏡 840:顯示裝置 840_L:顯示裝置 840_R:顯示裝置 841:運動檢測部 842:視線檢測部 843:運算部 844:通訊部 845:外殼 848:透鏡 850A:電子裝置 850B:電子裝置 851:操作按鈕 854:安裝工具 855:感測器 856:刻度盤 900:半導體裝置 910:驅動電路 911:週邊電路 912:控制電路 915:週邊電路 920:記憶體陣列 923:行驅動器 924:列驅動器 925:輸入電路 926:輸出電路 927:感測放大器 928:電壓生成電路 930:層 931:PSW 932:PSW 941:行解碼器 942:列解碼器 950:記憶單元 951:記憶單元 952:記憶單元 953:記憶單元 954:記憶單元 955:記憶單元 956:記憶單元 957:記憶單元 958:記憶單元 960:運算裝置 970A:半導體裝置 970B:半導體裝置 970C:半導體裝置 989:快取介面 990:基板 991:ALU 992:ALU控制器 993:指令解碼器 994:中斷控制器 995:時序控制器 996:暫存器 997:暫存器控制器 998:匯流排介面 999:快取 5600:大型電腦 5610:機架 5620:電腦 5621:個人電腦卡 5622:板 5623:連接端子 5624:連接端子 5625:連接端子 5626:半導體裝置 5627:半導體裝置 5628:半導體裝置 5629:連接端子 5630:主機板 5631:插槽 6500:電子裝置 6501:外殼 6502:顯示部 6503:電源按鈕 6504:按鈕 6505:揚聲器 6506:麥克風 6507:相機 6508:光源 6509:控制裝置 6510:保護構件 6511:顯示面板 6512:光學構件 6513:觸控感測器面板 6515:FPC 6516:IC 6517:印刷電路板 6518:電池 6600:電子裝置 6611:外殼 6612:鍵盤 6613:指向裝置 6614:外部連接埠 6615:顯示部 6616:控制裝置 6800:人造衛星 6801:主體 6802:太陽能電池板 6803:天線 6804:行星 6805:二次電池 6807:控制裝置 6900:儲存系統 6901:主機 6901sb:伺服器 6902:儲存控制電路 6903:儲存 6903md:記憶體裝置 7000:顯示部 7100:電視機 7101:外殼 7103:支架 7111:遙控器 7200:筆記本式個人電腦 7211:外殼 7212:鍵盤 7213:指向裝置 7214:外部連接埠 7216:控制裝置 7300:數位看板 7301:外殼 7303:揚聲器 7311:資訊終端設備 7400:數位看板 7401:柱子 7411:資訊終端設備 9000:外殼 9001:顯示部 9002:照相機 9003:揚聲器 9005:操作鍵 9006:連接端子 9007:感測器 9008:麥克風 9050:圖示 9051:資訊 9052:資訊 9053:資訊 9054:資訊 9055:鉸鏈 9101:可攜式資訊終端 9102:可攜式資訊終端 9103:平板終端 9200:可攜式資訊終端 9201:可攜式資訊終端
[圖1A]是示出半導體裝置的一個例子的平面圖，[圖1B]至[圖1D]是示出半導體裝置的一個例子的剖面圖； [圖2A]及[圖2B]是示出半導體裝置的一個例子的剖面圖； [圖3A]至[圖3E]是示出半導體裝置的一個例子的剖面圖； [圖4A]是示出半導體裝置的一個例子的平面圖，[圖4B]至[圖4D]是示出半導體裝置的一個例子的剖面圖； [圖5A]是示出半導體裝置的一個例子的平面圖，[圖5B]至[圖5D]是示出半導體裝置的一個例子的剖面圖； [圖6A]至[圖6C]是示出半導體裝置的一個例子的剖面圖； [圖7A]是示出半導體裝置的一個例子的平面圖，[圖7B]至[圖7D]是示出半導體裝置的一個例子的剖面圖； [圖8]是示出半導體裝置的一個例子的剖面圖； [圖9A]是示出半導體裝置的製造方法的一個例子的平面圖，[圖9B]至[圖9D]是示出半導體裝置的製造方法的一個例子的剖面圖； [圖10A]是示出半導體裝置的製造方法的一個例子的平面圖，[圖10B]至[圖10D]是示出半導體裝置的製造方法的一個例子的剖面圖； [圖11A]是示出半導體裝置的製造方法的一個例子的平面圖，[圖11B]至[圖11D]是示出半導體裝置的製造方法的一個例子的剖面圖； [圖12A]是示出半導體裝置的製造方法的一個例子的平面圖，[圖12B]至[圖12D]是示出半導體裝置的製造方法的一個例子的剖面圖； [圖13A1]、[圖13A2]、[圖13B1]、[圖13B2]、[圖13C1]、[圖13C2]、[圖13D1]以及[圖13D2]是示出半導體裝置的製造方法的一個例子的剖面圖； [圖14A]是示出半導體裝置的製造方法的一個例子的平面圖，[圖14B]至[圖14D]是示出半導體裝置的製造方法的一個例子的剖面圖； [圖15A]是示出半導體裝置的製造方法的一個例子的平面圖，[圖15B]至[圖15D]是示出半導體裝置的製造方法的一個例子的剖面圖； [圖16A]是示出半導體裝置的製造方法的一個例子的平面圖，[圖16B]至[圖16D]是示出半導體裝置的製造方法的一個例子的剖面圖； [圖17]是氧化物半導體的能帶圖； [圖18]是示出遲滯特性的一個例子的圖表； [圖19A]至[圖19C]是半導體裝置的等效電路圖，[圖19D]是說明電晶體的Id-Vg特性的圖； [圖20A]是用來說明半導體裝置的工作的時序圖，[圖20B]是用來說明半導體裝置的工作的電路圖； [圖21A]是用來說明半導體裝置的工作的時序圖，[圖21B]是用來說明半導體裝置的工作的電路圖； [圖22A]是用來說明半導體裝置的工作的時序圖，[圖22B]是用來說明半導體裝置的工作的電路圖； [圖23]是說明半導體裝置的結構例子的方塊圖； [圖24A]至[圖24H]是說明記憶單元的電路結構例子的圖； [圖25]是示出半導體裝置的一個例子的剖面圖； [圖26A]及[圖26B]是說明半導體裝置的結構例子的立體圖； [圖27]是示出半導體裝置的一個例子的剖面圖； [圖28]是示出半導體裝置的一個例子的剖面圖； [圖29]是說明CPU的方塊圖； [圖30A]及[圖30B]是半導體裝置的立體圖； [圖31A]及[圖31B]是半導體裝置的立體圖； [圖32A]及[圖32B]是示出各種記憶體裝置的層級的圖； [圖33A]及[圖33B]是示出電子裝置的一個例子的圖，[圖33C]至[圖33E]是示出大型電腦的一個例子的圖； [圖34]是示出太空設備的一個例子的圖； [圖35]是示出可以應用於資料中心的儲存系統的一個例子的圖； [圖36A]及[圖36B]是顯示裝置的結構例子； [圖37]是顯示裝置的結構例子； [圖38]是顯示裝置的結構例子； [圖39]是顯示裝置的結構例子； [圖40A]至[圖40D]是顯示裝置的結構例子； [圖41A]及[圖41B]是顯示裝置的結構例子； [圖42A]及[圖42B]是說明顯示裝置的結構例子的圖； [圖43A]至[圖43D]是說明顯示裝置的結構例子的圖； [圖44A]至[圖44D]是說明顯示裝置的結構例子的圖； [圖45]是說明顯示裝置的結構例子的圖； [圖46A]至[圖46F]是電子裝置的結構例子； [圖47A]至[圖47F]是電子裝置的結構例子； [圖48A]至[圖48G]是電子裝置的結構例子。
200:電晶體
205:導電體
205a:導電體
205b:導電體
212:絕緣體
214:絕緣體
216:絕緣體
221:絕緣體
222:絕緣體
224:絕緣體
230:氧化物半導體
230a:氧化物半導體
230b:氧化物半導體
230c:氧化物半導體
240a:導電體
240a1:導電體
240a2:導電體
240b:導電體
240b1:導電體
240b2:導電體
241a:絕緣體
241b:絕緣體
242a:導電體
242b:導電體
250:絕緣體
250a:絕緣體
250b:絕緣體
250c:絕緣體
260:導電體
260a:導電體
260b:導電體
271a:絕緣體
271a1:絕緣體
271a2:絕緣體
271b:絕緣體
271b1:絕緣體
271b2:絕緣體
275:絕緣體
280:絕緣體
282:絕緣體
282a:絕緣體
282b:絕緣體
283:絕緣體
285:絕緣體

Claims (20)

  1. 一種半導體裝置，包括： 氧化物半導體； 該氧化物半導體上的彼此分開的第一導電體及第二導電體； 該第一導電體及該第二導電體上的第一絕緣體，該第一絕緣體具有與該第一導電體和該第二導電體之間的區域重疊的開口； 該開口中的第二絕緣體，該第二絕緣體與該氧化物半導體的頂面接觸；以及 該開口中的該第二絕緣體上的第三導電體，該第三導電體具有隔著該第二絕緣體與該氧化物半導體重疊的區域， 其中，該氧化物半導體在與該第三導電體重疊的區域中包括第一層、該第一層上的第二層以及該第二層上的第三層， 該第一層包含鎵及氧， 該第二層包含氧化銦， 該第三層包含銦、鎵及氧， 並且，該第二層的銦含有率比該第三層的銦含有率高。
  2. 如請求項1之半導體裝置， 其中該第一層的導帶底比該第二層的導帶底靠近真空能階， 並且該第三層的導帶底比該第二層的該導帶底靠近該真空能階。
  3. 如請求項1之半導體裝置， 其中該第一層包含銦， 並且在該第一層中銦含有率低於鎵含有率。
  4. 如請求項1之半導體裝置， 其中從平面看時，該第一絕緣體的一部分的側面與該第一導電體的側面及該第二導電體的側面對齊或大致對齊。
  5. 如請求項1之半導體裝置，還包括： 與該第三導電體的頂面、該第二絕緣體的上端部及該第一絕緣體的頂面接觸的第三絕緣體；以及 與該第三絕緣體的頂面接觸的第四絕緣體。
  6. 如請求項5之半導體裝置， 其中該第三絕緣體包含氧化鋁。
  7. 如請求項6之半導體裝置， 其中該第四絕緣體包含氮化矽。
  8. 如請求項1之半導體裝置， 其中該第一導電體及該第二導電體都包括第一導電層及該第一導電層上的第二導電層， 該第一導電體的該第一導電層和該第二導電體的該第一導電層之間的最短距離比該第一導電體的該第二導電層和該第二導電體的該第二導電層之間的最短距離小。
  9. 如請求項8之半導體裝置， 其中從平面看時，該第一絕緣體的一部分的側面與該第一導電體的該第二導電層的側面及該第二導電體的該第二導電層的側面對齊或大致對齊。
  10. 如請求項8之半導體裝置， 其中該第一導電體的該第一導電層及該第二導電體的該第一導電層都包含氮化鉭。
  11. 如請求項8之半導體裝置，還包括： 第五絕緣體， 其中該第五絕緣體在該開口中，並與該第一導電體的該第一導電層的頂面、該第一導電體的該第二導電層的側面、該第二導電體的該第一導電層的頂面及該第二導電體的該第二導電層的側面接觸， 並且該第五絕緣體具有與該第一導電體的該第一導電層和該第二導電體的該第一導電層之間的區域重疊的開口。
  12. 如請求項11之半導體裝置， 其中該第五絕緣體包含氮化矽。
  13. 如請求項1之半導體裝置， 其中該第二絕緣體包括第一絕緣層， 並且該第一絕緣層含有包含鉿的氧化物。
  14. 如請求項13之半導體裝置， 其中該第一絕緣層包含鉿鋯氧化物。
  15. 如請求項14之半導體裝置， 其中該第二絕緣體在該第一絕緣層上包括第二絕緣層， 並且該第二絕緣層包含氮化矽。
  16. 如請求項14之半導體裝置， 其中該第一絕緣層的頂面與該第三導電體接觸。
  17. 如請求項1之半導體裝置， 其中該第一層及該第二層具有結晶性。
  18. 一種包括如請求項1之半導體裝置的記憶體裝置。
  19. 一種包括如請求項1之半導體裝置的顯示裝置。
  20. 一種包括如請求項1之半導體裝置的電子裝置。
TW113150927A 2024-01-12 2024-12-26 半導體裝置 TW202531915A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2024003489 2024-01-12
JP2024-003487 2024-01-12
JP2024003487 2024-01-12
JP2024-003489 2024-01-12
JP2024022000 2024-02-16
JP2024-022000 2024-02-16

Publications (1)

Publication Number Publication Date
TW202531915A true TW202531915A (zh) 2025-08-01

Family

ID=96172636

Family Applications (1)

Application Number Title Priority Date Filing Date
TW113150927A TW202531915A (zh) 2024-01-12 2024-12-26 半導體裝置

Country Status (6)

Country Link
US (1) US20250234505A1 (zh)
JP (1) JP2025109687A (zh)
KR (1) KR20250110728A (zh)
CN (1) CN120321994A (zh)
DE (1) DE102025100747A1 (zh)
TW (1) TW202531915A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101473684B1 (ko) 2009-12-25 2014-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2012017843A1 (en) 2010-08-06 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit

Also Published As

Publication number Publication date
KR20250110728A (ko) 2025-07-21
US20250234505A1 (en) 2025-07-17
CN120321994A (zh) 2025-07-15
JP2025109687A (ja) 2025-07-25
DE102025100747A1 (de) 2025-07-17

Similar Documents

Publication Publication Date Title
US20240379869A1 (en) Semiconductor Device
US20250015193A1 (en) Oxide semiconductor layer, method for forming the oxide semiconductor layer, semiconductor device, and method for manufacturing the semiconductor device
WO2024241187A1 (ja) 半導体装置
US20250234505A1 (en) Semiconductor device
WO2025196595A1 (ja) 半導体装置
WO2025149872A1 (ja) 半導体装置
US20250015194A1 (en) Semiconductor Device
US20250248071A1 (en) Semiconductor device and memory device
WO2025196598A1 (ja) 半導体装置
US20250267848A1 (en) Semiconductor device
US20250280528A1 (en) Semiconductor device
WO2025233770A1 (ja) 半導体装置
WO2024189455A1 (ja) 半導体装置
KR20260015803A (ko) 반도체 장치
TW202431612A (zh) 半導體裝置
WO2025215498A1 (ja) 半導体装置、及び半導体装置の作製方法
WO2025062253A1 (ja) 半導体装置
WO2025022295A1 (ja) 半導体装置、及び半導体装置の作製方法
WO2024171008A1 (ja) 半導体装置
WO2024224246A1 (ja) 半導体装置、及び、半導体装置の作製方法
WO2024252248A1 (ja) 半導体装置
WO2025017438A1 (ja) 半導体装置、及び半導体装置の作製方法
WO2025141446A1 (ja) 半導体装置、及び半導体装置の作製方法
TW202505981A (zh) 氧化物半導體層、氧化物半導體層的製造方法、半導體裝置及半導體裝置的製造方法
CN121549077A (zh) 半导体装置及半导体装置的制造方法