[go: up one dir, main page]

TW201403829A - 半導體裝置、功率金屬氧化物半導體場效電晶體裝置及其製作方法 - Google Patents

半導體裝置、功率金屬氧化物半導體場效電晶體裝置及其製作方法 Download PDF

Info

Publication number
TW201403829A
TW201403829A TW102121295A TW102121295A TW201403829A TW 201403829 A TW201403829 A TW 201403829A TW 102121295 A TW102121295 A TW 102121295A TW 102121295 A TW102121295 A TW 102121295A TW 201403829 A TW201403829 A TW 201403829A
Authority
TW
Taiwan
Prior art keywords
metal oxide
gate electrode
epitaxial layer
oxide semiconductor
layer
Prior art date
Application number
TW102121295A
Other languages
English (en)
Other versions
TWI517411B (zh
Inventor
伍震威
周學良
蘇柏智
柳瑞興
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201403829A publication Critical patent/TW201403829A/zh
Application granted granted Critical
Publication of TWI517411B publication Critical patent/TWI517411B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D64/01312—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/664—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a barrier layer between the layer of silicon and an upper metal or metal silicide layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/0142—Manufacturing their gate conductors the gate conductors having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/856—Complementary IGFETs, e.g. CMOS the complementary IGFETs having different architectures than each other, e.g. high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/663—Vertical DMOS [VDMOS] FETs having both source contacts and drain contacts on the same surface, i.e. up-drain VDMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本發明是關於一種功率金屬氧化物半導體場效電晶體裝置，在一些實施例中，功率金屬氧化物半導體場效電晶體裝置具有一半導體本體，一磊晶層則設置於該半導體本體上。一混合閘極電極，用以控制源極電極與汲極電極之間的電流並設置於延伸進入磊晶層的溝槽內，包括具有低電阻金屬之一內部區域、具有多晶矽材料之一外部區域、以及設置於內部區域與外部區域之間的一阻障區。內部區域的低電阻可提供混合閘極電極低電阻，以得到良好的開關效能。

Description

半導體裝置、功率金屬氧化物半導體場效電晶體裝置及其製作方法
本發明係有關於半導體裝置，且特別是有關於一種包括具有複數巢狀區域之混合閘極電極的金屬氧化物半導體裝置。
功率金屬氧化物半導體場效電晶體(power MOSFETs)為金屬氧化物半導體(metal-oxide semiconductors)用以處理高壓層級之電晶體裝置。它們被廣泛應用於許多可攜式電子裝置，例如應用於電壓轉換器。通常，功率金屬氧化物半導體場效電晶體包括一垂直擴散金屬氧化物半導體(vertical diffused MOS，VDMOS)結構，在垂直擴散金屬氧化物半導體結構中，源極與汲極是沿一垂直軸線而設置，使電流在電晶體為導通狀態時可垂直流經此裝置。
本發明一實施例提供一種半導體裝置，包括：一半導體基板，包括一電晶體裝置，其具有一源極電極及一汲極電極；以及一混合閘極電極，其設置於延伸進入半導體基板內之一溝槽內，用以控制源極電極與汲極電極之間的一垂直電流，其中混合閘極電極包括複數巢狀區域，且其中一個或一個 以上的巢狀區域包括一低電阻金屬。
本發明另一實施例提供一種功率金屬氧化物半導體場效電晶體裝置，包括：一半導體本體；一磊晶層，設置於半導體本體上，且包括一溝槽，其由背向於半導體本體之磊晶層的一頂部表面延伸進入磊晶層內；以及一混合閘極電極，設置於延伸進入半導體基板內之溝槽內，且用以控制源極電極與汲極電極之間的一垂直電流，其中混合閘極電極包括：一外部區域，其具有一多晶矽材料；一阻障層，設置於多晶矽材料內；以及一低電阻金屬，設置於阻障層內，且其電阻低於多晶矽材料。
本發明又一實施例提供一種功率金屬氧化物半導體場效電晶體裝置之製作方法，包括：提供一半導體基板，其具有一磊晶層；選擇性蝕刻磊晶層以形成一溝槽，其延伸進入磊晶層內；以及於溝槽內形成一混合閘極電極，其用以控制源極電極與汲極電極之間的一電流，其中混合閘極電極包括具有不同材料之複數巢狀區域，其中一個或一個以上的複數巢狀區域之包括一低電阻金屬，其電阻低於一多晶矽材料之電阻。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
100、200、300‧‧‧功率金屬氧化物半導體場效電晶體
102‧‧‧半導體本體
104‧‧‧磊晶層
106、112‧‧‧閘極電極
108‧‧‧源極電極
110、1406‧‧‧汲極電極
202‧‧‧混合閘極電極
203、500、600、700、702、706、800、900、906、1000、1002、1100、1200、1700、1800、1900、2000、2100、2200、2300、2400、2500、2700、2800、2900、3000、3100、3200‧‧‧半 導體基板
204‧‧‧絕緣材料
206‧‧‧本體區域
208‧‧‧第一佈植區域
210‧‧‧第二佈植區域
212‧‧‧巢狀區域
214‧‧‧阻障區域
216‧‧‧內部區域
302‧‧‧電場板
400、1300、1600、2600‧‧‧方法
402、404、406、408、410、412、414、416、1302、1304、1306、1308、1310、1312、1314、1316、1318、1320、1602、1604、1606、1608、1610、1612、1614、1616、1618、1620、1622、2602、2604、2606、2608、2610、2612、2614、2616、2618‧‧‧步驟
602‧‧‧襯墊氧化層
604、2202‧‧‧硬罩幕層
606、2204‧‧‧溝槽
704‧‧‧第一多晶矽層
802‧‧‧第二多晶矽層
902‧‧‧阻障層
904‧‧‧低電阻金屬
908‧‧‧氮化物層
1102‧‧‧快速熱退火
1400、1500‧‧‧集成之功率金屬氧化物半導體場效電晶體
1402、1502‧‧‧準垂直式功率金屬氧化物半導體場效電晶體
1404‧‧‧內埋層
1408‧‧‧水平式金屬氧化物半導體裝置
1408a‧‧‧高壓n型金屬氧化物半導體裝置
1408b‧‧‧高壓p型金屬氧化物半導體裝置
1408c‧‧‧低壓n型金屬氧化物半導體裝置
1408d‧‧‧低壓p型金屬氧化物半導體裝置
1410‧‧‧深井
1412‧‧‧高壓井
1414、1416、1418‧‧‧淺井
1422‧‧‧側壁間隙壁
d1‧‧‧第一深度
d2‧‧‧第二深度
第1圖繪示了一功率金屬氧化物半導體場效電晶體之剖面圖。
第2圖繪示了一剖面圖，用以說明具有本發明之混合閘極電極之一功率金屬氧化物半導體場效電晶體的一些實施例。
第3圖繪示了一剖面圖，用以說明具有本發明之混合閘極電極之一功率金屬氧化物半導體場效電晶體的另外一些實施例。
第4圖為根據本發明一些實施例之方法，所繪示之具有本發明之混合閘極電極之一垂直式功率金屬氧化物半導體場效電晶體的形成方法。
第5-6、7A-7C、8、9A-9B、10A-10B、11A-11B、12圖繪示了一些實施例的剖面圖，用以說明根據第4圖之方法形成本發明之功率金屬氧化物半導體場效電晶體。
第13圖為根據本發明一些實施例之方法，所繪示之具有本發明之混合閘極電極之一準垂直式功率金屬氧化物半導體場效電晶體的形成方法。
第14圖繪示了一剖面圖，用以說明具有本發明之混合閘極電極之集成之準垂直式功率金屬氧化物半導體場效電晶體的一些實施例。
第15圖繪示了一剖面圖，用以說明具有本發明之混合閘極電極之集成之準垂直式功率金屬氧化物半導體場效電晶體的一些實施例。
第16圖為根據本發明一些實施例之方法，所繪示之具有本發明之混合閘極電極之集成之準垂直式功率金屬氧化物半導體場效電晶體的形成方法。
第17~25圖繪示了一些實施例的剖面圖，用以說明根據第 16圖之方法形成本發明之集成之準垂直式功率金屬氧化物半導體場效電晶體。
第26圖為根據本發明一些實施例之方法，所繪示之具有本發明之混合閘極電極之一垂直式功率金屬氧化物半導體場效電晶體的形成方法。
第27~32圖繪示了一些實施例的剖面圖，用以說明根據第26圖之方法形成本發明之集成之垂直式功率金屬氧化物半導體場效電晶體。
以下配合圖式說明詳細的實施例。圖式及說明中使用相同的標號來表示相同或相似的部件，且並未依照比例繪示，僅僅提供說明之用。在以下說明中，提出了許多特定細節部分，以充分瞭解本發明。然而，任何所屬技術領域中具有通常知識者將會瞭解本發明能夠在沒有這些特定細節情形下實行。此外，為使本發明易於瞭解，亦將已知結構及裝置以方塊圖的形式來繪示。
第1圖繪示了具有垂直裝置佈局(layout)之一功率金屬氧化物半導體場效電晶體100。此功率金屬氧化物半導體場效電晶體100包括一閘極電極106，其設置於一溝槽內，此溝槽延伸進入設置於半導體本體102上的一磊晶層104內。閘極電極106用以控制由源極電極108流至汲極電極110之垂直電流，通常閘極電極112包括一原位摻雜(in-situ doped)之多晶矽材料，其具有相對高的電阻。可理解的是，閘極電極106的高電阻限制了功率金屬氧化物半導體場效電晶體100的開關效 能，並可能會導致裝置的開與關不一致的問題。
因此，本發明的一些型態提供了具有相對低電阻之混合閘極電極的功率金屬氧化物半導體場效電晶體，並得到良好的開關效能。在一些實施例中，功率金屬氧化物半導體場效電晶體包括一半導體本體，一磊晶層則設置於此半導體本體上。一混合閘極電極用以控制源極電極與汲極電極之間的電流，其設置於延伸進入磊晶層之溝槽內。混合閘極電極包括具有低電阻金屬之一內部區域、具有多晶矽材料之一外部區域、以及設置於內部區域與外部區域之間的一阻障區。內部區域的低電阻提供了混合閘極電極一低電阻，以得到功率金屬氧化物半導體場效電晶體良好的開關效能。
第2圖繪示了本發明之功率金屬氧化物半導體場效電晶體200的一些實施例。功率金屬氧化物半導體場效電晶體200包括一源極電極108、一混合閘極電極202、及一汲極電極110，其沿裝置200的垂直方向設置。源極電極108設置於半導體基板203之頂部表面上，而混合閘極電極202則包含於延伸進入半導體基板203之一溝槽內，並垂直設置於源極電極108與汲極電極110之間。
在一些實施例中，半導體基板203包括一磊晶層104，其設置於半導體本體102上。源極電極108設置於磊晶層104上，本體(body)區域206則設置於磊晶層104內，並沿著包括絕緣材料204之溝槽的反側而設置。第一及第二佈植區域208及210分別沿著磊晶層104的表面設置於對應之本體區域206內。
在一些實施例中，磊晶層104及半導體本體102包括一第一摻雜/濃度類型(例如，n型)。在此實施例中，本體區域206具有第一摻雜類型，第一佈植區域208具有第一摻雜類型，而第二佈植區域210具有第二摻雜類型(例如，p型)。第一佈植區域208鄰接源極電極108，並形成一汲極區域，其沿著磊晶層104及本體區域206。以磊晶層104作為汲極區域的一部分可提供裝置200一垂直結構，其允許汲極電極110設置於半導體本體102背向於源極電極116的一側上，而使一垂直電流流經裝置200。
混合閘極電極202設置於填充有絕緣材料204之一溝槽內。此溝槽在磊晶層104內延伸，使混合閘極電極202水平設置於本體區域206之間與第一及第二佈植區域208及210之間。絕緣材料204可分隔混合閘極電極202與磊晶層104、本體區域206、第一佈植區域208、及源極電極108。在一些實施例中，絕緣材料204包括氧化物層，例如二氧化矽。
操作時，混合閘極電極202用以控制源極電極108與汲極電極110之間的電流流動。例如，當施加一高壓於混合閘極電極202，會在源極電極108與汲極電極110之間形成通道(channel)，而在混合閘極電極202的任一側形成個別的垂直式裝置。功率金屬氧化物半導體場效電晶體200的通道寬度為傳統金屬氧化物半導體場效電晶體的兩倍，因此允許功率金屬氧化物半導體場效電晶體200可承受較大的電流。
混合閘極電極202包括複數巢狀區域212~216。可理解的是，本發明之混合閘極電極202可包括任意數量的巢狀 區域(例如，2、3、4、5...)。在一些實施例中，混合閘極電極202包括三個巢狀區域：內部區域216、阻障區域214、及外部區域212。內部區域216嵌入於阻障區域214內，使內部區域216包含於於阻障區域214之一空腔內。阻障區域214嵌入於外側區域212內，使阻障區域214及內部區域216包含於於外部區域212之一空腔內。在一些實施例中，二個或二個以上之內部區域216的外表面側(亦即，進一步由內部區域216中心延伸的一表面)與阻障區域214之內表面的二個或二個以上的側邊接觸(亦即，較接近阻障區域214之中心的一表面)且阻障區域214之外表面的二個或二個以上側邊與外部區域212之內側表面的二個或二個以上側邊接觸。
一個或多個巢狀區域212~216包括一低電阻金屬。藉由形成一個或多個具有低電阻金屬之混合閘極電極202區域，相較於傳統多晶矽閘極電極，混合閘極電極202的總電阻降低。低電阻可提供比傳統多晶矽閘極優良的開關效能，其允許功率金屬氧化物半導體場效電晶體200可較一致地開或關。
在一些實施例中，內部區域216包括一低電阻金屬，外部區域212包括一多晶矽材料。低電阻金屬提供混合閘極電極一低電阻，而多晶矽材料則提供混合閘極電極202與絕緣材料204(例如，閘極-源極介電質)之間的良好界面。在一些實施例中，阻障區域214可包括一阻障層，其具有用以提供低電阻金屬與多晶矽材料之間良好連結(亦即，良好的導電性)的材料。
在不同實施例中，內部區域216包括一低電阻金屬，其可包括鎢(W)、鈦(Ti)、鈷(Co)、鋁(Al)、銅(Cu)、或其他相似金屬。在不同實施例中，阻障區域214包括一阻障層，其可包括鈷(Co)、鉭(Ta)、氮化鉭(TaN)、氮化鎢(WN)、氮化鈦(TiN)、鎢化鈦(TiW)、或其他相似金屬。
雖然第2圖繪示了混合閘極電極202包含於具有一背側汲極電極110之一垂直式汲極功率金屬氧化物半導體場效電晶體內，但混合閘極電極並不限於具有這種結構的垂直式汲極功率金屬氧化物半導體場效電晶體裝置。例如，在一些實施例中，混合閘極電極是包含於一準垂直式汲極金屬氧化物半導體場效電晶體裝置內，其具有由磊晶層之表面延伸至磊晶層下方之內埋層的汲極電極。
第3圖繪示了本發明之功率金屬氧化物半導體場效電晶體300的另外一些實施例。功率金屬氧化物半導體場效電晶體300包括一源極電極108、一混合閘極電極202、及設置於如上所述之垂直方向的一汲極電極110。功率金屬氧化物半導體場效電晶體300更包括一電場板302。電場板302設置於填充有絕緣材料204並包括混合閘極電極202之溝槽內，此溝槽延伸進入磊晶層104內。電場板302設置於混合閘極電極202垂直正下方的位置(例如，垂直設置於混合閘極電極202與汲極電極110之間)，並藉由絕緣材料204與磊晶層104及混合閘極電極202分離。電場板302用以控制混合閘極電極202左方及右方之通道區域，而影響汲極區域內的通道特性(例如，藉由將峰 值電場由混合閘極電極202之邊緣偏移至電場板302之邊緣，使混合閘極電極202延伸至空乏區邊緣)。在一些實施例中，電場板302包括一多晶矽材料。
第4圖為根據一些實施例所繪示之具有本發明之混合閘極電極的垂直式功率金屬氧化物半導體場效電晶體的製作方法400。
在步驟402中，提供具有磊晶層之一半導體基板。此半導體基板包括一磊晶層，其形成於一半導體本體上。
在步驟404中，選擇性蝕刻半導體基板以形成延伸進入磊晶層內之一溝槽。此溝槽由磊晶層背向於半導體本體之一表面延伸至磊晶層內一深度。
在一些實施例中，電場板在步驟406中形成於此溝槽內。
在步驟408中，於溝槽內形成混合閘極電極。此混合閘極電極包括複數巢狀區域，其中一個或一個以上的巢狀區域包括低電阻金屬(亦即，具有小於多晶矽電阻之金屬)。
在步驟410中，選擇性地佈植磊晶層以形成一本體區域、一第一佈植區域、及一第二佈植區域。在一些實施例中，第一佈植區域包括一個p型重摻雜區域(p+ doped region)，第二佈植區域包括一個n型重摻雜區域(n+ doped region)。
在步驟412中，實施快速熱退火(rapid thermal anneal)以活化佈植的摻雜物。
在步驟414中，於混合閘極電極上形成一閘極-源極介電質。
在步驟416中，形成源極及汲極電極。在一些實施例中，源極電極形成於基板的第一側上，而汲極電極則形成於基板的背側上。
繪示於第5~12圖者為實施方法400之例示性半導體基板之一些實施例的剖面圖。可理解的是，第5~12圖所繪示之剖面圖並非用以限制本發明之具有混合閘極電極之功率金屬氧化物半導體場效電晶體的製作方法。本發明所屬技術領域中具有通常知識者可根據本發明之剖面圖，加以變化以得到一功率金屬氧化物半導體場效電晶體結構。
第5圖繪示了對應於步驟402之基板的半導體基板之一些實施例的剖面圖500。半導體基板包括一磊晶層104，其形成於半導體本體102上。半導體本體102可包括任意半導體材料，例如矽、鍺、砷化鎵等。在一些實施例中，磊晶層104可藉由氣相磊晶法(vapor phase epitaxy)形成於半導體本體102上。通常，磊晶層104以具有大於半導體本體102之摻雜濃度的方式形成。在一些實施例中，半導體本體102及磊晶層104包括一第一摻雜/導電類型(例如，n型摻雜)。在其它實施例中，半導體本體102包括第一摻雜類型，而磊晶層104包括第二摻雜類型(例如，p型摻雜)。
第6圖繪示了對應於步驟404之基板的半導體基板之一些實施例的剖面圖600。如剖面圖600所示，襯墊氧化層602形成於磊晶層104的表面上，硬罩幕層604形成於襯墊氧化層602上。在一些實施例中，襯墊氧化層602可包括例如二氧化矽(SiO2)。在一些實施例中，硬罩幕層604可包括例如一氮化 物層(例如，氮化矽)。選擇性蝕刻硬罩幕層604及襯墊氧化層602以形成一開口，其露出磊晶層104下方之區域。在一些實施例中，硬罩幕層604包括一氮化物硬罩幕層，可使用含有氫氟酸(HF)、氫氟酸緩衝液(buffered HF)、或磷酸(H3PO4)之蝕刻物質進行一濕蝕刻，以在硬罩幕層604中蝕刻出一開口。隨後在開口處蝕刻基板以形成溝槽606，其延伸進入磊晶層104。在一些實施例中，磊晶層104可使用例如包括三氟甲烷(CHF3)及/或四氟甲烷(CF4)之電漿蝕刻，或使用例如氫氧化鉀(KOH)之濕蝕刻。
可理解的是，溝槽606的深度取決於功率金屬氧化物半導體場效電晶體是否包括電場板。在功率金屬氧化物半導體場效電晶體不包括電場板之實施例中，將溝槽606蝕刻至第一深度d1。在功率金屬氧化物半導體場效電晶體包括電場板之實施例中，將溝槽606蝕刻至第二深度d2，其大於第一深度d1。
第7A~7C圖分別繪示了對應於步驟406之半導體基板的一些實施例之剖面圖700~704。如剖面圖700所示，絕緣材料204形成於基板上，且形成於溝槽606的底部及側邊。在不同實施例中，絕緣材料204包括二氧化矽或以旋塗介電質(spin-on dielectric)、熱處理製程、或沉積製程所形成之介電材料。
如剖面圖702所示，第一多晶矽層704沉積於絕緣材料204上方之基板上。在一些實施例中，第一多晶矽層704可藉由在低壓處理腔體內以高溫(例如，500~700℃)熱分解矽烷(SiH4)而形成。第一多晶矽層704形成為填充溝槽606的厚 度。
如剖面圖706所示，回蝕刻第一多晶矽層704(例如，使用包括六氟化硫(SF6)之蝕刻物質進行電漿蝕刻)，使其包含於溝槽606中。絕緣材料204(例如，氧化物層)隨後沉積於第一多晶矽層704上方之基板上，並隨後被蝕刻以形成溝槽606內之電場板。
第8及9A圖繪示了對應至步驟408之半導體基板的一些實施例之剖面圖800、900。剖面圖800及900繪示了不包括電場板者(例如，如在第7A~7C圖中形成者)，但在另外一些實施例中，可存在電場板。
如剖面圖800所示，移除襯墊氧化層602及硬罩幕層604，並於基板上形成一絕緣材料204。在不同實施例中，絕緣材料204可使用旋塗介電質、熱處理製程、或沉積製程形成。然後，一第二多晶矽層802隨後形成於絕緣材料204上方之基板上。在一些實施例中，第二多晶矽層802可藉由在低壓處理腔體內熱分解矽烷(SiH4)而形成，如上所述。
如剖面圖900所示，阻障層902沉積於第二多晶矽層802上方之基板上，低電阻金屬904隨後沉積於阻障層902上方之基板上。在一些實施例中，阻障層902及低電阻金屬904可藉由物理氣相沉積(例如，濺鍍或蒸鍍)沉積於基板上。阻障層902及低電阻金屬904沉積的厚度為可使第二多晶矽層802、阻障層902、及低電阻金屬904整體填充溝槽606之厚度。隨後選擇性遮蓋基板，蝕刻第二多晶矽層802、阻障層902、及低電阻金屬904以定義溝槽606內之混合閘極電極。所得之混合閘極 電極包括在阻障層902內嵌入有低電阻金屬904之結構，而阻障層902則嵌入於第二多晶矽層802中。
第10A圖繪示了對應於步驟410之半導體基板的一些實施例之剖面圖1000。如剖面圖1000所示，實施複數佈植以形成本體區域206、第一佈植區域208、及第二佈植區210。
在一些實施例中，本體區域206可藉由遮蓋基板(例如，使用光阻)，並使用具有第一摻雜類型之摻雜物以約1013原子/平方公分至約1014原子/平方公分之劑量實施本體佈植而形成。在一些實施例中，第一佈植區域208可藉由遮蓋基板(例如，使用光阻)，並使用具有第一摻雜類型之摻雜物以約1015原子/平方公分至約1016原子/平方公分之劑量佈植而形成。在一些實施例中，第二佈植區域210可藉由遮蓋基板(例如，使用光阻)，並使用具有第二摻雜類型之摻雜物以約1015原子/平方公分至約1016原子/平方公分之劑量佈植而形成。在一些實施例中，第一摻雜類型包括一n型摻雜物(例如，磷、砷)，而第二摻雜類型包括一p型摻雜物(例如，硼)。在這樣的實施例中，本體區域206包括一n型摻雜濃度，第一佈植區域208包括一n型重摻雜佈植區域，第二佈植區域210包括一p型重摻雜佈植區域。
第11A圖繪示了對應於步驟412之半導體基板的一些實施例之剖面圖1100。如剖面圖1100所示，在一次或一次以上之佈植後實施快速熱退火1102，以活化佈植之摻雜物(例如，第一及第二佈植區域)。在一些實施例中，快速熱退火1102可藉由將基板於高溫(例如，1200℃)下短時間(例如，少於 5秒)暴露而實施。為避免快速熱退火1102之高溫損害阻障層902及低電阻金屬904，阻障層902及低電阻金屬904可包括耐火金屬(refractory metals)。例如，阻障層902可包括鉭(Ta)，低電阻金屬904可包括鎢(W)。耐火金屬對於快速熱退火具有高度耐受性。
第12圖繪示了對應於步驟414~416之半導體基板的一些實施例之剖面圖1200。如剖面圖1200所示，包括閘極-源極介電質之一絕緣材料204形成於混合閘極電極上方。汲極電極110及源極電極108隨後藉由一金屬化製程而形成。例如，源極電極108可藉由使用物理氣相沈積法沈積一金屬(例如，鎳)於絕緣材料204上方而形成。相同地，汲極電極110可藉由使用物理氣相沈積法沈積一金屬(例如，鎳)於半導體本體102之背側而形成。在一些實施例中，形成一鈍化保護層於沈積之金屬上。
第13圖繪示了具有本發明之閘極結構的垂直功率金屬氧化物半導體場效電晶體之形成方法1300的另外一些實施例。
步驟1302~1306與方法400之步驟402~406相同。
在步驟1308中，於溝槽內形成氮化物間隙壁。第9B圖之剖面圖906繪示了沈積於基板上之氮化物層908。如剖面圖906所示，氮化物層908形成於溝槽606內，並嵌入於第二多晶矽層802內。氮化物層908與第二多晶矽層802接觸，並形成為填充溝槽606之厚度，而成為一氮化物間隙壁。在一些實施例中，氮化物層908可包括例如氮化矽。
在步驟1310中，選擇性佈植磊晶層以形成一本體區域、一第一佈植區域、及一第二佈植區域。第10B圖之剖面圖1002繪示了磊晶層104的佈植。如剖面圖1002所示，將氮化物間隙壁908作為硬罩幕層，以防止摻雜物佈植進入溝槽606內，而允許摻雜物佈植進入磊晶層104。
在步驟1312中，實施一快速熱退火以活化佈植之摻雜物。第11B圖之剖面圖1104繪示了基板之快速熱退火1102。使用溝槽606內之氮化物間隙壁908可允許快速熱退火1102在沈積低電阻金屬及阻障層之前實施。
在完成快速熱退火之後的步驟1312中移除氮化物間隙壁。在一些實施例中，氮化物間隙壁可藉由遮蔽基板並隨後使用含有例如氫氟酸(HF)、氫氟酸緩衝液(buffered HF)、或磷酸(H3PO4)之濕蝕刻劑進行選擇性蝕刻而移除。
在步驟1314中，於溝槽內沈積阻障層及低電阻金屬，並蝕刻阻障層及低電阻金屬以取代移除之氮化物間隙壁。第12圖之剖面圖1200繪示了形成阻障層902及低電阻金屬904以取代移除之氮化物間隙壁。由於低電阻金屬904及阻障層902並未暴露於快速熱退火1102下，因此可使用比耐火金屬之耐受性低的非耐火金屬作為低電阻金屬904及阻障層902。例如，阻障層902可包括鋁(Al)，低電阻金屬904可包括鈷(Co)。
在步驟1316中，於混合閘極電極上方形成閘極-源極介電質。第12圖之剖面圖1200繪示了絕緣材料204的形成，其包括混合閘極電極上方之閘極-源極介電質。
在步驟1318中，形成一源極電極及一汲極電極。 第12圖之剖面圖1200繪示了源極電極108及汲極電極110的形成。所得之功率金屬氧化物半導體場效電晶體包括與方法400所得之結構相似的結構，但其具有低電阻金屬904，且包括非耐火金屬之阻障層902。
在一些實施例中，本發明之功率金屬氧化物半導體場效電晶體可形成於包括有一個或一個以上水平式金屬氧化物半導體裝置1408(例如，水平式功率及/或互補式金屬氧化物半導體裝置)之半導體基板內。第14~15圖分別繪示了與一個或一個以上水平式金屬氧化物半導體裝置集成之功率金屬氧化物半導體場效電晶體的一些實施例之剖面圖1400及1500。
第14圖繪示了具有本發明之混合閘極電極之準垂直式功率金屬氧化物半導體場效電晶體之一些實施例的剖面圖1400，其集成於具有一個或一個以上水平式金屬氧化物半導體裝置的一矽基板(即，一集成之準垂直式功率金屬氧化物半導體場效電晶體)。
準垂直式功率金屬氧化物半導體場效電晶體1402包括源極電極108及混合閘極電極202，其沿裝置1400之垂直方向而設置。汲極區域包括一磊晶層104，其具有第一摻雜類型(例如，n型)，並設置於具有第二摻雜類型(例如，p型)之半導體本體102上。汲極區域更包括內埋層1404，其具有第一摻雜類型，並設置於半導體本體102與磊晶層104之間。汲極電極1406包含於由磊晶層104表面延伸進入內埋層1404之溝槽內。操作時，電流由源極電極108經由磊晶層104及內埋層1404 流至汲極電極1406。
具有第一摻雜類型之本體區域206沿著填充於汲極電極1406反側之溝槽內的絕緣材料204的側邊設置於磊晶層104內。第一及第二佈植區域208及210設置於本體區域206內，並沿磊晶層104之表面設置。第一佈植區域208具有第一摻雜類型，而第二佈植區域210具有第二摻雜類型。
一個或一個以上水平式金屬氧化物半導體裝置1408設置於磊晶層104內，此水平式金屬氧化物半導體裝置1408可藉由絕緣材料1418(例如，淺溝槽隔離區域)而分隔。在不同的非限制性之實施例中，水平式金屬氧化物半導體裝置1408可包括高壓n型金屬氧化物半導體裝置1408a、高壓p型金屬氧化物半導體裝置1408b、低壓n型金屬氧化物半導體裝置1408c、低壓p型金屬氧化物半導體裝置1408d、或前述之組合。水平式金屬氧化物半導體裝置1408包括一深井(deep well)1410，其具有第二摻雜類型，以及一高壓井(high voltage well)1412，其具有第二摻雜類型。高壓n型金屬氧化物半導體裝置1408a更包括具有第二摻雜類型之一淺井(shallow well)1414，並具有佈植區域208及210，如圖所示。高壓p型金屬氧化物半導體裝置1408b更包括具有第二摻雜類型之一淺井1416，並具有佈植區域208及210，如圖所示。低壓n型金屬氧化物半導體裝置1408c更包括具有第二摻雜類型之一淺井1418，並具有佈植區域208及210，如圖所示。低壓p型金屬氧化物半導體裝置1408d更包括佈植區域208及210，如圖所示。
第15圖繪示了具有本發明之混合閘極電極之垂直 式功率金屬氧化物半導體場效電晶體之一些實施例的剖面圖1500，其集成於一矽基板，其具有一個或一個以上水平式金屬氧化物半導體裝置(例如，一集成之垂直式功率金屬氧化物半導體場效電晶體)。
垂直式功率金屬氧化物半導體場效電晶體1502包括源極電極108、混合閘極電極202、及汲極電極110，其沿裝置1400之垂直方向而設置。汲極區域包括具有第一摻雜類型(例如，n型)之一磊晶層104，並設置於具有第一摻雜類型(例如，n型)之一半導體本體102上。具有第一摻雜類型之本體區域206沿著填充於溝槽之絕緣材料204的側邊設置於磊晶層104內。第一及第二佈植區域208及210沿磊晶層104之表面設置於本體區域206內。第一佈植區域208具有第一摻雜類型，第二佈植區域210則具有第二摻雜類型。一個或一個以上水平式金屬氧化物半導體裝置1408設置於磊晶層104內，如上所述。
第16圖繪示了具有本發明之混合閘極電極之準垂直式功率金屬氧化物半導體場效電晶體之形成方法的一些實施例。
在步驟1602中，提供具有在半導體本體與磊晶層之間之一內埋層的半導體基板。
在步驟1604中，選擇性佈植磊晶層以形成用於一個或一個以上之水平式金屬氧化物半導體裝置的一個或一個以上井區。
在步驟1606中，選擇性蝕刻半導體基板以形成延伸進入磊晶層內的一溝槽。溝槽由半導體本體背向於磊晶層之 一側的表面延伸進入磊晶層內一深度。
在一些實施例中，電場板在步驟1608中形成於溝槽內。在一些實施例中，電場板包括形成於溝槽內且被絕緣材料環繞之第一多晶矽層。
在步驟1610中，一第二多晶矽材料沈積於基板表面上。
在步驟1612中，選擇性蝕刻半導體基板以形成一汲極溝槽，其延伸進入磊晶層內。
一阻障層及低電阻金屬層在步驟1614中沈積於基板表面上。
在步驟1616中，選擇性蝕刻第二多晶矽層、阻障層、及低電阻金屬層，以定義水平式金屬氧化物半導體裝置之閘極電極及準垂直式功率金屬氧化物半導體場效電晶體之混合閘極電極。
在步驟1618中，選擇性佈植磊晶層以形成一本體佈植區域、一p型重摻雜佈植區域、及一n型重摻雜佈植區域。
在步驟1620中，於混合閘極電極上方形成一閘極-源極介電質。
在步驟1622中，於閘極-源極介電質上方形成一源極電極。
繪示於第17~25圖者為實施方法1600之一例示性半導體基板的一些實施例的剖面圖。
第17圖繪示了對應至步驟1602之半導體基板的一些實施例之剖面圖1700。半導體基板包括半導體本體102(例 如，矽或矽化鍺)及形成於其上之磊晶層104。內埋層1404可藉由使用摻雜物佈植半導體本體102，以提高內埋層1402之摻雜物濃度至大於半導體本體102及磊晶層104的程度而形成。在一些實施例中，內埋層1402可藉由以摻雜物濃度範圍約1×1018cm-3至約1×1021cm-3來佈植半導體本體102而形成。在一些實施例中，半導體本體102具有一第一摻雜類型，磊晶層104及內埋層1404則皆具有一第二摻雜類型。
第18圖繪示了對應至步驟1604之半導體基板的一些實施例之剖面圖1800。一個或一個以上主動區可藉由佈植而形成於基板內。在一些實施例中，主動區包括一深井1410，其可藉由遮蔽基板及佈植具有第一摻雜類型(例如，p型)之摻雜物(例如，硼)至摻雜物濃度範圍為約1015cm-3至1018cm-3之劑量而形成。在一些實施例中，主動區包括一高壓井1412，其包括於深井1410內，並可藉由遮蔽基板並佈植具有第二摻雜類型(例如，n型)之摻雜物(例如，磷)至摻雜物濃度範圍約1015cm-3至1018cm-3而形成。在一些實施例中，主動區可更包括一淺井，其包括於深井1412內，並可藉由佈植具有第一摻雜類型之摻雜物至摻雜物濃度範圍約1015cm-3至1018cm-3而形成。本發明所屬技術領域中具有通常知識者可理解的是，在不同實施例中，淺井可包括一5伏特的p型井1414、一p型井擴散汲極佈植1416、或其他相似井區。
剖面圖1800更繪示了在形成絕緣區域1418之前於基板表面形成一襯墊氧化層602(例如，氧化矽)，此襯墊氧化層602可避免在形成絕緣區域1418時施加於其下方基板的張 力。在不同實施例中，絕緣區域1418可使用例如傳統區域氧化法(LOCOS)或淺溝槽隔離(STI)技術形成於基板表面(例如，磊晶層104)內。
第19圖繪示了對應至步驟1606之半導體基板的一些實施例之剖面圖1900。如剖面圖1900所示，硬罩幕層604(例如，氮化物罩幕層)形成於磊晶層104上。選擇性圖案化硬罩幕層604及其下方之襯墊氧化層602以形成一開口而露出其下方之磊晶層104區域，其被蝕刻以在磊晶層104內形成溝槽606。
第20圖繪示了對應至步驟1608之半導體基板的一些實施例之剖面圖2000。如剖面圖2000所示，絕緣材料204沉積於溝槽606內。第一多晶矽層704隨後沈積於溝槽606內，並被蝕刻以定義電場板。絕緣材料204形成於第一多晶矽層704上方。
第21圖繪示了對應至步驟1610之半導體基板的一些實施例之剖面圖2100。如剖面圖2100所示，由基板上移除襯墊氧化層602及硬罩幕層604。絕緣材料204隨後形成於基板上。第二多晶矽層802形成於絕緣材料204上方之基板上。
第22圖繪示了對應至步驟1612之半導體基板的一些實施例之剖面圖2200。如剖面圖2200所示，硬罩幕層2202形成於基板上。選擇性圖案化硬罩幕層2202以形成一開口，隨後蝕刻第二多晶矽層802、絕緣材料204、及磊晶層104以形成由磊晶層頂部延伸至內埋層1404之汲極溝槽2204。
第23圖繪示了對應至步驟1614之半導體基板的一些實施例之剖面圖2300。如剖面圖2300所示，內埋層902及低 電阻金屬層904沈積於基板上。在一些實施例中，內埋層902及低電阻金屬層904可藉由物理氣相沈積法(例如，濺鍍或蒸鍍)沈積於基板上。
第24圖繪示了對應至步驟1616~1618之半導體基板的一些實施例之剖面圖2400。如剖面圖2400所示，選擇性遮蓋基板並選擇性蝕刻阻障層902、低電阻金屬層904、及第二多晶矽層802，以定義溝槽606內的混合閘極電極、汲極溝槽2204內的汲極電極1406、及水平式金屬氧化物半導體裝置1408之閘極。所得之準垂直式功率金屬氧化物半導體裝置的混合閘極電極具有複數巢狀區域，如上所述。所得之水平式金屬氧化物半導體裝置1408之閘極電極具有堆疊閘極電極。因此，使用低電阻金屬層904以填充溝槽606及汲極溝槽2204，蝕刻同一低電阻金屬層904、阻障層902、及第二多晶矽層802以形成準垂直式功率金屬氧化物半導體裝置1402及水平式金屬氧化物半導體裝置1408之閘極電極。剖面圖2400亦繪示了磊晶層104內的本體區域206與第一及第二佈植區域208及210。
第25圖繪示了對應至步驟1620之半導體基板的一些實施例之剖面圖2500。剖面圖2500繪示了將閘極-源極介電質及側壁間隙壁1422形成於水平式裝置1408a~1408d上。閘極-源極介電質可藉由選擇性蝕刻絕緣材料204以定義裝置1408a~1408d之閘極-源極介電質而形成。側壁間隙壁1422可藉由沈積額外絕緣材料(例如，氮化矽、氧化矽)而形成於基板上，且選擇性蝕刻額外絕緣材料以定義側壁間隙壁1422。
第26圖繪示了具有本發明之混合閘極電極之集成 垂直式功率金屬氧化物半導體場效電晶體之形成方法2600的一些實施例。
在步驟2602中，提供具有一磊晶層之半導體基板。
在步驟2604中，選擇性佈植磊晶層以形成水平式金屬氧化物半導體裝置之一個或一個以上的井區。
在步驟2606中，選擇性蝕刻半導體基板以形成延伸進入磊晶層內的一溝槽。溝槽由磊晶層背向於半導體本體之表面延伸進入磊晶層內一深度。
在一些實施例中，電場板在步驟2608中形成於溝槽內。在一些實施例中，電場板包括形成於溝槽內並被絕緣材料環繞之第一多晶矽層。
在步驟2610中，於基板表面上沈積一第二多晶矽材料、一阻障層、一低電阻金屬。
在步驟2612中，選擇性蝕刻第二多晶矽材料、阻障層、及低電阻金屬，以定義水平式金屬氧化物半導體裝置之閘極電極，並定義準垂直式功率金屬氧化物半導體裝置之混合閘極電極。
在步驟2614中，選擇性佈植磊晶層以形成一本體佈植區域、一p型重摻雜區域、及一n型重摻雜區域。
在步驟2616中，於混合閘極電極上方形成一閘極-源極介電質。
在步驟2618中，形成源極及汲極電極。源極電極形成於基板第一側上，而汲極形成於基板背側上。
第27~32圖繪示了實施方法2600之半導體基板之 一些實施例的剖面圖。
第27圖繪示了對應至步驟2602~2604之半導體基板的一些實施例之剖面圖2700。半導體基板包括半導體本體102(例如，矽或矽化鍺)及形成於其上之磊晶層104。半導體本體102及磊晶層104具有相同摻雜類型(例如，n型)。一個或一個以上主動區可藉由佈植而形成於磊晶層104內，並可藉由絕緣材料1418而分隔。在不同實施例中，主動區可包括一深井1410、包含於深井1410內之一高壓井1412、包含於高壓井內之一淺井(例如，一5伏特的p型井1414、一p型井擴散汲極佈植1416)。上述井區可藉由如第18圖相關敘述之劑量與摻雜類型而形成。
第28圖繪示了對應至步驟2606之半導體基板的一些實施例之剖面圖2800。如剖面圖2800所示，硬罩幕層604(例如，氮化物罩幕層)形成於磊晶層104上。選擇性圖案化硬罩幕層604及其下方之襯墊氧化層602以形成一開口而露出其下方之磊晶層104區域，並蝕刻此區域以在磊晶層104內形成溝槽606。
第29圖繪示了對應至步驟2608之半導體基板的一些實施例之剖面圖2900。如剖面圖2900所示，絕緣材料204沉積於溝槽606內，第一多晶矽層704隨後沈積於溝槽606內並被蝕刻以定義電場板。絕緣材料204形成於第一多晶矽層704上方。
第30圖繪示了對應至步驟2610之半導體基板的一些實施例之剖面圖3000。如剖面圖3000所示，由基板上移除襯 墊氧化層602及硬罩幕層604，隨後於基板上形成絕緣材料204。第二多晶矽層802形成於絕緣材料204上方之基板上。阻障層902及低電阻金屬層904形成於第二多晶矽層802上方之基板上。
第31圖繪示了對應至步驟2612之半導體基板的一些實施例之剖面圖3100。如剖面圖3100所示，選擇性遮蓋基板並選擇性蝕刻阻障層902、低電阻金屬層904、及第二多晶矽層802，以定義混合閘極電極及水平式金屬氧化物半導體裝置1408之閘極。所得之準垂直式功率金屬氧化物半導體裝置的混合閘極電極具有複數巢狀區域，如上所述。所得之水平式金屬氧化物半導體裝置之閘極電極具有堆疊閘極電極。因此，使用低電阻金屬層904以填充溝槽606及汲極溝槽2204，蝕刻同一低電阻金屬層904、阻障層902、及第二多晶矽層802以形成準垂直式功率金屬氧化物半導體裝置1502及水平式金屬氧化物半導體裝置1408之閘極電極。
第32圖繪示了對應至步驟2614~2618之半導體基板的一些實施例之剖面圖3200。
剖面圖3200繪示了磊晶層104內之本體區域206與第一及第二佈植區域208及210的佈植。剖面圖3200亦繪示了功率金屬氧化物半導體裝置之閘極-源極介電質及水平式裝置1408a~1408d上側壁間隙壁的形成。閘極-源極介電質可藉由選擇性蝕刻絕緣材料204以定義裝置1408a~1408d之閘極-源極介電質而形成。側壁間隙壁1422可藉由沈積額外絕緣材料(例如，氮化矽、氧化矽)而形成於基板上，且選擇性蝕刻額 外絕緣材料以定義側壁間隙壁1422。
可暸解的是任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作更動、替代與潤飾。所揭示的特定實施例僅僅用於說明以特定方法製作及使用本發明，並非用以侷限本發明的範圍。再者，特定的特徵、結構、或特色能以任何適當方式而與一或多個實施例作結合。此外，本發明說明所使用之「包含」、「具有」、及/或前述之同義詞屬於廣義「包括」的概念。並且，「例示性」僅為一實施例而未必為最佳實施例。可以理解的是本發明說明的圖式並未依照比例繪示，而僅僅提供說明之用。
因此，本發明是關於包括具有複數巢狀區域之混合閘極電極的金屬氧化物半導體裝置，其具有低電阻而可實現良好的開關效能。
在一些實施例中，本發明是關於一種半導體裝置，此半導體裝置包括一半導體基板，其包括具有一源極電極及一汲極電極之一電晶體裝置。一混合閘極電極設置於延伸進入半導體基板內之一溝槽內，並用以控制源極電極與汲極電極之間的一垂直電流。其中混合閘極電極包括複數巢狀區域，且其中一個或一個以上的巢狀區域包括一低電阻金屬。
在另外一些實施例中，本發明是關於一種功率金屬氧化物半導體場效電晶體裝置。此功率金屬氧化物半導體場效電晶體裝置包括一半導體本體。一磊晶層設置於半導體本體上並包括一溝槽，其由背向於半導體本體之磊晶層的一頂部表面延伸進入磊晶層內。一混合閘極電極設置於延伸進入半導體 基板內之溝槽內，並用以控制源極電極與汲極電極之間的一垂直電流。其中混合閘極電極包括具有一多晶矽材料之一外部區域、設置於多晶矽材料內之一阻障層、以及設置於阻障層內且電阻低於多晶矽材料之一低電阻金屬。
在另外一些實施例中，本發明是關於一種功率金屬氧化物半導體場效電晶體裝置之製作方法，此功率金屬氧化物半導體場效電晶體裝置之製作方法包括提供具有一磊晶層之一半導體基板，選擇性蝕刻磊晶層以形成延伸進入磊晶層內之一溝槽，以及於溝槽內形成一混合閘極電極，其用以控制源極電極與汲極電極之間的一電流。其中混合閘極電極包括具有不同材料之複數巢狀區域，其中一個或一個以上的複數巢狀區域之包括一低電阻金屬，其電阻低於一多晶矽材料之電阻。
102‧‧‧半導體本體
104‧‧‧磊晶層
108‧‧‧源極電極
110‧‧‧汲極電極
204‧‧‧絕緣材料
206‧‧‧本體區域
208‧‧‧第一佈植區域
210‧‧‧第二佈植區域
802‧‧‧第二多晶矽層
902‧‧‧阻障層
904‧‧‧低電阻金屬
1200‧‧‧半導體基板

Claims (10)

  1. 一種半導體裝置，包括：一半導體基板，包括一電晶體裝置，其具有一源極電極及一汲極電極；以及一混合閘極電極，其設置於延伸進入該半導體基板內之一溝槽內，用以控制該源極電極與該汲極電極之間的一垂直電流，其中該混合閘極電極包括複數巢狀區域，且其中一個或一個以上的該等巢狀區域包括一低電阻金屬。
  2. 如申請專利範圍第1項所述之半導體裝置，其中該等巢狀區域包括：一內部區域，包括該低電阻金屬；一外部區域，包括一多晶矽材料；以及一阻障區域，設置於該內部區域與該外部區域之間，並包括一阻障層，其用以在該低電阻金屬與該多晶矽材料之間提供良好的導電性。
  3. 如申請專利範圍第2項所述之半導體裝置，其中該阻障層之一內側表面鄰接該低電阻金屬之二個或二個以上的側邊；其中該阻障層之一外側表面鄰接該多晶矽材料之二個或二個以上的側邊。
  4. 如申請專利範圍第1項所述之半導體裝置，更包括：一半導體本體；一磊晶層，設置於該半導體本體上，其中該半導體基板包括該半導體本體及該磊晶層；以及一電場板，設置於該閘極電極與該汲極電極之間，且用以 影響包括該磊晶層之一汲極區域內的通道特性。
  5. 一種功率金屬氧化物半導體場效電晶體裝置，包括：一半導體本體；一磊晶層，設置於該半導體本體上，且包括一溝槽，其由背向於該半導體本體之該磊晶層的一頂部表面延伸進入該磊晶層內；以及一混合閘極電極，設置於延伸進該半導體基板內之該溝槽內，且用以控制該源極電極與該汲極電極之間的一垂直電流，其中該混合閘極電極包括：一外部區域，其具有一多晶矽材料；一阻障層，設置於該多晶矽材料內；以及一低電阻金屬，設置於該阻障層內，且其電阻低於該多晶矽材料。
  6. 如申請專利範圍第5項所述之功率金屬氧化物半導體場效電晶體裝置，更包括：一電場板，設置於該閘極電極與該汲極電極之間，且用以影響包括該磊晶層之一汲極區域內的通道特性。
  7. 如申請專利範圍第5項所述之功率金屬氧化物半導體場效電晶體裝置，其中該阻障層之一內側表面鄰接該低電阻金屬之二個或二個以上的側邊；其中該阻障層之一外側表面鄰接該多晶矽材料之二個或二個以上的側邊。
  8. 一種功率金屬氧化物半導體場效電晶體裝置之製作方法，包括： 提供一半導體基板，其具有一磊晶層；選擇性蝕刻該磊晶層以形成一溝槽，其延伸進該磊晶層內；以及於該溝槽內形成一混合閘極電極，其用以控制該源極電極與該汲極電極之間的一電流，其中該混合閘極電極包括具有不同材料之複數巢狀區域，其中一個或一個以上的該等複數巢狀區域之包括一低電阻金屬，其電阻低於一多晶矽材料之電阻。
  9. 如申請專利範圍第8項所述之功率金屬氧化物半導體場效電晶體裝置之製作方法，其中該低電阻金屬包括鎢、鈦、鈷、鋁、或銅。
  10. 如申請專利範圍第8項所述之功率金屬氧化物半導體場效電晶體裝置之製作方法，其中該阻障層之一內側表面鄰接該低電阻金屬之二個或二個以上的側邊；其中該阻障層之一外側表面鄰接該多晶矽材料之二個或二個以上的側邊。
TW102121295A 2012-07-10 2013-06-17 半導體裝置、功率金屬氧化物半導體場效電晶體裝置及其製作方法 TWI517411B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/545,131 US8933507B2 (en) 2012-07-10 2012-07-10 Metal/polysilicon gate trench power mosfet

Publications (2)

Publication Number Publication Date
TW201403829A true TW201403829A (zh) 2014-01-16
TWI517411B TWI517411B (zh) 2016-01-11

Family

ID=49913250

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102121295A TWI517411B (zh) 2012-07-10 2013-06-17 半導體裝置、功率金屬氧化物半導體場效電晶體裝置及其製作方法

Country Status (3)

Country Link
US (1) US8933507B2 (zh)
CN (2) CN108428743B (zh)
TW (1) TWI517411B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104916543A (zh) * 2014-03-14 2015-09-16 台湾积体电路制造股份有限公司 具有晶体结构的n功函金属
US9396953B2 (en) 2014-03-14 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Conformity control for metal gate stack
TWI567931B (zh) * 2014-12-05 2017-01-21 帥群微電子股份有限公司 半導體元件與其製造方法
US11414751B2 (en) 2017-09-05 2022-08-16 Applied Materials, Inc. Self-aligned structures from sub-oxides
TWI895613B (zh) * 2021-05-26 2025-09-01 國立研究開發法人產業技術總合研究所 半導體裝置及其製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014111140B4 (de) 2014-08-05 2019-08-14 Infineon Technologies Austria Ag Halbleitervorrichtung mit Feldeffektstrukturen mit verschiedenen Gatematerialien und Verfahren zur Herstellung davon
JP6629252B2 (ja) * 2017-02-01 2020-01-15 株式会社東芝 半導体装置の製造方法
CN113140636B (zh) * 2021-04-20 2023-02-28 重庆邮电大学 一种沟槽门型叠栅SiC MOSFET器件
US12495577B2 (en) 2022-08-17 2025-12-09 Analog Devices, Inc. Self-aligned silicide gate for discrete shielded-gate trench power MOSFET

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1058303A1 (en) 1999-05-31 2000-12-06 STMicroelectronics S.r.l. Fabrication of VDMOS structure with reduced parasitic effects
JP4917246B2 (ja) * 2003-11-17 2012-04-18 ローム株式会社 半導体装置およびその製造方法
US7663237B2 (en) 2005-12-27 2010-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Butted contact structure
US8058687B2 (en) * 2007-01-30 2011-11-15 Alpha & Omega Semiconductor, Ltd. Split gate with different gate materials and work functions to reduce gate resistance of ultra high density MOSFET
JP5634001B2 (ja) * 2007-03-28 2014-12-03 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置の製造方法
KR100881716B1 (ko) * 2007-07-02 2009-02-06 주식회사 하이닉스반도체 낮은 시트저항의 텅스텐막을 갖는 텅스텐배선 제조 방법 및그를 이용한 반도체소자의 게이트 제조 방법
US8252647B2 (en) * 2009-08-31 2012-08-28 Alpha & Omega Semiconductor Incorporated Fabrication of trench DMOS device having thick bottom shielding oxide
WO2011039800A1 (ja) * 2009-09-29 2011-04-07 株式会社 東芝 半導体装置
US8198678B2 (en) * 2009-12-09 2012-06-12 Infineon Technologies Austria Ag Semiconductor device with improved on-resistance

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104916543A (zh) * 2014-03-14 2015-09-16 台湾积体电路制造股份有限公司 具有晶体结构的n功函金属
US9396953B2 (en) 2014-03-14 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Conformity control for metal gate stack
TWI548003B (zh) * 2014-03-14 2016-09-01 台灣積體電路製造股份有限公司 積體電路元件及其製造方法
US9698019B2 (en) 2014-03-14 2017-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. N-work function metal with crystal structure
CN104916543B (zh) * 2014-03-14 2018-12-28 台湾积体电路制造股份有限公司 具有晶体结构的n功函金属
US10269918B2 (en) 2014-03-14 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. N-work function metal with crystal structure
US11133395B2 (en) 2014-03-14 2021-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. N-work function metal with crystal structure
TWI567931B (zh) * 2014-12-05 2017-01-21 帥群微電子股份有限公司 半導體元件與其製造方法
US9755028B2 (en) 2014-12-05 2017-09-05 Super Group Semiconductor Co., Ltd. Semiconductor device and method for manufacturing the same
US11414751B2 (en) 2017-09-05 2022-08-16 Applied Materials, Inc. Self-aligned structures from sub-oxides
TWI778118B (zh) * 2017-09-05 2022-09-21 美商應用材料股份有限公司 來自次氧化物的自對準結構
TWI895613B (zh) * 2021-05-26 2025-09-01 國立研究開發法人產業技術總合研究所 半導體裝置及其製造方法

Also Published As

Publication number Publication date
CN108428743B (zh) 2022-09-13
TWI517411B (zh) 2016-01-11
US20140015037A1 (en) 2014-01-16
CN108428743A (zh) 2018-08-21
CN103545356A (zh) 2014-01-29
US8933507B2 (en) 2015-01-13

Similar Documents

Publication Publication Date Title
TWI517411B (zh) 半導體裝置、功率金屬氧化物半導體場效電晶體裝置及其製作方法
CN102856182B (zh) 制造绝缘栅极半导体装置的方法及结构
TWI441334B (zh) 用於使用多晶矽的溝槽dmos器件的源極和本體連接結構
CN102270660B (zh) 沟槽型金属氧化物半导体场效应晶体管形成方法
CN107564908B (zh) 具有背对背场效应晶体管的双向开关
US9620585B1 (en) Termination for a stacked-gate super-junction MOSFET
TWI473173B (zh) 半導體元件及其製造方法
US10249721B2 (en) Semiconductor device including a gate trench and a source trench
US20090108343A1 (en) Semiconductor component and method of manufacture
JP2018515927A (ja) 複数遮蔽トレンチゲートｆｅｔ
CN101290936A (zh) 半导体器件及其制造方法
US9368615B2 (en) Trench power field effect transistor device and method
CN108028203A (zh) 垂直jfet及其制造方法
KR20110001921A (ko) 서로 연결되는 트랜지스터를 포함한 집적 회로를 포함하는 전자 장치
CN102074561A (zh) 一种沟槽金属氧化物半导体场效应管及其制造方法
TW201937565A (zh) 雙閘極ｌｄｍｏｓ及其形成的製程
CN110783409B (zh) 具有低闪烁噪声的半导体装置和其形成方法
TWI447817B (zh) 單元溝槽金屬氧化物半導體場效電晶體(mosfet)及其製造方法、以及使用單元溝槽金屬氧化物半導體場效電晶體之功率轉換系統
CN106024697B (zh) 沟槽功率器件及制作方法
CN102097434A (zh) 一种沟槽金属氧化物半导体场效应管及其制造方法
CN111092113B (zh) 金氧半场效应晶体管的终端区结构及其制造方法
CN205944060U (zh) 沟槽功率器件
TW201232666A (en) Trench power MOSFET and fabrication method thereof
HK1157933B (zh) 形成具有屏蔽電極結構的絕緣柵場效應晶體管器件的方法
HK1157933A1 (zh) 形成具有屏蔽电极结构的绝缘栅场效应晶体管器件的方法