CN102097434A - 一种沟槽金属氧化物半导体场效应管及其制造方法 - Google Patents
一种沟槽金属氧化物半导体场效应管及其制造方法 Download PDFInfo
- Publication number
- CN102097434A CN102097434A CN2009102534394A CN200910253439A CN102097434A CN 102097434 A CN102097434 A CN 102097434A CN 2009102534394 A CN2009102534394 A CN 2009102534394A CN 200910253439 A CN200910253439 A CN 200910253439A CN 102097434 A CN102097434 A CN 102097434A
- Authority
- CN
- China
- Prior art keywords
- groove
- oxide semiconductor
- field effect
- semiconductor field
- metal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 33
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000002353 field-effect transistor method Methods 0.000 title 1
- 230000005669 field effect Effects 0.000 claims abstract description 32
- 229910052751 metal Inorganic materials 0.000 claims description 53
- 239000002184 metal Substances 0.000 claims description 53
- 230000004888 barrier function Effects 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 20
- 239000002019 doping agent Substances 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 2
- 229910045601 alloy Inorganic materials 0.000 claims 2
- 239000000956 alloy Substances 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 230000009467 reduction Effects 0.000 abstract description 2
- 210000000746 body region Anatomy 0.000 description 39
- 230000008569 process Effects 0.000 description 13
- 238000000151 deposition Methods 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 6
- 239000005360 phosphosilicate glass Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种沟槽金属氧化物半导体场效应管及其制造方法。该结构中外延层中相邻的两个沟槽栅之间的台面顶部为重掺杂的接触区域。采用本发明的沟槽金属氧化物半导体场效应管能在提高器件单元密度的同时，有效避免雪崩击穿特性下降的问题。
Description
技术领域
本发明涉及一种半导体功率器件的单元结构、器件构造及工艺制造，特别涉及一种沟槽MOSFET(金属氧化物半导体场效应晶体管)的单元结构和工艺方法。
背景技术
为了提高沟槽金属氧化物半导体场效应管(MOSFET)的单元密度，现有技术揭示了多种减小沟槽栅之间台面宽度的结构，其中一个典型的结构如图1所示。该沟槽MOSFET包括：形成于P型体区114上方的N+源区112；被N+源区112包围的位于有源区的多个沟槽栅110；位于台面内部相邻N+源区112之间的P+接触区116；与N+源区112以及P型体区114接触的源金属120。此外，源金属120延伸入沟槽中与N+源区112位于沟槽侧壁的侧面形成接触，且所述源金属120和沟槽中的栅极导电区域由一层绝缘层隔开。
图1中所示的结构，在减小了器件尺寸的同时，通过增加所述源金属120和所述源区112之间的接触面积，增强了器件的源体接触特性。然而，随着沟槽金属氧化物半导体场效应管器件尺寸的进一步减小，图1中所示结构的P+接触区116与源金属120之间的接触面积也减小，这会造成接触特性变差，导致寄生的N+(源区)/P(体区)/N(外延层)双极性晶体管的开启，从而降低器件的雪崩击穿特性。
因此，在半导体器件领域中，尤其是在沟槽MOSFET的设计和制造领域中，需要提供一种新颖的单元结构、器件构造和制造方法以解决上述的困难和设计局限。
发明内容
本发明克服了现有技术中存在的缺点，提供了一种沟槽金属氧化物半导体场效应晶体管，在保证其具有较小尺寸的同时，不会影响器件的雪崩击穿特性。
根据本发明的实施例，提供了一种沟槽金属氧化物半导体场效应管(MOSFET)，包括：
(a)第一导电类型的衬底；
(b)第一导电类型的外延层，该外延层位于所述衬底之上，并且该外延层的所述载流子浓度低于所述衬底；
(c)所述外延层中位于有源区的多个沟槽，所述沟槽下部分衬有第一绝缘层，并填充以栅极导电区域，该栅极导电区域靠近所述第一绝缘层；
(d)第二绝缘层，位于所述沟槽中，且覆盖所述栅极导电区域的顶部；
(e)所述沟槽定义的多个台面，每个所述台面位于相邻的两个所述沟槽之间；
(f)第一导电类型的源区，位于所述台面的内部，且每个所述源区有一个侧面位于所述沟槽的侧壁上；
(g)第二导电类型的第一体区，位于相邻的两个所述沟槽之间；
(h)第二导电类型的第二体区，位于每个所述台面中相邻的两个所述源区之间，且所述第二体区的多数载流子浓度高于所述第一体区；
(i)第二导电类型的重掺杂接触区，位于每个所述台面的顶部，且位于所述源区和所述第二体区的上方，该重掺杂接触区的多数载流子浓度高于所述第二体区；和
(j)源金属，覆盖所述台面的上部分并延伸入所述沟槽的上部分，且该源金属与所述沟槽中的栅极导电区域之间存在所述第二绝缘层。
根据本发明的实施例，提供了另一种沟槽金属氧化物半导体场效应管(MOSFET)，包括：
(a)第一导电类性的衬底；
(b)第一导电类型的外延层，该外延层位于所述衬底之上，并且该外延层的多数载流子浓度低于所述衬底；
(c)所述外延层中位于有源区的多个沟槽，所述沟槽下部分衬有第一绝缘层，并填充以栅极导电区域，该栅极导电区域靠近所述第一绝缘层；
(d)第二绝缘层，位于所述沟槽中，且覆盖所述栅极导电区域的顶部；
(e)所述沟槽定义的多个台面，每个所述台面位于相邻的两个所述沟槽之间；
(f)第一导电类型的源区，位于所述台面的内部，且每个所述源区有一个侧面位于所述沟槽的侧壁上；
(g)第二导电类型的第一体区，位于相邻的两个所述沟槽之间；
(h)第二导电类型的第二体区，位于每个所述台面中相邻的两个所述源区之间，且所述第二体区的多数载流子浓度高于所述第一体区；
(i)第二导电类型的重掺杂接触区，位于每个所述台面的顶部，且位于所述源区和所述第二体区的上方，该重掺杂接触区的多数载流子浓度高于所述第二体区；
(j)用于填充所述沟槽上部分的金属插塞，且每个所述金属插塞与所述沟槽中的栅极导电区域之间存在第二绝缘层；
(k)源金属，覆盖所述台面的上表面和所述金属插塞的上表面。
在一些优选的实施例中，所述第一绝缘层为氧化物层。
在一些优选的实施例中，所述栅极导电区域为掺杂的多晶硅。
在一些优选的实施例中，所述第二绝缘层为磷硅玻璃(PSG)层。
在一些优选的实施例中，所述第一氧化层位于所述沟槽底部的厚度大于或等于其沿所述沟槽侧壁的厚度。
在一些优选的实施例中，所述沟槽金属氧化物半导体场效应管还包括第一导电类型的掺杂区，该掺杂区位于所述外延层，包围每个所述沟槽的底部，且该掺杂区的多数载流子浓度高于所述外延层。
在一些优选的实施例中，所述金属插塞为钨插塞。
在一些优选的实施例中，所述沟槽金属氧化物半导体场效应管还包括一层势垒层Ti/TiN或Co/TiN或Ta/TiN，该势垒层为与所述源金属与所述台面上表面之间，以及位于所述源金属与每个所述沟槽的侧壁之间。在另一些优选的实施例中，所述势垒层位于所述金属插塞和每个所述沟槽的侧壁之间。
在一些优选的实施例中，所述沟槽金属氧化物半导体场效应管还包括一层降阻层Ti或Ti/TiN，该降阻层位于所述源金属和所述台面上表面之间，以及位于所述源金属和所述金属插塞上表面之间。
根据本发明的另一个方面，提供了一种沟槽金属氧化物半导体场效应晶体管(MOSFET)的制造方法，包括：
(a)在衬底上表面形成外延层以及在外延层上表面提供沟槽掩模板的工序；
(b)刻蚀所述外延层形成多个沟槽的工序；
(c)在所述沟槽的内表面以及两个沟槽之间所形成台面的上表面形成第一绝缘层以及在该第一绝缘层上淀积栅极导电区域的工序；
(d)进行第一体区掺杂剂的离子注入和扩散，形成第一体区的工序；
(e)进行第二体区掺杂剂的离子注入和扩散，形成第二体区的工序，其中该第二体区位于所述第一体区的上方；
(f)移除位于所述沟槽上部分的所述栅极导电区域的工序；
(g)移除位于所述外延层上表面以及位于所述沟槽上部分的所述第一绝缘层的工序；
(h)在位于所述沟槽下部分的所述栅极导电区域上表面淀积一第二绝缘层的工序；
(i)通过所述第二绝缘层中的掺杂离子向外延层的扩散形成源区的工序；
(j)刻蚀所述第二绝缘层使其厚度变薄的工序；和
(k)进行重掺杂接触区掺杂剂的离子注入的工序，以形成位于每个所述台面顶部的重掺杂接触区。
在一些优选的实施例中，所述沟槽金属氧化物半导体场效应管的制造方法还包括：(1)沿所述重掺杂接触区的上表面和所述沟槽上部分的侧壁淀积一层势垒层Ti/TiN或Co/TiN或Ta/TiN的工序；和(2)在所述势垒层上方淀积源金属Al合金或Cu合金的工序，且所述源金属延伸入所述沟槽中。
在另一些优选的实施例中，所述沟槽金属氧化物半导体场效应管的制造方法还包括：(1)沿所述沟槽上部分的侧壁淀积一层势垒层Ti/TiN或Co/TiN或Ta/TiN的工序；(2)形成钨插塞填充所述沟槽上部分的工序；和(3)在所述台面和所述金属插塞的上表面形成源金属Al合金或Cu合金的工序。更优选的，在淀积所述源金属之前，还包括在所述台面和所述金属插塞的上表面淀积降阻层Ti或Ti/TiN的工序。
在一些优选的实施例中，所述沟槽金属氧化物半导体场效应管的制造方法还包括在淀积所述栅极导电区域之前，包括在所述沟槽的底部形成较厚的第一绝缘层的工序，其厚度大于沿所述沟槽下部分的侧壁的厚度。
在一些优选的实施例中，所述沟槽金属氧化物半导体场效应管的制造方法还包括在形成所述第一绝缘层之前，包括进行与所述外延层相同导电类型掺杂剂的离子注入和工序，以形成包围所述沟槽底部的掺杂区域，该掺杂区域位于所述外延层，且其多数载流子浓度高于所述外延层。
本发明的一个优点是，在位于所述台面中的源区和第二体区上方形成重掺杂区，该重掺杂区的掺杂剂类型与所述第一体区和所述第二体区相同，且其多数载流子浓度高于所述第一体区和所述第二体区。例如，在一个N沟道的沟槽MOSFET中，在N+源区和P+第二体区上方形成P++重掺杂接触区。利用这种结构，可以在减小沟槽MOSFET器件尺寸的同时，不影响其接触性能，从而不会引起如现有技术中的器件雪崩击穿特性的下降。
本发明的另一个优点是，在一些优选的实施例中，所述第一绝缘层在所述沟槽底部的厚度大于其沿所述沟槽侧壁的厚度，利用这种结构，可以进一步降低器件栅极和漏极之间的电荷。
本发明的另一个优点是，在一些优选的实施例中，在所述沟槽的底部下方存在与所述外延层相同导电类型的掺杂区，且该掺杂区的多数载流子浓度高于所述外延层，利用这种结构，可以进一步降低器件源极和漏极之间的电阻。
本发明的这些和其他实施方式的优点将通过下面结合附图的详细说明。
附图说明
图1为现有技术中沟槽MOSFET的剖视图。
图2为根据本发明的一个优选实施例的沟槽MOSFET的剖视图。
图3为根据本发明的另一个优选实施例的沟槽MOSFET的剖视图。
图4为根据本发明的另一个优选实施例的沟槽MOSFET的剖视图。
图5为根据本发明的另一个优选实施例的沟槽MOSFET的剖视图。
图6A～6I为图2中所示的沟槽MOSFET结构的制造方法的剖视图。
具体实施方式
下面参照附图详细地说明本发明，其中示出了本发明的优选实施例。本发明可以，但是以不同的方式体现，但是不应该局限于在此所述的实施例。例如，这里的说明更多地引用N沟道的沟槽MOSFET，但是很明显其他器件也是可能的。
参照图2示出的本发明的一个优选实施例。根据该优选实施例的N沟道沟槽MOSFET形成于N+衬底200之上，且该衬底的下表面淀积有漏金属290，所述漏金属优选地为Ti/Ni/Ag。N型外延层202形成于衬底200的上表面，且其多数载流子浓度低于所述衬底。多个沟槽204形成于所述外延层202中，且在所述沟槽204和填充其下部分的掺杂的多晶硅210之间衬有栅极氧化层218。在所述掺杂的多晶硅210上方形成绝缘层206，例如磷硅玻璃层。P型第一体区214形成于所述外延层202中相邻的两个所述沟槽204之间。N+源区212形成于所述P型第一体区214上方的台面中，且所述源区212包围着所述沟槽204侧壁的上部分。P+第二体区216形成于所述源区212之间，且在所述台面中N+源区212和P+第二体区216的上表面存在P++重掺杂区208。沿所述沟槽204上部分侧壁和所述P++重掺杂接触区208的上表面，存在势垒层222，所述势垒层优选地为Ti/TiN或Co/TiN或Ta/TiN。源金属220靠近所述势垒层，以实现对P++重掺杂区208的电气接触，所述源金属优选地为Al合金或Cu合金。所述源金属220同时延伸入所述沟槽204的上部分实现对N+源区212的电气接触，另外，所述源金属220和所述掺杂的多晶硅210之间存在绝缘层206。
参照图3示出的本发明的另一个优选实施例。该优选实施例示出的沟槽MOSFET结构与图2相似，其区别在于，图3所示沟槽MOSFET中沟槽上部分填充钨插塞324，且所述钨插塞和所述沟槽的侧壁之间衬有势垒层322。另外，所述钨插塞324与填充入所述沟槽的掺杂的多晶硅310之间存在绝缘层306。在台面上表面和所述钨插塞324的上表面存在降阻层326，所述降阻层优选地为Ti或Ti/TiN。源金属320形成于所述降阻层326上方实现对P++重掺杂区308的电气接触，另外通过钨插塞324实现与N+源区312的电气接触。
参照图4示出的本发明的另一个优选实施例。该优选实施例示出的沟槽MOSFET与图3相似，其区别在于，图4所示沟槽MOSFET中栅极氧化层418位于沟槽底部的厚度大于其沿所述沟槽侧壁的厚度。
参照图5示出的本发明的另一个优选实施例。该优选实施例示出的沟槽MOSFET结构与图4相似，其区别在于，图5所示沟槽MOSFET中沟槽的底部被n*掺杂区580包围，且所述n*掺杂区580的多数载流子浓度高于所述外延层502。
图6A-6I示出形成图2中高密度沟槽MOSFET的工艺步骤。
在图6A中，首先在N+衬底200上生长N掺杂的外延层202。然后在所述外延层202上表面提供沟槽掩模板(未示出)并刻蚀所述外延层形成多个沟槽204，其中刻蚀的方法优选地为干法硅刻蚀。
在图6B中，首先生长一层牺牲氧化层(未示出)，并通过去除该牺牲氧化层消除刻蚀过程可能引入的缺陷。然后沿所述沟槽204的内表面以及由相邻的两个所述沟槽定义形成台面的上表面淀积栅极氧化层208，并在其上方淀积掺杂的多晶硅210，随后进行回刻，其中回刻的方法优选地为化学机械抛光(Chemical Mechanical Polishing)或等离子刻蚀(Plasma Etch)。接着对器件上表面进行P型掺杂剂的离子注入和扩散，在外延层202中形成P型第一体区214，随后再次进行P型掺杂剂的离子注入和扩散，在所述P型第一体区214上方形成P+第二体区216。另外，所述P+第二体区216中多数载流子浓度高于所述P型第一体区214。
在图6C中，在对所述掺杂的多晶硅210进行刻蚀，保留位于所述沟槽下部分的所述掺杂的多晶硅。
在图6D中，移除所述栅极氧化层位于所述沟槽中掺杂的多晶硅上方的部分，以及位于所述P+第二体区216上表面的部分。
在图6E中，首先在所述沟槽中掺杂的多晶硅210和栅极氧化层218的上表面淀积磷硅玻璃层206，并使所述磷硅玻璃层216的上表面低于第二P+体区216的上表面。在图6F中，通过快速热退火(Rapid Thermal Anneal)进行横向扩散形成N+源区212。所述N+源区212的多数载流子浓度高于所述外延层202，所述源区212有一个侧面位于所述沟槽上部分的侧壁，且所述源区的上表面低于所述台面的上表面，因此所述P+第二体区216位于所述台面中两个相邻的N+源区之间，且靠近所述台面的上表面。
在图6G中，通过对所述磷硅玻璃层206的回刻使其比图6F中的磷硅玻璃层薄，同时露出N+源区212。在图6H中，通过对所述台面上表面注入P型离子形成P++重掺杂接触区208，且所述重掺杂接触区中多数载流子浓度高于P+第二体区216。
在图6I中，首先淀积Ti/TiN或Co/TiN或Ta/TiN形成势垒层222，并在其上淀积源金属220，使所述势垒层222和所述源金属220覆盖所述台面的上表面并延伸入所述沟槽的上部分。同时，所述源金属220与所述掺杂的多晶硅210之间存在所述磷硅玻璃层206。最后，对所述衬底200下表面进行抛光并淀积漏金属290。
尽管在此说明了各种实施例，可以理解，在不脱离本发明的精神和范围内可以对本发明作出各种修改。例如，可以用本发明的方法形成其导电类型与文中所描述的相反的导电类型的各种半导体区域的结构，但所作出的修改应包涵在本发明要求保护的范围之内。
Claims (17)
1.一种沟槽金属氧化物半导体场效应管，其特征在于，包括：
第一导电类型的衬底；
第一导电类型的外延层，该外延层位于所述衬底之上，并且该外延层的多数载流子浓度低于所述衬底；
所述外延层中位于有源区的多个沟槽，所述沟槽下部分衬有第一绝缘层，并填充以栅极导电区域，该栅极导电区域靠近所述第一绝缘层；
第二绝缘层，位于所述沟槽中，且覆盖所述栅极导电区域的顶部；
所述沟槽定义的多个台面，每个所述台面位于相邻的两个所述沟槽之间；
第一导电类型的源区，位于所述台面的内部，且每个所述源区有一个侧面位于所述沟槽的侧壁上；
第二导电类型的第一体区，位于相邻的两个所述沟槽之间；
第二导电类型的第二体区，位于每个所述台面中相邻的两个所述源区之间，且所述第二体区的多数载流子浓度高于所述第一体区；
第二导电类型的重掺杂接触区，位于每个所述台面的顶部，且位于所述源区和所述第二体区的上方，该重掺杂接触区的多数载流子浓度高于所述第二体区；和
源金属，覆盖所述台面的上部分并延伸入所述沟槽的上部分，且该源金属与所述沟槽中的栅极导电区域之间存在所述第二绝缘层。
2.一种沟槽金属氧化物半导体场效应管，其特征在于，包括：
第一导电类型的衬底；
第一导电类型的外延层，该外延层位于所述衬底之上，并且该外延层的多数载流子浓度低于所述衬底；
所述外延层中位于有源区的多个沟槽，所述沟槽下部分衬有第一绝缘层，并填充以栅极导电区域，该栅极导电区域靠近所述第一绝缘层；
第二绝缘层，位于所述沟槽中，且覆盖所述栅极导电区域的顶部；
所述沟槽定义的多个台面，每个所述台面位于相邻的两个所述沟槽之间；
第一导电类型的源区，位于所述台面的内部，且每个所述源区有一个侧面位于所述沟槽的侧壁上；
第二导电类型的第一体区，位于相邻的两个所述沟槽之间；
第二导电类型的第二体区，位于每个所述台面中相邻的两个所述源区之间，且所述第二体区的多数载流子浓度高于所述第一体区；
第二导电类型的重掺杂接触区，位于每个所述台面的顶部，且位于所述源区和所述第二体区的上方，该重掺杂接触区的多数载流子浓度高于所述第二体区；
用于填充所述沟槽上部分的金属插塞，且每个所述金属插塞与所述沟槽中的栅极导电区域之间存在第二绝缘层；和
源金属，覆盖所述台面的的上表面和所述金属插塞的上表面。
3.根据权利要求1或2所述的沟槽金属氧化物半导体场效应管，其特征在于，所述第一绝缘层为氧化物层。
4.根据权利要求1或2所述的沟槽金属氧化物半导体场效应管，其特征在于，所述栅极导电区域为掺杂的多晶硅。
5.根据权利要求1或2所述的沟槽金属氧化物半导体场效应管，其特征在于，所述第二绝缘层为磷硅玻璃层。
6.根据权利要求1或2所述的沟槽金属氧化物半导体场效应管，其特征在于，所述第一绝缘层位于所述沟槽底部的厚度大于或等于其沿所述沟槽侧壁的厚度。
7.根据权利要求1或2所述的沟槽金属氧化物半导体场效应管，其特征在于，还包括第一导电类型的掺杂区，该掺杂区位于所述外延层，包围每个所述沟槽的底部，且该掺杂区的多数载流子浓度高于所述外延层。
8.根据权利要求2所述的沟槽金属氧化物半导体场效应管，其特征在于，所述金属插塞为钨插塞。
9.根据权利要求1所述的沟槽金属氧化物半导体场效应管，其特征在于，还包括一层势垒层Ti/TiN或Co/TiN或Ta/TiN，该势垒层位于所述源金属与所述台面上表面之间，以及位于所述源金属与每个所述沟槽的侧壁之间。
10.根据权利要求2所述的沟槽金属氧化物半导体场效应管，其特征在于，还包括一层势垒层Ti/TiN或Co/TiN或Ta/TiN，该势垒层位于所述金属插塞和每个所述沟槽的侧壁之间。
11.根据权利要求2所述的沟槽金属氧化物半导体场效应管，其特征在于，还包括一层降阻层Ti或Ti/TiN，该降阻层位于所述源金属和所述台面上表面之间，以及位于所述源金属和所述金属插塞上表面之间。
12.一种沟槽金属氧化物半导体场效应管的制造方法，其特征在于，包括：
在衬底上表面形成外延层以及在外延层上表面提供沟槽掩模板的工序；
刻蚀所述外延层形成多个沟槽的工序；
在所述沟槽的内表面以及两个沟槽之间所形成台面的上表面形成第一绝缘层以及在该第一绝缘层上淀积栅极导电区域的工序；
进行第一体区掺杂剂的离子注入和扩散，形成第一体区的工序；
进行第二体区掺杂剂的离子注入和扩散，形成第二体区的工序，其中该第二体区位于所述第一体区的上方；
移除位于所述沟槽上部分的所述栅极导电区域的工序；
移除位于所述外延层上表面以及位于所述沟槽上部分的所述第一绝缘层的工序；
在位于所述沟槽下部分的所述栅极导电区域上表面淀积第二绝缘层的工序；
通过所述第二绝缘层中的掺杂离子向外延层的扩散形成源区的工序；
刻蚀所述第二绝缘层使其厚度变薄的工序；和
进行重掺杂接触区掺杂剂的离子注入的工序，以形成位于每个所述台面顶部的重掺杂接触区。
13.根据权利要求12所述的沟槽金属氧化物半导体场效应管的制造方法，其特征在于，所述重掺杂接触区形成之后，还包括：
沿所述台面的上表面和所述沟槽上部分的侧壁淀积一层势垒层Ti/TiN或Co/TiN或Ta/TiN的工序；和
在所述势垒层上方淀积源金属Al合金或Cu合金的工序，且所述源金属延伸入所述沟槽中。
14.根据权利要求12所述的沟槽金属氧化物半导体场效应管的制造方法，其特征在于，所述重掺杂接触区形成之后，还包括：
沿所述沟槽上部分的侧壁淀积一层势垒层Ti/TiN或Co/TiN或Ta/TiN的工序；
形成钨金属插塞填充所述沟槽上部分的工序；和
在所述台面和所述金属插塞的上表面形成源金属Al合金或Cu合金的工序。
15.根据权利要求14所述的沟槽金属氧化物半导体场效应管的制造方法，其特征在于，在淀积所述源金属之前，还包括在所述重掺杂接触区和所述金属插塞的上表面淀积降阻层Ti或Ti/TiN的工序。
16.根据权利要求12所述的沟槽金属氧化物半导体场效应管的制造方法，其特征在于，在淀积所述栅极导电区域之前，还包括在所述沟槽的底部形成较厚的第一绝缘层的工序，其厚度大于沿所述沟槽下部分的侧壁的厚度。
17.根据权利要求12所述的沟槽金属氧化物半导体场效应管的制造方法，其特征在于，在形成所述第一绝缘层之前，还包括进行与所述外延层相同导电类型掺杂剂的离子注入的工序，以形成包围所述沟槽底部的掺杂区域，该掺杂区域位于所述外延层，且其多数载流子浓度高于所述外延层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102534394A CN102097434A (zh) | 2009-12-10 | 2009-12-10 | 一种沟槽金属氧化物半导体场效应管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102534394A CN102097434A (zh) | 2009-12-10 | 2009-12-10 | 一种沟槽金属氧化物半导体场效应管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102097434A true CN102097434A (zh) | 2011-06-15 |
Family
ID=44130427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009102534394A Pending CN102097434A (zh) | 2009-12-10 | 2009-12-10 | 一种沟槽金属氧化物半导体场效应管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102097434A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107527944A (zh) * | 2017-07-28 | 2017-12-29 | 上海华虹宏力半导体制造有限公司 | 沟槽栅功率mosfet及其制造方法 |
| CN109950315A (zh) * | 2017-12-20 | 2019-06-28 | 半导体组件工业公司 | 具有柱结构的晶体管器件及制造晶体管器件的方法 |
-
2009
- 2009-12-10 CN CN2009102534394A patent/CN102097434A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107527944A (zh) * | 2017-07-28 | 2017-12-29 | 上海华虹宏力半导体制造有限公司 | 沟槽栅功率mosfet及其制造方法 |
| US10529567B2 (en) | 2017-07-28 | 2020-01-07 | Shanghai Huahong Grace Semiconductor Manufacturing Corporation | Trench gate power MOSFET and manufacturing method thereof |
| CN107527944B (zh) * | 2017-07-28 | 2020-04-14 | 上海华虹宏力半导体制造有限公司 | 沟槽栅功率mosfet及其制造方法 |
| CN109950315A (zh) * | 2017-12-20 | 2019-06-28 | 半导体组件工业公司 | 具有柱结构的晶体管器件及制造晶体管器件的方法 |
| CN109950315B (zh) * | 2017-12-20 | 2022-09-06 | 半导体组件工业公司 | 具有柱结构的晶体管器件及制造晶体管器件的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7989887B2 (en) | Trench MOSFET with trenched floating gates as termination | |
| US8525255B2 (en) | Trench MOSFET with trenched floating gates having thick trench bottom oxide as termination | |
| US8178922B2 (en) | Trench MOSFET with ultra high cell density and manufacture thereof | |
| US8686468B2 (en) | Semiconductor power device having wide termination trench and self-aligned source regions for mask saving | |
| CN101764159B (zh) | 带有减小的击穿电压的金属氧化物半导体场效应管器件 | |
| CN113871481B (zh) | 一种具有碳化硅超级结的半导体功率器件 | |
| US20120080748A1 (en) | Trench mosfet with super pinch-off regions | |
| US20100200912A1 (en) | Mosfets with terrace irench gate and improved source-body contact | |
| CN102074561B (zh) | 一种沟槽金属氧化物半导体场效应管及其制造方法 | |
| US20100264488A1 (en) | Low Qgd trench MOSFET integrated with schottky rectifier | |
| US20100090274A1 (en) | Trench mosfet with shallow trench contact | |
| US20090085107A1 (en) | Trench MOSFET with thick bottom oxide tub | |
| TWI473173B (zh) | 半導體元件及其製造方法 | |
| US8222108B2 (en) | Method of making a trench MOSFET having improved avalanche capability using three masks process | |
| US20130256786A1 (en) | Trench mosfet with shielded electrode and avalanche enhancement region | |
| US10249721B2 (en) | Semiconductor device including a gate trench and a source trench | |
| US8164139B2 (en) | MOSFET structure with guard ring | |
| KR101832334B1 (ko) | 반도체소자 및 그 제조방법 | |
| TWI567830B (zh) | 溝槽式功率電晶體結構及其製造方法 | |
| CN101997030B (zh) | 具有浅沟槽结构的沟槽mosfet及其制造方法 | |
| CN101834142A (zh) | 一种具有厚绝缘底部的沟槽及其半导体器件的制造方法 | |
| US20110079844A1 (en) | Trench mosfet with high cell density | |
| CN102214691B (zh) | 一种沟槽金属氧化物半导体场效应管及其制造方法 | |
| US8492221B2 (en) | Method for fabricating power semiconductor device with super junction structure | |
| US8759910B2 (en) | Trench MOSFET with trenched floating gates having thick trench bottom oxide as termination |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20110615 |