DE4029977A1

DE4029977A1 - Digital multiplying and dividing circuitry - has expanded logic function for handling decimal point processing

Info

Publication number: DE4029977A1
Application number: DE19904029977
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1990-09-05
Filing date: 1990-09-21
Publication date: 1992-05-21

Abstract

An electronic digital circuit provides multiplication and division functions for a pair of decimally coded numbers. Decimal point manipulation is provided by a control circuuit (75) that operates together with a parallel input circuit (80). One register (3) is used for retaining the divided value while a second register (5) stores the division. A further register (6) is used to hold the quotient value. ADVANTAGE - Simplified circuitry with improved demand point handling.

Description

Gegenstand der Erfindung ist die Anordnung eines Komma- Steuerwerks bei der Multiplizier-Dividierschaltung nach der Haupt-Patentanmeldung P 40 28 156.6 und somit auch bei der Zusatz-Patentanmeldung P 40 29 459.5, deren Steuerwerk noch kein Komma-Steuerwerk aufweist. Bei der Multiplizier-Dividierschaltung nach P 40 29 459.5 kommt somit ein Komma-Steuerwerk nach der vorliegenden Patent anmeldung zur Verwendung.The subject of the invention is the arrangement of a comma Control unit in the multiplier-divider circuit the main patent application P 40 28 156.6 and thus also in the additional patent application P 40 29 459.5, whose Control unit does not have a comma control unit. In the Multiplier-divider circuit according to P 40 29 459.5 comes thus a comma control unit according to the present patent registration for use.

Von dieser elektronischen Multiplizier-Dividierschaltung ist in Fig. 1 die Haupt-Schaltung dargestellt. In Fig. 2 ist eine Tetraden-Subtrahierschaltung 4 dargestellt, wel che im vorliegenden Fall nicht nur sechs-fach, sondern 10-fach zur Verwendung kommt. In Fig. 3a und 3b ist das Haupt-Steuerwerk 2 dargestellt. In Fig. 4 ist die Ein gabeschaltung dargestellt. In Fig. 5a und 5b ist das Komma-Steuerwerk 75 dargestellt.The main circuit of this electronic multiplier-divider circuit is shown in FIG. 1. In Fig. 2, a tetrad subtracting circuit 4 is shown, which che is used not only six times, but 10 times in the present case. The main control unit 2 is shown in FIGS . 3a and 3b. In Fig. 4, the input circuit is shown. The comma control unit 75 is shown in FIGS. 5a and 5b.

Das Haupt-Steuerwerk 2 besteht aus der Schaltung 9, welche nur jeden zweiten H-Impuls weiterleitet und der Impuls schaltung 10b, welche die automatische Division der Zahl 1 000 000 000 : n durchsteuert und der Start-Schaltung 11, und der Haupt-Impuls-Schaltung 12 und dem Impuls-Zähler 13 und der Schaltung 14 und 5 Potential-Speicher-Flip-Flops 15 bis 19 und 5 Oder-Schaltungen 20 bis 24 mit je 2 Ein gängen und der Oder-Schaltung 25 mit 3 Eingängen und 4 Tast-Schalter 28 und 8 Und-Schaltungen 31 bis 38 mit je 2 Eingängen und 3 Oder-Schaltungen 39 bis 41 mit je 2 Ein gängen und 4 Negier-Schaltungen 43 bis 46 und den zugehör igen Leitungen. The main control unit 2 consists of the circuit 9 , which only passes on every second H-pulse and the pulse circuit 10 b, which controls the automatic division of the number 1 000 000 000: n and the start circuit 11 , and the main Pulse circuit 12 and the pulse counter 13 and the circuit 14 and 5 potential memory flip-flops 15 to 19 and 5 OR circuits 20 to 24 with 2 inputs each and the OR circuit 25 with 3 inputs and 4 Push-button switches 28 and 8 AND circuits 31 to 38 , each with 2 inputs and 3 OR circuits 39 to 41 , each with 2 inputs and 4 negating circuits 43 to 46 and the associated lines.

Die Ziffern-Eingabeschaltung 50 (Fig. 5) besteht aus der Tastatur M für die Ziffern 0 und 1 bis 9 und den Dezimal punkt und der Oder-Schaltung 51 mit 9 Eingängen und der Oder-Schaltung 52 mit 2 Eingängen und der Oder-Schaltung 53 mit 5 Eingängen und 2 Oder-Schaltungen 54 mit je 4 Ein gängen und der Oder-Schaltung 55 mit 8 Eingängen und 4 Und-Schaltungen 56 mit je 2 Eingängen und 4 Oder-Schalt ungen 57 mit je 2 Eingängen und 4 Und-Schaltungen 58 mit je 2 Eingängen und 2 Flip-Flops 61 und 62 und 3 Oder- Schaltungen 63 bis 65 mit je 2 Eingängen und den zugehöri gen Leitungen. Das Schieberegister 3b ist die rechts- seitige Verlängerung des Dividenden-Schieberegisters 3. Das Schieberegister 5 ist das Divisor-Schieberegister und das Schieberegister 6 das Quotienten-Schieberegister. Die Schaltung F besteht aus 10 Tetraden-Subtrahierschaltungen 4; somit sind auch die Schieberegister 3 und 5 und 6 ent sprechend länger.The digit input circuit 50 ( FIG. 5) consists of the keyboard M for the digits 0 and 1 to 9 and the decimal point and the OR circuit 51 with 9 inputs and the OR circuit 52 with 2 inputs and the OR circuit 53 with 5 inputs and 2 OR circuits 54 with 4 inputs each and the OR circuit 55 with 8 inputs and 4 AND circuits 56 with 2 inputs and 4 OR circuits 57 each with 2 inputs and 4 AND circuits 58 with 2 inputs each and 2 flip-flops 61 and 62 and 3 OR circuits 63 to 65 with 2 inputs each and the associated lines. The shift register 3 b is the right-hand extension of the dividend shift register 3 . The shift register 5 is the divisor shift register and the shift register 6 is the quotient shift register. The circuit F consists of 10 tetrad subtraction circuits 4 ; thus the shift registers 3 and 5 and 6 are accordingly longer.

Das Komma-Steuerwerk 75 (Fig. 6) ist mit den Schieberegis tern 3 und 5 und 6 und 21 und 22 dargestellt. Dieses Komma- Steuerwerk 75 weist als Haupt-Teil eine Komma-Parallel- Eingabeschaltung 80 auf, mittels der die Kommastellen-An zahl des Divisors, der im Divisor-Schieberegister 5 gespei chert ist, im richtigen Moment in das Komma-Schieberegis ter 21 a eingeblendet wird, bevor der zweite Faktor um 9 Stellen angehoben durch den Quotienten (1 : n) geteilt wird, der als Quotient 1 000 000 000 : n ebenfalls um 9 Stellen angehoben ist. Das Schieberegister 3 ist das Divi denden-Schieberegister. Das Schieberegister 3b ist die rechts-seitige Verlängerung des Dividenden-Schieberegisters 3. Das Schieberegister 5 ist das Divisor-Schieberegister. Das Schieberegister 6 ist das Quotienten-Schieberegister. Die Schaltung 80 besteht aus der Oder-Schaltung 81 mit 9 Eingängen und der Negier-Schaltung 82 und der Tor-Schalt ung 83, bestehend aus 10 Und-Schaltungen 84 mit je 2 Ein gängen. An weiteren Teilen besteht dieses Komma-Steuer werk aus dem Flip-Flop 85 und der Oder-Schaltung 86 mit 2 Eingängen und dem Impuls-Zähler 87 und der Und-Schaltung 88 mit 2 Eingängen und 2 weiteren Flip-Flops 89 und 90 und 2 Oder-Schaltungen 90 und 91 mit je 2 Eingängen und 3 Und-Schaltungen 92 bis 94 mit je 2 Eingängen und den zugehörigen Leitungen. Der Impuls-Zähler 89 sperrt im Fall die Takt-Ansteuerung des Schieberegisters 21 für 9 Impulse, wodurch erst mit dem zehnten Takt-Impuls die Takt-Ansteuerung des Komma-Schieberegisters 21a, 21b und 21c beginnt.The comma control unit 75 ( FIG. 6) is shown with the shift registers 3 and 5 and 6 and 21 and 22 . This comma control unit 75 has as a main part a comma-parallel input circuit 80 , by means of which the number of decimal places of the divisor, which is stored in the divisor shift register 5 , is at the right moment in the comma shift register 21 a is shown before the second factor is increased by 9 digits divided by the quotient (1: n), which is also increased by 9 digits as the quotient 1 000 000 000: n. The shift register 3 is the dividend shift register. The shift register 3 b is the right-hand extension of the dividend shift register 3 . Shift register 5 is the divisor shift register. The shift register 6 is the quotient shift register. The circuit 80 consists of the OR circuit 81 with 9 inputs and the negation circuit 82 and the gate circuit 83 , consisting of 10 AND circuits 84 with 2 inputs each. In other parts, this comma control unit consists of the flip-flop 85 and the OR circuit 86 with 2 inputs and the pulse counter 87 and the AND circuit 88 with 2 inputs and 2 further flip-flops 89 and 90 and 2 OR circuits 90 and 91 with 2 inputs each and 3 AND circuits 92 to 94 with 2 inputs each and the associated lines. The pulse counter 89 blocks in the case the clock control of the shift register 21 for 9 pulses, whereby the clock control of the comma shift register 21 a, 21 b and 21 c begins only with the tenth clock pulse.

Die Wirkungsweise ergibt sich bei einer normalen Division wie folgt: Der Dividend befindet sich nach seiner Eingabe über die Tastatur M im Dividenden-Schieberegister 3b und außerdem im Divisor-Schieberegister 5, weil bei der Ein taktung noch nicht feststeht, ob diese Zahl der erste Fak tor einer Multiplikation oder der Dividend einer Division ist. Durch Antippen der Taste D (Division) wird dann der Inhalt des Divisor-Schieberegisters 5 gelöscht und kann somit die richtige Zahl (der Divisor) in das Divisor- Schieberegister 5 eingetaktet werden. Falls als Dividend die sechs-stellige Dezimalzahl 666 666 verarbeitet wird und als Divisor die sechs-stellige Dezimalzahl 222 222 verarbeitet wird, befindet sich somit der Dividend in den bits a bis f des Schieberegisters 3b und der Divisor in den bits a bis f des Schieberegisters 5. In diesem Komma freien Divisionsfall wird das bit s des Komma-Schiebere gisters 21 beim Antippen der Taste G auf H-Potential ge setzt, weil in diesem Fall das bit s das richtige bit ist. Nach dem Antippen der Taste G wird dann der Dividend um 9 bits nach links getaktet und befindet sich damit gleich auf mit dem Divisor und somit in derjenigen Stellung, in der er mittels 3 Parallel-Subtraktionen auf den Wert 000 000 sinkt. Nach diesen 9 Takt-Verschiebungen der Inhalte der Schieberegister 3b und 3 und 21 befindet sich der Komma-Index im bit a des Komma-Schieberegisters 21 c. Falls die Zahl 666 666 durch die Zahl 222 222 geteilt wird, wird beim Eintakten des Divisors der Komma-Index im Komma- Schieberegister 21a von s nach q getaktet und ergibt sich somit als Ergebniszahl die Zahl 300 000, weil das H-Po tential des Komma-bits 3 Takte später im bit a des Komma- Schieberegisters 21c ankommt. Falls die Zahl 666,666 durch die Zahl 222 222 geteilt wird, wird das bit v des Komma-Schieberegisters 21b auf H-Potential gesetzt und ergibt sich somit als Quotient die Zahl 0,003.The operation results in a normal division as follows: The dividend is after it has been entered via the keyboard M in the dividend shift register 3 b and also in the divisor shift register 5 , because it is not yet certain at the clocking whether this number is the first Factor of a multiplication or the dividend of a division. The content of divisor shift register 5 is then cleared by pressing key D (division) and the correct number (the divisor) can thus be clocked into divisor shift register 5 . If the six-digit decimal number 666 666 is processed as the dividend and the six-digit decimal number 222 222 is processed as the divisor, the dividend is thus in bits a to f of shift register 3 b and the divisor is in bits a to f of Shift register 5 . In this comma-free division case, the bit s of the comma shift register 21 is set to H potential when the G key is pressed, because in this case the bit s is the correct bit. After pressing the G key, the dividend is clocked by 9 bits to the left and is thus immediately in line with the divisor and thus in the position in which it drops to 000 000 by means of 3 parallel subtractions. After these 9 clock shifts in the contents of shift registers 3 b and 3 and 21 , the comma index is in bit a of comma shift register 21 c. If the number 666 666 is divided by the number 222 222, when the divisor is clocked in, the comma index in the comma shift register 21 a is clocked from s to q and the result is the number 300,000 because the H potential the comma bits arrives 3 clock pulses later in the bit of a decimal point shift register 21 c. If the number 666,666 is divided by the number 222 222, the bit v of the comma shift register 21 b is set to H potential and the result is the quotient 0.003.

Beim Multiplizieren wird zuerst die Zahl 1 000 000 000 durch den ersten Faktor geteilt und somit nach der Ein gabe des ersten Faktors über die Tastatur M der Inhalt des Schieberegisters 3b wieder gelöscht und dann in den Stel lenwert des Schieberegisters 3 die Ziffer 1 (LLLH) einge geben. Falls der erste Faktor keine Komma-Stelle aufweist, wird beim Eintakten dieses ersten Faktors in das Divisor- Schieberegister 5 die Komma-Taste nicht angetippt und das bit s des Schieberegisters 21 auf H-Potential gesetzt. Beim Ablauf dieser automatischen Division wird der Inhalt der Schieberegister 3 und 3b und des Komma-Schieberegis ters 21 im Taktschritt nach links verschoben und auf diese Weise beim Quotienten im Schieberegister 6 die Komma stelle gesetzt. Dann wird der Inhalt des Quotienten-Schie beregisters 6 parallel in das Schieberegister 5 eingegeben und der zweite Faktor in das Schieberegister 3b eingetak tet. Somit wird nun der zweite Faktor als Dividend verarbei tet und der vorherige Quotient als Divisor. Bei dieser Division sind für das Komma-Schieberegister 21 9 Verschie betakte gesperrt, weil der Divisor eine um 9 Stellen ange hobene Zahl ist. Diese Takt-Sperrung erfolgt durch den Im puls-Zähler 87, der erst beim zehnten Impuls und den fol genden Verschiebe-Impulsen an seinem Ausgang t H-Potential hat. Falls hier bei der Dividend (zweite Faktor) eine Komma stelle aufweist und der vorherige Quotient und jetzige Di visor auch eine Komma-Stelle aufweist, kommen diese beiden Komma-Stellen gleichzeitig zur Verarbeitung, daß die Komma- Stelle des Dividenden (zweiten Faktors) normal durch An tippen der Taste P eingegeben wird, weil in diesem Moment die Schaltung 80 zur Wirkung kommt und das richtige Komma bit des Schieberegisters 21 auf H-Potential setzt. Falls der Dividend (zweite Faktor) keine Komma-Stelle aufweist und nur der Divisor eine Komma-Stelle aufweist, muß der Eingang d dann mit H-Potential angesteuert werden, wenn der Dividend (zweite Faktor) ganz in das Schieberegister 3b eingetippt ist. Falls der Dividend (zweite Faktor) und der Divisor keine Komma-Stelle aufweisen, muß das bit s des Schieberegisters 21 auf H-Potential gesetzt werden, damit sich am Schluß dieser Multiplikations-Division das Komma des Quotienten an der richtigen Stelle befindet. Diese Er gebniszahl der zweiten Division ist dann die gesuchte Pro duktzahl. In diesem letzteren Fall wird somit die Taste P nicht angetippt und muß der Eingang d auf sonstige Weise mit einem H-Impuls angesteuert werden, damit erstens das Komma-bit gesetzt ist und zweitens an der richtigen Stelle gesetzt ist. When multiplying, the number 1 000 000 000 is first divided by the first factor and thus after the input of the first factor via the keyboard M the content of the shift register 3 b is deleted again and then in the position value of the shift register 3 the number 1 (LLLH ) enter. If the first factor does not have a decimal point, the comma key is not pressed when this first factor is clocked into the divisor shift register 5 and the bit s of the shift register 21 is set to H potential. During the course of this automatic division, the contents of shift registers 3 and 3 b and the comma shift register 21 are shifted to the left in the clock step and in this way the comma is set at the quotient in shift register 6 . Then the content of the quotient shift register 6 is entered in parallel into the shift register 5 and the second factor is switched into the shift register 3 b. The second factor is now processed as a dividend and the previous quotient as a divisor. In this division, the 9-shift clocks are blocked for the comma shift register 21 because the divisor is a number raised by 9 digits. This clock blocking occurs in the pulse counter 87 , which has t H potential only at the tenth pulse and the following shift pulses at its output. If there is a decimal point in the dividend (second factor) and the previous quotient and current divisor also has a decimal point, these two decimal places are processed simultaneously so that the decimal point of the dividend (second factor) is normal by typing on the P key because at this moment the circuit 80 comes into effect and the correct comma bit of the shift register 21 is set to H potential. If the dividend (second factor) has no decimal point and only the divisor has a decimal point, input d must be driven with H potential when the dividend (second factor) is fully typed into shift register 3 b. If the dividend (second factor) and the divisor do not have a comma position, the bit s of the shift register 21 must be set to H potential so that the comma of the quotient is in the correct position at the end of this multiplication division. This result number of the second division is then the product number we are looking for. In the latter case, the P key is not touched and the input d must be controlled with an H pulse in some other way, so that firstly the comma bit is set and secondly it is set at the correct position.

Der Eingang a2 der Schaltung 75 wird vom Ausgang a1 der Schaltung 50 angesteuert.The input a 2 of the circuit 75 is driven by the output a 1 of the circuit 50 .

Der Eingang b2 der Schaltung 75 wird vom Ausgang b1 der Schaltung 50 angesteuert.The input b 2 of the circuit 75 is driven by the output b 1 of the circuit 50 .

Die Eingänge c2 und c3 der Schaltung 75 werden vom Aus gang U der Schaltung 2a angesteuert.The inputs c 2 and c 3 of the circuit 75 are driven by the output U of the circuit 2 a.

Der Eingang d3 der Schaltung 75 wird von einer Abzweigung des Ausgangs L der Schaltung 2a angesteuert.The input d 3 of the circuit 75 is driven by a branch of the output L of the circuit 2 a.

Der Eingang e2 der Schaltung 75 wird vom Ausgang B der Schaltung 2a Takt-angesteuert.The input e 2 of the circuit 75 is clock-driven by the output B of the circuit 2 a.

Vom Ausgang e3 werden die Schieberegister 21 Verschiebe takt-angesteuert (nach links).From the output e 3 , the shift registers 21 are shift-controlled (to the left).

Der Ausgang B der Schaltung 2a steuert die Takt-Verschieb ung der Schieberegister 3 und 3b und 6 an.The output B of the circuit 2 controls the stroke a Move and ung to the shift registers 3 and 3 b and 6. FIG.

Der Ausgang A der Schaltung 2a steuert die Parallel-Ein gabe in das Dividenden-Schieberegister 3 durch und somit die Parallel-Subtraktion durch.The output A of the circuit 2 a controls the parallel input into the dividend shift register 3 and thus the parallel subtraction.

Die Divisor-Komma-Stellen werden beim normalen Dividieren damit verarbeitet, daß bei jeder Divisor-Ziffer nach dem Komma das Schieberegister 21 um einen Schritt nach rechts getaktet wird.The divisor-decimal places are processed during normal dividing by shifting register 21 being clocked one step to the right for each divisor digit after the comma.

Claims

1. Electronic multiplier-divider circuit, which genuinely generates the quotient numbers and improperly produces the product numbers and in which the first input number is simultaneously clocked into both input shift registers ( 3 a and 5 ) and in which when multiplying the first division (1: n) runs automatically and in which this quotient is entered in parallel into the divisor shift register ( 5 ), characterized in that it has a comma control unit ( 75 ) which has a possible di visor comma by means of a Comma-parallel input circuit ( 80 ) processed.

2. Electronic multiplier-divider circuit after Claim 1, characterized in that the Divi sions multiplications not the quotient of 1: n is processed, but the quotient of 1 000 000 000: n processed or the quotient of 100,000,000: n processed or the quotient of 10,000,000: n processed or the quotient of 1 000 000: n is processed.

3. Electronic multiplier-dividing circuit according to claim 1 or claim 1 and 2, characterized in that in the division case C, the decimal places of the dividend and the decimal places of the divisor come to processing at the same time because the comma tax work is provided with a corresponding input circuit ( 95 ).

4. Electronic multiplier-divider circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that this input circuit ( 95 ) has no pulse counter.