DE4104099A1

DE4104099A1 - Digital electronic circuit for arithmetic division of numbers in 54321 decimal code - uses counter and register based circuit for generation of output in 5211 form

Info

Publication number: DE4104099A1
Application number: DE19914104099
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1991-01-08
Filing date: 1991-02-11
Publication date: 1992-09-10

Abstract

A digital electronic arithmetic circuit for carrying out division on two 54321 decimally coded numbers has input from a decimal keyboard via encoding circuits and a 9's component stage. The coded number is divided and the quotient is initially generated in 54321 code. A conversion of the quotient into a 5211 code is produced by a control circuit with a pair of counters and a special shift register circuit (14) based on two shift registers (61, 62). The cutter are controlled by the counter circuits. ADVANTAGE - Controls generation of output in 5211 code.

Description

Gegenstand der Erfindung ist eine elektronische Dividierschaltung, welche auch wie die Dividierschaltung nach P 41 02 467.2 die Dezimalzahlen 54321-codiert oder 51111- codiert verarbeitet und die Ergebniszahl im 5211-Code liefert. Erfindungsgemäß ist diese Dividierschaltung nun so ausgebildet, daß sie nicht nur dann fehlerfrei die Komma- Stelle liefert, wenn der Dividend und der Divisor Nullenfrei sind, sondern auch dann, wenn die Eingabe-Zahlen entsprechend der Zahl 2070058 oder entsprechend der Zahl 0,0420705 eingestreute Nullen aufweisen.The invention relates to an electronic divider circuit, which also like the divider circuit P 41 02 467.2 the decimal numbers 54321-coded or 51111- processed coded and the result number in the 5211 code delivers. According to the invention, this dividing circuit is now like this trained that the comma Digit returns if the dividend and divisor are all zeros but also if the input numbers are appropriate the number 2070058 or corresponding to the number 0.0420705 have interspersed zeros.

Die serielle elektronische Dividierschaltung Type A ist ohne Ziffern-Eingabeschaltung 9 und ohne Quotienten-Schieberegister 6 und ohne Steuerwerk in Fig. 1 dargestellt. In Fig. 2 ist die umschaltbare Tetraden-Schaltung 3b dargestellt, welche eine Tetraden-Subtrahierschaltung ist, die mittels einer Spezial-Neuner-Komplementschaltung 30b auf Addition umschaltbar ist. In Fig. 3 ist die Spezial- Neuner-Komplementschaltung 30b dargestellt. In Fig. 4 ist der duale Voll-Subtrahierer 45 dargestellt. In Fig. 5 ist die Ziffern-Eingabeschaltung 9 dargestellt. In Fig. 6 ist die Schaltung 5 dargestellt. In Fig. 7 ist der Impuls- Zähler 11 dargestellt. In Fig. 8a und 8b ist das Steuerwerk 10 dargestellt. In Fig. 9 ist die Start-Schaltung 15 dargestellt. In Fig. 10 ist das Quotienten-Schieberegister 6 und das Komma-Steuerwerk 8 dargestellt. In Fig. 11 ist der erste Abschnitt der Schaltung 14 dargestellt. In Fig. 12 ist ein Teil-Stück des Schieberegisters 1 oder 2 dargestellt, welche keine einfachen Schieberegister, sondern 5fache Schieberegister sind. In Fig. 13 ist die Tetraden- Schaltung 3 dargestellt. The serial electronic divider circuit type A is shown in FIG. 1 without a digit input circuit 9 and without a quotient shift register 6 and without a control unit. In FIG. 2, the switchable tetrads circuit 3 is illustrated b, which is a tetrad subtracting circuit, by means of a special Neuner-complement circuit 30 b on addition is switchable. In Fig. 3, the special nine-complement circuit 30 b is shown. In FIG. 4, the dual full subtractor 45 is shown. In FIG. 5, the numeric input circuit 9 is shown. The circuit 5 is shown in FIG. 6. In Fig. 7, the pulse counter 11 is shown. The control unit 10 is shown in FIGS. 8a and 8b. In Fig. 9, the start circuit 15 is shown. In Fig. 10, the quotient shift register 6 and the point control unit 8 is shown. In Fig. 11, the first portion of the circuit 14 is shown. FIG. 12 shows a part of the shift register 1 or 2 which is not a simple shift register but a 5-fold shift register. In Fig. 13, the circuit 3 Tetraden- is shown.

Die Dividierschaltung Type A besteht aus dem Dividenden- Schieberegister 1 und dem Divisor-Schieberegister 2 und der Tetraden-Subtrahierschaltung 3b, welche die Ziffern 54321- codiert, bzw. 51111-codiert verarbeitet und mittels einer Neuner-Komplementschaltung 30b auf Addition umschaltbar ist. An weiteren Teilen besteht diese Dividierschaltung aus dem Übertrag-Speicher 4 und der Schaltung 5, welche aus einem Impuls-Zähler 5b und einer Umcodierschaltung 5c besteht. An weiteren Teilen besteht diese Dividierschaltung aus dem Quotienten-Schieberegister 6 und dem Komma-Schieberegister 7 und dem Komma-Steuerwerk 8 und der Ziffern- Eingabeschaltung 9. In Fig. 8a und 8b ist somit nur das Haupt-Steuerwerk dargestellt.The dividing circuit type A consists of the dividend shift register 1 and the divisor shift register 2 and the tetrad subtracting circuit 3 b, which codes the numbers 54321 or 51111 and processes and can be switched to addition by means of a nine's complement circuit 30 b . In other parts, this dividing circuit consists of the carry memory 4 and the circuit 5 , which consists of a pulse counter 5 b and a recoding circuit 5 c. In other parts, this dividing circuit consists of the quotient shift register 6 and the comma shift register 7 and the comma control unit 8 and the digit input circuit 9 . In Fig. 8a and 8b is thus only the main controller illustrated.

Die Tetraden-Addier-Subtrahierschaltung 3b (Fig. 2) besteht aus der Spezial-Neuner-Komplementschaltung 30b und 6 Dioden 21 und 8 Negier-Schaltungen 22 und 8 Und-Schaltungen 23 mit je 2 Eingängen und 4 Oder-Schaltungen 24 mit je 2 Eingängen und der Oder-Schaltung 25 mit 4 Eingängen und 6 Und-Schaltungen 26 mit je 2 Eingängen und der Oder- Schaltung 27 mit 2 Eingängen und der Oder-Schaltung 28 mit 3 Eingängen und der Oder-Schaltung 29 mit 4 Eingängen und 3 Negier-Schaltungen 31 und 3 Und-Schaltungen 32 mit je 2 Eingängen und der Negier-Schaltung 33 und 4 Und-Schaltungen 34 und 4 Und-Schaltungen 35 mit je 2 Eingängen und 4 Oder-Schaltungen 36 mit je 2 Eingängen und der Oder-Schaltung 37 mit 4 Eingängen und 2 Negier-Schaltungen 38 und 39 und 2 Und-Schaltungen 41 und 42 mit je 2 Eingängen und 7 Und-Schaltungen 43 mit je 2 Eingängen und 4 Oder-Schaltungen 44 mit je 2 Eingängen und dem dualen Voll-Subtrahierer 45 und den dazugehörigen Leitungen. Die Eingänge A sind die Minuend-Eingänge. Die Eingänge B sind die Subtrahend- Eingänge. Die Ausgänge C sind die Ergebnis-Ausgänge dieser Tetraden-Addier-Subtrahierschaltung. Der Übertrag- Eingang hat die Bezeichnung x. Der Übertrag-Ausgang hat die Bezeichnung y. Die Eingänge A und B und die Ausgänge C sind mit den zugehörigen Zahlenwerten 5 4 3 2 1 gekennzeichnet. The tetrad add-subtract circuit 3 b ( FIG. 2) consists of the special nine complement circuit 30 b and 6 diodes 21 and 8 negation circuits 22 and 8 AND circuits 23 each with 2 inputs and 4 OR circuits 24 with 2 inputs each and the OR circuit 25 with 4 inputs and 6 AND circuits 26 with 2 inputs each and the OR circuit 27 with 2 inputs and the OR circuit 28 with 3 inputs and the OR circuit 29 with 4 inputs and 3 negation circuits 31 and 3 AND circuits 32 with 2 inputs each and the negation circuit 33 and 4 AND circuits 34 and 4 AND circuits 35 with 2 inputs each and 4 OR circuits 36 with 2 inputs each and the OR -Circuit 37 with 4 inputs and 2 negation circuits 38 and 39 and 2 AND circuits 41 and 42 with 2 inputs each and 7 AND circuits 43 with 2 inputs each and 4 OR circuits 44 with 2 inputs each and the dual full -Subtractor 45 and the associated lines. Inputs A are the minuend inputs. Inputs B are the subtrahend inputs. The outputs C are the result outputs of this tetrad add-subtract circuit. The carry input has the designation x. The carry output is called y. Inputs A and B and outputs C are marked with the corresponding numerical values 5 4 3 2 1.

Die Spezial-Neuner-Komplementschaltung 30b (Fig. 3) besteht aus 7 Und-Schaltungen 1 mit je 2 Eingängen und der Oder-Schaltung 2 mit 2 Eingängen und der Negier-Schaltung 3 und 3 Oder-Schaltungen 4 mit je 2 Eingängen und den Negier- Schaltungen 5 und 6 und der Oder-Schaltung 7 mit 4 Eingängen und 4 Dioden 8 und den zugehörigen Leitungen. Die Eingänge A und die Ausgänge B sind mit den zugehörigen Zahlenwerten 54321 und 51111 gekennzeichnet. Bei Ansteuerung des Eingangs f mit H-Potential ist die Geradeaus-Leitung und somit die Subtraktion vor-angesteuert. Bei Ansteuerung des Eingangs f mit L-Potential liefert diese Schaltung die Neuner-Komplementziffer im 51111-Code.The special nine-complement circuit 30 b ( FIG. 3) consists of 7 AND circuits 1 with 2 inputs each and the OR circuit 2 with 2 inputs and the negation circuit 3 and 3 OR circuits 4 with 2 inputs each the Negier circuits 5 and 6 and the OR circuit 7 with 4 inputs and 4 diodes 8 and the associated lines. Inputs A and outputs B are identified with the associated numerical values 54321 and 51111. When the input f is activated with H potential, the straight line and thus the subtraction are pre-activated. If input f is driven with L potential, this circuit supplies the nine's complement number in the 51111 code.

Der duale Voll-Subtrahierer 45 (Fig. 4) besteht aus 4 Und- Schaltungen 1 mit je 2 Eingängen und 3 Oder-Schaltungen 2 mit je 2 Eingängen und 4 Negier-Schaltungen 3 und den zugehörigen Leitungen. Der Minuend-Eingang hat die Bezeichnung b. Die Subtrahend-Eingänge haben die Bezeichnungen a und c. Der Ausgang hat die Bezeichnung d und der Übertrag-Ausgang die Bezeichnung y.The dual full subtractor 45 ( FIG. 4) consists of 4 AND circuits 1 with 2 inputs each and 3 OR circuits 2 with 2 inputs each and 4 negation circuits 3 and the associated lines. The minuend entrance is labeled b. The subtrahend inputs are labeled a and c. The output is labeled d and the carry output is labeled y.

Die Ziffern-Eingabeschaltung 9 (Fig. 5) besteht aus 11 Tipp-Schaltern S1 und der Oder-Schaltung 1 mit 9 Eingängen und der Oder-Schaltung 2 mit 2 Eingängen und der Oder- Schaltung 3 mit 5 Eingängen und 4 Oder-Schaltungen 4 mit je 2 Eingängen. An weiteren Teilen besteht diese Ziffern-Eingabeschaltung aus den Tor-Schaltungen 26 und 27, welche aus je 5 Und-Schaltungen 28 mit je 2 Eingängen bestehen und der Negier-Schaltung 29. Die Teil-Schaltung 40 besteht aus den Potential-Speicher-Flip-Flops 31 und 32 und dem Tipp-Schalter 33 und den Und-Schaltungen 34 bis 37 mit je 2 Eingängen und der Und-Schaltung 24 mit 2 Eingängen und den Negier-Schaltungen 38 und 39 und der Oder-Schaltung 42 und den zugehörigen Leitungen. Die Eingänge y liegen im Betriebszustand ständig an H-Potential. Der Eingang r ist an die Gesamt-Rückstell-Leitung angeschlossen. The digit input circuit 9 ( Fig. 5) consists of 11 tap switches S 1 and the OR circuit 1 with 9 inputs and the OR circuit 2 with 2 inputs and the OR circuit 3 with 5 inputs and 4 OR circuits 4 with 2 inputs each. In other parts, this digit input circuit consists of the gate circuits 26 and 27 , which each consist of 5 AND circuits 28 with 2 inputs each and the negation circuit 29 . The subcircuit 40 consists of the potential memory flip-flops 31 and 32 and the toggle switch 33 and the AND circuits 34 to 37 with 2 inputs each and the AND circuit 24 with 2 inputs and the negation circuits 38 and 39 and the OR circuit 42 and the associated lines. The inputs y are constantly at H potential in the operating state. The input r is connected to the total reset line.

Die Schaltung 5 (Fig. 6) liefert die Ergebniszahl im 5211-Code und besteht aus den Teil-Schaltungen 5a bis 5c. Die Teil-Schaltung 5a besteht aus dem einfachen Flip- Flop 11 und 2 Negier-Schaltungen 12 und 4 Und-Schaltungen 13 mit je 2 Eingängen. Die Teil-Schaltung 5b ist ein Impuls- Zähler, welcher seinen Zählerstand im 1-aus-10-Code liefert und besteht aus 9 einfachen Flip-Flops 15 und 8 Und-Schaltungen 16 mit je 2 Eingängen und 8 Und-Schaltungen 17 mit je 2 Eingängen und der Oder-Schaltung 18 mit 5 Eingängen und den zugehörigen Leitungen. Die Teil-Schaltung 5c ist eine Umcodierschaltung, welche die jeweilige Dezimalziffer im 5211-Code liefert und besteht aus der Oder-Schaltung 21 mit 5 Eingängen und 2 Oder-Schaltungen 22 mit je 4 Eingängen und der Oder-Schaltung 23 mit 8 Eingängen und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung h. Der Rückstell-Eingang hat die Bezeichnung e. Die Ausgänge sind mit den Ziffern 5211 gekennzeichnet.The circuit 5 ( Fig. 6) provides the result number in the 5211 code and consists of the sub-circuits 5 a to 5 c. The sub-circuit 5 a consists of the simple flip-flop 11 and 2 negation circuits 12 and 4 AND circuits 13 , each with 2 inputs. The sub-circuit 5 b is a pulse counter, which delivers its counter reading in the 1-out-of-10 code and consists of 9 simple flip-flops 15 and 8 AND circuits 16 , each with 2 inputs and 8 AND circuits 17 with 2 inputs each and the OR circuit 18 with 5 inputs and the associated lines. The subcircuit 5 c is a recoding circuit which supplies the respective decimal digit in the 5211 code and consists of the OR circuit 21 with 5 inputs and 2 OR circuits 22 with 4 inputs each and the OR circuit 23 with 8 inputs and the associated lines. The pulse input has the designation h. The reset input has the designation e. The outputs are marked with the numbers 5211.

Der Impuls-Zähler 11 (Fig. 7) besteht aus 12 einfachen Flip-Flops 1 bis 12 und 12 Und-Schaltungen 14 mit je 2 Eingängen und 12 Oder-Schaltungen 15 mit je 2 Eingängen und der Oder-Schaltung 17 mit 7 Eingängen und dem weiteren einfachen Flip-Flop 18 und 4 Und-Schaltungen 19 mit je 2 Eingängen und 2 Negier-Schaltungen 20 und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung a. Der Rückstell-Eingang hat die Bezeichnung r. Die Ausgänge sind mit den zugehörigen Zahlen 2 und 4 und 10 bis 12 gekennzeichnet. An Stelle des Ausgangs 4 kommt der nicht dargestellte Ausgang 6 (Zählerstand 6) zur Verwendung.The pulse counter 11 ( Fig. 7) consists of 12 simple flip-flops 1 to 12 and 12 AND circuits 14 with 2 inputs each and 12 OR circuits 15 with 2 inputs each and the OR circuit 17 with 7 inputs and the further simple flip-flop 18 and 4 AND circuits 19 each with 2 inputs and 2 negation circuits 20 and the associated lines. The pulse input has the designation a. The reset input has the designation r. The outputs are marked with the corresponding numbers 2 and 4 and 10 to 12. Instead of output 4, output 6 (counter reading 6), not shown, is used.

Der Impuls-Zähler 12 (Fig. 14) besteht aus 8 oder 9 einfachen Flip-Flops 1 bis 8 oder 1 bis 9 und 7 Und-Schaltungen 11 mit je 2 Eingängen und 4 Und-Schaltungen 12 mit je 2 Eingängen und der Oder-Schaltung 13 und dem Flip- Flop 14 und 4 Und-Schaltungen 15 und 2 Negier-Schaltungen 16. Der Impuls-Eingang hat die Bezeichnung a. Der Rückstell- Eingang hat die Bezeichnung r. The pulse counter 12 ( FIG. 14) consists of 8 or 9 simple flip-flops 1 to 8 or 1 to 9 and 7 AND circuits 11 with 2 inputs each and 4 AND circuits 12 with 2 inputs each and the OR Circuit 13 and the flip-flop 14 and 4 AND circuits 15 and 2 negation circuits 16th The pulse input has the designation a. The reset input has the designation r.

Das Steuerwerk 10 (Fig. 8a und 8b) besteht aus den Impuls- Zählern 11 und 12 und der Schaltung 14 und den Start- Schaltungen 15 und 16 und 4 Potential-Speicher-Flip-Flops 17 bis 20 und den Und-Schaltungen 21 bis 32 mit je 2 Eingängen und der Und-Schaltung 34 mit 3 Eingängen und der Und-Schaltung 35 mit 3 Eingängen und den Oder-Schaltungen 37 bis 39 mit je 2 Eingängen und den Tipp-Schaltern 41 und 42 und den Negier-Schaltungen 44 bis 47 und den zugehörigen Leitungen. Der Ausgang A steuert den Eingang a an. Der Ausgang B steuert den Eingang b an. Der Ausgang C steuert den Eingang c an. Der Ausgang D steuert den Eingang d an. Der Ausgang E steuert den Eingang e an. Der Ausgang F steuert den Eingang f an. Der Ausgang H steuert den Eingang h an. Der Ausgang I steuert den Eingang i an. Der Ausgang L steuert den Eingang l an. Der Ausgang M steuert den Eingang m an. Der Ausgang N steuert den Eingang n an. Der Ausgang O steuert den Eingang o an. Der Ausgang Q steuert den Eingang q an. Der Ausgang U steuert den Eingang u an. Der Ausgang V1 steuert den Eingang v1 an. Der Ausgang V2 steuert den Eingang v 2 an. Der Ausgang W1 steuert den Eingang w1 an. Der Ausgang W2 steuert den Eingang w2 an. Die Ausgänge S steuern die Eingänge s an. Die Ausgänge K steuern die Eingänge k an. Der Ausgang Z1 steuert den Eingang z1 an. Der Ausgang Z2 steuert den Eingang z2 an. Der Eingang T ist der Eingang für die Takt-Frequenz.The control unit 10 ( Fig. 8a and 8b) consists of the pulse counters 11 and 12 and the circuit 14 and the start circuits 15 and 16 and 4 potential memory flip-flops 17 to 20 and the AND circuits 21 to 32 with 2 inputs each and the AND circuit 34 with 3 inputs and the AND circuit 35 with 3 inputs and the OR circuits 37 to 39 with 2 inputs each and the toggle switches 41 and 42 and the Negier circuits 44 to 47 and the associated lines. Output A controls input a. Output B controls input b. Output C controls input c. Output D controls input d. The output E controls the input e. Output F controls input f. The output H controls the input h. Output I controls input i. Output L controls input l. The output M controls the input m. The output N controls the input n. Output O controls input o. Output Q controls input q. Output U controls input u. The output V 1 controls the input v 1 . The output V 2 controls the input v 2 . The output W 1 controls the input w 1 . The output W 2 controls the input w 2 . The outputs S control the inputs s. The outputs K control the inputs k. The output Z 1 controls the input z 1 . The output Z 2 controls the input z 2 . The input T is the input for the clock frequency.

Die Start-Schaltung 15 (und auch die Start-Schaltung 16) besteht aus 3 einfachen Flip-Flops 1 bis 3 und den Und- Schaltungen 4 und 5 mit je 2 Eingängen und der Oder- Schaltung 6 mit 2 Eingängen und der Negier-Schaltung 7 und den zugehörigen Leitungen. Der Takt-Impuls-Eingang hat die Bezeichnung a. Der Start-Eingang hat die Bezeichnung b. Der Rückstell-Eingang hat die Bezeichnung r. Der Ausgang hat die Bezeichnung c (Fig. 9).The start circuit 15 (and also the start circuit 16 ) consists of 3 simple flip-flops 1 to 3 and the AND circuits 4 and 5 with 2 inputs each and the OR circuit 6 with 2 inputs and the negation circuit 7 and the associated lines. The clock pulse input has the designation a. The start input has the designation b. The reset input has the designation r. The output has the designation c ( FIG. 9).

Das Komma-Steuerwerk 8 (Fig. 10) besteht aus dem einfachen Flip-Flop 51 und den Und-Schaltungen 52 und 53 mit je 2 Eingängen und den Oder-Schaltungen 54 und 55 mit je 2 Eingängen und der Oder-Schaltung 56 mit 3 Eingängen. The comma control unit 8 ( FIG. 10) consists of the simple flip-flop 51 and the AND circuits 52 and 53 with 2 inputs each and the OR circuits 54 and 55 with 2 inputs each and the OR circuit 56 with 3 Entrances.

Die Schaltung 14 (Fig. 11) besteht aus den Spezial- Schieberegistern 61 und 61 und der Schaltung 63. Die Schaltungen 61 und 62 haben eine Länge von 10 Teil-Schaltungen. Die Schaltung 63 hat eine Länge von 9 Teil-Schaltungen. Eine Teil-Schaltung der Schieberegister 61 und 62 besteht aus einem Doppel-Flip-Flop 60 und einer Und-Schaltung 64 mit 2 Eingängen und einer Negier-Schaltung 65. Eine Teil- Schaltung der Schaltung 63 besteht aus 2 Und-Schaltungen 66 mit je 2 Eingängen und 2 Dioden 67. An weiteren Teilen besteht diese Schaltung 14 aus den Oder-Schaltungen 68 und 69 und den zugehörigen Leitungen.The circuit 14 ( FIG. 11) consists of the special shift registers 61 and 61 and the circuit 63 . The circuits 61 and 62 have a length of 10 sub-circuits. The circuit 63 has a length of 9 sub-circuits. A partial circuit of the shift registers 61 and 62 consists of a double flip-flop 60 and an AND circuit 64 with 2 inputs and a negation circuit 65 . A partial circuit of circuit 63 consists of 2 AND circuits 66 , each with 2 inputs and 2 diodes 67 . In other parts, this circuit 14 consists of the OR circuits 68 and 69 and the associated lines.

Eine Teil-Schaltung der Schieberegister 1 und 2, welche fünffach sind und eine Länge von 10 Teil-Schaltungen aufweisen, besteht aus einem Doppel-Flip-Flop 60 und 2 Und- Schaltungen 1 mit je 2 Eingängen und der Negier-Schaltung 2 und der Oder-Schaltung 3 mit 2 Eingängen und 2 Und- Schaltungen 4 mit je 2 Eingängen und der Negier-Schaltung 5 und den zugehörigen Leitungen (Fig. 12).A sub-circuit of shift registers 1 and 2 , which are five times and have a length of 10 sub-circuits, consists of a double flip-flop 60 and 2 AND circuits 1 with 2 inputs each and the negation circuit 2 and OR circuit 3 with 2 inputs and 2 AND circuits 4 with 2 inputs each and the negation circuit 5 and the associated lines ( FIG. 12).

Die Tetraden-Schaltung 3 (Fig. 13), welche an Stelle der Tetraden-Schaltung 3b (Fig. 2) verwendet werden kann, ist in P 41 01 309.3 beschrieben. Die zugehörige Neuner- Komplementschaltung ist dort auch in Fig. 3 dargestellt.The tetrads circuit 3 (Fig. 13) which b may be used instead of the tetrad circuit 3 (Fig. 2) is described in P 41 01 309.3. The associated nine's complement circuit is also shown there in FIG. 3.

Bei der Dividierschaltung Type B kommt die Schaltung 14c zur Verwendung, welche in Fig. 15 dargestellt ist. Diese Dividierschaltung Type B hat keine zusätzlichen Spezial- Schieberegister 61 und 62 und somit auch nicht das Flip- Flop 32 mit Und-Schaltungen 24, 36 und 37, weil die Schaltung 14b direkt von den Schieberegistern 1 und 2 angesteuert wird, welche zu diesem Zweck mit je 40 Seiten-Ausgängen versehen sein müssen. Diese Ausführung dieser Dividier- Schaltung ist in P 41 03 103.2 schon beschrieben. Die Schaltung 14b wurde mit zwei zusätzlichen Quer-Leitungen e und f berichtigt, in denen je 9 Dioden 2 und 3 angeordnet sind. In the divider circuit type B, the circuit 14 c is used, which is shown in FIG. 15. This type B divider circuit has no additional special shift registers 61 and 62 and therefore also not the flip-flop 32 with AND circuits 24 , 36 and 37 , because the circuit 14 b is driven directly by the shift registers 1 and 2 , which to this Must be provided with 40 side exits each. This version of this dividing circuit is already described in P 41 03 103.2. The circuit 14 b was corrected with two additional cross lines e and f, in each of which 9 diodes 2 and 3 are arranged.

Die Wirkungsweise der Komma-Index-Verschiebung ergibt sich wie folgt: Zunächst wird der Dividend über die Tastatur S1 eingetippt und hierbei auch über die Taste P das Komma eingetippt, sofern dieser Dividend Komma-Stellen aufweist. Beim Eintippen des Kommas wird vom Ausgang U der Eingang u mit einem H-Impuls angesteuert und damit das Flip-Flop 51 in seine Rechts-Stellung gekippt. Somit wird bei den Ziffern nach dem Komma jedesmal auch die Oder-Schaltung 56 mit einem H-Impuls angesteuert und somit jedesmal der Komma-Index x um eine Stelle nach links verschoben, weil hierbei nun der Eingang q effektiv wirksam mit H-Impulsen angesteuert wird. Vor dem Eintippen des Divisors wird die Taste D angetippt und damit das Flip-Flop 51 wieder in seine Links- Stellung gekippt und außerdem das Flip-Flop 31 in seine Links-Stellung gekippt. Dann wird auf dieselbe Weise über die Tastatur S1 der Divisor eingetippt, wobei nach dem Eintippen des Kommas wieder die Und-Schaltungen 52 und 53 vorangesteuert sind und somit nach dem Eintippen des Kommas die Und-Schaltung 52 effektiv wirksam mit H-Impulsen angesteuert wird, womit bei jeder Ziffer nach dem Komma der Komma-Index x um eine Stelle nach rechts getaktet wird. Damit ist der Dividend Komma-frei im Schieberegister 1 gespeichert und der Divisor ebenfalls Komma-frei im Schieberegister 2 gespeichert und wird durch Antippen der Taste G zunächst der Nachlauf ausgelöst, bei dem diejenige Zahl (Dividend oder Divisor) so lange nach links getaktet wird, bis die hochwertigen Enden dieser beiden Zahlen gleich auf stehen. Falls der Divisor weniger Stellen hat, als der Dividend, ist die Und-Schaltung 21 vor-angesteuert und liefert der Ausgang W1 so lange Nachlauf-Takte, bis der Ausgang c der Schaltung 14 von H-Potential auf L-Potential wechselt. Hierbei wird vom Ausgang W 2 jedesmal auch der Eingang w2 mit einem H-Impuls angesteuert und damit der Komma-Index x jedesmal um eine Stelle nach rechts verschoben. Falls der Dividend weniger Stellen hat, als der Divisor, ist die Und-Schaltung 22 vor-angesteuert und liefert der Ausgang V1 so lange Nachlauf-Takte, bis der Ausgang d der Schaltung 14 von H-Potential auf L-Potential wechselt. The effect of the comma index shift is as follows: First, the dividend is typed in using the keyboard S 1, and the comma is also typed in using the P key, provided that the dividend has comma digits. When the comma is typed in, input U is driven with an H pulse by output U and flip-flop 51 is thus tilted into its right position. Thus, with the digits after the decimal point, the OR circuit 56 is also controlled with an H pulse each time, and thus the decimal point x is shifted one position to the left each time because the input q is now effectively controlled with H pulses . Before the divisor is typed in, the D key is tapped and the flip-flop 51 is thus tilted back into its left position and the flip-flop 31 is also tilted into its left position. Then, it is typed in the same manner via the keyboard S 1 of the divisor, where again the AND circuits preceded controlled 52 and 53 after the typing of the comma, and thus after the typing of the comma, the AND circuit 52 will function effectively driven with H pulses , which means that the comma index x is clocked one place to the right for every digit after the comma. This means that the dividend is stored comma-free in shift register 1 and the divisor is also stored comma-free in shift register 2 , and by pressing the G key the run-on is triggered, in which the number (dividend or divisor) is clocked to the left for as long as until the high-quality ends of these two numbers are equal. If the divisor has fewer digits than the dividend, the AND circuit 21 is pre-activated and the output W 1 supplies follow-up clocks until the output c of the circuit 14 changes from H potential to L potential. In this case also the input from the output W 2 each w 2 driven by a high pulse and thus the point index x each shifted one position to the right. If the dividend has fewer digits than the divisor, the AND circuit 22 is pre-activated and the output V 1 supplies follow-up clocks until the output d of the circuit 14 changes from H potential to L potential.

Hierbei wird vom Ausgang V2 jedesmal auch der Eingang v2 mit einem H-Impuls angesteuert und damit der Komma-Index x des Komma-Schieberegisters 7 um eine Stelle nach links verschoben. Im Verlauf der Division wird dann bei jeder Takt- Ansteuerung des Ergebnis-Schieberegisters 6 (nach links) auch das Komma-Schieberegister 7 nach links Takt-angesteuert und damit auf einfachste Weise der Komma-Index für die Ergebniszahl gesetzt.In this case also, the input is from the output V 2 v 2 each driven with an H pulse, and thus the index point x shifted of the comma shift register 7 by one position to the left. In the course of the division, the comma shift register 7 is also clock-controlled to the left with each clock activation of the result shift register 6 (to the left) and the comma index for the result number is thus set in the simplest way.

Die Schaltung 14S ist so ausgebildet, daß sie nur dann anspricht, wenn der Divisor weniger Stellen aufweist, als der Dividend. In diesem Fall hat die Schaltung 63 nur den Ausgang c und pro Teil-Schaltung nur eine Und-Schaltung 66 und nur eine Diode 67.The circuit 14 S is designed so that it only responds when the divisor has fewer digits than the dividend. In this case, the circuit 63 has only the output c and only one AND circuit 66 and only one diode 67 per subcircuit.

Die Ergebniszahl wird mit einer Ergebniszahl-Verschiebe- Schaltung nach P 40 31 603.3 in die richtige Position zum Anzeigefeld gebracht und mittels einer Nullen-Eingabe- Schaltung nach P 40 31 897.4 vervollständigt und erscheint damit formal richtig im Anzeigefeld der Anzeigeschaltung.The result number is shifted with a result number Switch according to P 40 31 603.3 in the correct position for Brought display field and by entering a zero Circuit according to P 40 31 897.4 completed and appears thus formally correct in the display field of the advertisement.

An Stelle der Tetraden-Schaltung 3b kann auch die Tetraden- Schaltung 3 verwendet werden, welche in Fig. 13 dargestellt ist.Instead of the tetrad circuit 3 b, the tetrad circuit 3 can also be used, which is shown in FIG. 13.

Diese Tetradenschaltungen 3 und 3b, bzw. deren Übertrag- Speicher 4 muß zusätzlich mit einer Übertrag-Zusatz-Schaltung nach P 41 01 792.7 versehen werden, damit bei subtraktiver Addition kein Übertrag-Fehler entsteht.These tetrad circuits 3 and 3 b, or their carry memory 4, must additionally be provided with an additional carry circuit according to P 41 01 792.7, so that no carry error arises in the case of subtractive addition.

Anmerkung:
Die Bezeichnung "Tetradenschaltung" wurde in Ermangelung einer besseren Bezeichnung verwendet.Annotation:
The term "tetrad circuit" was used in the absence of a better term.

Claims

1. Electronic dividing circuit, which forms the result number in a serial-subtractive manner and processes the numbers 54321-coded and delivers the result number in the 5211 code and has a follow-up circuit ( 14 ) for the input numbers, characterized in that these follow-up Circuit ( 14 ) is not controlled by the five-fold shift registers ( 1 and 2 ), but is controlled by 2 additional shift registers ( 61 and 62 ) or is controlled by 2 pulse counters.

2. Electronic divider circuit according to claim 1, characterized in that 2 simplified shift registers are used as shift registers ( 61 and 62 ).

3. Electronic divider circuit according to claim 1, characterized in that instead of the shift registers ( 61 and 62 ) 2 pulse counters according to the basic principle of the pulse counter ( 12 ) are used.

4. Electronic divider circuit according to claim 1 or according to claim 1 and 2, characterized in that the shift registers ( 61 and 62 ) are constantly driven at their input with H potential and only clock-driven from the first real digit (1 to 9) will.

5. Electronic dividing circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 and 3 or according to claim 1 and 2 and 4, characterized in that the comma control unit ( 8 ) only from a potential memory flip-flop ( 51 ) and 2 AND circuits ( 52 and 53 ) with 2 inputs each and 2 OR circuits ( 54 and 55 ) with 2 inputs each and an OR circuit ( 56 ) with 3 inputs and the associated lines.

6. Electronic divider circuit according to claim 1 and 2 or according to claim 1 and 3 or according to claim 1 and 2 and 4 or according to claim 1 and 2 and 4 and 5 or according to claim 1 and 3 and 5, characterized in that in the embodiments C. the control unit ( 10 ) has, instead of the AND circuit ( 35 ) with 3 inputs, only an AND circuit with 2 inputs, which is not controlled by the line (m).

7. Electronic divider circuit according to claim 1 and 2 or according to claim 1 and 3 or according to claim 1 and 2 and 4 and 5 or according to claim 1 and 3 and 5 or according to claim 1 and 2 and 4 to 6 or according to claim 1 and 3 and 5 and 6, characterized in that the circuit ( 14 ) is designed such that the divisor is re-clocked if it has a backlog compared to the dividends and the dividend is re-clocked if it has a backlog compared to the divisor.

8. Electronic divider circuit according to claim 1 and 2 or according to claim 1 and 3 or according to claim 1 and 2 and 4 and 5 or according to claim 1 and 3 and 5 or according to claim 1 and 2 and 4 to 6 or according to claim 1 and 3 and 5 and 6, characterized in that the circuit ( 14 ) is designed such that only the divisor is re-clocked if it is behind the dividends in comparison.