DE4239034A1

DE4239034A1 - Digital electronic circuit for addition, subtraction, multiplication and division

Info

Publication number: DE4239034A1
Application number: DE19924239034
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1992-10-29
Filing date: 1992-11-19
Publication date: 1994-07-07

Abstract

The digital electronic arithmetic circuit is based around a four-bit binary circuit (6b) that can be switched between addition and subtraction functions. The circuit operates with shift registers and gating logic with facility for right and left movements of data. A control circuit generates pulses for the shift operations. Numbers with a negative value are added and subtracted, as well as carry values.

Description

Gegenstand der Erfindung ist eine weitere Ausbildung der Rechenschaltung nach der Haupt-Patentanmeldung (P 42 36 615.1), welche nun so ausgebildet ist, daß auch im Minus- Bereich addiert und subtrahiert werden kann.The invention relates to a further training of Arithmetic circuit according to the main patent application (P 42 36 615.1), which is now designed so that even in the minus Area can be added and subtracted.

In Fig. 1a bis 1c ist die Haupt-Schaltung 10 dargestellt, welche aus den Teil-Schaltungen 10a bis 10c besteht. In Fig. 2a bis 2e ist das Haupt-Steuerwerk 12 dargestellt, welches aus den Teil-Schaltungen 12a bis 12e besteht. In Fig. 3 ist die Ziffern-Eingabeschaltung 20 dargestellt. In Fig. 4 ist die Schaltung 60 dargestellt. In Fig. 5 ist die Tetraden-Schaltung 6 dargestellt. In Fig. 6 ist der Impuls- Zähler 80 der Schaltung 60 dargestellt. In Fig. 7 ist das Zusatz-Steuerwerk 85 dargestellt. In Fig. 8 ist die Tetra denschaltung 6b dargestellt. In Fig. 9 bis 11 sind die Zusatz-Schaltungen 21 und 22 und 23b der Tetraden-Schaltung 6b der Rechenschaltung Type B dargestellt.In Figs. 1a to 1c, the main circuit 10 is shown, which consists of the sub-circuits 10 a to 10 c. In Fig. 2a to 2e, the main control unit 12 is shown, which consists of the sub-circuits 12 a to 12 e. In Fig. 3 the numeric input circuit 20 is shown. The circuit 60 is shown in FIG . In FIG. 5, the tetrads circuit 6 is shown. In FIG. 6, the pulse counter 80 of the circuit 60 illustrated. In Fig. 7, the auxiliary control unit 85 is shown. In Fig. 8, the tetrahedral circuit 6 b is shown. In FIGS. 9 to 11, the addition circuits 21 and 22 and 23 of the tetrads circuit 6 b of the arithmetic circuit shown Type B b.

Die Teil-Schaltung 12a des Haupt-Steuerwerks 12 (Fig. 2a) besteht aus dem Schieberegister 90 und der Schaltung 18 und dem Flip-Flop 25 und den Tor-Schaltungen 27 und 28, welche eventuell entfallen und der Und-Schaltung 23 mit 2 Eingän gen und den Oder-Schaltungen 26 und 29 und 35 mit je 2 Ein gängen und der Oder-Schaltung 34 mit 3 Eingängen und der Negier-Schaltung 31 und den zugehörigen Leitungen.The sub-circuit 12 a of the main control unit 12 ( Fig. 2a) consists of the shift register 90 and the circuit 18 and the flip-flop 25 and the gate circuits 27 and 28 , which may be omitted and the AND circuit 23 with 2 inputs and the OR circuits 26 and 29 and 35 with 2 inputs each and the OR circuit 34 with 3 inputs and the negation circuit 31 and the associated lines.

Die Teil-Schaltung 12b des Steuerwerks 12 (Fig. 2b) be steht aus der Schaltung 60 und den Flip-Flops 1 bis 6 und 6 Tipp-Schaltern 8 und den Und-Schaltungen 11 und 12 mit je 2 Eingängen und den Oder-Schaltungen 14 und 22 mit je 2 Ein gängen und den Oder-Schaltungen 9 und 17 mit je 3 Eingängen und der Und-Schaltung 7 und den Negier-Schaltungen 8 und 21 und 58 und den zugehörigen Leitungen. The sub-circuit 12 b of the control unit 12 ( FIG. 2 b) consists of the circuit 60 and the flip-flops 1 to 6 and 6 tip switches 8 and the AND circuits 11 and 12 , each with 2 inputs and the OR- Circuits 14 and 22 with 2 inputs each and the OR circuits 9 and 17 with 3 inputs each and the AND circuit 7 and the Negier circuits 8 and 21 and 58 and the associated lines.

Die Teil-Schaltung 12c des Haupt-Steuerwerks 12 (Fig. 2c) besteht aus der Impuls-Schaltung 24 und den Tor-Schaltungen 28 und 29 und 44 und 46 und 67. An weiteren Teilen besteht diese Teil-Schaltung 12c aus den Flip-Flops 25 und 32 und 33 und den Und-Schaltungen 27 und 39 und 42 und 52 und 47 und 53 mit je 2 Eingängen und den Oder-Schaltungen 31 und 49 mit je 3 Eingängen und den Negier-Schaltungen 36 bis 38 und der Oder-Schaltung 41 mit 2 Eingängen und den zugehöri gen Leitungen.The sub-circuit 12 c of the main control unit 12 ( FIG. 2 c) consists of the pulse circuit 24 and the gate circuits 28 and 29 and 44 and 46 and 67 . In other parts, this sub-circuit 12 c consists of the flip-flops 25 and 32 and 33 and the AND circuits 27 and 39 and 42 and 52 and 47 and 53 with 2 inputs each and the OR circuits 31 and 49 with each 3 inputs and the Negier circuits 36 to 38 and the OR circuit 41 with 2 inputs and the associated lines.

Die Teil-Schaltung 12d des Haupt-Steuerwerks 12 (Fig. 2d) besteht aus der Impuls-Schaltung 32 und der Impuls-Wechsel- Schaltung 36 und dem Flip-Flop 23 und der Tor-Schaltung 68 und den Und-Schaltungen 24 bis 27 und 30 und 47 und 52 mit je 2 Eingängen und den Oder-Schaltungen 33 und 46 und 53 mit je 2 Eingängen und der Oder-Schaltung 34 mit 3 Eingängen und der Und-Schaltung 31 mit 3 Eingängen und der Negier-Schalt ung 37 und 2 Dioden 35 und den zugehörigen Leitungen.The sub-circuit 12 d of the main control unit 12 ( Fig. 2d) consists of the pulse circuit 32 and the pulse changeover circuit 36 and the flip-flop 23 and the gate circuit 68 and the AND circuits 24 to 27 and 30 and 47 and 52 with 2 inputs each and the OR circuits 33 and 46 and 53 with 2 inputs each and the OR circuit 34 with 3 inputs and the AND circuit 31 with 3 inputs and the negation circuit 37 and 2 diodes 35 and the associated lines.

Die Teil-Schaltung 12e des Haupt-Steuerwerks 12 (Fig. 2e) besteht aus den Schaltungen 13 und 30 und den Flip-Flops 34 und 35 und 48 und den Und-Schaltungen 36 bis 43 mit je 2 Eingängen und der Oder-Schaltung 46 mit 2 Eingängen und der Oder-Schaltung 45 mit 4 Eingängen und den zugehörigen Leitungen.The sub-circuit 12 e of the main control unit 12 ( Fig. 2e) consists of the circuits 13 and 30 and the flip-flops 34 and 35 and 48 and the AND circuits 36 to 43 , each with 2 inputs and the OR circuit 46 with 2 inputs and the OR circuit 45 with 4 inputs and the associated lines.

Die Schaltung 60 (Fig. 4) besteht aus dem Impuls-Zähler 80 und der Start-Schaltung 38 und den Flip-Flops 1 bis 3 und den Und-Schaltungen 5 bis 12 mit je 2 Eingängen und den Oder- Schaltungen 14 bis 16 mit je 2 Eingängen und 4 Dioden 18 und den zugehörigen Leitungen.The circuit 60 ( FIG. 4) consists of the pulse counter 80 and the start circuit 38 and the flip-flops 1 to 3 and the AND circuits 5 to 12 with 2 inputs each and the OR circuits 14 to 16 with 2 inputs and 4 diodes 18 and the associated lines.

Die restlichen Schaltungen und Teil-Schaltungen sind in der Haupt-Patentanmeldung (P 42 36 615.1) und in der ersten Haupt-Patentanmeldung (P 42 23 125.6) dargestellt und be schrieben. Die Schaltung 18 ist nur in der ersten Haupt- Patentanmeldung dargestellt und beschrieben. The remaining circuits and sub-circuits are shown and described in the main patent application (P 42 36 615.1) and in the first main patent application (P 42 23 125.6). The circuit 18 is only shown and described in the first main patent application.

Die Schieberegister werden von den Ausgängen 1 bis 7 der Schaltung 70 wie folgt angesteuert: Vom Ausgang 1 wird das Schieberegister 22 links-verschiebend Takt-angesteuert. Vom Ausgang 2 werden die Schieberegister 21a und 21b links- verschiebend Takt-angesteuert. Vom Ausgang 3 wird das Schieberegister 90 links-verschiebend Takt-angesteuert. Vom Ausgang 4 wird das Schieberegister 90 rechts-verschiebend Takt-angesteuert. Vom Ausgang 5 wird das Komma-Schiebere gister 50c/½ links-verschiebend Takt-angesteuert. Vom Aus gang 6 wird das Komma-Schieberegister 50c/½ rechts-ver schiebend Takt-angesteuert. Vom Ausgang 7 wird das Komma- Schieberegister 50a links-verschiebend Takt-angesteuert.The shift registers are controlled by the outputs 1 to 7 of the circuit 70 as follows: From the output 1 , the shift register 22 is clock-controlled, shifting to the left. From the output 2, the shift register 21 a and 21 b left-shifting clock-driven. From the output 3 , the shift register 90 is clock-shifted to the left. From the output 4 , the shift register 90 is clock-shifted to the right. From output 5 , the comma-shift register 50 c / ½ left-shift-clock-controlled. From output 6 , the comma shift register 50 c / ½ clock-right shift-ver is driven. From the output 7 , the comma shift register 50 a is clock-shifted to the left.

Mittels Antippen der Taste M wird die Eingabe des Multipli kators vor-angesteuert. Mittels Antippen der Taste D wird die Eingabe des Divisors vor-angesteuert. Mittels Antippen der Taste A wird die Eingabe des zweiten Summanden vor- angesteuert. Mittels Antippen der Taste S wird die Eingabe des Subtrahenden vor-angesteuert. Mittels Antippen der Tas te G wird der Rechen-Ablauf ausgelöst. Mittels Antippen der Taste R wird die gesamte Rechenschaltung rückstell-ange steuert.By pressing the M key, the multipli is entered kators pre-driven. By pressing the D button the input of the divisor is pre-activated. By tapping key A is used to enter the second summand controlled. The entry is made by pressing the S key of the subtrahender. By tapping the Tas the calculation process is triggered. By tapping the The R key resets the entire arithmetic circuit controls.

Die sonstigen Ansteuerungen ergeben sich wie folgt: Der Aus gang ND steuert den Eingang nd an. Der Ausgang A7 steuert den Eingang a7 der Haupt-Schaltung 10 an. Der Ausgang A1 steuert den Eingang a1 an. Der Ausgang A3 steuert den Ein gang a3 an. Der Ausgang M6 steuert den Eingang m6 an. Der Ausgang M8 steuert den Eingang m8 an. Der Ausgang B1 steuert den Eingang b1 an. Der Ausgang B3 steuert den Ein gang b3 an. Der Ausgang B8 steuert den Eingang b8 an. Der Ausgang E8 steuert den Eingang e8 an. Der Ausgang B9 steuert die Rückstellung des Komma-Schieberegisters 50a an. Der Ausgang A5 steuert den Eingang a5 der Schaltung 70 an. Der Ausgang B5 steuert den Eingang b5 der Schaltung 70 an. Der Ausgang C5 steuert den Eingang c5 der Schaltung 70 an. Die Ausgänge S steuern die Eingänge s an. Die Ausgänge w steuern die Eingänge w an. Die Ausgänge F steuern die Ein gänge f an. Die Ausgänge NK steuern die Eingänge nk an. Der Ausgang I steuert den Eingang i an. Der Ausgang K steu ert den Eingang k an. Der Ausgang E steuert den Eingang e an. Der Ausgang Q steuert den Eingang q an. Der Ausgang V steuert den Eingang v an. Der Ausgang C steuert den Ein gang c an. Der Ausgang F4 steuert den Eingang f4 an. Der Ausgang F5 steuert den Eingang f5 an. Der Ausgang P steu ert den Eingang p an. Die Eingänge t1 und t2 und t3 wer den mit der Takt-Frequenz angesteuert. Die Eingänge u2 liegen im Betriebszustand ständig an H-Potential. Die Ein gänge r werden von Abzweigungen des Ausgangs R1 rückstell- angesteuert. Vom Ausgang N1 wird das Schieberegister 90 rückstell-angesteuert. Vom Ausgang N2 wird das Komma- Schieberegister 50c/½ rückstell-angesteuert. Vom Ausgang R2 beziehungsweise von Abzweigungen dieses Ausgangs R2 werden die Eingänge r2 rückstell-angesteuert. Der Ausgang L1 steuert die Rückstellung des Schieberegisters 21b an. Der Ausgang L2 steuert den Eingang l2 an. Der Ausgang L3 steuert die Rückstellung der Speicherreihe 25 an. Der Aus gang R1 steuert die Rückstellung des Komma-Schieberegis ters 50a an. Der Ausgang H2 steuert die Rückstellung des Schieberegisters 90 an. Der Ausgang H3 steuert den Eingang h3 an. Der Ausgang H4 steuert die Einblendung des Komma- Index n vom Schieberegister 50c/1 in das Komma-Schiebere gister 50a an. Der Ausgang H5 löst die automatische Rechts-Taktung der Ergebniszahl aus. Der Ausgang V4 steu ert den Eingang v4 an. Der Ausgang C6 steuert die einge schränkte Gesamt-Rückstellung an, bei der nur die Schiebere gister 90 und 50c/½ und die Eingänge r2 nicht rückstell- angesteuert werden. Der Ausgang C7 steuert den Eingang c7 an. Der Ausgang L5 steuert den Eingang l5 an. Der Ausgang L6 steuert den Eingang l6 an. Der Ausgang L7 steuert den Eingang l7 an. Der Ausgang G2 steuert den Eingang g2 an. Der Eingang d6 wird bei Division über eine Tor-Und-Schalt ung von der Zeile 8 des Schieberegisters 90 angesteuert. Diese Tor-Und-Schaltung ist nur bei Division vor-angesteu ert. Die Ausgänge V2 bis V4 sind für eventuell erforder liche zusätzliche Rückstell-Ansteuerungen vorgesehen. The other controls are as follows: The ND output controls the nd input. The output A7 drives the input a7 of the main circuit 10 . Output A1 controls input a1. The output A3 controls the input a3. The output M6 controls the input m6. The output M8 controls the input m8. Output B1 controls input b1. The output B3 controls the input b3. The output B8 controls the input b8. Output E8 controls input e8. The output B9 controls the resetting of the comma shift register 50 a. The output A5 drives the input a5 of the circuit 70 . The output B5 drives the input b5 of the circuit 70 . The output C5 drives the input c5 of the circuit 70 . The outputs S control the inputs s. The outputs w control the inputs w. The outputs F control the inputs f. The outputs NK control the inputs nk. Output I controls input i. The output K controls the input k. Output E controls input e. The Q output controls the q input. The output V controls the input v. The output C controls the input c. Output F4 controls input f4. Output F5 controls input f5. The output P controls the input p. The inputs t1 and t2 and t3 who are driven with the clock frequency. In the operating state, inputs u2 are constantly at H potential. Inputs r are reset-controlled by branches of output R1. The shift register 90 is reset-controlled from the output N1. The comma shift register 50 c / ½ is reset-controlled from output N2. The inputs r2 are reset-controlled from the output R2 or branches of this output R2. The output L1 controls the resetting of the shift register 21 b. Output L2 controls input l2. The output L3 controls the resetting of the memory row 25 . The output R1 controls the resetting of the comma shift register 50 a. Output H2 controls the resetting of shift register 90 . The output H3 controls the input h3. The output H4 controls the insertion of the comma index n from the shift register 50 c / 1 into the comma shift register 50 a. Output H5 triggers the automatic clocking of the result number. The output V4 controls the input v4. Output C6 controls the restricted total reset, in which only the shift registers 90 and 50 c / ½ and the inputs r2 are not reset-controlled. Output C7 controls input c7. Output L5 controls input l5. The output L6 controls the input l6. Output L7 controls input l7. The output G2 controls the input g2. The input d6 is controlled by division 8 via a gate-and-circuit from line 8 of shift register 90 . This gate-and-circuit is only pre-controlled for division. Outputs V2 to V4 are intended for any additional reset controls that may be required.

Die Eingabe der ersten Zahl (erster Summand oder Minuend oder Multiplikand oder Dividend) ergibt sich wie folgt: Vor dem Eintippen dieser ersten Zahl muß diese Rechenschaltung mittels Antippen der Taste R rückgestellt werden, sofern sie nicht schon rückgestellt ist. In dieser Grund-Stellung hat der Ausgang ND H-Potential und wird somit der Eingang nd mit H-Potential angesteuert und ist somit die Tor-Schaltung 6 vor-angesteuert. Somit wird nun die erste Zahl (erster Summand oder Minuend oder Multiplikand oder Dividend) über die Tastatur 14 und die Eingänge s1 in das Schieberegister 90 eingetippt, womit diese Zahl nach ihrem Eintippen im Schieberegister 90 gespeichert ist. An der entsprechenden Stelle wird über die Taste P auch das Komma eingetippt; da mit wird bei den Stellen nach dem Komma in beiden Komma- Schieberegistern 50a und 50c/1 der Komma-Index um die ent sprechende Anzahl Stellen nach links verlagert, sofern die se Eingabezahlen Komma-Stellen aufweisen.The entry of the first number (first summand or minuend or multiplicand or dividend) results as follows: Before typing in this first number, this arithmetic circuit must be reset by pressing the R key, provided it has not already been reset. In this basic position, the output ND has H potential and thus the input nd is activated with H potential and the gate circuit 6 is thus pre-activated. Thus, the first number (first addend or minuend or multiplicand or dividend) over the keyboard 14 and the inputs will be typed into the shift register 90 s1, so this number is stored after their typing in the shift register 90th The comma is also typed in at the appropriate point using the P key; since with the digits after the comma in both comma shift registers 50 a and 50 c / 1, the comma index is shifted to the left by the corresponding number of digits, provided that these input numbers have comma digits.

Falls diese erste Zahl als Multiplikand verarbeitet werden soll, wird die Taste M (Multiplikation) angetippt. Damit kippt das Flip-Flop 1 der Schaltung 12b in seine Links- Stellung und wird vom Ausgang A1 der Eingang a1 mit H-Po tential angesteuert und ist damit zum zweiten mal die Tor- Schaltung 6 vor-angesteuert. Der Ausgang A3 steuert hierbei den Eingang a3 an. Der Ausgang M6 steuert hierbei den Eingang m6 und somit die Tor-Schaltung 68 an. Vom Ausgang M8 wird hierbei die Schaltung 60 überbrückungs-angesteuert; außerdem steuert hierbei der Ausgang M7 den Eingang m7 an. Vom Ausgang A7 wird hierbei die Tetraden-Schaltung 6 auf Addition vor-angesteuert. Der Ausgang A5 steuert hierbei mit einem H-Impuls den Eingang a5 der Schaltung 70 an. Nach dem Antippen der Taste M hat auch der Ausgang der Oder- Schaltung 31 H-Potential; dieses H-Potential steuert hier bei über die vor-angesteuerte Und-Schaltung 47 die Funktion A der Schaltung 75 an, womit die Impuls-Schaltung 24 vor-an gesteuert ist und die Tor-Schaltung 44 vor-angesteuert ist. Der Ausgang C6, welcher die eingeschränkte Gesamt-Rückstel lung ansteuert, ist hierbei gesperrt, weil die Und-Schalt ung 53 nicht vor-angesteuert ist. Somit steuert hierbei nur der Ausgang L7 den Eingang l7 der Schaltung 55 mit einem H-Impuls an und dann der Ausgang C7 den Eingang c7 der Schaltung 60 mit einem H-Impuls an, womit in dieser Schalt ung 60 die Lieferung von acht H-Impulsen über den Takt-Aus gang S8 ausgelöst wird. Am Ende dieser Takt-Durchsteuer ung der Schaltung 60 befindet sich somit die erste Zahl, in diesem Fall der Multiplikand, im Schieberegister 22, weil mit diesen 8 H-Impulsen die Schieberegister 90 und 22 Takt- angesteuert wurden. Nun wird über die Tastatur 14 der Multi plikator in das Schieberegister 90 eingetippt und befinden sich somit beide Eingabezahlen in ihrem Schieberegister. Die zuvor erforderliche Rückstellung des Komma-Schieberegis ters 50a erfolgt mittels H-Impuls vom Ausgang B9. Die Komma-Stellen dieses Multiplikators werden auch links-ver schiebend in die Komma-Schieberegister 50a und 50c/1 ein getippt und addieren sich somit im Komma-Schieberegister 50c/1.If this first number is to be processed as a multiplicand, press the M (multiplication) key. This flips the flip-flop 1 of the circuit 12 b in its left position and the output A1 of the input a1 is driven with H-potential and is thus the gate circuit 6 pre-driven for the second time. The output A3 controls the input a3. The output M6 controls the input m6 and thus the gate circuit 68 . In this case, the circuit 60 is bridged-controlled from the output M8; output M7 also controls input m7. In this case, the tetrad circuit 6 is precontrolled on addition from output A7. Output A5 controls input a5 of circuit 70 with an H pulse. After pressing the M key, the output of the OR circuit 31 also has H potential; this H potential controls the function A of the circuit 75 via the pre-activated AND circuit 47 , with which the pulse circuit 24 is controlled before-on and the gate circuit 44 is pre-activated. The output C6, which controls the restricted total reset, is blocked here because the AND circuit 53 is not pre-activated. Thus, only the output L7 controls the input l7 of the circuit 55 with an H pulse and then the output C7 controls the input c7 of the circuit 60 with an H pulse, so that in this circuit 60 the delivery of eight H pulses is triggered via the clock output S8. At the end of this cycle control of the circuit 60 , the first number, in this case the multiplicand, is therefore in the shift register 22 , because the shift registers 90 and 22 were clocked with these 8 H pulses. Now the multiplicator is typed into the shift register 90 via the keyboard 14 and both input numbers are thus in its shift register. The previously required resetting of the comma shift register 50 a takes place by means of an H pulse from output B9. The decimal places of this multiplier are also typed left-shifting into the comma shift registers 50 a and 50 c / 1 and thus add up in the comma shift register 50 c / 1.

Dann folgt das Antippen der Taste G und somit die Auslösung des additiven Multiplikations-Ablaufs, der sofort beginnt, weil hierbei die Schaltung 60 überbrückungs-angesteuert ist und somit sofort die Und-Schaltung 52 der Schaltung 12d vor-angesteuert ist. Wenn die letzte Multiplikatorziffer aufgearbeitet ist, wird über die Und-Schaltung 42 der Schalt ung 12e der Multiplikationsablauf ausgeschaltet, indem hierbei das Flip-Flop 5 der Schaltung 12b in seine Rechts stellung kippt. Damit ist über die Und-Schaltung 52 der Schaltung 12c der Endlauf und somit die Funktion 3 der Schaltung 75 eingeschaltet, weil damit die Impuls-Schaltung 24 Takt-vorangesteuert ist und die Tor-Schaltung 29 vor- angesteuert ist. Die Tor-Schaltung 46 ist hierbei vor-ange steuert, weil diese nur bei Division nicht vor-angesteuert ist. Somit kommen nun die Ausgänge H1 bis H5 zur Wirkung. Der H-Impuls des Ausgangs H1 steuert hierbei die Rückstel lung des Komma-Schieberegisters 50a an. Der H-Impuls des Ausgangs H2 steuert hierbei die Rückstellung des Schiebe registers 90 an. Der H-Impuls des Ausgangs H3 steuert hier bei den Eingang h3 an und somit die Einblendung der Ergeb niszahl von der Speicherreihe 25 in das Schieberegister 90 (über die Tor-Schaltung 72). Der H-Impuls des Ausgangs H4 steuert hierbei die Einblendung des Komma-Index n in das Komma-Schieberegister 50a an. Der H-Impuls des Ausgangs H5 löst die automatische Rechts-Taktung der Ergebniszahl im Schieberegister 90 aus. Diese Rechts-Taktung der Ergebnis zahl ist vom Ausgang FL der Anzeigeschaltung 45 vor-ange steuert und endet mit dem H-L-Potentialwechsel des Ausgangs FL der Anzeigeschaltung 45.Then, following the tapping of the G key and thus the release of the additive multiplication procedure, which begins immediately because in this case the circuit 60 is lock-actuated and the AND circuit is activated before d-52 of the circuit 12 thus immediately. When the last multiplier digit has been worked up, the multiplication process is switched off via the AND circuit 42 of the circuit 12 e, in that case the flip-flop 5 of the circuit 12 b tilts into its right position. The end run and thus the function 3 of the circuit 75 is thus switched on via the AND circuit 52 of the circuit 12 c, because the pulse circuit 24 is thus clock-controlled and the gate circuit 29 is controlled. The gate circuit 46 is pre-activated in this case, because it is not pre-activated only in the case of division. The outputs H1 to H5 are now effective. The H pulse of the output H1 controls the reset of the comma shift register 50 a. The H pulse of the output H2 controls the reset of the shift register 90 . The H pulse of the output H3 controls here at the input h3 and thus the insertion of the result number from the memory row 25 into the shift register 90 (via the gate circuit 72 ). The H pulse of the output H4 controls the insertion of the decimal index n into the comma shift register 50 a. The H pulse of output H5 triggers the automatic clocking of the result number in shift register 90 . This clocking of the result number is controlled in advance by the output FL of the display circuit 45 and ends with the HL potential change of the output FL of the display circuit 45 .

Falls diese erste Zahl als Dividend verarbeitet werden soll, wird die Taste D (Division) angetippt. Damit kippt das Flip- Flop 2 der Schaltung 12b in seine Links-Stellung und wird vom Ausgang B1 der Eingang b1 mit H-Potential angesteuert und sind damit die Tor-Schaltungen 6 und 7 vor-angesteuert. Der Ausgang B3 steuert hierbei den Eingang b3 an. Der Aus gang B8 steuert hierbei den Eingang b8 an, womit die Tor- Schaltung 67 vor-angesteuert ist. Der Ausgang A7 hat hierbei nur L-Potential. Der Ausgang B5 steuert hierbei mit einem H-Impuls den Eingang b5 der Schaltung 70 an. Nach dem An tippen der Taste D hat auch der Ausgang der Oder-Schaltung 31 H-Potential, das auch die Funktion A der Schaltung 75 an steuert, womit die Impuls-Schaltung 24 vor-angesteuert ist und die Tor-Schaltung 44 vor-angesteuert ist. Zuerst steuert hierbei der Ausgang L5 den Eingang l5 der Schaltung 55 an; dann wird mit dem H-Impuls des Ausgangs C7 die Takt-Durch steuerung der Schaltung 60 ausgelöst; hierbei liefert auch der Ausgang S8 acht H-Impulse, mit denen die Schieberegister 90 und 21a links-verschiebend Takt-angesteuert werden. Damit befindet sich der Dividend im Schieberegister 21a und folgt das Eintippen des Divisors in die Schieberegister 90 und 22. Die zuvor erforderliche Rückstellung des Komma- Schieberegisters 50a erfolgt auch beim Antippen der Taste D mittels H-Impuls vom Ausgang B9. Die Komma-Stellen des Divisors werden links-verschiebend in das Komma-Schieberegis ter 50a eingetippt und rechts-verschiebend in das Komma- Schieberegister 50c/½ eingetippt.If this first number is to be processed as a dividend, press the D (Division) key. The flip-flop 2 of the circuit 12 b thus flips into its left position and the output B1 controls the input b1 with H potential and the gate circuits 6 and 7 are thus pre-activated. The output B3 controls the input b3. The output B8 controls the input b8, whereby the gate circuit 67 is pre-activated. The output A7 has only L potential here. The output B5 controls the input b5 of the circuit 70 with an H pulse. After tapping the D button, the output of the OR circuit 31 also has H potential, which also controls the function A of the circuit 75 , whereby the pulse circuit 24 is pre-activated and the gate circuit 44 pre-activated is. First, output L5 controls input l5 of circuit 55 ; then the clock pulse is triggered by the control of the circuit 60 with the H pulse of the output C7; in this case also provides the output S8 eight H-pulses, with which the shift registers 90 and 21 a clock-driven left-be-shifting. The dividend is thus in the shift register 21 a and the divisor is typed into the shift registers 90 and 22 . The previously required resetting of the comma shift register 50 a also takes place when the button D is pressed by means of an H pulse from output B9. The decimal places of the divisor are typed left shifting into the comma shift register 50 a and right shift typed into the comma shift register 50 c / ½.

Dann folgt das Antippen der Taste G und somit die Auslösung des subtraktiven Divisions-Ablaufs, bei dem zunächst die Schaltung 60 über ihren Ausgang F8 acht Zusatz-Takte lie fert, mit denen das Komma-Schieberegister 50c/½ rechts-ver schiebend Takt-angesteuert wird und somit der Komma-Index n im Schieberegister 50c/½ um acht Stellen nach rechts getak tet wird. Nach dieser Komma-Index-Verschiebung ist die Und- Schaltung 52 der Schaltung 12d vor-angesteuert und beginnt der eigentliche Divisions-Ablauf, bei dem die anfallenden Ergebnisziffern aufeinanderfolgend in das Schieberegister 90 eingetaktet werden. Wenn die Ergebniszahl eine Länge von 8 Stellen aufweist, wird von der Zeile 8 des Schieberegisters 90 aus über dem Eingang d6 das Flip-Flop 5 der Schaltung 12b in seine Rechts-Stellung gekippt und damit der Divi sions-Ablauf ausgeschaltet, bei dem, wie bei Multiplikation, die Impuls-Schaltung 32 rundum Takt-durchgesteuert wird. Dann folgt, wie bei Multiplikation, der Endlauf mittels der Funktion B der Schaltung 75, wobei jedoch die Ausgänge H2 und H3 gesperrt sind, weil sich die Ergebniszahl schon im Schieberegister 90 befindet.This is followed by tapping the G key and thus triggering the subtractive division sequence, in which the circuit 60 first delivers eight additional clocks via its output F8, with which the comma shift register 50 c / ½ shifting clockwise clockwise is controlled and the comma index n in the shift register 50 c / ½ is clocked eight positions to the right. After this comma index shift, the AND circuit 52 of the circuit 12 d is pre-activated and the actual division process begins, in which the result digits are successively clocked into the shift register 90 . If the count number has a length of 8 digits, from the line 8 of the shift register 90 via the input d6 flip-flop 5 of the circuit 12 b in its right position tilted and thus off the Divi sions-flow in which, as with multiplication, the pulse circuit 32 is clock-controlled all round. Then, as with multiplication, the end run follows by means of the function B of the circuit 75 , but the outputs H2 and H3 are blocked because the result number is already in the shift register 90 .

Falls diese erste Zahl als erster Summand verarbeitet werden soll, wird die Taste A (Addition) angetippt. Damit kippt das Flip-Flop 3 der Schaltung 12b in seine Links-Stellung und wird vom Ausgang B1 der Eingang b1 mit H-Potential ange steuert und sind damit, wie bei Division, die Tor-Schaltun gen 6 und 7 vor-angesteuert. Hierbei steuert auch der Aus gang A7 den Eingang a7 mit H-Potential an und ist damit auch die Tetraden-Schaltung 6 auf Addition vor-angesteuert, wie bei Multiplikation. Hierbei steuert der Ausgang E8 den Eingang e8 mit H-Potential an und der Ausgang C5 den Ein gang c5 der Schaltung 70 auch mit einem H-Impuls an. Nach dem Antippen der Taste A hat auch der Ausgang der Oder- Schaltung 31 H-Potential, das auch die Funktion A der Schalt ung 75 ansteuert, womit die Impuls-Schaltung 24 vor-ange steuert ist und die Tor-Schaltung 44 vor-angesteuert ist. Zuerst steuert hierbei der Ausgang L6 den Eingang l6 der Schaltung 55 mit einem H-Impuls an; dann wird mit dem H-Im puls des Ausgangs C7 die Takt-Durchsteuerung der Schaltung 60 ausgelöst; hierbei liefert auch der Ausgang S8 acht H- Impulse, mit denen die Schieberegister 90 und 21b links- verschiebend Takt-angesteuert werden. Damit befindet sich der erste Summand im Schieberegister 21b und folgt das Eintippen des zweiten Summanden in die Schieberegister 90 und 22. Die zuvor erforderliche Rückstellung des Komma- Schieberegisters 50a erfolgt auch beim Antippen der Taste A mittels H-Impuls vom Ausgang B9. Hierbei werden die Kom ma-Stellen des zweiten Summanden nur in das Komma-Schiebere gister 50a eingetippt.If this first number is to be processed as the first summand, the A (addition) key is pressed. This flips the flip-flop 3 of the circuit 12 b in its left position and is controlled by the output B1 of the input b1 with H potential and are thus, as in division, the gate circuits 6 and 7 pre-controlled. In this case, the output A7 also controls the input a7 with H potential and the tetrad circuit 6 is thus also pre-activated on addition, as in the case of multiplication. Here, the output E8 controls the input e8 with an H potential and the output C5 controls the input c5 of the circuit 70 with an H pulse. After pressing the button A, the output of the OR circuit 31 also has H potential, which also controls the function A of the circuit 75 , with which the pulse circuit 24 is controlled in advance and the gate circuit 44 is controlled in advance is. First, output L6 drives input l6 of circuit 55 with an H pulse; then the cycle control of the circuit 60 is triggered with the high pulse of the output C7; in this case also provides the output S8 H- eight pulses with which the shift register 90 and 21b left-shifting stroke be driven. Thus, the first term in the shift register 21 is b and is followed by the typing of the second addend in the shift register 90 and the 22nd The previously required resetting of the comma shift register 50 a also takes place when the button A is pressed by means of an H pulse from output B9. Here, the comma digits of the second summand are only typed into the comma-shift register 50 a.

Nun folgt das Antippen der Taste G und somit die Auslösung des Additions-Ablaufs. Hierbei liefert zunächst die Schalt ung 60 acht Zusatz-Takte für die Schaltung 43, welche nicht oder nur teilweise gebraucht werden. Dann folgt der eigent liche Additions-Ablauf, bei dem die Impuls-Schaltung 32 nur ein mal Takt-durchgesteuert wird, weil hierbei der Eingang e8 der Schaltung 12d an H-Potential liegt. Hierbei lie fert die Und-Schaltung 47 der Schaltung 12d über die Oder- Schaltung 46 und den Ausgang F4 einen H-Impuls, welcher über die Oder-Schaltung 17 der Schaltung 12b das Flip-Flop 5 in seine Rechts-Stellung kippt. Damit ist der Additions-Ablauf zu Ende und folgt auch der Endlauf (Funktion B der Schaltung 75), bei dem der Ausgang der Und-Schaltung 52 mit seinem H- Potential die Schaltung 24 Takt-voransteuert und die Tor- Schaltung 29 vor-ansteuert. Dieser Endlauf ist genau gleich, wie der Endlauf am Ende einer Multiplikation, weil hierbei die Ergebniszahl zunächst auch in der Speicherreihe 25 ge speichert ist. Now press the G key and thus trigger the addition process. In this case, the circuit 60 first delivers eight additional clocks for the circuit 43 , which are not or only partially used. Then follows the actual union sequence, in which the pulse circuit 32 is only clock-controlled once, because here the input e8 of the circuit 12 d is at H potential. Here, the AND circuit 47 of the circuit 12 d produces an H pulse via the OR circuit 46 and the output F4, which tilts the flip-flop 5 into its right position via the OR circuit 17 of the circuit 12 b. This completes the addition sequence and also follows the final run (function B of the circuit 75 ), in which the output of the AND circuit 52 with its H potential controls the circuit 24 clock-wise and the gate circuit 29 pre-controls . This final run is exactly the same as the final run at the end of a multiplication, because here the result number is also initially stored in the memory row 25 .

Bei Subtraktion wird vor der Eingabe des Subtrahenden nicht die Taste A angetippt, sondern die Taste S angetippt und damit die Eingabe des Subtrahenden vor-angesteuert. Hierbei liegt der Eingang a7 der Haupt-Schaltung 10 nur an L-Poten tial, wie bei Division und ist somit die Tetraden-Schaltung 6 auf Subtraktion vor-angesteuert. Die sonstige Wirkungs weise bei der Eingabe der beiden Zahlen (Minuend und Subtra hend) ist gleich, wie bei Addition und auch der Rechenab lauf gleich, wie bei Addition.In the case of subtraction, the A key is not tapped before the subtrahend is entered, but the S key is tapped and the input of the subtrahend is thus pre-activated. Here, the input a7 of the main circuit 10 is only at L potential, as in division, and thus the tetrad circuit 6 is pre-activated for subtraction. The other effect when entering the two numbers (Minuend and Subtra hend) is the same as for addition and the calculation process is the same as for addition.

Bei der Weiterverarbeitung der vorherigen Ergebniszahl als Multiplikand oder Dividend oder erster Summand oder Minuend wird die Taste R (Rückstellung) nicht angetippt, sondern gleich die Taste M oder D oder A oder S angetippt. Damit ist der Ausgang C6 vor-angesteuert, weil sich nun das Flip-Flop 32 noch in seiner Links-Stellung befindet. Somit liefert hierbei bei der Funktion A der Schaltung 75 zunächst der Aus gang C6 seinen H-Impuls, welcher über den Eingang c6 die eingeschränkte Rückstellung ansteuert, bei der nur das Schieberegister 90 und das Komma-Schieberegister 50c/½ und die Eingänge r2 nicht rückstell-angesteuert werden. Der zweite H-Impuls wird dann vom Ausgang L5 oder vom Ausgang L6 oder vom Ausgang L7 geliefert. Der dritte H-Impuls vom Ausgang C7 steuert hierbei auch den Eingang c7 der Schalt ung 60 an, womit die Lieferung von 8 Transfer-Takten über den Ausgang S8 der Schaltung 60 ausgelöst ist. Damit be findet sich auch bei der Weiter-Verarbeitung der vorherigen Ergebniszahl diese vorherige Ergebniszahl in dem betreffen den Schieberegister (22 oder 21a oder 21b) und folgt das Eintippen der zweiten Zahl, wie bei der Neu-Eingabe der bei den betreffenden Zahlen.When processing the previous result number as a multiplicand or dividend or first summand or minuend, the R (reset) key is not touched, but instead the M or D or A or S key is pressed. The output C6 is thus pre-activated because the flip-flop 32 is now still in its left position. Thus, in function A of the circuit 75 , the output C6 initially delivers its H pulse, which controls the restricted reset via the input c6, in which only the shift register 90 and the comma shift register 50 c / ½ and the inputs r2 are not reset-controlled. The second H pulse is then supplied by output L5 or output L6 or output L7. The third H-level pulse from the output of C7 in this case also controls the input of the switching c7 ung 60, whereby the supply of transfer clocks 8 is triggered via the output S8 of the circuit 60th This means that this previous result number can also be found in the further processing of the previous result number in the shift register concerned ( 22 or 21 a or 21 b) and is followed by typing in the second number, as when entering the new number for the relevant numbers.

Bei Überlauf (nach oben) hat der Ausgang W H-Potential.In the event of an overflow (upwards), the output has W H potential.

Die Schaltung 24 (Impuls-Schaltung 24) hat in den früheren diesbezüglichen Patentanmeldungen die Nummer 23. The circuit 24 (pulse circuit 24 ) has the number 23 in the earlier related patent applications.

Bei der Type B dieser Rechenschaltung kommt die Zusatz- Schaltung 80 zur Verwendung, mittels welcher auch im Minus- Bereich addiert und subtrahiert werden kann. Diese Zusatz- Schaltung 85 ist in Fig. 7 dargestellt. In Fig. 8 ist die Tetraden-Schaltung 6b dargestellt. In Fig. 9 ist die Teil- Schaltung 21 der Tetraden-Schaltung 6b dargestellt. In Fig. 10 ist die Teil-Schaltung 22 der Tetraden-Schaltung 6b dargestellt. In Fig. 11 ist die Neuner-Komplement- Schaltung 23 der Tetraden-Schaltung 6b dargestellt. Die Teil-Schaltungen 43 und 44 der Tetraden-Schaltung 6 sind gleich, wie die Teil-Schaltungen 21 und 22 der Tetraden- Schaltung 6b. Die Tetraden-Schaltung 6b hat 2 Neuner- Komplementschaltungen 23a und 23b, welche über die Und- Schaltung 1c die Teil-Schaltungen 21 und 22 auf normale oder negierte Übertrag-Verarbeitung ansteuern.In Type B of this arithmetic circuit, the additional circuit 80 is used, by means of which addition and subtraction can also be carried out in the minus range. This additional circuit 85 is shown in FIG. 7. In Fig. 8 the nibbles circuit is illustrated B 6. In Fig. 9 the sub-circuit 21 of the tetrad circuit 6 b is shown. In Fig. 10 the sub-circuit 22 of the tetrad circuit 6 b is shown. In Fig. 11, the nine-complement circuit 23 of the tetrad circuit 6 b is shown. The sub-circuits 43 and 44 of the tetrad circuit 6 are the same as the sub-circuits 21 and 22 of the tetrad circuit 6 b. The tetrad circuit 6 b has 2 nine's complement circuits 23 a and 23 b, which control the sub-circuits 21 and 22 for normal or negated carry processing via the AND circuit 1 c.

Die Schaltung 85 besteht aus der Tetraden-Schaltung 6b und den Flip-Flops 23 und 24 und den Und-Schaltungen 1 bis 5 und 19 mit je 2 Eingängen und den Und-Schaltungen 7 und 20 mit je 3 Eingängen und den Oder-Schaltungen 9 bis 12 mit je 2 Eingängen und den Negier-Schaltungen 13 bis 18 und dem Übertrag-Speicher 8 und den zugehörigen Leitungen.The circuit 85 consists of the tetrad circuit 6 b and the flip-flops 23 and 24 and the AND circuits 1 to 5 and 19 with 2 inputs each and the AND circuits 7 and 20 with 3 inputs each and the OR circuits 9 to 12 with 2 inputs each and the negation circuits 13 to 18 and the carry memory 8 and the associated lines.

Die Wirkungsweise der Schaltung 85 ergibt sich wie folgt: Am Eingang y1 liegt H-Potential an, wenn die vorherige Ergebniszahl im Minus-Bereich liegt und liegt L-Potential an, wenn die vorherige Ergebniszahl nicht im Minus-Bereich liegt. Der Ausgang Y2 hat dann H-Potential, wenn die neue Ergebniszahl im Minus-Bereich liegt und hat dann L-Potential, wenn die neue Ergebniszahl nicht im Minus-Bereich liegt. Das am Eingang a7 anliegende Potential wird in der Teil- Schaltung 82 dann negiert, wenn am Eingang y1 H-Potential anliegt, weil in diesem Fall bei Addition subtrahiert wer den muß und bei Subtraktion addiert werden muß. Wenn eine Subtraktion nach ihrem Durchlauf einen Übertrag hat, wird das Flip-Flop 24 in seine Links-Stellung gekippt. Damit hat der Ausgang Y3 H-Potential und wird von diesem Ausgang Y3 der zweite Subtraktions-Durchlauf angesteuert, bei dem die rechtsseitig zum Durchlauf kommenden Ziffern von den links seitig zum Durchlauf kommenden Ziffern subtrahiert werden. Diese vertauschte Subtraktion kommt hierbei dadurch zustande, daß hierbei der Eingang a mit L-Potential angesteuert wird und der Eingang b mit H-Potential angesteuert wird. Wenn zu einer Minus-Ergebniszahl eine Zahl addiert wird, welche grö ßer ist, als diese Minus-Ergebniszahl und somit auch subtra hiert wird, wird nach demselben Prinzip die neue Ergebnis zahl gebildet. Das Vorzeichen für die neue Ergebniszahl wird in beiden Fällen in der Teil-Schaltung 83 gebildet, welche im Fall A das Anlage-Potential des Eingangs y1 ne giert verarbeitet und im Fall B nicht negiert verarbeitet.The circuit 85 operates as follows: H potential is present at input y1 if the previous result number is in the minus range and L potential is present if the previous result number is not in the minus range. The output Y2 then has H potential if the new result number is in the minus range and then has L potential if the new result number is not in the minus range. The potential present at input a7 is negated in subcircuit 82 when H potential is present at input y1, because in this case the addition must be subtracted and the subtraction must be added. If a subtraction has a carry after it has passed, flip-flop 24 is flipped to its left position. Output Y3 thus has high potential and this output Y3 controls the second subtraction run, in which the digits coming on the right-hand side are subtracted from the digits coming on the left-hand side. This interchanged subtraction arises from the fact that input a is driven with L potential and input b is driven with H potential. If a number is added to a minus result number that is greater than this minus result number and is therefore also subtracted, the new result number is formed according to the same principle. The sign for the new result number is formed in both cases in the sub-circuit 83 , which processes the application potential of the input y1 in case A and does not negate in case B.

Bei der Ausführung B der Schaltung 85 wird der Eingang y1 dann mit H-Potential angesteuert, wenn die vorherige Ergeb niszahl keine Minus-Ergebniszahl ist. Bei dieser Ausführung B der Schaltung 85 ist somit die Negier-Schaltung 26 nicht angeordnet und hat das Flip-Flop 23 seinen Ausgang Y2 rechts-seitig. In diesem Fall hat der Ausgang Y2 H-Poten tial, wenn die neue Ergebniszahl keine Minus-Ergebniszahl ist.In version B of circuit 85 , input y1 is then driven with H potential if the previous result number is not a minus result number. In this embodiment B of the circuit 85 , the negation circuit 26 is therefore not arranged and the flip-flop 23 has its output Y2 on the right-hand side. In this case, the output Y2 has H potential if the new result number is not a minus result number.

Wenn eine Ergebniszahl die Zahl 99999999 nach oben über steigt oder die Zahl 99999999 - unterschreitet, hat der Aus gang W H-Potential und zeigt damit den Überlauf an.If a result number goes above the number 99999999 increases or falls below the number 99999999 - has the end gang W H potential and thus indicates the overflow.

Diese Rechenschaltung kann auch so ausgebildet werden, daß die Schieberegister 90 und 21a und 21b und 22 und die Speicherreihe 25 eine Länge von 10 Teil-Schaltungen oder eine Länge von 12 Teil-Schaltungen aufweisen.This arithmetic circuit can also be designed so that the shift registers 90 and 21 a and 21 b and 22 and the memory row 25 have a length of 10 sub-circuits or a length of 12 sub-circuits.

Claims

1. Electronic arithmetic circuit for all 4 arithmetic types, the main circuit ( 10 ) of which is a switchable Tet raden circuit ( 6 b) for addition and subtraction and a gate circuit system ( 100 ) and which by inserting the memory row ( 25 ) brings into the shift register ( 21 b) the main number transfer actions and for the number shifts from the shift register ( 90 ) to the shift register ( 21 b) or from the shift register ( 90 ) to the shift register ( 22 ) or from the shift register ( 90 ) into the shift register ( 21 a) the shift register clock shift is used and also the previous result number can be further processed as a first summand or as a minuend or as a multiplicand or as a dividend, characterized in that it additionally is formed from that can also be added and subtracted in the minus range and can also be added and subtracted in the transition range.

2. Electronic arithmetic circuit according to claim 1, characterized in that the tetrad circuit ( 6 b) is designed such that either the left-hand side by running digits or the right-hand side run through the digits as subtrahend digits who processed the.

3. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2, characterized in that the circuit ( 85 ) then controls a reversed additional subtraction when the tetrad circuit ( 6 b) after the processing of the final digits a carry Has.

4. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that two control flip-flops ( 23 and 24 ) are arranged, of which the flip-flop ( 24 ) then in its other The position tilts when the carry memory ( 8 ) has a high potential at its carry output (d) after a subtraction run.

5. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 4, characterized in that the potential for the sign of the result number from the output of the flip-flop ( 23 ) is supplied, which on a Side is controlled via an AND circuit ( 3 ) from the output of the flip-flop ( 24 ) and from the negated potential of the input (y1) and on the other side via an AND circuit ( 4 ) from the output of the flip-flop ( 24 ) and is driven by the non-negated potential of the input (y1).

6. Electronic computing circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that the additional circuit ( 82 ) then the potential of the input (a7 ) negates if the previous result number was a minus result number.

7. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6, characterized in that this set to control unit ( 85 ) without the circuit ( 6 b and 8 ) has fewer than 15 AND circuits.

8. Electronic computing circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6 or according to claim 1 to 7, characterized in that this Additional control unit ( 85 ) only has 6 AND circuits ( 1 to 5 and 19 ) with 2 inputs each and 2 AND circuits ( 7 and 20 ) with 3 inputs each or has only 10 AND circuits with 2 inputs each.

9. Electronic computing circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 4 or according to claim 1 to 6 or according to claim 1 to 8, characterized in that the circuit ( 85 ) without carry memory ( 8 ) only 2 Has flip-flops ( 23 and 24 ).