DE3642053A1

DE3642053A1 - Adder circuit using 54321 code

Info

Publication number: DE3642053A1
Application number: DE19863642053
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1986-07-05
Filing date: 1986-12-09
Publication date: 1988-06-16

Abstract

The adder circuit according to the subject of the invention differs from the adder circuit according to P 3627217.5 in that the lines in the input area of the main circuit (1) have a different course. <IMAGE>

Description

Gegenstand der Erfindung ist eine elektronische Addierschaltung im 54321-Code, welche für die Verarbeitung der Wertigkeit 1 und für die Verarbeitung der Wertigkeit 5 je einen dualen Voll-Addierer aufweist und nur 6 oder 5 Einzel-Addier-Schaltungen 5 aufweist, welche nur die Wertigkeit 2 verarbeiten.The subject matter of the invention is an electronic adder circuit in the 54321 code, which has a dual full adder for processing the valency 1 and for the processing of the valence 5 and only has 6 or 5 individual adder circuits 5 , which only have the valence 2 process.

Die Addierschaltung Type A ist in Fig. 1 und 2 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben die Bezeichnung u-u. Die Addierschaltung Type B ist in Fig. 3 und 2 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben auch die Bezeichnung u-u. In Fig. 4 ist die Einzel-Addier-Schaltung 5 dargestellt, welche bei der Addierschaltung Type A 6fach erforderlich ist. In Fig. 5 ist der duale Voll-Addierer 6 dargestellt.The adder circuit type A is shown in FIGS. 1 and 2 in two sections; the dividing lines have uu the name. The type B adder circuit is shown in FIGS. 3 and 2 in two sections; the dividing lines are also called uu . FIG. 4 shows the individual adder circuit 5 , which is required 6 times for the type A adder circuit. In Fig. 5, the dual full adder 6 is shown.

Die Addierschaltung Type A (Fig. 1 und 2) besteht aus der Haupt-Schaltung 1 und der Schaltung 2 und der Eins-Aufwärts-Verschiebeschaltung 3 und der Umcodierschaltung 4 und den dualen Voll-Addierern 6 und 7 und 6 Oder-Schaltungen 11 bis 16 und der Und-Schaltung 19. Die Haupt-Schaltung 1 besteht aus 6 Einzel-Addierschaltungen 5 nach Fig. 4 und den zugehörigen Leitungen. Die Schaltung 2 besteht aus 4 Negierschaltungen 17 und 3 Und-Schaltungen 18 mit je 2 Eingängen und den zugehörigen Leitungen. Die Eins-Aufwärts-Verschiebeschaltung 3 ist mit einer Geradeaus-Schaltung kombiniert und besteht aus 9 Und-Schaltungen 21 mit je 2 Eingängen und der Negierschaltung 22 und den zugehörigen Leitungen. Die Umcodierschaltung 4 ist eine Schaltung für die Umcodierung vom 1-aus-10-Code in den 54321-Code und besteht aus 4 Oderschaltungen 31 bis 34 mit je 2 Eingängen und der Oder-Schaltung 35 mit 5 Eingängen und den zugehörigen Leitungen. The adder circuit type A ( Fig. 1 and 2) consists of the main circuit 1 and the circuit 2 and the one-up shift circuit 3 and the recoding circuit 4 and the dual full adders 6 and 7 and 6 OR circuits 11 to 16 and the AND circuit 19 . The main circuit 1 consists of 6 individual adding circuits 5 according to FIG. 4 and the associated lines. Circuit 2 consists of 4 negation circuits 17 and 3 AND circuits 18 , each with 2 inputs and the associated lines. The one-up shift circuit 3 is combined with a straight-ahead circuit and consists of 9 AND circuits 21 with 2 inputs each and the negation circuit 22 and the associated lines. The transcoding circuit 4 is a circuit for transcoding the 1-out-10 code into the 54321 code and consists of 4 O-circuits 31 to 34 with 2 inputs each and the OR circuit 35 with 5 inputs and the associated lines.

Die Einzel-Addierschaltungen 5 bestehen aus je einer Oder-Schaltung 23 mit 2 Eingängen und je einer Und-Schaltung 24 mit 2 Eingängen. Die Eingänge haben die Bezeichnung p und q. Der Ausgang hat die Bezeichnung r und der Übertrag-Ausgang die Bezeichnung s.The individual adding circuits 5 each consist of an OR circuit 23 with 2 inputs and one AND circuit 24 with 2 inputs. The inputs are named p and q . The output is called r and the carry output is called s .

Diese Addierschaltungen 5 (Fig. 4) haben bei den nachfolgend angeführten Eingangs-Potentialen folgende Ausgangs-Potentiale:These adding circuits 5 ( FIG. 4) have the following output potentials in the case of the input potentials listed below:

Der duale Voll-Addierer 6 (Fig. 5) besteht aus 3 dual-freien Einzel-Addierschaltungen 5 nach Fig. 4 und der Und-Schaltung 25 mit 2 Eingängen und der Negier-Schaltung 26 und der Oder-Schaltung 27 mit 2 Eingängen. Die Eingänge haben die Bezeichnungen x und f und e. Der Ausgang hat die Bezeichnung g und der Übertrag-Ausgang die Bezeichnung h.The dual full adder 6 ( FIG. 5) consists of 3 dual-free single adder circuits 5 according to FIG. 4 and the AND circuit 25 with 2 inputs and the negation circuit 26 and the OR circuit 27 with 2 inputs. The inputs have the designations x and f and e . The output is labeled g and the carry output is labeled h .

Der duale Voll-Addierer 7 ist gleich, wie der duale Voll-Addierer 6. Die Eingänge haben die Bezeichnungen l und k und i. Der Ausgang hat die Bezeichnung n und der Übertrag-Ausgang die Bezeichnung y. Dieser duale Voll-Addierer 7 verarbeitet die Wertigkeit 5.The dual full adder 7 is the same as the dual full adder 6 . The inputs have the designations l and k and i . The output is called n and the carry output is called y . This dual full adder 7 processes the valency 5 .

Die Eingänge A 1 bis A 5 sind die Eingänge für den ersten Summanden und die Eingänge B 1 bis B 5 die Eingänge für den zweiten Summanden. Die Ausgänge C 1 bis C 5 sind die Ergebnis-Ausgänge. Der Übertrag-Eingang hat die Bezeichnung x. Der Übertrag-Ausgang hat die Bezeichnung y. Die Eingänge A 1 und B 1 und der Ergebnis-Ausgang C 1 haben die Wertigkeit 1. Die Eingänge A 2 und B 2 und der Ergebnis-Ausgang C 2 haben die Wertigkeit 2. Die Eingänge A 3 und B 3 und der Ergebnis-Ausgang C 3 haben die Wertigkeit 3. Die Eingänge A 4 und B 4 und der Ergebnis-Ausgang C 4 haben die Wertigkeit 4. Die Eingänge A 5 und B 5 und der Ergebnis-Ausgang C 5 haben die Wertigkeit 5.The inputs A 1 to A 5 are the inputs for the first addend and the inputs B 1 to B 5 are the inputs for the second addend. The outputs C 1 to C 5 are the result outputs. The carry input has the designation x . The carry output is called y . The inputs A 1 and B 1 and the result output C 1 have the significance 1. The inputs A 2 and B 2 and the result output C 2 have the significance 2. The inputs A 3 and B 3 and the result output C 3 have the value 3. The inputs A 4 and B 4 and the result output C 4 have the value 4. The inputs A 5 and B 5 and the result output C 5 have the value 5.

Die Wirkungsweise der Addierschaltung Type A (Fig. 1 und 2) ergibt sich wie folgt: Einer der beiden Summanden kommt 54321-codiert an den A-Eingängen zur Anlage und der andere Summand ebenfalls 54321-codiert an den B-Eingängen. Falls die Ziffer 2 zur Ziffer 4 addiert wird und am Übertrag-Eingang x nur L-Potential anliegt und die Ziffer 2 an den A-Eingängen zur Anlage kommt und die Ziffer 4 an den B-Eingängen zur Anlage kommt und die Ziffer 4 an den B-Eingängen zur Anlage kommt, haben am Ausgang der Haupt-Schaltung 1 die Leitungen a bis c H-Potential und in der Schaltung 2 nur die Leitung c H-Potential. Hierbei hat der duale Voll-Addierer 6 für die Verarbeitung der Wertigkeit 1 an keinem Eingang H-Potential und somit an seinem Ausgang g und an seinem Übertrag-Ausgang h L-Potential. Damit ist die Schaltung 3 auf Geradeaus-Weiterleitung vor-angesteuert und haben die Ausgänge dieser Schaltung die Potentialreihe LLLHLLLLL, weil diese Schaltung 3 keinen Ausgang für die Ziffer 0 hat. Diese Zwischen-Ergebniszahl wird in der Umcodierschaltung 4 in den 54321-Code umcodiert. Damit haben die Ausgänge der Schaltung 4 die Potentialreihe HLLLH für die Ziffer 6. Der duale Voll-Addierer 7 (für die Verarbeitung der Wertigkeit 5) wird hierbei nur an seinem Eingang l mit H-Potential angesteuert, weshalb er an seinem Ausgang n H-Potential und an seinem Übertrag-Ausgang y L-Potential hat. Damit haben die Ergebnis-Ausgänge C auch die Potentialreihe HLLLH=6 und ist diese Addition Übertrag-frei, weil der Übertrag-Ausgang y auch der Übertrag-Ausgang der gesamten Addierschaltung ist und nur L-Potential hat.The operation of the addition circuit type A ( Fig. 1 and 2) results as follows: one of the two summands 54321-coded at the A inputs and the other summand also 54321-coded at the B inputs. If the number 2 is added to the number 4 and there is only L potential at the carry input x and the number 2 is applied to the A inputs and the number 4 is applied to the B inputs and the number 4 to the B inputs comes to the system, have the lines a to c H potential at the output of the main circuit 1 and only the line c H potential in circuit 2 . In this case, the dual full adder 6 for processing the value 1 has no potential at any input and thus at its output g and its carry output h L potential. The circuit 3 is thus pre-activated for straight forward transmission and the outputs of this circuit have the potential series LLLHLLLLL, because this circuit 3 has no output for the number 0. This intermediate result number is transcoded into the 54321 code in the recoding circuit 4 . The outputs of the circuit 4 thus have the HLLLH potential series for the number 6. The dual full adder 7 (for processing the valency 5) is only activated at its input 1 with H potential, which is why it has n H- at its output. Potential and at its carry output y L potential. The result outputs C thus also have the potential series HLLLH = 6 and this addition is carry-free because the carry output y is also the carry output of the entire adding circuit and has only L potential.

Falls die Ziffer 4 zur Ziffer 8 addiert wird und am Übertrag-Eingang x nur L-Potential anliegt und die Ziffer 4 an den A-Eingängen zur Anlage kommt und die Ziffer 8 an den B-Eingängen zur Anlage kommnt, haben am Ausgang der Haupt-Schaltung 1 auch die Leitungen a bis c H-Potential. Hierbei wird der duale Voll-Addierer 6 an seinem Eingang e mit H-Potential angesteuert und kein sonstiger Eingang dieses dualen Voll-Addierers 6 mit H-Potential angesteuert. Damit hat dessen Ausgang g H-Potential und ist somit die Eins-Aufwärts-Verschiebeschaltung 3 auf Verschiebung vor-angesteuert. Der duale Voll-Addierer 7 wird hierbei an seinen Eingängen i und l mit H-Potential angesteuert, weshalb er an seinem Ausgang n L-Potential und an seinem Übertrag-Ausgang y H-Potential hat. Damit haben hierbei die Ausgänge der Umcodierschaltung 4 die Potentialreihe HLLHH und die Ergebnis-Ausgänge C die Potentialreihe LLLHH=2 und hat der Übertrag-Ausgang y H-Potential, weil diese Addition einen Übertrag hat.If the number 4 is added to the number 8 and only L potential is present at the carry-in input x and the number 4 is applied to the A inputs and the number 8 is applied to the B inputs, the main have at the output Circuit 1 also lines a to c H potential. Here, the dual full adder 6 is driven at its input e with H potential and no other input of this dual full adder 6 is driven with H potential. Thus, its output g has H potential and the one-up shift circuit 3 is thus pre-driven for shift. The dual full adder 7 is driven at its inputs i and l with H potential, which is why it has n L potential at its output and y H potential at its carry output. The outputs of the recoding circuit 4 thus have the potential series HLLHH and the result outputs C the potential series LLLHH = 2 and the carry output y has H potential because this addition has a carry.

Falls zusätzlich am Übertrag-Eingang x H-Potential anliegt, ist die Ergebniszahl um die Ziffer 1 höher.If x carry potential is also present at the carry input, the result number is higher by the number 1.

Die Addierschaltung Type B (Fig. 3 und 2) weist im Vergleich mit der Addierschaltung Type A (Fig. 1 und 2) den Unterschied auf, daß die Haupt-Schaltung 1 nur aus 5 Einzel-Addierschaltungen 5 besteht.The addition circuit type B ( FIGS. 3 and 2) has the difference in comparison with the addition circuit type A ( FIGS. 1 and 2) that the main circuit 1 consists only of 5 individual adder circuits 5 .

An Stelle des dualen Voll-Addierers 6 kann auch ein dualer Voll-Addierer 6 b nach Fig. 6 verwendet werden. In diesem Fall kommt auch an Stelle des dualen Voll-Addierers 7 ein dualer Voll-Addierer nach Fig. 6 zur Verwendung.Instead of the dual full adder 6 , a dual full adder 6 b according to FIG. 6 can also be used. In this case, a dual full adder according to FIG. 6 is also used instead of the dual full adder 7 .

Der duale Voll-Addierer 6 b besteht aus 2 dualen Halb-Addierern Type B und somit aus 4 Und-Schaltungen 41 mit je 2 Eingängen und 3 Oder-Schaltungen 42 mit je 2 Eingängen und 2 Negier-Schaltungen 43. Die Eingänge haben die Bezeichnungen x und f und e. Der Ausgang hat die Bezeichnung g und der Übertrag-Ausgang die Bezeichnung h.The dual full adder 6 b consists of 2 dual type B half adders and thus 4 AND circuits 41 , each with 2 inputs and 3 OR circuits 42 , each with 2 inputs and 2 negating circuits 43 . The inputs have the designations x and f and e . The output is labeled g and the carry output is labeled h .

Claims

1. Electronic adder circuit in the 54321 code, the main circuit ( 1 ) of which consists of non-dual individual adder circuits ( 5 ), which only process the value 2 and which has a one-up shift circuit ( 3 ), which has a Straight-ahead circuit is combined and which has a 1-out-of-10/54321 recoding circuit as the final circuit and each has a dual full adder as additional circuits for the preprocessing of the valences 1 and 5, characterized in that this Both dual full adders ( 6 and 7 ) each consist of 3 dual-free individual adders ( 5 ) and other parts.

2. Electronic adding circuit according to claim 1, characterized in that the main circuit ( 1 ) consists only of 5 or 6 individual adding circuits ( 5 ).

3. Electronic adding circuit according to claim 1 or according to claim 1 and 2, characterized in that the individual adding circuits ( 5 ) of the main circuit ( 1 ) have the following output potentials at the specified input potentials:

4. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that the individual adding circuits ( 5 ) of the main circuit ( 1 ) each from an OR circuit ( 23 ) with 2 inputs and each have an AND circuit ( 24 ) with 2 inputs.