[go: up one dir, main page]

TWI710876B - 帶差參考電路 - Google Patents

帶差參考電路 Download PDF

Info

Publication number
TWI710876B
TWI710876B TW109106918A TW109106918A TWI710876B TW I710876 B TWI710876 B TW I710876B TW 109106918 A TW109106918 A TW 109106918A TW 109106918 A TW109106918 A TW 109106918A TW I710876 B TWI710876 B TW I710876B
Authority
TW
Taiwan
Prior art keywords
type mosfet
drain
transistor
source
gate
Prior art date
Application number
TW109106918A
Other languages
English (en)
Other versions
TW202038040A (zh
Inventor
張家福
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Publication of TW202038040A publication Critical patent/TW202038040A/zh
Application granted granted Critical
Publication of TWI710876B publication Critical patent/TWI710876B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/267—Current mirrors using both bipolar and field-effect technology
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Read Only Memory (AREA)
  • Electronic Switches (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Control Of Electrical Variables (AREA)
  • Dc-Dc Converters (AREA)
  • Amplifiers (AREA)
  • Hall/Mr Elements (AREA)
  • Non-Volatile Memory (AREA)
  • Static Random-Access Memory (AREA)

Abstract

一種適用於寬範圍的供應電壓的帶差參考電路。不論供應電壓的大小變化，帶差參考電路所產生之帶差電壓的變化量會很低。帶差參考電路包括：一鏡射電路、一輸入電路與一運算放大器。鏡射電路產生一第一電流流、一第二電流與一第三電流分別流向一第一節點、一第二節點與該帶差參考電路的一電壓輸出端。一輸入電路連接至該第一節點用以接收該第一電流，以及連接至該第二節點用以接收該第二電流。運算放大器，具有一正輸入端連接至該第一節點，一負輸入端連接至該第二節點，一輸出端連接至該鏡射電路。

Description

帶差參考電路
本發明是有關於一種電路，且特別是有關於一種帶差參考電路(Bandgap Reference Circuit)。
請參照第1圖，其所繪示為習知帶差參考電路示意圖。帶差參考電路100包括鏡射電路(Mirroring Circuit)12、運算放大器(Operation Amplifier)15、輸入電路(Input Circuit)20。
鏡射電路12中包括三個P型金氧半電晶體(以下簡稱PMOS電晶體)M1~M3，在此範例中，PMOS電晶體M1~M3具有相同的長寬比(aspect ratio，W/L)。其中，PMOS電晶體M1~M3的閘極(Gate)相互連接，PMOS電晶體M1~M3的源極(Source)連接至供應電壓Vdd，PMOS電晶體M1~M3的汲極(Drain)可分別輸出Ix、Iy與Iz的電流。
運算放大器15的輸出端O連接至PMOS電晶體M1~M3的閘極(Gate)，運算放大器15的負輸入端連接至PMOS電晶體M2的汲極，而運算放大器15的正輸入端連接至PMOS電晶體M1的汲極。
輸入電路20包括二個雙載子電晶體(以下簡稱BJT電晶體)Q1、Q2與電阻R1，其中BJT電晶體Q1的佈局面積為BJT電晶體Q2佈局面積的m倍。BJT電晶體Q1與Q2的基極(Base)與集極(Collector)連接至接地端使得BJT電晶體Q1與Q2形成二極體連接(Diode Connect)。BJT電晶體Q2的射極(Emitter)連接至運算放大器15的正輸入端，BJT電晶體Q1的射極與運算放大器15的負輸入端之間連接電阻R1。
再者，BJT電晶體Q3的佈局面積與Q2的佈局面積相同。另外，BJT電晶體Q3的基極與集極連接至接地端，BJT電晶體Q3的射極與PMOS電晶體M3汲極之間連接一電阻R2，M3汲極可輸出一帶差電壓(bandgap voltage，VBG)。
由第1圖所繪示之帶差參考電路可知。由於PMOS電晶體M1~M3具有相同的長寬比(W/L)。因此，PMOS電晶體M1~M3的汲極產生相同的輸出電流Ix、Iy與Iz，也就是，Ix=Iy=Iz---(1)。
再者，在運算放大器15具有無限大的增益下，運算放大器15的負輸入端電壓(Vy)與正輸入端電壓(Vx)會相等。因此，R1×Iy+VEB1=VEB2---(2)。
其中，VEB1為BJT電晶體Q1的射極與基極之間的電位差，且VEB2為BJT電晶體Q2的射極與基極之間的電位差。
由於BJT電晶體Q1與Q2形成二極體連接(Diode Connect)且BJT電晶體Q1面積為BJT電晶體Q2面積的m倍， 所以，
Figure 109106918-A0305-02-0005-1
and
Figure 109106918-A0305-02-0005-3
。
因此，進而推導出VBE1=VT×ln(Iy/mIs)---(3)與VBE2=VT×ln(Ix/Is)---(4)。
其中，Is為BJT電晶體Q2的飽和電流(Saturation Current)，VT為熱電壓(Thermal Voltage)。
根據以上的(1)、(2)、(3)、(4)式，最終可以獲得Iy=(1/R1)VT×lnm---(5)，以及，VBG=(R2/R1)×VT×lnm+VEB3---(6)。
其中，VEB3為BJT電晶體Q3的射極與基極之間的電位差。
在實際的運作上，當帶差參考電路使用的供應電壓Vdd變化幅度很大時，帶差參考電路產生的帶差電壓VBG也會變化。舉例來說，供應電壓Vdd為1.75V以及5.75V時，帶差參考電路產生的帶差電壓VBG大約會有3%~4%的變化率。
本發明係有關於一種帶差參考電路，包括：一鏡射電路，產生一第一電流、一第二電流與一第三電流，其中該第一電流流向一第一節點，該第二電流流向一第二節點，且該第三電流流向該帶差參考電路的一電壓輸出端；一輸入電路，連接至該 第一節點用以接收該第一電流，以及連接至該第二節點用以接收該第二電流；以及一運算放大器，具有一正輸入端連接至該第一節點，一負輸入端連接至該第二節點，一輸出端連接至該鏡射電路；其中，該運算放大器，包括：一第一P型金氧半電晶體，其中該第一P型金氧半電晶體的一源極接收一供應電壓，該第一P型金氧半電晶體的一閘極接收一第一偏壓電壓；一第二P型金氧半電晶體，其中該第二P型金氧半電晶體的一源極連接至該第一P型金氧半電晶體的一汲極，該第二P型金氧半電晶體的一閘極接收一第二偏壓電壓；一第一N型金氧半電晶體，其中該第一N型金氧半電晶體的一汲極連接至該第二P型金氧半電晶體的一汲極，該第一N型金氧半電晶體的一閘極接收一第三偏壓電壓；一第二N型金氧半電晶體，其中該第二N型金氧半電晶體的一汲極連接至該第一N型金氧半電晶體的該源極，該第二N型金氧半電晶體的一閘極連接至該第二P型金氧半電晶體的該汲極，該第二N型金氧半電晶體的一源極連接至一接地端；一第三P型金氧半電晶體，其中該第三P型金氧半電晶體的一源極接收該供應電壓，該第三P型金氧半電晶體的一閘極接收該第一偏壓電壓；一第四P型金氧半電晶體，其中該第四P型金氧半電晶體的一源極連接至該第三P型金氧半電晶體的一汲極，該第四P型金氧半電晶體的一閘極接收該第二偏壓電壓，該第四P型金氧半電晶體的一汲極為該運算放大器的一輸出端並連接至該鏡射電路；一第三N型金氧半電晶體，其中該第三N型金氧半電晶體的一汲極連接 至該第四P型金氧半電晶體的該汲極，該第三N型金氧半電晶體的一閘極接收該第三偏壓電壓；一第四N型金氧半電晶體，其中該第四N型金氧半電晶體的一汲極連接至該第三N型金氧半電晶體的該源極，該第四N型金氧半電晶體的一閘極連接至該第二N型金氧半電晶體的該閘極，該第四N型金氧半電晶體的一源極連接至該接地端；一第五N型金氧半電晶體，其中該第五N型金氧半電晶體的一汲極連接至該第一P型金氧半電晶體的該汲極，該第五N型金氧半電晶體的一閘極為該運算放大器的一正輸入端並且連接至該第一節點；一第六N型金氧半電晶體，其中該第六N型金氧半電晶體的一汲極連接至該第三P型金氧半電晶體的該汲極，該第六N型金氧半電晶體的一閘極為該運算放大器的一負輸入端並且連接至該第二節點；以及一參考電流源，其中該參考電流源的一第一端連接至該第五N型金氧半電晶體的一源極以及該第六N型金氧半電晶體的一源極，該參考電流源的一第二端連接至該接地端。
本發明係有關於一種帶差參考電路，包括：一鏡射電路，產生一第一電流、一第二電流與一第三電流，其中該第一電流流向一第一節點，該第二電流流向一第二節點，且該第三電流流向該帶差參考電路的一電壓輸出端；一輸入電路，連接至該第一節點用以接收該第一電流，以及連接至該第二節點用以接收該第二電流；以及一運算放大器，具有一正輸入端連接至該第一節點，一負輸入端連接至該第二節點，一輸出端連接至該鏡射電 路；其中，該運算放大器，包括：一第一P型金氧半電晶體，其中該第一P型金氧半電晶體的一源極接收一供應電壓；一第二P型金氧半電晶體，其中該第二P型金氧半電晶體的一源極連接至該第一P型金氧半電晶體的一汲極，該第二P型金氧半電晶體的一閘極接收一第一偏壓電壓；一第一N型金氧半電晶體，其中該第一N型金氧半電晶體的一汲極連接至該第二P型金氧半電晶體的一汲極以及該第一P型金氧半電晶體的一閘極，該第一N型金氧半電晶體的一閘極接收一第二偏壓電壓；一第二N型金氧半電晶體，其中該第二N型金氧半電晶體的一汲極連接至該第一N型金氧半電晶體的一源極，該第二N型金氧半電晶體的一閘極接收一第三偏壓電壓，該第二N型金氧半電晶體的一源極連接至一接地端；一第三P型金氧半電晶體，其中該第三P型金氧半電晶體的一源極接收該供應電壓，該第三P型金氧半電晶體的一閘極連接至該第一P型金氧半電晶體的該閘極；一第四P型金氧半電晶體，其中該第四P型金氧半電晶體的一源極連接至該第三P型金氧半電晶體的一汲極，該第四P型金氧半電晶體的一閘極接收該第一偏壓電壓，該第四P型金氧半電晶體的一汲極為該運算放大器的一輸出端並連接至該鏡射電路；一第三N型金氧半電晶體，其中該第三N型金氧半電晶體的一汲極連接至該第四P型金氧半電晶體的該汲極，該第三N型金氧半電晶體的一閘極接收該第二偏壓電壓；一第四N型金氧半電晶體，其中該第四N型金氧半電晶體的一汲極連接至該第三N型金氧半電晶體的一源極，該第四 N型金氧半電晶體的一閘極接收該第三偏壓，該第四N型金氧半電晶體的一源極連接至該接地端；一第五N型金氧半電晶體，其中該第五N型金氧半電晶體的一汲極連接至該第一P型金氧半電晶體的該汲極，該第五N型金氧半電晶體的一閘極為該運算放大器的一正輸入端並且連接至該第一節點；一第六N型金氧半電晶體，其中該第六N型金氧半電晶體的一汲極連接至該第三P型金氧半電晶體的該汲極，該第六N型金氧半電晶體的一閘極為該運算放大器的一負輸入端並且連接至該第二節點；以及一參考電流源，其中該參考電流源的一第一端連接至該第五N型金氧半電晶體的一源極以及該第六N型金氧半電晶體的一源極，該參考電流源的一第二端連接至該接地端。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
12,212:鏡射電路
15,215,315,415,515:運算放大器
20,220:輸入電路
100,200,300,400,500:帶差參考電路
第1圖為習知帶差參考電路示意圖。
第2圖為本發明帶差參考電路的第一實施例。
第3圖為本發明帶差參考電路的第二實施例。
第4圖為本發明帶差參考電路的第三實施例。
第5圖為本發明帶差參考電路的第四實施例。
請參照第2圖，其所繪示為本發明帶差參考電路的第一實施例。帶差參考電路200包括鏡射電路212、運算放大器215、輸入電路220。
鏡射電路212中包括六個PMOS電晶體Ma~Mf，在此範例中，PMOS電晶體Ma~Mf具有相同的長寬比。當然，PMOS電晶體Ma~Mf的長寬比可以根據實際的需求而適當地改變。
PMOS電晶體Ma~Mc的閘極相互連接。PMOS電晶體Ma~Mc的源極(Source)連接至供應電壓Vdd。PMOS電晶體Ma~Mc的汲極(Drain)分別連接至PMOS電晶體Md~Mf的源極。PMOS電晶體Md~Mf的閘極連接至一偏壓電壓Vbias1。PMOS電晶體Md~Mf的汲極分別連接至節點a、節點b以及帶差參考電路200的電壓輸出端。另外，鏡射電路212中，PMOS電晶體Md~Mf的汲極可分別產生電流Ix、Iy與Iz。
運算放大器215的負輸入端Inn連接至節點b，而運算放大器215的正輸入端Inp連接至節點a，運算放大器215的輸出端O連接至PMOS電晶體Ma~Mc的閘極。
輸入電路220包括二個BJT電晶體Q1、Q2與電阻R1。其中BJT電晶體Q1的佈局面積為BJT電晶體Q2佈局面積的m倍。
BJT電晶體Q1與Q2的基極與集極連接至接地端使得BJT電晶體Q1與Q2形成二極體連接。BJT電晶體Q2的射極連接至節點a，BJT電晶體Q1的射極與節點b之間連接電阻R1。
再者，BJT電晶體Q3的佈局面積與Q2的佈局面積相同。另外，BJT電晶體Q3的基極與集極連接至接地端，BJT電晶體Q3的射極與PMOS電晶體Mf汲極之間連接一電阻R2，PMOS電晶體Mf汲極可輸出一帶差電壓(VBG)。當然，BJT電晶體Q1~Q3的面積可以根據實際的需求而適當地改變。
根據本發明的第一實施例，運算放大器215包括四個PMOS電晶體Mg~Mj、六個N型金氧半電晶體(以下簡稱NMOS電晶體)Mk~Mp與一參考電流源Iref。
PMOS電晶體Mg的源極連接至供應電壓Vdd，閘極連接至一偏壓電壓Vbias2。PMOS電晶體Mi的源極連接至PMOS電晶體Mg的汲極，閘極連接至一偏壓電壓Vbias3。NMOS電晶體Mm的源極連接至接地端，閘極連接至PMOS電晶體Mi的汲極。NMOS電晶體Mk的源極連接至NMOS電晶體Mm的汲極，閘極接收一偏壓電壓Vbias4，汲極連接至PMOS電晶體Mi的汲極，體極(body)連接至接地端。
PMOS電晶體Mh的源極連接至供應電壓Vdd，閘極連接至偏壓電壓Vbias2。PMOS電晶體Mj的源極連接至PMOS電晶體Mh的汲極，閘極連接至偏壓電壓Vbias3，汲極作為運算放大器215的輸出端O。NMOS電晶體Mn的源極連接至 接地端，閘極連接至NMOS電晶體Mm的閘極。NMOS電晶體Ml的源極連接至NMOS電晶體Mn的汲極，閘極接收偏壓電壓Vbias4，汲極連接至PMOS電晶體Mj的汲極，體極(body)連接至接地端。
NMOS電晶體Mo的汲極連接PMOS電晶體Mg的汲極，閘極作運算放大器215的正輸入端Inp，源極連接至參考電流源Iref的第一端。NMOS電晶體Mp的汲極連接PMOS電晶體Mh的汲極，閘極作運算放大器215的負輸入端Inn，源極連接至參考電流源Iref的第一端。再者，參考電流源Iref的第二端連接至接地端。
相同地，當帶差參考電路200正常運作時，運算放大器215的負輸入端Inn與正輸入端Inp的電壓會相等。並且，鏡射電路212會產生相同大小的輸出電流Ix、Iy與Iz。因此，帶差參考電路產生的帶差電壓VBG為VBG=(R2/R1)×VT×lnm+VEB3。其詳細推導過程不再贅述。
以下介紹帶差參考電路200在不同電壓下的運作。
在實際的運作上，當供應電壓Vdd為5.75V時，在運算放大器215中，NMOS電晶體Ml的汲極電壓Vo約為4.84V，且NMOS電晶體Mk的汲極電壓Vp約為0.7V。
NMOS電晶體Ml的汲極電壓Vo約為4.84V，NMOS電晶體Ml會產生漏電流(leakage current)由NMOS電晶體Ml的汲極經由體極流至接地端，其漏電流大小約為374nA。 另外，由於NMOS電晶體Mk的汲極電壓Vp約為0.7V，NMOS電晶體Mk會產生漏電流由NMOS電晶體Mk的汲極經由體極流至接地端，其漏電流大小約為5pA。
由於NMOS電晶體Mk與NMOS電晶體Ml漏電流的差異很大(大約75000倍)，使得帶差參考電路200產生的帶差電壓VBG約為1.2795V。
另外，當供應電壓Vdd為1.75V時，在運算放大器215中，NMOS電晶體Ml的汲極電壓Vo約為0.85V，且NMOS電晶體Mk的汲極電壓Vp約為0.7V。因此，NMOS電晶體Mk與NMOS電晶體Ml漏電流的差異會變小，帶差參考電路200產生的帶差電壓VBG約為1.2545V。
換言之，第一實施例的帶差參考電路200的供應電壓Vdd分別為5.75V以及1.75V時，其帶差電壓VBG的變化量大約為25mV，帶差電壓VBG的變化率可下降至2%。
請參照第3圖，其所繪示為本發明帶差參考電路的第二實施例。帶差參考電路300包括鏡射電路212、運算放大器315、輸入電路220。
相較於第一實施例帶差參考電路200，第二實施例帶差參考電路300的差別在於運算放大器315中NMOS電晶體Mk與Ml的連接關係。以下僅介紹NMOS電晶體Mk與Ml的連接關係，其他部分則不再贅述。
在運算放大器315中，NMOS電晶體Mk的源極連接至NMOS電晶體Mm的汲極，閘極接收偏壓電壓Vbias4，汲極連接至PMOS電晶體Mi的汲極，體極(body)與源極相互連接。另外，NMOS電晶體Ml的源極連接至NMOS電晶體Mn的汲極，閘極接收偏壓電壓Vbias4，汲極連接至PMOS電晶體Mj的汲極，體極(body)與源極相互連接。
根據本發明的第二實施例，NMOS電晶體Mk的體極(body)與源極相互連接，並且NMOS電晶體Ml的體極(body)與源極相互連接。所以NMOS電晶體Mk與Ml的漏電流不會流至接地端，而會流至源極並且分別流至下一級的NMOS電晶體Mm與Mn。因此，NMOS電晶體Mk與Ml的漏電流對帶差電壓VBG的影響將大幅下降。
在實際的運作上，當供應電壓Vdd為5.75V時，在運算放大器315中，NMOS電晶體Ml的汲極電壓Vo約為4.84V，且NMOS電晶體Mk的汲極電壓Vp約為0.7V，帶差參考電路產生的帶差電壓VBG約為1.2593V。
另外，當供應電壓Vdd為1.75V時，在運算放大器315中，NMOS電晶體Ml的汲極電壓Vo約為0.85V，且NMOS電晶體Mk的汲極電壓Vp約為0.7V。帶差參考電路產生的帶差電壓VBG約為1.2545V。
換言之，第二實施例的帶差參考電路300的供應電壓Vdd分別為5.75V以及1.75V時，其帶差電壓VBG的變化量大約為4.8mV，帶差電壓VBG的變化率可大幅下降至0.383%。
請參照第4圖，其所繪示為本發明帶差參考電路的第三實施例。帶差參考電路400包括鏡射電路212、運算放大器415、輸入電路220。
相較於第一實施例帶差參考電路200，第三實施例帶差參考電路400的差別在於運算放大器415中的連接關係。以下僅介紹運算放大器的連接關係，其他部分則不再贅述。
根據本發明的第三實施例，運算放大器415包括四個PMOS電晶體Mg~Mj、六個NMOS電晶體Mk~Mp與一參考電流源Iref。
PMOS電晶體Mg的源極連接至供應電壓Vdd。PMOS電晶體Mi的源極連接至PMOS電晶體Mg的汲極，閘極連接至一偏壓電壓Vbias3。NMOS電晶體Mm的源極連接至接地端，閘極連接至一偏壓電壓Vbias2。NMOS電晶體Mk的源極連接至NMOS電晶體Mm的汲極，閘極接收一偏壓電壓Vbias4，汲極連接至PMOS電晶體Mi的汲極以及PMOS電晶體Mg的閘極，體極(body)連接至接地端。
PMOS電晶體Mh的源極連接至供應電壓Vdd，PMOS電晶體Mh的閘極連接至PMOS電晶體Mg的閘極。PMOS電晶體Mj的源極連接至PMOS電晶體Mh的汲極，閘極連接至 偏壓電壓Vbias3，汲極作為運算放大器415的輸出端O。NMOS電晶體Mn的源極連接至接地端，閘極連接至偏壓電壓Vbias2。NMOS電晶體Ml的源極連接至NMOS電晶體Mn的汲極，閘極接收偏壓電壓Vbias4，汲極連接至PMOS電晶體Mj的汲極，體極(body)連接至接地端。
NMOS電晶體Mo的汲極連接PMOS電晶體Mg的汲極，閘極作運算放大器415的正輸入端Inp，源極連接至參考電流源Iref的第一端。NMOS電晶體Mp的汲極連接PMOS電晶體Mh的汲極，閘極作運算放大器415的負輸入端Inn，源極連接至參考電流源Iref的第一端。再者，參考電流源Iref的第二端連接至接地端。
根據本發明的第三實施例，當供應電壓Vdd為5.75V時，在運算放大器415中，NMOS電晶體Ml的汲極電壓Vo約為4.84V，且NMOS電晶體Mk的汲極電壓Vp約為4.74V。再者，由於NMOS電晶體Ml的汲極電壓Vo接近於NMOS電晶體Mk的汲極電壓Vp。因此，NMOS電晶體Ml與NMOS電晶體Mk的漏電流接近。帶差參考電路產生的帶差電壓VBG約為1.2385V。
另外，當供應電壓Vdd為1.75V時，帶差參考電路的運算放大器415中，NMOS電晶體Ml的汲極電壓Vo約為0.85V，且NMOS電晶體Mk的汲極電壓Vp約為0.75V。再者，由於NMOS電晶體Ml的汲極電壓Vo接近於NMOS電晶體Mk 的汲極電壓Vp。因此，MOS電晶體Ml與NMOS電晶體Mk的漏電流接近。帶差參考電路產生的帶差電壓VBG約為1.2378V。
換言之，第三實施例的帶差參考電路400的供應電壓Vdd分別為5.75V以及1.75V時，其帶差電壓VBG的變化量大約為0.7mV，帶差電壓VBG的變化率可大幅下降至0.057%。
當然，第三實實施例帶差參考電路也可以進一步地修改成第四實施例帶差參考電路。
請參照第5圖，其所繪示為本發明帶差參考電路的第四實施例。帶差參考電路500包括鏡射電路212、運算放大器515、輸入電路220。
相較於第三實施例帶差參考電路，第四實施例帶差參考電路的差別在於運算放大器515中NMOS電晶體Mk與Ml的連接關係。以下僅介紹NMOS電晶體Mk與Ml的連接關係，其他部分則不再贅述。
在運算放大器515中，NMOS電晶體Mk的源極連接至NMOS電晶體Mm的汲極，閘極接收偏壓電壓Vbias4，汲極連接至PMOS電晶體Mi的汲極，體極(body)與源極相互連接。另外，NMOS電晶體Ml的源極連接至NMOS電晶體Mn的汲極，閘極接收偏壓電壓Vbias4，汲極連接至PMOS電晶體Mj的汲極，體極(body)與源極相互連接。
相同地，第四實施例的帶差參考電路的供應電壓Vdd分別為5.75V以及1.75V時，其帶差電壓VBG的變化量也會很低，帶差電壓VBG的變化率也可大幅下降。
由以上的說明可知，本發明提出一種適用於寬範圍的供應電壓(wide range supply voltage)的帶差參考電路。不論供應電壓Vdd的大小變化，帶差參考電路產生的帶差電壓VBG的變化量會很低。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
212:鏡射電路
220:輸入電路
300:帶差參考電路
315:運算放大器

Claims (12)

  1. 一種帶差參考電路，包括：一鏡射電路，產生一第一電流、一第二電流與一第三電流，其中該第一電流流向一第一節點，該第二電流流向一第二節點，且該第三電流流向該帶差參考電路的一電壓輸出端；一輸入電路，連接至該第一節點用以接收該第一電流，以及連接至該第二節點用以接收該第二電流；以及一運算放大器，具有一正輸入端連接至該第一節點，一負輸入端連接至該第二節點，一輸出端連接至該鏡射電路；其中，該運算放大器，包括：一第一P型金氧半電晶體，其中該第一P型金氧半電晶體的一源極接收一供應電壓，該第一P型金氧半電晶體的一閘極接收一第一偏壓電壓；一第二P型金氧半電晶體，其中該第二P型金氧半電晶體的一源極連接至該第一P型金氧半電晶體的一汲極，該第二P型金氧半電晶體的一閘極接收一第二偏壓電壓；一第一N型金氧半電晶體，其中該第一N型金氧半電晶體的一汲極連接至該第二P型金氧半電晶體的一汲極，且該第一N型金氧半電晶體的一閘極接收一第三偏壓電壓；一第二N型金氧半電晶體，其中該第二N型金氧半電晶體的一汲極連接至該第一N型金氧半電晶體的一源極，該第二N型金氧半 電晶體的一閘極連接至該第二P型金氧半電晶體的該汲極，該第二N型金氧半電晶體的一源極連接至一接地端；一第三P型金氧半電晶體，其中該第三P型金氧半電晶體的一源極接收該供應電壓，該第三P型金氧半電晶體的一閘極接收該第一偏壓電壓；一第四P型金氧半電晶體，其中該第四P型金氧半電晶體的一源極連接至該第三P型金氧半電晶體的一汲極，該第四P型金氧半電晶體的一閘極接收該第二偏壓電壓，該第四P型金氧半電晶體的一汲極為該運算放大器的該輸出端；一第三N型金氧半電晶體，其中該第三N型金氧半電晶體的一汲極連接至該第四P型金氧半電晶體的該汲極，且該第三N型金氧半電晶體的一閘極接收該第三偏壓電壓；一第四N型金氧半電晶體，其中該第四N型金氧半電晶體的一汲極連接至該第三N型金氧半電晶體的一源極，該第四N型金氧半電晶體的一閘極連接至該第二N型金氧半電晶體的該閘極，該第四N型金氧半電晶體的一源極連接至該接地端；一第五N型金氧半電晶體，其中該第五N型金氧半電晶體的一汲極連接至該第一P型金氧半電晶體的該汲極，該第五N型金氧半電晶體的一閘極為該運算放大器的該正輸入端；一第六N型金氧半電晶體，其中該第六N型金氧半電晶體的一汲極連接至該第三P型金氧半電晶體的該汲極，該第六N型金氧半電晶體的一閘極為該運算放大器的該負輸入端；以及 一參考電流源，其中該參考電流源的一第一端連接至該第五N型金氧半電晶體的一源極以及該第六N型金氧半電晶體的一源極，該參考電流源的一第二端連接至該接地端。
  2. 如請求項1所述之帶差參考電路，其中該鏡射電路更包括：一第五P型金氧半電晶體，其中該第五P型金氧半電晶體的一源極接收該供應電壓，該第五P型金氧半電晶體的一閘極連接至該運算放大器的該輸出端；一第六P型金氧半電晶體，其中該第六P型金氧半電晶體的一源極接收該供應電壓，該第六P型金氧半電晶體的一閘極連接至該運算放大器的該輸出端；一第七P型金氧半電晶體，其中該第七P型金氧半電晶體的一源極接收該供應電壓，該第七P型金氧半電晶體的一閘極連接至該運算放大器的該輸出端；一第八P型金氧半電晶體，其中該第八P型金氧半電晶體的一源極連接至該第五P型金氧半電晶體的一汲極，該第八P型金氧半電晶體的一閘極接收一第四偏壓電壓，該第八P型金氧半電晶體的一汲極連接至該第一節點；一第九P型金氧半電晶體，其中該第九P型金氧半電晶體的一源極連接至該第六P型金氧半電晶體的一汲極，該第九P型金氧半電 晶體的一閘極接收該第四偏壓電壓，該第九P型金氧半電晶體的一汲極連接至該第二節點；以及一第十P型金氧半電晶體，其中該第十P型金氧半電晶體的一源極連接至該第七P型金氧半電晶體的一汲極，該第十P型金氧半電晶體的一閘極接收該第四偏壓電壓，該第十P型金氧半電晶體的一汲極連接至該帶差參考電路的該電壓輸出端。
  3. 如請求項2所述之帶差參考電路，其中該輸入電路更包括：一第一電阻；一第一雙載子電晶體，其中該第一雙載子電晶體的一射極與該第二節點之間連接該第一電阻，該第一雙載子電晶體的一基極與一集極連接至該接地端；以及；一第二雙載子電晶體，其中該第二雙載子電晶體的一射極連接至該第一節點，該第二雙載子電晶體的一基極與一集極連接至該接地端。
  4. 如請求項3所述之帶差參考電路，更包括：一第二電阻，該第二電阻的一第一端連接至該帶差參考電路的該電壓輸出端；以及 一第三雙載子電晶體，其中該第三雙載子電晶體的一射極連接至該第二電阻的一第二端，該第三雙載子電晶體的一基極與一集極連接至該接地端。
  5. 如請求項1所述之帶差參考電路，其中，該第一N型金氧半電晶體的該源極連接至該第一N型金氧半電晶體的一體極，且該第三N型金氧半電晶體的該源極連接至該第三N型金氧半電晶體的一體極。
  6. 如請求項1所述之帶差參考電路，其中，該第一N型金氧半電晶體的一體極連接至該接地端，且該第三N型金氧半電晶體的一體極連接至該接地端。
  7. 一種帶差參考電路，包括：一鏡射電路，產生一第一電流、一第二電流與一第三電流，其中該第一電流流向一第一節點，該第二電流流向一第二節點，且該第三電流流向該帶差參考電路的一電壓輸出端；一輸入電路，連接至該第一節點用以接收該第一電流，以及連接至該第二節點用以接收該第二電流；以及一運算放大器，具有一正輸入端連接至該第一節點，一負輸入端連接至該第二節點，一輸出端連接至該鏡射電路；其中，該運算放大器，包括： 一第一P型金氧半電晶體，其中該第一P型金氧半電晶體的一源極接收一供應電壓；一第二P型金氧半電晶體，其中該第二P型金氧半電晶體的一源極連接至該第一P型金氧半電晶體的一汲極，該第二P型金氧半電晶體的一閘極接收一第一偏壓電壓；一第一N型金氧半電晶體，其中該第一N型金氧半電晶體的一汲極連接至該第二P型金氧半電晶體的一汲極以及該第一P型金氧半電晶體的一閘極，該第一N型金氧半電晶體的一閘極接收一第二偏壓電壓；一第二N型金氧半電晶體，其中該第二N型金氧半電晶體的一汲極連接至該第一N型金氧半電晶體的一源極，該第二N型金氧半電晶體的一閘極接收一第三偏壓電壓，該第二N型金氧半電晶體的一源極連接至一接地端；一第三P型金氧半電晶體，其中該第三P型金氧半電晶體的一源極接收該供應電壓，該第三P型金氧半電晶體的一閘極連接至該第一P型金氧半電晶體的該閘極；一第四P型金氧半電晶體，其中該第四P型金氧半電晶體的一源極連接至該第三P型金氧半電晶體的一汲極，該第四P型金氧半電晶體的一閘極接收該第一偏壓電壓，該第四P型金氧半電晶體的一汲極為該運算放大器的該輸出端； 一第三N型金氧半電晶體，其中該第三N型金氧半電晶體的一汲極連接至該第四P型金氧半電晶體的該汲極，該第三N型金氧半電晶體的一閘極接收該第二偏壓電壓；一第四N型金氧半電晶體，其中該第四N型金氧半電晶體的一汲極連接至該第三N型金氧半電晶體的一源極，該第四N型金氧半電晶體的一閘極接收該第三偏壓，該第四N型金氧半電晶體的一源極連接至該接地端；一第五N型金氧半電晶體，其中該第五N型金氧半電晶體的一汲極連接至該第一P型金氧半電晶體的該汲極，該第五N型金氧半電晶體的一閘極為該運算放大器的該正輸入端；一第六N型金氧半電晶體，其中該第六N型金氧半電晶體的一汲極連接至該第三P型金氧半電晶體的該汲極，該第六N型金氧半電晶體的一閘極為該運算放大器的該負輸入端；以及一參考電流源，其中該參考電流源的一第一端連接至該第五N型金氧半電晶體的一源極以及該第六N型金氧半電晶體的一源極，該參考電流源的一第二端連接至該接地端。
  8. 如請求項7所述之帶差參考電路，其中該鏡射電路更包括：一第五P型金氧半電晶體，其中該第五P型金氧半電晶體的一源極接收該供應電壓，該第五P型金氧半電晶體的一閘極連接至該運算放大器的該輸出端； 一第六P型金氧半電晶體，其中該第六P型金氧半電晶體的一源極接收該供應電壓，該第六P型金氧半電晶體的一閘極連接至該運算放大器的該輸出端；一第七P型金氧半電晶體，其中該第七P型金氧半電晶體的一源極接收該供應電壓，該第七P型金氧半電晶體的一閘極連接至該運算放大器的該輸出端；一第八P型金氧半電晶體，其中該第八P型金氧半電晶體的一源極連接至該第五P型金氧半電晶體的一汲極，該第八P型金氧半電晶體的一閘極接收一第四偏壓電壓，該第八P型金氧半電晶體的一汲極連接至該第一節點；一第九P型金氧半電晶體，其中該第九P型金氧半電晶體的一源極連接至該第六P型金氧半電晶體的一汲極，該第九P型金氧半電晶體的一閘極接收該第四偏壓電壓，該第九P型金氧半電晶體的一汲極連接至該第二節點；以及一第十P型金氧半電晶體，其中該第十P型金氧半電晶體的一源極連接至該第七P型金氧半電晶體的一汲極，該第十P型金氧半電晶體的一閘極接收該第四偏壓電壓，該第十P型金氧半電晶體的一汲極連接至該帶差參考電路的該電壓輸出端。
  9. 如請求項8所述之帶差參考電路，其中該輸入電路更包括：一第一電阻； 一第一雙載子電晶體，其中該第一雙載子電晶體的一射極與該第二節點之間連接該第一電阻，該第一雙載子電晶體的一基極與一集極連接至該接地端；以及；一第二雙載子電晶體，其中該第二雙載子電晶體的一射極連接至該第一節點，該第二雙載子電晶體的一基極與一集極連接至該接地端。
  10. 如請求項9所述之帶差參考電路，更包括：一第二電阻，該第二電阻的一第一端連接至該帶差參考電路的該電壓輸出端；以及一第三雙載子電晶體，其中該第三雙載子電晶體的一射極連接至該第二電阻的一第二端，該第三雙載子電晶體的一基極與一集極連接至該接地端。
  11. 如請求項7所述之帶差參考電路，其中該第一N型金氧半電晶體的該源極連接至該第一N型金氧半電晶體的一體極，且該第三N型金氧半電晶體的該源極連接至該第三N型金氧半電晶體的一體極。
  12. 如請求項7所述之帶差參考電路，其中該第一N型金氧半電晶體的一體極連接至該接地端，且該第三N型金氧半電晶體的一體極連接至該接地端。
TW109106918A 2019-04-11 2020-03-03 帶差參考電路 TWI710876B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962832853P 2019-04-11 2019-04-11
US62/832,853 2019-04-11
US16/741,791 US10924112B2 (en) 2019-04-11 2020-01-14 Bandgap reference circuit
US16/741,791 2020-01-14

Publications (2)

Publication Number Publication Date
TW202038040A TW202038040A (zh) 2020-10-16
TWI710876B true TWI710876B (zh) 2020-11-21

Family

ID=69960257

Family Applications (6)

Application Number Title Priority Date Filing Date
TW109106918A TWI710876B (zh) 2019-04-11 2020-03-03 帶差參考電路
TW109109763A TWI776134B (zh) 2019-04-11 2020-03-24 利用負電壓來操作之磁阻式隨機存取記憶體的記憶胞及記憶胞陣列
TW109111744A TWI726674B (zh) 2019-04-11 2020-04-08 隨機位元單元
TW109111773A TWI724857B (zh) 2019-04-11 2020-04-08 電源開關電路及電壓選擇電路
TW109111765A TWI704759B (zh) 2019-04-11 2020-04-08 電源開關電路
TW109111901A TWI749515B (zh) 2019-04-11 2020-04-09 具浮動閘電晶體型態記憶胞的隨機碼產生器

Family Applications After (5)

Application Number Title Priority Date Filing Date
TW109109763A TWI776134B (zh) 2019-04-11 2020-03-24 利用負電壓來操作之磁阻式隨機存取記憶體的記憶胞及記憶胞陣列
TW109111744A TWI726674B (zh) 2019-04-11 2020-04-08 隨機位元單元
TW109111773A TWI724857B (zh) 2019-04-11 2020-04-08 電源開關電路及電壓選擇電路
TW109111765A TWI704759B (zh) 2019-04-11 2020-04-08 電源開關電路
TW109111901A TWI749515B (zh) 2019-04-11 2020-04-09 具浮動閘電晶體型態記憶胞的隨機碼產生器

Country Status (4)

Country Link
US (6) US10924112B2 (zh)
EP (1) EP3723092A3 (zh)
CN (6) CN111813170B (zh)
TW (6) TWI710876B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10924112B2 (en) * 2019-04-11 2021-02-16 Ememory Technology Inc. Bandgap reference circuit
TWI776377B (zh) * 2021-01-28 2022-09-01 日商鎧俠股份有限公司 半導體記憶裝置及其製造方法
US11830827B2 (en) * 2021-08-30 2023-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor memory devices with dielectric fin structures
US12394479B2 (en) * 2022-07-12 2025-08-19 Ememory Technology Inc. PMOS voltage selection circuit with an auxiliary selection circuit to prevent a floating output
CN115240597B (zh) 2022-09-20 2023-01-10 惠科股份有限公司 像素电路、显示面板及显示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108351662A (zh) * 2015-11-20 2018-07-31 德州仪器公司 具有曲率补偿的带隙参考电路
TW201827974A (zh) * 2017-01-26 2018-08-01 群聯電子股份有限公司 參考電壓產生電路、記憶體儲存裝置及參考電壓產生方法
JP2018120328A (ja) * 2017-01-24 2018-08-02 シナプティクス・ジャパン合同会社 電圧生成回路
US10061340B1 (en) * 2018-01-24 2018-08-28 Invecas, Inc. Bandgap reference voltage generator
TW201843556A (zh) * 2017-05-02 2018-12-16 立積電子股份有限公司 帶差參考電路、電壓產生器及電壓控制方法
US20190025868A1 (en) * 2017-07-20 2019-01-24 Intrinsix Corp. Self-starting bandgap reference devices and methods thereof
TW201908908A (zh) * 2017-07-19 2019-03-01 南韓商三星電子股份有限公司 參考電壓電路、終端裝置及其操作方法
US10222819B2 (en) * 2016-07-12 2019-03-05 Stmicroelectronics International N.V. Fractional bandgap reference voltage generator
CN109582078A (zh) * 2017-09-29 2019-04-05 凯为有限责任公司 用于低电压的电流模式带隙的方法和电路

Family Cites Families (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1214246B (it) * 1987-05-27 1990-01-10 Sgs Microelettronica Spa Dispositivo di memoria non volatile ad elevato numero di cicli di modifica.
JP2685966B2 (ja) * 1990-06-22 1997-12-08 株式会社東芝 不揮発性半導体記憶装置
JP3406468B2 (ja) * 1996-11-29 2003-05-12 東光株式会社 定電圧発生回路
KR100224673B1 (ko) * 1996-12-13 1999-10-15 윤종용 불휘발성 강유전체 메모리장치 및 그의 구동방법
CN1234173C (zh) * 2002-05-23 2005-12-28 科统科技股份有限公司 两晶体管的静态随机存取存储单元的操作方法
US6677808B1 (en) * 2002-08-16 2004-01-13 National Semiconductor Corporation CMOS adjustable bandgap reference with low power and low voltage performance
US6958643B2 (en) * 2003-07-16 2005-10-25 Analog Microelectrics, Inc. Folded cascode bandgap reference voltage circuit
WO2005057628A2 (en) * 2003-12-08 2005-06-23 University Of South Florida A method and apparatus for reducing leakage in integrated circuits
US7209392B2 (en) 2004-07-20 2007-04-24 Ememory Technology Inc. Single poly non-volatile memory
US7430137B2 (en) * 2004-09-09 2008-09-30 Actel Corporation Non-volatile memory cells in a field programmable gate array
KR20060045199A (ko) * 2004-11-12 2006-05-17 삼성전자주식회사 전압원 선택회로
JP2006311507A (ja) * 2005-03-28 2006-11-09 Matsushita Electric Ind Co Ltd 電源スイッチ回路
US7288964B2 (en) 2005-08-12 2007-10-30 Ememory Technology Inc. Voltage selective circuit of power source
KR100735010B1 (ko) * 2005-09-08 2007-07-03 삼성전자주식회사 플래시 메모리 장치 및 그것을 위한 전압 발생회로
US7236048B1 (en) * 2005-11-22 2007-06-26 National Semiconductor Corporation Self-regulating process-error trimmable PTAT current source
JP4958434B2 (ja) * 2005-12-22 2012-06-20 オンセミコンダクター・トレーディング・リミテッド 電圧選択回路
US7768059B2 (en) 2006-06-26 2010-08-03 Ememory Technology Inc. Nonvolatile single-poly memory device
US7746154B2 (en) * 2006-09-27 2010-06-29 Atmel Corporation Multi-voltage multiplexer system
JP5262718B2 (ja) * 2006-09-29 2013-08-14 富士通株式会社 バイアス回路
JP4863844B2 (ja) * 2006-11-08 2012-01-25 セイコーインスツル株式会社 電圧切替回路
US7495500B2 (en) * 2006-12-31 2009-02-24 Sandisk 3D Llc Method for using a multiple polarity reversible charge pump circuit
US7834679B2 (en) * 2007-02-06 2010-11-16 Panasonic Corporation Semiconductor switch
CN101114525B (zh) * 2007-09-10 2010-07-21 友达光电股份有限公司 移位寄存器阵列
KR101286241B1 (ko) 2007-11-26 2013-07-15 삼성전자주식회사 최대 전압 선택회로
US7968926B2 (en) * 2007-12-19 2011-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Logic non-volatile memory cell with improved data retention ability
US8022746B1 (en) * 2008-02-07 2011-09-20 National Semiconductor Corporation Bootstrap circuit for H-bridge structure utilizing N-channel high-side fets
KR101488166B1 (ko) * 2008-03-26 2015-02-02 삼성전자주식회사 정적 메모리 장치 및 라이트 어시시트 기능을 구비하는에스램
TWI359342B (en) * 2008-04-25 2012-03-01 Univ Nat Taiwan Reference voltage circuit and voltage stabilizing/
CN101752881B (zh) * 2008-12-16 2012-05-02 台达电子工业股份有限公司 具有低功耗的不间断电源供应器
CN101872642A (zh) * 2009-04-23 2010-10-27 无锡华润上华半导体有限公司 随机存储器的存储读取方法
US8077508B1 (en) 2009-08-19 2011-12-13 Grandis, Inc. Dynamic multistate memory write driver
JP2011138579A (ja) * 2009-12-28 2011-07-14 Toshiba Corp 不揮発性半導体記憶装置
DE102010007771B4 (de) * 2010-02-12 2011-09-22 Texas Instruments Deutschland Gmbh Elektronische Vorrichtung und Verfahren zum Erzeugen einer krümmungskompensierten Bandabstandsreferenzspannung
JP5607963B2 (ja) * 2010-03-19 2014-10-15 スパンション エルエルシー 基準電圧回路および半導体集積回路
CN102201733A (zh) * 2010-03-25 2011-09-28 昆山锐芯微电子有限公司 电荷泵电路
US8279693B2 (en) * 2010-04-09 2012-10-02 Qualcomm Incorporated Programmable tracking circuit for tracking semiconductor memory read current
US8217705B2 (en) * 2010-05-06 2012-07-10 Micron Technology, Inc. Voltage switching in a memory device
CN101840243A (zh) 2010-05-28 2010-09-22 上海宏力半导体制造有限公司 Cmos带隙基准电压产生电路
US8258853B2 (en) * 2010-06-14 2012-09-04 Ememory Technology Inc. Power switch circuit for tracing a higher supply voltage without a voltage drop
US8861720B2 (en) * 2010-07-28 2014-10-14 The Ritsumeikan Trust Tamper-resistant memory integrated circuit and encryption circuit using same
CN102130492B (zh) * 2010-07-31 2015-05-27 华为技术有限公司 电源选择装置和方法
US8644055B2 (en) 2010-12-09 2014-02-04 Infineon Technologies Ag Nonvolatile memory with enhanced efficiency to address asymetric NVM cells
CN102714493B (zh) * 2011-01-20 2015-05-06 松下电器产业株式会社 非易失性闩锁电路及非易失性触发电路
EP2495872B1 (en) * 2011-03-01 2017-05-03 OCT Circuit Technologies International Limited Two-stage class AB operational amplifier
US8619459B1 (en) * 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US8665638B2 (en) * 2011-07-11 2014-03-04 Qualcomm Incorporated MRAM sensing with magnetically annealed reference cell
US8531229B2 (en) * 2012-01-31 2013-09-10 Macronix International Co., Ltd. Level shifting circuit
JP6125850B2 (ja) * 2012-02-09 2017-05-10 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US8941167B2 (en) 2012-03-08 2015-01-27 Ememory Technology Inc. Erasable programmable single-ploy nonvolatile memory
JP2013192110A (ja) * 2012-03-14 2013-09-26 Mitsumi Electric Co Ltd バイアス電圧生成回路及び差動回路
KR20140008745A (ko) * 2012-07-11 2014-01-22 삼성전자주식회사 자기 메모리 장치
US9214465B2 (en) * 2012-07-24 2015-12-15 Flashsilicon Incorporation Structures and operational methods of non-volatile dynamic random access memory devices
KR102038041B1 (ko) * 2012-08-31 2019-11-26 에스케이하이닉스 주식회사 전원 선택 회로
JP5988062B2 (ja) * 2012-09-06 2016-09-07 パナソニックＩｐマネジメント株式会社 半導体集積回路
US8867186B2 (en) * 2012-09-27 2014-10-21 Intersil Americas LLC Low power analog switch circuits that provide over-voltage, under-voltage and power-off protection, and related methods and systems
KR20140107948A (ko) * 2013-02-28 2014-09-05 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 프로세서와 시스템
US9170282B2 (en) * 2013-05-16 2015-10-27 Arm Limited Controlling voltage generation and voltage comparison
JP2015026998A (ja) * 2013-07-26 2015-02-05 株式会社東芝 マルチコンテキストコンフィグレーションメモリ
KR20150019480A (ko) * 2013-08-14 2015-02-25 에스케이하이닉스 주식회사 전자 장치
JP6333832B2 (ja) * 2013-09-20 2018-05-30 国立大学法人東北大学 記憶回路
CN103532375B (zh) * 2013-09-22 2015-09-30 南京芯耐特半导体有限公司 升压式电荷泵
US9711215B2 (en) * 2013-09-27 2017-07-18 Intel Corporation Apparatus and method to optimize STT-MRAM size and write error rate
CN104765405B (zh) * 2014-01-02 2017-09-05 意法半导体研发(深圳)有限公司 温度和工艺补偿的电流基准电路
US20150221356A1 (en) * 2014-02-04 2015-08-06 Infineon Technologies Ag Nonvolatile memory with enhanced efficiency to address asymetric nvm cells
US9634559B2 (en) * 2014-02-07 2017-04-25 The Hong Kong University Of Science And Technology Charge pumping apparatus for low voltage and high efficiency operation
KR102212750B1 (ko) * 2014-07-23 2021-02-05 삼성전자주식회사 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 데이터 독출 방법
US9489999B2 (en) * 2014-11-26 2016-11-08 Qualcomm Incorporated Magnetic tunnel junction resistance comparison based physical unclonable function
KR102458727B1 (ko) * 2014-12-24 2022-10-24 인트린직 아이디 비브이 물리적 복제방지 기능으로부터 암호화 키 생성
US9734881B2 (en) * 2015-02-02 2017-08-15 Globalfoundries Singapore Pte. Ltd. High sensing margin magnetic resistive memory device in which a memory cell read and write select transistors to provide different read and write paths
CN204496327U (zh) * 2015-03-10 2015-07-22 遵义师范学院 一种低失调带隙基准电路
EP3091418B1 (en) * 2015-05-08 2023-04-19 STMicroelectronics S.r.l. Circuit arrangement for the generation of a bandgap reference voltage
US9646669B2 (en) * 2015-08-17 2017-05-09 Avago Technologies General Ip (Singapore) Pte. Ltd. Programming memory elements using two phase boost
US9589658B1 (en) * 2015-08-18 2017-03-07 Globalfoundries Inc. Disturb free bitcell and array
US10181357B2 (en) * 2015-08-18 2019-01-15 Ememory Technology Inc. Code generating apparatus and one time programming block
JP6543133B2 (ja) * 2015-08-19 2019-07-10 株式会社東芝 電力供給装置及びその制御方法
US9548096B1 (en) * 2015-08-26 2017-01-17 Qualcomm Incorporated Reverse complement magnetic tunnel junction (MTJ) bit cells employing shared source lines, and related methods
US9620176B2 (en) * 2015-09-10 2017-04-11 Ememory Technology Inc. One-time programmable memory array having small chip area
US9496314B1 (en) * 2015-09-14 2016-11-15 Qualcomm Incorporated Shared source line magnetic tunnel junction (MTJ) bit cells employing uniform MTJ connection patterns for reduced area
US9577009B1 (en) * 2015-11-13 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with PMOS access transistor
TWI591964B (zh) * 2016-01-11 2017-07-11 瑞昱半導體股份有限公司 電壓選擇電路
US9847133B2 (en) * 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation
US9613714B1 (en) 2016-01-19 2017-04-04 Ememory Technology Inc. One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method
US9966141B2 (en) * 2016-02-19 2018-05-08 Nscore, Inc. Nonvolatile memory cell employing hot carrier effect for data storage
US9520173B1 (en) * 2016-02-29 2016-12-13 Freescale Semiconductor, Inc. Magnetic random access memory (MRAM) and method of operation
US10020268B2 (en) * 2016-04-13 2018-07-10 Ememory Technology Inc. Random number generator device and control method thereof
US10109789B2 (en) * 2016-05-18 2018-10-23 Tokyo Electron Limited Methods for additive formation of a STT MRAM stack
KR20170133072A (ko) * 2016-05-25 2017-12-05 삼성전자주식회사 저항성 메모리 장치 및 이를 포함하는 집적 회로
US10019236B2 (en) * 2016-08-11 2018-07-10 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM-based true random number generator
US10122538B2 (en) 2016-10-12 2018-11-06 Ememory Technology Inc. Antifuse physically unclonable function unit and associated control method
KR102519458B1 (ko) * 2016-11-01 2023-04-11 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 동작 방법
US10103733B1 (en) * 2016-11-21 2018-10-16 National Technology & Engineering Solutions Of Sandia, Llc Integrated circuit physically unclonable function
JP6782614B2 (ja) * 2016-11-21 2020-11-11 ラピスセミコンダクタ株式会社 出力回路及び液晶表示装置のデータドライバ
US10325647B2 (en) * 2016-12-21 2019-06-18 Imec Vzw Non-volatile SRAM cell using resistive memory elements
CN206461708U (zh) * 2016-12-30 2017-09-01 格科微电子（上海）有限公司 Adc动态逻辑翻转电路、字线电压选择电路及存储单元电路
US9842638B1 (en) * 2017-01-25 2017-12-12 Qualcomm Incorporated Dynamically controlling voltage for access operations to magneto-resistive random access memory (MRAM) bit cells to account for process variations
KR102245385B1 (ko) * 2017-03-28 2021-04-27 에스케이하이닉스 주식회사 자기 소자를 포함하는 lut, 이를 포함하는 fpga 및 기술 매핑 방법
JP6349008B1 (ja) * 2017-04-13 2018-06-27 力旺電子股▲ふん▼有限公司eMemory Technology Inc. 乱数発生装置及びその制御方法
US10090309B1 (en) * 2017-04-27 2018-10-02 Ememory Technology Inc. Nonvolatile memory cell capable of improving program performance
KR102311490B1 (ko) * 2017-05-26 2021-10-13 에스케이하이닉스 주식회사 입력 버퍼 회로를 포함하는 메모리 장치 및 메모리 시스템
US10281502B2 (en) * 2017-05-31 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Maximum voltage selection circuit
US10103626B1 (en) * 2017-07-12 2018-10-16 Qualcomm Incorporated Digital power multiplexor
US10915464B2 (en) 2017-09-12 2021-02-09 Ememory Technology Inc. Security system using random number bit string
US10523194B2 (en) * 2017-09-27 2019-12-31 Apple Inc. Low leakage power switch
US10446213B1 (en) * 2018-05-16 2019-10-15 Everspin Technologies, Inc. Bitline control in differential magnetic memory
US11133039B2 (en) * 2018-10-12 2021-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Power switch control in a memory device
US10924112B2 (en) * 2019-04-11 2021-02-16 Ememory Technology Inc. Bandgap reference circuit
US12205663B2 (en) * 2019-07-09 2025-01-21 Arm Limited Regulated negative charge pump circuitry and methods

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108351662A (zh) * 2015-11-20 2018-07-31 德州仪器公司 具有曲率补偿的带隙参考电路
US10222819B2 (en) * 2016-07-12 2019-03-05 Stmicroelectronics International N.V. Fractional bandgap reference voltage generator
JP2018120328A (ja) * 2017-01-24 2018-08-02 シナプティクス・ジャパン合同会社 電圧生成回路
TW201827974A (zh) * 2017-01-26 2018-08-01 群聯電子股份有限公司 參考電壓產生電路、記憶體儲存裝置及參考電壓產生方法
TW201843556A (zh) * 2017-05-02 2018-12-16 立積電子股份有限公司 帶差參考電路、電壓產生器及電壓控制方法
TW201908908A (zh) * 2017-07-19 2019-03-01 南韓商三星電子股份有限公司 參考電壓電路、終端裝置及其操作方法
US20190025868A1 (en) * 2017-07-20 2019-01-24 Intrinsix Corp. Self-starting bandgap reference devices and methods thereof
CN109582078A (zh) * 2017-09-29 2019-04-05 凯为有限责任公司 用于低电压的电流模式带隙的方法和电路
US10061340B1 (en) * 2018-01-24 2018-08-28 Invecas, Inc. Bandgap reference voltage generator

Also Published As

Publication number Publication date
EP3723092A2 (en) 2020-10-14
US10985758B2 (en) 2021-04-20
TWI724857B (zh) 2021-04-11
CN111816229B (zh) 2022-07-19
US10924112B2 (en) 2021-02-16
US11101798B2 (en) 2021-08-24
CN111817694A (zh) 2020-10-23
TW202038040A (zh) 2020-10-16
TWI726674B (zh) 2021-05-01
CN111816235A (zh) 2020-10-23
US11108395B2 (en) 2021-08-31
TWI776134B (zh) 2022-09-01
US20200327946A1 (en) 2020-10-15
TWI749515B (zh) 2021-12-11
CN111817694B (zh) 2023-11-21
US10790821B1 (en) 2020-09-29
US20200326742A1 (en) 2020-10-15
CN111813373B (zh) 2024-02-06
TW202038224A (zh) 2020-10-16
CN111813170A (zh) 2020-10-23
CN111816235B (zh) 2022-07-29
CN111816229A (zh) 2020-10-23
TW202038228A (zh) 2020-10-16
TW202038546A (zh) 2020-10-16
TW202038082A (zh) 2020-10-16
EP3723092A3 (en) 2020-12-16
CN111817693A (zh) 2020-10-23
CN111813170B (zh) 2022-02-18
US20200327945A1 (en) 2020-10-15
CN111817693B (zh) 2024-02-20
TWI704759B (zh) 2020-09-11
US10693461B1 (en) 2020-06-23
US20200328742A1 (en) 2020-10-15
CN111813373A (zh) 2020-10-23
US20200327917A1 (en) 2020-10-15
TW202042228A (zh) 2020-11-16

Similar Documents

Publication Publication Date Title
TWI710876B (zh) 帶差參考電路
JP4817825B2 (ja) 基準電圧発生回路
CN106959723B (zh) 一种宽输入范围高电源抑制比的带隙基准电压源
CN102622031B (zh) 一种低压高精度带隙基准电压源
CN111045470B (zh) 一种低失调电压高电源抑制比的带隙基准电路
TWI542967B (zh) 低偏移帶隙電路和校正器
CN108351662A (zh) 具有曲率补偿的带隙参考电路
CN105022441A (zh) 一种与温度无关的电流基准源
US10379567B2 (en) Bandgap reference circuitry
TWI887490B (zh) 參考電壓電路
CN107390771A (zh) 同时产生多种温度特性参考电流的带隙基准参考源电路
CN105425891A (zh) 零温度系数可调电压基准源
CN102419609A (zh) 参考电压与参考电流产生电路及方法
CN112230703A (zh) 一种基于钳位技术的高精度带隙基准电流源
JPH11231955A (ja) 基準電流源回路
WO2023221210A1 (zh) 带隙基准电路与芯片
JP2016212476A (ja) バンドギャップリファレンス回路
CN114706442B (zh) 一种低功耗带隙基准电路
CN205176717U (zh) 零温度系数可调电压基准源
CN116027841A (zh) 一种带隙基准电压源电路
CN112260655B (zh) 非对称三极管输入的折叠式运算放大器、带隙基准电路
JP5175131B2 (ja) 半導体集積回路装置
JP7813193B2 (ja) 基準電圧源回路
CN112379715B (zh) 一种低噪声带隙基准电路
CN117193461B (zh) 一种与温度无关的参考源电路