[go: up one dir, main page]

CN111816229A - 磁阻式随机存取存储器的存储单元及存储单元阵列 - Google Patents

磁阻式随机存取存储器的存储单元及存储单元阵列 Download PDF

Info

Publication number
CN111816229A
CN111816229A CN202010272695.4A CN202010272695A CN111816229A CN 111816229 A CN111816229 A CN 111816229A CN 202010272695 A CN202010272695 A CN 202010272695A CN 111816229 A CN111816229 A CN 111816229A
Authority
CN
China
Prior art keywords
voltage
memory cell
terminal
storage
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010272695.4A
Other languages
English (en)
Other versions
CN111816229B (zh
Inventor
张家福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of CN111816229A publication Critical patent/CN111816229A/zh
Application granted granted Critical
Publication of CN111816229B publication Critical patent/CN111816229B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/267—Current mirrors using both bipolar and field-effect technology
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Electronic Switches (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Control Of Electrical Variables (AREA)
  • Dc-Dc Converters (AREA)
  • Hall/Mr Elements (AREA)
  • Amplifiers (AREA)
  • Non-Volatile Memory (AREA)
  • Static Random-Access Memory (AREA)

Abstract

一种磁阻式随机存取存储器的存储单元，其包括PMOS晶体管与储存元件。PMOS晶体管的第一端连接至存储单元的第一端点，PMOS晶体管的控制端连接至存储单元的第二端点。储存元件的第一端连接至PMOS晶体管的第二端，储存元件的第二端连接至存储单元的第三端点。在进行写入动作时，存储单元的第一端点接收第一电压，存储单元的第三端点接收第二电压，存储单元的第二端点接收控制电压，使得存储单元成为第一储存状态。第一电压大于第二电压，第二电压大于控制电压。

Description

磁阻式随机存取存储器的存储单元及存储单元阵列
技术领域
本发明是有关于一种非易失性存储器，且特别是有关于一种利用负电压来操作的磁阻式随机存取存储器(Magnetoresistive Random Access Memory，以下简称MRAM)。
背景技术
请参照图1，其所示出为已知的MRAM存储单元示意图。MRAM存储单元110包括开关晶体管Ms与储存元件120，其中储存元件120又被称为磁穿隧接面(Magnetic TunnelJunction，简称MTJ)。
MRAM存储单元110具有三个端点A、B、S。开关晶体管Ms的第一端连接至端点A，开关晶体管Ms的第二端连接至节点a，开关晶体管Ms的控制端连接至端点S。其中，开端晶体管Ms为NMOS晶体管，开关晶体管Ms的栅极即为控制端。
储存元件120包括堆叠的(stacked)固定层(pin layer)122、阻绝层(isolationlayer)124与自由层(free layer)126。储存元件120的固定层122连接至节点a，储存元件120的自由层126连接至端点B。
基本上，当固定层122与自由层126的磁化方向不同时，储存元件120具有较大的阻抗值(例如5.2K欧姆)，可视为MRAM存储单元110的第一储存状态，又称为高阻抗状态(highimpedance state)。当固定层122与自由层126的磁化方向相同时，储存元件120具有较小的阻抗值(impedance)(例如3.2K欧姆)，可视为MRAM存储单元110的第二储存状态，又称为低阻抗状态(low impedance state)。再者，提供储存元件120不同方向的电流与电压时，即可控制MRAM存储单元110为第一储存状态或者第二储存状态。
当然，在图1中的MRAM存储单元110中，也可以将储存元件120的固定层122连接至端点B，储存元件120的自由层126连接至节点a。
请参照图2A，其所示出为MRAM存储单元进行写入动作(write operation)成为第一储存状态的偏压示意图。如图2A所示，提供第一电压VDD至端点A并提供第二电压VSS至端点B。举例来说，第一电压VDD为1.1V，第二电压VSS为接地电压(0V)。
接着，提供控制电压(Vctrl)至端点S用以开启(turn on)开关晶体管Ms。因此，MRAM存储单元110内产生电流I由端点A流经节点a至端点B，使得MRAM存储单元110成为第一储存状态。
当然，MRAM存储单元110也可以进行写入动作成为第二储存状态。亦即，提供第一电压VDD至端点B，并提供第二电压VSS至端点A。当开关晶体管Ms开启时，则电流由端点B流经节点a至端点A，使得MRAM存储单元110成为第二储存状态。
基本上，为了将MRAM存储单元110变更为第一储存状态，储存元件120的两端所接收的第一电压差(first voltage difference)至少要0.55V以上时才能够改变状态。亦即，控制MRAM存储单元110为第一储存状态时，端点B为第二电压VSS(0V)且节点a的电压Va要高于0.55V。另外，为了将MRAM存储单元110变更为第二储存状态，储存元件120的两端所接收的第二电压差(second voltage difference)至少要0.45V以上时才能够改变状态。也就是说，控制MRAM存储单元110为第二储存状态时，端点B为第一电压VDD(1.1V)，且节点a的电压Va要低于0.65V。
如上所述，开关晶体管Ms为NMOS晶体管，所以开关晶体管Ms的基体(body)会连接至最低的电压，亦即第二电压VSS。再者，利用第一电压VDD作为控制电压Vctrl即可开启开关晶体管Ms。
然而，在MRAM存储单元110中，开关晶体管Ms的基体(body)与第二端(亦即节点a)的电压差异，会使得开关晶体管Ms遭遇到严重的基体效应(body effect)以及源极退化(source degeneration)，使得开关晶体管Ms的电阻很大，并使得MRAM存储单元110在写入动作(write operation)时，节点a的电压Va无法到达0.55V。在此情况下，几乎不可能让MRAM存储单元110转变成为第一储存状态。
为了要降低晶体管Ms的电阻，所以需要提高端点S的控制电压Vctrl，才能使得节点a的电压Va到达0.55V。例如，将端点S的控制电压Vctrl由第一电压VDD(1.1V)提高至1.5V。
另外，为了让开关晶体管Ms能够符合安全工作区的规范(Safe Operating Areacriteria，简称SOA规范)，当开关晶体管Ms控制端的控制电压Vctrl提高后，也需要将开关晶体管Ms的尺寸(size)变大。因此，MRAM存储单元110的阵列尺寸(array size)也会变大。
请参照图2B，其所示出为MRAM存储单元中节点a的电压Va与开关晶体管Ms的尺寸关系示意图。举例来说，开关晶体管Ms的基本尺寸为210nm×50nm时，代表M＝1。同理，M＝2代表开关晶体管Ms具有2倍基本尺寸，并依此类推。
由图2B可知，当开关晶体管Ms的尺寸为8倍基本尺寸以上时，提供1.5V的控制电压Vctrl才可使节点a的电压Va到达0.55V，并控制MRAM存储单元110成为第一储存状态。
换句话说，当开关晶体管Ms的尺寸小于8倍基本尺寸时，就算提供1.5V的控制电压Vctrl，节点a的电压Va仍无法到达0.55V。所以MRAM存储单元110无法转变为第一储存状态。
由以上的说明可知，已知的MRAM存储单元110中，由于开关晶体管Ms的尺寸无法缩小，所以将无法有效地提升MRAM的储存密度且无法降低MRAM的制造成本。
另外，上述的偏压方式也会造成其他的影响，说明如下。
请参照图3，其所示出为已知的MRAM存储单元阵列实际运作的偏压示意图。MRAM存储单元阵列包括一列多个MRAM存储单元210、310连接至字线WL。其中，MRAM存储单元210包括开关晶体管Ms1与储存元件220。MRAM存储单元310包括开关晶体管Ms2与储存元件320。MRAM存储单元210、310的构造相同于图1，此处不再赘述。
如图3所示，MRAM存储单元210的端点S1与MRAM存储单元310的端点S2连接至字线WL，且字线WL连接至电荷泵(charge pump)330，用以提供控制电压Vctrl。举例来说，电荷泵330可将第一电压VDD(1.1V)提升至控制电压Vctrl(1.5V)。
以下的说明在写入动作(write operation)时，控制MRAM存储单元210为第一储存状态且控制MRAM存储单元310为第二储存状态。再者，相同列上的其他存储单元也可以利用相同的方式来控制其状态，此处不再赘述。
如图3所示，MRAM存储单元210的端点A1接收第一电压VDD，端点B1接收第二电压VSS。并且，MRAM存储单元310的端点A2接收第二电压VSS，端点B2接收第一电压VDD。
当字线WL接收控制电压Vctrl而开启开关晶体管Ms1、Ms2时，MRAM存储单元210内部产生电流I1由端点A1经过节点a1流至端点B1，使得MRAM存储单元210成为第一储存状态；并且MRAM存储单元310内部产生电流I2由端点B2经过节点a2流至端点A2，使得MRAM存储单元310成为第二储存状态。
然而，在上述的写入动作(write operation)时，由于控制电压Vctrl为1.5V，端点A2接收第二电压VSS(0V)，将造成开关晶体管Ms2的栅极与源极之间的电压差过大，使得开关晶体管Ms2超出安全工作区的规范(简称SOA规范)，并造成开关晶体管Ms2损坏。
为了要改善上述状况，于写入动作(write operation)并将MRAM存储单元310控制为第二储存状态时，需要将端点A2接收的电压由第二电压VSS(0V)提升至第三电压，例如0.4V。如此，才可确保开关晶体管Ms2的栅极与源极之间的电压差符合全工作区的规范(简称SOA规范)。
明显地，已知的MRAM存储单元进行写入动作(write operation)时，根据MRAM存储单元所要形成的状态，需要提供控制电压Vctrl(1.5V)、第一电压VDD(1.1V)、第二电压VSS(0V)以及第三电压(0.4V)。如此，已知的MRAM存储单元阵列才可以正常运作。
发明内容
本发明有关于一种磁阻式随机存取存储器的存储单元，该存储单元包括：PMOS晶体管，其中该PMOS晶体管的第一端连接至该存储单元的第一端点，该PMOS晶体管的控制端连接至该存储单元的第二端点；以及储存元件，其中该储存元件的第一端连接至该PMOS晶体管的第二端，该储存元件的第二端连接至该存储单元的第三端点；其中，在进行写入动作时，该存储单元的该第一端点接收第一电压，该存储单元的该第三端点接收第二电压，该存储单元的该第二端点接收控制电压，使得该存储单元成为第一储存状态；其中，该第一电压大于该第二电压，该第二电压大于该控制电压。
本发明有关于一种磁阻式随机存取存储器的存储单元阵列，该存储单元阵列包括：第一存储单元，包括第一PMOS晶体管与第一储存元件；以及第二存储单元，包括第二PMOS晶体管与第二储存元件；其中，该第一PMOS晶体管的第一端连接至该第一存储单元的第一端点，该第一PMOS晶体管的控制端连接至字线，该第一储存元件的第一端连接至该第一PMOS晶体管的第二端，该第一储存元件的第二端连接至该第一存储单元的第二端点；其中，该第二PMOS晶体管的第一端连接至该第二存储单元的第一端点，该第二PMOS晶体管的控制端连接至该字线，该第二储存元件的第一端连接至该第二PMOS晶体管的第二端，该第二储存元件的第二端连接至该第二存储单元的第二端点；其中，在进行写入动作时，该字线接收控制电压，该第一储存元件的两端接收第一电压差，该第二储存元件的两端接收第二电压差，使得该第一存储单元成为第一储存状态，且该第二存储单元成为第二储存状态。
为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合附图详细说明如下：
附图说明
图1为已知的MRAM存储单元示意图。
图2A为MRAM存储单元进行写入动作成为第一储存状态的偏压示意图。
图2B为MRAM存储单元中节点a的电压Va与开关晶体管Ms的尺寸关系示意图。
图3为已知的MRAM存储单元阵列实际运作的偏压示意图。
图4为本发明MRAM存储单元示意图。
图5A为MRAM存储单元进行写入动作成为第一储存状态的偏压示意图。
图5B为提供0V的控制电压Vctrl时，MRAM存储单元中节点a的电压Va与开关晶体管Ms的尺寸关系示意图。
图5C为提供-0.4V的控制电压Vctrl时，MRAM存储单元中节点a的电压Va与开关晶体管Ms的尺寸关系示意图。
图6为本发明MRAM存储单元阵列实际运作的偏压示意图。
具体实施方式
请参照图4，其所示出为本发明MRAM存储单元示意图。MRAM存储单元410包括开关晶体管Ms与储存元件420。
MRAM存储单元410具有三个端点A、B、S。开关晶体管Ms的第一端连接至端点A，开关晶体管Ms的第二端连接至节点a，开关晶体管Ms的控制端连接至端点S。其中，开关晶体管Ms为PMOS晶体管，开关晶体管Ms的栅极即为控制端。
储存元件420包括堆叠的固定层422、阻绝层424与自由层426。储存元件420的固定层422连接至节点a，储存元件420的自由层426连接至端点B。
基本上，当固定层422与自由层426的磁化方向不同时，储存元件420具有较大的阻抗值(例如5.2K欧姆)，可视为MRAM存储单元410的第一储存状态，又称为高阻抗状态(highimpedance state)。当固定层422与自由层426的磁化方向相同时，储存元件420具有较小的阻抗值(impedance)(例如3.2K欧姆)，可视为MRAM存储单元410的第二储存状态，又称为低阻抗状态(low impedance state)。再者，提供储存元件420不同方向的电流与电压时，即可控制MRAM存储单元410为第一储存状态或者第二储存状态。
当然，在本发明的MRAM存储单元410中，也可以将储存元件420的固定层422连接至端点B，储存元件420的自由层426连接至节点a。
请参照图5A，其所示出为MRAM存储单元进行写入动作(write operation)成为第一储存状态的偏压示意图。如图5A所示，提供第一电压VDD至端点A并提供第二电压VSS至端点B。举例来说，第一电压VDD为1.1V，第二电压VSS为接地电压(0V)。另外，由于开关晶体管Ms为PMOS晶体管，所以开关晶体管Ms的基体(body)会连接至最高的电压，亦即第一电压VDD。
接着，提供控制电压(Vctrl)至端点S用以开启(turn on)开关晶体管Ms。因此，MRAM存储单元410内产生电流I由端点A流经节点a至端点B，使得MRAM存储单元410成为第一储存状态。
当然，MRAM存储单元410也可以进行写入动作成为第二储存状态。亦即，提供第一电压VDD至端点B，并提供第二电压VSS至端点A。当开关晶体管Ms开启时，则电流由端点B流经节点a至端点A，使得MRAM存储单元410成为第二储存状态。
为了将MRAM存储单元410变更为第一储存状态，储存元件420的两端所接收的第一电压差至少要0.55V以上时才能够改变状态。亦即，控制MRAM存储单元410为第一储存状态时，端点B为第二电压VSS(0V)且节点a的电压Va要高于0.55V。另外，为了将MRAM存储单元410变更为第二储存状态，储存元件420的两端所接收的第二电压差至少要0.45V以上时才能够改变状态。也就是说，控制MRAM存储单元410为第二储存状态时，端点B为第一电压VDD(1.1V)，且节点a的电压Va要低于0.65V。
在本发明的实施例中，开关晶体管Ms的基体(body)与第一端(亦即端点A)皆连接至第一电压VDD，所以开关晶体管Ms不会发生基体效应(body effect)。因此，本发明MRAM存储单元410的开关晶体管Ms在写入运作时具有较小的电阻。
请参照图5B，其所示出为提供0V的控制电压Vctrl时，MRAM存储单元中节点a的电压Va与开关晶体管Ms的尺寸关系示意图。举例来说，开关晶体管Ms的基本尺寸为210nm×50nm时，代表M＝1。同理，M＝2代表开关晶体管Ms具有2倍基本尺寸，并依此类推。
由图5B可知，当开关晶体管Ms的尺寸为8倍基本尺寸以上时，提供0V的控制电压Vctrl即可使节点a的电压Va到达0.55V，并控制MRAM存储单元410成为第一储存状态。
另外，除了0V的控制电压Vctrl之外，本发明可以调整控制电压Vctrl为小于0V，用以进一步减少开关晶体管Ms的尺寸。请参照图5C，其所示出为提供-0.4V的控制电压Vctrl时，MRAM存储单元中节点a的电压Va与开关晶体管Ms的尺寸关系示意图。
由图5C可知，当开关晶体管Ms的尺寸为4倍基本尺寸以上时，提供-0.4V的控制电压Vctrl即可使节点a的电压Va到达0.55V，并控制MRAM存储单元410成为第一储存状态。
由以上的说明可知，利用较小尺寸的PMOS晶体管作为开关晶体管Ms，并搭配负值的控制电压Vctrl，可以有效地降低开关晶体管的电阻，并成功地控制MRAM存储单元410成为第一储存状态。
请参照图6，其所示出为本发明MRAM存储单元阵列实际运作的偏压示意图。MRAM存储单元阵列包括一列多个MRAM存储单元510、610连接至字线WL。其中，MRAM存储单元510包括开关晶体管Ms1与储存元件520。MRAM存储单元610包括开关晶体管Ms2与储存元件620。MRAM存储单元510、610的构造相同于图4，此处不再赘述。
如图6所示，MRAM存储单元510的端点S1与MRAM存储单元610的端点S2连接至字线WL，且字线WL连接至负向电荷泵(negative chargepump)630，用以提供负电压值的控制电压Vctrl。举例来说，负向电荷泵630可将第二电压VSS(0V)降低至控制电压Vctrl(-0.4V)。
以下的说明在写入动作(write operation)时，控制MRAM存储单元510为第一储存状态且控制MRAM存储单元610为第二储存状态。再者，相同列上的其他存储单元也可以利用相同的方式来控制其状态，此处不再赘述。
如图6所示，MRAM存储单元510的端点A1接收第一电压VDD，端点B1接收第二电压VSS。并且，MRAM存储单元610的端点A2接收第二电压VSS，端点B2接收第一电压VDD。
当字线WL接收负电压值的控制电压Vctrl而开启开关晶体管Ms1、Ms2时，MRAM存储单元510内部产生电流I1由端点A1经过节点a1流至端点B1，使得MRAM存储单元510成为第一储存状态。再者，MRAM存储单元610内部产生电流I2由端点B2经过节点a2流至端点A2，使得MRAM存储单元610成为第二储存状态。
再者，在上述的偏压中，开关晶体管Ms的基体(body)连接至第一电压VDD。然而，本发明并不限定于此。在实际的运用上，可以在适当的时机将开关晶体管的基体(body)连接至其他电压(例如第四电压，且该第四电压相同于节点a的电压Va)。或者，在其他的实施例中，如果需要让开关晶体管Ms1符合安全工作区的规范(简称SOA规范)时，MRAM存储单元610端点A1所接收的电压可以稍微低于第一电压VDD。
由以上的说明可知，本发明提出一种利用负电压来操作的MRAM。MRAM中包括MRAM存储单元阵列，连接至字线WL。再者，MRAM存储单元410中包括开关晶体管Ms与储存元件420，且开关晶体管Ms为PMOS晶体管。
在写入动作时，提供负值的控制电压Vctrl至字线，并且选择性地将第一电压VDD与第二电压VSS提供至MRAM存储单元410的两端点A、B，即可控制MRAM存储单元410成为第一储存状态或者第二储存状态。其中，第一电压VDD大于第二电压VSS，且第二电压VSS大于控制电压Vctrl。
由于开关晶体管的尺寸降低，因此将可有效地提升MRAM的储存密度并降低MRAM的制造成本。
综上所述，虽然本发明已以实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视后附的权利要求书所界定者为准。
【符号说明】
110,210,310,410,510,610:MRAM存储单元
120,220,320,420,520,620:储存元件
122,422:固定层
124,424:阻绝层
126,426:自由层
330:电荷泵
630:负向电荷泵

Claims (15)

1.一种磁阻式随机存取存储器的存储单元，该存储单元包括：
PMOS晶体管，其中该PMOS晶体管的第一端连接至该存储单元的第一端点，该PMOS晶体管的控制端连接至该存储单元的第二端点；以及
储存元件，其中该储存元件的第一端连接至该PMOS晶体管的第二端，该储存元件的第二端连接至该存储单元的第三端点；
其中，在进行写入动作时，该存储单元的该第一端点接收第一电压，该存储单元的该第三端点接收第二电压，该存储单元的该第二端点接收控制电压，使得该存储单元成为第一储存状态；
其中，该第一电压大于该第二电压，该第二电压大于该控制电压。
2.如权利要求1所述的磁阻式随机存取存储器的存储单元，其中在进行该写入动作时，该存储单元的该第一端点接收该第二电压，该存储单元的该第三端点接收该第一电压，该存储单元的该第二端点接收该控制电压，使得该存储单元成为第二储存状态。
3.如权利要求2所述的磁阻式随机存取存储器的存储单元，其中该第一电压为正值电压，该第二电压为接地电压，该控制电压为负值电压。
4.如权利要求1所述的磁阻式随机存取存储器的存储单元，其中该储存元件包括堆叠的固定层、阻绝层与自由层，且该固定层连接至该PMOS晶体管的该第二端，该自由层连接至该存储单元的该第三端点。
5.如权利要求1所述的磁阻式随机存取存储器的存储单元，其中该储存元件包括堆叠的固定层、阻绝层与自由层，且该自由层连接至该PMOS晶体管的该第二端，该固定层连接至该存储单元的该第三端点。
6.如权利要求1所述的磁阻式随机存取存储器的存储单元，其中该PMOS晶体管的基体连接至该第一电压。
7.如权利要求1所述的磁阻式随机存取存储器的存储单元，其中该PMOS晶体管的基体连接至第四电压。
8.如权利要求1所述的磁阻式随机存取存储器的存储单元，其中利用负向电荷泵，将该第二电压降低至该控制电压。
9.一种磁阻式随机存取存储器的存储单元阵列，该存储单元阵列包括：
第一存储单元，包括第一PMOS晶体管与第一储存元件；以及
第二存储单元，包括第二PMOS晶体管与第二储存元件；
其中，该第一PMOS晶体管的第一端连接至该第一存储单元的第一端点，该第一PMOS晶体管的控制端连接至字线，该第一储存元件的第一端连接至该第一PMOS晶体管的第二端，该第一储存元件的第二端连接至该第一存储单元的第二端点；
其中，该第二PMOS晶体管的第一端连接至该第二存储单元的第一端点，该第二PMOS晶体管的控制端连接至该字线，该第二储存元件的第一端连接至该第二PMOS晶体管的第二端，该第二储存元件的第二端连接至该第二存储单元的第二端点；
其中，在进行写入动作时，该字线接收控制电压，该第一储存元件的两端接收第一电压差，该第二储存元件的两端接收第二电压差，使得该第一存储单元成为第一储存状态，且该第二存储单元成为第二储存状态。
10.如权利要求9所述的磁阻式随机存取存储器的存储单元阵列，其中在进行写入动作时，该第一存储单元的该第一端点接收第一电压，该第一存储单元的该第二端点接收第二电压，该第二存储单元的该第一端点接收该第二电压，该第二存储单元的该第二端点接收该第一电压，该第一电压大于该第二电压，且该第二电压大于该控制电压。
11.如权利要求10所述的磁阻式随机存取存储器的存储单元阵列，其中该第一电压为正值电压，该第二电压为接地电压，该控制电压为负值电压。
12.如权利要求10所述的磁阻式随机存取存储器的存储单元阵列，其中该第一储存元件包括堆叠的固定层、阻绝层与自由层，且该固定层连接至该第一PMOS晶体管的该第二端，该自由层连接至该第一存储单元的该第二端点。
13.如权利要求10所述的磁阻式随机存取存储器的存储单元阵列，其中该第一储存元件包括堆叠的固定层、阻绝层与自由层，且该自由层连接至该第一PMOS晶体管的该第二端，该固定层连接至该第一存储单元的该第二端点。
14.如权利要求10所述的磁阻式随机存取存储器的存储单元阵列，其中该第一PMOS晶体管的基体与该第二PMOS晶体管的基体皆连接至该第一电压。
15.如权利要求10所述的磁阻式随机存取存储器的存储单元阵列，其中利用负向电荷泵，将该第二电压降低至该控制电压。
CN202010272695.4A 2019-04-11 2020-04-09 磁阻式随机存取存储器的存储单元及存储单元阵列 Active CN111816229B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962832853P 2019-04-11 2019-04-11
US62/832,853 2019-04-11
US16/822,983 US11108395B2 (en) 2019-04-11 2020-03-18 Memory cell and memory cell array of magnetoresistive random access memory operated by negative voltage
US16/822,983 2020-03-18

Publications (2)

Publication Number Publication Date
CN111816229A true CN111816229A (zh) 2020-10-23
CN111816229B CN111816229B (zh) 2022-07-19

Family

ID=69960257

Family Applications (6)

Application Number Title Priority Date Filing Date
CN202010161590.1A Active CN111813170B (zh) 2019-04-11 2020-03-10 带差参考电路
CN202010270671.5A Active CN111817693B (zh) 2019-04-11 2020-04-08 电源开关电路及电压选择电路
CN202010272497.8A Active CN111817694B (zh) 2019-04-11 2020-04-09 电源开关电路
CN202010272689.9A Active CN111813373B (zh) 2019-04-11 2020-04-09 具有浮动栅极晶体管类型存储单元的随机码产生器
CN202010272695.4A Active CN111816229B (zh) 2019-04-11 2020-04-09 磁阻式随机存取存储器的存储单元及存储单元阵列
CN202010272494.4A Active CN111816235B (zh) 2019-04-11 2020-04-09 随机比特单元

Family Applications Before (4)

Application Number Title Priority Date Filing Date
CN202010161590.1A Active CN111813170B (zh) 2019-04-11 2020-03-10 带差参考电路
CN202010270671.5A Active CN111817693B (zh) 2019-04-11 2020-04-08 电源开关电路及电压选择电路
CN202010272497.8A Active CN111817694B (zh) 2019-04-11 2020-04-09 电源开关电路
CN202010272689.9A Active CN111813373B (zh) 2019-04-11 2020-04-09 具有浮动栅极晶体管类型存储单元的随机码产生器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202010272494.4A Active CN111816235B (zh) 2019-04-11 2020-04-09 随机比特单元

Country Status (4)

Country Link
US (6) US10924112B2 (zh)
EP (1) EP3723092A3 (zh)
CN (6) CN111813170B (zh)
TW (6) TWI710876B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10924112B2 (en) * 2019-04-11 2021-02-16 Ememory Technology Inc. Bandgap reference circuit
TWI776377B (zh) * 2021-01-28 2022-09-01 日商鎧俠股份有限公司 半導體記憶裝置及其製造方法
US11830827B2 (en) * 2021-08-30 2023-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor memory devices with dielectric fin structures
US12394479B2 (en) * 2022-07-12 2025-08-19 Ememory Technology Inc. PMOS voltage selection circuit with an auxiliary selection circuit to prevent a floating output
CN115240597B (zh) 2022-09-20 2023-01-10 惠科股份有限公司 像素电路、显示面板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201528266A (zh) * 2013-09-20 2015-07-16 Univ Tohoku 存儲電路
US9548096B1 (en) * 2015-08-26 2017-01-17 Qualcomm Incorporated Reverse complement magnetic tunnel junction (MTJ) bit cells employing shared source lines, and related methods
US9577009B1 (en) * 2015-11-13 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with PMOS access transistor
US20170338405A1 (en) * 2016-05-18 2017-11-23 Tokyo Electron Limited Methods for additive formation of a stt mram stack

Family Cites Families (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1214246B (it) * 1987-05-27 1990-01-10 Sgs Microelettronica Spa Dispositivo di memoria non volatile ad elevato numero di cicli di modifica.
JP2685966B2 (ja) * 1990-06-22 1997-12-08 株式会社東芝 不揮発性半導体記憶装置
JP3406468B2 (ja) * 1996-11-29 2003-05-12 東光株式会社 定電圧発生回路
KR100224673B1 (ko) * 1996-12-13 1999-10-15 윤종용 불휘발성 강유전체 메모리장치 및 그의 구동방법
CN1234173C (zh) * 2002-05-23 2005-12-28 科统科技股份有限公司 两晶体管的静态随机存取存储单元的操作方法
US6677808B1 (en) * 2002-08-16 2004-01-13 National Semiconductor Corporation CMOS adjustable bandgap reference with low power and low voltage performance
US6958643B2 (en) * 2003-07-16 2005-10-25 Analog Microelectrics, Inc. Folded cascode bandgap reference voltage circuit
WO2005057628A2 (en) * 2003-12-08 2005-06-23 University Of South Florida A method and apparatus for reducing leakage in integrated circuits
US7209392B2 (en) 2004-07-20 2007-04-24 Ememory Technology Inc. Single poly non-volatile memory
US7430137B2 (en) * 2004-09-09 2008-09-30 Actel Corporation Non-volatile memory cells in a field programmable gate array
KR20060045199A (ko) * 2004-11-12 2006-05-17 삼성전자주식회사 전압원 선택회로
JP2006311507A (ja) * 2005-03-28 2006-11-09 Matsushita Electric Ind Co Ltd 電源スイッチ回路
US7288964B2 (en) 2005-08-12 2007-10-30 Ememory Technology Inc. Voltage selective circuit of power source
KR100735010B1 (ko) * 2005-09-08 2007-07-03 삼성전자주식회사 플래시 메모리 장치 및 그것을 위한 전압 발생회로
US7236048B1 (en) * 2005-11-22 2007-06-26 National Semiconductor Corporation Self-regulating process-error trimmable PTAT current source
JP4958434B2 (ja) * 2005-12-22 2012-06-20 オンセミコンダクター・トレーディング・リミテッド 電圧選択回路
US7768059B2 (en) 2006-06-26 2010-08-03 Ememory Technology Inc. Nonvolatile single-poly memory device
US7746154B2 (en) * 2006-09-27 2010-06-29 Atmel Corporation Multi-voltage multiplexer system
WO2008050375A1 (fr) * 2006-09-29 2008-05-02 Fujitsu Limited Circuit de polarisation
JP4863844B2 (ja) * 2006-11-08 2012-01-25 セイコーインスツル株式会社 電圧切替回路
US7495500B2 (en) * 2006-12-31 2009-02-24 Sandisk 3D Llc Method for using a multiple polarity reversible charge pump circuit
US7834679B2 (en) * 2007-02-06 2010-11-16 Panasonic Corporation Semiconductor switch
CN101114525B (zh) * 2007-09-10 2010-07-21 友达光电股份有限公司 移位寄存器阵列
KR101286241B1 (ko) 2007-11-26 2013-07-15 삼성전자주식회사 최대 전압 선택회로
US7968926B2 (en) * 2007-12-19 2011-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Logic non-volatile memory cell with improved data retention ability
US8022746B1 (en) * 2008-02-07 2011-09-20 National Semiconductor Corporation Bootstrap circuit for H-bridge structure utilizing N-channel high-side fets
KR101488166B1 (ko) * 2008-03-26 2015-02-02 삼성전자주식회사 정적 메모리 장치 및 라이트 어시시트 기능을 구비하는에스램
TWI359342B (en) * 2008-04-25 2012-03-01 Univ Nat Taiwan Reference voltage circuit and voltage stabilizing/
CN101752881B (zh) * 2008-12-16 2012-05-02 台达电子工业股份有限公司 具有低功耗的不间断电源供应器
CN101872642A (zh) * 2009-04-23 2010-10-27 无锡华润上华半导体有限公司 随机存储器的存储读取方法
US8077508B1 (en) 2009-08-19 2011-12-13 Grandis, Inc. Dynamic multistate memory write driver
JP2011138579A (ja) * 2009-12-28 2011-07-14 Toshiba Corp 不揮発性半導体記憶装置
DE102010007771B4 (de) * 2010-02-12 2011-09-22 Texas Instruments Deutschland Gmbh Elektronische Vorrichtung und Verfahren zum Erzeugen einer krümmungskompensierten Bandabstandsreferenzspannung
JP5607963B2 (ja) * 2010-03-19 2014-10-15 スパンション エルエルシー 基準電圧回路および半導体集積回路
CN102201733A (zh) * 2010-03-25 2011-09-28 昆山锐芯微电子有限公司 电荷泵电路
US8279693B2 (en) * 2010-04-09 2012-10-02 Qualcomm Incorporated Programmable tracking circuit for tracking semiconductor memory read current
US8217705B2 (en) * 2010-05-06 2012-07-10 Micron Technology, Inc. Voltage switching in a memory device
CN101840243A (zh) 2010-05-28 2010-09-22 上海宏力半导体制造有限公司 Cmos带隙基准电压产生电路
US8258853B2 (en) * 2010-06-14 2012-09-04 Ememory Technology Inc. Power switch circuit for tracing a higher supply voltage without a voltage drop
US8861720B2 (en) * 2010-07-28 2014-10-14 The Ritsumeikan Trust Tamper-resistant memory integrated circuit and encryption circuit using same
CN102130492B (zh) * 2010-07-31 2015-05-27 华为技术有限公司 电源选择装置和方法
US8644055B2 (en) 2010-12-09 2014-02-04 Infineon Technologies Ag Nonvolatile memory with enhanced efficiency to address asymetric NVM cells
JP4995360B1 (ja) * 2011-01-20 2012-08-08 パナソニック株式会社 不揮発性ラッチ回路および不揮発性フリップフロップ回路
EP2495872B1 (en) * 2011-03-01 2017-05-03 OCT Circuit Technologies International Limited Two-stage class AB operational amplifier
US8619459B1 (en) * 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US8665638B2 (en) * 2011-07-11 2014-03-04 Qualcomm Incorporated MRAM sensing with magnetically annealed reference cell
US8531229B2 (en) * 2012-01-31 2013-09-10 Macronix International Co., Ltd. Level shifting circuit
JP6125850B2 (ja) * 2012-02-09 2017-05-10 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US8941167B2 (en) 2012-03-08 2015-01-27 Ememory Technology Inc. Erasable programmable single-ploy nonvolatile memory
JP2013192110A (ja) * 2012-03-14 2013-09-26 Mitsumi Electric Co Ltd バイアス電圧生成回路及び差動回路
KR20140008745A (ko) * 2012-07-11 2014-01-22 삼성전자주식회사 자기 메모리 장치
US9214465B2 (en) * 2012-07-24 2015-12-15 Flashsilicon Incorporation Structures and operational methods of non-volatile dynamic random access memory devices
KR102038041B1 (ko) * 2012-08-31 2019-11-26 에스케이하이닉스 주식회사 전원 선택 회로
CN104521146B (zh) * 2012-09-06 2017-09-22 松下知识产权经营株式会社 半导体集成电路
US8867186B2 (en) * 2012-09-27 2014-10-21 Intersil Americas LLC Low power analog switch circuits that provide over-voltage, under-voltage and power-off protection, and related methods and systems
KR20140107948A (ko) * 2013-02-28 2014-09-05 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 프로세서와 시스템
US9170282B2 (en) * 2013-05-16 2015-10-27 Arm Limited Controlling voltage generation and voltage comparison
JP2015026998A (ja) * 2013-07-26 2015-02-05 株式会社東芝 マルチコンテキストコンフィグレーションメモリ
KR20150019480A (ko) * 2013-08-14 2015-02-25 에스케이하이닉스 주식회사 전자 장치
CN103532375B (zh) * 2013-09-22 2015-09-30 南京芯耐特半导体有限公司 升压式电荷泵
KR102131746B1 (ko) * 2013-09-27 2020-07-08 인텔 코포레이션 Stt-mram 사이즈와 쓰기 오류율을 최적화하기 위한 장치 및 방법
CN104765405B (zh) * 2014-01-02 2017-09-05 意法半导体研发(深圳)有限公司 温度和工艺补偿的电流基准电路
US20150221356A1 (en) * 2014-02-04 2015-08-06 Infineon Technologies Ag Nonvolatile memory with enhanced efficiency to address asymetric nvm cells
US9634559B2 (en) * 2014-02-07 2017-04-25 The Hong Kong University Of Science And Technology Charge pumping apparatus for low voltage and high efficiency operation
KR102212750B1 (ko) * 2014-07-23 2021-02-05 삼성전자주식회사 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 데이터 독출 방법
US9489999B2 (en) * 2014-11-26 2016-11-08 Qualcomm Incorporated Magnetic tunnel junction resistance comparison based physical unclonable function
JP6929776B2 (ja) * 2014-12-24 2021-09-01 イントリンシツク・イー・デー・ベー・ベー 物理的複製不可能関数からの暗号鍵生成
US9734881B2 (en) * 2015-02-02 2017-08-15 Globalfoundries Singapore Pte. Ltd. High sensing margin magnetic resistive memory device in which a memory cell read and write select transistors to provide different read and write paths
CN204496327U (zh) * 2015-03-10 2015-07-22 遵义师范学院 一种低失调带隙基准电路
EP4212983A1 (en) * 2015-05-08 2023-07-19 STMicroelectronics S.r.l. Circuit arrangement for the generation of a bandgap reference voltage
US9646669B2 (en) * 2015-08-17 2017-05-09 Avago Technologies General Ip (Singapore) Pte. Ltd. Programming memory elements using two phase boost
US9589658B1 (en) * 2015-08-18 2017-03-07 Globalfoundries Inc. Disturb free bitcell and array
US10181357B2 (en) * 2015-08-18 2019-01-15 Ememory Technology Inc. Code generating apparatus and one time programming block
JP6543133B2 (ja) * 2015-08-19 2019-07-10 株式会社東芝 電力供給装置及びその制御方法
US9620176B2 (en) * 2015-09-10 2017-04-11 Ememory Technology Inc. One-time programmable memory array having small chip area
US9496314B1 (en) * 2015-09-14 2016-11-15 Qualcomm Incorporated Shared source line magnetic tunnel junction (MTJ) bit cells employing uniform MTJ connection patterns for reduced area
US9582021B1 (en) * 2015-11-20 2017-02-28 Texas Instruments Deutschland Gmbh Bandgap reference circuit with curvature compensation
TWI591964B (zh) * 2016-01-11 2017-07-11 瑞昱半導體股份有限公司 電壓選擇電路
US9847133B2 (en) * 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation
US9613714B1 (en) 2016-01-19 2017-04-04 Ememory Technology Inc. One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method
US9966141B2 (en) * 2016-02-19 2018-05-08 Nscore, Inc. Nonvolatile memory cell employing hot carrier effect for data storage
US9520173B1 (en) * 2016-02-29 2016-12-13 Freescale Semiconductor, Inc. Magnetic random access memory (MRAM) and method of operation
US10020268B2 (en) * 2016-04-13 2018-07-10 Ememory Technology Inc. Random number generator device and control method thereof
KR20170133072A (ko) * 2016-05-25 2017-12-05 삼성전자주식회사 저항성 메모리 장치 및 이를 포함하는 집적 회로
US9898030B2 (en) * 2016-07-12 2018-02-20 Stmicroelectronics International N.V. Fractional bandgap reference voltage generator
US10019236B2 (en) * 2016-08-11 2018-07-10 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM-based true random number generator
US10222817B1 (en) * 2017-09-29 2019-03-05 Cavium, Llc Method and circuit for low voltage current-mode bandgap
US10122538B2 (en) 2016-10-12 2018-11-06 Ememory Technology Inc. Antifuse physically unclonable function unit and associated control method
KR102519458B1 (ko) * 2016-11-01 2023-04-11 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 동작 방법
US10103733B1 (en) * 2016-11-21 2018-10-16 National Technology & Engineering Solutions Of Sandia, Llc Integrated circuit physically unclonable function
JP6782614B2 (ja) * 2016-11-21 2020-11-11 ラピスセミコンダクタ株式会社 出力回路及び液晶表示装置のデータドライバ
US10325647B2 (en) * 2016-12-21 2019-06-18 Imec Vzw Non-volatile SRAM cell using resistive memory elements
CN206461708U (zh) * 2016-12-30 2017-09-01 格科微电子（上海）有限公司 Adc动态逻辑翻转电路、字线电压选择电路及存储单元电路
JP6836917B2 (ja) * 2017-01-24 2021-03-03 シナプティクス・ジャパン合同会社 電圧生成回路
US9842638B1 (en) * 2017-01-25 2017-12-12 Qualcomm Incorporated Dynamically controlling voltage for access operations to magneto-resistive random access memory (MRAM) bit cells to account for process variations
TWI634408B (zh) * 2017-01-26 2018-09-01 群聯電子股份有限公司 參考電壓產生電路、記憶體儲存裝置及參考電壓產生方法
KR102245385B1 (ko) * 2017-03-28 2021-04-27 에스케이하이닉스 주식회사 자기 소자를 포함하는 lut, 이를 포함하는 fpga 및 기술 매핑 방법
JP6349008B1 (ja) * 2017-04-13 2018-06-27 力旺電子股▲ふん▼有限公司eMemory Technology Inc. 乱数発生装置及びその制御方法
US10090309B1 (en) 2017-04-27 2018-10-02 Ememory Technology Inc. Nonvolatile memory cell capable of improving program performance
TWI672576B (zh) * 2017-05-02 2019-09-21 立積電子股份有限公司 帶差參考電路、電壓產生器及其電壓控制方法
KR102311490B1 (ko) * 2017-05-26 2021-10-13 에스케이하이닉스 주식회사 입력 버퍼 회로를 포함하는 메모리 장치 및 메모리 시스템
US10281502B2 (en) * 2017-05-31 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Maximum voltage selection circuit
US10103626B1 (en) * 2017-07-12 2018-10-16 Qualcomm Incorporated Digital power multiplexor
KR102347178B1 (ko) * 2017-07-19 2022-01-04 삼성전자주식회사 기준 전압 회로를 포함하는 단말 장치
US10228715B2 (en) * 2017-07-20 2019-03-12 Intrinsix Corp. Self-starting bandgap reference devices and methods thereof
US10915464B2 (en) 2017-09-12 2021-02-09 Ememory Technology Inc. Security system using random number bit string
US10523194B2 (en) * 2017-09-27 2019-12-31 Apple Inc. Low leakage power switch
US10061340B1 (en) * 2018-01-24 2018-08-28 Invecas, Inc. Bandgap reference voltage generator
US10446213B1 (en) * 2018-05-16 2019-10-15 Everspin Technologies, Inc. Bitline control in differential magnetic memory
US11133039B2 (en) * 2018-10-12 2021-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Power switch control in a memory device
US10924112B2 (en) * 2019-04-11 2021-02-16 Ememory Technology Inc. Bandgap reference circuit
US12205663B2 (en) * 2019-07-09 2025-01-21 Arm Limited Regulated negative charge pump circuitry and methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201528266A (zh) * 2013-09-20 2015-07-16 Univ Tohoku 存儲電路
US9548096B1 (en) * 2015-08-26 2017-01-17 Qualcomm Incorporated Reverse complement magnetic tunnel junction (MTJ) bit cells employing shared source lines, and related methods
US9577009B1 (en) * 2015-11-13 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with PMOS access transistor
US20170338405A1 (en) * 2016-05-18 2017-11-23 Tokyo Electron Limited Methods for additive formation of a stt mram stack

Also Published As

Publication number Publication date
US20200326742A1 (en) 2020-10-15
TW202038040A (zh) 2020-10-16
CN111817693B (zh) 2024-02-20
CN111817694B (zh) 2023-11-21
TW202038082A (zh) 2020-10-16
US20200327917A1 (en) 2020-10-15
TWI726674B (zh) 2021-05-01
CN111813373A (zh) 2020-10-23
US10693461B1 (en) 2020-06-23
TWI704759B (zh) 2020-09-11
US20200327945A1 (en) 2020-10-15
CN111816235A (zh) 2020-10-23
TWI710876B (zh) 2020-11-21
CN111817693A (zh) 2020-10-23
TWI749515B (zh) 2021-12-11
CN111813170B (zh) 2022-02-18
US20200327946A1 (en) 2020-10-15
TWI776134B (zh) 2022-09-01
TWI724857B (zh) 2021-04-11
US11108395B2 (en) 2021-08-31
US11101798B2 (en) 2021-08-24
CN111813373B (zh) 2024-02-06
TW202038224A (zh) 2020-10-16
US10790821B1 (en) 2020-09-29
EP3723092A2 (en) 2020-10-14
CN111816229B (zh) 2022-07-19
US20200328742A1 (en) 2020-10-15
TW202042228A (zh) 2020-11-16
US10924112B2 (en) 2021-02-16
TW202038546A (zh) 2020-10-16
EP3723092A3 (en) 2020-12-16
CN111813170A (zh) 2020-10-23
CN111816235B (zh) 2022-07-29
US10985758B2 (en) 2021-04-20
CN111817694A (zh) 2020-10-23
TW202038228A (zh) 2020-10-16

Similar Documents

Publication Publication Date Title
CN111816229B (zh) 磁阻式随机存取存储器的存储单元及存储单元阵列
US8243498B2 (en) Semiconductor integrated circuit
JP4133149B2 (ja) 半導体記憶装置
JP5597169B2 (ja) 半導体集積回路、プロセッサ
US8077501B2 (en) Differential read and write architecture
CN102148055B (zh) 使用自旋mos晶体管的非易失性存储器电路
TWI720641B (zh) 記憶體裝置及讀取記憶體裝置的方法
US9653137B2 (en) STT-MRAM bitcell for embedded flash applications
US9230641B2 (en) Fast read speed memory device
EP3671749A1 (en) Stt-assisted sot-mram bit cell
US8059480B2 (en) Semiconductor memory device
US8861263B2 (en) Semiconductor memory device
US8077508B1 (en) Dynamic multistate memory write driver
CN102150214A (zh) 用于基于电阻的存储器应用的存储器装置
CN113129964A (zh) 存储器件及其操作方法
US10373663B2 (en) Non-volatile memory circuit
US11837288B2 (en) Memory device
CN112863575B (zh) 具有磁性隧道结的非易失寄存器
CN102568579B (zh) 对地址不对称nvm单元具有增强的效率的非易失性存储器
US11538512B2 (en) Memory device that executes a read operation based on a self-reference scheme
JP6333832B2 (ja) 記憶回路
CN114649016A (zh) 磁阻式随机存取存储器
JP2014154189A (ja) 抵抗変化型メモリカウンタベース読み出し回路
JP2013125568A (ja) 抵抗変化型メモリ読み出し回路
KR101691715B1 (ko) 자기 저항 메모리 장치의 감지 회로 및 이에 있어서 감지 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant