CN116027841A

CN116027841A - 一种带隙基准电压源电路

Info

Publication number: CN116027841A
Application number: CN202310172508.9A
Authority: CN
Inventors: 于兴宝
Original assignee: Xi'an Zhongying Electronic Co ltd
Current assignee: Xi'an Zhongying Electronic Co ltd
Priority date: 2023-02-27
Filing date: 2023-02-27
Publication date: 2023-04-28

Abstract

本发明公开了一种带隙基准电压源电路，包括：运算放大器、第一电阻、第二电阻、第三电阻、PMOS管以及一个BJT管。所述运算放大器的正极输入端耦接第二电阻的第二端，所述运算放大器的负极输入端耦接第二电阻的第一端，所述运算放大器的输出端耦接PMOS管的栅极；所述PMOS管的源极耦接电源电压VDD，漏极耦接所述带隙基准电压源电路的输出端；第三电阻的第二端耦接所述PMOS管的漏极，第三电阻的第一端耦接第二电阻的第二端；第二电阻的第一端耦接第一电阻的第二端；第一电阻的第一端耦接所述BJT管的发射极；所述BJT管的基极与集电极耦接并接地。

Description

一种带隙基准电压源电路

技术领域

本发明涉及基准电压源电路领域，尤其涉及一种带隙基准电压源电路。

背景技术

传统的带隙基准电压源结构中通常具有至少两个双极型晶体管，且其中的运算放大器采用的是折叠式共源共栅结构。这样的架构存在不少缺点：

首先，传统的带隙基准电压源中的两个双极型晶体管涉及两路电流，折叠式共源共栅结构中需要三路电流，造成功耗较大。

其次，运算放大器采用折叠式共源共栅结构会造成运算放大器的输入等效失调电压较大，并进而造成带隙基准电压源的输出基准电压精度较差。

再次，传统的带隙基准电压源结构中的两个双极型晶体管以及折叠式共源共栅结构占用芯片面积较大。

因此，亟需一种功耗低、面积小、精度高的带隙基准电压源结构。

发明内容

为了解决现有技术中的技术问题，本发明提供了一种新型的带隙基准电压源电路结构，适用于片上系统中低功耗、高精度、低成本的基准电压源的产生。

本发明的带隙基准电压源电路包括：

运算放大器、第一电阻、第二电阻、第三电阻、PMOS管以及一个BJT管；

所述运算放大器的正极输入端耦接第二电阻的第二端，所述运算放大器的负极输入端耦接第二电阻的第一端，所述运算放大器的输出端耦接PMOS管的栅极；

所述PMOS管的源极耦接电源电压VDD，漏极耦接所述带隙基准电压源电路的输出端；

第三电阻的第二端耦接所述PMOS管的漏极，第三电阻的第一端耦接第二电阻的第二端；

第二电阻的第一端耦接第一电阻的第二端；

第一电阻的第一端耦接所述BJT管的发射极；

所述BJT管的基极与集电极耦接并接地。

在一个实施例中，所述运算放大器采用套筒式共源共栅结构实现。

在一个实施例中，所述运算放大器内的输入对管均工作在亚阈值区，所述输入对管的比例设计为1:N。

在一个实施例中，第二电阻的两端的压差Vptat＝mV_T·lnN，其中m为所述亚阈值区的斜率因子，V_T为热电势。

在一个实施例中，m的值在1到2之间。

在一个实施例中，所述带隙基准电压源电路的输出端的输出基准电压VBG的表达式为：

其中，V_BE(Q1)为所述BJT管的基极与发射极之间的电压差，R4为第一电阻的电阻值，R5为第二电阻的电阻值，R6为第三电阻的电阻值，Vos为所述运算放大器的输入等效失调电压，

为所述输入等效失调电压被放大出现在所述输出端的放大倍数。

在一个实施例中，所述运算放大器的输入等效失调电压的值被减小以及所述放大倍数被减小，以提高所述输出基准电压VBG的精度。

在一个实施例中，所述带隙基准电压源电路仅包括一个所述BJT管。

在一个实施例中，至少第一电阻的存在允许所述运算放大器采用套筒式共源共栅结构。

在一个实施例中，所述BJT管为PNP型。

本发明具有以下有益效果：

本发明的带隙基准电压源结构只需要一个BJT管，并且运算放大器可使用简单的套筒式共源共栅结构，相比于传统结构功耗明显降低，面积大幅减小，并且输出电压精度更高。

附图说明

本发明的以上发明内容以及下面的具体实施方式在结合附图阅读时会得到更好的理解。需要说明的是，附图仅作为所请求保护的发明的示例。在附图中，相同的附图标记代表相同或类似的元素。

图1示出一种传统的带隙基准电压源结构示意图；

图2示出传统的带隙基准电压源中的运算放大器结构示意图；

图3示出根据本发明一实施例的带隙基准电压源结构示意图；以及

图4示出根据本发明一实施例的带隙基准电压源中的运算放大器结构示意图。

具体实施方式

以下由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。虽然本发明的描述将结合优选实施例一起介绍，但这并不代表此发明的特征仅限于该实施方式。恰恰相反，结合实施方式作发明介绍的目的是为了覆盖基于本发明的权利要求而有可能延伸出的其它选择或改造。为了提供对本发明的深度了解，以下描述中将包含许多具体的细节。本发明也可以不使用这些细节实施。此外，为了避免混乱或模糊本发明的重点，有些具体细节将在描述中被省略。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“耦接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

能理解的是，虽然在此可使用用语“第一”、“第二”、“第三”等来叙述各种元器件、组件、区域、层和/或部分，这些元器件、组件、区域、层和/或部分不应被这些用语限定，且这些用语仅是用来区别不同的元器件、组件、区域、层和/或部分。

图1示出一种传统的带隙基准电压源结构示意图。该带隙基准电压源电路由两个BJT管(双极型晶体管)Q1、Q2，电阻R1、R2、R3(其中R2＝R3)，PMOS管(PD)，以及运算放大器(OP)100组成。

VA、VB点利用运算放大器(OP)100嵌位至相同的电压，则电阻R1两端的压差为Vptat＝V_T·lnN，其中，V_T为热电势，N为Q1与Q2的比例，因此流过R1、R3的电

其中，V_BE(Q1)为Q1的基极与发射极之间的电压差。由于VA、VB点电压为BJT管Q1的基极与发射极之间的电压差(常温下通常只有0.6V左右)，因此传统的运算放大器(OP)100需采用折叠式共源共栅结构，如图2所示。

然而，传统的带隙基准电压源架构存在以下几个缺点：

首先，传统的带隙基准电压源需要Q1、Q2两路电流，以及折叠式共源共栅结构的运算放大器(OP)中需要P0、P3、P4三路电流，因此功耗较大。

其次，考虑运算放大器(OP)的输入等效失调电压Vos对输出电压VBG的贡献，式(1)变为：

Vos会被放大(1+R2/R1)倍出现在输出端VBG：

而折叠式共源共栅结构的运算放大器(OP)100中有P1与P2，P3与P4，N1与N2三对管子会贡献输入等效失调电压Vos。因此，ΔV_BG较大，VBG精度较差。

再次，该传统架构因为需要Q1、Q2两个BJT管，以及需使用折叠式共源共栅结构的运算放大器(OP)，因此占用芯片面积较大。

为了解决传统带隙基准电压源架构所带来的问题，本发明提供了一种新型的针对片上带隙基准电压源电路结构，与传统结构中需要两个BJT管(双极型晶体管)不同，本发明的带隙基准电压源结构只需要一个BJT管，该结构具有功耗低、面积小、精度高等优点。

图3示出根据本发明一实施例的带隙基准电压源结构示意图。该带隙基准电压源电路只需要1个BJT管(双极型晶体管)(Q1)，运算放大器(OP)300的输入对管N1和N2工作在亚阈值区，输入对管的比例设计为1:N。图3中的运算放大器(OP)300可以使用简单的套筒式共源共栅结构来实现，如图4所示。

具体而言，本发明的带隙基准电压源包括仅一个BJT管(Q1)301、运算放大器(OP)300、第一电阻(R4)302、第二电阻(R5)303、第三电阻(R6)304以及PMOS管(PD)305。

运算放大器(OP)300的正极输入端耦接第二电阻(R5)303的第二端，所述运算放大器(OP)300的负极输入端耦接第二电阻(R5)303的第一端，运算放大器(OP)300的输出端耦接PMOS管(PD)305的栅极。

PMOS管(PD)305的源极耦接电源电压VDD，漏极耦接带隙基准电压源电路的输出端VBG。

第三电阻(R6)304的第二端耦接PMOS管(PD)305的漏极，第三电阻(R6)304的第一端耦接第二电阻(R5)303的第二端。

第二电阻(R5)303的第一端耦接第一电阻(R4)302的第二端。

第一电阻(R4)302的第一端耦接BJT管的发射极。

BJT管(Q1)301的基极与集电极耦接并接地，发射极与第一电阻(R4)302的第一端耦接。

在一个实施例中，该BJT管(Q1)301为PNP型。

图4示出根据本发明一实施例的运算放大器(OP)300的电路图。如图4所示，本发明的运算放大器300采用套筒式共源共栅结构来实现。

本发明的带隙基准电压源设计思路以及工作原理如下：第一电阻(R4)302将运算放大器(OP)300的VA、VB点电压抬高，使得运算放大器(OP)300可以使用简单的套筒式共源共栅结构。运算放大器(OP)300的输入对管N1、N2(如图4所示)均工作在亚阈值区，两个管子的比例设计为1:N。因为亚阈值区漏源电流Ids和栅源电压Vgs成指数关系，所以第二电阻(R5)303两端的压差Vptat＝mV_T·lnN，其中m为亚阈值区斜率因子，m通常在1到2之间；V_T为热电势；N为运算放大器的输入对管的比例。因此流过第二电阻(R5)303的电流为

输出基准电压VBG的表达式为：

其中，V_BE(Q1)为BJT管(Q1)301的基极与发射极之间的电压差，m为运算放大器(OP)300的输入对管工作在亚阈值区的亚阈值区斜率因子，m通常在1到2之间；V_T为热电势，N为运算放大器(OP)300的输入对管的比例。R4为第一电阻302的电阻值，R5为第二电阻303的电阻值，R6为第三电阻304的电阻值。

本发明的带隙基准电压源结构具有如下优势：

首先，本发明的带隙基准电压源只需要Q1一路电流，套筒式共源共栅结构OP中只需要N0一路电流，因此该结构功耗较小。

其次，考虑OP的输入等效失调电压Vos对输出电压VBG的贡献，式(4)变为：

Vos会被放大

倍出现在输出端VBG，即

如果要产生与传统结构相同的VBG电压，对比式(4)和式(1)，由于mV_T·lnN＞V_T·lnN，(其中1<m<2)，所以

对比式(6)和式(3)，本发明结构的Vos放大倍数小于传统架构，因此ΔV_BG也更小，VBG精度更高。

此外，不但本发明结构的Vos放大倍数小于传统架构，使得ΔV_BG更小，而且本发明的Vos也比传统架构要小，这是由于本发明的带隙基准电压源的新型结构可以允许使用简单的套筒式共源共栅结构来实现运算放大器，而该套筒式共源共栅结构运算放大器中只有两对管子(参见图4的N1与N2、P3与P4)会贡献输入等效失调电压Vos(传统的带隙基准电压源架构中的运算放大器贡献输入等效失调电压Vos的有三对管子，分别是图2中的P1与P2，P3与P4，N1与N2)，因此，输入等效失调电压Vos相对于传统的带隙基准电压源中运算放大器的输入等效失调电压Vos要小。

因此，本发明的带隙基准电压源输出基准电压VBG的误差ΔV_BG相比传统结构会小很多，即VBG精度高很多。

再次，本发明的带隙基准电压源结构因为仅需要Q1一个BJT管，并且运算放大器OP可使用简单的套筒式共源共栅结构，因此面积相比传统架构大幅减小，成本也大幅降低。

上文已对基本概念做了描述，显然，对于本领域技术人员来说，上述发明披露仅仅作为示例，而并不构成对本申请的限定。虽然此处并没有明确说明，本领域技术人员可能会对本申请进行各种修改、改进和修正。该类修改、改进和修正在本申请中被建议，所以该类修改、改进、修正仍属于本申请示范实施例的精神和范围。

同时，本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此，应强调并注意的是，本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一替代性实施例”并不一定是指同一实施例。此外，本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。

同理，应当注意的是，为了简化本申请披露的表述，从而帮助对一个或多个发明实施例的理解，前文对本申请实施例的描述中，有时会将多种特征归并至一个实施例、附图或对其的描述中。但是，这种披露方法并不意味着本申请对象所需要的特征比权利要求中提及的特征多。实际上，实施例的特征要少于上述披露的单个实施例的全部特征。

这里采用的术语和表述方式只是用于描述，本发明并不应局限于这些术语和表述。使用这些术语和表述并不意味着排除任何示意和描述(或其中部分)的等效特征，应认识到可能存在的各种修改也应包含在权利要求范围内。其他修改、变化和替换也可能存在。相应的，权利要求应视为覆盖所有这些等效物。

同样，需要指出的是，虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可做出各种等效的变化或替换，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。

Claims

1.一种带隙基准电压源电路，其特征在于，包括：

第二电阻的第一端耦接第一电阻的第二端；

第一电阻的第一端耦接所述BJT管的发射极；

所述BJT管的基极与集电极耦接并接地。

2.如权利要求1所述的带隙基准电压源电路，其特征在于，所述运算放大器采用套筒式共源共栅结构实现。

3.如权利要求2所述的带隙基准电压源电路，其特征在于，所述运算放大器内的输入对管均工作在亚阈值区，所述输入对管的比例设计为1:N。

4.如权利要求3所述的带隙基准电压源电路，其特征在于，第二电阻的两端的压差Vptat＝mV_T·lnN，其中m为所述亚阈值区的斜率因子，V_T为热电势。

5.如权利要求4所述的带隙基准电压源电路，其特征在于，m的值在1到2之间。

6.如权利要求5所述的带隙基准电压源电路，其特征在于，所述带隙基准电压源电路的输出端的输出基准电压VBG的表达式为：

7.如权利要求6所述的带隙基准电压源电路，其特征在于，所述运算放大器的输入等效失调电压的值被减小以及所述输入等效失调电压被放大出现在所述输出端的放大倍数被减小，以提高所述输出基准电压VBG的精度。

8.如权利要求1所述的带隙基准电压源电路，其特征在于，所述带隙基准电压源电路仅包括一个所述BJT管。

9.如权利要求1所述的带隙基准电压源电路，其特征在于，至少所述第一电阻的存在允许所述运算放大器采用套筒式共源共栅结构。

10.如权利要求1所述的带隙基准电压源电路，其特征在于，所述BJT管为PNP型。