[go: up one dir, main page]

CN111817694A - 电源开关电路 - Google Patents

电源开关电路 Download PDF

Info

Publication number
CN111817694A
CN111817694A CN202010272497.8A CN202010272497A CN111817694A CN 111817694 A CN111817694 A CN 111817694A CN 202010272497 A CN202010272497 A CN 202010272497A CN 111817694 A CN111817694 A CN 111817694A
Authority
CN
China
Prior art keywords
transistor
terminal
voltage
control unit
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010272497.8A
Other languages
English (en)
Other versions
CN111817694B (zh
Inventor
张家福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of CN111817694A publication Critical patent/CN111817694A/zh
Application granted granted Critical
Publication of CN111817694B publication Critical patent/CN111817694B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/267—Current mirrors using both bipolar and field-effect technology
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Electronic Switches (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Control Of Electrical Variables (AREA)
  • Dc-Dc Converters (AREA)
  • Hall/Mr Elements (AREA)
  • Amplifiers (AREA)
  • Non-Volatile Memory (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明公开了一种电源开关电路，电源开关电路包括电压选择单元、第一电压移位电路、第二电压移位电路、第一晶体管、第二晶体管及漏电控制单元。电压选择单元输出第一可变电压及第二可变电压中较大的一者以作为操作电压。第一电压移位电路根据第一输入信号输出第一控制信号。第二电压移位电路根据第二输入信号输出第二控制信号。第一晶体管根据第一控制信号输出第一可变电压。第二晶体管根据第二控制信号输出第二可变电压。漏电控制单元根据操作电压在第一漏电控制单元的第一端及第二端之间建立电性连接。

Description

电源开关电路
技术领域
本发明是有关于一种电源开关电路，特别是一种能够减少漏电流的电源开关电路。
背景技术
由于电子电路的功能日益复杂，电子电路常需要不同的电压来执行不同的操作。举例来说，非挥发性内存电路除了需要使用系统电压来执行读取操作，也需要使用较高的电压来执行写入操作。在此情况下，常会利用电源开关电路来及时切换操作所需的电压。
在现有技术中，电源开关电路常设计成能够将最高的输入电压作为输出电压来输出。然而，用来执行写入操作的高电压常是由电荷泵所产生，而电荷泵在将电压提升至目标电位的过程则需要花费不少时间。因此，倘若在电荷泵的升压过程中，电源开关电路所接收到的输入电压刚好处在接近的电位，电源开关电路就会陷入不稳定的状态，并产生可观的漏电流。
发明内容
本发明的一实施例提供一种电源开关电路。电源开关电路包括输出端、电压选择单元、第一电压移位电路、第二电压移位电路、第一晶体管、第二晶体管及第一漏电控制单元。
输出端输出输出电压。电压选择单元接收第一可变电压及第二可变电压，并输出第一可变电压及第二可变电压中较大的一者以作为操作电压。
第一电压移位电路耦接于电压选择单元，并根据第一输入信号输出第一控制信号。第二电压移位电路耦接于所述电压选择单元，并根据第二输入信号输出第二控制信号。
第一晶体管具有第一端、第二端及控制端，第一晶体管的第一端接收第一可变电压，第一晶体管的第二端耦接于电源开关电路的输出端，而第一晶体管的控制端耦接于第一电压移位电路以接收第一控制信号。
第二晶体管具有第一端、第二端及控制端，第二晶体管的第一端接收第二可变电压，第二晶体管的第二端耦接于电源开关电路的输出端，而第二晶体管的控制端耦接于第二电压移位电路以接收第二控制信号。
第一漏电控制单元具有第一端、第二端及控制端，第一漏电控制单元的第一端耦接于第一晶体管的第一端及/或第二晶体管的第一端，第一漏电控制单元的第二端耦接于第二晶体管的控制端，而第一漏电控制单元的控制端用以接收操作电压。第一漏电控制单元根据操作电压在第一漏电控制单元的第一端及第二端之间建立电性连接。
附图说明
图1是本发明一实施例的电源开关电路的示意图。
图2是本发明另一实施例的电源开关电路的示意图。
图3是本发明另一实施例的电源开关电路的示意图。
图4是本发明另一实施例的电源开关电路的示意图。
图5是本发明另一实施例的电源开关电路的示意图。
其中，附图标记说明如下：
100、100’、200、300、400:电源开关电路
110:电压选择单元
120、130:电压移位电路
140、140’、240、340、440:漏电控制单元
OUT:输出端
M1A、M2A、M3A、M4A、M5A、M5A’、M6B、M5C、M6C、M7D:晶体管
P1、P2、P3、P4:P型晶体管
N1、N2、N3、N4:N型晶体管
VV1、VV2:可变电压
VS:系统电压
VOP:操作电压
Vout:输出电压
SIGIN1、SIGIN2:输入信号
SIGctrl1、SIGctrl2:控制信号
SIGIN1C、SIGIN2C:互补输入信号
SIGLC:漏电控制信号
具体实施方式
图1是本发明一实施例的电源开关电路100的示意图。电源开关电路100包括输出端OUT、电压选择单元110、第一电压移位电路120、第二电压移位电路130、第一晶体管M1A、第二晶体管M2A及第一漏电控制单元140。
电压选择单元110可接收第一可变电压VV1及第二可变电压VV2，并可输出第一可变电压VV1及第二可变电压VV2之中较大的一者以作为操作电压VOP。
在图1中，电压选择单元110可包括输出端、第三晶体管M3A及第四晶体管M4A。电压选择单元110的输出端可输出操作电压VOP。第三晶体管M3A具有第一端、第二端及控制端，第三晶体管M3A的第一端可接收第一可变电压VV1，第三晶体管M3A的第二端可耦接于电压选择单元110的输出端，而第三晶体管M3A的控制端可接收第二可变电压VV2。第四晶体管M4A具有第一端、第二端及控制端，第四晶体管M4A的第一端可接收第二可变电压VV2，第四晶体管M4A的第二端可耦接于电压选择单元110的输出端，而第四晶体管M4A的控制端可接收第一可变电压VV1。
此外，在图1中，第三晶体管M3A及第四晶体管M4A可以是P型晶体管。在此情况下，当第一可变电压VV1大于第二可变电压VV2时，第三晶体管M3A会被导通，而第四晶体管M4A会被截止。此时，电压选择单元110将会自其输出端输出第一可变电压VV1以作为操作电压VOP。然而，若第二可变电压VV2大于第一可变电压VV1，则第三晶体管M3A会被截止，而第四晶体管M4A会被导通。此时，电压选择单元110将会自其输出端输出第二可变电压VV2以作为操作电压VOP。
第一电压移位电路120可耦接于电压选择单元110，并可根据第一输入信号SIGIN1输出第一控制信号SIGctrl1。相似地，第二电压移位电路130可耦接于电压选择单元110，并可根据第二输入信号SIGIN2输出第二控制信号SIGctrl2。
在图1中，第一电压移位电路120及第二电压移位电路130可具有相同的结构。举例来说，第一电压移位电路120可包括P型晶体管P1、P2及N型晶体管N1、N2。P型晶体管P1具有第一端、第二端及控制端，P型晶体管P1的第一端可耦接至电压选择单元110以接收操作电压VOP，而P型晶体管P1的第二端可输出第一控制信号SIGctrl1。P型晶体管P2具有第一端、第二端及控制端，P型晶体管P2的第一端可耦接至电压选择单元110以接收操作电压VOP，P型晶体管P2的第二端可耦接至P型晶体管P1的控制端，而P型晶体管P2的控制端可耦接至P型晶体管P1的第二端。N型晶体管N1具有第一端、第二端及控制端，N型晶体管N1的第一端可耦接至P型晶体管P1的第二端，而N型晶体管N1的第二端可接收系统电压VS，而N型晶体管N1的控制端可接收与第一输入信号SIGIN1互补的第一互补输入信号SIGIN1C。N型晶体管N2具有第一端、第二端及控制端，N型晶体管N2的第一端可耦接至P型晶体管P2的第二端，N型晶体管N2的第二端可接收系统电压VS，而N型晶体管N2的控制端可接收第一输入信号SIGIN1。
相似地，第二电压移位电路130可包括P型晶体管P3、P4及N型晶体管N3、N4。在此情况下，N型晶体管N4的控制端可接收第二输入信号SIGIN2，而N型晶体管N3的控制端可接收与第二输入信号SIGIN2互补的第二互补输入信号SIGIN2C。此外，P型晶体管P3的第二端可输出第二控制信号SIGctrl2。然而，在有些其他实施例中，第一电压位移电路120及第二电压位移电路130也可以利用其他的结构来实作。
在图1中，第一晶体管M1A具有第一端、第二端及控制端，第一晶体管M1A的第一端可接收第一可变电压VV1，第一晶体管M1A的第二端可耦接至电源开关电路100的输出端OUT，而第一晶体管M1A的控制端可耦接至第一电压移位电路120以接收第一控制信号SIGctrl1。第二晶体管M2A具有第一端、第二端及控制端，第二晶体管M2A的第一端可接收第二可变电压VV2，第二晶体管M2A的第二端可耦接至电源开关电路100的输出端OUT，而第二晶体管M2A的控制端可耦接至第二电压移位电路130以接收第二控制信号SIGctrl2。在图1中，第一晶体管M1A及第二晶体管M2A可以是P型晶体管。
此外，在有些实施例中，输入信号SIGIN1及SIGIN2可以是互补的信号，因此第一晶体管M1A及第二晶体管M2A中每次只会有一个晶体管被导通并输出第二可变电压VV2或第一可变电压VV1。举例来说，当利用电源开关电路100输出第二可变电压VV2时，第一输入信号SIGIN1可处在系统中的工作电压，例如但不限于是第二可变电压VV2，而第二输入信号SIGIN2可处在小于第二可变电压VV2的系统电压VS。在此情况下，第一控制信号SIGctrl1可以被第一电压移位电路120提升至操作电压VOP，而第二输入信号SIGIN2则可以维持在系统电压VS。如此一来，第一晶体管M1A将会被截止，第二晶体管M2A则将被导通，而电源开关电路100将会经由输出端OUT输出第二可变电压VV2以作为输出电压Vout。
在有些实施例中，电源开关电路100可以输出第一可变电压VV1及第二可变电压VV2以作为输出电压Vout来执行内存单元的读取操作及写入操作。然而，在有些实施例中，电源开关电路100也可以应用在其他的领域以提供所述系统所需的输出电压Vout。
再者，在有些实施例中，第一可变电压VV1可以由电荷泵产生，而第二可变电压VV2可以是系统中既有的工作电压。在此情况下，当电荷泵被失能时，第一可变电压VV1可能会小于第二可变电压VV2。然而，在电荷泵被致能后，第一可变电压VV1就会逐渐升高，并自小于第二可变电压VV2变成大于第二可变电压VV2。
因此，在第一可变电压VV1达到目标的电位之前，第一可变电压VV1可能会在一段时间内与第二可变电压VV2处在实质上相同的电位。在此情况下，电压选择单元110所产生的操作电压VOP会比第二可变电压VV2还要小一个第四晶体管M4A的临界电压。如此一来，当欲使电源开关电路100输出第一可变电压VV1时，第一输入信号SIGIN1将会处在系统电压VS而第二输入信号SIGIN2则会处在系统的工作电压，例如但不限于是第二可变电压VV2，而对应地，第一控制信号SIGctrl1会保持在系统电压VS，而第二控制信号SIGctrl2则会被提升至操作电压VOP。然而，若操作电压VOP为第二可变电压VV2减去第四晶体管M4A的临界电压，则操作电压VOP也会小于第一可变电压VV1。因此，第二晶体管M2A可能无法如预期般被截止，而第一晶体管M1A及第二晶体管M2A可能会被同时导通，导致在沿着第一晶体管M1A的第一端，并经过第一晶体管M1A及第二晶体管M2A至第二晶体管M2A的第一端的路径上产生可观的漏电流。此外，这股漏电流可能会对电荷泵造成很大的负担，使得电荷泵无法进一步提升第一可变电压VV1。如此一来，第一可变电压VV1就可能无法达到目标电位，造成操作失败。
在有些实施例中，第一漏电控制单元140可以用来减少前述的漏电流。在图1中，第一漏电控制单元140具有第一端、第二端及控制端，第一漏电控制单元140的第一端可耦接至第二晶体管M2A的第一端，第一漏电控制单元140的第二端可耦接至第二晶体管M2A的控制端，而第一漏电控制单元140的控制端可接收操作电压VOP。第一漏电控制单元140可以根据操作电压VOP在第一漏电控制单元140的第一端及第二端之间建立电性连接。
举例来说，当第一可变电压VV1与第二可变电压VV2相同时，第一漏电控制单元140可以在第一漏电控制单元140的第一端及第二端之间建立电性连接。因此，当欲使电源开关电路100输出第一可变电压VV1而操作电压VOP却小于第二可变电压VV2时，第一漏电控制单元140就将第二晶体管M2A的控制端的电压提升至第二可变电压VV2，使得第二晶体管M2A可以被确实截止以减少漏电流。
在图1中，第一漏电控制单元140可包括第五晶体管M5A。第五晶体管M5A具有第一端、第二端及控制端，第五晶体管M5A的第一端可耦接至第一漏电控制单元140的第一端，第五晶体管M5A的第二端可耦接至第一漏电控制单元140的第二端，而第五晶体管M5A的控制端可耦接至第一漏电控制单元140的控制端。此外，第五晶体管M5A可以是P型晶体管。
在此情况下，当第二控制信号SIGctrl2被提升到操作电压VOP，而操作电压VOP小于第二可变电压VV2时，第五晶体管M5A就会被导通。如此一来，第二晶体管M2A的控制端的电压就会通过第五晶体管M5A而被拉升至第二可变电压VV2，使得第二晶体管M2A能够被截止。
由于第五晶体管M5A是用来提升第二晶体管M2A的控制端的电压，而无须产生大电流，因此第五晶体管M5A的尺寸可以小于第一晶体管M1A的尺寸，亦可小于第二晶体管M2A的尺寸。如此一来，第一漏电控制单元140仅需要很小的额外电路面积，就可以减少在第一可变电压VV1的升压过程中所产生的漏电流。
图2是本发明另一实施例的电源开关电路100’的示意图。电源开关电路100’与电源开关电路100具有相似的结构并且可根据相似的原理操作。然而，电源开关电路100’可另包括第二漏电控制单元140’。第二漏电控制单元140’可具有第一端、第二端及控制端，第二漏电控制单元140’的第一端可耦接于第一晶体管M1A的第一端，第二漏电控制单元140’的第二端可耦接于第一晶体管M1A的控制端，而第二漏电控制单元140’的控制端可接收操作电压VOP。第二漏电控制单元140’可以根据操作电压VOP在第二漏电控制单元140’的第一端及第二端之间建立电性连接。
第二漏电控制单元140’与第一漏电控制单元140可具有相似的结构，并且可以根据相同的原理操作以减少漏电流产生。举例来说。第二漏电控制单元140’可以包括晶体管M5A’。晶体管M5A’具有第一端、第二端及控制端，晶体管M5A’的第一端可耦接于第二漏电控制单元140’的第一端，晶体管M5A’的第二端可耦接于第二漏电控制单元140’的第二端，而晶体管M5A’的控制端可耦接于第二漏电控制单元140’的控制端。此外，晶体管M5A’可以是P型晶体管。在此情况下，当欲透过控制信号SIGctrl1来截止第一晶体管M1A，而控制信号SIGctrl1却因为操作电压VOP未被提高到足以将第一晶体管M1A确实导通时，第二漏电控制单元140’就会被导通以提升第一晶体管M1A的控制端的电压。如此一来，第一晶体管M1A就可以被确实截止，以减少漏电流产生。
图3是本发明另一实施例的电源开关电路200的示意图。电源开关电路200及电源开关电路100具有相似的结构，并且可以根据相似的原理操作。然而，第一漏电控制单元240还可包括第六晶体管M6B。第六晶体管M6B具有第一端、第二端及控制端，第六晶体管M6B的第一端可耦接于第一晶体管M1A的第一端，第六晶体管M6B的第二端可耦接于第一漏电控制单元240的第二端，而第六晶体管M6B的控制端可耦接于第一漏电控制单元240的控制端。此外，第六晶体管M6B可以是P型晶体管。
在此情况下，当第二控制信号SIGctrl2被提升至操作电压VOP，而操作电压VOP却小于第二可变电压VV2及第一可变电压VV1时，第五晶体管M5A及第六晶体管M6B都会被导通。如此一来，第二晶体管M2A的控制端的电压就会透过第五晶体管M5A及第六晶体管M6B而被提升至第二可变电压VV2或第一可变电压VV1，使得第二晶体管M2A可以被确实截止。
由于第六晶体管M6B是用来提升第二晶体管M2A的控制端的电压，而无须产生大电流，因此晶体管M6B的尺寸可以小于第一晶体管M1A及第二第晶体M2A的尺寸。
在有些实施例中，如果第六晶体管M6B就足以有效减少漏电流，则也可以将第五晶体管M5A省略。
此外，在有些实施例中，电源开关电路200还可包括与第一漏电控制单元240具有相同结构的第二漏电控制单元。第二漏电控制单元可耦接至第一晶体管M1A的第一端及控制端，并且可以由操作电压VOP来控制。因此，当欲透过控制信号SIGctrl1来截止第一晶体管M1A，而控制信号SIGctrl1的电压却不足以截止第一晶体管M1A时，第二漏电控制单元就会被导通以提升第一晶体管M1A的控制端的电压。如此一来，第一晶体管M1A就可以被截止以减少漏电流产生。
再者，在有些实施例中，当透过电源开关电路200输出第二可变电压VV2以作为输出电压Vout时，第六晶体管M6B可能会产生漏电流。举例来说，当第一输入信号SIGIN1是在第二可变电压VV2而第二输入信号SIGIN2是在系统电压VS时，第一控制信号SIGCctrl1会被提升至操作电压VOP，而第二控制信号SIGCctrl2会维持在系统电压VS。因此第一晶体管M1A应所述要被截止，而第二晶体管M2A应所述要被导通以输出第二可变电压VV2作为输出电压Vout。然而，在此情况下，当第一可变电压VV1与第二可变电压VV2实质上相等时，操作电压VOP就会比第一可变电压VV1小一个第四晶体管M4A的临界电压，使得第六晶体管M6B可能会被导通。如此一来，自第六晶体管M6B的第一端经由第二电压移位电路130中的N型晶体管N3到接地端的路径上就可能会产生漏电流。由于漏电流会造成电荷泵的负担，因此可能会使得电荷泵无法进一步推升第一可变电压VV1。为避免此漏电流的产生，在有些实施例中，电源开关电路200还可包括另一晶体管。
图4是本发明另一实施例的电源开关电路300的示意图。电源开关电路300及电源开关电路100可具有相似的结构并可根据相似的原理操作。然而，第一漏电控制单元340可包括第五晶体管M5C及第六晶体管M6C。
第五晶体管M5C具有第一端、第二端及控制端，第五晶体管M5C的第一端可耦接于第一晶体管M1A的第一端，而第五晶体管M5C的控制端可接收漏电控制信号SIGLC。第六晶体管M6C具有第一端、第二端及控制端，第六晶体管M6C的第一端可耦接于第五晶体管M5A的第二端，第六晶体管M6C的第二端可耦接于第一漏电控制单元340的第二端，而第六晶体管M6C的控制端可耦接至第一漏电控制单元340的控制端。此外，第五晶体管M5C及第六晶体管M6C可以是P型晶体管，而第五晶体管M5C的基体端可与第六晶体管M6C的基体端相耦接。
在有些实施例中，漏电控制信号SIGLC可以根据第一输入信号SIGIN1产生。举例来说，漏电控制信号SIGLC可以实质上与第一输入信号SIGIN1相同。在此情况下，当第一输入信号SIGIN1处在第二可变电压VV2，而第二输入信号SIGIN2处在系统电压VS时，第五晶体管M5C将会被截止。如此一来，就可以减少电源开关电路200在输出第二可变电压VV2时，第六晶体管M6C所产生的漏电流。
再者，在有些实施例中，第五晶体管M5C及第六晶体管M6C的尺寸可以小于第一晶体管M1A及第二晶体管M2A的尺寸。
此外，在有些实施例中，电源开关电路300还可包与第一漏电控制单元340具有相同结构的第二漏电控制单元以减少第一晶体管M1A所产生的漏电流。在此情况下，第二漏电控制单元可耦接至第一晶体管M2A的第一端及第一晶体管M1A的控制端，并且可以由操作电压VOP来控制。
图5是本发明一实施例的电源开关电路400的示意图。电源开关电路400及电源开关电路300具有相似的结构，并且可根据相似的原理操作。然而，第一漏电控制单元440可另包括第七晶体管M7D。
第七晶体管M7D具有第一端、第二端及控制端，第七晶体管M7D的第一端耦接于第二晶体管M2A的第一端，第七晶体管M7D的第二端可耦接于第一漏电控制单元440的第二端，而第七晶体管M7D的控制端可耦接至第一漏电控制单元440的控制端。也就是说，如同电源开关电路100中的第五晶体管M5A，第七晶体管M7D也可以用来减少电源开关电路400的漏电流。在此情况下，第七晶体管M7D可以是P型晶体管，且第七晶体管M7D的尺寸可小于第一晶体管M1A及第二晶体管M2A的尺寸。
此外，在有些实施例中，电源开关电路400还可包括与第一漏电控制单元440具有相同结构的第二漏电控制单元以减少第一晶体管M1A所产生的漏电流。在此情况下，第二漏电控制单元可耦接至第一晶体管M1A的控制端、第一晶体管M1A的第一端及第二晶体管M2A的第一端，并且可以由操作电压VOP来控制。
综上所述，本发明的实施例所提供的电源开关电路可以利用漏电控制单元来减少漏电流，因此让电荷泵能够顺利地将电压抬升到目标电压。此外，由于漏电控制单元主要是用来调整输出电压之晶体管的控制端电压，因此漏电控制单元无须产生大电流，而可以利用尺寸较小的晶体管来实作以减少所需整体电路所需的面积。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包括在本发明的保护范围之内。

Claims (20)

1.一种电源开关电路，其特征在于，包括：
输出端，用以输出输出电压；
电压选择单元，用以接收第一可变电压及第二可变电压，及输出所述第一可变电压及所述第二可变电压中较大的一者以作为操作电压；
第一电压移位电路，耦接于所述电压选择单元，及用以根据第一输入信号输出第一控制信号；
第二电压移位电路，耦接于所述电压选择单元，及用以根据第二输入信号输出第二控制信号；
第一晶体管，具有用以接收所述第一可变电压的第一端，接于所述电源开关电路的所述输出端的第二端耦，及耦接于所述第一电压移位电路以接收所述第一控制信号的控制端；
第二晶体管，具有用以接收所述第二可变电压的第一端，耦接于所述电源开关电路的所述输出端的第二端，及耦接于所述第二电压移位电路以接收所述第二控制信号的控制端；及
第一漏电控制单元，具有第一端、第二端及控制端，第一漏电控制单元的所述第一端耦接于所述第一晶体管的所述第一端及/或所述第二晶体管的所述第一端，第一漏电控制单元的第二端耦接于所述第二晶体管的所述控制端，及第一漏电控制单元的控制端用以接收所述操作电压，所述第一漏电控制单元用以根据所述操作电压在所述第一漏电控制单元的所述第一端及所述第二端之间建立电性连接。
2.如权利要求1所述的电源开关电路，其特征在于：
所述第一可变电压是由电荷泵产生；及
在所述电荷泵致能后，所述第一可变电压自小于所述第二可变电压逐渐升高至大于所述第二可变电压。
3.如权利要求2所述的电源开关电路，其特征在于：
所述第一漏电控制单元是在所述第一可变电压实质上与所述第二可变电压相等时建立所述电性连接。
4.如权利要求1所述的电源开关电路，其特征在于所述第一晶体管及所述第二晶体管是P型晶体管。
5.如权利要求1所述的电源开关电路，其特征在于所述电压选择单元包括：输出端，用以输出所述操作电压；
第三晶体管，具有用以接收所述第一可变电压的第一端，耦接于所述电压选择单元的所述输出端的第二端，及用以接收所述第二可变电压的控制端；及
第四晶体管，具有用以接收所述第二可变电压的第一端，耦接于所述电压选择单元的所述输出端的第二端，及用以接收所述第一可变电压的控制端。
6.如权利要求5所述的电源开关电路，其特征在于所述第三晶体管及所述第四晶体管是P型晶体管。
7.如权利要求1所述的电源开关电路，其特征在于所述第一漏电控制单元包括：
第五晶体管，具有耦接于所述第一漏电控制单元的所述第一端的第一端，耦接于所述第一漏电控制单元的所述第二端的第二端，及耦接于所述第一漏电控制单元的所述控制端的控制端。
8.如权利要求7所述的电源开关电路，其特征在于所述第五晶体管是P型晶体管。
9.如权利要求7所述的电源开关电路，其特征在于所述第五晶体管的尺寸小于所述第一晶体管的尺寸，且所述第五晶体管的尺寸小于所述第二晶体管的尺寸。
10.如权利要求7所述的电源开关电路，其特征在于：
所述第五晶体管的所述第一端是耦接于所述第二晶体管的所述第一端；及
所述第一漏电控制单元另包括第六晶体管，具有耦接于所述第一晶体管的所述第一端的第一端，耦接于所述第一漏电控制单元的所述第二端的第二端，及耦接于所述第一漏电控制单元的所述控制端的控制端。
11.如权利要求10所述的电源开关电路，其特征在于所述第六晶体管是P型晶体管。
12.如权利要求10所述的电源开关电路，其特征在于所述第五晶体管及所述第六晶体管的尺寸皆小于所述第一晶体管及所述第二晶体管的尺寸。
13.如权利要求1所述的电源开关电路，其特征在于所述第一漏电控制单元包括：
一第五晶体管，具有一第一端耦接于所述第一漏电控制单元的所述第一端，一第二端，及一控制端用以接收一漏电控制信号；及
一第六晶体管，具有一第一端耦接于所述第五晶体管的所述第二端，一第二端耦接于所述第一漏电控制单元的所述第二端，及一控制端耦接于所述第一漏电控制单元的所述控制端。
14.如权利要求13所述的电源开关电路，其特征在于所述第五晶体管及所述第六晶体管是P型晶体管。
15.如权利要求13所述的电源开关电路，其特征在于所述第五晶体管及所述第六晶体管的尺寸皆小于所述第一晶体管及所述第二晶体管的尺寸。
16.如权利要求13所述的电源开关电路，其特征在于所述第一漏电控制单元另包括：
一第七晶体管，具有一第一端耦接于所述第二晶体管的所述第一端，一第二端耦接于所述第一漏电控制单元的所述第二端，及一控制端耦接于所述第一漏电控制单元的所述控制端。
17.如权利要求16所述的电源开关电路，其特征在于所述第七晶体管是P型晶体管。
18.如权利要求17所述的电源开关电路，其特征在于所述第七晶体管的尺寸小于所述第一晶体管的尺寸，及所述第七晶体管的尺寸小于所述第二晶体管的尺寸。
19.如权利要求1所述的电源开关电路，其特征在于所述第一电压移位电路包括：
一第一P型晶体管，具有一第一端耦接于所述电压选择单元以接收所述操作电压，一第二端用以输出所述第一控制信号，及一控制端；
一第二P型晶体管，具有一第一端耦接于所述电压选择单元以接收所述操作电压，一第二端耦接于所述第一P型晶体管的所述控制端，及一控制端耦接于所述第一P型晶体管的所述第二端；
一第一N型晶体管，具有一第一端耦接于所述第一P型晶体管的所述第二端，一第二端用以接收一系统电压，及一控制端用以接收与所述第一输入信号互补的一互补输入信号；及
一第二N型晶体管，具有一第一端耦接于所述第二P型晶体管的所述第二端，一第二端用以接收所述系统电压，及一控制端用以接收所述第一输入信号。
20.如权利要求1所述的电源开关电路，其特征在于，另包括一第二漏电控制单元，具有一第一端耦接于所述第一晶体管的所述第一端及/或所述第二晶体管的所述第一端，一第二端耦接于所述第一晶体管的所述控制端，及一控制端用以接收所述操作电压，其中所述第二漏电控制单元用以根据所述操作电压在所述第二漏电控制单元的所述第一端及所述第二端之间建立一电性连接。
CN202010272497.8A 2019-04-11 2020-04-09 电源开关电路 Active CN111817694B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962832853P 2019-04-11 2019-04-11
US62/832,853 2019-04-11
US16/807,169 2020-03-03
US16/807,169 US10693461B1 (en) 2019-04-11 2020-03-03 Power switch circuit capable of reducing leakage current

Publications (2)

Publication Number Publication Date
CN111817694A true CN111817694A (zh) 2020-10-23
CN111817694B CN111817694B (zh) 2023-11-21

Family

ID=69960257

Family Applications (6)

Application Number Title Priority Date Filing Date
CN202010161590.1A Active CN111813170B (zh) 2019-04-11 2020-03-10 带差参考电路
CN202010270671.5A Active CN111817693B (zh) 2019-04-11 2020-04-08 电源开关电路及电压选择电路
CN202010272497.8A Active CN111817694B (zh) 2019-04-11 2020-04-09 电源开关电路
CN202010272689.9A Active CN111813373B (zh) 2019-04-11 2020-04-09 具有浮动栅极晶体管类型存储单元的随机码产生器
CN202010272695.4A Active CN111816229B (zh) 2019-04-11 2020-04-09 磁阻式随机存取存储器的存储单元及存储单元阵列
CN202010272494.4A Active CN111816235B (zh) 2019-04-11 2020-04-09 随机比特单元

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN202010161590.1A Active CN111813170B (zh) 2019-04-11 2020-03-10 带差参考电路
CN202010270671.5A Active CN111817693B (zh) 2019-04-11 2020-04-08 电源开关电路及电压选择电路

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN202010272689.9A Active CN111813373B (zh) 2019-04-11 2020-04-09 具有浮动栅极晶体管类型存储单元的随机码产生器
CN202010272695.4A Active CN111816229B (zh) 2019-04-11 2020-04-09 磁阻式随机存取存储器的存储单元及存储单元阵列
CN202010272494.4A Active CN111816235B (zh) 2019-04-11 2020-04-09 随机比特单元

Country Status (4)

Country Link
US (6) US10924112B2 (zh)
EP (1) EP3723092A3 (zh)
CN (6) CN111813170B (zh)
TW (6) TWI710876B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10924112B2 (en) * 2019-04-11 2021-02-16 Ememory Technology Inc. Bandgap reference circuit
TWI776377B (zh) * 2021-01-28 2022-09-01 日商鎧俠股份有限公司 半導體記憶裝置及其製造方法
US11830827B2 (en) * 2021-08-30 2023-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor memory devices with dielectric fin structures
US12394479B2 (en) * 2022-07-12 2025-08-19 Ememory Technology Inc. PMOS voltage selection circuit with an auxiliary selection circuit to prevent a floating output
CN115240597B (zh) 2022-09-20 2023-01-10 惠科股份有限公司 像素电路、显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101617472A (zh) * 2006-12-31 2009-12-30 桑迪士克3D公司 多重极性可逆式电荷泵电路和有关方法
US8022746B1 (en) * 2008-02-07 2011-09-20 National Semiconductor Corporation Bootstrap circuit for H-bridge structure utilizing N-channel high-side fets
CN102201733A (zh) * 2010-03-25 2011-09-28 昆山锐芯微电子有限公司 电荷泵电路
US20130194020A1 (en) * 2012-01-31 2013-08-01 Macronix International Co., Ltd. Level shifting circuit
US20150229207A1 (en) * 2014-02-07 2015-08-13 The Hong Kong University Of Science And Technology Charge pumping apparatus for low voltage and high efficiency operation

Family Cites Families (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1214246B (it) * 1987-05-27 1990-01-10 Sgs Microelettronica Spa Dispositivo di memoria non volatile ad elevato numero di cicli di modifica.
JP2685966B2 (ja) * 1990-06-22 1997-12-08 株式会社東芝 不揮発性半導体記憶装置
JP3406468B2 (ja) * 1996-11-29 2003-05-12 東光株式会社 定電圧発生回路
KR100224673B1 (ko) * 1996-12-13 1999-10-15 윤종용 불휘발성 강유전체 메모리장치 및 그의 구동방법
CN1234173C (zh) * 2002-05-23 2005-12-28 科统科技股份有限公司 两晶体管的静态随机存取存储单元的操作方法
US6677808B1 (en) * 2002-08-16 2004-01-13 National Semiconductor Corporation CMOS adjustable bandgap reference with low power and low voltage performance
US6958643B2 (en) * 2003-07-16 2005-10-25 Analog Microelectrics, Inc. Folded cascode bandgap reference voltage circuit
WO2005057628A2 (en) * 2003-12-08 2005-06-23 University Of South Florida A method and apparatus for reducing leakage in integrated circuits
US7209392B2 (en) 2004-07-20 2007-04-24 Ememory Technology Inc. Single poly non-volatile memory
US7430137B2 (en) * 2004-09-09 2008-09-30 Actel Corporation Non-volatile memory cells in a field programmable gate array
KR20060045199A (ko) * 2004-11-12 2006-05-17 삼성전자주식회사 전압원 선택회로
JP2006311507A (ja) * 2005-03-28 2006-11-09 Matsushita Electric Ind Co Ltd 電源スイッチ回路
US7288964B2 (en) 2005-08-12 2007-10-30 Ememory Technology Inc. Voltage selective circuit of power source
KR100735010B1 (ko) * 2005-09-08 2007-07-03 삼성전자주식회사 플래시 메모리 장치 및 그것을 위한 전압 발생회로
US7236048B1 (en) * 2005-11-22 2007-06-26 National Semiconductor Corporation Self-regulating process-error trimmable PTAT current source
JP4958434B2 (ja) * 2005-12-22 2012-06-20 オンセミコンダクター・トレーディング・リミテッド 電圧選択回路
US7768059B2 (en) 2006-06-26 2010-08-03 Ememory Technology Inc. Nonvolatile single-poly memory device
US7746154B2 (en) * 2006-09-27 2010-06-29 Atmel Corporation Multi-voltage multiplexer system
WO2008050375A1 (fr) * 2006-09-29 2008-05-02 Fujitsu Limited Circuit de polarisation
JP4863844B2 (ja) * 2006-11-08 2012-01-25 セイコーインスツル株式会社 電圧切替回路
US7834679B2 (en) * 2007-02-06 2010-11-16 Panasonic Corporation Semiconductor switch
CN101114525B (zh) * 2007-09-10 2010-07-21 友达光电股份有限公司 移位寄存器阵列
KR101286241B1 (ko) 2007-11-26 2013-07-15 삼성전자주식회사 최대 전압 선택회로
US7968926B2 (en) * 2007-12-19 2011-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Logic non-volatile memory cell with improved data retention ability
KR101488166B1 (ko) * 2008-03-26 2015-02-02 삼성전자주식회사 정적 메모리 장치 및 라이트 어시시트 기능을 구비하는에스램
TWI359342B (en) * 2008-04-25 2012-03-01 Univ Nat Taiwan Reference voltage circuit and voltage stabilizing/
CN101752881B (zh) * 2008-12-16 2012-05-02 台达电子工业股份有限公司 具有低功耗的不间断电源供应器
CN101872642A (zh) * 2009-04-23 2010-10-27 无锡华润上华半导体有限公司 随机存储器的存储读取方法
US8077508B1 (en) 2009-08-19 2011-12-13 Grandis, Inc. Dynamic multistate memory write driver
JP2011138579A (ja) * 2009-12-28 2011-07-14 Toshiba Corp 不揮発性半導体記憶装置
DE102010007771B4 (de) * 2010-02-12 2011-09-22 Texas Instruments Deutschland Gmbh Elektronische Vorrichtung und Verfahren zum Erzeugen einer krümmungskompensierten Bandabstandsreferenzspannung
JP5607963B2 (ja) * 2010-03-19 2014-10-15 スパンション エルエルシー 基準電圧回路および半導体集積回路
US8279693B2 (en) * 2010-04-09 2012-10-02 Qualcomm Incorporated Programmable tracking circuit for tracking semiconductor memory read current
US8217705B2 (en) * 2010-05-06 2012-07-10 Micron Technology, Inc. Voltage switching in a memory device
CN101840243A (zh) 2010-05-28 2010-09-22 上海宏力半导体制造有限公司 Cmos带隙基准电压产生电路
US8258853B2 (en) * 2010-06-14 2012-09-04 Ememory Technology Inc. Power switch circuit for tracing a higher supply voltage without a voltage drop
US8861720B2 (en) * 2010-07-28 2014-10-14 The Ritsumeikan Trust Tamper-resistant memory integrated circuit and encryption circuit using same
CN102130492B (zh) * 2010-07-31 2015-05-27 华为技术有限公司 电源选择装置和方法
US8644055B2 (en) 2010-12-09 2014-02-04 Infineon Technologies Ag Nonvolatile memory with enhanced efficiency to address asymetric NVM cells
JP4995360B1 (ja) * 2011-01-20 2012-08-08 パナソニック株式会社 不揮発性ラッチ回路および不揮発性フリップフロップ回路
EP2495872B1 (en) * 2011-03-01 2017-05-03 OCT Circuit Technologies International Limited Two-stage class AB operational amplifier
US8619459B1 (en) * 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US8665638B2 (en) * 2011-07-11 2014-03-04 Qualcomm Incorporated MRAM sensing with magnetically annealed reference cell
JP6125850B2 (ja) * 2012-02-09 2017-05-10 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US8941167B2 (en) 2012-03-08 2015-01-27 Ememory Technology Inc. Erasable programmable single-ploy nonvolatile memory
JP2013192110A (ja) * 2012-03-14 2013-09-26 Mitsumi Electric Co Ltd バイアス電圧生成回路及び差動回路
KR20140008745A (ko) * 2012-07-11 2014-01-22 삼성전자주식회사 자기 메모리 장치
US9214465B2 (en) * 2012-07-24 2015-12-15 Flashsilicon Incorporation Structures and operational methods of non-volatile dynamic random access memory devices
KR102038041B1 (ko) * 2012-08-31 2019-11-26 에스케이하이닉스 주식회사 전원 선택 회로
CN104521146B (zh) * 2012-09-06 2017-09-22 松下知识产权经营株式会社 半导体集成电路
US8867186B2 (en) * 2012-09-27 2014-10-21 Intersil Americas LLC Low power analog switch circuits that provide over-voltage, under-voltage and power-off protection, and related methods and systems
KR20140107948A (ko) * 2013-02-28 2014-09-05 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 프로세서와 시스템
US9170282B2 (en) * 2013-05-16 2015-10-27 Arm Limited Controlling voltage generation and voltage comparison
JP2015026998A (ja) * 2013-07-26 2015-02-05 株式会社東芝 マルチコンテキストコンフィグレーションメモリ
KR20150019480A (ko) * 2013-08-14 2015-02-25 에스케이하이닉스 주식회사 전자 장치
KR102274368B1 (ko) 2013-09-20 2021-07-06 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 기억 회로
CN103532375B (zh) * 2013-09-22 2015-09-30 南京芯耐特半导体有限公司 升压式电荷泵
KR102131746B1 (ko) * 2013-09-27 2020-07-08 인텔 코포레이션 Stt-mram 사이즈와 쓰기 오류율을 최적화하기 위한 장치 및 방법
CN104765405B (zh) * 2014-01-02 2017-09-05 意法半导体研发(深圳)有限公司 温度和工艺补偿的电流基准电路
US20150221356A1 (en) * 2014-02-04 2015-08-06 Infineon Technologies Ag Nonvolatile memory with enhanced efficiency to address asymetric nvm cells
KR102212750B1 (ko) * 2014-07-23 2021-02-05 삼성전자주식회사 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 데이터 독출 방법
US9489999B2 (en) * 2014-11-26 2016-11-08 Qualcomm Incorporated Magnetic tunnel junction resistance comparison based physical unclonable function
JP6929776B2 (ja) * 2014-12-24 2021-09-01 イントリンシツク・イー・デー・ベー・ベー 物理的複製不可能関数からの暗号鍵生成
US9734881B2 (en) * 2015-02-02 2017-08-15 Globalfoundries Singapore Pte. Ltd. High sensing margin magnetic resistive memory device in which a memory cell read and write select transistors to provide different read and write paths
CN204496327U (zh) * 2015-03-10 2015-07-22 遵义师范学院 一种低失调带隙基准电路
EP4212983A1 (en) * 2015-05-08 2023-07-19 STMicroelectronics S.r.l. Circuit arrangement for the generation of a bandgap reference voltage
US9646669B2 (en) * 2015-08-17 2017-05-09 Avago Technologies General Ip (Singapore) Pte. Ltd. Programming memory elements using two phase boost
US9589658B1 (en) * 2015-08-18 2017-03-07 Globalfoundries Inc. Disturb free bitcell and array
US10181357B2 (en) * 2015-08-18 2019-01-15 Ememory Technology Inc. Code generating apparatus and one time programming block
JP6543133B2 (ja) * 2015-08-19 2019-07-10 株式会社東芝 電力供給装置及びその制御方法
US9548096B1 (en) * 2015-08-26 2017-01-17 Qualcomm Incorporated Reverse complement magnetic tunnel junction (MTJ) bit cells employing shared source lines, and related methods
US9620176B2 (en) * 2015-09-10 2017-04-11 Ememory Technology Inc. One-time programmable memory array having small chip area
US9496314B1 (en) * 2015-09-14 2016-11-15 Qualcomm Incorporated Shared source line magnetic tunnel junction (MTJ) bit cells employing uniform MTJ connection patterns for reduced area
US9577009B1 (en) * 2015-11-13 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with PMOS access transistor
US9582021B1 (en) * 2015-11-20 2017-02-28 Texas Instruments Deutschland Gmbh Bandgap reference circuit with curvature compensation
TWI591964B (zh) * 2016-01-11 2017-07-11 瑞昱半導體股份有限公司 電壓選擇電路
US9847133B2 (en) * 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation
US9613714B1 (en) 2016-01-19 2017-04-04 Ememory Technology Inc. One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method
US9966141B2 (en) * 2016-02-19 2018-05-08 Nscore, Inc. Nonvolatile memory cell employing hot carrier effect for data storage
US9520173B1 (en) * 2016-02-29 2016-12-13 Freescale Semiconductor, Inc. Magnetic random access memory (MRAM) and method of operation
US10020268B2 (en) * 2016-04-13 2018-07-10 Ememory Technology Inc. Random number generator device and control method thereof
US10109789B2 (en) * 2016-05-18 2018-10-23 Tokyo Electron Limited Methods for additive formation of a STT MRAM stack
KR20170133072A (ko) * 2016-05-25 2017-12-05 삼성전자주식회사 저항성 메모리 장치 및 이를 포함하는 집적 회로
US9898030B2 (en) * 2016-07-12 2018-02-20 Stmicroelectronics International N.V. Fractional bandgap reference voltage generator
US10019236B2 (en) * 2016-08-11 2018-07-10 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM-based true random number generator
US10222817B1 (en) * 2017-09-29 2019-03-05 Cavium, Llc Method and circuit for low voltage current-mode bandgap
US10122538B2 (en) 2016-10-12 2018-11-06 Ememory Technology Inc. Antifuse physically unclonable function unit and associated control method
KR102519458B1 (ko) * 2016-11-01 2023-04-11 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 동작 방법
US10103733B1 (en) * 2016-11-21 2018-10-16 National Technology & Engineering Solutions Of Sandia, Llc Integrated circuit physically unclonable function
JP6782614B2 (ja) * 2016-11-21 2020-11-11 ラピスセミコンダクタ株式会社 出力回路及び液晶表示装置のデータドライバ
US10325647B2 (en) * 2016-12-21 2019-06-18 Imec Vzw Non-volatile SRAM cell using resistive memory elements
CN206461708U (zh) * 2016-12-30 2017-09-01 格科微电子（上海）有限公司 Adc动态逻辑翻转电路、字线电压选择电路及存储单元电路
JP6836917B2 (ja) * 2017-01-24 2021-03-03 シナプティクス・ジャパン合同会社 電圧生成回路
US9842638B1 (en) * 2017-01-25 2017-12-12 Qualcomm Incorporated Dynamically controlling voltage for access operations to magneto-resistive random access memory (MRAM) bit cells to account for process variations
TWI634408B (zh) * 2017-01-26 2018-09-01 群聯電子股份有限公司 參考電壓產生電路、記憶體儲存裝置及參考電壓產生方法
KR102245385B1 (ko) * 2017-03-28 2021-04-27 에스케이하이닉스 주식회사 자기 소자를 포함하는 lut, 이를 포함하는 fpga 및 기술 매핑 방법
JP6349008B1 (ja) * 2017-04-13 2018-06-27 力旺電子股▲ふん▼有限公司eMemory Technology Inc. 乱数発生装置及びその制御方法
US10090309B1 (en) 2017-04-27 2018-10-02 Ememory Technology Inc. Nonvolatile memory cell capable of improving program performance
TWI672576B (zh) * 2017-05-02 2019-09-21 立積電子股份有限公司 帶差參考電路、電壓產生器及其電壓控制方法
KR102311490B1 (ko) * 2017-05-26 2021-10-13 에스케이하이닉스 주식회사 입력 버퍼 회로를 포함하는 메모리 장치 및 메모리 시스템
US10281502B2 (en) * 2017-05-31 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Maximum voltage selection circuit
US10103626B1 (en) * 2017-07-12 2018-10-16 Qualcomm Incorporated Digital power multiplexor
KR102347178B1 (ko) * 2017-07-19 2022-01-04 삼성전자주식회사 기준 전압 회로를 포함하는 단말 장치
US10228715B2 (en) * 2017-07-20 2019-03-12 Intrinsix Corp. Self-starting bandgap reference devices and methods thereof
US10915464B2 (en) 2017-09-12 2021-02-09 Ememory Technology Inc. Security system using random number bit string
US10523194B2 (en) * 2017-09-27 2019-12-31 Apple Inc. Low leakage power switch
US10061340B1 (en) * 2018-01-24 2018-08-28 Invecas, Inc. Bandgap reference voltage generator
US10446213B1 (en) * 2018-05-16 2019-10-15 Everspin Technologies, Inc. Bitline control in differential magnetic memory
US11133039B2 (en) * 2018-10-12 2021-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Power switch control in a memory device
US10924112B2 (en) * 2019-04-11 2021-02-16 Ememory Technology Inc. Bandgap reference circuit
US12205663B2 (en) * 2019-07-09 2025-01-21 Arm Limited Regulated negative charge pump circuitry and methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101617472A (zh) * 2006-12-31 2009-12-30 桑迪士克3D公司 多重极性可逆式电荷泵电路和有关方法
US8022746B1 (en) * 2008-02-07 2011-09-20 National Semiconductor Corporation Bootstrap circuit for H-bridge structure utilizing N-channel high-side fets
CN102201733A (zh) * 2010-03-25 2011-09-28 昆山锐芯微电子有限公司 电荷泵电路
US20130194020A1 (en) * 2012-01-31 2013-08-01 Macronix International Co., Ltd. Level shifting circuit
US20150229207A1 (en) * 2014-02-07 2015-08-13 The Hong Kong University Of Science And Technology Charge pumping apparatus for low voltage and high efficiency operation

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陈阳光;张扬;李琦;: "一种基于电荷泵的衬底电位选择器设计", 桂林电子科技大学学报, no. 04 *

Also Published As

Publication number Publication date
CN111816229A (zh) 2020-10-23
US20200326742A1 (en) 2020-10-15
TW202038040A (zh) 2020-10-16
CN111817693B (zh) 2024-02-20
CN111817694B (zh) 2023-11-21
TW202038082A (zh) 2020-10-16
US20200327917A1 (en) 2020-10-15
TWI726674B (zh) 2021-05-01
CN111813373A (zh) 2020-10-23
US10693461B1 (en) 2020-06-23
TWI704759B (zh) 2020-09-11
US20200327945A1 (en) 2020-10-15
CN111816235A (zh) 2020-10-23
TWI710876B (zh) 2020-11-21
CN111817693A (zh) 2020-10-23
TWI749515B (zh) 2021-12-11
CN111813170B (zh) 2022-02-18
US20200327946A1 (en) 2020-10-15
TWI776134B (zh) 2022-09-01
TWI724857B (zh) 2021-04-11
US11108395B2 (en) 2021-08-31
US11101798B2 (en) 2021-08-24
CN111813373B (zh) 2024-02-06
TW202038224A (zh) 2020-10-16
US10790821B1 (en) 2020-09-29
EP3723092A2 (en) 2020-10-14
CN111816229B (zh) 2022-07-19
US20200328742A1 (en) 2020-10-15
TW202042228A (zh) 2020-11-16
US10924112B2 (en) 2021-02-16
TW202038546A (zh) 2020-10-16
EP3723092A3 (en) 2020-12-16
CN111813170A (zh) 2020-10-23
CN111816235B (zh) 2022-07-29
US10985758B2 (en) 2021-04-20
TW202038228A (zh) 2020-10-16

Similar Documents

Publication Publication Date Title
CN111817694B (zh) 电源开关电路
US10177764B2 (en) Input/output circuit
US10693369B2 (en) Voltage control device applied in a memory system
US8542162B2 (en) Shift register unit, gate drive circuit, and display apparatus
CN103534949B (zh) 使用动态电平移位架构的电平移位电压信号的系统和方法
CN110967552B (zh) 电荷泵的输出电压的检测电路及eeprom
CN111105759B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
US20150214837A1 (en) Charge pump circuit
US20200258554A1 (en) Shift register unit circuit and driving method, shift register, gate drive circuit, and display apparatus
EP2143206A2 (en) Electronic device with a high voltage tolerant unit
US9112453B2 (en) Operational amplifier circuit
CN109861683B (zh) 接口电路
US10305482B2 (en) Voltage level shifter
US10979040B2 (en) Square wave generating method and square wave generating circuit
KR101625935B1 (ko) 차지 펌프 회로와 이를 포함하는 장치들
US11894843B2 (en) Level shift circuit
US10996698B2 (en) Output circuit
CN101558562B (zh) 电平位移电路及其驱动方法、以及具有电平位移电路的半导体电路装置
CN101192826B (zh) 包含具有电压分配器的电压转换电路的系统
CN120979399A (zh) 一种电压比较电路
CN120687392A (zh) 接口电路、方法、系统、芯片及电子设备
CN116667642A (zh) 电平转换电路及其开关驱动电路、电子设备
US20190229731A1 (en) Power gating circuit for holding data in logic block
CN112764452A (zh) 准位移位装置及其操作方法
TW201737623A (zh) 電壓準位移位電路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant