JP2685966B2 - 不揮発性半導体記憶装置 - Google Patents

Description

【発明の詳細な説明】 〔発明の目的〕 （発明の技術分野） 本発明は、不揮発性半導体記憶装置に関する。

（従来の技術） 電気的に記憶内容を消去し、かつ書換えることができ
るROMはEEPROM（エレクトリカリー・イレーサブル・プ
ログラマブルROM）として知られている。このEEPROM
は、紫外線消去型のEPROMと比べ、ボード上に実装した
状態で電気信号によりデータの消去を行なうことができ
る。このため、EEPROMは、各種制御用やメモリカードと
して多く用いられている。

図11はこのEEPROM中の代表的なメモリセルの素子構造
を示す断面図であり、図12はその等価回路図である。図
11において、例えばＰ型の基板80上にはＮ型拡散領域9
1,92及び93が設けられている。基板80上の拡散領域91,9
2間には、絶縁酸化膜94を介して、第１層目の多結晶シ
リコン層から形成された浮遊ゲート電極95が設けられて
いる。この浮遊ゲート電極95は、上記絶縁酸化膜94の薄
膜部94Aを介して、上記Ｎ型拡散領域92と重なってい
る。上記浮遊ゲート電極95上には、絶縁酸化膜96を介し
て、第２層目の多結晶シリコン層から形成されたゲート
電極97が設けられている。また、基板80上の拡散領域9
2,93間には、絶縁酸化膜98を介して第１層目の多結晶シ
リコン層から形成されたゲート電極99が設けられてい
る。

この図11のメモリセルは２つのトランジスタ1,2を有
する。即ち、１つは、Ｎ型拡散領域91をソース、Ｎ型拡
散領域92をドレイン、浮遊ゲート電極95を浮遊ゲート、
ゲート電極97を制御ゲートとする不揮発性メモリ素子と
しての浮遊ゲートトランジスタ２である。他の１つは、
Ｎ型拡散領域92をソース、Ｎ型拡散領域93をドレイン、
ゲート電極99をゲートとするエンハンスメント型の選択
トランジスタ１である。これらのトランジスタ1,2は直
列に接続されている。そして、図12の等価回路に示され
るように、トランジスタ１のドレイン及びゲートはデー
タ線DL及びワード線WLとして使用される。浮遊ゲートト
ランジスタ２の浮遊ゲート及び制御ゲートは浮遊ゲート
FG及び制御ゲートCGとして、ソースはソースＳとしてそ
れぞれ使用される。なお、この図11のメモリセルは１ビ
ットのデータを記憶する１ビットデータ記憶ユニツト
（記憶体）を構成している。

第１表は上記図12の等価回路で示されるメモリセルの
動作モードを示すものである。このメモリセルでは、
消去、“0"書き込み、“1"書き込み、読み出しの
４つの動作モードがある。以下、これらの動作モードに
ついて説明する。

消去モード ワード線WL及び制御ゲートCGが選択状態となり、電位
V_WL,V_CGとしてそれぞれ高電位Ｈ（例えば20V）が印加さ
れ、データ線DLには0Vが印加される。このとき、浮遊ゲ
ートFGの電位V_FGは制御ゲートCGとの間の容量結合によ
り、高電位Ｈ（例えば12V程度）になる。また、選択ト
ランジスタ１がオンしており、浮遊ゲートトランジスタ
２のドレイン電位が0Vになっているので、図11中の薄膜
部94Aを介して、ファウラー・ノルトハイム（Fowler-No
ldheim）のトンネル効果により、浮遊ゲートトランジス
タ２のドレインから浮遊ゲートFGに電子が注入される。
この動作をデータ消去動作と称する。消去後のデータを
“1"レベルとする。

，データ“0",“1"の書き込みモード 両モードとも、ワード線WLの電位V_WLは高電位Ｈに、
制御ゲートCGの電位V_CGは0Vに、ソースＳの電位V_Sは高
電位Ｈ（例えば5V）にされる。さらに、“0"書き込みモ
ードのときには、データ線DLの電位V_DLが高電位Ｈ（デ
ータ入力“0"）にされる。浮遊ゲートFGは、制御ゲート
CGとの容量結合により、低電位Ｌとなる。この場合には
ファウラー・ノルトハイムのトンネル効果により、前記
薄膜部94Aを介して、浮遊ゲートトランジスタ２の浮遊
ゲートFGからドレインに電子が放出される。この動作を
データ“0"の書き込み動作と称している。

他方、“1"書込みモードのときには、データ線DLの電
位V_DLを0V（データ入力“1"）とする。一方、浮遊ゲー
トFGは制御ゲートCGと電位差がほとんどなく、0Vにな
る。この場合には電子の移動がない。よって、もし以前
に浮遊ゲートFGに電子が注入されて、データ“1"となっ
ている場合には、その状態を保つ。この動作をデータ
“1"の書き込み動作と称している。

データの読み出しモード ワード線WLの電位V_WLを5Vにし、データ線DLの電位V_DL
を約1V程度にし、制御ゲートCGの電位V_CGを0Vにする。
これにより、浮遊ゲートFG中への蓄積電荷の種類（電子
もしくは正孔）に応じて、浮遊ゲートトランジスタ２の
オン、オフが決定される。例えば、浮遊ゲートFGに電子
が蓄積されている状態（記憶データが“0"レベル）で
は、浮遊ゲートトランジスタ２はオフ状態になる。この
ときセル電流は流れない。他方、浮遊ゲートFGに正孔が
蓄積されている状態（記憶データ“1"レベル）では、浮
遊ゲートトランジスタ２はオン状態になり、セル電流が
流れる。このようなデータ読み出しは、セル電流の有無
に応じて動作するセンスアンプ回路で行われる。

上記のような浮遊ゲートトランジスタを用いたメモリ
セルでは、データ消去を行なわない限り、一度書き込ま
れたデータは理想的には半永久的に保持される。ところ
が、実際のメモリセルでは、データの消去もしくは書き
込みを行なった後は時間の経過に伴って浮遊ゲート内の
電荷が放出され、記憶されたデータが消失する。特に絶
縁酸化膜等に欠陥があるセルでは電荷消失が著しい。場
合によっては、使用時に不良となることもある。

一般に、記憶データの保持特性を評価する手法とし
て、高温状態にして不良発生の時間を加速する方法があ
る。これを高温放置テストと称している。図13は、この
高温放置テストを300℃で行なった際の、浮遊ゲートト
ランジスタの閾値電圧（V_TH）の変化を示す特性曲線図
である。初期状態における閾値電圧は破線で示すように
約1Vである。

先ず、浮遊ゲートから電子が放出され、“0"レベルの
データを記憶している場合について述べる。このときに
は、その浮遊ゲートトランジスタの閾値電圧は実質的に
負の値、例えば−5Vとなる。このため、制御ゲートの電
位が0Vでも電流が流れる。

次に、浮遊ゲートに電子が注入され、“1"レベルのデ
ータを記憶している場合について述べる。その浮遊ゲー
トトランジスタの閾値電圧は、実質的に高い値、例えば
＋10Vとなる。

データの読み出し時には制御ゲート電位は0Vに設定さ
れる。そして、メモリセルに記憶されたデータが“0"で
あるか、あるいは“1"であるかの判定は、センスアンプ
回路の動作点、すなわち感知電位を、メモリセルに適当
な電流が流れるように設定することにより行われる。こ
の感知電位は図中の一点鎖線で示されるように約−1Vに
設定される。

図13において、“1"データのセルでは、時間経過と共
に浮遊ゲート内の電子が放出される。これにより、その
閾値電圧は時間経過と共に低下して、初期の閾値電圧で
ある1Vに近付いていく。他方、“0"データのセルでは、
時間経過と共に浮遊ゲート内に電子が注入される。これ
により、その閾値電圧は時間経過と共に上昇して1Vに近
付いていく。その途中の時刻t_Nに、センスアンプ回路の
感知電位である−1Vを通過する。

図14は、“0"レベルデータを記憶しているメモリセル
の、高温放置テスト時のセル電流（I cell）の変化を示
す。時間の経過に伴ってセル電流が減少する。電流値セ
ンスアンプ回路における感知レベル電流I_S以下になる
と、センスアンプ回路は、本来は“0"レベルであったデ
ータを“1"と誤判定する。このように誤ってデータが検
出されるおそれがあるのは、“0"レベルデータを記憶し
ているメモリセルのみである。そして、この誤ったデー
タが検出される時刻をt_Nとする。この時刻t_Nに達するま
での時間は、正常なメモリセルの場合には十分に長く、
実使用上問題はない。ところが、欠陥のあるメモリセル
では時刻t_Nに至るまでの時間が小さい。そのため、製品
の使用中に不良を起こすこともある。特に、消去、書き
込みを頻繁に繰返して行なうと絶縁酸化膜が著しく劣化
し、不良が発生し易くなる。

図15は、前記図12の等価回路で示されるメモリセルを
使用してセルアレイを構成した、従来の代表的なEEPROM
の回路図である。各メモリセルMC-11〜MC-mnの浮遊ゲー
トトランジスタ２の制御ゲートは、制御ゲート選択トラ
ンジスタ６を介して、列デコーダ５−１〜５−ｎで選択
される制御ゲート選択線CGL1〜CGLnに接続されている。
また、同一のメモリセルにおける上記制御ゲート選択ト
ランジスタ６のゲートと選択トランジスタ１のゲートと
は共に、行デコーダ４で選択される行線WL1〜WLmの１つ
に接続されている。各メモリセル内の選択トランジスタ
１のドレインは列線DL1〜DLnに接続されている。上記列
線DL1〜DLnは、それぞれ、列選択トランジスタ７を介し
てバス線８に接続されている。トランジスタ７のゲート
は列選択線CL1〜DLnを介して列デコーダ５に接続されて
いる。上記バス線８には、データ入力回路９及びセンス
アンプ回路10が接続されている。データ入力回路９は、
外部から入力される書き込み用データ信号Dinに応じ
て、“0"もしくは“1"レベルのデータを出力する。セン
スアンプ回路10は、選択されたメモリセルMC中の記憶デ
ータのレベルを、“0"又は“1"として検出する。その検
出時に、センスアンプ回路10は、データ読み出しに必要
なバイアス電圧をデータ線DLに加える。つまり、センス
アンプ回路10はバイアス回路を含む。

そして、上記センスアンプ回路10での検出データは、
データ出力回路12に入力される。読み出しデータはこの
データ出力回路12から外部に出力される。

このような構成のEEPROMでは、前記のような欠陥等に
よる、ランダムなビット性のセル不良が発生する確率
は、64Kビット規模の記憶容量の装置で10³回程度の消
去、書き込みを行なった場合において、およそ0.1％〜
0.2％位と多い。このため、実用上の用途が限られてし
まうという欠点があった。

図16は上記の不良率を大幅に改善した従来のEEPROMの
一例の回路図である。前記のように、メモリセルの不良
は、“0"レベルのデータを記憶しているものにつてのみ
ランダムに発生する。このため、図16のEEPROMでは、同
一のデータを２つのメモリセルに記憶しておく。そし
て、一方のメモリセルの“0"データが不良となっても、
他方の“0"データが正常であれば、正常なデータが読み
出されるようにしている。

すなわち、このEEPROMは次のように構成される。２個
の直列回路3A,3Bで、１つのデータを記憶する１ビット
分のメモリセル（１ビットデータ記憶体）MCを構成す
る。直列回路3A,3Bは、選択トランジスタ1A,1Bと浮遊ゲ
ートトランジスタ2A,2Bとを有する。メモリセル内の選
択トランジスタ1A,1Bのドレインは列線DLiA,DLiB（ｉ＝
１〜ｎ）にそれぞれ接続されている。上記列線DLiA,DLi
Bは列選択トランジスタ7A,7Bを介してバス線8A,8Bに接
続されている。上記バス線8A,8Bは共に同一のデータ入
力回路９に接続され、かつそれぞれセンスアンプ回路10
A,10Bに接続されている。両センスアンプ回路10A,10Bの
出力はアンド論理回路11に入力される。この理論回路11
の出力はデータ出力回路12に入力されている。

このような構成のEEPROMでは、１個のメモリセルの選
択時には、その中の２個の直列回路3A,3Bが同時に選択
される。このため、正常動作の可能性が高まる。即ち、
いずれか一方の直列回路が“0"不良となったとする。こ
れにより、センスアンプ回路10A,10Bのどちらか一方の
出力が“1"レベルになる。しかしながら他方の出力が正
常な“0"レベルになっているとする。このときには、論
理回路11の出力は“0"レベルとなる。これにより、正常
な動作が行なわれることになる。

前記のようなランダムな不良の通常のメモリセルとし
ての２個の直列回路3A,3Bに同時に発生する確立は非常
に小さい。このため、このような２つの直列回路を設け
る方式では、不良発生率を図15のものよりも２〜３桁改
善できる。これにより、高信頼性のEEPROMを実現するこ
とができる。

しかしながら、２個の直列回路で１ビットのデータを
記憶するため、記憶容量は通常の1/2となる。そのた
め、大容量化は困難である。また、センスアンプや周辺
回路等も複雑となる。

（発明が解決しようとする課題） 以上のように、従来の不揮発性半導体記憶装置には、
高信頼性が得られず、高信頼性を得ようとすると１ビッ
ト分のメモリセルが大きくなり、大容量化に向かないと
いう問題があった。

本発明は、このような事情を考慮してなされたもので
あり、その目的は、高信頼性の得られる不揮発性半導体
記憶装置を、大容量化可能な構成を有するものとして提
供することにある。

〔発明の構成〕

（課題を解決するための手段） 本発明の第１の不揮発性半導体記憶装置は、浮遊ゲー
トトランジスタから構成した行列状に並んだ複数の不揮
発性メモリセルと、各列方向に並ぶ複数の前記メモリセ
ル毎に対応して設けられ、対応する各列毎の複数の前記
メモリセルのそれぞれとの間でデータを送受するそれぞ
れ列方向に走る複数のデータ線と、所定の行方向に並ぶ
複数の前記メモリセルを選択し、前記各メモリセルをそ
れが対応する前記データ線にそれぞれ接続する複数のワ
ード線と、前記データ線を選択する列デコーダと、前記
ワード線を選択する行デコーダと、を有し、前記行デコ
ーダによって選択される各１本のワード線はそれぞれ２
本に分岐して第１ワード線と第２ワード線になってお
り、前記ある１本のデータ線につながる２つのメモリセ
ルの一方が前記第１ワード線によって活性化されるよう
につながっており、他方が前記第２ワード線によって活
性化されるようにつながっているものとして構成され
る。

本発明の第２の不揮発性半導体記憶装置は、浮遊ゲー
トトランジスタから構成した行列状に並んだ複数の不揮
発性メモリセルと、各列方向に並ぶ複数の前記メモリセ
ル毎に対応して設けられ、対応する各列毎の複数の前記
メモリセルのそれぞれとの間でデータを送受するそれぞ
れ列方向に走る複数のデータ線と、所定の行方向に並ぶ
複数の前記メモリセルを選択し、前記各メモリセルをそ
れが対応する前記データ線にそれぞれ接続する複数のワ
ード線と、前記データ線を選択する列デコーダと、前記
ワード線を選択する行デコーダと、を有し、前記行デコ
ーダによって選択される各１本のワード線はそれぞれ２
本に分岐して第１ワード線と第２ワード線になってお
り、前記ある１本のデータ線につながる２つのメモリセ
ルの一方が前記第１ワード線によって活性化されるよう
につながっており、他方が前記第２ワード線によって活
性化されるようにつながっており、前記行デコーダによ
って選択される各１本の前記ワード線の残りものはその
まま１本のワード線として伸びており、この各１本のワ
ード線に、それぞれ行方向に並ぶ複数のメモリセルが活
性可能に接続されている、ものとして構成されたもので
ある。

本発明の第３の不揮発性半導体記憶装置は、浮遊ゲー
トトランジスタから構成した行列状に並んだ複数の不揮
発性メモリセルと、各列方向に並ぶ複数の前記メモリセ
ル毎に対応して設けられ、対応する各列毎の複数の前記
メモリセルのそれぞれとの間でデータを送受するそれぞ
れ列方向に走る複数のデータ線と、所定の行方向に並ぶ
複数の前記メモリセルを選択し、前記各メモリセルをそ
れが対応する前記データ線にそれぞれ接続する複数のワ
ード線と、前記データ線を選択する列デコーダと、前記
ワード線を選択する行デコーダと、を有し、各行に沿っ
て複数のメモリセルをそれらが互いにドレイン同士及び
ソース同士を向い合わせるように配置すると共に隣り合
うメモリセルのドレイン同士及びソース同士を接続し、
ドレイン同士の接続点を共通ドレインとなしソース同士
の接続点を共通ソースとなし、複数の行における互いに
対応する共通ドレインの列方向に隣り合うもの同士を順
次接続した後この列に対応する前記データ線に接続し、
複数の行における互いに対応する共通ソースの列方向に
隣り合うもの同士を順次接続した後これらの各行の複数
の共通ソースを一括して接続したものとして構成されて
いる。

本発明の第４の不揮発性半導体記憶装置は、前記第３
の装置において、前記あるワード線につながるメモリセ
ルについての共通ドレインと、そのワード線に隣り合う
ワード線につながるメモリセルについての共通ドレイン
とは、互いに対応するものが列方向に走る１本のドレイ
ン拡散層としてつながったものとして構成されており、
この各ドレイン拡散層と、これに対してデータの送受を
するデータ線とのコンタクトを、ワード線の所定数本の
間隔でとっており、前記あるワード線につながるメモリ
セルについての共通ソースと、そのワード線に隣り合う
ワード線につながるメモリセルについての共通ソースと
は、互いに対応するものが列方向に走る１本のソース拡
散層としてつながったものとして構成されているものと
して構成されている。

（作用） １ビットのデータを記憶する１ビットデータ記憶体を
２つのメモリセルで構成したので、当然信頼性は高いも
のとなる。しかも、１ビットデータ記憶体中の２つのメ
モリセルのドレインを共通接続点で１つのデータ線に接
続するようにしたので、２つのメモリセルのドレインを
それぞれ別のデータ線に接続するようにしたものに比べ
て、全体としての大きさは小形化される。より具体的に
は、上記２つのメモリセルのドレインは１つのコンタク
トによって１つのデータ線に接続される。

上記２つのメモリセルとデータ線（共通接続点）との
間に選択トランジスタを設けたものにおいては、ワード
線によってそれらの２つのメモリセルが選択されると共
にその選択トランジスタが選択され、２つのメモリセル
とデータ線とが導通する。

上記選択トランジスタはメモリセル毎に設けることも
できるが、上記２つのトランジスタに共通に１つだけ設
けることもできる。１つとした場合には小形化に有利と
なる。

メモリセルと選択トランジスタとを直接隣り合うよう
に構成して、両者間に拡散層が存しないようにすれば、
より小形化が図られる。

１ビットデータ記憶体中の２つのメモリセルは、マト
リクス状に配列されたメモリセルのうちの行方向に並ぶ
２つのものあるいは列方向に並ぶ２つのものを採用する
ことができる。前者の場合においては、隣り合う２つの
メモリセル間を分離するフィールド部分を設けることな
く、ある拡散層を隣り合う一方のメモリセルのドレイン
として用いると共に、他方のメモリセルのソースとして
用いることができる。これにより、行方向の寸法がより
小形化される。

１ビットデータ記憶体が２つのメモリセルで構成され
る第１の部分と１つのメモリセルで構成される第２の部
分とを作ることにより、セル面積のむやみな増大を防ぎ
つつ、高信頼性を得ることが可能となる。この場合にお
いて、第１及び第２の部分を同一メモリセルアレイ内に
存するものとして両者でビット線を共通にすることもで
きる。また、両者を異なるメモリセルアレイに存するも
のとすれば、両者のビット線は当然別々のものとなる。

読み出し時にメモリセルのドレインにそれのしきい値
電圧以下の電圧を加えるようにしておけば、メモリセル
がたとえ破壊してその浮遊ゲートがドレインにショート
しても、そのメモリセルは当初の記憶データに拘らず常
にオフとなる。このため、“1"データを記憶して電流を
流さないようにしていたメモリセルが破壊しても、はや
り電流が流れるのは素子できる。これにより、データの
誤りが阻止可能である。

（実施例） 先ず、本発明の実施例が得られるまでの経過について
述べる。

第17図（ａ），（ｂ）は、各メモリセルをより微細化
可能なものとした、本発明者の考えたEEPROMの一部（１
つのセル、１ビットデータ記憶体）を示す。第17図
（ａ）は、実際の配列状態を示す平面図である。ここに
おいて、一点鎖線a,b,c,dで囲まれた部分が１つのメモ
リセルを示す。第17図（ｂ）は、同図（ａ）のＡ−Ａ線
断面図である。第17図が第11図と異なる点は、第17図で
は浮遊ゲートトランジスタ２の絶縁酸化膜94を約100Aの
薄膜とし、さらに第17図ではトンネル電流を流す第11図
の薄膜部94Aを省略した点にある。第17図（ａ），
（ｂ）において、第11図と同様の部分には第11図と同一
符号を付している。

このような構成にしたので、浮遊ゲートトランジスタ
２の厚さ方向の寸法を大幅に小さくすることができる。
しかしながら、横方向の寸法は、第17図（ａ）からわか
るように、コンタクト部90によって決められる。すなわ
ち、コンタクト90の寸法1₁、コンタクトとドレインn⁺拡
散層90との余裕1₂および隣接するドレインn⁺拡散層との
分離用フィールド部の寸法1₃でセルの大きさが決められ
る。これらの寸法は決められた製造プロセスにおいては
決められている。このため、上記各寸法を任意に小さく
するのは事実上困難である。よって、第17図のメモリセ
ルを２つ用いて、前記の高信頼性不揮発性半導体メモリ
（１ビットデータ記憶体）を構成しようとすると、やは
り、チップが大きくなってしまい、大容量化は困難と考
えられる。

第１図（ａ）は、第17図をふまえてなされたものであ
る。第１図（ａ）が第17図（ａ）と異なるところは、ト
ランジスタ1A,2Aを有するセルおよびトランジスタ1B,2B
を有するセルの２つのNAND構成のセルに対して、１つの
コンタクト90を共通に形成した点にある。その等価回路
を第１図（ｃ）に示す。このようにコンタクト90を１つ
とすると、メモリセルの横方向の寸法は、コンタクト部
90では決まらず、浮遊ゲート95の幅w₁と浮遊ゲート95,9
5間の距離w₂とによって決まる。すなわち、浮遊ゲート9
5の最小加工基準によってセルの横方向寸法が決まるの
で、装置全体の寸法は大幅に小さくなる。実際のメモリ
セルでの大きさを比較すると、第17図に示されるメモリ
セルを２つ用いて構成した場合にくらべて、第１図の鎖
線a,b,c,dで囲まれたメモリセル（１ビットデータ記憶
体）の面積は約70％に縮小される。第１図（ａ）のＡ−
Ａ線断面図は、同図（ｂ）に示される。

次に、この第１図のメモリセルの動作を説明する。

第１図（ｃ）の等価回路において、消去および書き込
み動作は第12図のメモリセルと同様に行なわれる。読み
出しモードのときは、ワード線WLを5V、データ線DLを約
1V、制御ゲートCGを0Vにする。もし、メモリセルにデー
タ“1"が記憶されているとする。すなわち、２つのトラ
ンジスタ2A,2Bの浮遊ゲート95,95にそれぞれ電子が注入
されており、これらのトランジスタ2A,2Bのしきい値が1
0Vになっているとする。すると、読み出し時に２つのト
ランジスタ2A,2Bには共に電流が流れない。

又、データ“0"が記憶されているとする。すなわち、
２つのトランジスタ2A,2Bの浮遊ゲート95,95に正孔が注
入されていれば、浮遊ゲートトランジスタ2A,2Bのしき
い値は例えば−5Vとなる。これにより、読み出し時に２
つのトランジスタ2A,2Bは共にオンし、データ線DLを通
してトランジスタ1A,2A;1B,2Bに電流が流れる。

今、一方のトランジスタ2Aの酸化膜94等に欠陥があっ
て浮遊ゲート95内の正孔は負の電荷が放出されてしまう
とする。このとき、記憶データが“1"であれば、浮遊ゲ
ート95からは電子が放出され、トランジスタ2Aのしきい
値は初期値である1Vとなる。しかしながら、制御ゲート
CGが0Vであるため、トランジスタ2Aはオフ状態を保つ。
このため誤動作は起こらない。逆に、記憶データが“0"
であれば、浮遊ゲート95からは正孔が放出され、やはり
しきい値は−5Vから1Vに変わり、トランジスタ2Aはオフ
となる。しかしながら、他方の正常なトランジスタ2Bの
しきい値はあい変わらず−5Vである。このため、このト
ランジスタ2Bを介してデータ線DLに電流が流れるので、
誤動作は起こらない。

以上のように、たとえ２つのトランジスタのうちの一
方、例えばトランジスタ2Aが不良となっても、他のトラ
ンジスタ2Bが正常であれば、メモリセル全体としては正
常動作を行なう。

第１図（ｄ）は１ビットタイプのものについて回路構
成図を示したが、多ビットタイプに構成することもでき
る。第１図（ｅ）は、４ビットタイプのものを示し、第
１図（ｄ）の破線で囲んだ部分に相当する部分を示す。
このように構成することにより、４ビットデータの入出
力が行われる。

第２図には本発明に関連する別の装置例を示す。第２
図（ａ）は、第１図（ａ）の破線a,b,c,dで囲まれた部
分に相当する部分（１ビットデータ記憶体）を示す。第
２図が第１図と異なる点は、選択ゲートトランジスタ１
を１つとした点にある。このような構成にすると、第２
図（ａ）に示すように、データ線DLにつながるＮ型拡散
層領域93の面積を小さくすることができる。これによ
り、拡散層93の寄生容量を小さくして、データ線DLの充
放電を速くして、高速動作を達成できる。第２図（ａ）
の場合のメモリセルサイズは、第１図（ａ）のものと同
じとなる。第２図（ｂ）は、同図（ａ）のＡ−Ａ線断面
図である。第２図（ｃ）は同図（ａ）の等価回路であ
り、図２（ｄ）はEEPROMの回路構成図である。

第３図は、本発明に関連する微細化に好適な例を示
す。第３図の例が図２の例と異なる点は、２つの浮遊ゲ
ートトランジスタ2A,2Bのソースを分離して、ソースS_A,
S_Bとした点にある。２つのソースS_A,S_Bのソース配線（A
1）は図面のレイアウト上２本となる。しかしながら、
ソースS_A,S_Bを同一のソース線に接続しても良い。この
ような第３図の構成にすると、メモリセルサイズは、第
17図のものにくらべて、63％になり、大幅に小さくでき
る。

第４図（ａ）、（ｂ）には、本発明に関連するさらに
別の例を示す。この例は、第３層目の多結晶シリコン層
を用いることによりさらにメモリセルサイズの小形化を
可能としたものである。即ち、特に同図（ｂ）からわか
るように、第１層目の多結晶シリコンにより浮遊ゲート
95を形成し、第２層目の多結晶シリコンにより制御ゲー
ト97を形成する。この後、絶縁膜102を形成し、その後
ワード線となる選択ゲート103を第３層目の多結晶シリ
コンで形成する。このような構成にすることにより、第
17図における浮遊ゲートトランジスタ２と選択トランジ
スタ１の間の拡散層92をなくすことができる。この拡散
層92をなくすことができる分、セルサイズをより小さく
できる。即ち、メモリセルサイズを第17図のものにくら
べて、56％とできる。さらに、第４図（ｂ）からわかる
ように、浮遊ゲート95とコントロールゲート97の間にＮ
層96Aを設けて、絶縁膜をＯ−Ｎ−Ｏ（Oxide-Nitride-O
xide）の３層構造としている。このような３層構造にす
ることにより、２つのゲート95、97間の絶縁膜を薄膜化
しても、絶縁耐圧を高く設定できる。第４図（ａ）の等
価回路は、同図（ｃ）に示される。

第５図は、第４図の変形例を、第４図（ｂ）と同一断
面で示す。第４図（ｂ）において、浮遊ゲート95は、制
御ゲート97の形成時に、そのゲート97の成形に続けてゲ
ート97をマスクにしてエッチングされ、ゲート97とほぼ
同一寸法に形成される。この後第３層目の選択ゲート10
3を形成すると、選択ゲート103と浮遊ゲート95とが直接
的に対向するため、場合によっては、浮遊ゲート95と選
択ゲート103との間の耐圧が悪くなることが懸念され
る。第５図はこれを改善したものである。先ず浮遊ゲー
ト95を形成しておき、その後制御ゲート97をこの浮遊ゲ
ート95を十分に覆うように形成する。図中、91A,92Aは
Ｎ型の拡散層であり、拡散層91、93よりは多少濃度がう
すくても良い。このような構成にすると、浮遊ゲート95
は完全にＯ−Ｎ−Ｏの絶縁膜に覆われることになる。こ
れにより、浮遊ゲート95と選択ゲート103との耐圧が向
上し、信頼性も向上する。

以上に説明した不良モードは、浮遊ゲート95と半導体
基板80との間の絶縁酸化膜等の劣化、欠陥が原因の電流
リークにより浮遊ゲート中の電荷が消失してしまうモー
ドである。しかしながら、劣化がひどい場合には、W/E
（ライト／リード）をくり返すことにより、完全に破壊
してしまうこともある。この完全破壊時には、浮遊ゲー
ト95とドレイン92が完全にショートしてしまう。これに
より、浮遊ゲート95の電位は制御ゲート97の電位によら
ず、ドレイン92の電位と等しくなる。このような不良が
生じても、読み出し時のドレイン92の電圧を1V以下に設
定しておけば本発明の効果には変わりがない。即ち、破
壊したセルの初期しきい値は1Vである。このため、読み
出し時のドレイン電圧を1V以下にしておけば、破壊した
セルは読み出し時常にオフした状態となる。このため、
本発明のメモリセルの効果が発揮できる。

第６図は、１ビットデータ記憶体を１トランジスタで
構成でき、且つ微細化に適する装置例（EEPROM）の一部
を示す。この第６図のものは、第17図における選択トラ
ンジスタ１を省略したものと同等で、トランジスタとし
ては浮遊ゲートトランジスタ２のみを有する。第６図
（ｂ）は同図（ａ）のＡ−Ａ線断面図、同図（ｃ）は同
図（ａ）の等価回路である。

次にこれらの動作を説明する。

書き込み時には、ドレインＤに高電圧（例えば7V）、
ソースＳに0V、制御ゲートCGに高電圧（例えば12V）を
印加する。これにより、ホットエレクトロン効果により
電子が発生する。それらの電子が浮遊ゲートに注入され
る。これによりこのトランジスタのしきい値は正の方向
へシフトし、例えば8Vとなる。

消去時には、ドレインＤを浮遊状態にし、制御ゲート
CGを低電位（例えば0V）、ソースＳに高電圧（例えば12
V）を印加する。このようにすると、ファウラー・ノル
トハイムのトンネル効果により、浮遊ゲート中の電子が
ソースＳに放出される。これにより、このトランジスタ
のしきい値は負の方向へシフトする。この場合におい
て、消去し過ぎるとしきい値が負となってしまう。この
ため、適度なところで消去を止める必要がある。通常
は、消去後のしきい値を０〜5Vの間に設定する。好まし
くは、１〜2V位にする。通常、このタイプのメモリで
は、ソースを共通に接続するので、複数のメモリセルが
一括消去される。

読み出し時には、ドレインＤに約1V、ソースＳに0V、
制御ゲートCGに5Vを印加する。このとき、セルが書き込
み状態にあればこのトランジスタはオフして電流は流れ
ない。一方、セルが消去状態であれば、オンして電流が
流れる。これをセンスアンプにより感知して記憶データ
を読み出す。

このようなメモリセルは微細化に好適であるものの、
消去時には複数のメモリセル（場合によってはチップの
すべてのメモリセル）を一括して消去し、そのしきい値
を一定の値に制御する必要がある。しかるに、消去時に
酸化膜中をトンネル電流が流れると、酸化膜中の欠陥等
に電子がトラップされ、書き込み、消去（W/E）をくり
返すことにより、消去特性が劣化するという不良が生じ
てくる。このような不良は偶発的にある確率で起こるこ
とが多い。例えばW/Eを１万回程度行った初期の段階で
は、1Mビットメモリの場合１〜数ビット位が消去不良を
起こす。

第７図（ａ）は、本発明の実施例であり、第６図
（ａ）〜（ｃ）のセルを用いて、消去不良を改善したEE
PROMの全体を示す。この実施例では、各１ビットを、破
線40からわかるように、２つのメモリセル30A,30Bで構
成するようにしている。このようにすると、偶発的に一
方のメモリセルが消去不良を起こしても、他方のメモリ
セルが正常に消去される。このため、チップ全体を一括
消去する際にも、全メモリセルが均一に消去される。こ
の図７の例では、共通ソースVS＊は全セル共通に設けて
いる。しかしながら、このメモリセルアレイを複数のブ
ロックに分割し、各々のブロックに共通ソースを設けて
ブロック毎に消去を行なっても良い。

第７図（ｂ）は、同図（ａ）の具体例としての平面パ
ターン図を示し、同図（ａ）の部分7bに対応する。同図
（ｂ）と同図（ａ）とにおいて同一の部材には同一の符
号を付している。また、同図（ｂ）のabcdは、第６図
（ａ）のabcdに対応すする。

第８図には、第７図を変形した装置例を示す。

この装置例では、メモリセルアレイを、ワード線WL1
〜WLkにつながる第１の部分と、ワード線WL（ｋ＋１）
〜WLmにつながる第２の部分に分けている。ワード線WL1
〜WLkを選択する第１の行デコーダ32-1と、ワード線WL
（ｋ＋１）〜WLmを選択する第２の行デコーダ32-2を別
々に設けている。そして、第１の部分においては、第７
図の例と同様に、１ビットデータ記憶体を２つのセルで
構成して高信頼性のメモリ領域としている。第２の部分
は、１ビットデータ記憶体を１つのセルで構成した通常
のメモリ領域である。このような構成は、特にW/Eの高
信頼を要求される領域にのみ２セル／ビット構成を適用
したものといえる。このため、信頼性を高めつつチップ
面積の増加を最小限に押えることができる。

この例では、共通ソースをVS＊１とVS＊２とに分離し
たが、これらを共通としても良い。さらに、この例で
は、データ線は共通とした。しかしながら、メモリセル
として、例えば第１図〜第４図に示したメモリセルを用
いる場合には、第１の部分と第２の部分のメモリセルの
横方向のピッチが互いに異なる。このため、アレイを第
１及び第２の部分で完全に分離し、それぞれに行デコー
ダと列デコーダを別々に設けても良い。

第９図にはさらに別の実施例を示す。第９図では、行
方向に並ぶメモリセルを左右にすべて接続し、破線40に
示すように、左右にとなり合った１対のメモリセルを１
ビットデータ記憶体とする。

即ち、第９図において、行方向に並ぶメモリセルを順
次直列に接続している。即ち、あるメモリセル30-1のド
レインＤとその左側のメモリセル30-2のドレインＤを接
続し、あるメモリセル30-1のソースＳとその右側のメモ
リセル30-3のソースＳとを接続している。つまり、ある
隣り合う２つのメモリセルについてみれば、あるセルの
ドレインと他のセルのドレインとが互いに接続され、他
の隣り合う２つのメモリセルについてみればあるセルの
ソースと他のセルのソースとが互いに接続されている。
そして、各メモリセルのドレインＤにはデータ線DL1〜D
Lnが接続され、ソースＳには共通ソースＳ＊１〜Ｓ＊
（ｎ＋１）が接続されている。これらの共通ソースＳ＊
１〜Ｓ＊（ｎ＋１）はさらに共通ソースVS＊に接続され
ている。これにより、同図に破線40で囲んで例示するよ
うに、左右１対のメモリセル30-1,30-2が１ビットのメ
モリセルを構成する。

第９図の実施例の実際のレイアウトの一例を第10図
（ａ）〜（ｃ）に示す。特に、同図（ｂ）からわかるよ
うに、ワード線方向にはソースＳとドレインＤの拡散層
が交互に設けられている。これらの拡散層は隣接する２
つのトランジスタについて共用される。即ち、例えば、
メモリセル30-1,30-2について着目すれば、これらの間
に存するドレインD1は、上記２つのメモリセル30-1,30-
2のドレインD,Dとして共用される。また、メモリセル30
-1,30-3の間に存するソースS1は、これらの２つのメモ
リセルのソースS,Sとして共用される。つまり、各メモ
リセル間には分離用のフィールド酸化膜は必要なく、現
に存しない。このため、ワード線方向の微細化が達成さ
れる。

特に、第10図（ａ）からわかるように、データ線DL1,
DL2,…及び共通ソース（ソース配線）Ｓ＊1,S＊2,…が
図において上下方向にA1配線によって形成されている。
これらのデータ線及びソース配線は、所定の間隔でコン
タクト90,90,…によって拡散層（ソース、ドレイン）に
接続されている。コンタクトの間隔は、ドレインあるい
はソースの拡散層の抵抗が特性に影響を及ぼさない程度
にする。

以上に説明した各実施例は、そのほとんどが１ビット
タイプのものである。しかしながら、第１図（ｅ）のよ
うに多ビットタイプのものとできるのは当然である。

第１図、第２図、第３図では、セルの選択トランジス
タ1,1A,1Bのゲートは第２層目の導電層（例えばポリシ
リコン）で構成された例を示したが、例えば、浮遊ゲー
トを形成している第１層目の導電層（例えばポリシリコ
ン）と第２層目の導電層との２層構造とし、この１層目
と２層目の導電層の間の絶縁膜をエッチングしてショー
トして構成しても良い。このようにすれば、浮遊ゲート
トランジスタ２を形成するのと同じ工程で選択トランジ
スタ1,1A,1Bが形成できるので、加工マージンが向上す
る。

〔発明の効果〕

本発明によれば、１本のワード線を分岐させ、分岐さ
せた各ワード線でそれぞれメモリセルを選択するように
したので、ポリシリコンで作られるゆえに一般的に断線
等のおそれの考えられるワード線の一方の欠陥があって
も、それを他方のワード線でカバーすることが可能であ
り、製品の歩留りを上げることができる。

さらに、本発明によれば、１ビットデータ記憶体を、
高信頼性の要求される部分のみ１ビット/2セルとして、
その要求の低い部分については１ビット/1セルとでき、
これにより製品全体としての信頼性を高めつつ不用意に
製品全体が大形化するのを防ぐことができる。

さらに、本発明によれば、ワード線方向に並ぶメモリ
セル間のアインレーションをなくすようにしたので、製
品全体を小形化できる。

さらに、本発明によれば、あるワード線に並ぶメモリ
セルにおける共通ドレイン及び共通ソースを、それと隣
り合うワード線に並ぶメモリセルの共通ドレイン及び共
通ソースを、それと隣り合うコード線に並ぶメモリセル
の共通ドレイン及び共通ソースを、データ線方向に走る
各１本の拡散層でそれぞれ一体化するようにしたので、
共通ドレインからデータをデータ線に取り出すコンタク
トを共通ドレイン毎のものから、所定数の共通ドレイン
毎のものにして、コンタクト数を減らし、小形化するこ
とができる。

【図面の簡単な説明】

第１図は、本発明に関連する装置例の部分平面パターン
図、そのＡ−Ａ線断面図、その等価回路図及び全体回路
図。 第２図は、別の装置例の部分平面パターン図、Ａ−Ａ線
断面図、その等価回路図及び全体回路図。 第３図は、本発明に関連する装置の部分平面パターン図
及びその等価回路図。 第４図は、別の例の部分平面パターン図、そのＡ−Ａ線
断面図及びその等価回路図。 第５図は別の装置例の部分断面図。 第６図は、別の装置例の部分平面パターン図、そのＡ−
Ａ線断面図及びその等価回路図。 第７図は、本発明の実施例の全体回路図。 第８図は、別の実施例の全体回路図。 第９図は、別の実施例の全体回路図。 第10図は、第９図に基づいて構成した実際の装置の一部
の平面パターン図、Ａ−Ａ線断面図及びＢ−Ｂ線断面
図。 第11図は、従来例のメモリセルの断面図。 第12図は、その等価回路図。 第13図は、その特性図。 第14図は、その特性図。 第15図は、従来の装置の全体回路図。 第16図は、従来の装置の異なる例の全体回路図。 第17図は、本発明者の創作に係るメモリセルの平面パタ
ーン図及びそのＡ−Ａ線断面図である。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/792

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】浮遊ゲートトランジスタから構成した行列
   状に並んだ複数の不揮発性メモリセルと、 各列方向に並ぶ複数の前記メモリセル毎に対応して設け
   られ、対応する各列毎の複数の前記メモリセルのそれぞ
   れとの間でデータを送受するそれぞれ列方向に走る複数
   のデータ線と、 所定の行方向に並ぶ複数の前記メモリセルを選択し、前
   記各メモリセルをそれが対応する前記データ線にそれぞ
   れ接続する複数のワード線と、 前記データ線を選択する列デコーダと、 前記ワード線を選択する行デコーダと、 を有し、 前記行デコーダによって選択される各１本のワード線は
   それぞれ２本に分岐して第１ワード線と第２ワード線に
   なっており、前記ある１本のデータ線につながる２つの
   メモリセルの一方が前記第１ワード線によって活性化さ
   れるようにつながっており、他方が前記第２ワード線に
   よって活性化されるようにつながっている、 不揮発性半導体記憶装置。
2. 【請求項２】浮遊ゲートトランジスタから構成した行列
   状に並んだ複数の不揮発性メモリセルと、 各列方向に並ぶ複数の前記メモリセル毎に対応して設け
   られ、対応する各列毎の複数の前記メモリセルのそれぞ
   れとの間でデータを送受するそれぞれ列方向に走る複数
   のデータ線と、 所定の行方向に並ぶ複数の前記メモリセルを選択し、前
   記各メモリセルをそれが対応する前記データ線にそれぞ
   れ接続する複数のワード線と、 前記データ線を選択する列デコーダと、 前記ワード線を選択する行デコーダと、 を有し、 前記行デコーダによって選択される各１本のワード線は
   それぞれ２本に分岐して第１ワード線と第２ワード線に
   なっており、前記ある１本のデータ線につながる２つの
   メモリセルの一方が前記第１ワード線によって活性化さ
   れるようにつながっており、他方が前記第２ワード線に
   よって活性化されるようにつながっており、 前記行デコーダによって選択される各１本の前記ワード
   線の残りものはそのまま１本のワード線として伸びてお
   り、この各１本のワード線に、それぞれ行方向に並ぶ複
   数のメモリセルが活性可能に接続されている、 不揮発性半導体記憶装置。
3. 【請求項３】浮遊ゲートトランジスタから構成した行列
   状に並んだ複数の不揮発性メモリセルと、 各列方向に並ぶ複数の前記メモリセル毎に対応して設け
   られ、対応する各列毎の複数の前記メモリセルのそれぞ
   れとの間でデータを送受するそれぞれ列方向に走る複数
   のデータ線と、 所定の行方向に並ぶ複数の前記メモリセルを選択し、前
   記各メモリセルをそれが対応する前記データ線にそれぞ
   れ接続する複数のワード線と、 前記データ線を選択する列デコーダと、 前記ワード線を選択する行デコーダと、 を有し、 各行に沿って複数のメモリセルをそれらが互いにドレイ
   ン同士及びソース同士を向い合わせるように配置すると
   共に隣り合うメモリセルのドレイン同士及びソース同士
   を接続し、ドレイン同士の接続点を共通ドレインとなし
   ソース同士の接続点を共通ソースとなし、複数の行にお
   ける互いに対応する共通ドレインの列方向に隣り合うも
   の同士を順次接続した後この列に対応する前記データ線
   に接続し、複数の行における互いに対応する共通ソース
   の列方向に隣り合うもの同士を順次接続した後これらの
   各行の複数の共通ソースを一括して接続した、 不揮発性半導体記憶装置。
4. 【請求項４】前記あるワード線につながるメモリセルに
   ついての共通ドレインと、そのワード線に隣り合うワー
   ド線につながるメモリセルについての共通ドレインと
   は、互いに対応するものが列方向に走る１本のドレイン
   拡散層としてつながったものとして構成されており、こ
   の各ドレイン拡散層と、これに対してデータの送受をす
   るデータ線とのコンタクトを、ワード線の所定数本の間
   隔でとっており、 前記あるワード線につながるメモリセルについての共通
   ソースと、そのワード線に隣り合うワード線につながる
   メモリセルについての共通ソースとは、互いに対応する
   ものが列方向に走る１本のソース拡散層としてつながっ
   たものとして構成されている、請求項３の不揮発性半導
   体記憶装置。