[go: up one dir, main page]

TWI569271B - 電阻式記憶體裝置的寫入方法 - Google Patents

電阻式記憶體裝置的寫入方法 Download PDF

Info

Publication number
TWI569271B
TWI569271B TW104119566A TW104119566A TWI569271B TW I569271 B TWI569271 B TW I569271B TW 104119566 A TW104119566 A TW 104119566A TW 104119566 A TW104119566 A TW 104119566A TW I569271 B TWI569271 B TW I569271B
Authority
TW
Taiwan
Prior art keywords
memory cell
pulse
current
selected memory
writing
Prior art date
Application number
TW104119566A
Other languages
English (en)
Other versions
TW201701288A (zh
Inventor
達 陳
林孟弘
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW104119566A priority Critical patent/TWI569271B/zh
Priority to US15/088,138 priority patent/US9508435B1/en
Publication of TW201701288A publication Critical patent/TW201701288A/zh
Application granted granted Critical
Publication of TWI569271B publication Critical patent/TWI569271B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Landscapes

  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Description

電阻式記憶體裝置的寫入方法
本發明是有關於一種資料寫入方法，且特別是有關於一種電阻式記憶體裝置的寫入方法。
非揮發性記憶體具有存入的資料在斷電後也不會消失之優點，因此是許多電子產品維持正常操作所必備的記憶元件。目前，電阻式隨機存取記憶體(resistive random access memory，RRAM)是業界積極發展的一種非揮發性記憶體，其具有寫入操作電壓低、寫入抹除時間短、記憶時間長、非破壞性讀取、多狀態記憶、結構簡單以及所需面積小等優點，在未來個人電腦和電子設備上極具應用潛力。
一般來說，電阻式記憶體可根據所施加的脈衝電壓大小及極性來改變絲狀導電路徑(filament path)的寬度。藉此將電阻值可逆且非揮發地設定為低電阻狀態(low resistance state，LRS)或高電阻狀態(high resistance state，HRS)，以分別表示不同邏輯準位的儲存資料。舉例來說，在寫入資料邏輯1時，可藉由施加 重置脈衝(RESET pulse)來窄化絲狀導電路徑的寬度以形成高電阻狀態。在寫入資料邏輯0時，可藉由施加極性相反的設定脈衝(SET pulse)來增加絲狀導電路徑的寬度以形成低電阻狀態。藉此，在讀取資料時，可依據不同電阻狀態下產生的不同大小範圍的讀取電流，來讀取邏輯1或邏輯0的資料。
然而，可變電阻元件中的絲狀導電路徑卻可能受到高溫環境的影響而不穩定，導致其資料保存力(data retention)受到考驗。具體來說，低電阻狀態可能會因高溫環境而增加電阻值，高電阻狀態可能會因高溫環境而減少電阻值。在此情況下，對應兩種電阻狀態的讀取電流的大小範圍有重疊的可能，導致在讀取資料時，不同邏輯準位的儲存資料可能產生相同大小的讀取電流，從而無法正確地讀取儲存資料。
有鑑於此，本發明提供一種電阻式記憶體裝置的寫入方法，可對於不同邏輯準位的資料使用極性相同而大小不同或脈衝寬度不同的設定脈衝來進行寫入操作，以避免高溫環境下讀取電流的大小範圍發生重疊的現象。
本發明的電阻式記憶體裝置的寫入方法接收邏輯資料，並選擇對應的選擇記憶胞。接著，判斷邏輯資料的邏輯準位。當邏輯資料為第一邏輯準位時，在寫入期間，先提供重置脈衝至選擇記憶胞，再提供小於參考寫入電流且脈衝寬度為類矩脈衝寬度 的設定脈衝至選擇記憶胞。當邏輯資料為第二邏輯準位時，在寫入期間，先提供重置脈衝至選擇記憶胞，再提供大於參考寫入電流且脈衝寬度為類矩脈衝寬度的設定脈衝至選擇記憶胞。
本發明的電阻式記憶體裝置的寫入方法接收邏輯資料，並選擇對應的選擇記憶胞。接著，判斷邏輯資料的邏輯準位。當邏輯資料為第一邏輯準位時，在寫入期間，先提供重置脈衝至選擇記憶胞，再提供大於參考寫入電流且脈衝寬度為窄峰脈衝寬度的設定脈衝至選擇記憶胞。當邏輯資料為第二邏輯準位時，在寫入期間，先提供重置脈衝至選擇記憶胞，再提供大於參考寫入電流且脈衝寬度為類矩脈衝寬度的設定脈衝至選擇記憶胞。
基於上述，本發明的電阻式記憶體裝置的寫入方法，當接收到不同邏輯準位的資料時，皆以極性相同而大小不同或脈衝寬度不同的設定脈衝來進行資料寫入操作。並且，在讀取資料時透過特定讀取電流範圍的設定正確地讀取儲存資料。藉此，在高溫環境下，可避免對應低電阻狀態與高電阻狀態的讀取電流範圍互相重疊，從而造成讀取資料時對於邏輯準位的誤判。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式做詳細說明如下。
200‧‧‧電阻式記憶體裝置
210‧‧‧電阻式記憶胞陣列
212‧‧‧電阻式記憶胞
214‧‧‧選擇記憶胞
220‧‧‧電流偵測單元
230‧‧‧控制單元
BL‧‧‧位元線
D‧‧‧間隔
DATA‧‧‧邏輯資料
Iaft、Ibef、IR1、IR2、RI3‧‧‧讀取電流
IREF、IREF1、IREF2‧‧‧參考電流
L1、L2‧‧‧虛線
PRESET‧‧‧重置脈衝
PSET1、PSET2、PSET3‧‧‧設定脈衝
SL‧‧‧源極線
S302~S312、S502~S512‧‧‧電阻式記憶體裝置的寫入方法的各步驟
圖1是依照本發明一實施例所繪示之溫度升高前後讀取電流 的關係圖。
圖2是依照本發明一實施例所繪示之電阻式記憶體裝置的示意圖。
圖3是依照本發明一實施例所繪示之電阻式記憶體裝置的寫入方法的流程圖。
圖4是依照本發明一實施例所繪示之電阻式記憶體裝置的寫入方法的流程圖。
圖1是依照本發明一實施例所繪示之溫度升高前後讀取電流的關係圖。請參照圖1，其中圖1的橫軸為溫度升高前(常溫下)在讀取資料時電阻式記憶體所產生的讀取電流Ibef(單位為毫安培)，縱軸為溫度升高後(例如達到攝氏260度)在讀取資料時電阻式記憶體所產生的讀取電流Iaft(單位為毫安培)。圖1中的圓形、三角形及方形的標示點分別表示經由重置脈衝或設定脈衝寫入資料後溫度升高前後讀取電流Ibef與Iaft的對應關係。其中，圓形標示點用以表示施加重置脈衝時的讀取電流。三角形以及方形標示點用以分別表示施加不同大小的設定脈衝時的讀取電流。
請參照圖1，傳統上，電阻式記憶體可藉由施加重置脈衝來形成高電阻狀態以例如儲存邏輯1的資料。並且可藉由施加極性相反的設定脈衝來形成低電阻狀態以例如儲存邏輯0的資料。 因此在讀取資料時，即可藉由對應不同電阻狀態的讀取電流來分辨其電阻狀態，以正確地讀取邏輯1或邏輯0的資料。但是，在高溫環境下絲狀導電路徑會受到溫度的影響，導致用以讀取資料的讀取電流發生變動。如圖1所示，標示點的分布不會完全維持在表示溫度上升前後的讀取電流Ibef與Iaft相等的虛線L1。由圖1可以明顯看出，在虛線L2上同樣的讀取電流Iaft會同時對應到低電阻狀態(圓形標示點)以及高電阻狀態(三角形標示點)的讀取電流Ibef，導致無法透過讀取電流正確分辨其電阻狀態，造成讀取儲存資料的誤差。
然而，觀察圖1可以發現，對於施加大小不同的設定脈衝的三角形以及方形標示點，分布範圍有明顯的差異。其中，作為讀取電流Ibef小於參考電流IREF1(例如20微安培)的三角形標示點的分布範圍會由虛線L1往左下分布。作為讀取電流Ibef大於參考電流IREF2(例如25微安培)的方形標示點的分布範圍卻會由虛線L1往右上分布。因此可以推斷出在高溫環境下對應三角形以及方形標示點所表示的上述兩者狀態的讀取電流Iaft之間可具有明顯的間隔D，不會有重疊的現象。據此，本發明實施例所提出的電阻式記憶體裝置及其寫入方法，即是利用圖1所述的分布特性(設定脈衝的讀取電流即使在高溫環境下亦在特定讀取電流範圍內具有不會重疊的特性)，提出對應高溫環境下的資料寫入方法。以下將說明如何實現本發明實施例所提出的電阻式記憶體裝置的寫入方法。
圖2是依照本發明一實施例所繪示之電阻式記憶體裝置的示意圖。請參照圖2，電阻式記憶體裝置200包括電阻式記憶胞陣列210、電流偵測單元220以及控制單元230。電阻式記憶胞陣列210包括多數個電阻式記憶胞212。電阻式記憶胞陣列210透過多條位元線BL耦接至電流偵測單元220，以及透過多數條源極線SL耦接至控制單元230。每個電阻式記憶胞212可以包括開關元件，例如金氧半導場效電晶體或雙極性接面電晶體，以及可變電阻元件，且每個電阻式記憶胞212可以提供單一個位元的儲存資料。
電流偵測單元220可以是任何類型電流量測元件/電路。例如，感測放大器電路。電流偵測單元220可透過多數條位元線BL耦接電阻式記憶胞212，並偵測電阻式記憶胞212所產生的電流。
控制單元230可例如是中央處理單元(Central Processing Unit，CPU)、微處理器(Microprocessor)、數位訊號處理器(Digital Signal Processor，DSP)、可程式化控制器、可程式化邏輯裝置(Programmable Logic Device，PLD)或其他類似裝置或這些裝置的組合。控制單元230係可耦接至電流偵測單元220以及電阻式記憶胞陣列210的多數條源極線SL。以下即舉實施例說明電阻式記憶體裝置200的資料寫入方法的詳細步驟。
圖3是依照本發明一實施例所繪示之電阻式記憶體裝置的寫入方法的流程圖。請同時參照圖2及圖3，本實施例對於邏輯 資料的寫入方法適用於圖2的電阻式記憶體裝置200，以下即搭配電阻式記憶體裝置200中的各項元件說明本發明實施例之寫入方法的各個步驟。
在步驟S302中，控制單元230可接收邏輯資料DATA，並選擇對應的選擇記憶胞214。具體來說，當控制單元230接收到單一位元的邏輯資料DATA時，控制單元230可由多個電阻式記憶胞212中選擇對應的一個選擇記憶胞214。選擇記憶胞214可包括開關元件以及可變電阻元件。控制單元230可例如提供選擇電壓至選擇記憶胞214中作為開關元件的電晶體的閘極(或基極)以將其導通，以針對選擇記憶胞214進行後續資料的寫入操作。
在步驟S304中，控制單元230可判斷邏輯資料DATA的邏輯準位。具體來說，控制單元230可判斷單一位元的邏輯資料DATA為邏輯1或邏輯0。
當邏輯資料DATA為邏輯1(第一邏輯準位)時，在步驟S306中，在資料的寫入期間，控制單元230可先提供重置脈衝PRESET至選擇記憶胞214，再提供設定脈衝PSET1至選擇記憶胞214。其中，設定脈衝PSET1的極性與重置脈衝PRESET相反，且設定脈衝PSET1的電流值小於例如為100微安培的參考寫入電流，設定脈衝PSET1所具有的脈衝寬度為特定的類矩脈衝寬度(類矩脈衝寬度例如為100奈秒)，以藉由設定脈衝PSET1使選擇記憶胞214成為高電阻狀態(high resistance state，HRS)。具體來說，選擇記憶胞214的可變電阻單元可例如為氧化物基礎 (oxide-based)電阻式隨機存取記憶體。當欲將邏輯1的資料寫入而使選擇記憶胞214達到高電阻狀態時，控制單元230可先透過源極線SL提供與設定脈衝PSET1極性相反的重置脈衝PRESET至選擇記憶胞214，以窄化可變電阻元件中絲狀導電路徑的寬度來重置(提高)可變電阻元件的電阻值。接著，控制單元230可再透過源極線SL提供小於參考寫入電流且脈衝寬度例如特定為100奈秒左右的類矩脈衝寬度的設定脈衝PSET1至選擇記憶胞214的可變電阻元件。使得可變電阻元件中絲狀導電路徑的寬度調整到當施加適當的讀取電壓至選擇記憶胞214時會產生小於參考電流IREF的讀取電流IR1。舉例來說，在讀取電壓0.2伏特情況下，參考電流IREF例如為10~20微安培，但本發明並不依此為限。
接著，為了確定寫入資料後的讀取電流可符合所特定的讀取電流範圍，在步驟S308中，控制單元230可施加讀取電壓至選擇記憶胞214，並且可判斷所產生的測試電流是否小於參考電流IREF。具體來說，在控制單元230提供設定脈衝PSET1至選擇記憶胞214來寫入邏輯1之後，為避免絲狀導電路徑的未調整到預期寬度而產生誤差，可由控制單元230施加讀取電壓至選擇記憶胞214來先讓電流偵測單元220偵測所產生的測試電流。控制單元230可依據電流偵測單元220的偵測結果判斷測試電流是否小於參考電流IREF。
並且，當測試電流未小於參考電流IREF時，表示可變電阻元件的絲狀導電路徑的寬度可能過寬。因此，回到步驟S306中， 控制單元230可重新提供重置脈衝PRESET至選擇記憶胞214，再提供小於參考寫入電流且脈衝寬度為類矩脈衝寬度的設定脈衝PSET1至選擇記憶胞214，以再次調整絲狀導電路徑的寬度。之後，到步驟S308再進行測試，直到測試電流符合規定的讀取電流範圍(小於參考電流IREF)為止。
據此，在讀取期間，當控制單元230施加讀取電壓至選擇記憶胞214時，電流偵測單元220將可準確偵測到符合小於參考電流IREF的讀取電流IR1。並且，電流偵測單元220可將偵測結果傳送至控制單元230，控制單元230即可依小於參考電流IREF的讀取電流範圍判斷選擇記憶胞214為高電阻狀態，以讀取到邏輯1的資料。
另一方面，當邏輯資料DATA為邏輯0(第二邏輯準位)時，在步驟S310中，在資料的寫入期間，控制單元230可先提供重置脈衝PRESET至選擇記憶胞214，再提供設定脈衝PSET2至選擇記憶胞214。其中，設定脈衝PSET2的極性與重置脈衝PRESET相反，且設定脈衝PSET2的電流值大於例如為100微安培的參考寫入電流，設定脈衝PSET2所具有的脈衝寬度亦為特定的類矩脈衝寬度(類矩脈衝寬度例如為100奈秒)，以藉由設定脈衝PSET2使選擇記憶胞214成為低電阻狀態(low resistance state，LRS)。具體來說，當欲將邏輯0的資料寫入而使選擇記憶胞214達到低電阻狀態時，控制單元230可先透過源極線SL提供與設定脈衝PSET2極性相反的重置脈衝PRESET至選擇記憶胞214，以窄化可 變電阻元件中絲狀導電路徑的寬度來重置(提高)可變電阻元件的電阻值。接著，控制單元230可再透過源極線SL提供大於參考寫入電流且脈衝寬度例如特定為100奈秒左右的類矩脈衝寬度的設定脈衝PSET2至選擇記憶胞214的可變電阻元件。使得可變電阻元件中絲狀導電路徑的寬度調整到當施加適當的讀取電壓(例如為0.2伏特)至選擇記憶胞214時會產生大於參考電流IREF(例如為10~20微安培)的讀取電流IR2。並且在本實施例中，因設定脈衝PSET2所對應的讀取電流範圍高於設定脈衝PSET1所對應的讀取電流範圍，故設定脈衝PSET2高於設定脈衝PSET1，且設定脈衝PSET1及PSET2的極性相同。
接著，為了確定寫入資料後的讀取電流可符合所特定的讀取電流範圍，在步驟S312中，控制單元230可施加讀取電壓至選擇記憶胞214，並且可判斷所產生的測試電流是否大於參考電流IREF。具體來說，在控制單元230提供設定脈衝PSET2至選擇記憶胞214來寫入邏輯0之後，為避免絲狀導電路徑的未調整到預期寬度而產生誤差，可由控制單元230施加讀取電壓至選擇記憶胞214來先讓電流偵測單元220偵測所產生的測試電流。控制單元230可依據電流偵測單元220的偵測結果判斷測試電流是否大於參考電流IREF。
並且，當測試電流未大於參考電流IREF時，表示可變電阻元件的絲狀導電路徑的寬度可能過窄。因此，回到步驟S310中，控制單元230可重新提供重置脈衝PRESET至選擇記憶胞214，再 提供大於參考寫入電流且脈衝寬度為類矩脈衝寬度的設定脈衝PSET2至選擇記憶胞214，以再次調整絲狀導電路徑的寬度。之後，到步驟S312再進行測試，直到測試電流符合規定的讀取電流範圍(大於參考電流IREF)為止。
據此，在讀取期間，當控制單元230施加讀取電壓至選擇記憶胞214時，電流偵測單元220將可準確偵測到符合大於參考電流IREF的讀取電流IR2。並且，電流偵測單元220可將偵測結果傳送至控制單元230，控制單元230即可依大於參考電流IREF的讀取電流範圍判斷選擇記憶胞214為低電阻狀態，以讀取到邏輯0的資料。需說明的是，本發明實施例並不會對不同讀取電流範圍所代表的邏輯資料加以限制，在一實施例中，控制單元230亦可依小於參考電流IREF的讀取電流範圍判斷讀取到邏輯0的資料，可依大於參考電流IREF的讀取電流範圍判斷讀取到邏輯1的資料。
因此，透過本發明實施的寫入方法，在利用對應特定讀取電流範圍(小於或大於參考電流IREF)的設定脈衝PSET1及PSET2寫入不同邏輯準位的資料的情況下，即使在高溫環境下，選擇記憶胞214亦可在不會重疊的讀取電流範圍內分別產生對應邏輯0或邏輯1的讀取電流，可避免造成儲存資料的邏輯準位的誤判。
在一實施例中，控制單元230可調整選擇記憶胞214的可變電阻元件的電阻值為零(例如將可變電阻元件的兩端短路)， 並施加讀取電壓至選擇記憶胞214而產生對應選擇記憶胞214的參考寫入電流。
圖4是依照本發明一實施例所繪示之電阻式記憶體裝置的寫入方法的流程圖。請同時參照圖2及圖4，本實施例對於邏輯資料的寫入方法適用於圖2的電阻式記憶體裝置200，以下即搭配電阻式記憶體裝置200中的各項元件說明本發明實施例之寫入方法的各個步驟。
在步驟S402中，控制單元230可接收邏輯資料DATA，並選擇對應的選擇記憶胞214。在步驟S404中，控制單元230可判斷邏輯資料DATA的邏輯準位。此等步驟S402、S404係與前述實施例的步驟S302、S304相同或相似，故其詳細內容在此不再贅述。
與前述實施例不同的是，在本實施例中，當邏輯資料DATA為邏輯1(第一邏輯準位)時，在步驟S406中，控制單元230可先提供重置脈衝PRESET至選擇記憶胞214，再提供設定脈衝PSET3至選擇記憶胞214。其中，設定脈衝PSET3的極性與重置脈衝PRESET相反，且設定脈衝PSET3的電流值大於例如為100微安培的參考寫入電流，設定脈衝PSET3所具有的脈衝寬度為特定的窄峰脈衝寬度(窄峰脈衝寬度例如為10奈秒)，以藉由設定脈衝PSET3使選擇記憶胞214成為高電阻狀態。具體來說，當欲將邏輯1的資料寫入而使選擇記憶胞214達到高電阻狀態時，控制單元230可先透過源極線SL提供與設定脈衝PSET3極性相反 的重置脈衝PRESET至選擇記憶胞214，以窄化可變電阻元件中絲狀導電路徑的寬度來重置(提高)可變電阻元件的電阻值。接著，控制單元230可再透過源極線SL提供大於參考寫入電流且脈衝寬度例如特定為10奈秒左右的窄峰脈衝寬度的設定脈衝PSET3至選擇記憶胞214的可變電阻元件。使得可變電阻元件中絲狀導電路徑的寬度調整到當施加適當的讀取電壓(例如為0.2伏特)至選擇記憶胞214時會產生小於參考電流IREF(例如為10~20微安培)的讀取電流IR3。
接著，為了確定寫入資料後的讀取電流可符合所特定的讀取電流範圍，在步驟S408中，控制單元230可施加讀取電壓至選擇記憶胞214，並且可判斷所產生的測試電流是否小於參考電流IREF。具體來說，在控制單元230提供設定脈衝PSET3至選擇記憶胞214來寫入邏輯1之後，為避免絲狀導電路徑的未調整到預期寬度而產生誤差，可由控制單元230施加讀取電壓至選擇記憶胞214來先讓電流偵測單元220偵測所產生的測試電流。控制單元230可依據電流偵測單元220的偵測結果判斷測試電流是否小於參考電流IREF。
並且，當測試電流未小於參考電流IREF時，表示可變電阻元件的絲狀導電路徑的寬度可能過寬。因此，回到步驟S406中，控制單元230可重新提供重置脈衝PRESET至選擇記憶胞214，再提供大於參考寫入電流且脈衝寬度為窄峰脈衝寬度的設定脈衝PSET3至選擇記憶胞214，以再次調整絲狀導電路徑的寬度。之 後，到步驟S408再進行測試，直到測試電流符合規定的讀取電流範圍(小於參考電流IREF)為止。
據此，在讀取期間，當控制單元230施加讀取電壓至選擇記憶胞214時，電流偵測單元220將可準確偵測到符合小於參考電流IREF的讀取電流IR3。並且，電流偵測單元220可將偵測結果傳送至控制單元230，控制單元230即可依小於參考電流IREF的讀取電流範圍判斷選擇記憶胞214為高電阻狀態，以讀取到邏輯1的資料。
另一方面，當邏輯資料DATA為邏輯0(第二邏輯準位)時，在步驟S410中，在資料的寫入期間，控制單元230可先提供重置脈衝PRESET至選擇記憶胞214，再提供設定脈衝PSET2至選擇記憶胞214。其中，設定脈衝PSET2的極性與重置脈衝PRESET相反，且設定脈衝PSET2的電流值大於例如為100微安培的參考寫入電流，設定脈衝PSET2所具有的脈衝寬度為特定的類矩脈衝寬度(類矩脈衝寬度例如為100奈秒)，以藉由設定脈衝PSET2使選擇記憶胞214成為低電阻狀態。使得可變電阻元件中絲狀導電路徑的寬度調整到當施加讀取電壓(例如為0.2伏特)至選擇記憶胞214時會產生大於參考電流IREF(例如為10~20微安培)的讀取電流IR2。
接著，在步驟S412中，控制單元230可施加讀取電壓至選擇記憶胞214，並且可判斷所產生的測試電流是否大於參考電流IREF。當測試電流未大於參考電流IREF時，表示可變電阻元件的 絲狀導電路徑的寬度可能過窄。因此，回到步驟S410中，控制單元230可重新提供重置脈衝PRESET至選擇記憶胞214，再提供大於參考寫入電流且脈衝寬度為類矩脈衝寬度的設定脈衝PSET2至選擇記憶胞214，以再次調整絲狀導電路徑的寬度。之後，到步驟S412再進行測試，直到測試電流符合規定的讀取電流範圍(大於參考電流IREF)為止。
據此，在讀取期間，當控制單元230施加讀取電壓至選擇記憶胞214時，電流偵測單元220將可準確偵測到符合大於參考電流IREF條件的讀取電流IR2。控制單元230即可依大於參考電流IREF的讀取電流範圍判斷選擇記憶胞214為低電阻狀態，以讀取到邏輯0的資料。即使在高溫環境下，選擇記憶胞214亦可在不會重疊的讀取電流範圍內分別產生對應邏輯0或邏輯1的讀取電流，可避免造成儲存資料的邏輯準位的誤判。
綜上所述，本發明的電阻式記憶體裝置的寫入方法，可對於不同邏輯準位的資料皆以極性相同而大小不同或脈衝寬度不同的設定脈衝來進行寫入操作。並且，在讀取資料時透過特定讀取電流範圍的設定正確地讀取儲存資料。藉此，在高溫環境下，可避免對應低電阻狀態與高電阻狀態的讀取電流範圍互相重疊，從而造成讀取資料時對於邏輯準位的誤判。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍 當視後附的申請專利範圍所界定者為準。
S302~S312‧‧‧電阻式記憶體裝置的寫入方法的各步驟

Claims (10)

  1. 一種電阻式記憶體裝置的寫入方法，包括：接收一邏輯資料，並選擇對應的一選擇記憶胞；判斷該邏輯資料的邏輯準位；當該邏輯資料為一第一邏輯準位時，在一寫入期間，先提供一重置脈衝至該選擇記憶胞，再提供小於一參考寫入電流且具有一類矩脈衝的一設定脈衝至該選擇記憶胞，接著施加一讀取電壓至該選擇記憶胞，並且判斷所產生的一測試電流是否小於一參考電流，當該測試電流未小於該參考電流，重新提供該重置脈衝至該選擇記憶胞，再提供小於該參考寫入電流且具有該類矩脈衝的該設定脈衝至該選擇記憶胞；以及當該邏輯資料為一第二邏輯準位時，在該寫入期間，先提供該重置脈衝至該選擇記憶胞，再提供大於該參考寫入電流且具有該類矩脈衝的一設定脈衝至該選擇記憶胞。
  2. 如申請專利範圍第1項所述之電阻式記憶體裝置的寫入方法，其中該選擇記憶胞包括一可變電阻元件，且在接收該邏輯資料的步驟之前，更包括：調整該可變電阻元件的電阻值為零，並施加一讀取電壓至該選擇記憶胞而產生該參考寫入電流。
  3. 如申請專利範圍第1項所述之電阻式記憶體裝置的寫入方法，其中在提供大於該參考寫入電流且具有該類矩脈衝的該設定脈衝至該選擇記憶胞之後，更包括： 施加一讀取電壓至該選擇記憶胞，並且判斷所產生的一測試電流是否大於一參考電流；以及當該測試電流未大於該參考電流，重新提供該重置脈衝至該選擇記憶胞，再提供大於該參考寫入電流且具有該類矩脈衝的該設定脈衝至該選擇記憶胞。
  4. 如申請專利範圍第1項所述之電阻式記憶體裝置的寫入方法，其中該參考寫入電流為100微安培，該類矩脈衝的寬度為100奈秒。
  5. 一種電阻式記憶體裝置的寫入方法，包括：接收一邏輯資料，並選擇對應的一選擇記憶胞；判斷該邏輯資料的邏輯準位；當該邏輯資料為一第一邏輯準位時，在一寫入期間，先提供一重置脈衝至該選擇記憶胞，再提供小於一參考寫入電流且具有一類矩脈衝的一設定脈衝至該選擇記憶胞；以及當該邏輯資料為一第二邏輯準位時，在該寫入期間，先提供該重置脈衝至該選擇記憶胞，再提供大於該參考寫入電流且具有該類矩脈衝的一設定脈衝至該選擇記憶胞，接著施加一讀取電壓至該選擇記憶胞，並且判斷所產生的一測試電流是否大於一參考電流，當該測試電流未大於該參考電流，重新提供該重置脈衝至該選擇記憶胞，再提供大於該參考寫入電流且具有該類矩脈衝的該設定脈衝至該選擇記憶胞。
  6. 一種電阻式記憶體裝置的寫入方法，包括： 接收一邏輯資料，並選擇對應的一選擇記憶胞；判斷該邏輯資料的邏輯準位；當該邏輯資料為一第一邏輯準位時，在一寫入期間，先提供一重置脈衝至該選擇記憶胞，再提供大於一參考寫入電流且具有一窄峰脈衝的一設定脈衝至該選擇記憶胞；以及當該邏輯資料為一第二邏輯準位時，在該寫入期間，先提供該重置脈衝至該選擇記憶胞，再提供大於該參考寫入電流且具有一類矩脈衝的一設定脈衝至該選擇記憶胞。
  7. 如申請專利範圍第6項所述之電阻式記憶體裝置的寫入方法，其中該選擇記憶胞包括一可變電阻元件，且在接收該邏輯資料的步驟之前，更包括：調整該可變電阻元件的電阻值為零，並施加一讀取電壓至該選擇記憶胞而產生該參考寫入電流。
  8. 如申請專利範圍第6項所述之電阻式記憶體裝置的寫入方法，其中在提供大於該參考寫入電流且具有該窄峰脈衝的該設定脈衝至該選擇記憶胞之後，更包括：施加一讀取電壓至該選擇記憶胞，並且判斷所產生的一測試電流是否小於一參考電流；以及當該測試電流未小於該參考電流，重新提供該重置脈衝至該選擇記憶胞，再提供大於該參考寫入電流且具有該窄峰脈衝的該設定脈衝至該選擇記憶胞。
  9. 如申請專利範圍第6項所述之電阻式記憶體裝置的寫入方法，其中在提供大於該參考寫入電流且具有該類矩脈衝的該設定 脈衝至該選擇記憶胞之後，更包括：施加一讀取電壓至該選擇記憶胞，並且判斷所產生的一測試電流是否大於一參考電流；以及當該測試電流未大於該參考電流，重新提供該重置脈衝至該選擇記憶胞，再提供大於該參考寫入電流且具有該類矩脈衝的該設定脈衝至該選擇記憶胞。
  10. 如申請專利範圍第6項所述之電阻式記憶體裝置的寫入方法，其中該參考寫入電流為100微安培，該窄峰脈衝的寬度為10奈秒，該類矩脈衝的寬度為100奈秒。
TW104119566A 2015-06-17 2015-06-17 電阻式記憶體裝置的寫入方法 TWI569271B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104119566A TWI569271B (zh) 2015-06-17 2015-06-17 電阻式記憶體裝置的寫入方法
US15/088,138 US9508435B1 (en) 2015-06-17 2016-04-01 Writing method for resistive memory apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104119566A TWI569271B (zh) 2015-06-17 2015-06-17 電阻式記憶體裝置的寫入方法

Publications (2)

Publication Number Publication Date
TW201701288A TW201701288A (zh) 2017-01-01
TWI569271B true TWI569271B (zh) 2017-02-01

Family

ID=57351988

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104119566A TWI569271B (zh) 2015-06-17 2015-06-17 電阻式記憶體裝置的寫入方法

Country Status (2)

Country Link
US (1) US9508435B1 (zh)
TW (1) TWI569271B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109147860B (zh) 2017-06-27 2020-11-17 华邦电子股份有限公司 存储器存储装置及其测试方法
US10290327B2 (en) * 2017-10-13 2019-05-14 Nantero, Inc. Devices and methods for accessing resistive change elements in resistive change element arrays
US20200176379A1 (en) * 2018-11-30 2020-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Metal filament vias for interconnect structure
CN113012739B (zh) * 2019-12-20 2024-03-05 华邦电子股份有限公司 存储器装置与其操作方法
CN113628651B (zh) * 2020-05-06 2023-12-08 华邦电子股份有限公司 电阻式内存存储装置及其操作方法
US12367933B2 (en) * 2022-07-19 2025-07-22 Micron Technology, Inc. Unipolar programming of memory cells

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102099863A (zh) * 2009-06-08 2011-06-15 松下电器产业株式会社 电阻变化型非易失性存储元件的写入方法及电阻变化型非易失性存储装置
US20130170283A1 (en) * 2011-12-30 2013-07-04 Sandisk 3D Llc Low forming voltage non-volatile storage device
US8698121B2 (en) * 2009-04-10 2014-04-15 Intermolecular, Inc. Resistive switching memory element including doped silicon electrode
TW201419279A (zh) * 2012-11-14 2014-05-16 Univ Nat Chiao Tung 電阻式記憶體裝置及其操作方法
US20140241034A1 (en) * 2013-02-27 2014-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive Switching Random Access Memory Structure and Method To Recreate Filament and Recover Resistance Window
US8854874B2 (en) * 2011-06-16 2014-10-07 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device including variable resistance element

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100574975B1 (ko) * 2004-03-05 2006-05-02 삼성전자주식회사 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로
CN101548336B (zh) 2007-06-22 2012-07-11 松下电器产业株式会社 电阻变化型非易失性存储装置
US8213213B2 (en) 2009-11-09 2012-07-03 National Tsing Hua University Reference current generator for resistance type memory and method thereof
KR101802448B1 (ko) * 2010-10-12 2017-11-28 삼성전자주식회사 상변화 메모리 장치 및 상변화 메모리 장치의 리라이트 동작 방법
KR20120063136A (ko) 2010-12-07 2012-06-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 구동방법
JP5306401B2 (ja) 2011-03-24 2013-10-02 株式会社東芝 抵抗変化メモリ
US8659931B1 (en) 2011-07-13 2014-02-25 Adesto Technologies Corporation Erase and soft program within the erase operation for a high speed resistive switching memory operation with controlled erased states
KR101996020B1 (ko) 2012-02-08 2019-07-04 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 쓰기 방법
KR101948153B1 (ko) 2012-03-12 2019-02-14 삼성전자주식회사 저항성 메모리 장치 및 그것의 데이터 쓰기 방법
TWI530950B (zh) * 2014-12-02 2016-04-21 華邦電子股份有限公司 電阻式記憶體及其修補方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8698121B2 (en) * 2009-04-10 2014-04-15 Intermolecular, Inc. Resistive switching memory element including doped silicon electrode
CN102099863A (zh) * 2009-06-08 2011-06-15 松下电器产业株式会社 电阻变化型非易失性存储元件的写入方法及电阻变化型非易失性存储装置
US8854874B2 (en) * 2011-06-16 2014-10-07 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device including variable resistance element
US20130170283A1 (en) * 2011-12-30 2013-07-04 Sandisk 3D Llc Low forming voltage non-volatile storage device
TW201419279A (zh) * 2012-11-14 2014-05-16 Univ Nat Chiao Tung 電阻式記憶體裝置及其操作方法
US20140241034A1 (en) * 2013-02-27 2014-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive Switching Random Access Memory Structure and Method To Recreate Filament and Recover Resistance Window

Also Published As

Publication number Publication date
US9508435B1 (en) 2016-11-29
US20160372196A1 (en) 2016-12-22
TW201701288A (zh) 2017-01-01

Similar Documents

Publication Publication Date Title
TWI569271B (zh) 電阻式記憶體裝置的寫入方法
US9443587B1 (en) Resistive memory apparatus and writing method thereof
TWI609374B (zh) 記憶體裝置與其操作方法
TWI571875B (zh) 電阻式記憶體裝置及其寫入方法
JP2019502224A (ja) メモリおよびその動作を含む装置および方法
CN104412326A (zh) 电阻性存储器的稳定
CN103065682B (zh) 非易失性存储装置及其写入控制方法
JP2012099205A (ja) 閾値エッジ検出を用いる相変化メモリの状態判定
US20160322103A1 (en) Forming method for variable-resistance nonvolatile memory element
US9715931B2 (en) Resistive memory apparatus and a writing method thereof
CN110612574A (zh) 存储器装置和控制存储器装置的方法
KR101926772B1 (ko) 저항성 메모리 장치 및 그 판독 방법
CN106328196A (zh) 电阻式存储器装置的写入方法
TWI574263B (zh) 電阻式記憶體裝置及其讀取方法
CN105304129A (zh) 电阻可变型存储器及其写入方法
TWI547944B (zh) 電阻可變型記憶體及其寫入方法
TW201905930A (zh) 記憶體儲存裝置及其測試方法