JP2012099205A - 閾値エッジ検出を用いる相変化メモリの状態判定 - Google Patents

Abstract

【課題】相変化メモリのリセット状態の閾値エッジ現象を伴うメモリセルを読み出す技術を提供する。
【解決手段】読み出しコマンドに応答して相変化メモリ（ＰＣＭ）セルに適用されたバイアス信号の大きさを増加させるステップと、前記ＰＣＭセルのセル電流及び／又はセル電圧の計測に少なくとも部分的に基づいて、前記ＰＣＭセルの抵抗値を推定するステップと、前記大きさが増加される間に生じる前記抵抗の変化に少なくとも部分的に基づいて、前記ＰＣＭセルの状態を判定するステップと、を含む。
【選択図】図７

Description

本明細書に開示される主題は、相変化メモリのリセット状態の閾値エッジ現象を伴うメモリセルを読み出す技術に関する。

相変化メモリ（ＰＣＭ）は、単に数例を挙げれば、カルコゲニドガラス及び／又はゲルマニウム・アンチモン・テルル化合物（ＧＳＴ）等の１つ又は複数の特定の相変化材料の性質及び特性に少なくとも部分的に基づいて動作し得る。このような材料の結晶状態及びアモルファス状態は、異なる電気抵抗率を持ち、それゆえ情報が記憶され得る基礎を表す。アモルファス・高抵抗状態は、記憶された第１のバイナリ状態を表し、結晶・低抵抗状態は、記憶された第２のバイナリ状態を表す。勿論、記憶された情報のこのようなバイナリ表示は単に例示である。すなわち、ＰＣＭはまた、例えば、相変化材料の抵抗率を変えることによって表された複数のメモリ状態を記憶するように用いられてもよい。

ＰＣＭセルの状態判定は、ＰＣＭセルの状態の電気抵抗率の違いに少なくとも部分的に基づいていてもよい。例えば、ＰＣＭセルのリセット（ＲＥＳＥＴ）状態及びセット（ＳＥＴ）状態間の相違づけは、ＰＣＭセル抵抗の相違を判定することを伴ってもよい。しかしながら、新しいＰＣＭ材料の導入及び／又はＰＣＭサイズの減少を継続することは、状態間（例えば、ＲＥＳＥＴ状態及びＳＥＴ状態）において、抵抗又は読み出しウィンドウのＰＣＭマージンに影響を与えてもよい。例えば、減少したプログラミング（書き込み）・ウィンドウは、ＳＥＴ状態及びＲＥＳＥＴ状態間のより狭い読み出しマージンを導いてもよい。減少した読み出しウィンドウを持つＰＣＭは、より大きな読み出しウィンドウを持つＰＣＭに比べて読み出しエラー数が大きくなる可能性がある。

非限定的かつ非網羅的な実施形態について、以下に図を参照して記載する。特に明示がない限り、類似の番号は様々な図を通して類似の部分を示す。

図１は、実施形態に係る、相変化メモリの一部を概略的に示す図である。 図２は、実施形態に係る、バイアス信号波形及びメモリセル電圧／電流の特徴を示すプロットを含む図である。 図３は、実施形態に係る、メモリセル対時間の特徴を示すプロット図である。 図４は、実施形態に係る、メモリセルの特徴を計測する電気回路を概略的に示す図である。 図５は、実施形態に係る、メモリセルの特徴及び計測パラメータを示すプロット図である。 図６は、他の実施形態に係る、メモリセルの特徴及び計測パラメータを示すプロット図である。 図７は、実施形態に係る、メモリセルを読み出す処理のフローチャートである。 図８は、コンピュータシステムの実施形態例を概略的に示す図である。

本明細書全体を通して、「一実施形態」又は「実施形態」を参照することは、特別な特色、構造、特徴が、請求項に記載された主題の少なくとも一実施形態に含まれることを意味する。それゆえ、本明細書を通して様々な箇所における「一実施形態において」又は「実施形態」という語句の出現は、必ずしも全てが同一の実施形態を参照しているものではない。更に、特定の特色、構造、又は特徴は、１つ又は複数の実施形態において組み合わされてもよい。

実施形態において、相変化メモリ（ＰＣＭ）セルに情報を書き込む処理は、ＰＣＭセルを１つの状態又は他の状態にセットすること又はリセットすることを含んでもよい。例えば、ＰＣＭセルは、比較的高い振幅で比較的短い持続時間の電子プログラミングパルスを適用することにより相変化材料を融解させることによってリセットされてもよい。対照的に、ＰＣＭセルは、例えば比較的急峻な降下を含み得る、比較的長い持続時間を持つ比較的小さなサブメルト（ｓｕｂ‐ｍｅｌｔ）の振幅の電子プログラミングパルスを適用することによってセットされてもよい。ＰＣＭセルはまた、融解した相変化材料を結晶化させるために、規定時間を超えて電圧又は電流が徐々に減少するような降下を持つ可能性がある高いオーバーメルト（ｏｖｅｒ‐ｍｅｌｔ）の振幅の電子プログラミングパルスを適用することによってセットされてもよい。このようなリセットパルス及び／又はセットパルス、及びリセット処理及び／又はセット処理は、「書き込み」パルス又は「プログラム」パルス、及び「書き込み」処理又は「プログラム」処理として適用されてもよい。

実施形態において、ＰＣＭセルに記憶された情報を読み出す処理は、ＰＣＭセルが、ＳＥＴ状態、ＲＥＳＥＴ状態、又は他の状態（例えば、マルチレベルＰＣＭの場合において）であるかを判定することを含んでもよい。このような状態は、特定のＰＣＭ抵抗率に対応し得るため、状態判定は、ＰＣＭセルの抵抗を判定することを伴ってもよい。ＰＣＭセルの抵抗は、メモリセルに含まれた相変化材料が、上で議論したように、アモルファス層及び／又は結晶相に存在するかに少なくとも部分的に依存してもよい。

実施形態において、例えば、ＰＣＭセルのアモルファス状態又はリセット状態の材料に生じ得る閾値エッジ現象は、ＰＣＭセルの状態を判定するために用いられてもよい。閾値エッジは、ＲＥＳＥＴ状態にあるＰＣＭセルにバイアス信号を適用することの結果であり得る。ビット線に適用され得るこのようなバイアス信号は、以下に更に詳細に記載するように、ランピング電圧／電流パルスを含んでもよい。このようなバイアス信号の振幅が増加する（例えば、強化される）につれ、閾値エッジは、ＰＣＭセルの抵抗率がバイアス信号の振幅が増加する特定のスパンの間に急峻に降下することに直面し得る。対照的に、結晶状態又はＳＥＴ状態におけるＰＣＭセルは、このような閾値エッジを経験しなくてもよい。例えば、バイアス信号の振幅が増加される（例えば、強化される）ため、ＳＥＴ状態のＰＣＭの抵抗率は、実質的に一定のままであってもよい。

実施形態において、ＰＣＭセルの状態を判定する処理は、ＰＣＭセルが閾値エッジを経験するかを検出することを伴ってもよい。例えば、このような閾値エッジが検出される場合、ＰＣＭセルはＲＥＳＥＴ状態にあるとみなされてもよい。対照的に、このような閾値エッジが検出されない場合、ＰＣＭセルはＳＥＴ状態にあるとみなされてもよい。実装において、ＰＣＭセルが閾値エッジを経験するか否かを検出することが実行されてもよく、その一方で、ＰＣＭセルに適用されたバイアス信号の電圧は、上向きに増加されてもよい。閾値エッジの発生は、バイアス信号の電圧（例えば、電界）及び時間の作用であってもよい。それゆえ、バイアス電圧が強化される場合に、又は、バイアス電圧が特定の時間量に対して一定に保持される場合に、スナップバックが測定され得る。勿論、閾値エッジ現象のこのような詳細は単に例示であって、請求項の主題はそのように限定されるものではない。

実施形態において、ＰＣＭセルの状態を判定する方法は、読み出しコマンドに応答してＰＣＭセルに適用されたバイアス信号の大きさ（例えば、電圧又は電流）を増加させることと、ＰＣＭセルのセル電流及び／又はセル電圧を計測することによってＰＣＭセルの抵抗値を推測することとを含んでもよい。方法は、バイアス信号の大きさを増加させる間に、ＰＣＭセルの抵抗における実質的な減少が生じたかを判定することと、ＰＣＭセルの抵抗における実質的な減少がオームの法則に従って生じたかを判定することに少なくとも部分的に基づいてＰＣＭセルの状態を判定することとを更に含んでもよい。一実装において、抵抗における実質的な減少が生じない場合に、ＰＣＭセルの状態はＳＥＴ状態にあると判定されてもよいが、抵抗における実質的な減少が生じた場合に、ＰＣＭセルの状態はＲＥＳＥＴ状態にあると判定されてもよい。他の実装において、ＰＣＭセルの抵抗における実質的な減少が生じたかを判定することは、ＰＣＭセル電流及び／又は電圧計測値の少なくとも１つの以前の値を保持することと、ＰＣＭセル電流及び／又は電圧計測値の少なくとも１つの以前の値をＰＣＭセル電流及び／又は電圧計測値の次の値と比較することとを含んでもよい。

図１は、実施形態に係る、相変化メモリ１００の一部を概略的に示す図である。このような部分は、２つのメモリセルを含むように図示され、各メモリセルは説明する目的のために異なるメモリ状態にある。半導体基板１５０は、Ｎドープ領域１５５を含んでもよいが、例えば、Ｐドープ領域の使用を含む他の構成が用いられてもよい。相変化メモリ１００は、ワード線１６０、ビット線１０５、及びビット線コンタクト１１０を含んでもよい。ビット線１０５は、例えば、センスアンプに電気的に接続されてもよい。１つのメモリ状態を表すために、相変化材料１２５の一部に接触しているヒーター１４５は、相変化材料１２５の一部１４０を融解するように加熱してもよく、その後、例えば、アモルファスＧＳＴを含むように比較的急速に冷却されてもよい。このようなアモルファス材料は、比較的高い抵抗性（例えば、ＲＥＳＥＴ状態）であってもよく、その結果、コンタクト１２０に対して高抵抗で結合し得る。他のメモリ状態を表すために、相変化材料１１５の一部に接触しているヒーター１３５は、相変化材料１１５の一部を融解するように加熱してもよく、その後、多結晶質の低抵抗材料（例えば、ＳＥＴ状態）をもたらすように比較的ゆっくりと冷却されてもよい。このような多結晶質の相変化材料１１５は、このように、コンタクト１２０に対して低抵抗結合になり得る。勿論、ＰＣＭのこのような部分の詳細は単に例示であって、請求項の主題はそのように限定されるものではない。

上記に説明したように、ＲＥＳＥＴ状態の相変化材料１２５は、バイアス信号がビット線１０５に適用される間に、閾値エッジを経験してもよい。その結果、相変化材料１２５を備えるＰＣＭセルの抵抗性は変化してもよい。従って、ＰＣＭセルにわたる（横切る）電圧又は電流は、それに対応して変化してもよい。電流又は電圧のこのような変化は、閾値エッジが生じたか否かと、それゆえＰＣＭセルがＲＥＳＥＴ状態又はＳＥＴ状態にあるか否かとを検出する処理において計測されてもよい。一実装において、電圧は、例えば、ビット線１０５及びコンタクト１２０を横切って計測されてもよいが、請求項の主題はこの点に制限されるものではない。

図２は、実施形態に係る、バイアス信号波形及びメモリセル電圧／抵抗の特徴を示すプロットを含む。プロット２００において、バイアス信号２１０は、ＰＣＭセルに適用された電圧又は電流パルスを含んでもよい。一実装において、バイアス信号２１０は、ＰＣＭセルのビット線に適用されてもよい。バイアス信号２１０は、ランピングパルスを含んでもよく、ランピングパルスは、ポイント２１５の電圧／電流の大きさで始まり、ポイント２２０の電圧／電流の大きさより大きく増加する。

プロット２５０は、バイアス信号２１０を適用した結果のＰＣＭセルにわたる電圧例を含む。ＰＣＭセルにわたる電圧が議論されてもよいが、ＰＣＭセルを通る対応電流（例えば、オームの法則を経て関連した）が存在することが理解される。特に、電圧曲線２７０は、ＳＥＴ状態にあるＰＣＭセルにわたる電圧を表し、一方、電圧曲線２６０は、ＲＥＳＥＴ状態にあるＰＣＭセルにわたる電圧を表す。プロット２５０において、電圧曲線２６０及び電圧曲線２７０の縦軸スケールは異なることが理解されよう。電圧曲線２６０及び電圧曲線２７０は、以下のように実質的に異なる特徴を単に示すために、互いに幾らか重畳されている。電圧曲線２７０は、ＳＥＴ状態のＰＣＭセルにわたる電圧がＰＣＭセルに適用されたバイアス信号２１０によって変化することを示している。対照的に、電圧曲線２６０は、一般にバイアス信号２１０によって変化する間に、電圧ピーク２６５及び電圧ディップ２６８への比較的急峻な電圧降下等の特徴を含む。このような特徴は、ＲＥＳＥＴ状態にあるＰＣＭセル内で生じ得る閾値エッジに起因し得る。例えば、ＰＣＭセルにわたる電圧の電圧ピーク２６５から電圧ディップ２６８までの変化は、上で議論したようにＰＣＭセルの抵抗の比較的急峻な減少に起因し得る。特に、ランピングバイアス信号２１０が特定の大きさ２１７に到達するとき、ＰＣＭセルの抵抗は、ランピングバイアス信号２１０が増加し続けるにつれて降下し始め得る。次に、ランピングバイアス信号２１０は特定の大きさ２１８に到達するとき、ＰＣＭセルの抵抗は低い値（例えば、スナップバック前のＰＣＭセルの抵抗が比較的高くあり得る）に降下し得る。勿論、バイアス信号及び閾値エッジ効果のこのような詳細は単に例示であって、請求項の主題はそのように限定されるものではない。

図３は、実施形態に係る、ＰＣＭセル対時間の特徴を示すプロット図３００である。このような特徴は、ＰＣＭセルに適用された実質的に一定のバイアス信号に起因し得る。ＰＣＭメモリセルにわたる電圧は、プロット３００の縦軸に沿って計測されてもよい。一実装において、プロット３００は、特定のＰＣＭメモリデバイスに配置されたＲＥＳＥＴ状態のＰＣＭセルの計測を含んでもよい。電圧曲線３６０は、ＰＣＭセルによって経験された閾値エッジに起因する特性を含み得る。特に、電圧曲線３６０は、電圧ピーク３６５及び比較的急峻な電圧降下３６７を含む。上で説明したように、電圧ピーク３６５においてＰＣＭセルにわたる電圧変化は、閾値エッジの発生に起因するＰＣＭセルの抵抗の比較的急峻な降下に起因し得る。

図４は、実施形態に係る、メモリセルの特徴を計測するための電気回路４００を概略的に示す図である。このような電気回路は、例えば、メモリセルの状態を検出するために用いられたセンスアンプ回路の一部を含んでもよい。上で議論したように、ＰＣＭセルの状態を判定する処理は、ＰＣＭセルが閾値エッジを経験するか否かを検出することを伴ってもよい。例えば、閾値エッジが検出されると、ＰＣＭセルはＲＥＳＥＴ状態にあるものとみなされてもよい。実装において、電気回路４００は、このような検出を実行する処理に伴われてもよい。バイアス電圧は、ノード４１０に適用されてもよい。このようなバイアス電圧は、例えば、図２に示したバイアス信号２１０と同様であってもよい。ロード抵抗４２０及びＰＣＭセル抵抗４２５は、電圧デバイダ回路を形成してもよい。従って、ノード４３０において計測された電圧は、ＰＣＭセル抵抗４２５における変化を検出するように用いられてもよい。例えば、一実装において、ノード４３０で計測された電圧は、図１に示したビット線１０５及びコンタクト１２０を横切って計測された電圧を含み得るが、請求項の主題はこの点に制限されるものではない。このような変化は、例えば、閾値エッジに起因し得る。

一実装において、ノード４３０における電圧は、エッジトリガラッチ回路（図示せず）の入力端末に与えられ得る。このような場合において、エッジトリガラッチ回路は、ノード４３０における電圧転移に応答し得る。例えば、このようなエッジトリガラッチ回路は、比較的急峻に変化する（例えば、転移する）ノード４３０における電圧に応じて１つの特定の信号を生成してもよい。対照的に、ノード４３０における電圧が比較的遅く変化する場合、エッジトリガラッチは、他の特定の信号を生成し得る。実装において、エッジトリガラッチ回路又は他の回路は、ノード４３０において現在より前の電圧に関する情報を保持してもよい。論理的回路及び／又は静電容量回路は、例えば、情報保持を実行するように組み込まれてもよい。このような情報は、続いて、ノード４３０における現在の電圧と比較されてもよい。このような比較は、ノード４３０における電圧が変化し得る速度を判定するように用いられてもよい。比較的速い速度は、ＰＣＭセルがＲＥＳＥＴ状態にあり得る閾値エッジの発生を示唆する場合がある。他方において、比較的遅い速度は、閾値エッジのないことを示唆し得る。このような場合において、ＰＣＭセルに適用されるバイアスパルスは、以下に詳細に記載されるように、閾値エッジが検出されるまで（ＰＣＭセルがＲＥＳＥＴ状態にある場合）、又は、特定のバイアスの大きさが達成されるまで、更に増加されて（例えば、上方に増加されて）もよい。勿論、閾値エッジを計測するために用いられた回路のこのような詳細は単に例示であって、請求項の主題はそのように限定されるものではない。

図５は、実施形態に係る、ＲＥＳＥＴ状態のメモリセルの特徴を示すプロット図５００である。特に、曲線５６０は、ＰＣＭセルに適用されたバイアス信号に応じて、ＰＣＭセル電流をセル電圧の関数として表してもよい。図２に示されたバイアス信号２１０等のバイアス信号は、例えば、ランピングパルスを含んでもよい。プロット図５００に示された曲線５６０の部分は、プロット２００においてポイント２１５からポイント２２０まで等のバイアス信号２１０のランピング部分間のＰＣＭセルのセル電圧及びセル電流を表してもよい。バイアス信号の大きさが増加されるにつれ、セル電圧及びセル電流は相応して、ポイント５６５まで増加する。バイアス信号の大きさが更に増加されるにつれ、閾値エッジはちょうど過去のポイント５６５を過ぎたところで達成されてもよい。その結果、バイアス信号の大きさはまだ更に増加されるため、セル電圧は急峻に降下し、セル電流はポイント５６８まで増加する。このように急峻な電圧降下は、「スナップバック」と呼ばれ得る。一実装において、スナップバックが生じるか否かと、それゆえＰＣＭセルがＲＥＳＥＴ状態にあるか否かとを検出するための技術は、セル電圧における特定の変化に対するセル電流における変化を計測することを伴ってもよい。例えば、スナップバックが、セル電圧５０２及び５０４間の電圧変化５８６中に生じるため、それに応じたセル電流５１２からセル電流５１４までの電流は、比較的大きくてもよい。他方で、スナップバックがセル電圧５０６及び５０２間の電圧変化５８４中等において生じない場合、それに応じたセル電流５１６からセル電流５１２までの電流変化５８２は、比較的小さくてもよい。勿論、メモリセルの特徴のこのような詳細は単に例示であって、請求項の主題はそのように限定されるものではない。

図６は、実施形態に係る、ＲＥＳＥＴ状態のメモリセルの特徴を示すプロット図６００である。図５に示した曲線と同様に、曲線５６０は、ＰＣＭセルに適用されたバイアス信号に応じて、ＰＣＭセル電流をセル電圧機能として表してもよい。しかしながら、図５の場合において、電圧供給は、ＰＣＭセルにバイアス信号を供給するために用いられてもよいが、その一方で、図６の場合において、電流供給は代わりに、ＰＣＭセルにバイアス信号を供給するために用いられてもよい。従って、一実装において、スナップバックが生じるか否かと、それゆえＰＣＭセルがＲＥＳＥＴ状態にあるか否かを判定するための技術は、セル電流の特定の変化に対するセル電圧の変化を計測することを伴ってもよい。特に、このような技術は、セル電流が増加される間にセル電圧の変化が増加するか又は減少するかを計測することを伴ってもよい。例えば、セル電流が、セル電流６１２からセル電流６１４まで増加する間にスナップバックが生じるために、それに応じてセル電圧６０４からセル電圧６０２まで電圧増加６８０が生じてもよい。他方で、スナップバックが、セル電流６１６からセル電流６１２までの間及びセル電流６１６からセル電流６１２までのセル電流からのセル電流の増加等の特定の電流増加の間に生じなかった場合、セル電流６０２からセル電流６０４までの対応する電圧増加６８４が生じてもよい。ゆえに、スナップバック（例えば、閾値エッジ）が生じるか否かを判定することは、セル電流に適用された増加のために結果として起こる電圧が増加するか又は減少するかを判定することに、少なくとも部分的に基づいてもよい。勿論、このような閾値エッジ検出技術及びメモリセルの特徴の詳細は単に例示であって、請求項の主題はそのように限定されるものではない。

図７は、実施形態に係る、メモリセルを読み出す処理７００のフローチャートである。ブロック７１０において、バイアス信号はＰＣＭセルに適用されてもよい。一実装において、このようなバイアス信号は、電圧供給によって生成されたランピング方形波パルスを含んでもよい。他の実装において、このようなバイアス信号は、図６に関して上で議論した場合等において、電流供給によって生成されたランピング方形波パルスを含んでもよい。勿論、請求項の主題は、いずれの特定のタイプの電力供給又はバイアス信号の特徴にも制限されるものではない。ブロック７２０において、ＰＣＭセルに適用されたバイアス信号に起因するセル電流及び／又はセル電圧が計測されてもよい。このような計測は、例えば、上に記載された技術を含めて、多くの方法で実行されてもよい。ひし形７３０において、閾値エッジが生じたか否かを判定する処理が実行されてもよい。このような判定は、上に記載された技術を用いて実行されてもよいが、請求項の主題はそのように限定されるものではない。閾値エッジの発生が検出される場合、処理７００は、ＰＣＭセルがＲＥＳＥＴ状態にあると判定され得るブロック７３５に進んでもよい。他方で、閾値エッジが検出されない場合、処理７００は、ひし形７４０まで進んでもよく、適用されたバイアス信号が、例えば、図２に示したバイアス信号２１０のポイント２２０等のより大きな大きさに到達したか否かに関して判定がなされてもよい。バイアス信号がより上方の大きさに到達した場合、処理７００は、（閾値エッジが判定されないため）ＰＣＭセルがＳＥＴ状態にあると判定され得るブロック７４５まで進んでもよい。他方で、適用されたバイアス信号がより大きく到達しなかった場合、処理７００は、バイアス信号が更に増加され得るブロック７５０に進んでもよい。処理７００は、増加されたバイアス信号に起因するセル電流及び／又はセル電圧が計測され得るブロック７２０に戻ってもよい。処理７００は、閾値エッジが検出されるか又はランピングバイアス信号がより上方の大きさに到達されるまで、このような方式で継続されてもよいが、請求項の主題はこの点に限定されるものではない。勿論、処理７００のこのような詳細は単に例示であって、請求項の主題はそのように限定されるものではない。

図８は、メモリデバイス８１０を含むコンピュータシステム８００の実施形態例を概略的に示す図である。このようなコンピュータデバイスは、例えば、アプリケーション及び／又は他のコードを実行するために、１つ又は複数のプロセッサを備えてもよい。例えば、メモリデバイス８１０は、図１に示したＰＣＭ１００の一部を含むメモリを備えてもよい。コンピュータデバイス８０４は、メモリデバイス８１０を管理するように構成され得る任意のデバイス、アプリケーション、又は機械を表し得る。メモリデバイス８１０は、メモリコントローラ８１５及びメモリ８２２を含んでもよい。例示であって制限されるものではないが、コンピュータデバイス８０４は、例えば、デスクトップコンピュータ、ラップトップコンピュータ、ワークステーション、サーバデバイス、又はこれらと類似するような１つ又は複数のコンピュータデバイス及び／又はプラットフォームと、例えば、携帯情報端末、モバイル通信デバイス、又はこれらと類似するような１つ又は複数のパーソナルコンピュータデバイス又は通信デバイス及び／又は装置と、例えば、データベース又はデータ記憶サービスプロバイダ／システムのようなコンピュータシステム及び／又は関連するサービスプロバイダ性能と、及び／又はこれらの任意の組み合わせとを含んでもよい。

システム８００に示した様々なデバイスの全部又は一部、及び本明細書に更に記載されたような処理及び方法は、ハードウェア、ファームウェア、ソフトウェア、又はこれらの任意の組み合わせを用いるかあるいは含むように実装されてもよい。ゆえに、例示であって限定されるものではないが、コンピュータデバイス８０４は、バス８４０及びホスト又はメモリコントローラ８１５を通してメモリ８２２に動作的に連結される少なくとも１つの処理ユニット８２０を含んでもよい。処理ユニット８２０は、データコンピューティング手順又はデータコンピューティング処理の少なくとも一部を実行するように構成可能な１つ又は複数の回路を表す。例示であって限定されるものではないが、処理ユニット８２０は、１つ又は複数のプロセッサ、コントローラ、マイクロプロセッサ、マイクロコントローラ、アプリケーション専用集積回路、デジタル信号プロセッサ、プログラマブル論理デバイス、フィールド・プログラマブル・ゲートアレイ、及びこれらと類似するもの、又はこれらの任意の組み合わせを含んでもよい。処理ユニット８２０は、メモリコントローラ８１５と通信するように構成されたオペレーティングシステムを含んでもよい。このようなオペレーティングシステムは、例えば、バス８４０上でメモリコントローラ８１５に送信されるコマンドを生成することができる。このようなコマンドは、例えば、読み出しコマンド／書き込みコマンドを含んでもよい。読み出しコマンドに応じて、例えば、メモリコントローラ８１５は、ＰＣＭセルの状態を判定するために、上に記載された処理７００を実行してもよい。一実装において、メモリコントローラ８１５は、読み出しコマンドに応じて少なくとも１つのＰＣＭセルアレイに適用されたバイアス信号の大きさを増加させてもよく、かつ、結果として起こるＰＣＭセルの電流及び／又は電圧を計測することによってＰＣＭセルの抵抗値を推測してもよい。バイアス信号の大きさを増加させる間に、メモリコントローラは、ＰＣＭの抵抗の実質的な減少が生じるかを判定してもよい。メモリコントローラ８１５は、抵抗の実質的な減少が生じるかを判定することに少なくとも部分的に基づいて、ＰＣＭセルの状態を判定してもよい。

メモリ８２２は、任意のデータストレージ機構を表す。メモリ８２２は、例えば、一次メモリ８２４及び／又は二次メモリ８２６を含んでもよい。一次メモリ８２４は、例えば、ランダムアクセスメモリ、リードオンリメモリ等を含んでもよい。この例示は処理ユニット８２０から離れて説明したが、一次メモリ８２４の全部又は一部は処理ユニット８２０内に備えられていてもよく、あるいは処理ユニット８２０と同じ場所に設置されているか、又は処理ユニット８２０に連結されてもよいと理解されるべきである。

二次メモリ８２６は、例えば、一次メモリと同一型式のメモリもしくは類似型式のメモリ、及び／又は、例えば、ディスクドライブ、光学ディスクドライブ、テープドライブ、固体状態メモリドライブ等の１つ又は複数のデータ記憶装置もしくはシステムを含んでもよい。所定の実装例において、二次メモリ８２６は動作可能的にコンピュータ可読媒体８２８から受信可能であってもよく、もしくは、コンピュータ可読媒体８２８に連結するように構成可能であってもよい。コンピュータ可読媒体８２８は、例えば、システム８００における１つ又は複数のデバイスに対するデータ、コード、及び／又は命令を送ることができ、かつ／又は、こうしたデータ、コード、及び／又は命令をアクセス可能にすることができる任意の媒体を含むことができる。

コンピュータデバイス８０４は、例えば、入力／出力８３２を含んでもよい。入力／出力８３２は、人及び／又は機械の入力を受入れるように構成可能な、又は導入するように構成可能な１つ又は複数のデバイス又は機能、及び／又は、人及び／又は機械の出力を送出するように構成可能な、又は提供するように構成可能な１つ又は複数のデバイス又は機能を表す。例示であって限定されるものではないが、入力／出力デバイス８３２は、動作可能に構成されたディスプレイ、スピーカー、キーボード、マウス、トラックボール、タッチスクリーン、データポート等を含んでもよい。

本明細書に使用されたように、用語「及び」、「及び／又は」、及び「又は」とは、少なくとも一部において、そのような用語が使用される文脈に応じてまた期待される様々な意味を含み得る。一般に、Ａ、Ｂ、又はＣのように、リストに関連するように使用された場合の「及び／又は」並びに「又は」とは、ここで排他的な意味に使用されたＡ、Ｂ、又はＣと同様に、ここで包括的な意味に使用されたＡ、Ｂ、及びＣを意味するように意図されてもよい。本明細書全体を通して、「一実施形態」又は「実施形態」を参照することは、特別な特色、構造、特徴が、請求項に記載された主題の少なくとも一実施形態に含まれることを意味する。それゆえ、本明細書を通して様々な箇所における「一実施形態において」又は「実施形態」という語句の出現は、必ずしも全てが同一の実施形態を参照しているものではない。更に、特定の特色、構造、又は特徴は、１つ又は複数の実施形態において組み合わされてもよい。

現時点で考えられる実施形態例について説明して述べてきたが、請求項の主題から逸脱することなく、他の様々な変更がなされてもよく、均等なものに置換されてもよいと当業者に理解され得るものである。加えて、本明細書に開示された主要概念から逸脱することなく、特定の状況を請求項の主題の教示に適用するように多くの変更がなされてもよい。それゆえ、請求項の主題が開示された特定の実施形態に限定されることはないと示され、そのような請求項の主題はまた、添付の特許請求の範囲に含まれる全ての実施形態及びそれらの均等物を包含するものであると示されている。

Claims (20)

1. 読み出しコマンドに応答して相変化メモリ（ＰＣＭ）セルに適用されたバイアス信号の大きさを増加させるステップと、
   前記ＰＣＭセルのセル電流及び／又はセル電圧の計測に少なくとも部分的に基づいて、前記ＰＣＭセルの抵抗値を推定するステップと、
   前記大きさが増加される間に生じる前記抵抗の変化に少なくとも部分的に基づいて、前記ＰＣＭセルの状態を判定するステップと、
   を含むことを特徴とする方法。
2. 前記ＰＣＭセルの前記状態を前記判定するステップは、更に、
   前記大きさが増加される間に前記抵抗の実質的な減少が無いセット状態を含むと前記状態を判定するステップと、
   前記大きさが増加される間に前記抵抗の実質的な減少があるリセット状態を含むと前記状態を判定するステップと、
   を含むことを特徴とする請求項１に記載の方法。
3. 前記セット状態が前記ＰＣＭセルの実質的な結晶状態に対応するとともに、前記リセット状態が前記ＰＣＭセルの実質的なアモルファス状態に対応することを特徴とする請求項２に記載の方法。
4. 前記抵抗の前記変化が生じるかを前記判定するステップは、更に、
   前記セル電流又はセル電圧の少なくとも１つの以前の測定値を保持するステップと、
   前記セル電流又はセル電圧の少なくとも１つの以前の測定値を前記セル電流又はセル電圧の次の測定値と比較するステップと、
   を含むことを特徴とする請求項１に記載の方法。
5. 前記抵抗の前記変化は、前記ＰＣＭセルのアモルファス状態の閾値エッジに対応することを特徴とする請求項１に記載の方法。
6. 前記バイアス信号は、単一のランピングパルスを含むことを特徴とする請求項１に記載の方法。
7. 前記バイアス信号は、前記ＰＣＭセルのビット線に適用されることを特徴とする請求項１に記載の方法。
8. 相変化メモリ（ＰＣＭ）セルアレイに結合された少なくとも１つのインターフェースと、
   読み出しコマンドに応答して前記相変化メモリ（ＰＣＭ）セルアレイの少なくとも１つに適用されたバイアス信号の大きさを増加させ、
   前記ＰＣＭセルの少なくとも１つのセル電流及び／又はセル電圧の計測に少なくとも部分的に基づいて、前記ＰＣＭセルの少なくとも１つの抵抗値を推定し、かつ、
   前記大きさが増加される間に生じる前記抵抗の変化に少なくとも部分的に基づいて、前記ＰＣＭセルの少なくとも１つの状態を判定する電子回路と、
   を備えることを特徴とする不揮発性メモリコントローラ。
9. 前記状態は、前記大きさが増加される間に前記抵抗の実質的な減少が無いセット状態を含み、かつ、前記状態は、前記大きさが増加される間に前記抵抗の実質的な減少があるリセット状態を含むことを特徴とする請求項８に記載の不揮発性メモリコントローラ。
10. 前記セット状態が前記ＰＣＭセルの少なくとも１つの実質的な結晶状態に対応するとともに、前記リセット状態が前記ＰＣＭセルの少なくとも１つの実質的なアモルファス状態に対応することを特徴とする請求項９に記載の不揮発性メモリコントローラ。
11. 前記セル電流又はセル電圧の少なくとも１つの以前の測定値を保持し、かつ、
    前記セル電流又はセル電圧の少なくとも１つの以前の測定値を前記セル電流又はセル電圧の次の測定値と比較する回路を更に備えることを特徴とする請求項８に記載の不揮発性メモリコントローラ。
12. 前記抵抗の前記変化は、前記ＰＣＭセルの少なくとも１つのアモルファス状態の閾値エッジに対応することを特徴とする請求項８に記載の不揮発性メモリコントローラ。
13. 前記バイアス信号は、単一のランピングパルスを含むことを特徴とする請求項８に記載の不揮発性メモリコントローラ。
14. 相変化材料から構成される相変化メモリ（ＰＣＭ）セルアレイを備えるメモリデバイスであって、前記メモリデバイスは更に、
    読み出しコマンドに応答して相変化メモリ（ＰＣＭ）セルの少なくとも１つのに適用されたバイアス信号の大きさを増加させ、
    前記ＰＣＭセルの少なくとも１つのセル電流及び／又はセル電圧の計測に少なくとも部分的に基づいて、前記ＰＣＭセルの少なくとも１つの抵抗値を推定し、かつ、
    前記大きさが増加される間に生じる前記抵抗の変化に少なくとも部分的に基づいて、前記ＰＣＭセルの少なくとも１つの状態を判定するメモリコントローラを含むものと、
    １つ又は複数のアプリケーションをホストするとともに、前記メモリセルアレイの前記メモリセルにアクセスを与える前記メモリコントローラに前記読み出しコマンドを開始するプロセッサと、
    を備えることを特徴とするシステム。
15. 前記状態は、前記大きさが増加される間に前記抵抗の実質的な減少が無いセット状態を含み、かつ、前記状態は、前記大きさが増加される間に前記抵抗の実質的な減少があるリセット状態を含むことを特徴とする請求項１４に記載のシステム。
16. 前記セット状態が前記ＰＣＭセルの少なくとも１つの実質的な結晶状態に対応するとともに、前記リセット状態が前記ＰＣＭセルの少なくとも１つの実質的なアモルファス状態に対応することを特徴とする請求項１５に記載のシステム。
17. 前記セル電流又はセル電圧の少なくとも１つの以前の測定値を保持し、かつ、
    前記セル電流又はセル電圧の少なくとも１つの以前の測定値を前記セル電流又はセル電圧の次の測定値と比較する回路を更に備えることを特徴とする請求項１４に記載のシステム。
18. 前記抵抗の前記変化は、前記少なくとも１つの前記ＰＣＭセルのアモルファス状態の閾値エッジに対応することを特徴とする請求項１４に記載のシステム。
19. 前記バイアス信号は、単一のランピングパルスを含むことを特徴とする請求項１４に記載のシステム。
20. 前記バイアス信号は、前記ＰＣＭセルのビット線に適用されることを特徴とする請求項１４に記載のシステム。