CN106328196A - 电阻式存储器装置的写入方法 - Google Patents

Abstract

本发明提供一种电阻式存储器装置的写入方法。此方法接收逻辑数据，并选择对应的选择存储单元。接着，判断逻辑数据的逻辑电平。当逻辑数据为第一逻辑电平时，在写入期间，先提供重置脉冲至选择存储单元，再提供小于参考写入电流且脉冲宽度为类矩脉冲宽度的设定脉冲至选择存储单元。当逻辑数据为第二逻辑电平时，在写入期间，先提供重置脉冲至选择存储单元，再提供大于参考写入电流且脉冲宽度为类矩脉冲宽度的设定脉冲至选择存储单元。在高温环境下，可避免对应低电阻状态与高电阻状态的读取电流范围互相重叠，从而造成读取数据时对于逻辑电平的误判。

Description

电阻式存储器装置的写入方法

技术领域

本发明是有关于一种数据写入方法，且特别是有关于一种电阻式存储器装置的写入方法。

背景技术

非易失性存储器具有存入的数据在断电后也不会消失的优点，因此是许多电子产品维持正常操作所必备的存储元件。目前，电阻式随机存取存储器(resistive random access memory，RRAM)是业界积极发展的一种非易失性存储器，其具有写入操作电压低、写入抹除时间短、记忆时间长、非破坏性读取、多状态存储、结构简单以及所需面积小等优点，在未来个人电脑和电子设备上极具应用潜力。

一般来说，电阻式存储器可根据所施加的脉冲电压大小及极性来改变丝状导电路径(filament path)的宽度。借此将电阻值可逆且非挥发地设定为低电阻状态(low resistance state，LRS)或高电阻状态(high resistance state，HRS)，以分别表示不同逻辑电平的储存数据。举例来说，在写入数据逻辑1时，可通过施加重置脉冲(RESET pulse)来窄化丝状导电路径的宽度以形成高电阻状态。在写入数据逻辑0时，可通过施加极性相反的设定脉冲(SETpulse)来增加丝状导电路径的宽度以形成低电阻状态。借此，在读取数据时，可依据不同电阻状态下产生的不同大小范围的读取电流，来读取逻辑1或逻辑0的数据。

然而，可变电阻元件中的丝状导电路径却可能受到高温环境的影响而不稳定，导致其数据保存力(data retention)受到考验。具体来说，低电阻状态可能会因高温环境而增加电阻值，高电阻状态可能会因高温环境而减少电阻值。在此情况下，对应两种电阻状态的读取电流的大小范围有重叠的可能，导致在读取数据时，不同逻辑电平的储存数据可能产生相同大小的读取电流，从而无法正确地读取储存数据。

发明内容

有鉴于此，本发明提供一种电阻式存储器装置的写入方法，可对于不同逻辑电平的数据使用极性相同而大小不同或脉冲宽度不同的设定脉冲来进行写入操作，以避免高温环境下读取电流的大小范围发生重叠的现象。

本发明的电阻式存储器装置的写入方法接收逻辑数据，并选择对应的选择存储单元。接着，判断逻辑数据的逻辑电平。当逻辑数据为第一逻辑电平时，在写入期间，先提供重置脉冲至选择存储单元，再提供小于参考写入电流且脉冲宽度为类矩脉冲宽度的设定脉冲至选择存储单元。当逻辑数据为第二逻辑电平时，在写入期间，先提供重置脉冲至选择存储单元，再提供大于参考写入电流且脉冲宽度为类矩脉冲宽度的设定脉冲至选择存储单元。

本发明的电阻式存储器装置的写入方法接收逻辑数据，并选择对应的选择存储单元。接着，判断逻辑数据的逻辑电平。当逻辑数据为第一逻辑电平时，在写入期间，先提供重置脉冲至选择存储单元，再提供大于参考写入电流且脉冲宽度为窄峰脉冲宽度的设定脉冲至选择存储单元。当逻辑数据为第二逻辑电平时，在写入期间，先提供重置脉冲至选择存储单元，再提供大于参考写入电流且脉冲宽度为类矩脉冲宽度的设定脉冲至选择存储单元。

基于上述，本发明的电阻式存储器装置的写入方法，当接收到不同逻辑电平的数据时，皆以极性相同而大小不同或脉冲宽度不同的设定脉冲来进行数据写入操作。并且，在读取数据时通过特定读取电流范围的设定正确地读取储存数据。借此，在高温环境下，可避免对应低电阻状态与高电阻状态的读取电流范围互相重叠，从而造成读取数据时对于逻辑电平的误判。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图做详细说明如下。

附图说明

图1是依照本发明一实施例所示出的温度升高前后读取电流的关系图。

图2是依照本发明一实施例所示出的电阻式存储器装置的示意图。

图3是依照本发明一实施例所示出的电阻式存储器装置的写入方法的流程图。

图4是依照本发明一实施例所示出的电阻式存储器装置的写入方法的流程图。

附图标记说明：

200：电阻式存储器装置；

210：电阻式存储单元阵列；

212：电阻式存储单元；

214：选择存储单元；

220：电流侦测单元；

230：控制单元；

BL：位元线；

D：间隔；

DATA：逻辑数据；

Iaft、Ibef、IR1、IR2、RI3：读取电流；

IREF、IREF1、IREF2：参考电流；

L1、L2：虚线；

PRESET：重置脉冲；

PSET1、PSET2、PSET3：设定脉冲；

SL：源极线；

S302～S312、S502～S512：电阻式存储器装置的写入方法的各步骤。

具体实施方式

图1是依照本发明一实施例所示出的温度升高前后读取电流的关系图。请参照图1，其中图1的横轴为温度升高前(常温下)在读取数据时电阻式存储器所产生的读取电流Ibef(单位为毫安培)，纵轴为温度升高后(例如达到摄氏260度)在读取数据时电阻式存储器所产生的读取电流Iaft(单位为毫安培)。图1中的圆形、三角形及方形的标示点分别表示经由重置脉冲或设定脉冲写入数据后温度升高前后读取电流Ibef与Iaft的对应关系。其中，圆形标示点用以表示施加重置脉冲时的读取电流。三角形以及方形标示点用以分别表示施加不同大小的设定脉冲时的读取电流。

请参照图1，传统上，电阻式存储器可通过施加重置脉冲来形成高电阻状态以例如储存逻辑1的数据。并且可通过施加极性相反的设定脉冲来形成低电阻状态以例如储存逻辑0的数据。因此在读取数据时，即可通过对应不同电阻状态的读取电流来分辨其电阻状态，以正确地读取逻辑1或逻辑0的数据。但是，在高温环境下丝状导电路径会受到温度的影响，导致用以读取数据的读取电流发生变动。如图1所示，标示点的分布不会完全维持在表示温度上升前后的读取电流Ibef与Iaft相等的虚线L1。由图1可以明显看出，在虚线L2上同样的读取电流Iaft会同时对应到低电阻状态(圆形标示点)以及高电阻状态(三角形标示点)的读取电流Ibef，导致无法通过读取电流正确分辨其电阻状态，造成读取储存数据的误差。

然而，观察图1可以发现，对于施加大小不同的设定脉冲的三角形以及方形标示点，分布范围有明显的差异。其中，作为读取电流Ibef小于参考电流IREF1(例如20微安培)的三角形标示点的分布范围会由虚线L1往左下分布。作为读取电流Ibef大于参考电流IREF2(例如25微安培)的方形标示点的分布范围却会由虚线L1往右上分布。因此可以推断出在高温环境下对应三角形以及方形标示点所表示的上述两者状态的读取电流Iaft之间可具有明显的间隔D，不会有重叠的现象。据此，本发明实施例所提出的电阻式存储器装置及其写入方法，即是利用图1所述的分布特性(设定脉冲的读取电流即使在高温环境下也在特定读取电流范围内具有不会重叠的特性)，提出对应高温环境下的数据写入方法。以下将说明如何实现本发明实施例所提出的电阻式存储器装置的写入方法。

图2是依照本发明一实施例所示出的电阻式存储器装置的示意图。请参照图2，电阻式存储器装置200包括电阻式存储单元阵列210、电流侦测单元220以及控制单元230。电阻式存储单元阵列210包括多数个电阻式存储单元212。电阻式存储单元阵列210通过多条位元线BL耦接至电流侦测单元220，以及通过多数条源极线SL耦接至控制单元230。每个电阻式存储单元212可以包括开关元件，例如金氧半导场效晶体管或双极性接面晶体管，以及可变电阻元件，且每个电阻式存储单元212可以提供单一个位元的储存数据。

电流侦测单元220可以是任何类型电流量测元件/电路。例如，感测放大器电路。电流侦测单元220可通过多数条位元线BL耦接电阻式存储单元212，并侦测电阻式存储单元212所产生的电流。

控制单元230可例如是中央处理单元(Central Processing Unit，CPU)、微处理器(Microprocessor)、数位信号处理器(Digital Signal Processor，DSP)、可程式化控制器、可程式化逻辑装置(Programmable Logic Device，PLD)或其他类似装置或这些装置的组合。控制单元230系可耦接至电流侦测单元220以及电阻式存储单元阵列210的多数条源极线SL。以下即举实施例说明电阻式存储器装置200的数据写入方法的详细步骤。

图3是依照本发明一实施例所示出的电阻式存储器装置的写入方法的流程图。请同时参照图2及图3，本实施例对于逻辑数据的写入方法适用于图2的电阻式存储器装置200，以下即搭配电阻式存储器装置200中的各项元件说明本发明实施例的写入方法的各个步骤。

在步骤S302中，控制单元230可接收逻辑数据DATA，并选择对应的选择存储单元214。具体来说，当控制单元230接收到单一位元的逻辑数据DATA时，控制单元230可由多个电阻式存储单元212中选择对应的一个选择存储单元214。选择存储单元214可包括开关元件以及可变电阻元件。控制单元230可例如提供选择电压至选择存储单元214中作为开关元件的晶体管的闸极(或基极)以将其导通，以针对选择存储单元214进行后续数据的写入操作。

在步骤S304中，控制单元230可判断逻辑数据DATA的逻辑电平。具体来说，控制单元230可判断单一位元的逻辑数据DATA为逻辑1或逻辑0。

当逻辑数据DATA为逻辑1(第一逻辑电平)时，在步骤S306中，在数据的写入期间，控制单元230可先提供重置脉冲PRESET至选择存储单元214，再提供设定脉冲PSET1至选择存储单元214。其中，设定脉冲PSET1的极性与重置脉冲PRESET相反，且设定脉冲PSET1的电流值小于例如为100微安培的参考写入电流，设定脉冲PSET1所具有的脉冲宽度为特定的类矩脉冲宽度(类矩脉冲宽度例如为100纳秒)，以通过设定脉冲PSET1使选择存储单元214成为高电阻状态(high resistance state，HRS)。具体来说，选择存储单元214的可变电阻单元可例如为氧化物基础(oxide-based)电阻式随机存取存储器。当欲将逻辑1的数据写入而使选择存储单元214达到高电阻状态时，控制单元230可先通过源极线SL提供与设定脉冲PSET1极性相反的重置脉冲PRESET至选择存储单元214，以窄化可变电阻元件中丝状导电路径的宽度来重置(提高)可变电阻元件的电阻值。接着，控制单元230可再通过源极线SL提供小于参考写入电流且脉冲宽度例如特定为100纳秒左右的类矩脉冲宽度的设定脉冲PSET1至选择存储单元214的可变电阻元件。使得可变电阻元件中丝状导电路径的宽度调整到当施加适当的读取电压至选择存储单元214时会产生小于参考电流IREF的读取电流IR1。举例来说，在读取电压0.2伏特情况下，参考电流IREF例如为10～20微安培，但本发明并不依此为限。

接着，为了确定写入数据后的读取电流可符合所特定的读取电流范围，在步骤S308中，控制单元230可施加读取电压至选择存储单元214，并且可判断所产生的测试电流是否小于参考电流IREF。具体来说，在控制单元230提供设定脉冲PSET1至选择存储单元214来写入逻辑1之后，为避免丝状导电路径的未调整到预期宽度而产生误差，可由控制单元230施加读取电压至选择存储单元214来先让电流侦测单元测试220侦测所产生的测试电流。控制单元230可依据电流侦测单元测试220的侦测结果判断测试电流是否小于参考电流IREF。

并且，当测试电流未小于参考电流IREF时，表示可变电阻元件的丝状导电路径的宽度可能过宽。因此，回到步骤S306中，控制单元230可重新提供重置脉冲PRESET至选择存储单元214，再提供小于参考写入电流且脉冲宽度为类矩脉冲宽度的设定脉冲PSET1至选择存储单元214，以再次调整丝状导电路径的宽度。之后，到步骤S308再进行测试，直到测试电流符合规定的读取电流范围(小于参考电流IREF)为止。

据此，在读取期间，当控制单元230施加读取电压至选择存储单元214时，电流侦测单元220将可准确侦测到符合小于参考电流IREF的读取电流IR1。并且，电流侦测单元220可将侦测结果传送至控制单元230，控制单元230即可依小于参考电流IREF的读取电流范围判断选择存储单元214为高电阻状态，以读取到逻辑1的数据。

另一方面，当逻辑数据DATA为逻辑0(第二逻辑电平)时，在步骤S310中，在数据的写入期间，控制单元230可先提供重置脉冲PRESET至选择存储单元214，再提供设定脉冲PSET2至选择存储单元214。其中，设定脉冲PSET2的极性与重置脉冲PRESET相反，且设定脉冲PSET2的电流值大于例如为100微安培的参考写入电流，设定脉冲PSET2所具有的脉冲宽度也为特定的类矩脉冲宽度(类矩脉冲宽度例如为100纳秒)，以通过设定脉冲PSET2使选择存储单元214成为低电阻状态(low resistance state，LRS)。具体来说，当欲将逻辑0的数据写入而使选择存储单元214达到低电阻状态时，控制单元230可先通过源极线SL提供与设定脉冲PSET2极性相反的重置脉冲PRESET至选择存储单元214，以窄化可变电阻元件中丝状导电路径的宽度来重置(提高)可变电阻元件的电阻值。接着，控制单元230可再通过源极线SL提供大于参考写入电流且脉冲宽度例如特定为100纳秒左右的类矩脉冲宽度的设定脉冲PSET2至选择存储单元214的可变电阻元件。使得可变电阻元件中丝状导电路径的宽度调整到当施加适当的读取电压(例如为0.2伏特)至选择存储单元214时会产生大于参考电流IREF(例如为10～20微安培)的读取电流IR2。并且在本实施例中，因设定脉冲PSET2所对应的读取电流范围高于设定脉冲PSET1所对应的读取电流范围，故设定脉冲PSET2高于设定脉冲PSET1，且设定脉冲PSET1及PSET2的极性相同。

接着，为了确定写入数据后的读取电流可符合所特定的读取电流范围，在步骤S312中，控制单元230可施加读取电压至选择存储单元214，并且可判断所产生的测试电流是否大于参考电流IREF。具体来说，在控制单元230提供设定脉冲PSET2至选择存储单元214来写入逻辑0之后，为避免丝状导电路径的未调整到预期宽度而产生误差，可由控制单元230施加读取电压至选择存储单元214来先让电流侦测单元测试220侦测所产生的测试电流。控制单元230可依据电流侦测单元测试220的侦测结果判断测试电流是否大于参考电流IREF。

并且，当测试电流未大于参考电流IREF时，表示可变电阻元件的丝状导电路径的宽度可能过窄。因此，回到步骤S310中，控制单元230可重新提供重置脉冲PRESET至选择存储单元214，再提供大于参考写入电流且脉冲宽度为类矩脉冲宽度的设定脉冲PSET2至选择存储单元214，以再次调整丝状导电路径的宽度。之后，到步骤S312再进行测试，直到测试电流符合规定的读取电流范围(大于参考电流IREF)为止。

据此，在读取期间，当控制单元230施加读取电压至选择存储单元214时，电流侦测单元220将可准确侦测到符合大于参考电流IREF的读取电流IR2。并且，电流侦测单元220可将侦测结果传送至控制单元230，控制单元230即可依大于参考电流IREF的读取电流范围判断选择存储单元214为低电阻状态，以读取到逻辑0的数据。需说明的是，本发明实施例并不会对不同读取电流范围所代表的逻辑数据加以限制，在一实施例中，控制单元230也可依小于参考电流IREF的读取电流范围判断读取到逻辑0的数据，可依大于参考电流IREF的读取电流范围判断读取到逻辑1的数据。

因此，通过本发明实施的写入方法，在利用对应特定读取电流范围(小于或大于参考电流IREF)的设定脉冲PSET1及PSET2写入不同逻辑电平的数据的情况下，即使在高温环境下，选择存储单元214也可在不会重叠的读取电流范围内分别产生对应逻辑0或逻辑1的读取电流，可避免造成储存数据的逻辑电平的误判。

在一实施例中，控制单元230可调整选泽存储单元214的可变电阻元件的电阻值为零(例如将可变电阻元件的两端短路)，并施加读取电压至选择存储单元214而产生对应选择存储单元214的参考写入电流。

图4是依照本发明一实施例所示出的电阻式存储器装置的写入方法的流程图。请同时参照图2及图4，本实施例对于逻辑数据的写入方法适用于图2的电阻式存储器装置200，以下即搭配电阻式存储器装置200中的各项元件说明本发明实施例的写入方法的各个步骤。

在步骤S402中，控制单元230可接收逻辑数据DATA，并选择对应的选择存储单元214。在步骤S404中，控制单元230可判断逻辑数据DATA的逻辑电平。此等步骤S402、S404系与前述实施例的步骤S302、S304相同或相似，故其详细内容在此不再赘述。

与前述实施例不同的是，在本实施例中，当逻辑数据DATA为逻辑1(第一逻辑电平)时，在步骤S406中，控制单元230可先提供重置脉冲PRESET至选择存储单元214，再提供设定脉冲PSET3至选择存储单元214。其中，设定脉冲PSET3的极性与重置脉冲PRESET相反，且设定脉冲PSET3的电流值大于例如为100微安培的参考写入电流，设定脉冲PSET3所具有的脉冲宽度为特定的窄峰脉冲宽度(窄峰脉冲宽度例如为10纳秒)，以通过设定脉冲PSET3使选择存储单元214成为高电阻状态。具体来说，当欲将逻辑1的数据写入而使选择存储单元214达到高电阻状态时，控制单元230可先通过源极线SL提供与设定脉冲PSET3极性相反的重置脉冲PRESET至选择存储单元214，以窄化可变电阻元件中丝状导电路径的宽度来重置(提高)可变电阻元件的电阻值。接着，控制单元230可再通过源极线SL提供大于参考写入电流且脉冲宽度例如特定为10纳秒左右的窄峰脉冲宽度的设定脉冲PSET3至选择存储单元214的可变电阻元件。使得可变电阻元件中丝状导电路径的宽度调整到当施加适当的读取电压(例如为0.2伏特)至选择存储单元214时会产生小于参考电流IREF(例如为10～20微安培)的读取电流IR3。

接着，为了确定写入数据后的读取电流可符合所特定的读取电流范围，在步骤S408中，控制单元230可施加读取电压至选择存储单元214，并且可判断所产生的测试电流是否小于参考电流IREF。具体来说，在控制单元230提供设定脉冲PSET3至选择存储单元214来写入逻辑1之后，为避免丝状导电路径的未调整到预期宽度而产生误差，可由控制单元230施加读取电压至选择存储单元214来先让电流侦测单元测试220侦测所产生的测试电流。控制单元230可依据电流侦测单元测试220的侦测结果判断测试电流是否小于参考电流IREF。

并且，当测试电流未小于参考电流IREF时，表示可变电阻元件的丝状导电路径的宽度可能过宽。因此，回到步骤S406中，控制单元230可重新提供重置脉冲PRESET至选择存储单元214，再提供大于参考写入电流且脉冲宽度为窄峰脉冲宽度的设定脉冲PSET3至选择存储单元214，以再次调整丝状导电路径的宽度。之后，到步骤S408再进行测试，直到测试电流符合规定的读取电流范围(小于参考电流IREF)为止。

据此，在读取期间，当控制单元230施加读取电压至选择存储单元214时，电流侦测单元220将可准确侦测到符合小于参考电流IREF的读取电流IR3。并且，电流侦测单元220可将侦测结果传送至控制单元230，控制单元230即可依小于参考电流IREF的读取电流范围判断选择存储单元214为高电阻状态，以读取到逻辑1的数据。

另一方面，当逻辑数据DATA为逻辑0(第二逻辑电平)时，在步骤S410中，在数据的写入期间，控制单元230可先提供重置脉冲PRESET至选择存储单元214，再提供设定脉冲PSET2至选择存储单元214。其中，设定脉冲PSET2的极性与重置脉冲PRESET相反，且设定脉冲PSET2的电流值大于例如为100微安培的参考写入电流，设定脉冲PSET2所具有的脉冲宽度为特定的类矩脉冲宽度(类矩脉冲宽度例如为100纳秒)，以通过设定脉冲PSET2使选择存储单元214成为低电阻状态。使得可变电阻元件中丝状导电路径的宽度调整到当施加读取电压(例如为0.2伏特)至选择存储单元214时会产生大于参考电流IREF(例如为10～20微安培)的读取电流IR2。

接着，在步骤S412中，控制单元230可施加读取电压至选择存储单元214，并且可判断所产生的测试电流是否大于参考电流IREF。当测试电流未大于参考电流IREF时，表示可变电阻元件的丝状导电路径的宽度可能过窄。因此，回到步骤S410中，控制单元230可重新提供重置脉冲PRESET至选择存储单元214，再提供大于参考写入电流且脉冲宽度为类矩脉冲宽度的设定脉冲PSET2至选择存储单元214，以再次调整丝状导电路径的宽度。之后，到步骤S412再进行测试，直到测试电流符合规定的读取电流范围(大于参考电流IREF)为止。

据此，在读取期间，当控制单元230施加读取电压至选择存储单元214时，电流侦测单元220将可准确侦测到符合大于参考电流IREF条件的读取电流IR2。控制单元230即可依大于参考电流IREF的读取电流范围判断选择存储单元214为低电阻状态，以读取到逻辑0的数据。即使在高温环境下，选择存储单元214也可在不会重叠的读取电流范围内分别产生对应逻辑0或逻辑1的读取电流，可避免造成储存数据的逻辑电平的误判。

综上所述，本发明的电阻式存储器装置的写入方法，可对于不同逻辑电平的数据皆以极性相同而大小不同或脉冲宽度不同的设定脉冲来进行写入操作。并且，在读取数据时通过特定读取电流范围的设定正确地读取储存数据。借此，在高温环境下，可避免对应低电阻状态与高电阻状态的读取电流范围互相重叠，从而造成读取数据时对于逻辑电平的误判。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种电阻式存储器装置的写入方法，其特征在于，包括：

接收一逻辑数据，并选择对应的一选择存储单元；

判断该逻辑数据的逻辑电平；

当该逻辑数据为一第一逻辑电平时，在一写入期间，先提供一重置脉冲至该选择存储单元，再提供小于一参考写入电流且脉冲宽度为一类矩脉冲宽度的一设定脉冲至该选择存储单元；以及

当该逻辑数据为一第二逻辑电平时，在该写入期间，先提供该重置脉冲至该选择存储单元，再提供大于该参考写入电流且脉冲宽度为该类矩脉冲宽度的一设定脉冲至该选择存储单元。

2.根据权利要求1所述的电阻式存储器装置的写入方法，其特征在于，该选择存储单元包括一可变电阻元件，且在接收该逻辑数据的步骤之前，还包括：

调整该可变电阻元件的电阻值为零，并施加一读取电压至该选择存储单元而产生该参考写入电流。

3.根据权利要求1所述的电阻式存储器装置的写入方法，其特征在于，在提供小于该参考写入电流且脉冲宽度为该类矩脉冲宽度的该设定脉冲至该选择存储单元之后，还包括：

施加一读取电压至该选择存储单元，并且判断所产生的一测试电流是否小于一参考电流；以及

当该测试电流未小于该参考电流，重新提供该重置脉冲至该选择存储单元，再提供小于该参考写入电流且脉冲宽度为该类矩脉冲宽度的该设定脉冲至该选择存储单元。

4.根据权利要求1所述的电阻式存储器装置的写入方法，其特征在于，在提供大于该参考写入电流且脉冲宽度为该类矩脉冲宽度的该设定脉冲至该选择存储单元之后，还包括：

施加一读取电压至该选择存储单元，并且判断所产生的一测试电流是否大于一参考电流；以及

当该测试电流未大于该参考电流，重新提供该重置脉冲至该选择存储单元，再提供大于该参考写入电流且脉冲宽度为该类矩脉冲宽度的该设定脉冲至该选择存储单元。

5.根据权利要求1所述的电阻式存储器装置的写入方法，其特征在于，该参考写入电流为100微安培，该类矩脉冲宽度为100纳秒。

6.一种电阻式存储器装置的写入方法，其特征在于，包括：

接收一逻辑数据，并选择对应的一选择存储单元；

判断该逻辑数据的逻辑电平；

当该逻辑数据为一第一逻辑电平时，在一写入期间，先提供一重置脉冲至该选择存储单元，再提供大于一参考写入电流且脉冲宽度为一窄峰脉冲宽度的一设定脉冲至该选择存储单元；以及

当该逻辑数据为一第二逻辑电平时，在该写入期间，先提供该重置脉冲至该选择存储单元，再提供大于该参考写入电流且脉冲宽度为一类矩脉冲宽度的一设定脉冲至该选择存储单元。

7.根据权利要求6所述的电阻式存储器装置的写入方法，其特征在于，该选择存储单元包括一可变电阻元件，且在接收该逻辑数据的步骤之前，还包括：

调整该可变电阻元件的电阻值为零，并施加一读取电压至该选择存储单元而产生该参考写入电流。

8.根据权利要求6所述的电阻式存储器装置的写入方法，其特征在于，在提供大于该参考写入电流且脉冲宽度为该窄峰脉冲宽度的该设定脉冲至该选择存储单元之后，还包括：

施加一读取电压至该选择存储单元，并且判断所产生的一测试电流是否小于一参考电流；以及

当该测试电流未小于该参考电流，重新提供该重置脉冲至该选择存储单元，再提供大于该参考写入电流且脉冲宽度为该窄峰脉冲宽度的该设定脉冲至该选择存储单元。

9.根据权利要求6所述的电阻式存储器装置的写入方法，其特征在于，在提供大于该参考写入电流且脉冲宽度为该类矩脉冲宽度的该设定脉冲至该选择存储单元之后，还包括：

施加一读取电压至该选择存储单元，并且判断所产生的一测试电流是否大于一参考电流；以及

当该测试电流未大于该参考电流，重新提供该重置脉冲至该选择存储单元，再提供大于该参考写入电流且脉冲宽度为该类矩脉冲宽度的该设定脉冲至该选择存储单元。

10.根据权利要求6所述的电阻式存储器装置的写入方法，其特征在于，该参考写入电流为100微安培，该窄峰脉冲宽度为10纳秒，该类矩脉冲宽度为100纳秒。