TW201905930A - 記憶體儲存裝置及其測試方法 - Google Patents

Abstract

一種記憶體儲存裝置，包括記憶體晶胞陣列以及記憶體控制電路。記憶體晶胞陣列包括多個記憶體晶胞。記憶體晶胞陣列用以儲存資料。記憶體控制電路耦接至記憶體晶胞陣列。記憶體控制電路用以對記憶體晶胞當中的目標記憶體晶胞施加設定訊號以及重置訊號兩者其中之一以產生讀取電流。記憶體控制電路接收目標記憶體晶胞的讀取電流。記憶體控制電路比較讀取電流與參考電流。記憶體控制電路依據比較結果來判斷目標記憶體晶胞是否失敗。另外，一種記憶體儲存裝置的測試方法亦被提出。

Description

記憶體儲存裝置及其測試方法

本發明是有關於一種電子裝置及其測試方法，且特別是有關於一種記憶體儲存裝置及其測試方法。

目前，電阻式隨機存取記憶體(resistive random access memory，RRAM)是業界積極發展的一種非揮發性記憶體，其具有寫入操作電壓低、寫入抹除時間短、記憶時間長、非破壞性讀取、多狀態記憶、結構簡單以及所需面積小等優點。

一般來說，電阻式記憶體可根據所施加的脈衝電壓大小及極性來改變絲狀導電路徑(filament path)的寬度。藉此將電阻值可逆且非揮發地設定爲低電阻狀態(low resistance state，LRS)或高電阻狀態(high resistance state，HRS)，以分別表示不同邏輯準位的儲存資料。舉例來說，在寫入資料邏輯1時，可藉由施加重置脈衝(RESET pulse)來窄化絲狀導電路徑的寬度以形成高電阻狀態。在寫入資料邏輯0時，可藉由施加極性相反的設定脈衝(SET pulse)來增加絲狀導電路徑的寬度以形成低電阻狀態。藉此，在讀取資料時，可依據不同電阻狀態下產生的不同大小範圍的讀取電流，來讀取邏輯1或邏輯0的資料。

然而，由於製程上的差異，部分的記憶體晶胞可能無法可靠地確保儲存於其中的資料的正確性。因此，如何提供一個記憶體儲存裝置及其測試方法，可改善記憶體儲存裝置的耐久能力(endurance)、保持能力(retention)以及記憶體晶胞(cell)的可靠度(reliability)為本領域的技術人員的重要課題之一。

本發明提供一種記憶體儲存裝置及其測試方法，可改善記憶體儲存裝置的耐久能力、保持能力以及記憶體晶胞(cell)的可靠度。

本發明的記憶體儲存裝置包括記憶體晶胞陣列以及記憶體控制電路。記憶體晶胞陣列包括多個記憶體晶胞。記憶體晶胞陣列用以儲存資料。記憶體控制電路耦接至記憶體晶胞陣列。記憶體控制電路用以對記憶體晶胞當中的目標記憶體晶胞施加設定訊號以及重置訊號兩者其中之一以產生讀取電流。記憶體控制電路接收目標記憶體晶胞的讀取電流。記憶體控制電路比較讀取電流與參考電流。記憶體控制電路依據比較結果來判斷目標記憶體晶胞是否失敗。

本發明的記憶體儲存裝置的測試方法包括：對記憶體晶胞當中的目標記憶體晶胞施加設定訊號以及重置訊號兩者其中之一以產生讀取電流；接收目標記憶體晶胞的讀取電流，並且比較讀取電流與參考電流；以及依據比較結果來判斷目標記憶體晶胞是否失敗。

基於上述，在本發明的示範實施例中，記憶體控制電路依據讀取電流與參考電流的比較結果來判斷目標記憶體晶胞是否失敗，以記憶體儲存裝置的耐久能力、保持能力以及記憶體晶胞的可靠度。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

以下提出多個實施例來說明本發明，然而本發明不僅限於所例示的多個實施例。又實施例之間也允許有適當的結合。在本申請說明書全文(包括申請專利範圍)中所使用的「耦接」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。

圖1繪示本發明一實施例之記憶體儲存裝置的概要示意圖。圖2繪示本發明一實施例之記憶體儲存裝置的測試方法的步驟流程圖。請參考圖1及圖2，本實施例之記憶體儲存裝置100包括記憶體晶胞陣列110以及記憶體控制電路120。記憶體控制電路120耦接至記憶體晶胞陣列110。記憶體晶胞陣列110包括多個記憶體晶胞112用以儲存資料。記憶體控制電路120用以控制記憶體晶胞陣列110的資料之存取。在本實施例中，記憶體控制電路120例如包括用來協同控制資料存取之適合的電路，其內部架構可由所屬技術領域的任一種適合的電路結構來加以實施，本發明並不加以限制，其電路結構可以由所屬技術領域的通常知識獲致足夠的教示、建議與實施說明。

本實施例之記憶體儲存裝置的測試方法至少適用於圖1的記憶體儲存裝置100，以下搭配記憶體儲存裝置100中的各項元件說明本發明實施例之測試方法的各個步驟。在步驟S100中，記憶體控制電路120用以對記憶體晶胞112當中的目標記憶體晶胞114施加設定訊號SET以及重置訊號RESET兩者其中之一以產生讀取電流，其讀取電流值例如分別為施加設定訊號SET時所得到的第一讀取電流值I1，或者施加重置訊號RESET時所得到的第二讀取電流值I2。在本實施例中，目標記憶體晶胞114例如是多個記憶體晶胞112當中的任一個記憶體晶胞或者預先設定與挑選的記憶體晶胞。

在步驟S110中，記憶體控制電路120接收目標記憶體晶胞114的讀取電流，並且比較讀取電流與參考電流的電流值的大小。在本實施例中，當記憶體控制電路120對目標記憶體晶胞114施加設定訊號SET時，其讀取電流的電流值例如為第一讀取電流值I1。此時，與第一讀取電流值I1比較的參考電流其值例如是第一參考電流值Iref1。另一方面，當記憶體控制電路120對目標記憶體晶胞114施加重置訊號RESET時，其讀取電流的電流值例如為第二讀取電流值I2。此時，與第二讀取電流值I2比較的參考電流其值例如是第二參考電流值Iref2。因此，在步驟S110中，記憶體控制電路120例如比較第一讀取電流值I1與第一參考電流值Iref1的大小，或者比較第二讀取電流值I2與第二參考電流值Iref2的大小。

在步驟S120中，記憶體控制電路120依據比較結果來判斷目標記憶體晶胞114是否失敗。所述比較結果包括讀取電流值與參考電流值之間的大小關係。在本實施例中，記憶體控制電路120可繼續對多個記憶體晶胞112當中的一部分記憶體晶胞或全部的記憶體晶胞進行測試，以判斷其他的目標記憶體晶胞114是否失敗。被判斷為失敗的記憶體晶胞在後續進行資料存取時將被屏蔽(screen out)而不使用，以改善記憶體儲存裝置100之整體的耐久能力、保持能力以及記憶體晶胞112的可靠度。

為使本領域技術人員能更加了解本發明，以下將再舉至少一實施例以詳加說明。

圖3繪示本發明另一實施例之記憶體儲存裝置的測試方法的步驟流程圖。本實施例之記憶體儲存裝置的測試方法至少適用於圖1的記憶體儲存裝置100，以下搭配記憶體儲存裝置100中的各項元件說明本發明實施例之測試方法的各個步驟。在步驟S200中，記憶體控制電路120判斷目標記憶體晶胞114的狀態是第一狀態還是第二狀態。在本實施例中，第一狀態例如是高電阻狀態(high resistance state，HRS)，第二狀態例如是低電阻狀態(low resistance state，LRS)。

在步驟S200中，若目標記憶體晶胞114的狀態被判斷是第一狀態，記憶體控制電路120執行步驟S210。在步驟S210中，記憶體控制電路120對目標記憶體晶胞114施加設定訊號SET，此時，目標記憶體晶胞114從第一狀態轉變為第二狀態。並且，在步驟S210中，記憶體控制電路120從目標記憶體晶胞114接收具有第一讀取電流值I1的讀取電流。在步驟S220中，記憶體控制電路120比較第一讀取電流值I1與第一參考電流值Iref1的大小。

在步驟S220中，經比較，若第一讀取電流值I1小於第一參考電流值Iref1 (即I1＜Iref1)，記憶體控制電路120執行步驟S250並且判斷目標記憶體晶胞114為失敗。在本實施例中，被判斷為失敗的記憶體晶胞在後續進行資料存取時將被屏蔽而不使用，以改善記憶體儲存裝置100之整體的耐久能力、保持能力以及記憶體晶胞的可靠度。在步驟S220中，經比較，若第一讀取電流值I1大於或等於第一參考電流值Iref1 (即I1≧Iref1)，記憶體控制電路120執行步驟S260並且判斷目標記憶體晶胞114為不失敗。

在步驟S200中，若目標記憶體晶胞114的狀態被判斷是第二狀態，記憶體控制電路120執行步驟S230。在步驟S230中，記憶體控制電路120對目標記憶體晶胞114施加重置訊號RESET，此時，目標記憶體晶胞114從第二狀態轉變為第一狀態。並且，在步驟S230中，記憶體控制電路120從目標記憶體晶胞114接收具有第二讀取電流值I2的讀取電流。在步驟S240中，記憶體控制電路120比較第二讀取電流值I2與第二參考電流值Iref2的大小。

在步驟S240中，經比較，若第二讀取電流值I2大於第二參考電流值Iref2 (即I2＞Iref2)，記憶體控制電路120執行步驟S250並且判斷目標記憶體晶胞114為失敗。在本實施例中，第二參考電流值Iref2小於第一參考電流值Iref1。在本實施例中，被判斷為失敗的記憶體晶胞在後續進行資料存取時將被屏蔽而不使用，以改善記憶體儲存裝置100之整體的耐久能力、保持能力以及記憶體晶胞的可靠度。在步驟S240中，經比較，若第二讀取電流值I2小於或等於第二參考電流值Iref2 (即I2≦Iref2)，記憶體控制電路120執行步驟S260並且判斷目標記憶體晶胞114為不失敗。

另外，本發明之實施例的記憶體儲存裝置的測試方法可以由圖1至圖2實施例之敘述中獲致足夠的教示、建議與實施說明，因此不再贅述。

圖4繪示本發明另一實施例之記憶體儲存裝置的測試方法的步驟流程圖。本實施例之記憶體儲存裝置的測試方法至少適用於圖1的記憶體儲存裝置100，以下搭配記憶體儲存裝置100中的各項元件說明本發明實施例之測試方法的各個步驟。在步驟S300中，記憶體控制電路120判斷目標記憶體晶胞114的狀態是第一狀態還是第二狀態。在本實施例中，第一狀態例如是高電阻狀態(high resistance state，HRS)，第二狀態例如是低電阻狀態(low resistance state，LRS)。

在步驟S300中，若目標記憶體晶胞114的狀態被判斷是第一狀態，記憶體控制電路120執行步驟S310。在步驟S310中，記憶體控制電路120對目標記憶體晶胞114施加設定訊號SET，此時，目標記憶體晶胞114從第一狀態轉變為第二狀態。並且，在步驟S310中，記憶體控制電路120從目標記憶體晶胞114接收具有第一讀取電流值I1的讀取電流。在步驟S320中，記憶體控制電路120比較第一讀取電流值I1與第一參考電流值Iref1的大小。

在步驟S320中，經比較，若第一讀取電流值I1小於第一參考電流值Iref1 (即I1＜Iref1)，記憶體控制電路120執行步驟S350並且判斷目標記憶體晶胞114為失敗。在本實施例中，被判斷為失敗的記憶體晶胞在後續進行資料存取時將被屏蔽而不使用，以改善記憶體儲存裝置100之整體的耐久能力、保持能力以及記憶體晶胞的可靠度。在步驟S320中，經比較，若第一讀取電流值I1大於或等於第一參考電流值Iref1 (即I1≧Iref1)，記憶體控制電路120執行步驟S372。

在步驟S372中，記憶體控制電路120對目標記憶體晶胞114施加重置訊號RESET，此時，目標記憶體晶胞114從第二狀態轉變為第一狀態。並且，在步驟S372中，記憶體控制電路120從目標記憶體晶胞114接收具有第二讀取電流值I2的讀取電流。在步驟S374中，記憶體控制電路120比較第二讀取電流值I2與第二參考電流值Iref2的大小。

在步驟S374中，經比較，若第二讀取電流值I2大於第二參考電流值Iref2 (即I2＞Iref2)，記憶體控制電路120執行步驟S350並且判斷目標記憶體晶胞114為失敗。在本實施例中，被判斷為失敗的記憶體晶胞在後續進行資料存取時將被屏蔽而不使用，以改善記憶體儲存裝置100之整體的耐久能力、保持能力以及記憶體晶胞的可靠度。在步驟S374中，經比較，若第二讀取電流值I2小於或等於第二參考電流值Iref2 (即I2≦Iref2)，記憶體控制電路120執行步驟S360並且判斷目標記憶體晶胞114為不失敗。

在步驟S300中，若目標記憶體晶胞114的狀態被判斷是第二狀態，記憶體控制電路120執行步驟S330。在步驟S330中，記憶體控制電路120對目標記憶體晶胞114施加重置訊號RESET，此時，目標記憶體晶胞114從第二狀態轉變為第一狀態。並且，在步驟S330中，記憶體控制電路120從目標記憶體晶胞114接收具有第二讀取電流值I2的讀取電流。在步驟S340中，記憶體控制電路120比較第二讀取電流值I2與第二參考電流值Iref2的大小。

在步驟S340中，經比較，若第二讀取電流值I2大於第二參考電流值Iref2 (即I2＞Iref2)，記憶體控制電路120執行步驟S350並且判斷目標記憶體晶胞114為失敗。在本實施例中，被判斷為失敗的記憶體晶胞在後續進行資料存取時將被屏蔽而不使用，以改善記憶體儲存裝置100之整體的耐久能力、保持能力以及記憶體晶胞的可靠度。在步驟S340中，經比較，若第二讀取電流值I2小於或等於第一參考電流值Iref2 (即I2≦Iref2)，記憶體控制電路120執行步驟S382。

在步驟S382中，記憶體控制電路120對目標記憶體晶胞114施加設定訊號SET，此時，目標記憶體晶胞114從第一狀態轉變為第二狀態。並且，在步驟S382中，記憶體控制電路120從目標記憶體晶胞114接收具有第一讀取電流值I1的讀取電流。在步驟S384中，記憶體控制電路120比較第一讀取電流值I1與第一參考電流值Iref1的大小。

在步驟S384中，經比較，若第一讀取電流值I1小於第一參考電流值Iref1 (即I1＞Iref1)，記憶體控制電路120執行步驟S350並且判斷目標記憶體晶胞114為失敗。在本實施例中，被判斷為失敗的記憶體晶胞在後續進行資料存取時將被屏蔽而不使用，以改善記憶體儲存裝置100之整體的耐久能力、保持能力以及記憶體晶胞的可靠度。在步驟S384中，經比較，若第一讀取電流值I1大於或等於第一參考電流值Iref1 (即I1≧Iref1)，記憶體控制電路120執行步驟S360並且判斷目標記憶體晶胞114為不失敗。

在本實施例中，被施加設定訊號SET的目標記憶體晶胞114通過測試後(步驟S320)會再被施加重置訊號RESET(步驟S372)以再次確認目標記憶體晶胞114是否通過測試(步驟S374)。在本實施例中，被施加重置訊號RESET的目標記憶體晶胞114通過測試後(步驟S340)會再被施加設定訊號SET(步驟S382)以再次確認目標記憶體晶胞114是否通過測試(步驟S384)。

另外，本發明之實施例的記憶體儲存裝置的測試方法可以由圖1至圖3實施例之敘述中獲致足夠的教示、建議與實施說明，因此不再贅述。

綜上所述，在本發明示範實施例中，記憶體控制電路依據目標記憶體晶胞的狀態來決定在測試時施加設定訊號或重置訊號給目標記憶體晶胞以接收讀取電流。接著，記憶體控制電路依據讀取電流與參考電流的比較結果來判斷目標記憶體晶胞是否通過測試。若目標記憶體晶胞沒有通過測試而被判定為失敗，在後續進行資料存取時將被屏蔽而不使用，以改善記憶體儲存裝置之整體的耐久能力、保持能力以及記憶體晶胞的可靠度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100‧‧‧記憶體儲存裝置

110‧‧‧記憶體晶胞陣列

120‧‧‧記憶體控制電路

112‧‧‧記憶體晶胞

114‧‧‧目標記憶體晶胞

SET‧‧‧設定訊號

RESET‧‧‧重置訊號

I1‧‧‧第一讀取電流值

I2‧‧‧第二讀取電流值

Iref1‧‧‧第一參考電流值

Iref2‧‧‧第二參考電流值

S100、S110、S120、S200、S210、S220、S230、S240、S250、S260、S300、S310、S320、S330、S340、S350、S360、S372、S374、S382、S384‧‧‧方法的步驟

圖1繪示本發明一實施例之記憶體儲存裝置的概要示意圖。 圖2繪示本發明一實施例之記憶體儲存裝置的測試方法的步驟流程圖。 圖3繪示本發明另一實施例之記憶體儲存裝置的測試方法的步驟流程圖。 圖4繪示本發明另一實施例之記憶體儲存裝置的測試方法的步驟流程圖。

Claims (16)

1. 一種記憶體儲存裝置，包括： 一記憶體晶胞陣列，包括多個記憶體晶胞，用以儲存資料；以及 一記憶體控制電路，耦接至該記憶體晶胞陣列，用以對該些記憶體晶胞當中的一目標記憶體晶胞施加一設定訊號以及一重置訊號兩者其中之一以產生一讀取電流，接收該目標記憶體晶胞的該讀取電流，比較該讀取電流與一參考電流，並且依據一比較結果來判斷該目標記憶體晶胞是否失敗。
2. 如申請專利範圍第1項所述的記憶體儲存裝置，其中該記憶體控制電路判斷該目標記憶體晶胞的狀態是一第一狀態還是一第二狀態。
3. 如申請專利範圍第2項所述的記憶體儲存裝置，其中若該目標記憶體晶胞的狀態是該第一狀態，該記憶體控制電路對該目標記憶體晶胞施加該設定訊號，並且該目標記憶體晶胞從該第一狀態轉變為該第二狀態，其中該讀取電流具有一第一讀取電流值，該參考電流具有一第一參考電流值，該記憶體控制電路比較該第一讀取電流值與該第一參考電流值的大小，若該第一讀取電流值小於該第一參考電流值，該記憶體控制電路判斷該目標記憶體晶胞為失敗。
4. 如申請專利範圍第3項所述的記憶體儲存裝置，其中若該第一讀取電流值大於或等於該第一參考電流值，該記憶體控制電路該記憶體控制電路判斷該目標記憶體晶胞為不失敗。
5. 如申請專利範圍第3項所述的記憶體儲存裝置，其中若該第一讀取電流值大於或等於該第一參考電流值，該記憶體控制電路對該目標記憶體晶胞施加該重置訊號，並且該目標記憶體晶胞從該第二狀態轉變為該第一狀態，其中該讀取電流具有一第二讀取電流值，該參考電流具有一第二參考電流值，該記憶體控制電路比較該第二讀取電流值與該第二參考電流值的大小，若該第二讀取電流值大於該第二參考電流值，該記憶體控制電路判斷該目標記憶體晶胞為失敗，若該第二讀取電流值小於或等於該第二參考電流值，該記憶體控制電路該記憶體控制電路判斷該目標記憶體晶胞為不失敗。
6. 如申請專利範圍第2項所述的記憶體儲存裝置，其中若該目標記憶體晶胞的狀態是該第二狀態，該記憶體控制電路對該目標記憶體晶胞施加該重置訊號，並且該目標記憶體晶胞從該第二狀態轉變為該第一狀態，其中該讀取電流具有一第二讀取電流值，該參考電流具有一第二參考電流值，該記憶體控制電路比較該第二讀取電流值與該第二參考電流值的大小，若該第二讀取電流值大於該第二參考電流值，該記憶體控制電路判斷該目標記憶體晶胞為失敗。
7. 如申請專利範圍第6項所述的記憶體儲存裝置，其中若該第二讀取電流值小於或等於該第二參考電流值，該記憶體控制電路該記憶體控制電路判斷該目標記憶體晶胞為不失敗。
8. 如申請專利範圍第6項所述的記憶體儲存裝置，其中若該第二讀取電流值小於或等於該第二參考電流值，該記憶體控制電路對該目標記憶體晶胞施加該設定訊號，並且該目標記憶體晶胞從該第一狀態轉變為該第二狀態，其中該讀取電流具有一第一讀取電流值，其中該參考電流具有一第一參考電流值，該記憶體控制電路比較該第一讀取電流值與該第一參考電流值的大小，若該第一讀取電流值大於該第一參考電流值，該記憶體控制電路判斷該目標記憶體晶胞為失敗，若該第二讀取電流值大於或等於該第一參考電流值，該記憶體控制電路判斷該目標記憶體晶胞為不失敗。
9. 一種記憶體儲存裝置的測試方法，其中該記憶體儲存裝置多個記憶體晶胞，用以儲存資料，所述測試方法包括： 對該些記憶體晶胞當中的一目標記憶體晶胞施加一設定訊號以及一重置訊號兩者其中之一以產生一讀取電流； 接收該目標記憶體晶胞的該讀取電流，並且比較該讀取電流與一參考電流；以及 依據一比較結果來判斷該目標記憶體晶胞是否失敗。
10. 如申請專利範圍第9項所述的記憶體儲存裝置的測試方法，更包括： 判斷該目標記憶體晶胞的狀態是一第一狀態還是一第二狀態。
11. 如申請專利範圍第10項所述的記憶體儲存裝置的測試方法，其中若該目標記憶體晶胞的狀態是該第一狀態，對該些記憶體晶胞當中的該目標記憶體晶胞施加該設定訊號以及該重置訊號兩者其中之一以產生該讀取電流的步驟包括對該目標記憶體晶胞施加該設定訊號，該目標記憶體晶胞從該第一狀態轉變為該第二狀態，以及該讀取電流具有一第一讀取電流值，該參考電流具有一第一參考電流值，比較該讀取電流與該參考電流的步驟包括比較該第一讀取電流值與該第一參考電流值的大小，以及若該第一讀取電流值小於該第一參考電流值，依據該比較結果來判斷該目標記憶體晶胞是否失敗的步驟包括判斷該目標記憶體晶胞為失敗。
12. 如申請專利範圍第11項所述的記憶體儲存裝置的測試方法，其中若該第一讀取電流值大於或等於該第一參考電流值，依據該比較結果來判斷該目標記憶體晶胞是否失敗的步驟更包括判斷該目標記憶體晶胞為不失敗。
13. 如申請專利範圍第11項所述的記憶體儲存裝置的測試方法，其中若該第一讀取電流值大於或等於該第一參考電流值，對該些記憶體晶胞當中的該目標記憶體晶胞施加該設定訊號以及該重置訊號兩者其中之一以產生該讀取電流的步驟更包括對該目標記憶體晶胞施加該重置訊號，該目標記憶體晶胞從該第二狀態轉變為該第一狀態，以及該讀取電流具有一第二讀取電流值，其中該參考電流具有一第二參考電流值，比較該讀取電流與該參考電流的步驟更包括比較該第二讀取電流值與該第二參考電流值的大小，以及若該第二讀取電流值大於該第二參考電流值，依據該比較結果來判斷該目標記憶體晶胞是否失敗的步驟更包括判斷該目標記憶體晶胞為失敗，其中若該第二讀取電流值小於或等於該第二參考電流值，依據該比較結果來判斷該目標記憶體晶胞是否失敗的步驟更包括判斷該目標記憶體晶胞為不失敗。
14. 如申請專利範圍第10項所述的記憶體儲存裝置的測試方法，其中若該目標記憶體晶胞的狀態是該第二狀態，對該些記憶體晶胞當中的該目標記憶體晶胞施加該設定訊號以及該重置訊號兩者其中之一以產生該讀取電流的步驟包括對該目標記憶體晶胞施加該重置訊號，該目標記憶體晶胞從該第二狀態轉變為該第一狀態，以及該讀取電流具有一第二讀取電流值，其中該參考電流具有一第二參考電流值，比較該讀取電流與該參考電流的步驟包括比較該第二讀取電流值與該第二參考電流值的大小，以及若該第二讀取電流值大於該第二參考電流值，依據該比較結果來判斷該目標記憶體晶胞是否失敗的步驟包括判斷該目標記憶體晶胞為失敗。
15. 如申請專利範圍第14項所述的記憶體儲存裝置的測試方法，其中若該第二讀取電流值小於或等於該第二參考電流值，依據該比較結果來判斷該目標記憶體晶胞是否失敗的步驟更包括判斷該目標記憶體晶胞為不失敗。
16. 如申請專利範圍第14項所述的記憶體儲存裝置的測試方法，其中若該第二讀取電流值小於或等於該第二參考電流值，對該些記憶體晶胞當中的該目標記憶體晶胞施加該設定訊號以及該重置訊號兩者其中之一以產生該讀取電流的步驟更包括對該目標記憶體晶胞施加該設定訊號，該目標記憶體晶胞從該第一狀態轉變為該第二狀態，該讀取電流具有一第一讀取電流值，其中該參考電流具有一第一參考電流值，比較該讀取電流與該參考電流的步驟更包括比較該第一讀取電流值與該第一參考電流值的大小，若該第一讀取電流值大於該第一參考電流值，依據該比較結果來判斷該目標記憶體晶胞是否失敗的步驟更包括判斷該目標記憶體晶胞為失敗，若該第二讀取電流值大於或等於該第一參考電流值，依據該比較結果來判斷該目標記憶體晶胞是否失敗的步驟更包括判斷該目標記憶體晶胞為不失敗。