TW202537111A

TW202537111A - 用於射頻應用之重組基板

Info

Publication number: TW202537111A
Application number: TW114118449A
Authority: TW
Inventors: 源輝徐; 拉米許齊丹巴拉姆
Original assignee: 美商應用材料股份有限公司
Priority date: 2019-05-10
Filing date: 2021-04-06
Publication date: 2025-09-16
Also published as: US11521935B2; KR20240045341A; KR20210124920A; US20210257307A1; JP7386902B2; US11887934B2; TWI887118B; JP2025026907A; CN113795910A; KR20250035520A; WO2020231871A1; TWI905007B; JP7350890B2; US12354968B2; IT201900006736A1; TWI855065B; KR20230169442A; US11398433B2; US12051653B2; KR20210153157A

Abstract

本揭示內容涉及形成用於射頻應用的薄形狀因數重組基板和半導體裝置封裝的方法和設備。本文描述的基板和封裝結構可以在高密度的2D和3D整合裝置中利用以用於4G、5G、6G、和其它無線網路系統。在一個實施方式中，通過雷射燒蝕將矽基板結構化為包括用於放置半導體晶片的空腔和用於沉積導電互連的通孔。此外，將一個或多個空腔結構化成用可流動介電質材料填充或佔據。與填充介電質的空腔相鄰的一個或多個射頻部件的整合使得能夠改善射頻元件的性能，同時減少由矽基板引起的信號損耗。

Description

用於射頻應用之重組基板

本揭示內容的實施方式通常涉及半導體裝置製造領域，且更具體地，涉及封裝半導體裝置的結構和方法。

在諸如移動通信網路之類的無線網路中，通過利用小型化天線系統來實現裝置之間的連線性和通信，所述小型化天線系統具有與諸如接收機或發射機之類的其它電子元件相組合的天線。最近，對增加無線網路的資料傳輸速率的需求導致了利用新的射頻（RF）頻帶的5G和6G技術的發展，這對RF天線和其它對應的支援元件的設計提出了嚴格的規範。由此，日益尋求具有高增益、大頻寬和減小的佔地面積的小型化RF天線系統，以用於整合到緊湊且複雜的無線電子裝置中。

為了整合到無線電子裝置中，通常在封裝級或印刷電路板（PCB）級結構上組裝小型化天線系統以互連半導體裝置和其對應天線。隨著無線技術的進步，這些結構發展成具有彼此靠近地整合在其中的數百萬個電晶體、電容器、和電阻器以及組裝天線系統的日益複雜的2D和3D結構。傳統上，用於天線整合的封裝和PCB級結構利用了常規的半導體材料，諸如矽基板。然而，這些常規的半導體材料的特徵在於增加的電磁能量耗散，從而導致輻射效率降低和在其附近組裝的天線頻寬有限。當將高頻（HF）天線系統用於高頻應用時，常規的半導體材料的損耗性質是特別明顯的。

由此，在本領域中需要形成用於高頻應用的基板級和/或封裝級結構的改善的結構和方法。

在某些實施方式中，提供了一種封裝組件。封裝組件包括：框架，具有與第二表面相對的第一表面；框架材料，所述框架材料包括矽；至少一個第一空腔，在所述至少一個第一空腔中設置有半導體晶片；一個或多個第二空腔；以及通孔，所述通孔具有界定穿過框架從第一表面延伸到第二表面的開口的通孔表面。封裝組件進一步包括：絕緣層，所述絕緣層設置在第一表面和第二表面之上並且接觸半導體晶片的每一側的至少一部分；以及射頻元件，所述射頻元件設置在與一個或多個第二空腔中的一個第二空腔相鄰的絕緣層的一部分之上。電互連設置在通孔內，其中絕緣層設置在通孔表面與電互連之間。

在某些實施方式中，提供了一種封裝組件。封裝組件包括：矽框架，在所述矽框架中形成有一個或多個空腔；氧化層，所述氧化層形成在框架的表面之上；以及絕緣層，所述絕緣層形成在氧化層上並且填充一個或多個空腔中的至少一個。絕緣層包括其中設置有陶瓷顆粒的環氧樹脂材料。一個或多個射頻元件形成在一個或多個空腔中的至少一個之上，並且一個或多個金屬互連設置在封裝組件的一部分內。

在某些實施方式中，提供了一種封裝組件。封裝組件包括：矽框架，所述矽框架具有與第二表面相對的第一表面；一個或多個第一空腔，在所述一個或多個第一空腔中設置有半導體晶片；一個或多個第二空腔；以及一個或多個通孔，所述一個或多個通孔具有界定穿過框架從第一表面延伸到第二表面的開口的通孔表面。第一絕緣層形成在一個或多個第二空腔中的每一個內的框架上，並且包括具有陶瓷顆粒的環氧樹脂材料。一個或多個射頻元件形成在第一絕緣層之上，其中一個或多個射頻元件中的每一個與一個或多個第二空腔中的一個對準。一個或多個電互連穿過框架或第一絕緣層設置。封裝組件進一步包括形成在其上的再分佈層，其中再分佈層包括形成在第一絕緣層上的第二絕緣層和穿過第二絕緣層設置的一個或多個電再分佈連接。第二絕緣將一個或多個射頻元件嵌入封裝組件內。

本揭示內容涉及形成用於高頻應用的薄形狀因數重組基板和半導體裝置封裝的方法和設備。本文描述的基板和封裝結構可以在高密度的2D和3D整合裝置中利用以用於4G、5G、6G、和其它無線網路系統。在一個實施方式中，通過雷射燒蝕將矽基板結構化為包括用於放置半導體晶片的空腔和用於沉積導電互連的通孔。此外，將一個或多個空腔結構化成用可流動介電質材料填充或佔據。與填充介電質的空腔相鄰的一個或多個高頻部件的整合使得能夠改善射頻（「RF」）元件的性能，同時減少由矽基板引起的信號損耗。

圖1示出了形成重組基板的代表性方法100的流程圖，所述重組基板對於其中整合的裝置或晶片來說可以是均質的或異質的。方法100具有多個操作110、120、130、和140a-140c。參考圖2至圖13D更詳細地描述每個操作。方法可以包括在任何所定義的操作之前、在兩個所定義的操作之間、或者在所有所定義的操作之後執行（除了上下文排除可能性之外）的一個或多個附加操作。

通常，方法100包括在操作110處結構化要用作框架的基板，將參考圖2和圖3A至圖3D進一步更詳細描述。在操作120處，形成具有一個或多個嵌入式裝置和絕緣材料的中間晶片組件，這將參考圖4和圖5A至圖5K、及圖6和圖7A至圖7G更詳細描述。在操作130處，在中間晶片組件上形成一個或多個互連和/或一個或多個射頻（「RF」）元件，從而形成功能重組基板，這參考圖8和圖9A至圖9H更詳細描述。重組基板隨後可以具有形成在其上的一個或多個再分佈層（140a），所述再分佈層被單切成單獨的封裝或封裝中系統（140b），和/或被用於形成堆疊的3D結構（140c）。參考圖10和圖11至圖11L描述再分佈層的形成。

圖2示出了用於結構化將被用作重組基板框架的基板的代表性方法200的流程圖。圖3A至圖3D示意性示出了圖2中表示的基板結構化製程200的不同階段處的基板302的剖面圖。由此，為了清楚起見，本文一起描述圖2和圖3A至圖3D。

方法200開始於操作210和對應的圖3A，其中將基板302暴露於第一缺陷去除製程。基板302由任何合適的基板材料形成，所述基板材料包括但不限於III-V族化合物半導體材料、矽、結晶矽（例如，Si＜100＞或Si＜111＞）、氧化矽、矽鍺、摻雜或未摻雜的矽、摻雜或未摻雜的多晶矽、氮化矽、石英、玻璃（例如，硼矽酸鹽玻璃）、藍寶石、氧化鋁、和/或陶瓷材料。在一個實施方式中，基板302是單晶p型或n型矽基板。在一個實施方式中，基板302是多晶p型或n型矽基板。在另一實施方式中，基板302是p型或n型矽太陽能基板。基板302可以進一步具有多邊形或圓形形狀。例如，基板302可以包括橫向尺寸在約120 mm與約180 mm之間的基本上方形的矽基板，所述矽基板具有或不具有斜切邊緣。在另一示例中，基板302可以包括直徑在約20 mm與約700 mm之間（諸如在約100 mm與約500 mm之間，例如約300 mm）的圓形含矽晶圓。

除非另有說明，否則本文描述的實施方式和示例是在厚度為約50 μm與約1000 μm之間（諸如約90 μm與約780 μm之間）的基板上進行。例如，基板302具有在約100 μm與約300 μm之間的厚度，諸如在約110 μm與約200 μm之間的厚度。在另一示例中，基板302具有在約60 μm與約160 μm之間的厚度，諸如在約80 μm與約120 μm之間的厚度。

在操作210之前，可以通過線鋸切、劃線和斷裂、機械研磨鋸切、或雷射切割將基板302切片並且與塊體材料分離。切片通常在由其形成的基板表面中引起機械缺陷或變形，諸如刮痕、微裂紋、碎裂、和其它機械缺陷。因此，在操作210處將基板302暴露於第一缺陷去除製程，以平滑和平坦化基板302的表面，並且去除準備用於稍後的結構化和封裝操作的任何機械缺陷。在一些實施方式中，可以進一步通過調整第一缺陷去除製程的製程參數來使基板302變薄。例如，基板302的厚度可以隨著暴露於第一缺陷去除製程的增加而減小。

在一些實施方式中，在操作210處的第一缺陷去除製程包括將基板302暴露於基板拋光製程和/或蝕刻製程，之後是沖洗和乾燥製程。例如，在操作210處，可以將基板302暴露於化學機械拋光（CMP）製程。在一些實施方式中，蝕刻製程是包括緩衝蝕刻製程的濕式蝕刻製程，所述緩衝蝕刻製程對於去除期望的材料（例如，污染物和其它不期望的化合物）是選擇性的。在其它實施方式中，蝕刻製程是利用各向同性含水蝕刻製程的濕式蝕刻製程。任何合適的濕式蝕刻劑或濕式蝕刻劑的組合可以用於濕式蝕刻製程。在一個實施方式中，將基板302浸入含水HF蝕刻溶液中用於蝕刻。在另一實施方式中，將基板302浸入含水KOH蝕刻溶液中用於蝕刻。在蝕刻製程期間，可以將蝕刻溶液加熱至在約30℃與約100℃之間，諸如在約40℃與約90℃之間的溫度，以便加速蝕刻製程。例如，在蝕刻製程期間將蝕刻溶液加熱至約70℃的溫度。

在又其它實施方式中，在操作210處的蝕刻製程是乾式蝕刻製程。乾式蝕刻製程的示例包括基於電漿的乾式蝕刻製程。

可以通過控制基板302暴露於拋光製程和/或在蝕刻製程期間使用的蝕刻劑（例如，蝕刻溶液）的時間來調節基板302的厚度。例如，基板302的最終厚度可以隨著暴露於拋光製程和/或蝕刻劑的增加而減小。或者，基板302可以隨著暴露於拋光製程和/或蝕刻劑的減少而具有更大的最終厚度。

在操作220和230處，現在平坦化的且基本上無缺陷的基板302具有一個或多個特徵，諸如在其中圖案化並平滑化的通孔303、主空腔305、和副空腔306（為了清楚起見，在圖3B中的基板302的下剖面中描繪了一個主空腔305、兩個副空腔306、和四個通孔303）。通孔303用於通過基板302形成直接接觸電互連，主空腔305用於在其中接收和封閉（即，嵌入）一個或多個半導體晶片，並且副空腔306用於在其中容納介電質材料並在其之上支撐一個或多個RF元件。如本文所討論，RF元件可以包括各種RF通信元件（例如，UHF、VHF、HF或MF通信元件），諸如天線或其它的RF無源元件，所述RF無源元件促進各種無線通訊、無線信號接收、無線信號發射和/或無線傳感技術。通過整合鄰近填充有介電質的副空腔306並遠離基板302的RF元件，可以限制由有損耗基板302引起的輻射損耗。儘管僅描繪了三個空腔和四個通孔，但參考操作210-250和圖3A至圖3D在本文中描述的基板結構化製程可以用於在基板302中形成具有任何期望深度、橫向尺寸、形態、和佈置的圖案化特徵。

在一個實施方式中，通過雷射燒蝕在諸如太陽能基板或甚至半導體晶圓的基板302中形成期望的圖案。用於在基板302中雷射鑽孔特徵的雷射燒蝕系統可以包括任何合適類型的雷射源。在一些示例中，雷射源是紅外（IR）雷射。在一些示例中，雷射源是皮秒UV雷射。在其它示例中，雷射源是飛秒UV雷射。在又其它示例中，雷射源是飛秒綠色雷射。雷射源產生用於圖案化基板的連續或脈衝的雷射光束。例如，雷射源可以產生具有在5 kHz與500 kHz之間（諸如在10 kHz與約200 kHz之間）的頻率的脈衝雷射光束。在一個示例中，雷射源407被配置為在約10瓦與約100瓦之間的輸出功率下，以約200 nm與約1200 nm之間的波長和約10 ns與約5000 ns之間的脈衝持續時間遞送脈衝雷射光束。雷射源被配置為在基板302中形成任何期望的圖案和特徵，包括上文描述並在圖3B中描繪的主空腔305、副空腔306、和通孔303。

類似於將基板302從塊體材料分離的製程，基板302的雷射圖案化可能在基板302的表面上引起不希望的機械缺陷，諸如碎裂和破裂。因此，在通過直接雷射圖案化在基板302中形成期望的特徵之後，將基板302暴露於基本上與上文描述的第一缺陷去除製程相似的第二缺陷去除和清潔製程。圖3B和圖3C示出了在執行第二損壞去除和清潔製程之前和之後的結構化基板302，從而得到其中形成有主空腔305和副空腔306以及通孔303的平滑基板302。

在操作230處的第二損壞去除製程期間，基板302被蝕刻、沖洗、和乾燥。蝕刻製程進行預定的持續時間以使基板302的表面、且特別是暴露於雷射圖案化的表面平滑。在另一方面，蝕刻製程用於去除從雷射燒蝕製程殘留的任何不期望的碎屑。蝕刻製程可以是各向同性的或各向異性的。在一些實施方式中，蝕刻製程是在含水溶液中利用任何合適的濕式蝕刻劑或濕式蝕刻劑的組合的濕式蝕刻製程。例如，可以將基板302浸入含水HF蝕刻溶液或含水KOH蝕刻溶液中。在一些實施方式中，加熱蝕刻溶液以進一步加速蝕刻製程。例如，在蝕刻基板302期間，可以將蝕刻溶液加熱至在約40℃與約80℃之間的溫度，諸如在約50℃與約70℃之間，諸如約60℃的溫度。在又其它實施方式中，在操作230處的蝕刻製程是乾式蝕刻製程。乾式蝕刻製程的示例包括基於電漿的乾式蝕刻製程。

圖3C示出了在操作230完成之後的基板302的縱向剖面。如上所述，將圖3C中的基板302描繪為具有單個主空腔305、兩個副空腔306、以及穿過其形成的四個通孔303。將主空腔305和副空腔306描繪為具有不同的橫向尺寸，因此使得空腔能夠在隨後形成的重組基板內起到不同的功能。例如，主空腔305用於在其中接收和容納（例如，封閉）半導體裝置和/或晶片，而副空腔306可以稍後用可流動介電質材料填充以用作用於在其之上形成的一個或多個RF元件的整合的支撐結構。據信，介電質材料提供比矽更好的電隔離，並且因此與矽基板302相比，在介電質填充的第二空腔306之上形成的RF元件實現減小的輻射耗散。

在一個示例中，主空腔305具有放置並嵌入其中的RF晶圓，且副空腔306填充有可流動介電質材料，在所述可流動介電質材料上形成天線或其它RF無源元件。由此，主空腔305可以被成形和調整尺寸以在其中容納任何期望的裝置和/或晶片，並且副空腔306可以被成形和調整尺寸以至少具有在其之上形成的RF元件的尺寸。儘管在圖3B至圖3D中僅描繪了三個空腔和四個通孔，但是在執行方法200時可以在基板中形成任何數量和佈置的空腔和通孔。

在一個實施方式中，主空腔305和副空腔306以及通孔303具有與基板302的厚度相等的深度，因此，在基板302的相對表面上形成孔（例如，穿過基板302的厚度）。例如，在基板302中形成的主空腔305和副空腔306以及通孔303可以具有在約50 μm與約1 mm之間（諸如在約100 μm與約200 μm之間，諸如在約110 μm與約190 μm之間）的深度，這取決於基板302的厚度。在其它實施方式中，主空腔305和副空腔306和/或通孔303可以具有等於或小於基板302的厚度的深度，因此僅在基板302的一個表面（例如，側面）中形成孔。

在一個實施方式中，每個主空腔305和副空腔306具有範圍在約0.1 mm與約50 mm之間（諸如在約1 mm與約15 mm之間，諸如在約5 mm與約10 mm之間）的橫向尺寸，這取決於要嵌入其中的一個或多個半導體裝置或晶片的尺寸或要整合在其上的一個或多個RF元件的尺寸。在一些實施方式中，主空腔305具有比副空腔306更大的橫向尺寸。例如，主空腔305具有在約1 mm與約50 mm之間的橫向尺寸，並且副空腔具有在約0.2 mm與約3 mm之間的橫向尺寸。在一個實施方式中，主空腔305和副空腔306被調整尺寸為具有基本與半導體裝置或晶片或RF元件的橫向尺寸類似的橫向尺寸。例如，所形成的每個主空腔305和副空腔306的橫向尺寸超過對應的半導體裝置、晶片、或RF元件的橫向尺寸達小於約150 μm，諸如小於約120 μm，諸如小於100 μm。在主空腔305和副空腔306、以及要嵌入其中或其上的半導體裝置、晶片或RF元件的尺寸上具有減小的變化降低了其後必需的間隙填充材料的量。

通孔303的形狀通常是基本上圓柱形的。然而，也預期到通孔303的其它形態。例如，通孔303可以具有斜錐或圓錐形態，其中其第一端處的直徑大於其第二端處的直徑。斜錐或圓錐形態的形成可以通過在相對於每個通孔303的中心軸線的螺旋（例如，圓形，螺旋形）運動中的結構化期間移動來自所利用的雷射源的雷射光束來實現。雷射光束還可以使用運動系統成角度以形成斜錐通孔303。相同方法也可以用於形成其中具有均勻直徑的圓柱形通孔303。

在一個實施方式中，每個通孔303具有範圍在約20 μm與約200 μm之間的直徑，諸如在約50 μm與約150 μm之間，諸如在約60 μm與約130 μm之間，諸如在約80 μm與110 μm之間。在相鄰通孔303的中心之間的最小間距在約70 μm與約200 μm之間，諸如在約85 μm與約160 μm之間，諸如在約100 μm與140 μm之間。

在操作240處，將基板302暴露於可選的氧化製程以在去除機械缺陷之後在其期望表面上生長或沉積絕緣氧化膜（即層）314。例如，氧化膜314可以形成在基板302的所有表面上，使得其包圍基板302。絕緣氧化膜314充當基板302上的鈍化層並且提供針對腐蝕和其它形式的損壞的保護性外部阻擋層。在一個實施方式中，氧化製程是熱氧化製程。熱氧化製程是在約800℃與約1200℃之間（諸如在約850℃與約1150℃之間）的溫度下執行的。例如，熱氧化製程是在約900℃與約1100℃之間的溫度（諸如在約950℃與約950℃之間的溫度）下執行的。在一個實施方式中，熱氧化製程是利用水蒸汽作為氧化劑的濕式氧化製程。在一個實施方式中，熱氧化製程是利用分子氧作為氧化劑的乾式製程。可以預期到，在操作240處可以將基板302暴露於任何合適的氧化製程，以在其上形成氧化膜314。在一些實施方式中，氧化膜314是二氧化矽膜。氧化膜314通常具有在約100 nm與約3 μm之間（諸如在約200 nm與約2.5 μm之間）的厚度。例如，氧化膜314具有在約300 nm與約2 μm之間的厚度，諸如約1.5 μm。

在結構化之後，基板302可以用作框架以在隨後的封裝操作中形成重組基板。圖4和圖6分別示出了用於在完成（例如，最終）重組基板或封裝形成之前在基板302周圍製造中間晶片組件502的代表性方法400和600的流程圖。圖5A至圖5K示意性示出了圖4中描繪的方法400的不同階段處的基板302的剖面圖，並且圖7A至圖7G示意性示出了圖5中描繪的方法600的不同階段處的基板302的剖面圖。為清楚起見，本文將圖4和圖5A至圖5K一起描述，且本文將圖5和圖7A至圖7G一起描述。

通常，方法400開始於操作402和圖5A，其中基板302的現在其中形成有期望特徵的第一側面575（例如，第一主表面506）被放置在第一絕緣膜516a上。在一些實施方式中，第一絕緣膜516a包括由基於聚合物的介電質材料形成的一個或多個可流動層518a。合適的基於聚合物的介電質材料的示例包括聚醯亞胺、基於矽氮烷的聚合物、丙烯酸類、環氧模制化合物、和其它低介電常數介電質材料。通常，可流動層518由介電質材料形成，所述介電質材料的介電常數（k）值在約3.1與約3.2之間，且損耗角正切（tanδ）在約0.004與約0.02之間。在圖5A中描繪的實施方式中，第一絕緣膜516a包括由環氧樹脂形成的可流動層518a。

在一些示例中，可流動層518a可以由陶瓷填料或含顆粒的環氧樹脂形成，諸如填充有（例如，含有）基本上球形的二氧化矽（SiO₂）顆粒的環氧樹脂。如本文使用，術語「球形」是指任何圓形、橢圓形、或球形形狀。例如，在一些實施方式中，陶瓷填料可以具有橢圓形狀、長橢圓形狀、或其它類似的圓形形狀。然而，還預期到其它形態。可以用於形成可流動層518a和第一絕緣膜516a的其它層的陶瓷填料的其它示例包括氮化鋁（AlN）、氧化鋁(Al₂O₃)、碳化矽（SiC）、氮化矽(Si₃N₄)、Sr₂Ce₂Ti₅O₁₆)、矽酸鋯(ZrSiO₄)、矽灰石(CaSiO₃)、氧化鈹(BeO)、氧化鈰(CeO₂)、氮化硼（BN）、銅鈦氧化鈣(CaCu₃Ti4O₁₂)、氧化鎂(MgO)、二氧化鈦(TiO₂)、氧化鋅（ZnO）等等。

在一些示例中，用於形成可流動層518a的陶瓷填料具有範圍在約40 nm與約1.5 μm之間（諸如在約80 nm與約1 μm之間）的顆粒。例如，用於形成可流動層518a的陶瓷填料具有範圍在約200 nm與約800 nm之間（諸如在約300 nm與約600 nm之間）的顆粒。在一些實施方式中，陶瓷填料包括具有比基板中形成的特徵（例如，通孔、空腔、或貫穿組件通孔）的寬度或直徑的約25%更小（諸如比期望特徵的寬度或直徑的約15%更小）的大小的顆粒。

可流動層518a通常具有小於約60 μm（諸如在約5 μm與約50 μm之間）的厚度。例如，可流動層518a具有在約10 μm與約25 μm之間的厚度。在一個實施方式中，第一絕緣膜516a可以進一步包括一個或多個保護層。例如，第一絕緣膜516a包括聚對苯二甲酸乙二酯（PET）保護層522a。然而，對於第一絕緣膜516a，可預期層和絕緣材料的任何合適的組合。在一些實施方式中，整個第一絕緣膜516a具有小於約120 μm的厚度，諸如小於約90 μm的厚度。

在其第一側面575上耦合到第一絕緣膜516a、且特別地耦合到第一絕緣膜516a的可流動層518a的基板302可以進一步可選地放置在載體524上，用於在後續處理操作期間的機械支撐。載體由任何合適的機械和熱穩定材料形成。例如，載體524由聚四氟乙烯（PTFE）形成。在另一示例中，載體524由PET形成。

在操作404處並且在圖5B中描繪，一個或多個半導體晶片526被放置在形成於基板302中的主空腔305內，使得半導體晶片526被一側上的第一絕緣膜516a和四側或更多側上的基板302約束（在圖5B中描繪了一個半導體晶片526）。半導體晶片526僅被放置在主空腔305內，所述主空腔305意欲在其中封閉和容納半導體晶片526，而副空腔306保持沒有任何半導體晶片526，用於隨後用可流動介電質材料填充。其中僅含有可流動介電質材料的副空腔306稍後用於支撐一個或多個RF元件，包括天線或其它RF無源元件。在圖5B中，中心主空腔305具有放置在其中的單個半導體晶片526，而周邊的副空腔306沒有任何半導體晶片526。由此，副空腔306將隨後用可流動介電質材料填充並且用於在其上支撐RF元件。

放置在主空腔305內的半導體晶片526在穿過主空腔305暴露的第一絕緣膜516a的表面之上定位。在一個實施方式中，將半導體晶片526放置在第一絕緣膜516a之上設置或形成的可選黏附層（未示出）上。通常，一個或多個半導體晶片526是其有源表面528上形成有積體電路的多用途晶片。例如，一個或多個半導體晶片526包括RF晶圓。在一些實施方式中，半導體晶片526都是相同類型的半導體裝置或晶片。在其它實施方式中，半導體晶片526包括不同類型的半導體裝置或晶片。

在將晶片526放置在主空腔305內之後，在操作406和圖5C處，將第一保護膜560放置在基板302的第二側面577（例如，表面508）之上。保護膜560耦合到基板302的第二側面577並且與第一絕緣膜516a相對，使得保護膜560接觸並覆蓋在主空腔305內設置的晶片526的有源表面528。在一個實施方式中，保護膜560由與保護層522a類似的材料形成。例如，保護膜560由PET形成，諸如雙軸PET。然而，保護膜560可以由任何合適的保護材料形成。在一些實施方式中，保護膜560具有在約50 μm與約150 μm之間的厚度。

現在附著到第一側面575上的第一絕緣膜516a和第二側面577上的保護膜560並且進一步具有設置在其中的主空腔305中的晶片526的基板302在操作408處暴露於第一層壓製程。在層壓製程期間，將基板302暴露於升高的溫度，從而導致第一絕緣膜516a的可流動層518a軟化並流入第一絕緣膜516a與保護膜560之間的開放體積中，諸如流入通孔303和副空腔306內的孔隙550以及主空腔305的內壁與晶片526之間的間隙551中。由此，如圖5D中描繪，半導體晶片526變得至少部分地嵌入主空腔305和副空腔306內的第一絕緣膜516a的材料中，並且通孔303變得部分地填充有第一絕緣膜516a的材料。

在一個實施方式中，層壓製程是可以在高壓釜或其它合適的裝置中執行的真空層壓製程。在一個實施方式中，通過使用熱壓製程來執行層壓製程。在一個實施方式中，層壓製程在約80℃與約140℃之間的溫度下執行並且持續約5秒與約1.5分鐘之間的時間段，諸如在約30秒與約1分鐘之間。在一些實施方式中，層壓製程包括施加在約1 psig與約50 psig之間的壓力，同時將在約80℃與約140℃之間的溫度施加到基板302和第一絕緣膜516a上持續在約5秒與約1.5分鐘之間的時間段。例如，層壓製程在約5 psig與約40 psig之間的壓力、約100℃與約120℃之間的溫度下執行約10秒與約1分鐘之間的時間段。例如，層壓製程在約110℃的溫度下執行約20秒的時間段。

在操作410處，去除保護膜560，並且將現在具有可流動層518a的層壓絕緣材料的基板302耦合到第二保護膜562，可流動層518a在主空腔305內至少部分地包圍一個或多個晶片526並且部分地填充通孔303和副空腔306。如圖5E中描繪，第二保護膜562耦合到基板302的第一側面575，使得第二保護膜562與第一絕緣膜516a的保護層522a相對（例如，相鄰）設置。在一些實施方式中，現在耦合到保護膜562的基板302可以可選地放置在載體524上，用於在第一側面575上的附加機械支撐。在一些實施方式中，在將保護膜562與基板302耦合之前，將保護膜562放置在現在與第一絕緣膜516a層壓的載體524上。通常，保護膜562在組成上基本上類似於保護膜560。例如，保護膜562可以由PET形成，諸如雙軸PET。然而，保護膜562可以由任何合適的保護材料形成。在一些實施方式中，保護膜562具有在約50 μm與約150 μm之間的厚度。

在將基板302耦合到第二保護膜562之後，在操作412和圖5F處，將與第一絕緣膜516a基本上類似的第二絕緣膜516b放置在基板302的第二側面577上，從而替代保護膜560。在一個實施方式中，將第二絕緣膜516b定位在基板302的第二側面577上，使得第二絕緣膜516b的可流動層518b接觸並且覆蓋主空腔305內的晶片526的有源表面528。在一個實施方式中，將第二絕緣膜516b放置在基板302上封閉第二絕緣膜516b和部分包圍一個或多個晶片526的可流動層518a的已經層壓的絕緣材料之間的孔隙550和間隙551。第二絕緣膜516b可以包括由基於聚合物的介電質材料形成的一個或多個層。如圖5F中描繪，第二絕緣膜516b包括與上文描述的可流動層518a類似的可流動層518b。第二絕緣膜516b可以進一步包括由與保護層522a類似的材料（諸如PET）形成的保護層522b。

在操作414處，如圖5G中描繪，將第三保護膜564放置在第二絕緣膜516b之上。通常，保護膜564在組成上基本上類似於保護膜560、562。例如，保護膜564由PET形成，諸如雙軸PET。然而，保護膜564可以由任何合適的保護材料形成。在一些實施方式中，保護膜564具有在約50 μm與約150 μm之間的厚度。

在操作416和圖5H處，將現在附著到第二側面577上的第二絕緣膜516b和保護層564以及第一側面575上的保護膜562和可選的載體524的基板302暴露於第二層壓製程。類似於操作408處的層壓製程，將基板302暴露於升高的溫度，從而導致第二絕緣膜516b的可流動層518b軟化並流入第二絕緣膜516b與可流動層518a的已經層壓的絕緣材料之間的間隙中，因此將其自身與可流動層518a的絕緣材料整合。由此，孔隙550和間隙551變得填充有絕緣材料（例如，封裝、密封），並且在主空腔305內放置的半導體晶片526變得完全嵌入可流動層518a、518b的絕緣材料內。

在一個實施方式中，層壓製程是可以在高壓釜或其它合適的裝置中執行的真空層壓製程。在一個實施方式中，通過使用熱壓製程來執行層壓製程。在一個實施方式中，層壓製程在約80℃與約140℃之間的溫度下執行並且持續約1分鐘與約30分鐘之間的時間段。在一些實施方式中，層壓製程包括施加在約10 psig與約150 psig之間的壓力，同時將在約80℃與約140℃之間的溫度施加到基板302和第二絕緣膜516b上持續在約1分鐘與約30分鐘之間的時間段。例如，層壓製程在約20 psig與約100 psig之間的壓力、約100℃與約120℃之間的溫度下執行約2分鐘與約10分鐘之間的時間段。例如，層壓製程在約110℃的溫度下執行約5分鐘的時間段。

在層壓之後，在操作418處使基板302與載體524脫離並且去除保護膜562、564，從而產生層壓的中間晶片組件502。如圖5I中描繪，除了嵌入主空腔305內的晶片526之外，中間晶片組件502包括基板302，基板302其中形成有一個或多個主空腔305和副空腔306和/或通孔303並且填充有可流動層518a、518b的絕緣介電質材料。可流動層518a、518b的絕緣介電質材料包圍基板302，使得絕緣材料覆蓋基板302的至少兩個表面或側面（諸如主表面506、508），並且接觸嵌入式半導體晶片526的所有側面。在一些示例中，在操作418處還從中間晶片組件502去除保護層522a、522b。通常，保護層522a和522b、載體524、以及保護膜562和564通過任何合適的機械製程從中間晶片組件502去除（諸如從其剝離）。

在去除保護層522a、522b和保護膜562、564之後，將中間晶片組件502暴露於固化製程以完全固化（即，通過化學反應和交聯而硬化）可流動層518a、518b的絕緣介電質材料，因此形成固化的絕緣層519。絕緣層519基本上包圍基板302和嵌入其中的半導體晶片526。例如，絕緣層519接觸或封裝基板302的至少側面575、577（包括表面606，608）和每個半導體晶片526的至少六個側面或表面，所述側面或表面具有如圖5I所示的矩形棱柱形狀。

在一個實施方式中，固化製程在高溫下執行以完全固化絕緣層519。例如，固化製程在約140℃與約220℃之間的溫度下執行並且持續約15分鐘與約45分鐘之間的時間段，諸如在約160℃與約200℃之間的溫度下執行並且持續約25分鐘與約35分鐘之間的時間段。例如，固化製程在約180℃的溫度下執行約30分鐘的時間段。在進一步的實施方式中，在操作418處的固化製程在環境（例如，大氣）壓力條件下或接近環境（例如，大氣）壓力條件下執行。

在固化之後，在操作420處，穿過中間晶片組件502鑽出一個或多個貫穿組件通孔503，從而形成穿過中間晶片組件502的整個厚度的通道，用於隨後的互連形成。在一些實施方式中，可以將中間晶片組件502放置在載體（諸如載體524）上，用於在形成貫穿組件通孔503和後續接觸孔532期間進行機械支撐。穿過基板302中形成的通孔303鑽出貫穿組件通孔503並且隨後用絕緣層519填充貫穿組件通孔503。因此，貫穿組件通孔503可以由在通孔303內填充的絕緣層519周向包圍。通過使絕緣層519的基於聚合物的介電質材料（例如，含陶瓷填料的環氧樹脂材料）內襯於通孔303的壁，在導電的基於矽的基板302與互連944之間的電容耦合（參考圖8和圖9E至圖9H描述），並且因此，在完成的2D重組基板900中，相鄰定位的通孔303和/或再分佈連接1144（參考圖10和圖11H至圖11L描述）之間的電容耦合，與利用常規的通孔絕緣襯墊或膜的其它常規的互連結構相比顯著減小。此外，絕緣材料的可流動性質實現更一致和可靠的封裝和絕緣，因此，通過最小化完成的重組基板900的漏電流來增強電性能。

在一個實施方式中，貫穿組件通孔503具有小於約100 μm（諸如小於約75 μm）的直徑。例如，貫穿組件通孔503具有小於約60 μm（諸如小於約50 μm）的直徑。在一個實施方式中，貫穿組件通孔503具有在約25 μm與約50 μm之間的直徑，諸如在約35 μm與約40 μm之間的直徑。在一個實施方式中，貫穿組件通孔503使用任何合適的機械製程來形成。例如，貫穿組件通孔503使用機械鑽孔製程來形成。在一個實施方式中，貫穿組件通孔503通過雷射燒蝕而穿過中間晶片組件502形成。例如，貫穿組件通孔503使用紫外雷射來形成。在一個實施方式中，用於雷射燒蝕的雷射源具有在約5 kHz與約500 kHz之間的頻率。在一個實施方式中，雷射源被配置為以在約10 ns與約100 ns之間的脈衝持續時間以在約50微焦耳（μJ）與約500 μJ之間的脈衝能量來遞送脈衝雷射光束。將具有小陶瓷填料顆粒的環氧樹脂材料用於絕緣層519促進小直徑通孔（諸如通孔503）的更精確和準確的雷射圖案化，這是因為其中的小陶瓷填料顆粒在雷射燒蝕製程期間表現出遠離其中將要形成通孔的區域的雷射的減少的雷射反射、散射、衍射以及透射。

在操作422和圖5K處，穿過絕緣層519鑽出一個或多個接觸孔532，以暴露在每個嵌入式半導體晶片526的有源表面528上形成的一個或多個觸點530。通過雷射燒蝕來穿過絕緣層519鑽出接觸孔532，從而使由絕緣層519覆蓋並包圍的半導體晶片526的所有外表面以及觸點530暴露。因此，觸點530通過形成接觸孔532而暴露。在一個實施方式中，雷射源可以產生頻率在約100 kHz與約1000 kHz之間的脈衝雷射光束。在一個實施方式中，雷射源被配置為以在約100 nm與約2000 nm之間的波長，在約10E-4 ns與約10E-2 ns之間的脈衝持續時間並且以在約10 μJ與約300 μJ之間的脈衝能量來遞送脈衝雷射光束。在一個實施方式中，使用CO₂、綠光、或UV雷射鑽出接觸孔532。在一個實施方式中，接觸孔532具有在約5 μm與約60 μm之間的直徑，諸如在約20 μm與約50 μm之間的直徑。

在形成接觸孔532之後，在操作422處，將中間晶片組件502暴露於去汙製程以去除在貫穿組件通孔503和接觸孔532的形成期間通過雷射燒蝕引起的任何不想要的殘留物和/或碎屑。去汙製程因此清潔貫穿組件通孔503和接觸孔532，並且完全暴露嵌入式半導體晶片526的有源表面528上的觸點530以用於隨後的金屬化。在一個實施方式中，去汙製程是濕式去汙製程。任何合適的含水蝕刻劑、溶劑、和/或其組合可以用於濕式去汙製程。在一個示例中，高錳酸鉀（KMnO₄）溶液可以用作蝕刻劑。取決於殘留物厚度，在操作422處將中間晶片組件502暴露於濕式去汙製程可以改變。在另一實施方式中，去汙製程是乾式去汙製程。例如，去汙製程可以是使用O₂:CF₄混合氣體的電漿去汙製程。電漿去汙製程可以包括通過施加約700 W的功率並使O₂:CF₄在約60秒與約120秒之間的時間段內以約10：1（例如，100：10 sccm）的比率流動來產生電漿。在進一步的實施方式中，去汙製程是濕式和乾式製程的組合。

如下文參考圖8和圖9A至圖9H所描述，在操作422處的去汙製程之後，中間晶片組件502準備在其中形成互連路徑以及在其上形成RF元件。

如上文討論，圖4和圖5A至圖5K示出了用於形成中間晶片組件502的代表性方法400。圖6和圖7A至圖7G示出了基本上類似於方法400但具有更少的操作的替代方法600。方法600通常包括七個操作610-670。然而，方法600的操作610、620、660、和670分別基本上類似於方法400的操作402、404、420、和422。因此，為了清楚起見，本文僅描述分別在圖7C、圖7D、和圖7E中描繪的操作630、640、和650。

由此，在將一個或多個半導體晶片526放置到穿過空腔305暴露的第一絕緣膜516a的表面上之後，在層壓之前，在操作630和圖7C處將第二絕緣膜516b定位在基板302的第二側面577（例如，主表面508）之上。在一些實施方式中，將第二絕緣膜516b定位在基板302的第二側面577上，使得第二絕緣膜516b的可流動層518b接觸並覆蓋主空腔305內的半導體晶片526的有源表面528。在一些實施方式中，第二載體725附著到第二絕緣膜516b的保護層522b，以用於在後續處理操作期間的額外機械支撐。如圖7C中描繪，一個或多個孔隙550在通孔303內的絕緣膜516a、516b與副空腔306之間形成，並且一個或多個間隙551在半導體晶片526與主空腔305的內壁之間形成。

在操作640和圖7D處，將現在附著到絕緣膜516a和516b並且其中設置有晶片526的基板302暴露於單個層壓製程。在單個層壓製程期間，將基板302暴露於升高的溫度，從而導致兩個絕緣膜516a、516b的可流動層518a和518b軟化並且流入絕緣膜516a、516b之間的開放孔隙550或間隙551中。由此，半導體晶片526變得嵌入絕緣膜516a、516b的材料內，並且通孔303和副空腔306被半導體晶片526完全填充。

類似於參考圖4和圖5A至圖5K描述的層壓製程，在操作640處的層壓製程可以是真空層壓製程，所述真空層壓製程可以在高壓釜或其它合適的裝置中執行。在另一實施方式中，通過使用熱壓製程來執行層壓製程。在一個實施方式中，層壓製程在約80℃與約140℃之間的溫度下執行並且持續約1分鐘與約30分鐘之間的時間段。在一些實施方式中，層壓製程包括施加約1 psig與約150 psig之間的壓力，同時將約80℃與約140℃之間的溫度施加至基板302和絕緣膜516a、516b層持續約1分鐘與約30分鐘之間的時間段。例如，層壓製程在約10 psig與約100 psig之間的壓力、約100℃與約120℃之間的溫度下執行約2分鐘與約10分鐘之間的時間段。例如，層壓製程在約110℃的溫度下執行約5分鐘的時間段。

在操作650處，從基板302去除絕緣膜516a和516b的一個或多個保護層，從而得到層壓的中間晶片組件502。如圖7E中描繪，中間晶片組件502包括基板302以及在空腔305內嵌入的晶片526，基板302其中形成有一個或多個主空腔305、副空腔306、和/或通孔303並且填充有可流動層518a、518b的絕緣介電質材料。絕緣材料包圍基板302，使得絕緣材料覆蓋基板302的至少兩個表面或側面，例如主表面506、508。在一個示例中，保護層522a、522b從中間晶片組件502去除，且因此中間晶片組件502從載體524、725脫離。通常，保護層522a、522b和載體524、725通過任何合適的機械製程去除，諸如從其剝離。

在去除保護層522a、522b之後，將中間晶片組件502暴露於固化製程以完全固化可流動層518a、518b的絕緣介電質材料。絕緣材料的固化導致固化的絕緣層519的形成。如圖7E中描繪且類似於與圖7I對應的操作418，絕緣層519基本上包圍基板302和嵌入在主空腔305內的半導體晶片526。此外，絕緣層519完全填充通孔303以及副空腔306。

在一個實施方式中，固化製程在高溫下執行以完全固化中間晶片組件502。例如，固化製程在約140℃與約220℃之間的溫度下執行並且持續約15分鐘與約45分鐘之間的時間段，諸如在約160℃與約200℃之間的溫度下執行並且持續約25分鐘與約35分鐘之間的時間段。例如，固化製程在約180℃的溫度下執行約30分鐘的時間段。在進一步的實施方式中，在操作650處的固化製程在環境（例如，大氣）壓力條件下或接近環境（例如，大氣）壓力條件下執行。

在操作650處的固化之後，方法600基本上類似於方法400的操作420和422。例如，中間晶片組件502具有穿過絕緣層519鑽出的一個或多個貫穿組件通孔503和一個或多個接觸孔532。隨後，將中間晶片組件502暴露於去汙製程，此後中間晶片組件502準備好在其中形成互連路徑，如下文描述。

圖8示出了在中間晶片組件502的部分內的電部件和/或定位在其上的RF元件之間形成電互連的代表性方法800的流程圖。圖9A至圖9H示意性示出了圖8中描繪的方法800的製程的不同階段處的中間晶片組件502的剖面圖。因此，為了清楚起見，本文將圖8和圖9A至圖9H一起描述。

在一個實施方式中，在中間晶片組件502上形成的電互連和RF元件通常由銅形成。因此，方法800可選地開始於操作810和圖9A，其中具有形成於其中的貫穿組件通孔503和接觸孔532的中間晶片組件502具有形成於其上的黏附層940和/或種晶層942。在中間晶片組件502上形成的黏附層940和種晶層942的放大局部視圖描繪於圖9H中以供參考。黏附層940可以在隨後要沉積互連944和RF元件946的絕緣層519的期望表面上形成。例如，黏附層940形成在中間晶片組件502的主表面905、907上，每個半導體晶片526上的接觸孔532內的有源表面528、和貫穿組件通孔503的內壁上。黏附層940幫助促進黏附並阻擋隨後形成的種晶層942、互連944、和RF元件946的擴散。因此，在一個實施方式中，黏附層940用作黏附層；在另一實施方式中，黏附層940用作阻擋層。然而，在兩個實施方式中，黏附層940將在後文被描述為「黏附層」。

在一個實施方式中，可選的黏附層940由鈦、氮化鈦、鉭、氮化鉭、錳、氧化錳、鉬、氧化鈷、氮化鈷、或任何其它合適的材料或其組合形成。在一個實施方式中，黏附層940具有在約10 nm與約300 nm之間（諸如在約50 nm與約150 nm之間）的厚度。例如，黏附層940具有在約75 nm與約125 nm之間（諸如約100 nm）的厚度。黏附層940通過任何合適的沉積製程形成，包括但不限於化學氣相沉積（CVD）、物理氣相沉積（PVD）、電漿增強CVD（PECVD）、原子層沉積（ALD）等等。

可選的種晶層942可以在黏附層940上形成或直接在絕緣層519上形成（例如，在不形成黏附層940的情況下）。種晶層942由諸如銅、鎢、鋁、銀、金、或任何其它合適的材料或其組合的導電材料形成。在一個實施方式中，種晶層942具有在約50 nm與約500 nm之間（諸如在約100 nm與約300 nm之間）的厚度。例如，種晶層942具有在約150 nm與約250 nm之間（諸如約200 nm）的厚度。在一個實施方式中，種晶層942具有在約0.1 µm與約1.5 µm之間的厚度。類似於黏附層940，種晶層942通過任何合適的沉積製程形成，諸如CVD、PVD、PECVD、ALD乾式製程、濕式無電電鍍製程等等。在一個實施方式中，鉬黏附層940與銅種晶層942組合地形成在中間晶片組件上。Mo-Cu黏附和種晶層組合使得能夠改善與絕緣層519的表面的黏附並且減少在操作870處的隨後的種晶層蝕刻製程期間導電互連線的底切。

在分別對應於圖9B和圖9C的操作820和830處，將旋塗/噴塗或乾式抗蝕劑膜950（諸如，光阻劑）施加到中間晶片組件502的兩個主表面905、907上並隨後被圖案化。在一個實施方式中，經由選擇性暴露於UV輻射來圖案化抗蝕劑膜950。在一個實施方式中，在形成抗蝕劑膜950之前將黏附促進劑（未示出）施加到中間晶片組件502。黏附促進劑通過產生用於抗蝕劑膜950的介面黏合層並且通過從中間晶片組件502的表面去除任何濕氣來改善抗蝕劑膜950與中間晶片組件502的黏附。在一些實施方式中，黏附促進劑由雙（三甲基甲矽烷基）胺或六甲基二矽烷（HMDS）和丙二醇單甲醚乙酸酯（PGMEA）形成。

在操作840和圖9D處，將中間晶片組件502暴露於抗蝕劑膜顯影製程。如圖9D中描繪，抗蝕劑膜950的顯影導致貫穿組件通孔503、接觸孔532、和主表面905、907的鄰近將在其上形成RF元件的副空腔306的區域的暴露。在一個實施方式中，膜顯影製程是濕式製程，諸如包括將抗蝕劑暴露於溶劑的濕式製程。在一個實施方式中，膜顯影製程是利用含水蝕刻製程的濕式蝕刻製程。在其它實施方式中，膜顯影製程是利用對所需材料具有選擇性的緩衝蝕刻製程的濕式蝕刻製程。任何合適的濕式溶劑或濕式蝕刻劑的組合可以用於抗蝕劑膜顯影製程。

在操作850處並且對應於圖9E，互連944穿過暴露的貫穿組件通孔503和接觸孔532形成，並且RF元件946在主表面905、907的暴露區域之上形成。互連944和RF元件946將包括導電層，所述導電層通過包括電鍍和無電沉積或無電電鍍的任何合適的方法形成。在一個示例中，互連944和/或RF元件946由銅形成。在其它示例中，互連944和/或RF元件由另一種合適的導電材料形成，包括但不限於鋁、金、鎳、銀、鈀、錫等等。

互連944可以完全填充貫穿組件通孔503和接觸孔532或僅覆蓋其內周壁。例如，互連944可以內襯於貫穿組件通孔503的內周壁並且具有中空芯。在一些實施方式中，如圖9E中描繪，互連944從主表面905、907中的一個或兩個突出。

RF元件946可以包括用於無線網路裝置和系統（包括4G、5G、和6G系統）的任何合適的部件。例如，RF元件946可以包括天線貼片、電容器、電感器、電阻器等等。在一些實施方式中，RF元件946在完成重組基板900之後保持暴露。在其它實施方式中，RF元件946在其上形成一個或多個附加再分佈層（例如，下文討論的再分佈層1158、1160）之後嵌入重組基板900內。在一些實施方式中，RF元件946將包括具有期望形狀（例如，X-Y平面中的形狀，所述平面平行於主表面907）的含金屬層，以便於產生RF通信元件。在一個示例中，RF元件946中的一個或多個具有經配置以形成單極、雙極、迴路、孔徑（例如，開槽、溝槽型、倒F型）或陣列型的RF天線的至少一部分的形狀。所形成的RF元件946的形狀可以在操作820-840期間執行的抗蝕劑膜950的圖案化製程和在操作850期間執行的（多個）後續金屬化製程期間產生。如所描繪，RF元件946在副空腔306上形成，所述副空腔現在填充有絕緣層519的介電質材料。由此，通過在絕緣層519之上而不是在基板302之上形成RF元件946，由基板302的導電性質引起的任何輻射損失受到限制，從而導致RF元件946的輻射效率得以改善。

在形成互連944和RF元件946之後，抗蝕劑膜950在操作860處被去除，並且在操作970處將中間晶片組件502暴露於黏附和/或種晶層蝕刻製程，分別對應於圖9F和圖9G。在操作970處的蝕刻製程導致去除黏附層940和種晶層942的暴露區域，因此導致重組基板900的形成。在一個實施方式中，種晶層蝕刻是包括中間晶片組件502的沖洗和乾燥的濕式蝕刻製程。在一個實施方式中，種晶層蝕刻製程是對期望材料（諸如銅、鎢，鋁、銀、或金）具有選擇性的緩衝蝕刻製程。在其它實施方式中，蝕刻製程是含水蝕刻製程。任何合適的濕式蝕刻劑或濕式蝕刻劑的組合可用於種晶層蝕刻製程。

在一些實施方式中，在完成操作820-860之後，耦合到半導體晶片526的一個或多個觸點530進一步通過一個或多個觸點530的橫向跡線區域（未示出）耦合到RF元件946中的一個或多個。橫向跡線區域可以包括在操作850中形成的導電層的一部分，並且用於將RF元件946電連接到一個或多個觸點530中的至少一個。橫向跡線區域將通常在RF元件946與一個或多個觸點530中的至少一個之間跨越主表面907的一部分延伸。

在操作870處的黏附和/或種晶層蝕刻製程之後，重組基板900可以被單切成一個或多個電功能封裝或SiP，並且其後以各種2D和3D佈置和架構與其它半導體裝置和封裝整合。例如，封裝或SiP可以與附加的封裝或SiP和/或其它半導體裝置和系統豎直地堆疊，用於形成均質的或非均質的3D堆疊系統。或者，重組基板900可以在單切之前與附加的半導體裝置和系統整合。

在又一個實施方式中，在蝕刻黏附和/或種晶層之後，如需要，重組基板900可以具有在其上形成的一個或多個再分佈層1158、1160（在圖11K至圖11L中示出），用於使得互連944的接觸點能夠重新佈線和/或延伸到重組基板900的表面上的期望位置。再分佈層1158、1160的形成還可將RF元件946嵌入介電質材料內，因此通過用較小的嵌入式RF元件替換較大的RF無源元件來改善後續單切的封裝的整合密度。此外，嵌入RF元件946可以改善系統性能，這是因為與通常從其進一步整合的晶圓外無源RF元件相比，將無源RF元件放置得更靠近前端裝置。因此，減少了互連的總長度，從而使由於冗長的互連造成的損失最小化。

圖10示出了在重組基板900上形成再分佈層1158的代表性方法1000的流程圖。圖11A至圖11L示意性示出了圖10中描繪的方法1000的不同階段處的重組基板900的剖面圖。因此，為了清楚起見，本文將圖10和圖11A至圖11L一起描述。

方法1000基本上類似於上文描述的方法400、600、和800。通常，方法1000開始於操作1002和圖11A，其中將絕緣膜1116放置在重組基板900上，所述重組基板900其上已經形成有絕緣層519，且然後層壓。絕緣膜1116可以基本上類似於絕緣膜516並且可以包括由可流動的和基於聚合物的介電質材料形成的一個或多個可流動層1118以及由PET形成的一個或多個保護層1122。

在一個實施方式中，可流動層1118包括環氧樹脂材料。在一個實施方式中，可流動層1118包括含陶瓷填料的環氧樹脂材料。在另一實施方式中，可流動層1118包括光可定義的聚醯亞胺材料。光可定義的聚醯亞胺的材料性質使得能夠形成穿過由絕緣膜1116形成的所得互連再分佈層的較小（例如，較窄）通孔。然而，預期到可流動層1118和絕緣材料的任何合適的組合用於絕緣膜1116。例如，絕緣膜1116可以包括一個或多個可流動層1118，所述可流動層1118包括非光敏聚醯亞胺材料、聚苯并惡唑（PBO）材料、二氧化矽材料、和/或氮化矽材料。

在一些示例中，可流動層1118的材料不同於絕緣膜516的可流動層518。例如，可流動層518可以包括含陶瓷填料的環氧樹脂材料，且可流動層1118可以包括光可定義的聚醯亞胺材料。在另一示例中，可流動層1118包括與可流動層518不同的無機介電質材料。例如，可流動層518可以包括含陶瓷填料的環氧樹脂材料，且可流動層1118可以包括二氧化矽材料。

絕緣膜1116具有小於約120 μm（諸如在約40 μm與約100 μm之間）的總厚度。例如，包括可流動層1118和保護層1122的絕緣膜1116具有在約50 μm與約90 μm之間的總厚度。在一個實施方式中，可流動層1118具有小於約60 μm的厚度，諸如在約5 μm與約50 μm之間的厚度，諸如約20 μm的厚度。將絕緣膜1116放置在重組基板900的具有暴露的互連944的表面上，所述暴露的互連944耦合到半導體晶片526的有源表面528上的觸點530和/或耦合到金屬化貫穿組件通孔503，諸如主表面907。

在放置絕緣膜1116之後，將重組基板900暴露於基本與參照操作408、416、和640描述的層壓製程類似的層壓製程。將重組基板900暴露於升高的溫度以軟化可流動層1118，所述可流動層1118隨後結合到已經形成在重組基板900上的絕緣層519。因此，在一個實施方式中，可流動層1118變得與絕緣層519整合並且形成其延伸部。可流動層1118和絕緣層519的整合導致擴展的絕緣層519，從而覆蓋先前暴露的互連944。由此，本文將結合的可流動層1118和絕緣層519一起描述為絕緣層519。然而，在其它實施方式中，可流動層1118的層壓和隨後的固化在絕緣層519上形成第二絕緣層（未示出）。在一些示例中，第二絕緣層由與絕緣層519不同的材料層來形成。

在一個實施方式中，層壓製程是可以在高壓釜或其它合適的裝置中執行的真空層壓製程。在一個實施方式中，通過使用熱壓製程來執行層壓製程。在一個實施方式中，層壓製程在約80℃與約140℃之間的溫度下執行並且持續約1分鐘與約30分鐘之間的時間段。在一些實施方式中，層壓製程包括施加在10 psig與約100 psig之間的壓力，同時將在約80℃與約140℃之間的溫度施加到基板302和絕緣膜1116上持續在約1分鐘與約30分鐘之間的時間段。例如，層壓製程在約30 psig與約80 psig之間的壓力、和約100℃與約120℃之間的溫度下執行約2分鐘與約10分鐘之間的時間段。例如，層壓製程在約110℃的溫度下執行約5分鐘的時間段。在進一步的示例中，層壓製程在約30 psig與約70 psig之間（諸如約50 psig）的壓力下執行。

在操作1004和圖11B處，保護層1122通過機械製程從重組基板900去除。在去除保護層1122之後，將重組基板900暴露於固化製程以完全固化新擴展的絕緣層519。在一個實施方式中，固化製程基本上類似於參照操作418和650描述的固化製程。例如，固化製程在約140℃與約220℃之間的溫度下執行並且持續約15分鐘與約45分鐘之間的時間段，諸如在約160℃與約200℃之間的溫度下執行並且持續約25分鐘與約35分鐘之間的時間段。例如，固化製程在約180℃的溫度下執行約30分鐘的時間段。在進一步的實施方式中，在操作1004處的固化製程在環境壓力條件下或接近環境壓力條件下執行。

重組基板900隨後在操作1006和圖11C處通過雷射燒蝕來選擇性地圖案化。在操作1006處的雷射燒蝕形成穿過新擴展的絕緣層519的再分佈通孔1103，並且暴露用於其接觸點的再分佈的期望互連944。在一個實施方式中，再分佈通孔1103具有在約1 μm與約70 μm之間的直徑，諸如在約2 μm與約60 μm之間，諸如在約10 μm與約50 μm之間的直徑，諸如在約20 μm與約45 μm之間。在一個實施方式中，在操作1006處的雷射燒蝕製程利用CO₂雷射執行。在一個實施方式中，雷射燒蝕製程利用UV雷射執行。在一個實施方式中，雷射燒蝕製程利用綠色雷射執行。在操作1006處，雷射源可以產生具有在約100 kHz與約1000 kHz之間的頻率的脈衝雷射光束。在一個示例中，雷射源被配置為在約10E-4與約10E-2 ns之間的脈衝持續時間下以約100 nm與約2000 nm之間的波長以及約10 μJ與約300 μJ之間的脈衝能量遞送脈衝雷射光束。在操作1006處，雷射燒蝕還可以用於形成在重組基板900的頂表面與RF元件946的區域之間延伸的可選RF元件通孔（未示出），用於使得RF元件946能連接到半導體晶片526或外部電子裝置（未示出）。

在替代實施方式中，在操作1006處，使用電漿表面改質製程（諸如利用碳氟化合物、O₂、NH₃、N₂、He、Cl₂和/或Ar反應性氣體的電漿乾式蝕刻製程）來執行重組基板900的圖案化。

在對其進行圖案化之後，將重組基板900暴露於基本上類似於操作422和670處的去汙製程的去汙製程。在操作1006處的去汙製程期間，在再分佈通孔1103的形成期間通過雷射燒蝕形成的任何不想要的殘留物和碎屑從再分佈通孔1103去除，用於清理（例如，清潔）其表面以用於隨後的金屬化。在一個實施方式中，去汙製程是濕式製程。任何合適的含水蝕刻劑、溶劑、和/或其組合可以用於濕式去汙製程。在一個示例中，KMnO₄溶液可以用作蝕刻劑。在另一實施方式中，去汙製程是乾式去汙製程。例如，去汙製程可以是使用O₂/CF₄混合氣體的電漿去汙製程。在進一步的實施方式中，去汙製程是濕式和乾式製程的組合。

在操作1008和圖11D處，可選的黏附層1140和/或種晶層1142在絕緣層519上形成。在一個實施方式中，黏附層1140由鈦、氮化鈦、鉭、氮化鉭、錳、氧化錳、鉬、氧化鈷、氮化鈷、或任何其它合適的材料或其組合形成。在一個實施方式中，黏附層1140具有在約10 nm與約300 nm之間（諸如在約50 nm與約150 nm之間）的厚度。例如，黏附層1140具有在約75 nm與約125 nm之間（諸如約100 nm）的厚度。黏附層1140可以通過任何合適的沉積製程形成，包括但不限於CVD、PVD、PECVD、ALD等等。

可選的種晶層1142由諸如銅、鎢、鋁、銀、金、或任何其它合適的材料或其組合的導電材料形成。在一個實施方式中，種晶層1142具有在約50 nm與約500 nm之間（諸如在約100 nm與約300 nm之間）的厚度。例如，種晶層1142具有在約150 nm與約250 nm之間（諸如約200 nm）的厚度。在一個實施方式中，種晶層1142具有在約0.1 µm與約1.5 µm之間的厚度。類似於黏附層1140，種晶層1142可以通過任何合適的沉積製程形成，諸如CVD、PVD、PECVD、ALD乾式製程、濕式無電電鍍製程等等。在一個實施方式中，鉬黏附層1140和銅種晶層1142在重組基板900上形成，用於在操作1020處的後續種晶層蝕刻製程期間減少導電互連線的底切。

在分別對應於圖11E、圖11F、和圖11G的操作1010、1012、和1014處，將旋塗/噴塗或乾式抗蝕劑膜1150（諸如光阻劑）施加到重組基板900的黏附和/或種晶表面之上，並且隨後進行圖案化和顯影。在一個實施方式中，在放置抗蝕劑膜1150之前將黏附促進劑（未示出）施加到重組基板900。抗蝕劑膜1150的暴露和顯影導致再分佈通孔1103的開口。因此，抗蝕劑膜1150的圖案化可以通過將抗蝕劑膜1150的部分選擇性地暴露於UV輻射並隨後通過濕式製程（諸如濕式蝕刻製程）顯影抗蝕劑膜1150來執行。在一個實施方式中，抗蝕劑膜顯影製程是利用對所需材料具有選擇性的緩衝蝕刻製程的濕式蝕刻製程。在其它實施方式中，抗蝕劑膜顯影製程是利用含水蝕刻製程的濕式蝕刻製程。任何合適的濕式蝕刻劑或濕式蝕刻劑的組合可以用於抗蝕劑膜顯影製程。

在分別對應於圖11H和圖11I的操作1016和1018處，再分佈連接1144穿過暴露的再分佈通孔1103形成，且然後去除抗蝕劑膜1150。包括導電層的再分佈連接1144通過任何合適的方法形成，包括電鍍和無電沉積。在一個實施方式中，抗蝕劑膜1150經由濕式製程去除。如圖11H和11I中描繪，在去除抗蝕劑膜1150之後，再分佈連接1144填充再分佈通孔1103並且從重組基板900的表面突出。在一個實施方式中，再分佈連接1144和可選的RF元件通孔由銅形成。在其它實施方式中，再分佈連接1144可以由任何合適的導電材料形成，包括但不限於鋁、金、鎳、銀、鈀、錫等等。

在操作1020和圖11J處，將其上形成有再分佈連接1144的重組基板900暴露於基本上類似於操作870的種晶層蝕刻製程。在一個實施方式中，種晶層蝕刻是濕式蝕刻製程，包括對重組基板900的沖洗和乾燥。在一個實施方式中，種晶層蝕刻製程是利用對種晶層1142的期望材料具有選擇性的緩衝蝕刻製程的濕式蝕刻製程。在其它實施方式中，蝕刻製程是利用含水蝕刻製程的濕式蝕刻製程。任何合適的濕式蝕刻劑或濕式蝕刻劑的組合可以用於種晶層蝕刻製程。

在操作1022處且在圖11K中描繪，可以將具有嵌入式RF元件946的一個或多個功能2D封裝1100從2D重組基板900切割。（儘管描述為封裝，但是封裝1100還可以指SiP和其它功能封裝裝置。）然而，在一些實施方式中，在通過利用上文描述的順序和製程單切封裝1100之前，附加的再分佈層可以在重組基板900上形成。如圖11L中描繪，例如，一個或多個附加的再分佈層1160可以在重組基板900的與第一再分佈層1158相對的側面或表面（諸如主表面905）上形成。或者，一個或多個附加的再分佈層1160可以在第一再分佈層1158的相同側面或表面（諸如主表面907）上形成。隨後，在形成所有期望的再分佈層之後，可以將封裝1100從重組基板900切割。此後，可以將每一封裝1100與其它半導體裝置和封裝以期望的2D和3D佈置和架構整合，所述佈置和架構可以是異質或同質的。例如，封裝1100可以與其它半導體裝置和系統豎直地堆疊，用於形成異質的3D堆疊系統。然而，在又其它實施方式中，其上形成有一個或多個再分佈層1158、1160的重組基板900可以在單切成單獨的3D封裝或SiP之前與附加的半導體裝置和系統整合，所述半導體裝置和系統可以是異質或同質的。

如上文描述，本文描述的裝置和方法可以用於任何合適的2D或3D整合應用中，包括堆疊的PCB和/或堆疊封裝組件。在圖12中描繪的一個示例性實施方式中，其中嵌入有多個RF元件946和半導體晶片526的重組基板900與另一重組基板1200和PCB 1250堆疊以形成堆疊的3D結構1202。重組基板900在堆疊結構1202中的整合為RF裝置提供了優於常規堆疊結構的多個優點。這些益處包括薄形狀因數和高晶片與封裝的體積比，這使得更大的I/O縮放能夠滿足高性能計算（HPC）和無線裝置的不斷增加的頻寬和功率效率要求。將結構化矽框架用於重組基板900還提供了用於改善的電性能、熱管理的最佳材料剛度和導熱率，以及用於3D積體電路（3D IC）架構的靈活性。

在一些實施方式中，PCB 1250由合適的介電質材料形成，諸如玻璃纖維增強的環氧樹脂（例如，FR-1、FR-2、FR-4、無鹵素FR-4、高Tg FR-4、和FR-5）。合適的介電質材料的其它示例包括樹脂覆銅（RCC）、聚醯亞胺、聚四氟乙烯（PTFE）、CEM-3等等。PCB 1250可以是單面或雙面的電路板。在一些實施方式中，PCB 1250包括形成在其上並且與重組基板1200和/或重組基板900的互連944導電連接的電分佈層1270。電分佈層1270由任何合適的導電材料形成，諸如銅、鎢、鋁、銀、金、或任何其它合適的材料或其組合，並且具有在約40 μm與約100 μm之間的厚度，諸如在約60 μm與約80 μm之間的厚度。例如，電分佈層1270具有約70 μm的厚度。此外，儘管描繪了單個電分佈層1270，但是PCB 1250和/或重組基板900、1200可以在其表面上形成有更多或更少的電分佈層。在其它實施方式中，PCB 1250包括用於與重組基板900、1200互連的導電墊或其它合適的電觸點。

重組基板1200基本上類似於重組基板900，並且包括基板302、絕緣層519、嵌入式晶片526、互連944和再分佈連接1144。在一些實施方式中，重組基板1200可以進一步包括一個或多個嵌入式RF元件946。

PCB 1250和重組基板900、1200通過設置在PCB 1250的電觸點（例如，電分佈層1270）與重組基板900、1200的互連944和再分佈連接1144之間的一個或多個焊料凸塊1240直接或間接導電。在一個實施方式中，焊料凸塊1240由基本上類似於互連944、再分佈連接1144、和/或電分佈層1270的材料形成。例如，焊料凸塊1240由諸如銅、鎢、鋁、銀、金、或任何其它合適的材料或其組合的導電材料形成。在其它示例中，焊料凸塊1240由諸如Sn-Pb、Sn-Ag、Sn-Cu、或任何其它合適的材料或其組合的焊料合金形成。在一個實施方式中，焊料凸塊1240包括C4（可控倒塌晶圓連接）凸塊。在一個實施方式中，焊料凸塊1240包括C2（晶圓連接，諸如具有焊料帽的Cu柱）凸塊。利用C2焊料凸塊實現互連之間的較小間距和改善的堆疊結構1202的熱和/或電性質。在一些實施方式中，焊料凸塊1240具有在約10 μm與約150 μm之間的直徑，諸如在約50 μm與約100 μm之間的直徑。焊料凸塊1240可以進一步通過任何合適的晶圓凸塊形成製程形成，包括但不限於電化學沉積（ECD）和電鍍。

利用焊料凸塊1240來橋接互連944、再分佈連接1144、和/或電分佈層1270在重組基板900、1200和/或PCB 1250之間產生空間（例如，距離）。在一些實施方式中，這些空間填充有封裝材料（未示出），用於增強其中設置的焊料凸塊1240的可靠性。封裝材料是任何合適類型的封裝劑或底部填充材料，並且基本上包圍焊料凸塊1240。在一個示例中，封裝材料包括預先組裝的底部填充材料，諸如非流動底部填充（NUF）材料、非導電膏（NCP）材料、和非導電膜（NCF）材料。在一個示例中，封裝材料包括組裝後底部填充材料，諸如毛細底部填充（CUF）材料和模制底部填充（MUF）材料。在一個實施方式中，封裝材料包括含有低膨脹填料的樹脂，諸如填充有（例如，含有）SiO₂、AlN、Al₂O₃、SiC、Si₃N₄、Sr₂Ce₂Ti5O₁₆、ZrSiO₄、CaSiO₃、BeO、CeO₂、BN、CaCu₃Ti4O₁₂、MgO、TiO₂、ZnO等等的環氧樹脂。

儘管以一個示例性佈置圖示，但是可以將重組基板900整合為具有一個或多個所示系統和/或裝置的任何期望的2D或3D佈置。

總之，本文描述的實施方式有利地提供了製造用於高頻應用的先進整合半導體裝置的重組基板形成的改善方法。通過利用上文描述的方法，高深寬比的RF特徵可以在玻璃和/或矽基板上形成，同時保持高輻射效率和最佳頻寬，因此能夠經濟地形成用於2D和3D整合的較薄和較窄的重組基板。本文描繪的薄且小形狀因數的重組基板和重組基板堆疊不僅提供增加的RF輻射效率、高I/O密度、和改善的頻寬和功率的益處，而且還提供通過減弱單晶圓倒裝附接、引線接合、和包覆模制步驟而具有雙面金屬化的更經濟製造和高生產率的益處，這在整合的半導體裝置的大批量製造中易於發生特徵損壞。

儘管上述內容涉及本揭示內容的實施方式，本揭示內容的其它實施方式和另外實施方式可在不脫離本揭示內容的基本範圍的情況下設計，並且本揭示內容的範圍由所附的權利要求確定。

100:方法110:操作120:操作130:操作140a:操作140b:操作140c:操作200:方法210:操作220:操作230:操作240:操作302:基板303:通孔305:主空腔306:副空腔314:氧化膜400:方法402:操作404:操作406:操作407:雷射源408:操作410:操作412:操作414:操作416:操作418:操作420:操作422:操作502:中間晶片組件503:貫穿組件通孔506:第一主表面508:表面516:絕緣膜516a:第一絕緣膜516b:第二絕緣膜518:可流動層518a:可流動層518b:可流動層519:絕緣層522a:保護層522b:保護層524:載體526:半導體晶片528:有源表面530:觸點532:接觸孔550:開放孔隙551:間隙560:第一保護膜562:第二保護膜564:保護膜575:第一側面577:第二側面600:方法606:表面608:表面610:操作620:操作630:操作640:操作650:操作660:操作670:操作725:第二載體800:方法810:操作820:操作830:操作840:操作850:操作860:操作870:操作900:重組基板905:主表面907:主表面940:黏附層942:種晶層944:互連946:RF元件950:抗蝕劑膜970:操作1000:方法1002:操作1004:操作1006:操作1008:操作1010:操作1012:操作1014:操作1016:操作1020:操作1022:操作1100:封裝1103:再分佈通孔1116: 絕緣膜1118:可流動層1122:保護層1140:黏附層1142:種晶層1144:再分佈連接1150:抗蝕劑膜1158:再分佈層/第一再分佈層1160:再分佈層/附加的再分佈層1200:重組基板1202:堆疊結構1240:焊料凸塊1250: PCB1270:電分佈層

因此，為了能夠詳細理解本揭示內容的上述特徵所用方式，上文所簡要概述的本揭示內容的更具體描述可以參考各實施方式進行，一些實施方式在附圖中示出。然而，應注意，附圖僅示出示例性實施方式並且由此不被認為限制其範圍，並且可以允許其它等效實施方式。

圖1示出了根據本文描述的實施方式的用於形成重組基板的製程的流程圖。

圖2示出了根據本文描述的實施方式的用於形成重組基板的基板結構化的製程的流程圖。

圖3A至圖3D示意性示出了圖2中描繪的基板結構化製程的不同階段處的基板的剖面圖。

圖4示出了根據本文描述的實施方式的用於形成具有貫穿組件通孔和接觸孔的中間晶片組件的製程的流程圖。

圖5A至圖5K示意性示出了圖4中描繪的製程的不同階段處的中間晶片組件的剖面圖。

圖6示出了根據本文描述的實施方式的用於形成具有貫穿組件通孔和接觸孔的中間晶片組件的製程的流程圖。

圖7A至圖7G示意性示出了圖6中描繪的製程的不同階段處的中間晶片組件的剖面圖。

圖8示出了根據本文描述的實施方式的用於在中間晶片組件上形成互連和高頻元件的製程的流程圖。

圖9A至圖9H示意性示出了圖8中描繪的高頻元件和互連形成製程的不同階段處的中間晶片組件的剖面圖。

圖10示出了根據本文描述的實施方式的用於在重組基板上形成再分佈層之後進行單切的製程的流程圖。

圖11A至圖11L示意性示出了如圖10中描繪的形成再分佈層之後進行單切的不同階段處的重組基板的剖面圖。

圖12示意性示出了根據本文描述的實施方式的在3D堆疊組件中的重組基板的剖面圖。

為了便於理解，在可能的情況下，已使用相同元件符號以表示圖中共用的相同元件。可以預期一個實施方式的元件和特徵可以有利地結合在其它實施方式中而無需另外詳述。

302:基板

306:副空腔

503:貫穿組件通孔

508:表面

519:絕緣層

526:半導體晶片

528:有源表面

530:觸點

900:重組基板

905:主表面

907:主表面

940:黏附層

942:種晶層

944:互連

946:RF元件

1020:操作

1144:再分佈連接

Claims

一種方法，包括以下步驟：結構化一基板以形成一框架，該框架具有與一第二表面相對的一第一表面；圖案化該框架而具有一第一空腔以及一通孔，該第一空腔包括一第一空腔壁，該通孔包括一第一通孔壁；在該第一表面、該第二表面、該第一空腔壁以及該第一通孔壁之上形成一絕緣層；在該通孔內設置一電互連，其中該絕緣層設置在該第一通孔壁與該電互連之間；及在該第一空腔之上設置一射頻（RF）元件，該RF元件嵌入該絕緣層中。
如請求項1所述的方法，其中該RF元件包括一天線、一導體、一電感器或一電阻器。
如請求項1所述的方法，其中該RF元件包括一單極、雙極、迴路、孔徑或陣列型的RF天線。
如請求項1所述的方法，其中該RF元件包括一材料，該材料包括銅、鋁、金、鎳、銀、鈀以及錫中的至少一個。
如請求項1所述的方法，其中該RF元件嵌入該絕緣層中。
如請求項1所述的方法，其中該第一空腔及該通孔從該第一表面延伸到該第二表面。
如請求項1所述的方法，其中結構化該基板以形成該框架的步驟進一步包括以下步驟：圖案化該框架而具有一第二空腔，該第二空腔包括一第二空腔壁；及設置一半導體裝置在該第二空腔內，其中該絕緣層設置在該第二空腔壁之上。
如請求項7所述的方法，其中該第一空腔、該第二空腔以及該通孔從該第一表面延伸到該第二表面。
如請求項1所述的方法，其中該絕緣層穿過該通孔及該第一空腔從該第一表面延伸到該第二表面。
如請求項1所述的方法，其中該框架包括一材料，該材料包括矽。
一種方法，包括以下步驟：結構化一基板以形成一框架，該框架具有與一第二表面相對的一第一表面；圖案化該框架而具有一第一空腔以及一通孔，該第一空腔包括一第一空腔壁，該第一空腔壁從該第一表面延伸到該第二表面，該通孔包括一通孔壁，該通孔壁從該第一表面延伸到該第二表面；在該第一表面、該第二表面、該第一空腔壁以及該通孔壁之上設置一絕緣層；在該通孔內設置一電互連，其中該絕緣層設置在該通孔壁與該電互連之間；及在該第一空腔之上設置一射頻（RF）元件，該RF元件嵌入該絕緣層中。
如請求項11所述的方法，其中該RF元件包括一天線、一導體、一電感器或一電阻器。
如請求項11所述的方法，其中該RF元件包括一單極、雙極、迴路、孔徑或陣列型的RF天線。
如請求項11所述的方法，其中該RF元件包括一材料，該材料包括銅、鋁、金、鎳、銀、鈀以及錫中的至少一個。
如請求項11所述的方法，其中結構化該基板以形成該框架的步驟進一步包括以下步驟：圖案化該框架而具有一第二空腔，該第二空腔包括一第二空腔壁，該第二空腔壁從該第一表面延伸到該第二表面；及設置一半導體裝置在該第二空腔內，該半導體裝置嵌入該絕緣層中。
如請求項15所述的方法，其中該絕緣層穿過該通孔、該第一空腔以及該第二空腔從該第一表面延伸到該第二表面。
如請求項11所述的方法，其中該絕緣層穿過該通孔及該第一空腔從該第一表面延伸到該第二表面。
一種方法，包括以下步驟：結構化一基板以形成一框架，該框架具有與一第二表面相對的一第一表面；圖案化該框架而具有一第一空腔，該第一空腔包括一第一空腔壁，該第一空腔壁從該第一表面延伸到該第二表面；圖案化該框架而具有一第二空腔，該第二空腔包括一第二空腔壁，該第二空腔壁從該第一表面延伸到該第二表面；圖案化該框架而具有一通孔，該通孔包括一通孔壁，該通孔壁從該第一表面延伸到該第二表面；在該第二空腔內設置一半導體裝置；在該第一表面、該第二表面、該第一空腔壁、該第二空腔壁以及該通孔壁之上形成一絕緣層，該絕緣層將該半導體裝置嵌入該第二空腔內；在該通孔內設置一電互連，其中該絕緣層設置在該通孔壁與該電互連之間；及在該第一空腔之上設置一射頻（RF）元件，該RF元件嵌入該絕緣層中，該RF元件包括一天線、一導體、一電感器以及一電阻器中的至少一個。
如請求項18所述的方法，其中該RF元件包括一單極、雙極、迴路、孔徑或陣列型的RF天線。
如請求項18所述的方法，其中該RF元件包括一材料，該材料包括銅、鋁、金、鎳、銀、鈀以及錫中的至少一個。