[go: up one dir, main page]

JP4812292B2 - トレンチ構造を有するｉｉｉ族窒化物半導体装置 - Google Patents

トレンチ構造を有するｉｉｉ族窒化物半導体装置 Download PDF

Info

Publication number
JP4812292B2
JP4812292B2 JP2004353377A JP2004353377A JP4812292B2 JP 4812292 B2 JP4812292 B2 JP 4812292B2 JP 2004353377 A JP2004353377 A JP 2004353377A JP 2004353377 A JP2004353377 A JP 2004353377A JP 4812292 B2 JP4812292 B2 JP 4812292B2
Authority
JP
Japan
Prior art keywords
trench
layer
nitride
iii
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004353377A
Other languages
English (en)
Other versions
JP2005203753A (ja
Inventor
ロバート・ビーチ
ポール・ブライジャー
ダニエル・エム・キンザー
Original Assignee
インターナショナル レクティフィアー コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナショナル レクティフィアー コーポレイション filed Critical インターナショナル レクティフィアー コーポレイション
Publication of JP2005203753A publication Critical patent/JP2005203753A/ja
Application granted granted Critical
Publication of JP4812292B2 publication Critical patent/JP4812292B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/477—Vertical HEMTs or vertical HHMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/478—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] the 2D charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、III族窒化物材料系で作製されたトレンチ装置に関し、特に、III族窒化物材料系において通常オフされているトレンチスイッチング装置の分野に関するものである。
本出願は、“III族窒化物MISFIT”の発明の名称で2003年12月5日に出願された米国仮出願第.60/527,636号明細書、“垂直チャネルIII族窒化物”の発明の名称で2004年3月3日に出願された米国仮出願第.60/549,639号明細書、及び、“トレンチ構造を有するIII族窒化物半導体装置”の発明の名称で2004年10月29日に出願された米国仮出願第.60/623,678号明細書を基礎として、ここに含まれる全ての内容について優先権を主張するものであり、それらの開示内容はこの中に組み込まれている。
III族窒化物半導体は、2.2MV/cmより大きな絶縁破壊電界を示すものとして知られている。III族窒化物ヘテロ接合構造は非常に大きな電流を流すことができ、そのため、電力応用用として優れたIII族窒化物材料系で成る装置を作ることができる。
III族窒化物材料に基づく装置の開発は通常、携帯電話の基地局用のエミッターのような高パワー周波数製品を目的としている。この種の応用のための装置は高電子移動度を示し、ヘテロ接合電界効果トランジスタ（ＨＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、又は、変調ドープ電界効果トランジスタ（ＭＯＤＦＥＴ）と称されている一般的な装置構造に基づいている。この種の装置は典型的には100ボルト程度の高電圧に耐えることができ、高周波数、典型的には2〜100GHzの範囲で作動する。この種の装置は多くの種類の応用に変形することができるが、典型的には非常に低い抵抗損失で非常に高い電流密度の輸送を可能にする２次元電子ガス（2DEG）を生成するためにピエゾ分極電界を用いて作動する。2DEGはこれらの従来のIII族窒化物HEMT装置においてＡｌＧａＮ及びＧａＮ材料の界面に形成される。ＡｌＧａＮ／ＧａＮ界面の性質、及び、界面での2DEGの形成のために、III族窒化物材料系で成る装置は公称オン（nominally on）装置又は空乏モード装置である傾向がある。ＡｌＧａＮ／ＧａＮ層の界面での2DEGの高電子移動度は、ゲートポテンシャルの応用なしで作動するHEMT装置のようなIII族窒化物装置が可能となる。従来型のHEMTの公称オン性質は電力管理への応用に限定されている。電力が公称オン装置によって安全に制御できる前に、公称オン電力応用の制限は制御回路にパワーを入れ作動させる必要において観察される。従って、スタートアップ及び他のモード中の電流伝導問題を回避するために、公称（名目上）オフであるIII族窒化物ヘテロ接合装置を作製することが望ましい。
低抵抗損失で高電流密度を可能とするIII族窒化物装置の欠点は、ひずみＡｌＧａＮ／ＧａＮ系に実現できる層厚に限界を有することである。この種の装置の格子構造の差異は、異なる層を形成するように成長された膜の転位を生じ得るひずみを発生する。この結果、例えばバリア層を抜けるもれの程度は大きくなる。従来の構成の中には、転位形成及びもれを低減するように緩和点が発生する箇所の近傍に、ＡｌＧａＮ層のインプレイン格子定数の低減に焦点を合わせているものもあった。しかしながら、層厚制限の問題はこれらの構成によって扱われない。
他の解決策は、もれ問題を防止するために絶縁層を追加することである。絶縁層の追加によってバリアを抜けるもれを低減でき、このために用いられる典型的な層は、ＡｌＧａＮと金属ゲート層との間に挟まれる酸化シリコン、窒化シリコン、サファイア、又は他の絶縁物である。この種の装置はＭＩＳＦＥＴと称されることが多く、絶縁層を有さない従来型の装置を越える利点を有する。
追加の絶縁層は厚めのひずみＡｌＧａＮ／ＧａＮ系を構築することを可能とし、追加の絶縁物で生成される閉じ込め層によってＧａＮ／絶縁物界面における電子上に生じる散乱効果によって低電流運搬能力となる。また、ＡｌＧａＮと絶縁物との間の追加の界面によって、装置の遅い応答を示すことになる界面トラップが生成される。酸化物の追加の厚さに加えて、２つの層間の追加の界面によって、装置にスイッチを入れる大きめのゲート駆動電圧を使用することになる。
公称オフ装置を得るための窒化物材料を用いる従来型装置構成は、閉じ込め層として作用する追加絶縁物に依存し、ＡｌＧａＮ最上層を低減し又は除去してもよい。しかしながら、これらの装置は典型的には、ＧａＮ／絶縁物界面での散乱のために、低めの電流運搬能力を有するに過ぎない。
従って、より少ない界面及び層によって高電圧に耐え、低抵抗損失で高電流密度を生成することができる低もれ特性を有するヘテロ接合装置又はＦＥＴを作製するのが好ましい。現在、プレーナー装置は、分子線エピタキシー（ＭＢＥ）及びハイブリッド気相エピタキシー（ＨＶＰＥ）のようなＭＯＣＶＤ（有機金属化学的気相成長法）を含む多くの技術を用いてＧａＮ及びＡｌＧａＮ合金で作製している。
窒化ガリウム系の材料は窒化ガリウム（ＧａＮ）、及びその合金例えば、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）及び窒化インジウムアルミニウムガリウム（ＩｎＡｌＧａＮ）のようなものを含む。これらの材料は、高いエネルギー電子遷移が生じ得る比較的大きな直接バンドギャップを有する半導体化合物である。窒化ガリウム材料は、炭化シリコン、サファイア及びシリコンを含む多くの異なる基板上に作製されてきた。シリコン基板は容易に利用でき、比較的廉価であり、シリコンプロセス技術は十分に開発されている。
しかしながら、半導体装置を作製するためにシリコン基板上に窒化ガリウム材料を形成することは、シリコンと窒化ガリウムとの間の格子定数、熱膨張及びバンドギャップの差に起因した挑戦といえる。ＧａＮと従来基板との間の格子ミスマッチに関連する問題は、ＧａＮ及びＧａＮ合金を含む材料層構造にも拡がっている。例えば、ＧａＮ及びＡｌＧａＮ材料は層間の界面ひずむを生成するのに十分なほど異なっている格子構造を有し、圧電分極に寄与する。多くの従来装置では、圧電分極によって生じた電界を制御して装置の特性を改善する。ＡｌＧａＮ／ＧａＮ層構造内のアルミニウム含有率の変動は、材料間の格子ミスマッチを変える傾向があり、これによって、改善された伝導度又は絶縁バリアのような異なる装置特性を実現する。
様々な種類の電力（パワー）装置は、低抵抗の公称オフ装置から潜在的に得られる利点を有し得る。例えば、電力を付与しないときにパワースイッチ、パワー整流器、シンクロ整流器、電流制御装置又は公称オフの他のパワー装置を得ることが望ましい。電流制御装置は、ダイオード、ピンチレジスタ、ショットキーダイオード等を含み得る。
トレンチ構造半導体装置は長年シリコンで作製されてきた。垂直（バーティカル）伝導装置は多くは、エンハンスモード又は公称オフ装置のようなシリコンでなり得るトレンチ構造を有して実現される。ＭＯＳＦＥＴスイッチのような装置は典型的には、装置の伝導経路を提供する、トレンチ側壁に沿った反転チャネルを形成するためにゲート電極上の電位を導入することによって作動する。しかしながら、伝導経路は典型的には、装置電圧定格に関わる所定のオン抵抗を有する。例えば、装置材料の厚さ、組成及びドーピングは、装置特性の決定に寄与する。これらの構成パラメータは所望の特性を得られるように操作されるが、所定の電流定格装置用のオン抵抗及びブロッキング電圧はパワー半導体装置の改良のための留意事項を受け続ける。大きな電圧をブロッキングできる低下したオン抵抗を有する垂直伝導装置を得ることは望ましい。
所定の装置用の絶縁電圧値に寄与する一の要因は、パワー半導体装置における所定の誘電体の絶縁破壊電圧値である。例えば、シリコン半導体においては、適当なゲート誘電体として機能し得る二酸化シリコンのような自然酸化物が利用可能である。しかしながら、III族窒化物材料系の適切なゲート絶縁体用としてはシリコン製の自然酸化物と等価な材料はない。また、例えば、シリコン半導体において適切なゲート絶縁体材料は、III族窒化物装置へは十分にはトランスファーしない。例えば、二酸化シリコン又は窒化シリコンがIII族窒化物装置においてゲート絶縁体用と使用されると、これらの従来の絶縁体は破損しさもれければ、機能しなくなる。典型的には、III族窒化物材料系で生成される大きな絶縁破壊電圧は、III族窒化物半導体装置において従来の絶縁体材料で耐え得るより大きな電界を生じる。
誘電体材料絶縁破壊なしで、高電界に耐える半導体装置における使用に適した装置構造及びゲート誘電体材料を得ることが望ましい。III族窒化物材料系での使用に適した誘電体を得ることが望ましい。
本発明は、III族窒化物材料系で実現された公称オフ又はエンハンスモードＦＥＴ装置を提供する。ＦＥＴはIII族窒化物材料系の性質によって高電流を運ぶことができ、ここで、圧電自発分極電界は高キャリア移動度及び大電流スループットを可能とする2DEGを形成するのに寄与する。
本発明の一実施形態では、2DEGをトレンチ側壁に沿って制御できるように公称オフスイッチはトレンチジオメトリで作製されている。トレンチジオメトリは、装置が装置のエンハンスモード又は公称オフを示すように不活性であるときに、2DEGを妨害している。例えば、トレンチ側壁近傍のゲートコンタクトに電位の付与を通して装置を活性化することによって、2DEGがトレンチ側壁で形成されるように、装置用の伝導経路を提供する。
本発明の構成では、トレンチジオメトリは特別な角度で角度を付けられた側壁を含む。トレンチ側壁の角度は、装置用の特別なしきい値電圧を得るように制御される。角度を側壁がより横方向の方向になるように浅くするほど、しきい値電圧は低下する。より急な角度はより高いしきい値電圧を生じる。実施例では、側壁はＡｌＧａＮでライニングされ、所望のしきい値電圧が得られるように特別な角度で形成される。
本発明の態様では、III族窒化物材料合金層を含むＦＥＴ装置及び作動方法を提供する。特定の割合のＩｎ、Ａｌ又はＧａを有する合金を、窒化物ＩｎＮ、ＡｌＮ又はＧａＮ及び例えばＩｎＡｌＧａＮのような種々の合金の組み合わせと共に用いられる。装置はソース、ドレイン及びゲート電極を含む。装置は電流パスのために作動の際に垂直又は水平であってもよい。
本発明の実施形態では、III族窒化物半導体装置は適当な基板上に成長したIII族材料の多層スタックから成る。スタックはＮ型及びＰ型ドープIII族窒化物材料の交互の層から成ってもよい。このような多層スタックの例には、Ｎ＋ＧａＮ／Ｐ ＧａＮ／Ｎ−ＧａＮ／Ｎ＋ＧＡＮ／基板を含む。このような多層スタックは材料としてＧａＮを用いるが、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ、及び他の適当な合金を含むIII族窒化物材料系組成物のいずれかを用いてもよい。ヘテロ接合効果から特別な特性を得るために、及び、特別な利点を有するように、種々の合金をスタックの異なる層で用いることもできる。
本発明の実施形態では、III族窒化物半導体装置は適当な基板上に成長したIII族材料の多層スタックから成る。スタックは、異なるバンドギャップを生成するように、異なる合金の割合を有するIII族窒化物材料の交互の層から成ってもよい。このような多層スタックの例には、高電流伝導構造を提供する層界面で形成された複数の2DEGと交互のＧａＮ及びＡｌＧａＮ層を含む。スタックは超格子構造から成ってもよく、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ、及び他の適当な合金を含むIII族窒化物材料系組成物のいずれかから成ってもよい。ヘテロ接合効果から特別な特性を得るために、及び、特別な利点を有するように、種々の合金をスタックの異なる層で用いることもできる。
クラッディング及びコンタクト層は、アクティブ層の上方に又は下方のいずれに形成してもよい点は好都合である。電極、絶縁層等を構築する他の公知の方法を本発明に適用してもよい。
本発明の構成では、良好なＧａＮ絶縁体界面がアクティブ層で追加の絶縁層若しくは構造よりも、電流運搬能力を改良する。追加の絶縁層なしでは、ここに記載したヘテロ界面のエピタキシャルの性質によって、蓄積されたときに、2DEGの電子の移動度が１桁大きくなる。
本発明の他の実施形態では、III族窒化物材料系で成る公称オフ双方向スイッチは、2DEGの形成のための位置を提供するＡｌＧａＮ／ＧａＮ界面を提供する。ゲートコンタクトを局所的にエンハンスモード装置を提供するために2DEGを除去するトレンチをライニング（内張り）する垂直ＡｌＧａＮ層を提供する。ゲートコンタクトへの電位の付与によって、2DEGの形成を可能とし、電流伝導チャネルを形成する。
本発明の他の構成では、III族窒化物構造が絶縁性又は高抵抗基板上に形成された上述の装置の製造方法を提供する。任意に、好適にはＮ−ＧａＮから成るバッファ層を基板とIII族窒化物本体（ボディ）層との間に形成してもよい。バッファ層は、高電流運搬領域を形成するために、III族窒化物材料と交互のIII族窒化物多層スタックから成ってもよい。バッファ層は例えば、超格子構造を含んでもよい。Ｐ型III族窒化物材料層好適には、ＧａＮを本体層上に堆積する。次いで、Ｎ＋III族窒化物材料層好適には、ＧａＮをＰ型材料上に堆積する。トレンチを、本体層へ突出するIII族窒化物構造に形成する。下の層とは異なる合金比及び格子定数若しくはバンドギャップを有するIII族窒化物層を、トレンチ及びメサをライニングするためにトレンチ構造上に堆積する。次いで、最上層をパターニングし、エッチングして、所望のようにIII族窒化物最上層の特定の部分を除去する。
次いで、オーミックコンタクトを、オーミックコンタクトをアクティブにする適当なアニール段階で、III族窒化物層上に形成する。次いで、絶縁層を、トレンチを充填し、III族窒化物構造表面の残り上を覆う保護層を提供するように堆積してパターニングする。次いで、トレンチに堆積された絶縁物をエッチングして、ゲートトレンチを形成する。この中に導電性材料を堆積してゲート電極を形成する。追加のクラッディング又はコンタクト層を、アクティブ領域と垂直又は水平関係を有するように形成されてもよい。例えば、電極及び絶縁層を形成する公知の方法で、III族窒化物装置を形成の際に適用してもよい。
本発明の態様では、トレンチ及びメサをライニングする層は多層又はスタックから成る。実施例は、ＩｎＧａＮ及びＡｌＧａＮの層から成る層状のライナー（内張り）を含む。代替として、ライナーは大きなバンドギャップを有する格子に整合する合金である。
本発明の他の態様では、Ｐ ＧａＮ又は相補的なＧａＮから成る本体層若しくはベース層を有するトレンチ装置を提供する。
本発明の他の実施形態では、導電性基板上に半導体装置を備えたIII族窒化物構造を製造する方法を提供する。基板はＮ＋ＧａＮで覆われたＮ＋材料であるのが好ましい。Ｎ＋ＧａＮはバッファ層を形成し、傾斜的な組成を有する材料、多層又は多層のバッファ層から成ってもよい。バッファ層はＮ−ＧａＮ層で覆われ、さらに、Ｐ ＧａＮ層で覆われる。次いで、III族窒化物構造をＮ＋ＧａＮ層で覆い、トレンチをＮ＋ＧａＮ層、Ｐ ＧａＮ層を貫通して、Ｎ−ＧａＮ層の中に形成する。次いで、ＡｌＧａＮ層をトレンチ構造上に堆積してトレンチ及びメサをライニングする。次いで、オーミックコンタクトをＡｌＧａＮ層上に形成してもよい。次いで、絶縁物をIII族窒化物構造上に堆積し、パターニングして、この絶縁物がトレンチを充填する。トレンチ内の絶縁物をエッチングしてトレンチ開口を再形成し、これによって、トレンチ開口は絶縁材料から成る側壁を有するようになる。導電性ゲート材料をトレンチ開口内に堆積し、装置のためのゲートコンタクトを形成する。次いで、公知の方法を用いて装置をクラッディング及び他のコンタクト若しくは電極構造を用いて仕上げてもよい。絶縁又は保護層を、装置の表面をパッシベートし又は表面へのダメージを防止するため、構造を封入する（包む）ように備えてもよい。
本発明の他の実施例では、ソース領域を、真性III族窒化物材料合金例えば、ＧａＮを用いて形成し、大きなバンドギャップIII族窒化物材料合金例えば、ＡｌＧａＮで覆う。このような構成によって、ソース領域に2DEGを形成して、高電流能力を得ることができる。
本発明の他の実施形態では、相補的Ｎ型ＧａＮエピ層で基板を覆い、さらに低ドープＮ型エピ層で覆うIII族窒化物材料系でＦＥＴを作製する方法を提供する。低ドープＮ型エピ層をＰ型エピ層で覆い、その後に高ドープＮ型エピ層を堆積する。このはじめのIII族窒化物ＦＥＴ構造を、特別な処理段階に従ってＦＥＴ又は他の半導体装置を作製するための土台として用いる。コンタクト堆積を構造上に堆積し、III族窒化物構造の最上層又は底部層上にコンタクトを形成する。最上部上のコンタクトをパターニングし、パターニングして所望のコンタクト構造を形成する。エッチング段階が続く装置の表面パッシベーション後に、ゲート誘電体を堆積し、その後にゲートコンタクトを堆積する。次いで、できた装置を、所望のクラッディング、他のコンタクト、電極構造及び絶縁体を備えることを含むによって仕上げてもよい。
本発明の他の実施形態では、
本発明の他の実施形態では、基板上にＰ又はＮ型エピ層の形成、その後の誘電体部の形成が続くIII族窒化物材料系でＦＥＴを作製する方法を提供する。ここで、誘電体部はゲート誘電体として作用してもよい。続いてイオン注入を、誘電層によって保護されない領域に、ゲート及びソース半導体部を形成するために行う。すなわち、誘電層をドープドレイン及びドレイン領域の堆積用のマスクとして用いることが可能である。次いで、ソース及びドレインコンタクトを形成し、コンタクトをアクティブにするアニール段階が続く。次いで、保護誘電層を除去して、III族窒化物装置をパッシベートし、ゲート誘電体を再堆積する。ゲートコンタクトをゲート誘電体上に堆積して、ゲートの下に2DEGを形成して、ゲートがアクティブにされたときにソースとドレインとの間に電流伝導チャネルを形成するようにしてもよい。
本発明の他の実施形態では、Ｎ＋ＧａＮ、Ｐ ＧａＮ、ＮーＧａＮ、Ｎ＋ＧａＮの層及び基板を備えてもよい開始ウェハー用に、III族窒化物材料系でＦＥＴを作製する方法を提供する。ウェハーを選択的にエッチングして種々の層を露出すると共に、装置及びチャネル作製のための絶縁物を提供する。再堆積段階を用いて、ウェハー上に大きなバンドギャップIII族窒化物材料を成長させる。 この特別な段階によって、ウェハーと大きなバンドギャップ材料との間の界面でのキャリア移動度を向上させることによって装置性能を大きく改善する。大きなバンドギャップ材料の追加は任意であり、装置の作動に必要というわけではない。次いで、Ｎ型オーミックコンタクトを形成し、アニールして低抵抗のコンタクトを提供する。ゲート構造が形成され、ＳｉＮ、ＳｉＯ２、又はIII族窒化物の大きなバンドギャップ材料上に堆積された他の絶縁材料から成ってもよい。次いで、絶縁物上に導電性ゲート材料を形成し、絶縁物及び導電性ゲート材料はパターニングして、応用にしたがう望ましい特性を実現するように特別な構造を提供する。この方法によって形成された装置は、縞状、グリッド状、及び、円形、卵形、正方形、多角形又は他のセル状ジオメトリを含むセル状ジオメトリ等を含む多くの異なるジオメトリで形成することができる。
III族窒化物半導体材料系における大きな絶縁破壊電界のために、小さくされたサイズの孤立領域を有する上述の公称オフ装置の作製が可能となる。この材料系によって、同様な電圧定格の公知の装置と比較して特に低下されたオン抵抗を有する装置の製造も可能となる。
本発明の一の実施形態では、ゲート、ソース及びドレインを有する公称オフＦＥＴ装置を、III族窒化物ＨＥＭＴ装置を製造するための２つ層ＡｌＧａＮ／ＧａＮ材料を用いて定義される。ソース及びドレイン領域を、イオン注入、ソース及びドレイン領域上のバリア領域を除去するエッチング、及び、低抵抗オーミックコンタクト形成工程の適用を含む公知の方法によって形成してもよい。
本発明の他の実施形態では、トレンチをライニングするＡｌＧａＮ材料を備えた垂直トレンチ装置を提供する。装置のメサ部上のＧａＮ層は、垂直伝導を制御するためにゲートコンタクトを介して制御され得るＧａＮ／ＡｌＧａＮ界面に2DEGを生成する。セル状、縞状を含むトレンチジオメトリの種々の構成を用いて装置を実現できる。また、ＧａＮの寸法及びドーピング濃度が特別の装置特性を提供する。トレンチ及びメサを、ＩｎＧａＮ、ＡｌＧａＮ及びＧａＮを含むIII族窒化物合金又は層を種々の組み合わせで用いてライニングしてもよい。装置は、高電流搬送能力及び高い電圧ブロッキング能力を有する低オン抵抗を示す。
装置も、コンタクトにおける低い漏れ及びゲート誘電体の高誘電率によって特徴づけられる。結果として、装置は、ＳｉＯ２及びＳｉＮのような従来の絶縁体より大きな誘電率を示す。ＧａＮ材料の高い臨界電界のために、薄層が誘電破壊なしで大きな電圧に耐えることができる。ＧａＮ材料の誘電率は、ＳｉＯ２より2.5倍の約10である。
本発明の他の態様では、材料間の界面がほぼ理想的であるIII族窒化物材料用の自己パッシベーション表面構造を備える。自己パッシベーション効果によってゲート誘電体が半導体材料から切り離すことができ、これによってゲート誘電体用に材料の選択を広くとれる。使用してもよいゲート誘電体の例は、酸化ジルコニウム、ランタン系酸化物、ダイヤモンド、ＡｌＮ、並びに、他の圧電及び焦電材料である。
本発明の他の態様では、III族窒化物半導体表面を自己パッシベーション効果に従って再パッシベートされてもよい。絶縁破壊なしで高電界を耐えることができる良好な誘電体構造を提供し、ゲート上の電界を低下させるように作用するように、この効果を用いて多くの装置を製造する。
本発明の方法では、表面パッシベーションをゲート誘電体の堆積の前に実施する。本発明の構成では、表面パッシベーションは窒素プラズマアニールを含む。本発明の他の態様では、パッシベーション工程は、窒素を含む封入材料を用い、その後にアニールを行うことを含む。本発明の他の構成では、パッシベーションは光電子化学反応を用いて実施しもよい。
本発明の他の構成及び利点が添付図面を参照して以下の発明の詳細な説明から明らかになるだろう。
ＧａＮ材料装置の作製に際して、多くの要因が装置の機能及び性能に影響を与える。III族窒化物材料における大きな格子ミスマッチ（不整合）並びにこれらの材料における強圧電及び分極効果は、III族窒化物ヘテロ接合装置の電気的特性に大きな影響を与える。今日までに報告された多くのＧａＮベースの装置は、装置のおける長時間の不安定性の原因となり得る転位を回避するためにひずみを緩和するように構成された合金組成物を有するひずみＧａＮ／ＡｌＧａＮ接合を用いている。、ＧａＮ／ＡｌＧａＮ接合の格子ミスマッチ及びひずみを制御するヘテロ接合装置を構築するための種々の装置及びシステムが提案されてきた。これらの装置は特に、圧電及び自発分極効果を利用して、長時間の不安定性を最小にするように構成されている。
ＧａＮ／ＡｌＧａＮ装置は典型的には、所定の装置における電力フローを制御する一又は二以上のターミナルを有する。ターミナルに付与される電位は、ターミナルが結合される電気伝導チャネルにおける電流の流れを制御する。電気伝導チャネルは、２つの異なる半導体材料間の少なくとも一のヘテロ界面によって画定される。
ＡｌＧａＮ／ＧａＮ材料がヘテロ接合の半導体材料を成し、ＡｌＧａＮがバリア層として用いられるとき、ＡｌＧａＮの自発分極特性及び圧電分極場として知られるひずみ誘起特性に起因した分極電荷が存在する。III族窒化物装置の構築におけるこれらの場の形成の制御は、装置がどのようなキャラクタライズされるかに依存する幅広い種類の応用に適したＧａＮベースの装置を作る異なる特性につながる。
ＧａＮ材料で作製されたヘテロ接合装置が、チャネルにおける高濃度の電子を生成する2DEGを導入し、これによってチャネルの伝導特性を強化（エンハンス）するために、チャネル層上に配備されることがある。ＡｌＧａＮ／ＧａＮ層の界面に形成された2DEGの存在に起因して、チャネルの存在によって例えば電極間の電流の伝導を可能にするので、基本的に形成されたIII族窒化物装置が公称オンになる。
図１Ａに、本発明によるヘテロ接合トレンチ装置の模式図を装置１００として示す。装置１００は、III族窒化物材料好適には、ＧａＮから成る本体領域１０２を含む。本体層１０２にリセスを形成するために複数のトレンチ１０４−１０６を本体層１０２に形成する。そこに形成したトレンチを有する本体層１０２を、本体層１０２と異なる合金比、格子定数及びバンドギャップを有する他のIII族窒化物材料１０８で覆う。材料層１０８はＡｌＧａＮから成るのが好ましい。層１０８は、トレンチ１０４−１０６の底部と共にメサ及び側壁を覆って、層１０２と層１０８との間に界面１０３のための特別なジオメトリを形成する。このジオメトリにおいて、界面１０３の水平部に2DEGを形成して、界面１０３で間欠的高移動度伝導チャネルを提供する。トレンチ１０４−１０６の側壁に沿っては2DEGがないことに留意されたい。トレンチ１０４−１０６の側壁上に2DEGがないために、装置１００の垂直又は水平方向に伝導は生じない。
装置１００はトレンチ１０４−１０６にゲート電極を受けるのに適している。トレンチ１０４−１０６の側壁に沿って2DEGを含むこれらのゲート電極に電位を付与してもよい。この誘起2DEGは界面１０３に沿って装置１００のための完全伝導チャネルを提供し、これによって装置１００は水平又は垂直方向の電流の伝導が可能となる。ヘテロ界面１０３の性質に起因して、装置１００は、トレンチ１０４−１０６の側壁上に2DEGがないために公称オフである。層１０２の抵抗特性のために、装置１００は高電圧に耐えることができ、装置１００がパワースイッチング装置として十分に作動する。
図１Ｂでは、本発明による完成トレンチ装置１２０の一実施形態を示す。装置１２０は、Ｎ−ＧａＮから成ってもよい本体層１２２を含む。本体層１２２にトレンチ１２４−１２６を形成する前に、Ｐ型III族窒化物材料の層１２９を層１２２上に備え、さらに層１２９上に、高ドープＮ＋III族窒化物材料の層１２３が堆積される。次いで、装置１２０において、層１２３及び１２９を貫通して層１２２の中にまで延びるトレンチ１２４−１２６を形成する。次いで、層１２０を、本体層１２２と異なる合金比、格子定数及びバンドギャップを有する他のIII族窒化物材料１２８で覆う。材料層１２８はＡｌＧａＮから成るのが好ましい。ゲート１２７をトレンチ１２４−１２６内に形成し、絶縁体／誘電体１２１でキャップする。次いで、コンタクト層１１５を装置上に堆積し、パターニングし、層１２８とオーミックコンタクトを形成する。種々のパッシベーション及び処理技術をコンタクト層１１５と組み合わせて用いて、装置１２０用の良好で低抵抗のオーミックコンタクトを提供する。本発明の特定の実施形態では、コンタクト１１５はＦＥＴ装置においてソースコンタクトとして作動できる。
作動中、装置１２０は、ゲート電極１２７に電位を付与しないときには公称オフである。ゲート電極１２７への電位の付与によって、トレンチ１２４−１２６の側壁に沿った2DEGの形成がなされる。メサの頂部及びトレンチ１２４−１２６の底部にすでに形成された2DEGと共に、その点では、装置１２０は導電性となり、水平又は垂直に方向づけられ得る高電流伝導チャネルを提供する。高ドープ層Ｎ＋１２３は、トレンチ１２４−１２６の側壁における2DEGによって形成されたチャネルの伝導をエンハンスできる多くのキャリアを供給する。Ｐ型層１２９は、オン抵抗及びしきい電圧のようなパラメータを制御するように特別な特性を有するように構成され得る。
装置１２０は、いかなる特別なジオメトリを有するIII族窒化物装置を備えて構成できる。従って、トレンチは、円形、多角形、矩形等のストリップとして、グリッド状パターンで又はセル状に形成してもよい。また、トレンチ１０４−１０６を垂直側壁を有するすなわち、水平面に対して直交する側壁を備えたものを示している。トレンチ１０４−１０６の側壁は垂直でない他の所望の角度にすることもできることに留意されたい。側壁の方向の角度を変えることによって、装置のしきい電圧を変えることができる。
図２Ａから図２Ｇに、本発明の他の実施形態を垂直伝導装置１３０として示す。初期の装置１３０は、処理段階を実施したウェハー構造として前もって形成してもよい。装置１３０は、例えばシリコン及び炭化シリコンを含む適当な材料から成ってもよいＮ＋基板１３２上に形成されたIII族窒化物構造の実施例として示している。高ドープIII族窒化物層１３３は、好適にはＮ＋ＧａＮから成る基板１３２上に形成する。III族窒化物材料から成る低ドープ本体層を層１３３に覆い、ここで、本体層１３４はＮ−ＧａＮから成るのが好ましい。他のIII族窒化物層１３５層を本体層１３４に覆い、ここで、層１３５はＰ型III族窒化物材料好適には、Ｐ ＧａＮである。高ドープIII族窒化物層１３６を層１３５上に覆い、ここで、層１３６もＮ＋ＧａＮから成るのが好ましい。、
図２Ｂに、トレンチ１４０はIII族窒化物装置１３０をエッチングして層１３６及び１３５に穴をあけ、層１３４に突出する。エッチング又はIII族窒化物材料系と共に使用するのに適した他の方法を含むトレンチ１４０を形成するこの種の適切な方法を用いてもよい。
図２Ｃに、III族窒化物層１４２が装置１３０の頂部を、また、トレンチ１４０の中に堆積され、トレンチ１４０の側壁を覆う。層１４２は、層１３４，１３５及び１３６とは異なる合金比、格子定数又はバンドギャップを有するIII族窒化物材料から成る。層１４２はＡｌＧａＮと共に形成されるのが好ましい。ＡｌＧａＮ層は層１３４−１３６を有するヘテロ界面を形成し、高移動度伝導チャネルを形成するために水平界面部１４４に2DEGを提供する。層１４２の堆積は、例えばＰＥＣＶＤ及びスパッタリングを含む複数の方法で実施してもよい。任意に、層段階で形成したオーミックコンタクトをアニール中にIII族窒化物材料層１３４−１３６から窒素の外拡散を防止するために、層１４２の堆積の前に装置１３０の上に保護薄層を備えてもよい。
図２Ｄに、オーミックコンタクト１４２及び１４３が装置１３０の層１４２上に形成されている。オーミックコンタクト材料の堆積は公知の方法で実施してよく、オーミックコンタクト１４２及び１４３のコンタクト抵抗を低減するためにアニーリング段階を含んでもよい。装置１３０は垂直伝導装置なので、オーミックコンタクト１４２及び１４３は装置１３０の中への電流入力のソースとして機能する。装置１３０が導電性であるとき、電流がトレンチ１４０の側壁に沿って、層１３２−１３４を通って流れる。
図２Ｅに、絶縁物１４５を装置１３０の最上部のトレンチ１４０の中に堆積し、装置１３０用のゲート誘電体として作用する。絶縁物１４５をパターニングしてオーミックコンタクト１４３，１４４を露出し、その後のゲートコンタクト形成とオーミックコンタクト１４３，１４４との間に良好な絶縁距離を提供する。絶縁物１４５は公知の方法で堆積してよく、二酸化シリコン若しくは窒化シリコン、又は、酸化ジルコニウム、ランタノイド系酸化物、ダイアモンド、ＡｌＮ及び圧電材料のような非常に高い誘電率及び高い電界破壊特性を示すような従来使用されてきた材料から成ってもよい。低温度誘電体堆積法を、ＧＤ酸化物又はＭＧ酸化物のような酸化物を用いて利用してもよい。使用される誘電体は高い誘電率を有して、ゲート電極によって受ける電界が低減されてもよい。
図２Ｆに、堆積された絶縁物１４５を有する装置１３０に、絶縁物１４５中でかつトレンチ１４０内にトレンチ１４６を形成するプロセスを実施し、ゲート電極材料の堆積を可能とする。トレンチ１４６を絶縁物１４５に形成して絶縁材料ライニングトレンチ１４０を形成し、これによって絶縁物１４５は層１４２からのゲートコンタクトの絶縁を可能とする。絶縁物１４５ははじめに、絶縁物１４５を形成するのに用いられる誘電体材料によるトレンチ１４６と共に形成されることに留意されたい。例えば、絶縁物１４５はＴＥＯＳ又は他のトレンチ１４０内に誘電体ライニングを提供する工程によって堆積してもよい。絶縁物１４５の寸法及び組成は、所望のオン抵抗又はしきい電圧のような特定の装置特性を提供するように変えてもよい。一旦、トレンチ１４６を適切に準備したら、導電ゲート材料１４７を絶縁物１４５の上でかつトレンチ１４６内に堆積する。ゲート電極１４７を堆積する公知の方法を用いてもよく、ゲートコンタクト１４７は所望の特性によって種々の導電性金属又は半導体材料から成ってもよい。本発明の特別の構成において、装置１３０で代表的な構造は、ウェハー上に形成される半導体ダイ上に何度も繰り返してもよい。従って、装置１３０は、平行に結合してもよく、また、互いに分離されてゲート電極１４７に異なる結合によって独立に作動してもよい。
図２Ｇに、装置１５０を模式的に示し、装置１３０を作製するのに用いる工程にしたがって形成されるものであり、ドレインコンタクト１５２の形成も含む。装置１５０は、同時に又は独立して作動してもよい２つのゲート電極１４７，１４９を含む。
装置１５０は公称オフ・エンハンスモード装置として作動する。というのは、トレンチ１４６ａ及び１４６ｂの側壁に2DEGがないことによってソースとドレインとの間に導電性チャネルが形成されていないからである。導電性チャネル又は2DEGは、層１４２と層１３６，１３４との間の界面の平行部に沿って存在する。しかしながら、トレンチ１４６ａ及び１４６ｂにおける層１４２のジオメトリのために、2DEGが妨害され、層１４２と層１３４−１３６の間の界面の垂直部分に存在しない。
ゲートコンタクト１４７への電位の付与は、層１３５におけるＰ型材料をＮ型導体に局所的に反転してトレンチ１４６ａ及び１４６ｂの側壁に沿って層１３４と１３６との間に導電性チャネルを形成するために、反転可能なチャネルを導入する。導電性チャネルは、ゲート１４７及び１４８の下に形成された導電性チャネルと共に、ソースコンタクト１４３，１４４の下に形成された導電性チャネルに接続する2DEGとして形成される。チャネルの形成を通して、装置１５０はソースコンタクト１４３，１４４，１４８とドレインコンタクト１５０との間の電流を流し始める。層４２に沿った出来上がった導電性チャネルのために、装置１５０は水平方向において電流を流すことができ、ここで、電流はある程度の散乱又はバランスを有して装置１５０を介して伝搬され、より大きな電流密度及びスループットを可能とする。
図３Ａ及び図３Ｂに、装置１５５及び１５６のセル状ジオメトリをそれぞれ模式的に示す。装置１５５は多角形セル状ジオメトリこの場合、六角形で形成され、ここで各セルは隣接セルに密接に結合される。多角形との語はほぼ多角形形状を示すことを意味し、厳格に多角形と解釈することに限定されることを意味せず、拡散又は装置１５５を作製する他の製造工程から生ずる丸い頂点を有する多角形形状を含んでもよい。装置１５５のジオメトリによってゲートコンタクト１５７が容易に結合可能となり、それによって、各セルは、単一全体応答を有するすなわち、ソース、ドレイン及びゲートコンタクトのそれぞれのための単一の接続（コネクション）を有する装置を形成するように一斉に作動する。
図３Ｂに、セル装置１５６は、円形ジオメトリで配置され、円形絶縁体材料によって囲繞されたソースコンタクト、及び、上述のように丸まったコーナー又は頂点を有する多角形形状をとってもよい多角形形状に形成されたゲートコンタクト１５９を含む。円形に形成されたソースコンタクトは、電界又は絶縁破壊電圧の形成の観点で利点を有し、製造の容易という他の利点が出てくる。装置１５５，１５６は垂直伝導装置のための装置ジオメトリの実施例であることは明らかである。例えば、装置１５５，１５６は装置のアレイを形成するように六角形対称を有するように示しているが、正方形、矩形、線形及び他のジオメトリも可能である。さらに、六角形及び円形装置を示しているが、個々の装置の他の代替形状も本発明の範囲内で想定される。
図４Ａ〜図４Ｉに、本発明の他の実施形態として水平伝導装置１６０を模式的に示す。装置１６０は、抵抗又は絶縁基板１６２と、その上を覆うIII族窒化物多層スタック１６３と、Ｎ−III族窒化物本体層１６４と、Ｐ III族窒化物１６５と、高ドープＮ＋III族窒化物層１６６とから成る。層１６４−１６６は対応する垂直伝導装置１３０−１５０と実質的に同等であり、層１６４−１６６は垂直方向に電流が流れるのが可能である。層１６４−１６６を構築するのに用いられるIII族窒化物材料はＧａＮであるのが好ましい。
多層スタック１６３は交互のIII族窒化物材料から成り、ここで、一のIII族窒化物材料は異なるインプレーン（面内）格子定数を有するIII族窒化物材料と交互となっている。２つの交互のIII族窒化物材料の異なる面内格子定数は、ヘテロ界面での2DEGによる交互の材料間の界面で複数の導電性チャネルを形成する。従って、スタック１６３は層１６４−１６６を介して運搬可能な大電流を流すことができる。
図４Ｂに、装置１６０を、装置１６０の上部層を貫通して形成されたトレンチ１７０を有するものとして模式的に示す。トレンチ１７０は層１６５、１６６を貫通して形成され、ゲートコンタクトの形成のための出発構造を提供する。図４Ｃに示すように、層１６４−１６６をエッチングし、すなわち、スタック１６３を覆う層の一部を除去するように処理する。この処理工程は、半導体装置特に、III族窒化物装置を製造する公知の方法で実施してもよい。同様なことをトレンチ１７０の形成にも行い、ここで、種々の公知の工程をトレンチ構造の形成において用いてもよい。この段階中、以下に詳細に議論するコンタクトの形成に適したステップ１６１においてスタック１６３を露出させる。交互のIII族窒化物材料から成るスタック１６３は、ＧａＮ及びＡｌＧａＮの交互の層で構築されるのが好ましい。しかしながら、スタック１６３を構築するのに上述の材料を含む他のIII族窒化物材料を用いてもよいことは明らかである。
図４Ｄに、III族窒化物材料１７２を装置１６０上に形成する。層１７２は、層１６４−１６６を形成するのに用いられる材料より小さな面内格子定数を有するIII族窒化物材料である。層１７２はＡｌＧａＮから成るのが好ましい。トレンチ１７０の底部及び側部を層１７２で被覆するように、層１７２を堆積してトレンチ１７０をライニングする。層１７２と層１６４−１６６との間の異なる面内格子定数のために、高移動度2DEGを、層１７２と層１６４−１６６との間の界面の水平部分に形成する。そして、2DEGをトレンチ１７０の底部の下でかつ層１７２及び層１６６の水平部の間に形成する。層１７２をＰＥＣＶＤ及びスパッタリングを含む公知の方法で堆積してもよい。保護又は絶縁層を、層以下に議論するように、典型的にはオーミックコンタクトの形成に関連する高温処理中に外拡散から層１６４−１６６を保護するために、１７２の堆積前に装置１６０上に堆積してもよい。
図４Ｅに、装置１６０を処理して、ステップ１６１の垂直及び水平部において層１７２を除去する。この処理を例えば周知のマスキング及びエッチング法によって実行してもよい。ステップ１６１の近傍の層１７２の一部を除去する処理後に、さらに処理するためにステップ１６１でスタック１６３の一部を露出する。
図４Ｆに示すように、電流伝導のための良好な低抵抗コンタクトを提供するためにオーミックコンタクト１７４ｓ及び１７４ｄを装置１６０上に形成する。オーミックコンタクト１７４ｓは層１７２の上にソースコンタクトして形成し、他方、ドレインコンタクトとして形成されるコンタクト７１４ｄをステップ１６２上に形成する。オーミックコンタクト１７４ｓ及び１７４ｄの形成には、低抵抗コンタクトを得るために高温処理を含んでもよい。オーミックコンタクト１７４ｓ及び１７４ｄの形成前に、オーミックコンタクトの形成に用いられる高温処理中に層１６３−１６６からの窒素の外拡散を低下若しくは排除する働きがある保護層を装置１６０上に形成してもよい。オーミックコンタクト１７４ｓ及び１７４ｄをIII族窒化物材料系で使用するのに適した方法で形成してもよい。オーミックコンタクト１７４ｓ及び１７４ｄはオーミック金属又は他の導電性材料からなら成ってもよい。
図４Ｇに、絶縁材料層１７６を公知の方法で装置１６０上に堆積し、パターニングする。絶縁物１７６はトレンチ１７０の中に堆積し、その後の処理段階におけるゲート誘電体の形成の土台となる。絶縁物１７６は、装置６０の保護及びパッシベーション層１６４−１６６に寄与するように、ステップ１６１の水平部に沿って堆積する。絶縁物１７６はオーミックコンタクト１７４ｄと層１６４との間に挿入され、これによって高電流を流し得るスタック１６３を通過するように装置１６０における伝導がなされる。
図４Ｈに、トレンチ１７０の中に堆積される絶縁物１７６はエッチングされ、すなわちトレンチ１７０内の絶縁物１７６内にトレンチ１７８を形成するように処理される。トレンチ１７８は絶縁物１７６内に形成され、絶縁物１７６がトレンチ１７０をライニングできるようにし、装置１６０のゲート誘電体として機能する。トレンチ１７８の形成後、導電性ゲート材料１７７をトレンチ１７８内に堆積し、ゲートコンタクトを提供する。材料１７７はポリシリコン及び導電性金属を含む、ゲート電極の作動に適した導電材料であってもよい。ゲートコンタクト１７７は、これに電位を付与するときに、トレンチ１７０の側壁に沿って2DEGを誘起するように作動可能である。トレンチ１７０の側壁上の2DEGを誘起することによって、導電性チャネルをソースコンタクト１７４ｓと層１６４との間に形成し、スタック１６３及びドレインコンタクト１７４ｄへの電流の経路（パス）を提供する。
図４Ｉに、トレンチ１８６ｂ，１８６ａにそれぞれゲート電極１８２，１８４を有する完成された水平伝導III族窒化物装置１８０を模式的に示す。ゲート１８２，１８４がアクティブにされてトレンチ１８６ａ及び１８６ｂの側壁に沿って導電性チャネルを誘起するとき、装置１８０はソースコンタクト１７４ｓからドレインコンタクト１７４ｄへの高電流伝導を可能とする。ゲート電極１８２，１８４は互いに独立に作動してもよく、または共通の電極に対して同期されてもよい。従って、ゲート電極１８２，１８４は独立に作動して装置１８０の一部だけに導電性チャネルを形成してもよい。しかしながら、ゲート電極１８２，１８４が互いに関連して作動するとき、2DEG伝導チャネルを層１７２の回路上に形成し、電流をバランスさせて高電流密度を達成可能とする層１６４−１６６の間の水平電流を可能とする。作動の際に、装置１８０内の電流はトレンチ１８６ａ、１８６ｂに沿ってソース電極１７４ｓ及び高ドープ層１６６へ、そして本体層１６４へ流れ込んでいく。トレンチ１８６ａ、１８６ｂに沿った伝導チャネルは、ゲート電極１８２，１８４に電位が印加されたときに誘起される。装置１８０におけるセル当たりのソース及びゲートコンタクトの数は、電流運搬能力に関連する多層スタック１６３の電気伝導度に依存する。多層スタック１６３は、高電流密度のために2DEG伝導チャネルを形成するために交互のIII族窒化物材料を含む。装置１８０は、ソース、ドレイン及び電極並びにコンタクトを含んでクラッディング、絶縁又は保護層のための公知の方法によって完成されてもよい。
図５Ａ−図５Ｂに、異なるセル状ジオメトリを有する複数のセル状装置１８５，１８６の平面図を示す。装置１８５，１８６は絶縁若しくは抵抗基板と共に形成され、垂直よりも横方向若しくは水平方法に伝導する。装置１８５は、形状が等価若しくは対称な六角形のような多角形の形状でセルコンポーネントを有する。装置１８５，１８６は、互いに独立又は互いに結合して作動してもよいゲート電極１８４，１８７をそれぞれ含む。装置１９０も、装置１９０のそれぞれの周縁を囲むドレイン電極１９３を含む。ドレインコンタクト１９３は全て結合されてもよい。装置１９０も互いに結合されてもよいソースコンタクト１９２を含む。装置１９０は図示した六角形ジオメトリに従う高密度セル状構造で形成できる。
図５Ｂに、ゲート電極１９７を円形ジオメトリで、円形ジオメトリの絶縁材料１９８によって囲まれる。ソース電極１９９も本来円形であり、ドレインコンタクト１９５は多角形特に六角形である。装置１９６のセル部分のジオメトリによって、装置の絶縁破壊電圧及び他の装置特性を改善するために特別な点での電位の低下が可能となる。正方形、矩形、線形を含む複数のジオメトリを開示した装置におけるセルアレイについて使用してもよいことは明らかである。また、装置１９０，１９６のセル部分は、所望の装置特性に依存して、六角形、円形、線形、卵形及び他の特別なジオメトリで形成してよい。
オーミックコンタクト、ショットキーコンタクト、絶縁層及び金属化コンタクトの構築は公知の手法で実施してもよい。また、パッシベーション層及びクラッディングは、電流運搬電極及びゲートへのコンタクトを形成するための方法と共に、ここに開示した装置に付けてもよい。
ここに記載した電極は、上述の装置の作動特性をさらに改善する低抵抗オーミックコンタクトを有して形成されてもよい。
図６に、垂直伝導装置２００の断面の一部を示す。装置２００はゲート２０２，ソース２０４及びドレイン２０６を有する電界効果装置である。装置２００は装置の他の部分から絶縁させ、他方、ゲート２０２を、ゲート２０２に電位を付与したときに反転可能チャネルを形成するためにその周りの半導体材料に影響を与えることができるゲート誘電体２０８を含む。装置２００は、導電性基板２０１と、本体層２０３と、ブロッキング層２０５と、高ドープ導電層２０７とを含むIII族窒化物装置である。装置２００は上述の装置１３０，１５０，１６０及び１８０と構造及び作動で類似する。従って、基板２０１は高ドープＮ＋基板であり、層２０３は低ドープＮ−基板である。層２０５はＰ型材料であり、層２０７は高ドープＮ型材料である。実施例では、層２０１は５×１０１８ｃｍ−３のドーパント濃度を有し、層２０３は４．７×１０１６ｃｍ−３のドーパント濃度を有し、層２０５は５×１０１７ｃｍ−３のドーパント濃度を有し、層２０７は５×１０１８ｃｍ−３のドーパント濃度を有する。この実施例では、層２０１は約10μmであり、層２０３は約4.5μmであり、層２０５は約0.4μmであり、層２０７は約0.5μmである。装置２０６の残りの部分からゲートを分離するゲート誘電層２０８は、約0.1μm〜約0.75μmの例示的厚さを有する。
III族窒化物半導体において2.2ＭＶ／ｃｍより大きな絶縁破壊電界のために、III族窒化物材料系で作製された装置はパワー制御に非常に有効である。しかしながら、III族窒化物半導体は、ゲート誘電体材料として適した自然酸化物を有しない。III族窒化物半導体材料は、Ｓｉ，ＧａＡｓ，ＩｎＰ及び他の徹底的に調査した材料について提供したよく開発されたモデルにしたがっては振る舞わないことは周知である。しかしながら、自己（セルフ）パッシベーション化（不動態化）表面（ここで、表面界面はほぼ理想的）を得るための特別の方法に従ってIII族窒化物材料を構築することは可能である。III族窒化物装置の界面特性はIII族窒化物材料系で作製された装置の電気的挙動において決定的な役割をする。III族窒化物半導体材料の特性を利用する一の装置としてはＭＩＳＦＥＴがある。ここで、装置の挙動はIII族窒化物材料とゲート誘電体との間の相互作用によって決まる。III族窒化物材料の自己パッシベーション化効果によって、ゲート誘電体として用いられる材料は半導体材料から切り離され、これによって、ゲート誘電体用の材料として選択が広くなっている。ＭＩＳＦＥＴ装置も、対応するシリコン装置における重大なインパクトを有する表面及び固定電荷の効果を最小にするためにIII族窒化物材料の大きなバンドギャップを利用する。
従来公知の装置においては、二酸化シリコン又は窒化シリコンから成るゲート誘電体をシリコンベースの装置に対して共通に用いられる。しかしながら、III族窒化物半導体が耐えられる2.2ＭＶ／ｃｍより大きな絶縁破壊電界のために、より大きな耐用特性を有するゲート誘電材料を示す。すなわち、従来の誘電体は、本発明により想定しているIII族窒化物半導体装置において生成される高電界にさらされるときに破裂若しくは破壊しやすい。そこで、本発明ではゲート誘電層２０８用の交互材料に想到したものである。本発明で有利であろうゲート誘電体材料の例としては、本発明によるIII族窒化物半導体装置において生成される高めの電界に耐えることができるエレクトレットの他に 、酸化ジルコニウム、ランラン系酸化物、ダイアモンド、ＡｌＮ、圧電及び焦電材料がある。本発明の態様では、トレンチ表面層２０３，２０５及び２０７を自己パッシベーション化させてIII族窒化物半導体材料から誘電材料を切り離し、ゲート誘電材料がさらされる電界を低下させる。
本発明の構成では、ゲート誘電体２０８を、Ｇｄ酸化物又はＭｇ酸化物のような低温度工程を用いて堆積された材料から成る。ここで、層２０３、２０５及び２０７は自己パッシベーション化している。
図７に、反転可能チャネル２１２と孤立領域２１４とを有する横方向III族窒化物装置２１０を模式的に示す。オーミックコンタクト２１５，２１６は、電流が装置２１０の中へ流れ込む及び装置２１０から流れ出ることができるように導電性ポイントを提供する。コンタクト２１５，２１６は、III族窒化物材料好ましくはＧａＮで成る高ドープＮ＋領域２１７，２１８の上にそれぞれ配備される。孤立領域２１４はIII族窒化物材料好ましくはＧａＮのＮ型ドーピングを含む。ゲート電極２１１は、ゲート誘電層２１３から離間したチャネル２１２上に配置する。装置２００（図６）について、装置２１０は、電圧をブロッキングするときすなわち、ゲート電極２１１がアクティブにされないときに高電界を受ける。この例では、チャネル２１２はコンタクト２１５と２１６との間の電流伝導を防止し、大きな電界がコンタクト２１５、２１６とゲート電極２１１との間に生成する。これらの状況下で、ゲート誘電体２１３は高電界に耐えき、ゲート電極２１１を抜けて漏れ電流を防止又は実質的に低下させることができなければならない。従って、ゲート誘電体２１３は上述のように破壊なしで高電界に耐えることが材料から成り領域２１２，２１４，２１７及び２１８のパッシベーション化された表面に備えてもよい。これらの領域に、パッシベーション化表面を備えることによって、ゲート誘電体２１３が受ける電界は、低めの誘電破壊材料を用いてもよいレベルまで低下させることができる。本発明のこの有利な構成は、半導体装置の製造における長い十分に開発された歴史を有する周知の誘電体材料を用いることを可能としている。これらの公知の材料の使用はコストが低減でき、ロバスト装置を作製できることを意味する。
図８Ａ−図８Ｅに、本発明のIII族窒化物装置２２０の作製を模式的に示したものである。装置２００は、シリコン、炭化シリコン等を含んでもよい高ドープＮ＋半導体材料から成る導電性基板２２２を有する垂直伝導装置である。Ｎ型エピ層２２３を任意で基板２２２上に成長させ、低ドープＮ型エピ層２２４を層２２３上に形成する。他のＰ型エピ層２２５を層２２４上に形成し、高ドープＮ型エピ層を層２２５上に形成する。層２２２−２２６は、III族窒化物半導体材料の処理及び製造のために開発された方法で製造可能なウェハーの土台を形成する。図８Ａは、特定のIII族窒化物装置の製造の有用な出発点を示している。
図８Ｂに示したように、コンタクト２２１，２２７の形成のために装置２２０を処理する。ここで、コンタクト材料を堆積し、次いでアニールして低抵抗コンタクトを形成する。コンタクト２２１，２２７の形成に続いて、装置２２０をパターニングし、エッチングし、すなわち、装置２２０がトレンチ装置として構築するならばトレンチの一部を形成できるステップ２２８を形成するように処理する。コンタクト２２１，２２７の形成は、大電流の伝導のために適した材料を用いる公知の方法によって行ってもよい。ステップ２２８は公知の方法で形成してもよく、層２２５−２２７を貫通することに加えて、層２２４の中に突出するように形成されてもよい。
図８Ｃに示したように、装置２２０は、層２２４−２２６がステップ２２８に堆積されたゲート誘電体から切り離すことができるように、本発明のパッシベーション段階を行う。パッシベーション工程の結果、ゲート誘電体のような他の材料を有する界面の形成用として理想的なものに近い。
図８Ｄに示したように、ゲート誘電体２２９をステップ２２８に堆積し、任意でパターニングし若しくは処理して特定の特性を有するように特定の厚さ又は密度を有するようにする。例えば、ゲート誘電体２２９は、ステップ２２８の全エリアに堆積された誘電材料のブロックとして形成され、パターニング及びエッチングされて層２２５−２２６の壁に沿って誘電材料２２９を、ステップ２２８の位置に層２２４の頂部を残してもよい。ゲート誘電体２２９を形成するために特定の工程を用いてもよく、使用される材料は上述のいずれかであってもよく、又は、層２２０が、層２２４−２２６のパッシベーション化表面に関連してゲート誘電破壊なしで、高電圧に耐えることができるように適当に高い絶縁は嘉一又は誘電率を有する他の誘電材料であってもよい。
図８Ｅに示したように、ゲートコンタクトを電界効果装置を作製するためにゲート誘電体２２９に隣接して堆積する。ゲート材料２３０は金属及びドープ半導体材料を含む導電性材料から成ってもよい。複数の方法によるマスキング及びデポジッションを含む公知の方法用いてゲートコンタクト２３０を用いてもよい。
装置２２０は、ゲートコンタクト２３０上での電位の存在の下で又は不在の下で作動する。ゲートコンタクト２３０へ電位を付与するときに、発生した電界は層２２５を貫通する伝導チャネルを結城市、コンタクト２２７からコンタクト２２１への伝導経路を提供する。ゲートコンタクト２３０上での電位の不在の下では、電界は生成せず、伝導チャネルを形成せず、装置２２０が大きな電圧を遠ざける。電圧装置２２０の遠ざかりが増大するので、大きな電位が例えばゲートコンタクト２３０とコンタクト２２７との間に形成される。電位は、高電圧に耐えるように層２２２−２２６におけるIII族窒化物材料の不在のためにかなり増大し得る。しかしながら、ゲート誘電体２２９は、高レベルの孤立（分離）を提供しなければならず、また、装置２２０を用いて可能な最高の性能を提供するために高絶縁破壊電圧値を示さなければならない。装置２２０に層２２４−２２６のためのパッシベーションを受けさせることによって、新しい理想的な界面をゲート誘電体２２９とIII族窒化物層２２４−２２６との間に形成する。従って、ゲート誘電体２２９は層２２４−２２６から切り離され、誘電体２２９が絶縁破壊し得てもよい高電界を受けさせない。層２２４−２２６の自己パッシベーショ材料は電位に耐え、ゲート誘電体２２９が過圧を受けるのを防止するように高電界を分散又はバランスするように作用する。
また、ゲート２２９は、装置の性能をさらに改善するために、上述のような高誘電絶縁破壊を示す材料から成ってもよい誘電材料２２９の選択は、装置２２０のしきい電圧、速度及びパワー定格と共に、装置２２０が達する絶縁破壊電圧に関係する。
図９Ａ−図９Ｇに、III族窒化物横方向若しくは水平伝導装置２４０の作製を模式的に示す。装置２４０は基板２４１と所望の装置の種類に従ってドープされたエピ層を含む。
例えば、本開示で議論した装置は全てについて、Ｎ又はＰチャネル型装置を、III族窒化物半導体材料を用いて本発明の構造に対応して作製してもよい。装置２４０はＮチャネル型装置として模式的に実施例として示したものであり、作動の際はエンハンスモード又は空乏モードであってもよい。図９Ｂに、装置２４０の最上面２４２は最初に、次の処理中の層２４２へのダメージを防止する表面保護と共に備える。表面保護は、例えば層２４２からの窒素の外拡散を防止する窒素リッチの薄層の堆積の形をとってもよい。
表面２４３を保護した後、誘電材料２４４を堆積し、パターニングして装置２４０のためのゲート誘電体を形成する。図９Ｃにおいて、イオン注入又は拡散のような公知の方法でＮ＋領域２４５，２４６を形成する。領域２４５，２４６の形成中に、ゲート誘電体２４４はマスクとして機能し、追加の処理なしで領域２４５，２４６のパターニングを可能にするものでもよい。
図９Ｄに、コンタクト２４７，２４８を領域２４５，２４６上に形成し、堆積されたオーミックコンタクトの形であってもよく、パターニングし、アニーリングして装置２４０の低抵抗コンタクトを形成する。コンタクト２４７，２４８は、ソース及びドレインコンタクトとして又は単にオーミックコンタクトして代替可能に称されてもよい。
図９Ｅに示したように、層２４２又は領域２４５，２４６へのダメージを防止するために追加の表面保護段階後に、誘電材料２４４を除去する。図９Ｆに示したように、露出された層２４２及び領域２４５，２４６を有する装置を処理して、装置２４０をパッシベーション化し、上で自己パッシベーション化と称したほぼ理想面２４３を提供する。このほぼ理想面２４３によって、層２４２及び領域２４５，２４６がその後に形成されたゲート誘電体から切り離すことが可能となり、低めの誘電率材料がゲート誘電体として使用できるようにする。パッシベーション工程後に、ゲート誘電体２４９を装置２４０上に堆積し、パターニングし処理してコンタクト２４７と２４８との間に誘電層を備える。ゲート誘電体２４９は上述したように、高電界に耐え、高電圧絶縁破壊を提供するのに適したいずれの材料から成ってもよい。表面２４３に実施されるパッシベーション段階によって、ゲート誘電体２４９が受ける電界が低くなり、これによって低めの誘電率材料を用いてもよい。
図９Ｇに、装置２４０をゲート誘電体２４９上に堆積したゲートコンタクト２５０を用いて、コンタクト２４７，２４８から分離されて機能的に完成される。作動に際して、装置２４０は、電位がゲートコンタクト２５０に付与されたか否かに依存して電流を流し、又は、電圧をブロックする。ゲートコンタクト２５０に電位が付与されていないときは、領域２４５と２４６の間に伝導チャネルは形成されず、装置２４０における伝導は防止ｓれ、装置２４０が高電圧に耐え得る。ゲートコンタクト２５０に電位が付与されているときは、領域２４５から領域２４６へＰ型層２４２に伝導チャネルが形成され、コンタクト２４７と２４８との間の電流の流れが可能となる。装置２４０は双方向装置であることに留意されたい。
電圧をブロッキングするときに装置２４０が耐える電圧が高いために、誘電体２４９は絶縁破壊なしで高い電界に耐えることができなければならない。電圧ブロッキング作動中は、装置２４０はゲートコンタクト２４７，２４８の間に潜在的に高い電界及び電位を形成する。これらの高電界は、III族窒化物半導体材料のブロッキング能力の性質のために、誘電体２４９に関して絶縁破壊のレベルを高くし得る。しかしながら、ゲート誘電体２４９の堆積前の表面２４３のパッシベーションのために、ゲート誘電体２４９は領域２４５，２４６及び層２４２を備えるIII族窒化物材料から切り離される。従って、装置２４０は、ゲート誘電体２４９用の従来のゲート誘電体材料を用いて、自己パッシベーションが可能でない従来の装置で可能なものよりも良好な性能を得ることができる。、
本発明を特定の実施形態との関係で説明してきたが、他の多くの変更及び変形並びに使用は当業者には明らかである。従って、本発明はここに特に開示した内容に限定すべきでなく、特許請求の範囲によって定められるべきものである。
本発明によるIII族窒化物トレンチ装置の部分断面図である。 本発明によるIII族窒化物トレンチ装置の部分断面図である。 本発明によるトレンチ装置及びその製造方法を示す断面図である。 本発明によるトレンチ装置及びその製造方法を示す断面図である。 本発明によるトレンチ装置及びその製造方法を示す断面図である。 本発明によるトレンチ装置及びその製造方法を示す断面図である。 本発明によるトレンチ装置及びその製造方法を示す断面図である。 本発明によるトレンチ装置及びその製造方法を示す断面図である。 本発明によるトレンチ装置及びその製造方法を示す断面図である。 （Ａ）本発明による特別なジオメトリを有するトレンチ装置の平面図である。（Ｂ）本発明による特別なジオメトリを有するトレンチ装置の平面図である。 本発明によるトレンチ装置及びその製造方法を示す断面図である。 本発明によるトレンチ装置及びその製造方法を示す断面図である。 本発明によるトレンチ装置及びその製造方法を示す断面図である。 本発明によるトレンチ装置及びその製造方法を示す断面図である。 本発明によるトレンチ装置及びその製造方法を示す断面図である。 本発明によるトレンチ装置及びその製造方法を示す断面図である。 本発明によるトレンチ装置及びその製造方法を示す断面図である。 本発明によるトレンチ装置及びその製造方法を示す断面図である。 本発明によるトレンチ装置及びその製造方法を示す断面図である。 （Ａ）本発明による特別なジオメトリを有するトレンチ装置の平面図である。（Ｂ）本発明による特別なジオメトリを有するトレンチ装置の平面図である。 本発明による垂直方向伝導装置の部分断面図である。 本発明による横方向伝導装置の部分断面図である。 本発明による垂直方向伝導装置、並びに、それがパッシベーション及びゲート誘電体を有するものの製造方法の部分断面図である。 本発明による垂直方向伝導装置、並びに、それがパッシベーション及びゲート誘電体を有するものの製造方法の部分断面図である。 本発明による垂直方向伝導装置、並びに、それがパッシベーション及びゲート誘電体を有するものの製造方法の部分断面図である。 本発明による垂直方向伝導装置、並びに、それがパッシベーション及びゲート誘電体を有するものの製造方法の部分断面図である。 本発明による垂直方向伝導装置、並びに、それがパッシベーション及びゲート誘電体を有するものの製造方法の部分断面図である。 本発明による横方向伝導装置、並びに、それがパッシベーション及びゲート誘電体を有するものの製造方法の部分断面図である。 本発明による横方向伝導装置、並びに、それがパッシベーション及びゲート誘電体を有するものの製造方法の部分断面図である。 本発明による横方向伝導装置、並びに、それがパッシベーション及びゲート誘電体を有するものの製造方法の部分断面図である。 本発明による横方向伝導装置、並びに、それがパッシベーション及びゲート誘電体を有するものの製造方法の部分断面図である。 本発明による横方向伝導装置、並びに、それがパッシベーション及びゲート誘電体を有するものの製造方法の部分断面図である。 本発明による横方向伝導装置、並びに、それがパッシベーション及びゲート誘電体を有するものの製造方法の部分断面図である。 本発明による横方向伝導装置、並びに、それがパッシベーション及びゲート誘電体を有するものの製造方法の部分断面図である。
符号の説明
１００ ヘテロ接合トレンチ装置
１０２ 本体層
１０３ 界面
１０４−１０６ トレンチ
１０８ III族窒化物材料
１３０ 垂直伝導装置
１３２ Ｎ＋基板
１３４ 本体層
１３５ III族窒化物層
１４０ トレンチ
２００ 垂直伝導装置
２０１ 導電性基板
２０２ ゲート
２０３ 本体層
２０４ ソース
２０６ ドレイン
２２０ 装置
２２４−２２６ III族窒化物層
２２９ ゲート誘電体
２３０ ゲートコンタクト

Claims (18)

  1. ヘテロ接合電界効果装置であって：
    第１のバンドギャップを有する第１のIII族窒化物材料と；
    前記第１のIII族窒化物材料に形成され、トレンチ側壁およびトレンチ底部を有し、ゲート電極の受け入れに適したトレンチ構造と；
    第２のバンドギャップを有する第２のIII族窒化物材料であって、前記第１のIII族窒化物材料の上に形成され、前記トレンチをライニングし、前記トレンチ側壁を含む界面において前記第１のIII族窒化物材料に隣接する第２のIII族窒化物材料と；を備え、
    前記界面は、前記トレンチ構造の少なくとも一の側壁に配置する伝導チャネル用の領域を提供し、当該装置に対して所定の方向に方向付けされており；
    前記伝導チャネルは、電界が前記界面に生成されたときに形成されるものであって、これによって公称オフ装置となり；
    前記第２のIII族窒化物材料上における前記トレンチ外部の領域に形成され、前記第２のIII族窒化物材料を通じて前記伝導チャネルに結合され、前記伝導チャネルが形成されたときに電流を流すコンタクトを備え、
    前記第１のIII族窒化物材料は、第１導電型の高濃度にドープされた第１ドープ層と、第２導電型の第２ドープ層と、前記第１導電型の第３ドープ層とを備え、当該第１ドープ層は当該第２ドープ層に隣接し、当該第２ドープ層は当該第３ドープ層に隣接するものであり、
    前記トレンチは、前記第１ドープ層および前記第２ドープ層を貫通して前記第３ドープ層まで延びている
    ことを特徴とするヘテロ接合電界効果装置。
  2. 前記第１及び第２のバンドギャップは異なっている請求項１に記載の装置。
  3. 装置が垂直伝導装置である請求項１に記載の装置。
  4. 装置が横方向装置である請求項１に記載の装置。
  5. 装置は水平に伝導する装置である請求項１に記載の装置。
  6. トレンチに堆積して導電性ゲート材料を備えた請求項１に記載の装置。
  7. 前記伝導チャネルが形成されたときに、電流を伝導させるチャネルに結合された第２のコンタクトを前記トレンチ外部の領域に備えた請求項６に記載の装置。
  8. コンタクトはオーミックコンタクトである請求項１に記載の装置。
  9. コンタクトはショットキーコンタクトである請求項１に記載の装置。
  10. 前記装置のセルは、導電性ゲート材料を前記トレンチ構造内に堆積する前記トレンチ構造を備え、前記装置は、少なくとも１つの追加セルをさらに備える請求項６に記載の装置。
  11. 前記セルおよび前記少なくとも１つの追加セルは、独立して動作できる請求項１０に記載の装置。
  12. 第１及び第２のIII族窒化物材料は、Ｇａ，Ａｌ及びＩｎから成る群から選択されたIII族窒化物材料から成る合金である請求項１に記載の装置。
  13. 前記装置の基板の上に形成され、互いに隣接し、異なる面内格子定数を有して界面にさらなる伝導チャネルを形成する２つの横方向に配置され垂直方向に積み重ねられたIII族窒化物材料を含む多層III族窒化物スタックを備え；
    前記伝導チャネルはスタックに結合されて、電流が伝導チャネル及び前記さらなる伝導チャネルを通って流れ得る、請求項１に記載の装置。
  14. 前記多層III族窒化物スタックに結合され、電流がスタックへ出入りするように作用できる第２のコンタクトを備えた請求項１３に記載の装置。
  15. 前記導電性ゲート材料と前記伝導チャネルとの間に高誘電率ゲート誘電体を備えた請求項６に記載の装置。
  16. 前記導電性ゲート材料と前記伝導チャネルとの間に高絶縁破壊ゲート誘電体を備えた請求項６に記載の装置。
  17. 前記導電性ゲート材料と前記伝導チャネルとの間にゲート誘電体を備え、チャネルにおける電荷を変えて装置の電気的特性を調整するように作動できる請求項６に記載の装置。
  18. 前記トレンチ側壁が、垂直方向、又は、垂直方向に対して角度を有する方向に向いている請求項１に記載の装置。
JP2004353377A 2003-12-05 2004-12-06 トレンチ構造を有するｉｉｉ族窒化物半導体装置 Expired - Fee Related JP4812292B2 (ja)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US52763603P 2003-12-05 2003-12-05
US60/527,636 2003-12-05
US54963904P 2004-03-03 2004-03-03
US60/549,639 2004-03-03
US62367804P 2004-10-29 2004-10-29
US60/623,678 2004-10-29
US11/004,192 2004-12-03
US11/004,192 US7439555B2 (en) 2003-12-05 2004-12-03 III-nitride semiconductor device with trench structure

Publications (2)

Publication Number Publication Date
JP2005203753A JP2005203753A (ja) 2005-07-28
JP4812292B2 true JP4812292B2 (ja) 2011-11-09

Family

ID=34714489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004353377A Expired - Fee Related JP4812292B2 (ja) 2003-12-05 2004-12-06 トレンチ構造を有するｉｉｉ族窒化物半導体装置

Country Status (3)

Country Link
US (2) US7439555B2 (ja)
JP (1) JP4812292B2 (ja)
DE (1) DE102004058431B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11552189B2 (en) 2019-09-25 2023-01-10 Stmicroelectronics S.R.L. High electron mobility transistor (HEMT) devices and methods

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7417267B2 (en) * 2004-09-24 2008-08-26 International Rectifier Corporation Non-planar III-nitride power device having a lateral conduction path
US8441030B2 (en) * 2004-09-30 2013-05-14 International Rectifier Corporation III-nitride multi-channel heterojunction interdigitated rectifier
JP4567426B2 (ja) * 2004-11-25 2010-10-20 パナソニック株式会社 ショットキーバリアダイオード及びダイオードアレイ
WO2006080109A1 (ja) * 2005-01-25 2006-08-03 Fujitsu Limited Ｍｉｓ構造を有する半導体装置及びその製造方法
JP5051980B2 (ja) * 2005-03-31 2012-10-17 住友電工デバイス・イノベーション株式会社 半導体装置
JP4986406B2 (ja) * 2005-03-31 2012-07-25 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP4369438B2 (ja) * 2005-04-26 2009-11-18 シャープ株式会社 電界効果型トランジスタ
JP2007005764A (ja) * 2005-05-27 2007-01-11 Toyota Motor Corp 半導体装置とその製造方法
US20080135162A1 (en) * 2005-06-07 2008-06-12 Yukio Sakashita Structure for Functional Film Pattern Formation and Method of Manufacturing Functional Film
US20070018199A1 (en) * 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
US8183595B2 (en) 2005-07-29 2012-05-22 International Rectifier Corporation Normally off III-nitride semiconductor device having a programmable gate
US8482035B2 (en) * 2005-07-29 2013-07-09 International Rectifier Corporation Enhancement mode III-nitride transistors with single gate Dielectric structure
US7524707B2 (en) 2005-08-23 2009-04-28 Freescale Semiconductor, Inc. Modified hybrid orientation technology
US20070152238A1 (en) * 2005-11-18 2007-07-05 General Electric Company Heterostructure field effect transistor and associated method
US7521732B2 (en) * 2005-11-18 2009-04-21 General Electric Company Vertical heterostructure field effect transistor and associated method
JP2007142243A (ja) * 2005-11-21 2007-06-07 Matsushita Electric Ind Co Ltd 窒化物半導体電界効果トランジスタ及びその製造方法
US7700420B2 (en) * 2006-04-12 2010-04-20 Freescale Semiconductor, Inc. Integrated circuit with different channel materials for P and N channel transistors and method therefor
US7504679B2 (en) * 2006-07-20 2009-03-17 International Rectifier Corporation Enhancement mode GaN FET with piezoelectric gate
JP2008078604A (ja) * 2006-08-24 2008-04-03 Rohm Co Ltd Ｍｉｓ型電界効果トランジスタおよびその製造方法
JP2008053449A (ja) * 2006-08-24 2008-03-06 Rohm Co Ltd 半導体装置およびその製造方法
JP2008053448A (ja) * 2006-08-24 2008-03-06 Rohm Co Ltd Ｍｉｓ型電界効果トランジスタおよびその製造方法
JP4993673B2 (ja) * 2006-08-24 2012-08-08 ローム株式会社 Ｍｉｓ型電界効果トランジスタおよびその製造方法
JP5134798B2 (ja) * 2006-09-15 2013-01-30 ローム株式会社 ＧａＮ系半導体素子
US8421119B2 (en) * 2006-09-13 2013-04-16 Rohm Co., Ltd. GaN related compound semiconductor element and process for producing the same and device having the same
JP2008108844A (ja) * 2006-10-24 2008-05-08 Toyota Central R&D Labs Inc トレンチ構造またはメサ構造を有するｉｉｉ族窒化物半導体装置およびその製造方法
JP2008147593A (ja) * 2006-12-13 2008-06-26 Toyota Central R&D Labs Inc Ｍｉｓ構造を内蔵するｈｅｍｔ
JP5260550B2 (ja) * 2007-01-10 2013-08-14 インターナショナル レクティフィアー コーポレイション Ｉｉｉ族窒化物素子のための活性領域成形およびその製造方法
US7821032B2 (en) * 2007-01-26 2010-10-26 International Rectifier Corporation III-nitride power semiconductor device
EP2117040B1 (en) 2007-02-27 2018-05-16 Fujitsu Limited Compound semiconductor device and process for producing the same
JP2008226914A (ja) * 2007-03-08 2008-09-25 Rohm Co Ltd ＧａＮ系半導体素子
JP2008311269A (ja) * 2007-06-12 2008-12-25 Rohm Co Ltd 窒化物半導体素子および窒化物半導体素子の製造方法
JP2008311355A (ja) * 2007-06-13 2008-12-25 Rohm Co Ltd 窒化物半導体素子
JP2009032796A (ja) * 2007-07-25 2009-02-12 Rohm Co Ltd 窒化物半導体素子および窒化物半導体素子の製造方法
JP2009044035A (ja) * 2007-08-10 2009-02-26 Sanken Electric Co Ltd 電界効果半導体装置
US8304809B2 (en) * 2007-11-16 2012-11-06 Furukawa Electric Co., Ltd. GaN-based semiconductor device and method of manufacturing the same
JP5577638B2 (ja) * 2009-07-14 2014-08-27 富士通株式会社 半導体装置及びその製造方法
WO2011014951A1 (en) * 2009-08-04 2011-02-10 John Roberts Island matrixed gallium nitride microwave and power switching transistors
US9818857B2 (en) 2009-08-04 2017-11-14 Gan Systems Inc. Fault tolerant design for large area nitride semiconductor devices
US9029866B2 (en) 2009-08-04 2015-05-12 Gan Systems Inc. Gallium nitride power devices using island topography
CN102013437B (zh) * 2009-09-07 2014-11-05 苏州捷芯威半导体有限公司 半导体器件及其制造方法
WO2011039800A1 (ja) * 2009-09-29 2011-04-07 株式会社 東芝 半導体装置
JP4737471B2 (ja) * 2009-10-08 2011-08-03 住友電気工業株式会社 半導体装置およびその製造方法
US8936976B2 (en) * 2009-12-23 2015-01-20 Intel Corporation Conductivity improvements for III-V semiconductor devices
JP5672734B2 (ja) * 2010-03-25 2015-02-18 富士通株式会社 半導体装置及びその製造方法
KR101652403B1 (ko) * 2010-08-13 2016-08-31 삼성전자주식회사 전력 전자소자 및 그 제조방법
JP5185341B2 (ja) * 2010-08-19 2013-04-17 株式会社東芝 半導体装置及びその製造方法
JP5545653B2 (ja) * 2010-08-31 2014-07-09 富士電機株式会社 窒化物系半導体装置
JP2011135094A (ja) * 2011-02-25 2011-07-07 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
US8912595B2 (en) * 2011-05-12 2014-12-16 Nanya Technology Corp. Trench MOS structure and method for forming the same
TWI508281B (zh) * 2011-08-01 2015-11-11 Murata Manufacturing Co Field effect transistor
US8829574B2 (en) * 2011-12-22 2014-09-09 Avogy, Inc. Method and system for a GaN vertical JFET with self-aligned source and gate
KR101247747B1 (ko) * 2011-08-26 2013-03-26 경북대학교 산학협력단 질화물 반도체 소자 제조방법
US9041003B2 (en) 2011-10-11 2015-05-26 Massachusetts Institute Of Technology Semiconductor devices having a recessed electrode structure
US8558242B2 (en) * 2011-12-09 2013-10-15 Avogy, Inc. Vertical GaN-based metal insulator semiconductor FET
JP2013131650A (ja) * 2011-12-21 2013-07-04 Fujitsu Ltd 半導体装置及びその製造方法
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP5962155B2 (ja) * 2012-04-04 2016-08-03 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
CN102629624B (zh) * 2012-04-29 2014-08-20 西安电子科技大学 基于GaN的MIS栅增强型HEMT器件及制作方法
US8587033B1 (en) 2012-06-04 2013-11-19 Infineon Technologies Austria Ag Monolithically integrated HEMT and current protection device
US8785975B2 (en) * 2012-06-21 2014-07-22 Avogy, Inc. GAN vertical superjunction device structures and fabrication methods
DE102012217073B4 (de) * 2012-09-21 2024-11-28 Robert Bosch Gmbh Vertikales mikroelektronisches Bauelement
US9099490B2 (en) 2012-09-28 2015-08-04 Intel Corporation Self-aligned structures and methods for asymmetric GaN transistors and enhancement mode operation
KR20140066015A (ko) * 2012-11-22 2014-05-30 삼성전자주식회사 이종 접합 전계 효과 트랜지스터 및 제조 방법
US9129889B2 (en) 2013-03-15 2015-09-08 Semiconductor Components Industries, Llc High electron mobility semiconductor device and method therefor
US10312360B2 (en) * 2013-06-18 2019-06-04 Stephen P. Barlow Method for producing trench high electron mobility devices
WO2014205003A1 (en) * 2013-06-18 2014-12-24 Barlow Stephen P Trench high electron mobility transistor
JP6214978B2 (ja) * 2013-09-17 2017-10-18 株式会社東芝 半導体装置
US20150187925A1 (en) * 2013-12-30 2015-07-02 Enkris Semiconductor, Inc. Enhancement-mode device
US10090406B2 (en) * 2014-09-18 2018-10-02 Infineon Technologies Austria Ag Non-planar normally off compound semiconductor device
ITUB20155862A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
WO2018061711A1 (ja) * 2016-09-27 2018-04-05 パナソニックＩｐマネジメント株式会社 半導体装置および製造方法
GB2556899B (en) 2016-11-24 2020-09-16 Cambridge Entpr Ltd A gallium nitride transistor
US11621328B2 (en) * 2017-11-16 2023-04-04 Panasonic Holdings Corporation Nitride semiconductor device
CN108598163A (zh) * 2018-05-14 2018-09-28 电子科技大学 一种GaN异质结纵向功率器件
US11367787B2 (en) 2019-11-12 2022-06-21 Winbond Electronics Corp. Semiconductor device and manufacturing method thereof
FR3103321B1 (fr) 2019-11-20 2021-12-17 Commissariat Energie Atomique Transistor a gaz d’electrons, dispositif monobloc comportant au moins deux transistors en cascode et procedes de fabrication associes
US12218261B2 (en) * 2021-04-12 2025-02-04 South China University Of Technology InGaN/GaN multiple quantum well blue light detector combined with embedded electrode and passivation layer structure and preparation method and application thereof
CN114207840B (zh) 2021-11-09 2024-01-09 英诺赛科(苏州)科技有限公司 氮化物基半导体装置及其制造方法
DE102021132175B3 (de) 2021-12-07 2023-02-02 Infineon Technologies Ag Graben-leistungstransistorvorrichtung mit erhöhter ladungsträgerbeweglichkeit
CN116344604A (zh) 2021-12-23 2023-06-27 联华电子股份有限公司 绝缘栅双极型晶体管
CN114284355A (zh) * 2021-12-27 2022-04-05 西交利物浦大学 双栅极mis-hemt器件、双向开关器件及其制备方法
CN120091586B (zh) * 2023-11-30 2025-12-02 苏州晶湛半导体有限公司 一种半导体结构及其制造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4024560A (en) * 1975-09-04 1977-05-17 Westinghouse Electric Corporation Pyroelectric-field effect electromagnetic radiation detector
US4152711A (en) * 1976-04-01 1979-05-01 Mitsubishi Denki Kabuchiki Kaisha Semiconductor controlled luminescent device
US4194934A (en) * 1977-05-23 1980-03-25 Varo Semiconductor, Inc. Method of passivating a semiconductor device utilizing dual polycrystalline layers
JPS61210679A (ja) * 1985-03-15 1986-09-18 Sony Corp 半導体装置
US4839310A (en) * 1988-01-27 1989-06-13 Massachusetts Institute Of Technology High mobility transistor with opposed-gates
JPH05129344A (ja) * 1991-10-31 1993-05-25 Mitsubishi Electric Corp 電界効果トランジスタ及びその製造方法
US5436474A (en) * 1993-05-07 1995-07-25 Board Of Regents Of The University Of Texas System Modulation doped field effect transistor having built-in drift field
US5753938A (en) * 1996-08-08 1998-05-19 North Carolina State University Static-induction transistors having heterojunction gates and methods of forming same
JP3461274B2 (ja) * 1996-10-16 2003-10-27 株式会社東芝 半導体装置
JP3209270B2 (ja) * 1999-01-29 2001-09-17 日本電気株式会社 ヘテロ接合電界効果トランジスタ
US6864131B2 (en) * 1999-06-02 2005-03-08 Arizona State University Complementary Schottky junction transistors and methods of forming the same
US6294016B1 (en) * 1999-10-20 2001-09-25 Kwangju Institute Of Science And Technology Method for manufacturing p-type GaN based thin film using nitridation
JP4850997B2 (ja) * 2000-05-02 2012-01-11 古河電気工業株式会社 ＧａＮ系トランジスタ
JP3518489B2 (ja) * 2000-06-05 2004-04-12 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
US6690042B2 (en) * 2000-09-27 2004-02-10 Sensor Electronic Technology, Inc. Metal oxide semiconductor heterostructure field effect transistor
JP3512001B2 (ja) * 2000-11-02 2004-03-29 株式会社村田製作所 多出力ｄｃ−ｄｃコンバータおよびそれを用いた電子装置
US6674101B2 (en) * 2001-06-01 2004-01-06 Furukawa Electric Co Ltd GaN-based semiconductor device
US6580141B2 (en) * 2001-06-01 2003-06-17 General Semiconductor, Inc. Trench schottky rectifier
US7230284B2 (en) * 2001-07-24 2007-06-12 Cree, Inc. Insulating gate AlGaN/GaN HEMT
US6486511B1 (en) * 2001-08-30 2002-11-26 Northrop Grumman Corporation Solid state RF switch with high cutoff frequency
JP2003142501A (ja) * 2001-10-31 2003-05-16 Furukawa Electric Co Ltd:The ＧａＮ系電界効果トランジスタ及びその製造方法
JP3986887B2 (ja) * 2002-05-17 2007-10-03 松下電器産業株式会社 半導体装置
US6699760B2 (en) * 2002-06-25 2004-03-02 Lucent Technologies, Inc. Method for growing layers of group III-nitride semiconductor having electrically passivated threading defects
JP4645034B2 (ja) * 2003-02-06 2011-03-09 株式会社豊田中央研究所 Ｉｉｉ族窒化物半導体を有する半導体素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11552189B2 (en) 2019-09-25 2023-01-10 Stmicroelectronics S.R.L. High electron mobility transistor (HEMT) devices and methods

Also Published As

Publication number Publication date
DE102004058431A1 (de) 2005-09-15
US20080274621A1 (en) 2008-11-06
US8697581B2 (en) 2014-04-15
JP2005203753A (ja) 2005-07-28
US7439555B2 (en) 2008-10-21
US20050145883A1 (en) 2005-07-07
DE102004058431B4 (de) 2021-02-18

Similar Documents

Publication Publication Date Title
JP4812292B2 (ja) トレンチ構造を有するｉｉｉ族窒化物半導体装置
US8043906B2 (en) Method of forming a III-nitride selective current carrying device including a contact in a recess
US7649215B2 (en) III-nitride device passivation and method
KR100796043B1 (ko) 증가형 모드 ⅲ-질화물 디바이스
EP2763179B1 (en) High Electron Mobility Transistor (HEMT)
KR101562879B1 (ko) 반도체 장치
US20130087803A1 (en) Monolithically integrated hemt and schottky diode
US20090026556A1 (en) Nitride semiconductor device and method for producing nitride semiconductor device
US8120139B2 (en) Void isolated III-nitride device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090218

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090518

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100611

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110201

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110302

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110816

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110823

R150 Certificate of patent or registration of utility model

Ref document number: 4812292

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees