[go: up one dir, main page]

JP2008053448A - Ｍｉｓ型電界効果トランジスタおよびその製造方法 - Google Patents

Ｍｉｓ型電界効果トランジスタおよびその製造方法 Download PDF

Info

Publication number
JP2008053448A
JP2008053448A JP2006228027A JP2006228027A JP2008053448A JP 2008053448 A JP2008053448 A JP 2008053448A JP 2006228027 A JP2006228027 A JP 2006228027A JP 2006228027 A JP2006228027 A JP 2006228027A JP 2008053448 A JP2008053448 A JP 2008053448A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
group iii
effect transistor
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006228027A
Other languages
English (en)
Inventor
Hiroaki Ota
裕朗 太田
Hideshi Takasu
秀視 高須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2006228027A priority Critical patent/JP2008053448A/ja
Priority to US12/310,353 priority patent/US7999286B2/en
Priority to PCT/JP2007/066295 priority patent/WO2008023739A1/ja
Publication of JP2008053448A publication Critical patent/JP2008053448A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/801—FETs having heterojunction gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H10D64/0125—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/602—Heterojunction gate electrodes for FETs

Landscapes

  • Thin Film Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】パワーデバイスへの適用に適したIII-Ｖ族窒化物半導体ＭＩＳ型電界効果トランジスタを提供する。
【解決手段】この電界効果トランジスタは、サファイア基板４１上に窒化物半導体積層構造部２を配置して構成されている。窒化物半導体積層構造部２は、Ｎ型ＡｌＧａＮ層９、Ｎ型ＧａＮ層５、Ｐ型ＧａＮ層６およびＮ型ＧａＮ層７を有している。窒化物化合物半導体積層構造部２には、断面Ｖ字形のトレンチ１６が形成されており、このトレンチ１６の壁面１７にゲート絶縁膜が形成され、さらに、このゲート絶縁膜１９を挟んで壁面１７に対向するようにゲート電極２０が形成されている。Ｎ型ＡｌＧａＮ層９は、窒化物半導体積層構造部２から横方向に引き出された引き出し部１０を有している。この引き出し部１０に接触するようにドレイン電極１５が形成されている。
【選択図】図１

Description

この発明は、III-Ｖ族窒化物半導体を用いたＭＩＳ型電界効果トランジスタおよびその製造方法に関する。
従来から、パワーアンプ回路、電源回路、モータ駆動回路等には、シリコン半導体を用いたパワーデバイスが用いられている。
しかし、シリコン半導体の理論限界から、シリコンデバイスの高耐圧化、低抵抗化および高速化は限界に達しつつあり、市場の要求に応えることが困難になりつつある。
そこで、高耐圧、高温動作、大電流密度、高速スイッチングおよび小オン抵抗といった特徴を有するＧａＮデバイスの開発が検討されている（下記非特許文献１）。
特開２００４−２６０１４０号公報 特開２０００−９１２５２３号公報 大久保聡著、「もう光るだけじゃない 機器の進化の裏にＧａＮ」、２００６年６月５日、日経エレクトロニクス、ｐ．５１−６０
しかし、これまでに提案されているＧａＮデバイスは、いずれも、基板表面に沿ってソース、ゲートおよびドレインを配列した横型構造となっており、大電流が必要なパワーデバイスには必ずしも適さず、また、耐圧も不足する。さらに、パワーデバイスにおいて必須とも言えるノーマリオフ動作の実現が必ずしも容易ではないという問題がある。
そこで、この発明の目的は、パワーデバイスへの適用に適したIII-Ｖ族窒化物半導体ＭＩＳ型電界効果トランジスタおよびその製造方法を提供することである。
上記の目的を達成するための請求項１記載の発明は、基板（１）と、第１導電型の第１III-Ｖ族窒化物半導体層（５，５５）、この第１III-Ｖ族窒化物半導体層に積層された第２導電型の第２III-Ｖ族窒化物半導体層（６）、およびこの第２III-Ｖ族窒化物半導体層に積層された前記第１導電型の第３III-Ｖ族窒化物半導体層（７，５７）を含み、前記基板上に形成された窒化物半導体積層構造部（２）と、前記第１、第２および第３III-Ｖ族窒化物半導体層に跨って形成された壁面（１７）に、これら第１、第２および第３III-Ｖ族窒化物半導体層に跨るように形成されたゲート絶縁膜（１９，５０）と、このゲート絶縁膜を挟んで前記第２III-Ｖ族窒化物半導体層（より好ましくは、第１〜第３III-Ｖ族窒化物半導体層に跨る領域）に対向するように形成された導電性材料からなるゲート電極（２０）と、前記第１III-Ｖ族窒化物半導体層に電気的に接続されているとともに、前記窒化物半導体積層構造部から前記基板に平行な方向に引き出された引き出し部（１０，１１，５９）と、この引き出し部に接触して形成されたドレイン電極（１５）と、前記第３III-Ｖ族窒化物半導体層に電気的に接続されたソース電極（２５）とを含む、ＭＩＳ型電界効果トランジスタである。なお、括弧内の英数字は後述の実施形態における対応構成要素等を表す。以下、この項において同じ。
この構成によれば、第１III-Ｖ族窒化物半導体層、第２III-Ｖ族窒化物半導体層および第３III-Ｖ族窒化物半導体層を積層することによって、ＮＰＮ構造またはＰＮＰ構造の窒化物半導体積層構造部が形成されており、第１〜第３III-Ｖ族窒化物半導体層に跨って形成された壁面に、ゲート絶縁膜が配置されている。そして、このゲート絶縁膜を挟んで、前記第２III-Ｖ族窒化物半導体層の前記壁面を形成する部分がチャネル領域を形成し、このチャネル領域にゲート電極が対向している。さらに、第１III-Ｖ族窒化物半導体層に電気的に接続されるようにドレイン電極が設けられ、第３III-Ｖ族窒化物半導体層に電気的に接続されるようにソース電極が設けられている。こうして、縦型のＭＩＳ（Metal Insulator Semiconductor)型の電界効果トランジスタが構成されている。
このように、縦型のＭＩＳ型電界効果トランジスタとしての基本構造を有することにより、ノーマリオフ動作、すなわち、ゲート電極にバイアスを印加しないときにソース−ドレイン間をオフ状態とする動作を、容易に実現することができる。さらに、縦型構造であるので、大電流を容易に流すことができ、かつ、高耐圧を確保できるので、有効なパワーデバイスを提供することができる。むろん、III-Ｖ族窒化物半導体層によって電界効果トランジスタを構成していることにより、シリコン半導体を用いたデバイスに比較して、高耐圧、高温動作、大電流密度、高速スイッチングおよび小オン抵抗といった特徴を享受することができる。特に、高耐圧で低損失な動作が可能であるから、良好なパワーデバイスを実現することができる。
しかも、窒化物半導体積層構造部の横方向に引き出された引き出し部にドレイン電極を接触させる構成であるので、基板が絶縁性基板であっても、縦型構造のＭＩＳ型電界効果トランジスタを実現できる。
窒化物半導体層を成長させることができる基板としては、Ａｌ2Ｏ3基板（サファイア基板）、ＺｎＯ基板、Ｓｉ基板、ＧａＡｓ基板、ＧａＮ基板またはＳｉＣ基板が適用可能である。これらのうち、Ａｌ2Ｏ3基板は、絶縁性であるが、安価に調達できるメリットがある。したがって、絶縁性基板の適用が可能な本発明の構成によれば、製造コストを低減することができる。むろん、他の基板を用いてもよく、窒化物半導体積層構造部との格子定数の整合性の観点からは、ＧａＮ基板が最良であり、ＧａＮ基板を用いることによって、転位の少ない窒化物半導体層を形成することができる。また、放熱性（熱伝導率）を重視する場合には、ＳｉＣ基板を用いればよい。
なお、III-Ｖ族窒化物半導体とは、III-Ｖ族半導体において、Ｖ族元素として窒素を用いた半導体であり、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）が代表例である。一般には、ＡｌxＩｎyＧａ1-x-yＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）と表わすことができる。
たとえば、第１III-Ｖ族窒化物半導体層および第３III-Ｖ族窒化物半導体層をＮ型とし、第２III-Ｖ族窒化物半導体層をＰ型として、Ｎチャネル型のＭＩＳ型電界効果トランジスタを構成する場合の動作について説明する。この場合に、ソース−ドレイン間には、ドレイン側が正となるバイアスが与えられる。このとき、第１および第２III-Ｖ族窒化物半導体層の界面のＰＮ接合部には、逆方向電圧が印加されることになるから、これにより、ソース−ドレイン間は遮断状態となる。この状態から、ゲート電極に対して、第２III-Ｖ族窒化物半導体層に対して正となるバイアス電圧を印加すると、第２III-Ｖ族窒化物半導体層においてゲート電極に対向する壁面付近の領域（チャネル領域）に電子が誘起され、反転チャネルが形成される。この反転チャネルを介して、第１および第３III-Ｖ族窒化物半導体層間が導通し、したがって、ソース−ドレイン間が導通することになる。こうして、ゲート電極に適切なバイアスを与えたときにソース−ドレイン間が導通する一方で、ゲート電極にバイアスを与えないときにはソース−ドレイン間が遮断状態となる。つまり、ノーマリオフ動作が実現される。第１および第３III-Ｖ族窒化物半導体層をＰ型とし、第２III-Ｖ族窒化物半導体層をＮ型としてＰチャネル型電界効果トランジスタを構成する場合は、バイアス電圧の極性が逆となるが、前述の場合と類似の動作となる。
請求項２記載の発明は、前記窒化物半導体積層構造部が、前記第１導電型の第４III-Ｖ族窒化物半導体層（９）を、前記基板と前記第１III-Ｖ族窒化物半導体層との間に有しており、前記引き出し部が、前記第４III-Ｖ族窒化物半導体層の延長部（１０）である、請求項１記載のＭＩＳ型電界効果トランジスタである。前記第４III−Ｖ族窒化物半導体層は、前記第１III−Ｖ族窒化物半導体層に接触して設けられていることが好ましい。
この構成によれば、第１III-Ｖ族窒化物半導体層に接触して形成された第４III-Ｖ族窒化物半導体層にドレイン電極が接続されているので、この第４III-Ｖ族窒化物半導体層を介して、第１III-Ｖ族窒化物半導体層にドレイン電極を電気的に接続することができる。そして、窒化物半導体積層構造部が絶縁性基板上に設けられる場合であっても、ドレイン電極と第１III-Ｖ族窒化物半導体層との間の電気的接続を、第４III-Ｖ族窒化物半導体層を介して達成することができる。
請求項３記載の発明は、前記第４III-Ｖ族窒化物半導体層は、Ａｌを含有するIII-Ｖ族窒化物半導体層である、請求項２記載のＭＩＳ型電界効果トランジスタである。Ａｌを含有する第４III-Ｖ族窒化物半導体層は、耐圧の向上および低抵抗化に寄与する。
請求項４記載の発明は、前記窒化物半導体積層構造部が、前記基板と前記第４III-Ｖ族窒化物半導体層との間に形成された真性半導体層（アンドープ）である第５III-Ｖ族窒化物半導体層（８）をさらに含む、請求項２または３記載のＭＩＳ型電界効果トランジスタである。
この構成では、第４III-Ｖ族窒化物半導体層と、真性半導体層からなる第５III-Ｖ族窒化物半導体層とが、積層関係で配置される。これらの第４および第５III−Ｖ族窒化物半導体層の境界部付近では、第５III-Ｖ族窒化物半導体層内に、高濃度の二次元電子ガス（２８）が形成される。この二次元電子ガスを利用することにより、第１III-Ｖ族窒化物半導体層からドレイン電極に至る部分の抵抗値を低減することができ、より一層の低抵抗化を図ることができる。とくに、第４III−Ｖ族窒化物半導体層を利用して、窒化物半導体積層構造部の横方向にドレインを引き出す構造であるにも拘わらず、第１III−Ｖ族窒化物半導体層の広い範囲に、前記二次元電子ガスとの間に流れる電流を分散させることができる。これにより、電流の集中を抑制することができ、デバイスの低抵抗化が実現される。
請求項５記載の発明は、前記第５III-Ｖ族窒化物半導体層が、Ｍｇ、ＣまたはＦｅがドーピングされた層である、請求項４記載のＭＩＳ型電界効果トランジスタである。窒化物半導体は、その形成（エピタキシャル成長）時に、若干Ｎ型となる傾向があるので、これを打ち消すために、Ｍｇ、ＣまたはＦｅをＰ型ドーパントとしてドーピングすることにより、第５III-Ｖ族窒化物半導体層を真性半導体層とすることができる。
請求項６記載の発明は、前記引き出し部が、前記第１III-Ｖ族窒化物半導体層の延長部（１１，５９）である、請求項１記載のＭＩＳ型電界効果トランジスタである。この構成によっても、基板上に縦型のＭＩＳ型電界効果トランジスタを形成でき、かつ、基板上でドレイン電極をとることができる。したがって、絶縁性基板上であっても、縦型のＭＩＳ型電界効果トランジスタを形成できる。
請求項７記載の発明は、前記基板が絶縁性基板である、請求項１〜６のいずれか一項に記載のＭＩＳ型電界効果トランジスタである。前述のとおり、この発明の構成によれば、絶縁性基板を用いながらも、縦型のＭＩＳ型電界効果トランジスタを構成できる。
請求項８記載の発明は、前記第３III-Ｖ族窒化物半導体層から、前記第２III-Ｖ族窒化物半導体層を貫通して、前記第１III-Ｖ族窒化物半導体層に達するトレンチ(１６)が形成されており、このトレンチの側壁が前記壁面を形成している、請求項１〜７のいずれか一項に記載のＭＩＳ型電界効果トランジスタである。この構成により、窒化物半導体積層構造部にトレンチを形成することによって、チャネル領域を提供する第２III-Ｖ族窒化物半導体層の壁面を露出させることができる。
前記トレンチは、断面Ｖ字形のトレンチであってもよく、断面Ｕ字形のトレンチであってもよく、断面矩形のトレンチであってもよい。また、底部に平坦面を有するＶ型のトレンチ（逆台形形状の溝）であってもよいし、台形の断面形状を有するトレンチであってもよい。
請求項９記載の発明は、前記ソース電極は、前記第２III-Ｖ族窒化物半導体層および前記第３III-Ｖ族窒化物半導体層の両方に接触するように設けられている、請求項１〜８のいずれか一項に記載のＭＩＳ型電界効果トランジスタである。
この構成によれば、ソース電極が第２および第３III-Ｖ族窒化物半導体層の両方に接触しているので、第３III-Ｖ族窒化物半導体層に対するソース電極の接続が確保されると同時に、第２III-Ｖ族窒化物半導体層をソースと同電位に固定することができる。したがって、ソース電位を基準としてゲート電極にバイアスを与えることにより、第２III-Ｖ族窒化物半導体層の前記壁面に対向する部分（チャネル領域）に反転チャネルを形成することができる。
たとえば、窒化物半導体積層構造部の前記壁面とは別の位置にソース電極埋め込み用のトレンチ（２４）を形成し、このトレンチにソース電極を埋め込むようにすればよい。この場合に、ソース電極用トレンチは、第３III-Ｖ族窒化物半導体層から第２III-Ｖ族窒化物半導体層に達する深さに形成すればよい。
請求項１０に記載されているように、前記第１、第２および第３III-Ｖ族窒化物半導体層は、Ｃ面（０００１）を主面として積層されていてもよい。
また、請求項１１に記載されているように、前記第１、第２および第３III-Ｖ族窒化物半導体層は、無極性面（ｍ面（１０-１０）もしくはａ面（１１-２０））またはセミポーラ面（（１０-１-１）、（１０-１-３）、（１１-２２）など）を主面として積層されていてもよい。
さらにまた、請求項１２に記載されているように、前記ゲート絶縁膜が形成される前記第１、第２および第３III-Ｖ族窒化物半導体層の壁面が、無極性面（ｍ面（１０-１０）もしくはａ面（１１-２０））またはセミポーラ面（（１０-１-１）、（１０-１-３）、（１１-２２）など）であることが好ましい。
請求項１３記載の発明は、前記基板が、基板表面に沿う方向に転位密度の高い領域と転位密度が少ない領域とを有する基板であり、前記ゲート電極が、転位密度の低い領域から成長された領域に対向するように配置されている、請求項１〜１２のいずれか一項に記載のＭＩＳ型電界効果トランジスタである。
たとえば、特許文献２に記載されているような横方向選択エピタキシャル成長（ＥＬＯ：エピタキシャル ラテラル オーバーグロース）によって形成されたエピタキシャル成長層を有する基板には、そのエピタキシャル成長層には、転位密度の低い領域（無転位領域）と転位密度の高い領域とが存在している。この場合、転位密度の低い領域から成長された領域に前記第２III-Ｖ族窒化物半導体層のチャネル領域（前記壁面に対向する領域）が位置するようにすれば、チャネル領域の転位密度が低くなるので、リーク電流を抑制することができる。
また、請求項１４に記載されているように、前記ゲート絶縁膜は、窒化物または酸化物であってもよい。とくに、請求項１５に記載されているように、前記ゲート絶縁膜が、窒化シリコンまたは酸化シリコンからなることが好ましい。
また、請求項１６に記載されているように、前記ゲート電極を構成する導電性材料は、Ａｌ、ＡｕおよびＰｔのうちの少なくともいずれか一種を含む単体金属または合金からなるものであることが好ましい。また、請求項１７に記載されているように、前記ゲート電極を構成する導電性材料は、ポリシリコンを含むものであってもよい。
一方、請求項１８に記載されているように、前記ソース電極またはドレイン電極は、少なくともＡｌを含む材料からなることが好ましい。より具体的には、請求項１９に記載されているように、前記ソース電極またはドレイン電極は、少なくともＴｉおよびＡｌを含む合金材料からなることが好ましい。これにより、ソース電極またはドレイン電極に対して、配線のためのコンタクトを良好にとることができる。また、請求項２０に記載されているように、前記ソース電極またはドレイン電極を構成する材料は、ＭｏもしくはＭｏ化合物、ＴｉもしくはＴｉ化合物、またはＷもしくはＷ化合物を含むものであってもよい。
請求項２１記載の発明は、基板（１）上に第１導電型の第１III-Ｖ族窒化物半導体層（５，５５）、この第１III-Ｖ族窒化物半導体層に積層される第２導電型の第２III-Ｖ族窒化物半導体層（６）、およびこの第２III-Ｖ族窒化物半導体層に積層される前記第１導電型の第３III-Ｖ族窒化物半導体層（７，５７）を含む複数のIII-Ｖ族窒化物半導体層を積層して窒化物半導体積層構造部（２）を形成する工程と、前記第１、第２および第３III-Ｖ族窒化物半導体層に跨る壁面（１７）を形成する壁面形成工程と、前記窒化物半導体積層構造部の少なくとも前記第２および第３III-Ｖ族窒化物半導体層をエッチングすることにより、前記窒化物半導体積層構造部を整形するとともに、この整形された窒化物半導体積層構造部から前記基板に平行な方向に引き出された引き出し部（１０）を、前記第２III-Ｖ族窒化物半導体層と基板との間に配置された前記第１導電型のIII−Ｖ族窒化物半導体層（９，５）に形成する工程と、前記壁面に、前記第１、第２および第３III-Ｖ族窒化物半導体層に跨るようにゲート絶縁膜（１９）を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜を挟んで前記第２III-Ｖ族窒化物半導体層に対向するように、導電性材料からなるゲート電極（２０）を形成する工程と、前記引き出し部に接触するようにドレイン電極（１５）を形成する工程と、前記第３III-Ｖ族窒化物半導体層に電気的に接続されるようにソース電極（２５）を形成する工程とを含む、ＭＩＳ型電界効果トランジスタの製造方法である。この方法により、請求項１に記載されている構造のＭＩＳ型電界効果トランジスタを製造することができる。
請求項２２記載の発明は、前記窒化物半導体積層構造部が、前記第１導電型の第４III-Ｖ族窒化物半導体層（９）を、前記基板と前記第１III-Ｖ族窒化物半導体層との間に有しており、前記引き出し部が、前記第４III-Ｖ族窒化物半導体層の延長部である、請求項２１記載のＭＩＳ型電界効果トランジスタの製造方法である。この方法により、請求項２に記載されているＭＩＳ型電界効果トランジスタを作製することができる。
請求項２３記載の発明は、前記第４III-Ｖ族窒化物半導体層は、Ａｌを含有するIII-Ｖ族窒化物半導体層である、請求項２２記載のＭＩＳ型電界効果トランジスタの製造方法である。この方法により請求項３に記載されているＭＩＳ型電界効果トランジスタを作製することができる。
請求項２４記載の発明は、前記窒化物半導体積層構造部が、前記基板と前記第４III-Ｖ族窒化物半導体層との間に形成された真性半導体層である第５III-Ｖ族窒化物半導体層（８）をさらに含む、請求項２２または２３記載のＭＩＳ型電界効果トランジスタの製造方法である。この方法により、請求項４に記載されているＭＩＳ型電界効果トランジスタを作製することができる。
請求項２５記載の発明は、前記引き出し部が、前記第１III-Ｖ族窒化物半導体層の延長部である、請求項２１記載のＭＩＳ型電界効果トランジスタの製造方法である。この方法により、請求項６記載のＭＩＳ型電界効果トランジスタを作製できる。
請求項２６記載の発明は、前記基板が絶縁性基板である、請求項２１〜２５のいずれか一項に記載のＭＩＳ型電界効果トランジスタの製造方法である。この方法により、請求項７に記載されているＭＩＳ型電界効果トランジスタを作製できる。
請求項２７記載の発明は、前記壁面形成工程は、前記第３III-Ｖ族窒化物半導体層から、前記第２III-Ｖ族窒化物半導体層を貫通して、前記第１III-Ｖ族窒化物半導体層に達するトレンチ（１６）を形成するトレンチ形成工程を含み、このトレンチの側壁が前記壁面とされる、請求項２１〜２６のいずれか一項に記載のＭＩＳ型電界効果トランジスタの製造方法である。この方法により、請求項８に記載されている構成のＭＩＳ型電界効果トランジスタを製造することができる。
前記トレンチ形成工程は、ドライエッチング工程と、このドライエッチング工程によって生じたダメージ層を除去するウェットエッチング工程とを含むことが好ましい。前記ウェットエッチング工程は、塩基性溶液をエッチング液として用いるウェットエッチング工程を含むことが好ましい。塩基性溶液としては、ＫＯＨ（水酸化カリウム）およびＮＨ4ＯＨ（アンモニア水）などを用いることができる。
前記第１III-Ｖ族窒化物半導体層は、第２III-Ｖ族窒化物半導体層よりもバンドギャップが大きくなっていてもよい。この構成では、第１III-Ｖ族窒化物半導体層のバンドギャップが大きくなっているため、耐圧をさらに向上することができる。より具体的には、前記第１III-Ｖ族窒化物半導体層が、Ａｌを含むものであることが好ましい。さらに、具体的には、前記第１III-Ｖ族窒化物半導体層が、５重量％以上のＡｌを含むものであることが好ましい。
同様に、前記第３III-Ｖ族窒化物半導体層は、第２III-Ｖ族窒化物半導体層よりもバンドギャップが大きくなっているものであってもよい。この構成により、第３III-Ｖ族窒化物半導体層のバンドギャップが大きくされているので、耐圧の向上を図ることができる。具体的には、前記第３III-Ｖ族窒化物半導体層は、Ａｌを含むものであることが好ましい。さらに、具体的には、前記第３III-Ｖ族窒化物半導体層は、５重量％以上のＡｌを含むものであることが好ましい。
特に、第１および第３III-Ｖ族窒化物半導体層の両方のバンドギャップが第２III-Ｖ族窒化物半導体層のバンドギャップよりも大きくなるようにしてダブルヘテロ接合を形成することにより、より効果的に耐圧の向上を図ることができる。
また、前記ゲート絶縁膜は、Ａｌを含むIII-Ｖ族窒化物真性半導体ゲート層（５１：好ましくはＩｎを含まないもの）を有する構成としてもよい。このIII-Ｖ族窒化物真性半導体ゲート層は第１〜第３III−Ｖ族窒化物半導体層の壁面との間に良好な界面を形成する。したがって、酸化膜等の絶縁膜を第１〜第３III-Ｖ族窒化物半導体層の壁面に接触形成する場合とは異なり、不安定な界面に起因して、チャネル領域のキャリア移動度が低下したり、デバイスの信頼性が低下したりするといった不具合を抑制または回避することができる。前記Ａｌを含むIII-Ｖ族窒化物真性半導体層は、前記壁面からの再成長によって形成することができる。
前記ゲート絶縁膜は、さらに、前記Ａｌを含むIII-Ｖ族窒化物真性半導体ゲート層に積層された別の絶縁膜（５２）を含むことが好ましい。この場合に、当該別の絶縁膜は、III-Ｖ族窒化物真性半導体ゲート層に対して、前記壁面とは反対側に積層されていることが好ましい。この構成により、ゲートリーク電流を低減することができる。Ａｌを含むIII-Ｖ族窒化物真性半導体ゲート層は、Ａｌ組成が少ない場合に、絶縁性が不足する場合がある。このような場合に、別の絶縁膜によってＡｌを含むIII-Ｖ族窒化物真性半導体ゲート層の絶縁性不足を補うことが好ましい。前記Ａｌを含むIII-Ｖ族窒化物真性半導体ゲート層におけるＡｌ組成は、５０〜１００重量％（５０重量％以上１００重量％未満）であることが好ましい。これにより、必要な絶縁性を確保できる。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の第１の実施形態に係るＭＩＳ型電界効果トランジスタの構造を説明するための図解的な断面図である。この電界効果トランジスタは、絶縁性基板であるサファイア基板１と、このサファイア基板１上に成長させられたＧａＮ化合物半導体層からなる窒化物半導体積層構造部２とを備えている。窒化物半導体積層構造部２は、Ｎ型ＧａＮ層５（ドレイン層）と、このＮ型ＧａＮ層５の上に積層されたＰ型ＧａＮ層６と、このＰ型ＧａＮ層６の上に積層されたＮ型ＧａＮ層７（ソース層）とを備えている。さらに、窒化物半導体積層構造部２は、サファイア基板１に接触して形成された真性（アンドープ）ＧａＮ層８と、この真性ＧａＮ層８の上に積層されたＮ型ＡｌＧａＮ層９とを備えており、このＮ型ＡｌＧａＮ層９の上に前記Ｎ型ＧａＮ層５が積層されている。
窒化物半導体積層構造部２は、断面がほぼ矩形となるようにＮ型ＧａＮ層７からＮ型ＡｌＧａＮ層９が露出する深さまでエッチングされている。そして、Ｎ型ＡｌＧａＮ層９は、窒化物半導体積層構造部２の両側から、サファイア基板１の表面に沿う横方向に引き出された引き出し部１０を有している。この引き出し部１０の表面にドレイン電極１５が接触して形成されている。すなわち、窒化物半導体積層構造部２から横方向に引き出された引き出し部１０は、この実施形態では、Ｎ型ＡｌＧａＮ層９の延長部で構成されている。
一方、窒化物半導体積層構造部２の幅方向中間付近には、Ｎ型ＧａＮ層７からＰ型ＧａＮ層６を貫通してＮ型ＧａＮ層５の途中部に至る深さのトレンチ１６が形成されている。この実施形態では、トレンチ１６は、断面Ｖ字形に形成されており、その傾斜した側面は、Ｎ型ＧａＮ層５、Ｐ型ＧａＮ層６およびＮ型ＧａＮ層７に跨がる壁面１７を形成している。この壁面１７の全域を覆い、さらに、Ｎ型ＧａＮ層７の上面においてトレンチ１６の縁部に至る領域に、ゲート絶縁膜１９が形成されている。さらに、このゲート絶縁膜１９上には、ゲート電極２０が形成されている。すなわち、ゲート電極２０は、ゲート絶縁膜１９を介して前記壁面１７、すなわちＮ型ＧａＮ層５、Ｐ型ＧａＮ層６およびＮ型ＧａＮ層７に対向しており、さらに、Ｎ型ＧａＮ層７の上面においてトレンチ１６の縁部付近にまで延びて形成されている。
Ｐ型ＧａＮ層６において前記壁面１７付近の領域は、ゲート電極２０に対向したチャネル領域２１である。このチャネル領域２１には、ゲート電極２０に適切なバイアス電圧が与えられることにより、Ｎ型ＧａＮ層５，７間を電気的に導通させる反転チャネルが形成される。
窒化物半導体積層構造部２には、前記トレンチ１６とは別の場所に、ソース電極用トレンチ２４が形成されている。この実施形態では、トレンチ１６の両側に、一対のソース電極用トレンチ２４が形成されている。ソース電極用トレンチ２４は、Ｎ型ＧａＮ層７の表面からＰ型ＧａＮ層６に至る深さにまで形成されている。このソース電極用トレンチ２４にソース電極２５が埋め込まれている。したがって、ソース電極２５は、Ｎ型ＧａＮ層７およびＰ型ＧａＮ層６の両方に電気的に接続されることになる。
真性ＧａＮ層８とＮ型ＡｌＧａＮ層９との界面付近において真性ＧａＮ層８内には、ピエゾ効果によって、二次元電子ガス２８が生じている。
真性ＧａＮ層８は、サファイア基板１上に、いわゆる選択横方向エピタキシャル成長（ＥＬＯ）によって形成されており、基板表面に沿う水平方向に転位密度の高い領域と転位密度の少ない領域（無転位領域）とを有している。そして、トレンチ１６は、転位密度の少ない領域（無転位領域）が、チャネル領域２１の直下に位置するように、その形成位置が選択されている。真性ＧａＮ層８は、その主面（サファイア基板１に平行な表面）が、たとえばＣ面（０００１）となるようにサファイア基板１上に成長させられる。この場合、真性ＧａＮ層８上にエピタキシャル成長によって積層されるＮ型ＡｌＧａＮ層９、Ｎ型ＧａＮ層５、Ｐ型ＧａＮ層６およびＮ型ＧａＮ層７は、やはりＣ面（０００１）を主面として積層されることになる。また、断面Ｖ字形のトレンチ１６の壁面は、たとえば、無極性面（ｍ面（１０-１０）もしくはａ面（１１-２０））、またはセミポーラ面（（１０-１-１）、（１０-１-３）、（１１-２２）など）となる。
真性ＧａＮ層８は、その主面が無極性面（ｍ面（１０-１０）もしくはａ面（１１-２０））、またはセミポーラ面（（１０-１-１）、（１０-１-３）、（１１-２２）など）となるようにサファイア基板１上に成長させられてもよい。この場合には、それに応じて、Ｎ型ＡｌＧａＮ層９、Ｎ型ＧａＮ層５、Ｐ型ＧａＮ層６およびＮ型ＧａＮ層７は、対応する結晶面を主面として積層されることになる。
ゲート絶縁膜１９は、たとえば窒化物または酸化物で構成することができる。より具体的には、ゲート絶縁膜を窒化シリコン（ＳｉxＮy）または酸化シリコンで構成すれば、Ｐ型ＧａＮ層６との界面の電荷を低減することができ、チャネル領域２１におけるキャリア移動度を向上することができる。すなわち、チャネル抵抗を低減することができる。
ゲート電極２０は、Ｎｉ−Ａｕ合金、Ｎｉ−Ｔｉ−Ａｕ合金、Ｐｄ−Ａｕ合金、Ｐｄ−Ｔｉ−Ａｕ合金、Ｐｄ−Ｐｔ−Ａｕ合金、Ｐｔ、Ａｌ、ポリシリコンなどの導電性材料で構成される。
ドレイン電極１５は、少なくともＡｌを含む金属で構成することが好ましく、たとえばＴｉ−Ａｌ合金で構成することができる。ソース電極２５も同様に、Ａｌを含む金属で構成することが好ましく、たとえばＴｉ−Ａｌ合金で構成することができる。Ａｌを含む金属でドレイン電極１５およびソース電極２５を構成しておくことにより、配線層（図示せず）との良好なコンタクトをとることができる。その他、ドレイン電極１５およびソース電極２５は、ＭｏもしくはＭｏ化合物（たとえば、モリブデンシリサイド）、ＴｉもしくはＴｉ化合物（たとえば、チタンシリサイド）、またはＷもしくはＷ化合物（たとえば、タングステンシリサイド）で構成してもよい。
次に、上記のＭＩＳ型電界効果トランジスタの動作について説明する。
ソース電極２５とドレイン電極１５との間には、ドレイン電極１５側が正となるバイアス電圧が与えられる。これにより、Ｎ型ＧａＮ層５とＰ型ＧａＮ層６との界面のＰＮ接合には逆方向電圧が与えられ、その結果、Ｎ型ＧａＮ層５，７の間、すなわち、ソース−ドレイン間は、遮断状態となる。この状態で、ソース電極２５とゲート電極２０との間に、ゲート電極２０側が正となる所定の電圧を与えると、Ｐ型ＧａＮ層６に対するバイアスがゲート電極２０に与えられる。これにより、Ｐ型ＧａＮ層６のチャネル領域２１には、電子が誘起されて、反転チャネルが形成される。この反転チャネルを介して、Ｎ型ＧａＮ層５，７間が導通する。こうして、ソース−ドレイン間が導通することになる。すなわち、ゲート電極２０に所定のバイアスを与えたときにソース−ドレイン間が導通し、ゲート電極２０にバイアスを与えないときにはソース−ドレイン間が遮断状態となる。このようにして、ノーマリオフ動作が可能となる。
チャネル領域２１に反転チャネルが形成されているとき、ソース電極２５から供給される電子は、Ｎ型ＧａＮ層７から、チャネル領域２１を通って、Ｎ型ＧａＮ層５に流れ込み、二次元電子ガス２８を経由して、ドレイン電極１５へと向かう。二次元電子ガス２８は、真性ＧａＮ層８とＮ型ＡｌＧａＮ層９との界面に広く分布しているため、チャネル領域２１からＮ型ＧａＮ層５に流れ込んだ電子は、Ｎ型ＧａＮ層５の広い範囲を通って二次元電子ガス２８へと流れ込む。このようにして、ドレイン電極１５を窒化物半導体積層構造部２の横方向に取り出す構造であるにも拘わらず、電流の集中を緩和することができ、オン抵抗を抑制できる。
図２Ａ〜２Ｅは、図１のＭＩＳ型電界効果トランジスタの製造方法を工程順に示す図解的な断面図である。
まず、サファイア基板１の上に、横方向選択エピタキシャル成長法（特許文献２参照）により、真性ＧａＮ層８が形成される。そして、この真性ＧａＮ層８の上に、エピタキシャル成長によって、順に、Ｎ型ＡｌＧａＮ層９、Ｎ型ＧａＮ層５、Ｐ型ＧａＮ層６およびＮ型ＧａＮ層７が成長させられる。こうして、サファイア基板１上に、窒化物半導体積層構造部２が形成される（図２Ａ参照）。
なお、サファイア基板１に横方向選択エピタキシャル成長によって真性ＧａＮ層８を形成したものを「基板」とみなして、この真性ＧａＮ層８よりも上に積層されるIII−Ｖ族窒化物半導体層によって「窒化物半導体積層構造部」が構成されるものと考えてもよい。また、サファイア基板（ベア基板）上に予め横方向選択エピタキシャル成長法によってＧａＮ層を形成したものをサファイア基板１として用い、このようなサファイア基板１上に通常のエピタキシャル成長によって真性ＧａＮ層８を形成するようにしてもよい。この場合でも、真性ＧａＮ層８は、その下地層からの転位を受け継ぐので、転位密度の高い領域と転位密度の低い領域（無転位領域）とを有することになる。
真性ＧａＮ層８を形成するときには、意図的に不純物をドーピングしなくてもよいし、Ｐ型ドーパントとしてのＭｇ、ＣまたはＦｅをドーピングしながら、エピタキシャル成長を行ってもよい。これは、Ｐ型ドーパントを添加することなくＧａＮ層をエピタキシャル成長させると、若干Ｎ型となるので、これを補正するためである。Ｐ型ＧａＮ層６をエピタキシャル成長させるときに添加するＰ型のドーパントとしてもＭｇ、ＣまたはＦｅを用いればよい。
Ｎ型ＡｌＧａＮ層９、Ｎ型ＧａＮ層５，７をエピタキシャル成長させるときのＮ型ドーパントとしては、たとえばＳｉを用いればよい。
窒化物半導体積層構造部２が形成された後には、図２Ｂに示すように、窒化物半導体積層構造部２がストライプ状にエッチングされる。すなわち、Ｎ型ＧａＮ層７から、Ｐ型ＧａＮ層６、Ｎ型ＧａＮ層５を貫通して、Ｎ型ＡｌＧａＮ層９の層厚中間部に至る断面矩形の溝３０がエッチングによって形成される。これにより、サファイア基板１上に、複数本の窒化物半導体積層構造部２がストライプ状に整形されるとともに、Ｎ型ＧａＮ層９の延長部からなる引き出し部１０が同時に形成される。そして、整形された各窒化物半導体積層構造部２の両側辺に沿って、それぞれ一対のソース電極用トレンチ２４が形成される。このソース電極用トレンチ２４は、前述のとおり、Ｎ型ＧａＮ層７からＰ型ＧａＮ層６に達する断面矩形の溝部である。
ソース電極用トレンチ２４の形成は、たとえば、プラズマを用いたドライエッチング（異方性エッチング）によって行うことができる。さらに、その後、必要に応じて、ドライエッチングによってダメージを受けたトレンチ内壁面を改善するためのウェットエッチング処理を行ってもよい。これにより、ソース電極２５のコンタクト抵抗を低減できる。ウェットエッチングには、ＫＯＨ（水酸化カリウム）やＮＨ4ＯＨ（アンモニア水）などの塩基性溶液を用いることが好ましい。
こうして、ソース電極用トレンチ２４が形成された後に、ドレイン電極１５およびソース電極２５がそれぞれ形成されることにより、図２Ｂの状態となる。ドレイン電極１５は、溝３０の底面、すなわち、引き出し部１０（Ｎ型ＡｌＧａＮ層９の延長部）の表面に接触するように形成される。
次に、図２Ｃに示すように、各窒化物半導体積層構造部２の幅方向中間部付近に、断面Ｖ字形のトレンチ１６が、窒化物半導体積層構造部２の長手方向に沿って形成される。トレンチ１６の形成位置は、その側壁からＰ型ＧａＮ層６の無転位領域が露出して壁面１７を形成するように定められる。このトレンチ１６の形成は、プラズマを用いたドライエッチング（異方性エッチング）によって、Ｎ型ＧａＮ層７からＰ型ＧａＮ層６を貫通してＮ型ＧａＮ層５に至るＶ字形のトレンチ１６を形成する工程と、ドライエッチングによってダメージを受けた露出面を改善するためのウェットエッチング工程とを含む。すなわち、ドライエッチングによってダメージを受けた壁面１７に対して、ウェットエッチング処理を施すことにより、ダメージを受けた表層を除去した新たな壁面１７が現れることになる。
ウェットエッチングには、ＫＯＨ（水酸化カリウム）やＮＨ4ＯＨ（アンモニア水）などの塩基性溶液を用いることが好ましい。これにより、ダメージの少ない壁面１７を得ることができる。壁面１７のダメージを低減しておくことにより、チャネル領域２１の結晶状態を良好に保つことができ、また、壁面１７とゲート絶縁膜１９との界面を良好な界面とすることができるので、界面準位を低減することができる。これにより、チャネル抵抗を低減することができるとともに、リーク電流を抑制することができる。
次に、図２Ｄに示すとおり、Ｖ字形のトレンチ１６の壁面１７を覆うとともに、トレンチ１６の縁部を覆うゲート絶縁膜１９が形成される。ゲート絶縁膜１９の形成には、ＥＣＲ（Electron Cyclotron Resonance：電子サイクロトロン共鳴）スパッタ法を適用することが好ましい。
その後、図２Ｅに示すように、ゲート電極２０およびが形成されることにより、図１に示す構造のＭＩＳ型電界効果トランジスタを得ることができる。
サファイア基板１上にストライプ上に形成された複数の窒化物半導体積層構造部２は、それぞれ単位セルを形成している。複数の窒化物半導体積層構造部２のドレイン電極１５、ゲート電極２０およびソース電極２５は、それぞれ、図示しない位置で共通接続されている。ドレイン電極１５は、隣接する窒化物半導体積層構造部２間で共有することができる。
以上のように、この実施形態によれば、Ｎ型ＧａＮ層５、Ｐ型ＧａＮ層６およびＮ型ＧａＮ層７を積層した縦型のトランジスタ構造を採用することにより、ノーマリオフ動作が可能で、大電流を流すことができ、かつ、高耐圧の電界効果トランジスタを実現することができる。また、サファイア基板１上に真性ＧａＮ層８およびＮ型ＡｌＧａＮ層９を積層し、Ｎ型ＡｌＧａＮ層９の引き出し部１０にドレイン電極１５を接触形成した構造であるので、Ｎ型ＧａＮ層５に流れ込んだ電子は、このＮ型ＧａＮ層５の広い範囲を通って二次元電子ガス２８へと流れ込み、窒化物半導体積層構造部２の側方に設けられたドレイン電極１５に向かって移動する。これにより、ドレイン電極１５を横方向に取り出す構造を採用しながら、大電流の集中を緩和でき、したがって、オン抵抗を効果的に低減することができる。しかも、絶縁性のサファイア基板１を用いながらも、縦型の電界効果トランジスタを構成でき、かつ、電流の集中を緩和することができる。
図３は、この発明の第２の実施形態に係るＭＩＳ型電界効果トランジスタの構成を説明するための図解的な断面図である。この図３において、前述の図１に示された各部に相当する部分には、図１の場合と同一の参照符号を付して示す。この実施形態では、窒化物半導体積層構造部２の両側のエッチングは、Ｎ型ＧａＮ層５の層厚中間部で停止されている。これにより、Ｎ型ＧａＮ層５は、窒化物半導体積層構造部２の横方向にサファイア基板１の表面に沿って引き出された引き出し部１１を有している。すなわち、この引き出し部１１は、Ｎ型ＧａＮ層５の延長部で構成されている。この引き出し部１１の上面に、ドレイン電極１５が接触して形成されている。
この構成によっても、前述の第１の実施形態と同様な動作が可能であり、第１の実施形態と同様な効果を得ることができる。この実施形態のＭＩＳ型電界効果トランジスタを製造するには、図２Ａ〜図２Ｅの工程において、断面矩形の溝３０を形成するためのエッチング（図２Ｂ）をＮ型ＧａＮ層５の層厚途中部で停止すればよい。
なお、この実施形態の構成の場合には、Ｎ型ＡｌＧａＮ層９を省いて、Ｎ型ＧａＮ層５を真性ＧａＮ層８に接触させて形成するようにしてもよい。
図４は、この発明の第３の実施形態に係るＭＩＳ型電界効果トランジスタの構成を説明するための図解的な断面図である。この図４において、前述の図１に示された各部に相当する部分には、図１の場合と同一の参照符号を付して示す。この実施形態では、トレンチ１６の壁面１７から再成長（エピタキシャル成長）させたＡｌＧａＮ再成長層５１と、このＡｌＧａＮ再成長層５１の表面に積層して形成された絶縁膜５２とによって、ゲート絶縁膜５０が形成されている。このゲート絶縁膜５０は、前述の実施形態におけるゲート絶縁膜１９と同様に、トレンチ１６の壁面１７を覆い、さらに、Ｎ型ＧａＮ層７の上面においてトレンチ１６の縁部に至る領域にわたって形成されている。
ＡｌＧａＮ再成長層５１は、ドライエッチングによってトレンチ１６を形成し、ウェットエッチング処理によって壁面１７を整えた後に、ＧａＮ結晶表面である壁面１７からエピタキシャル成長させられる。このＡｌＧａＮ再成長層５１のアルミニウム組成は、５０％以上１００％未満とされる。ＡｌＧａＮ再成長層５１には、Ｉｎは含まれていないことが好ましい。また、ＡｌＧａＮ再成長層５１が形成される壁面１７は、無極性面（ｍ面（１０-１０）もしくはａ面（１１-２０））またはセミポーラ面（（１０-１-１）、（１０-１-３）、（１１-２２）など）であることが好ましい。
ＡｌＧａＮ再成長層５１に積層される絶縁膜５２は、たとえば窒化物または酸化物とすることができる。この絶縁膜５２は、ゲート絶縁膜５０の全体としての絶縁性を向上し、これにより、ゲートリーク電流の抑制に寄与している。ＡｌＧａＮ再成長層５１の絶縁性が十分であれば、絶縁膜５２は省かれてもよい。
この実施形態の構成によれば、ゲート絶縁膜５０と壁面１７との界面は、ＧａＮ結晶とＡｌＧａＮ結晶との接合面となっているので、安定した界面となっており、これにより、界面電荷を減少させることができる。これにより、チャネル領域２１の移動度を向上でき、また、リーク電流を抑制することができる結果、デバイスの信頼性を向上することができる。
図５は、この発明の第４の実施形態に係るＭＩＳ型電界効果トランジスタの構成を説明するための図解的な断面図である。この図５において、前述の図１に示された各部に相当する部分には、図１の場合と同一の参照符号を付して示す。この実施形態では、前述の実施形態におけるＮ型ＧａＮ層５に代えて、Ｎ型ＡｌＧａＮ層５５が適用されており、さらに、Ｎ型ＧａＮ層７に代えてＮ型ＡｌＧａＮ層５７が用いられている。また、Ｎ型ＡｌＧａＮ層９が省かれている。すなわち、真性ＧａＮ層８の表面に、Ｎ型ＡｌＧａＮ層５５がエピタキシャル成長によって形成されており、さらに、Ｎ型ＡｌＧａＮ層５５上にＰ型ＧａＮ層６が同じくエピタキシャル成長によって形成されており、そして、Ｐ型ＧａＮ層６の表面に、Ｎ型ＡｌＧａＮ層５７がやはりエピタキシャル成長によって形成されている。
Ｎ型ＡｌＧａＮ層５５には、窒化物半導体積層構造部２の横方向に引き出された引き出し部５９が形成されている。この引き出し部５９の上面にドレイン電極１５が接触して形成されている。
トレンチ１６は、Ｎ型ＡｌＧａＮ層５７からＰ型ＧａＮ層６を貫通してＮ型ＡｌＧａＮ層５５に至る深さに形成されており、この実施形態では断面Ｖ字形に形成されている。このトレンチ１６の壁面１７に、前述の第１の実施形態の場合と同じく、ゲート絶縁膜１９およびゲート電極２０が積層形成されている。
そして、Ｎ型ＡｌＧａＮ層５７からＰ型ＧａＮ層６に達するソース電極用トレンチ２４が前記トレンチ１６とは別の位置に形成されている。このソース電極用トレンチ２４にソース電極２５が埋め込まれている。したがって、ソース電極２５は、ソース層を形成するＮ型ＡｌＧａＮ層５７に接触するとともに、Ｐ型ＧａＮ層６にも接触して、このＰ型ＧａＮ層６の電位をソース層としてのＮ型ＡｌＧａＮ層５７の電位と等しく固定するようになっている。
こうして、Ｐ型ＧａＮ層６をＮ型ＡｌＧａＮ層５５，５７でサンドイッチしたダブルヘテロ構造が形成されている。ＡｌＧａＮ層５５，５７のバンドギャップは、ＧａＮ層６のバンドギャップよりも広いので、チャネル領域２１を構成するＰ型ＧａＮ層６のバンドギャップのみが小さくなっている。これにより、デバイスの耐圧を一層向上することができる。
この電界効果トランジスタは、図２Ａ〜２Ｅを参照して説明した方法と類似の方法によって作製することができる。すなわち、すなわち、真性ＡｌＧａＮ層８の表面に、Ｎ型ＡｌＧａＮ層５５をエピタキシャル成長させ、その上にＰ型ＧａＮ層６をエピタキシャル成長させ、さらに、Ｐ型ＧａＮ層６の上には、Ｎ型ＧａＮ層７の代わりにＮ型ＡｌＧａＮ層５７をエピタキシャル成長させればよい。窒化物半導体積層構造部２を整形するために溝３０を形成する工程（図２Ｂ参照）では、Ｎ型ＡｌＧａＮ層５５の層厚途中でエッチングを停止して、引き出し部５９を形成すればよい。
以上、この発明の４つの実施形態について説明したが、この発明はさらに他の形態で実施することもできる。たとえば、図４に示したゲート絶縁膜５０の構造は、第２実施形態（図３）および第４実施形態（図５）のゲート絶縁膜１９と置き換えて用いることができる。さらにまた、第４実施形態（図５）に示したようなＮ型ＡｌＧａＮ層５５、Ｐ型ＧａＮ層６およびＮ型ＡｌＧａＮ層５７の積層構造は、第３実施形態（図４）においても用いることができる。また、第４実施形態（図５）においては、Ｐ型ＧａＮ層６の両側にＮ型ＡｌＧａＮ層５５，５７を配置しているが、Ｐ型ＧａＮ層６の一方側に積層される層だけをＮ型ＡｌＧａＮ層としても、デバイスの耐圧を向上することができる。すなわち、図９の構成において、Ｎ型ＡｌＧａＮ層５５を用いずにＮ型ＧａＮ層５を適用してもよいし、また、Ｎ型ＡｌＧａＮ層５７を用いずにＮ型ＧａＮ層７としてもよい。
さらに、前述の実施形態では、窒化物半導体積層構造部２に断面Ｖ型のトレンチ１６が形成される例について説明したが、トレンチ１６の形状は、逆台形、Ｕ形、矩形、台形等の他の形状であってもよい。また、壁面１７は、基板に対して傾斜した傾斜面である必要はなく、また、平面である必要もない。すなわち、壁面１７は、基板に垂直な平面であってもよいし、湾曲面であってもよい。
また、前述の実施形態では、トレンチ１６の一対の壁面１７の両方にゲート絶縁膜１９およびゲート電極２０を積層して形成しているが、一方の壁面１７にだけこれらの積層構造を形成することとしてもよい。さらに、たとえば、図１において二点鎖線６０で示す位置で窒化物半導体積層構造部２をエッチングすることとし、この二点鎖線６０のいずれか一方側のみを用いてデバイスを形成するようにしてもよい。この場合、窒化物半導体積層構造部２には断面Ｖ字形のトレンチは形成されないが、Ｎ型ＧａＮ層５、Ｐ型ＧａＮ層６およびＮ型ＧａＮ層７にまたがる壁面１７は形成されることになる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
この発明の第１の実施形態に係るＭＩＳ型電界効果トランジスタの構造を説明するための図解的な断面図である。 図２Ａ〜２Ｅは、図１のＭＩＳ型電界効果トランジスタの製造方法を工程順に示す図解的な断面図である。 この発明の第２の実施形態に係るＭＩＳ型電界効果トランジスタの構成を説明するための図解的な断面図である。 この発明の第３の実施形態に係るＭＩＳ型電界効果トランジスタの構成を説明するための図解的な断面図である。 この発明の第４の実施形態に係るＭＩＳ型電界効果トランジスタの構成を説明するための図解的な断面図である。
符号の説明
１ サファイア基板
２ 窒化物半導体積層構造部
５ Ｎ型ＧａＮ層
６ Ｐ型ＧａＮ層
７ Ｎ型ＧａＮ層
８ 真正ＧａＮ層
９ Ｎ型ＡｌＧａＮ層
１０ 引き出し部
１１ 引き出し部
１５ ドレイン電極
１６ トレンチ
１７ 壁面
１９ ゲート絶縁膜
２０ ゲート電極
２１ チャネル領域
２４ ソース電極用トレンチ
２５ ソース電極
２８ 二次元電子ガス
３０ 溝
５０ ゲート絶縁膜
５１ ＡｌＧａＮ再成長層
５２ 絶縁膜
５５ Ｎ型ＡｌＧａＮ層
５７ Ｎ型ＡｌＧａＮ層
５９ 引き出し部

Claims (27)

  1. 基板と、
    第１導電型の第１III-Ｖ族窒化物半導体層、この第１III-Ｖ族窒化物半導体層に積層された第２導電型の第２III-Ｖ族窒化物半導体層、およびこの第２III-Ｖ族窒化物半導体層に積層された前記第１導電型の第３III-Ｖ族窒化物半導体層を含み、前記基板上に形成された窒化物半導体積層構造部と、
    前記第１、第２および第３III-Ｖ族窒化物半導体層に跨って形成された壁面に、これら第１、第２および第３III-Ｖ族窒化物半導体層に跨るように形成されたゲート絶縁膜と、
    このゲート絶縁膜を挟んで前記第２III-Ｖ族窒化物半導体層に対向するように形成された導電性材料からなるゲート電極と、
    前記第１III-Ｖ族窒化物半導体層に電気的に接続されているとともに、前記窒化物半導体積層構造部から前記基板に平行な方向に引き出された引き出し部と、
    この引き出し部に接触して形成されたドレイン電極と、
    前記第３III-Ｖ族窒化物半導体層に電気的に接続されたソース電極とを含む、ＭＩＳ型電界効果トランジスタ。
  2. 前記窒化物半導体積層構造部が、前記第１導電型の第４III-Ｖ族窒化物半導体層を、前記基板と前記第１III-Ｖ族窒化物半導体層との間に有しており、
    前記引き出し部が、前記第４III-Ｖ族窒化物半導体層の延長部である、請求項１記載のＭＩＳ型電界効果トランジスタ。
  3. 前記第４III-Ｖ族窒化物半導体層は、Ａｌを含有するIII-Ｖ族窒化物半導体層である、請求項２記載のＭＩＳ型電界効果トランジスタ。
  4. 前記窒化物半導体積層構造部が、前記基板と前記第４III-Ｖ族窒化物半導体層との間に形成された真性半導体層である第５III-Ｖ族窒化物半導体層をさらに含む、請求項２または３記載のＭＩＳ型電界効果トランジスタ。
  5. 前記第５III-Ｖ族窒化物半導体層が、Ｍｇ、ＣまたはＦｅがドーピングされた層である、請求項４記載のＭＩＳ型電界効果トランジスタ。
  6. 前記引き出し部が、前記第１III-Ｖ族窒化物半導体層の延長部である、請求項１記載のＭＩＳ型電界効果トランジスタ。
  7. 前記基板が絶縁性基板である、請求項１〜６のいずれか一項に記載のＭＩＳ型電界効果トランジスタ。
  8. 前記第３III-Ｖ族窒化物半導体層から、前記第２III-Ｖ族窒化物半導体層を貫通して、前記第１III-Ｖ族窒化物半導体層に達するトレンチが形成されており、このトレンチの側壁が前記壁面を形成している、請求項１〜７のいずれか一項に記載のＭＩＳ型電界効果トランジスタ。
  9. 前記ソース電極は、前記第２III-Ｖ族窒化物半導体層および前記第３III-Ｖ族窒化物半導体層の両方に接触するように設けられている、請求項１〜８のいずれか一項に記載のＭＩＳ型電界効果トランジスタ。
  10. 前記第１、第２および第３III-Ｖ族窒化物半導体層は、Ｃ面を主面として積層されている、請求項１〜９のいずれか一項に記載のＭＩＳ型電界効果トランジスタ。
  11. 前記第１、第２および第３III-Ｖ族窒化物半導体層は、無極性面またはセミポーラ面を主面として積層されている、請求項１〜９のいずれか一項に記載のＭＩＳ型電界効果トランジスタ。
  12. 前記ゲート絶縁膜が形成される前記第１、第２および第３III-Ｖ族窒化物半導体層の壁面が、無極性面またはセミポーラ面である、請求項１〜１０のいずれか一項に記載のＭＩＳ型電界効果トランジスタ。
  13. 前記基板が、基板表面に沿う方向に転位密度の高い領域と転位密度が少ない領域とを有する基板であり、前記ゲート電極が、転位密度の低い領域から成長された領域に対向するように配置されている、請求項１〜１２のいずれか一項に記載のＭＩＳ型電界効果トランジスタ。
  14. 前記ゲート絶縁膜が、窒化物または酸化物である、請求項１〜１３のいずれか一項に記載のＭＩＳ型電界効果トランジスタ。
  15. 前記ゲート絶縁膜が、窒化シリコンまたは酸化シリコンからなる、請求項１〜１３のいずれか一項に記載のＭＩＳ型電界効果トランジスタ。
  16. 前記ゲート電極を構成する導電性材料が、Ａｌ、ＡｕおよびＰｔのうちの少なくともいずれか一種を含む単体金属または合金からなる、請求項１〜１５のいずれか一項に記載のＭＩＳ型電界効果トランジスタ。
  17. 前記ゲート電極を構成する導電性材料が、ポリシリコンを含む、請求項１〜１５のいずれか一項に記載のＭＩＳ型電界効果トランジスタ。
  18. 前記ソース電極またはドレイン電極は、少なくともＡｌを含む材料からなる、請求項１〜１７のいずれか一項に記載のＭＩＳ型電界効果トランジスタ。
  19. 前記ソース電極またはドレイン電極は、少なくともＴｉおよびＡｌを含む合金材料からなる、請求項１〜１７のいずれか一項に記載のＭＩＳ型電界効果トランジスタ。
  20. 前記ソース電極またはドレイン電極を構成する材料が、ＭｏもしくはＭｏ化合物、ＴｉもしくはＴｉ化合物、またはＷもしくはＷ化合物を含む、請求項１〜１７のいずれか一項に記載のＭＩＳ型電界効果トランジスタ。
  21. 基板上に第１導電型の第１III-Ｖ族窒化物半導体層、この第１III-Ｖ族窒化物半導体層に積層される第２導電型の第２III-Ｖ族窒化物半導体層、およびこの第２III-Ｖ族窒化物半導体層に積層される前記第１導電型の第３III-Ｖ族窒化物半導体層を含む複数のIII-Ｖ族窒化物半導体層を積層して窒化物半導体積層構造部を形成する工程と、
    前記第１、第２および第３III-Ｖ族窒化物半導体層に跨る壁面を形成する壁面形成工程と、
    前記窒化物半導体積層構造部の少なくとも前記第２および第３III-Ｖ族窒化物半導体層をエッチングすることにより、前記窒化物半導体積層構造部を整形するとともに、この整形された窒化物半導体積層構造部から前記基板に平行な方向に引き出された引き出し部を、前記第２III-Ｖ族窒化物半導体層と基板との間に配置された前記第１導電型のIII−Ｖ族窒化物半導体層に形成する工程と、
    前記壁面に、前記第１、第２および第３III-Ｖ族窒化物半導体層に跨るようにゲート絶縁膜を形成するゲート絶縁膜形成工程と、
    前記ゲート絶縁膜を挟んで前記第２III-Ｖ族窒化物半導体層に対向するように、導電性材料からなるゲート電極を形成する工程と、
    前記引き出し部に接触するようにドレイン電極を形成する工程と、
    前記第３III-Ｖ族窒化物半導体層に電気的に接続されるようにソース電極を形成する工程とを含む、ＭＩＳ型電界効果トランジスタの製造方法。
  22. 前記窒化物半導体積層構造部が、前記第１導電型の第４III-Ｖ族窒化物半導体層を、前記基板と前記第１III-Ｖ族窒化物半導体層との間に有しており、
    前記引き出し部が、前記第４III-Ｖ族窒化物半導体層の延長部である、請求項２１記載のＭＩＳ型電界効果トランジスタの製造方法。
  23. 前記第４III-Ｖ族窒化物半導体層は、Ａｌを含有するIII-Ｖ族窒化物半導体層である、請求項２２記載のＭＩＳ型電界効果トランジスタの製造方法。
  24. 前記窒化物半導体積層構造部が、前記基板と前記第４III-Ｖ族窒化物半導体層との間に形成された真性半導体層である第５III-Ｖ族窒化物半導体層をさらに含む、請求項２２または２３記載のＭＩＳ型電界効果トランジスタの製造方法。
  25. 前記引き出し部が、前記第１III-Ｖ族窒化物半導体層の延長部である、請求項２１記載のＭＩＳ型電界効果トランジスタの製造方法。
  26. 前記基板が絶縁性基板である、請求項２１〜２５のいずれか一項に記載のＭＩＳ型電界効果トランジスタの製造方法。
  27. 前記壁面形成工程は、前記第３III-Ｖ族窒化物半導体層から、前記第２III-Ｖ族窒化物半導体層を貫通して、前記第１III-Ｖ族窒化物半導体層に達するトレンチを形成するトレンチ形成工程を含み、このトレンチの側壁が前記壁面とされる、請求項２１〜２６のいずれか一項に記載のＭＩＳ型電界効果トランジスタの製造方法。
JP2006228027A 2006-08-24 2006-08-24 Ｍｉｓ型電界効果トランジスタおよびその製造方法 Pending JP2008053448A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006228027A JP2008053448A (ja) 2006-08-24 2006-08-24 Ｍｉｓ型電界効果トランジスタおよびその製造方法
US12/310,353 US7999286B2 (en) 2006-08-24 2007-08-22 MIS field effect transistor and method for manufacturing the same
PCT/JP2007/066295 WO2008023739A1 (en) 2006-08-24 2007-08-22 Mis field effect transistor and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006228027A JP2008053448A (ja) 2006-08-24 2006-08-24 Ｍｉｓ型電界効果トランジスタおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2008053448A true JP2008053448A (ja) 2008-03-06

Family

ID=39106824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006228027A Pending JP2008053448A (ja) 2006-08-24 2006-08-24 Ｍｉｓ型電界効果トランジスタおよびその製造方法

Country Status (3)

Country Link
US (1) US7999286B2 (ja)
JP (1) JP2008053448A (ja)
WO (1) WO2008023739A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008099843A1 (ja) * 2007-02-14 2008-08-21 Rohm Co., Ltd. 窒化物半導体素子および窒化物半導体素子の製造方法
WO2008108456A1 (ja) * 2007-03-08 2008-09-12 Rohm Co., Ltd. ＧａＮ系半導体素子
JP2009239275A (ja) * 2008-03-07 2009-10-15 Furukawa Electric Co Ltd:The ＧａＮ系半導体素子
US8586994B2 (en) 2011-09-01 2013-11-19 Fujitsu Limited Semiconductor device
US9184258B2 (en) 2013-09-11 2015-11-10 Kabushiki Kaisha Toshiba GaN based semiconductor device and method of manufacturing the same
US9564527B2 (en) 2010-11-05 2017-02-07 Fujitsu Limited Semiconductor device and manufacturing method of semiconductor device

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078604A (ja) * 2006-08-24 2008-04-03 Rohm Co Ltd Ｍｉｓ型電界効果トランジスタおよびその製造方法
JP2008205414A (ja) * 2007-01-26 2008-09-04 Rohm Co Ltd 窒化物半導体素子、窒化物半導体パッケージおよび窒化物半導体素子の製造方法
US9082892B2 (en) * 2007-06-11 2015-07-14 Manulius IP, Inc. GaN Based LED having reduced thickness and method for making the same
JP4761319B2 (ja) * 2008-02-19 2011-08-31 シャープ株式会社 窒化物半導体装置とそれを含む電力変換装置
JP4985760B2 (ja) * 2009-12-28 2012-07-25 住友電気工業株式会社 半導体装置およびその製造方法
JP2012104568A (ja) * 2010-11-08 2012-05-31 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP5110153B2 (ja) * 2010-11-08 2012-12-26 住友電気工業株式会社 半導体装置およびその製造方法
US9024357B2 (en) * 2011-04-15 2015-05-05 Stmicroelectronics S.R.L. Method for manufacturing a HEMT transistor and corresponding HEMT transistor
US9184305B2 (en) * 2011-08-04 2015-11-10 Avogy, Inc. Method and system for a GAN vertical JFET utilizing a regrown gate
US8969912B2 (en) 2011-08-04 2015-03-03 Avogy, Inc. Method and system for a GaN vertical JFET utilizing a regrown channel
JP6200227B2 (ja) * 2013-02-25 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置
US9331197B2 (en) 2013-08-08 2016-05-03 Cree, Inc. Vertical power transistor device
US10868169B2 (en) 2013-09-20 2020-12-15 Cree, Inc. Monolithically integrated vertical power transistor and bypass diode
WO2015171873A1 (en) * 2014-05-07 2015-11-12 Cambridge Electronics, Inc. Transistor structure having buried island regions
JP6591168B2 (ja) * 2015-02-04 2019-10-16 株式会社東芝 半導体装置及びその製造方法
ITUB20155503A1 (it) * 2015-11-12 2017-05-12 St Microelectronics Srl Metodo di fabbricazione di un transistore hemt e transistore hemt con migliorata mobilita' elettronica
JP6755892B2 (ja) * 2016-02-08 2020-09-16 パナソニック株式会社 半導体装置
JP6515842B2 (ja) * 2016-03-10 2019-05-22 豊田合成株式会社 半導体装置
JP6626021B2 (ja) * 2017-02-15 2019-12-25 トヨタ自動車株式会社 窒化物半導体装置
CN108598163A (zh) * 2018-05-14 2018-09-28 电子科技大学 一种GaN异质结纵向功率器件
US10756207B2 (en) * 2018-10-12 2020-08-25 Transphorm Technology, Inc. Lateral III-nitride devices including a vertical gate module
DE102019212645A1 (de) * 2019-08-23 2021-02-25 Robert Bosch Gmbh Vertikaler feldeffekttransistor und verfahren zum herstellen desselben
CN116314282A (zh) * 2023-05-25 2023-06-23 北京大学 一种增强型氮化镓基电子器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163354A (ja) * 2001-11-27 2003-06-06 Furukawa Electric Co Ltd:The 電界効果トランジスタ及びその製造方法
JP2005203753A (ja) * 2003-12-05 2005-07-28 Internatl Rectifier Corp トレンチ構造を有するｉｉｉ族窒化物半導体装置
JP2006173582A (ja) * 2004-11-19 2006-06-29 Nichia Chem Ind Ltd 電界効果トランジスタ及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3819974A (en) * 1973-03-12 1974-06-25 D Stevenson Gallium nitride metal-semiconductor junction light emitting diode
US4568958A (en) * 1984-01-03 1986-02-04 General Electric Company Inversion-mode insulated-gate gallium arsenide field-effect transistors
JP4055304B2 (ja) 1999-10-12 2008-03-05 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
JP3942365B2 (ja) * 2001-02-22 2007-07-11 パスカルエンジニアリング株式会社 工作機械用主軸バランサ
US6897495B2 (en) * 2001-10-31 2005-05-24 The Furukawa Electric Co., Ltd Field effect transistor and manufacturing method therefor
US6982204B2 (en) * 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
JP4645034B2 (ja) * 2003-02-06 2011-03-09 株式会社豊田中央研究所 Ｉｉｉ族窒化物半導体を有する半導体素子
JP4588380B2 (ja) 2003-08-18 2010-12-01 ローム株式会社 半導体発光素子
JP4776162B2 (ja) 2003-12-19 2011-09-21 古河電気工業株式会社 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
US7084441B2 (en) * 2004-05-20 2006-08-01 Cree, Inc. Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
JP4571476B2 (ja) 2004-10-18 2010-10-27 ローム株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163354A (ja) * 2001-11-27 2003-06-06 Furukawa Electric Co Ltd:The 電界効果トランジスタ及びその製造方法
JP2005203753A (ja) * 2003-12-05 2005-07-28 Internatl Rectifier Corp トレンチ構造を有するｉｉｉ族窒化物半導体装置
JP2006173582A (ja) * 2004-11-19 2006-06-29 Nichia Chem Ind Ltd 電界効果トランジスタ及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6012021333; ＢＡＫＥＲ，Ｔ．Ｊ．　ｅｔ　ａｌ: 'Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ　ｏｆ　Ｐｌａｎａｒ　Ｓｅｍｉｐｏｌａｒ　Ｇａｌｌｉｕｍ　Ｎｉｔｒｉｄｅ　Ｆｉｌｍｓ　ｏｎ　Ｓａｐｐｈｉｒｅ　Ｓｕｂｓｔｒａｔｅｓ' Ｊｐｎ．　Ｊ．　Ａｐｐｌ．　Ｐｈｙｓ． Ｖｏｌ．４５，　Ｎｏ．４-７, 200602, ｐｐ．Ｌ１５４-Ｌ１５７ *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008099843A1 (ja) * 2007-02-14 2008-08-21 Rohm Co., Ltd. 窒化物半導体素子および窒化物半導体素子の製造方法
WO2008108456A1 (ja) * 2007-03-08 2008-09-12 Rohm Co., Ltd. ＧａＮ系半導体素子
JP2009239275A (ja) * 2008-03-07 2009-10-15 Furukawa Electric Co Ltd:The ＧａＮ系半導体素子
US9564527B2 (en) 2010-11-05 2017-02-07 Fujitsu Limited Semiconductor device and manufacturing method of semiconductor device
US8586994B2 (en) 2011-09-01 2013-11-19 Fujitsu Limited Semiconductor device
US9184258B2 (en) 2013-09-11 2015-11-10 Kabushiki Kaisha Toshiba GaN based semiconductor device and method of manufacturing the same
US9466705B2 (en) 2013-09-11 2016-10-11 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
WO2008023739A1 (en) 2008-02-28
US7999286B2 (en) 2011-08-16
US20090278197A1 (en) 2009-11-12

Similar Documents

Publication Publication Date Title
US7999286B2 (en) MIS field effect transistor and method for manufacturing the same
JP2008053449A (ja) 半導体装置およびその製造方法
JP2008078604A (ja) Ｍｉｓ型電界効果トランジスタおよびその製造方法
JP5189771B2 (ja) ＧａＮ系半導体素子
JP5342152B2 (ja) ガリウムナイトライド系エピタキシャル結晶及びその製造方法
JP2007201279A (ja) トランジスタ
JP2009164235A (ja) 窒化物半導体素子およびその製造方法
JP2009032796A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
CN102484124A (zh) 氮化物半导体装置
JP2008205414A (ja) 窒化物半導体素子、窒化物半導体パッケージおよび窒化物半導体素子の製造方法
JP2008210936A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
US20090230433A1 (en) Nitride semiconductor device
JP2008311269A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
CN111344842A (zh) 氮化物半导体装置
JP2010087374A (ja) 半導体装置
JP4993673B2 (ja) Ｍｉｓ型電界効果トランジスタおよびその製造方法
CN114080691A (zh) 氮化物基半导体装置及其制造方法
JP2008226914A (ja) ＧａＮ系半導体素子
JP2009177110A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP2009152462A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP2008198787A (ja) ＧａＮ系半導体素子
CN119300399B (zh) 一种半导体器件及其制备方法
TWI732813B (zh) 半導體裝置，電子部件，電子設備及用於製造半導體裝置之方法
JP2009188041A (ja) Ｉｉｉ族窒化物半導体からなるトランジスタ
JP2008205199A (ja) ＧａＮ系半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120510

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121011