[go: up one dir, main page]

DE102004058431B4 - III-Nitrid Halbleitervorrichtung mit Grabenstruktur - Google Patents

III-Nitrid Halbleitervorrichtung mit Grabenstruktur Download PDF

Info

Publication number
DE102004058431B4
DE102004058431B4 DE102004058431.1A DE102004058431A DE102004058431B4 DE 102004058431 B4 DE102004058431 B4 DE 102004058431B4 DE 102004058431 A DE102004058431 A DE 102004058431A DE 102004058431 B4 DE102004058431 B4 DE 102004058431B4
Authority
DE
Germany
Prior art keywords
iii
nitride
trench structure
layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004058431.1A
Other languages
English (en)
Other versions
DE102004058431A1 (de
Inventor
Robert Beach
Paul Bridger
Daniel M. Kinzer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies North America Corp filed Critical Infineon Technologies North America Corp
Publication of DE102004058431A1 publication Critical patent/DE102004058431A1/de
Application granted granted Critical
Publication of DE102004058431B4 publication Critical patent/DE102004058431B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/477—Vertical HEMTs or vertical HHMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/478—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] the 2D charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Heteroübergang-Feldeffekt-Vorrichtung (120, 150, 155, 156, 160, 180, 190, 196), umfassend:ein erstes III-Nitrid-Material mit einer ersten Bandlücke; undein zweites III-Nitrid-Material mit einer zweiten Bandlücke, wobei die ersten und zweiten Bandlücken unterschiedlich sind;wobei wenigstens eine Trench-Struktur (104, 105, 106, 124, 125, 126, 140, 146a, 146b, 170, 186a, 186b) in dem ersten III-Nitrid-Material ausgebildet ist, wobei die wenigstens eine Trench-Struktur (104, 105, 106, 124, 125, 126, 140, 146a, 146b, 170, 186a, 186b) einander entgegengesetzte Seitenwände und einen Boden aufweist, sowie eine Gate-Elektrode (127) aufnimmt;wobei das zweite III-Nitrid-Material außerhalb der Trench-Struktur (104, 105, 106, 124, 125, 126, 140, 146a, 146b, 170, 186a, 186b) auf dem ersten III-Nitrid-Material sowie auf den Seitenwänden und dem Boden der wenigstens einen Trench-Struktur (104, 105, 106, 124, 125, 126, 140, 146a, 146b, 170, 186a, 186b) angeordnet ist und mit dem ersten III-Nitrid-Material einen III-Nitrid-Heteroübergang ausbildet, wobei in horizontalen Bereichen des III-Nitrid-Heteroübergangs stets ein zweidimensionales Elektronengas ausgebildet ist;wobei die Trench-Struktur (104, 105, 106, 124, 125, 126, 140, 146a, 146b, 170, 186a, 186b) einen Leitungskanal aufweist, angeordnet auf einer Seitenwand der Trench-Struktur (104, 105, 106, 124, 125, 126, 140, 146a, 146b, 170, 186a, 186b);wobei sich an den Seitenwänden der Trench-Struktur (104, 105, 106, 124, 125, 126, 140, 146a, 146b, 170, 186a, 186b) kein zweidimensionales Elektronengas ausbildet, wenn an die Gate-Elektrode (127) in der Trench-Struktur (104, 105, 106, 124, 125, 126, 140, 146a, 146b, 170, 186a, 186b) kein elektrisches Potential angelegt ist;wobei sich das zweidimensionale Elektronengas an wenigstens einer Seitenwand der Trench-Struktur (104, 105, 106, 124, 125, 126, 140, 146a, 146b, 170, 186a, 186b) ausbildet, wenn an die Gate-Elektrode (127) in der Trench-Struktur (104, 105, 106, 124, 125, 126, 140, 146a, 146b, 170, 186a, 186b) ein elektrisches Potential angelegt ist, wodurch der Leitungskanal für die Vorrichtung bereitgestellt ist.

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft im Allgemeinen eine Trench-Vorrichtung, die in einem III-Nitrid-Materialsystem ausgeführt ist, und betrifft insbesondere eine Klasse an Trench-Schaltvorrichtungen, die in einem III-Nitrid-Materialsystem nominal aus sind.
  • Stand der Technik
  • Gegenwärtig sind III-Nitrid-Halbleiter bekannt, die ein großes dielektrisches Durchbruchsfeld von mehr als 2,2 MV/cm aufweisen. III-Nitrid Heterojunction- oder Heteroübergang-Strukturen sind auch in der Lage, sehr hohe Ströme zu führen, welches Vorrichtungen, die in dem III-Nitrid-Materialsystem erzeugt sind, exzellent macht für Leistungsanwendungen.
  • Die Entwicklung von Vorrichtungen basierend auf III-Nitrid-Materialien hat im Allgemeinen auf Hochleistungs-Hochfrequenz-Anwendungen gezielt, wie etwa Emitter für Mobiltelefonbasisstationen. Die Vorrichtungen, die für diese Typen von Anwendungen erzeugt sind, basieren auf allgemeinen Vorrichtungs-Strukturen, welche hohe Elektronenmobilität aufweisen und vielfach als Heteroübergang-Feldeffekttransistoren (heterojunction field effect transistors, HFETs oder HJFETs), high electron mobility Transistoren (HEMTs) oder modulationsdotierte Feldeffekttransistoren (modulation doped field effect transistors, MODFETs) bezeichnet werden. Diese Typen von Vorrichtungen sind normalerweise in der Lage, hohen Spannungen, wie etwa im Bereich von 100 Volt, zu widerstehen, während sie bei hohen Frequenzen arbeiten, typischerweise im Bereich von 2-100 GHz. Diese Typen von Vorrichtungen können für eine Anzahl von Typen von Anwendungen modifiziert werden, arbeiten aber typischerweise durch die Verwendung von piezoelektrischen Polarisationsfeldern zur Erzeugung eines zweidimensionalen Elektronengases (2DEG), welches den Transport sehr hoher Stromdichten mit sehr niedrigen resistiven Verlusten ermöglicht. Das 2DEG wird an einer Schnittstelle von AlGaN und GaN Materialien in diesen konventionellen III-Nitrid HEMT Vorrichtungen ausgebildet. Aufgrund der Natur der AIGaN/GaN Schnittstelle und der Ausbildung des 2DEG an der Schnittstelle, tendieren Vorrichtungen, welche in den III-Nitrid-Materialsystemen ausgebildet sind, dazu, nominal an (On) zu sein, oder Verarmungsmodus-Vorrichtungen. Die hohe Elektronenmobilität des 2DEG an der Schnittstelle von AIGaN/GaN Schichten erlaubt es der III-Nitrid Vorrichtung, wie etwa einer HEMT Vorrichtung, ohne die Anwendung eines Gate-Potentials zu leiten. Die nominal an-Natur der HEMT Vorrichtungen, welche in der Vergangenheit erzeugt wurden, hat ihre Anwendbarkeit für Leistungs-Management eingeschränkt. Die Einschränkungen von Leistungsvorrichtungen vom Verarmungstyp oder Verarmungsmodus- oder nominal an-Leistungsvorrichtungen wird in dem Bedarf an einer Steuerungsschaltung beobachtet, angetrieben und betreibbar bevor Leistung sicher von einer Vorrichtung vom Verarmungstyp steuerbar ist. Dementsprechend wäre es wünschenswert, eine III-Nitrid Heteroübergang-Vorrichtung zu erzeugen, die nominal aus ist, um Stromleitungsprobleme während einem Start-up und anderen Moden zu vermeiden.
  • Ein Nachteil von III-Nitrid Vorrichtungen, welche hohe Stromdichten mit niedrigen resistiven Verlusten ermöglichen, ist die eingeschränkte Dicke, welche in dem verspannten AIGaN/GaN System erreichbar ist. Der Unterschied in den Gitterstrukturen dieser Typen von Materialien erzeugt eine Spannung, welche in einer Dislokation von Filmen resultieren kann, welche gewachsen sind, um verschiedene Schichten auszubilden. Dies resultiert zum Beispiel in hohen Leveln an Leckage durch eine Barrierenschicht. Einige vorherige Designs haben auf eine Reduktion der auf gleicher Ebene liegenden Gitterkonstanten der AlGaN Schicht fokussiert, bis nahe wo der Punkt der Relaxation auftritt, um die Dislokationserzeugung und Leckage zu vermindern. Jedoch ist das Problem der limitierten Dicke von diesen Designs nicht adressiert.
  • Eine andere Lösung besteht darin, Isolationsschichten hinzuzufügen, um Leckageprobleme zu verhindern. Die Hinzufügung von Isolationsschichten kann die Leckage durch die Barriere vermindern und typische Schichten, welche für diesen Zweck verwendet werden, sind Siliziumoxid, Siliziumnitrid, Saphir oder andere Isolatoren, angeordnet zwischen die AlGaN und Metall Gate-Schichten. Dieser Typ von Vorrichtung wird oft als ein MISHFET bezeichnet und weist einige Vorteile hinsichtlich der traditionellen Vorrichtungen auf, die keine Isolationsschicht aufweisen.
  • Während zusätzliche Isolationsschichten die Konstruktion von dickeren verspannten AIGaN/GaN Systemen ermöglichen können, resultiert die Confinement- oder Beschränkungs-Schicht, die von dem zusätzlichen Isolator erzeugt wird, in einer niedrigeren Strom-Tragekapazität, aufgrund des Streueffekts, der für Elektronen an der GaN-Isolator-Schnittstelle erzeugt wird. Weiterhin resultiert die zusätzliche Schnittstelle zwischen der AIGaN-Schicht und dem Isolator in der Erzeugung von Schnittstellen-Fallenzuständen, welche die Antwort der Vorrichtung verlangsamen. Die zusätzliche Dicke des Oxids, plus den zusätzlichen Schnittstellen zwischen den zwei Schichten, resultieren auch in der Verwendung von größeren Gate-Treibe-Spannungen, um die Vorrichtung zu schalten.
  • Konventionelle Vorrichtungsdesigns, welche Nitridmaterial verwenden, um nominal aus-Vorrichtungen zu erhalten, sind angewiesen auf diesen zusätzlichen Isolator, um als Confinement-Schicht zu fungieren und können die obere AlGaN Schicht reduzieren oder eliminieren. Diese Vorrichtungen weisen jedoch typischerweise eine niedrigere Strom-Tragekapazität aufgrund von Streuung an der GaN-Isolator-Schnittstelle auf.
  • Dementsprechend wäre es wünschenswert, eine Heterojunction- oder Heteroübergang-Vorrichtung oder FET zu erzeugen, welche eine niedrige Leckage-Charakteristik mit weniger Schnittstellen und Schichten aufweist, die immer noch hohen Spannungen widerstehen kann und hohe Stromdichten mit geringen resistiven Verlusten erzeugen kann. Gegenwärtig sind planare Vorrichtungen mit GaN und AlGaN-Beimischungen durch eine Anzahl von Verfahren erzeugt worden, umfassend MOCVD (metal organic chemical vapor deposition) genauso wie Molekularstrahlepitaxie (molecular beam epitaxy, MBE) und hydride vapor phase epitaxy (HVPE).
  • Materialien in dem Galliumnitrid-Materialsystem können Galliumnitrid (GaN) und seine Legierungen (alloys), wie etwa Aluminium Galliumnitrid (AIGaN), Indium Gallium-nitrid (InGaN) und Indium Aluminium Galliumnitrid (InAIGaN) umfassen. Diese Materialien sind Halbleiter-Zusammensetzungen, welche eine relativ breite direkte Bandlücke aufweisen, die es erlaubt, dass hochenergetische elektronische Übergänge auftreten. Galliumnitrid-Materialien sind auf eine Anzahl von verschiedenen Substraten einschließlich Silizium-Karbid (SiC), Saphir und Silizium ausgebildet. Silizium Substrate sind leicht erhältlich und relativ billig und Silizium-Prozesstechnologie ist gut entwickelt.
  • Jedoch stellt die Ausbildung von Galliumnitrid-Materialien auf Silizium Substraten zur Erzeugung von Halbleiter-Vorrichtungen Herausforderungen bereit, welche von Unterschieden in der Gitterkonstante, thermischer Expansion und einer Bandlücke zwischen Silizium und Galliumnitrid herrühren. Die Probleme, die die Fehlanpassung des Gitters zwischen GaN und traditionellen Substratmaterialien begleiten, sind auch in Materialschichtstrukturen, welche GaN und GaN Legierungen umfassen, geläufig. Zum Beispiel weisen GaN und AlGaN Materialien Gitterstrukturen auf, die sich signifikant genug unterscheiden, um Schnittstellenspannung zwischen den Schichten zu erzeugen, was zu einer piezoelektrischen Polarisation beiträgt. In vielen vorherigen Vorrichtungen werden die Felder, die von der piezoelektrischen Polarisation erzeugt werden, gesteuert, um die Charakteristika der Vorrichtungen zu verbessern. Variationen in dem Gehalt an Aluminium in den AIGaN/GaN Schichtstrukturen tendieren dazu, die Gitter-Fehlanpassung zwischen den Materialien zu variieren, um verschiedene Vorrichtungscharakteristika zu erzielen, wie etwa verbesserte Leitfähigkeit oder Isolationsbarrieren.
  • Eine Anzahl an Typen an Leistungsvorrichtungen kann potentiell von einer Vorrichtung vom Anreicherungstyp oder Anreicherungsmodus- oder nominal aus-Vorrichtung mit niedrigem On-Widerstand profitieren. Zum Beispiel wäre es wünschenswert, einen Leistungs-Schalter, Leistungs-Gleichrichter, Synchron-Gleichrichter, Stromsteuerungsvorrichtung oder andere Leistungs-Vorrichtungen zu erhalten, welche nominal aus sind, wenn keine Leistung angelegt ist. Stromsteuerungsvorrichtungen können Dioden, Pinch-Widerstände, Schottky-Dioden und dergleichen umfassen.
  • Trench-Struktur-Halbleiter Vorrichtungen sind in Silizium seit einer Anzahl an Jahren erhältlich. Oft sind vertikale Leitungsvorrichtungen mit Trench-Strukturen realisiert, welche in Silizium als Anreicherungsmodus- oder nominal aus-Vorrichtungen ausgebildet werden können. Die Vorrichtungen, wie etwa ein MOSFET-Schalter, sind typischerweise durch Einführung eines elektrischen Potentials an eine Gate-Elektrode betrieben, um einen invertierbaren Kanal entlang den Trench-Seitenwänden auszubilden, der einen leitfähigen Pfad für die Vorrichtung bereitstellt. Jedoch weist der leitfähige Pfad typischerweise einen gegebenen On-Widerstand auf, der mit der Vorrichtungs-Spannungsbemessung zusammenhängt. Zum Beispiel steuern die Dicke, die Zusammensetzung und die Dotierung der Vorrichtungsmaterialien bei, die Vorrichtungscharakteristika zu bestimmen. Diese Designparameter werden manipuliert, um gewünschte Charakteristika zu erhalten, aber On-Widerstand und Blocking-Spannung für eine gegebene strombemessene Vorrichtung setzen es fort, die Aufmerksamkeit hinsichtlich Verbesserungen an Leistungs-Halbleitervorrichtungen zu erhalten. Es wäre wünschenswert, eine Vertikal-Leitungs- Vorrichtung mit reduziertem On-Widerstand zu erzielen, welche große Spannungen blockieren kann.
  • Ein Faktor, der zu dem Durchbruchsspannungswert für eine gegebene Vorrichtung beiträgt, ist der elektrische Durchbruchswert für ein gegebenes Dielektrikum in dem Leistungs-Halbleiter. Zum Beispiel sind in Silizium Halbleitern native Oxide erhältlich, wie etwa Siliziumdioxid, die als ein geeignetes Gate-Dielektrikum dienen können. Jedoch ist kein Material für geeignete Gate-Dielektrika in dem III-Nitrid-Materialsystem erhältlich, welches äquivalent ist zu den nativen Oxiden für Silizium. Zusätzlich transferieren Gatedielektrische Materialien, welche andererseits in Silizium Halbleitern geeignet wären, zum Beispiel nicht gut zu III-Nitrid Vorrichtungen. Zum Beispiel würden diese konventionellen Dielektrika brechen oder anderweitig ausfallen, wenn Siliziumdioxid oder Siliziumnitrid als Gate-Dielektrikum in einer III-Nitrid Vorrichtung verwendet würde. Typischerweise bedingt das große dielektrische Durchbruchsfeld, welches in dem Ill-Nitrid-Materialsystem erzeugt wird, große elektrische Felder in den III-Nitrid Halbleitervorrichtungen, die größer sind als das ihnen mit konventionellen dielektrischen Materialien widerstanden werden kann.
  • US 6 429 467 B1 beschreibt eine HFET-Struktur, bei der ein FET vom Verarmungstyp und ein FET vom Anreicherungstyp separat ausgebildet werden, so dass eine verbesserte Steuerungsfähigkeit der Durchbruchsspannung erzielt wird.
  • US 2002 / 0 182 791 A1 beschreibt ein auf GaN basierendes Halbleiterbauteil, bei dem sich eine zweidimensionale Elektronengasschicht vertikal erstreckt.
  • WO 03 / 032 397 A2 beschreibt einen AIGaN/GaN-HEMT mit einer dünnen AlGaN-Schicht, um einen Ladungsträgereinschluss zu reduzieren. Der HEMT weist auch zusätzliche Schichten auf, um eine Gate-Leckage zu reduzieren und den maximalen Treiberstrom zu erhöhen.
  • US 2002 / 0 052 076 A1 beschreibt ein Verfahren und eine Struktur zum Herstellen nitridbasierter Heterostrukturbauteile mit geringen Rückleckageströmen.
  • US 5 436 474 A beschreibt ein MODFET-Bauteil mit hochdotierten Source- und Drain-Bereichen, die durch eine undotierte Halbleiterzusammensetzung getrennt sind.
  • US 2004 / 0 157 355 A1 beschreibt einen FET mit einer Grabenstruktur, an deren Seitenwände eine AIGaN/GaN-Heterostruktur ausgebildet ist.
  • Aufgabenstellung
  • Die Aufgabe der Erfindung ist es, eine Vorrichtungsstruktur und Gate-dielektrisches Material zu erhalten, geeignet zur Verwendung in einer Halbleitervorrichtung, welche hohen elektrischen Feldern ausgesetzt ist, ohne dass das dielektrische Material durchbricht. Außerdem soll ein derartiges Dielektrikum erhalten werden, das geeignet zur Verwendung in dem Ill-Nitrid-Materialsystem ist.
  • Zusammenfassung der Erfindung
  • Die Aufgabe wird durch den Gegenstand des unabhängigen Anspruchs gelöst. Die abhängigen Ansprüche enthalten weitere vorteilhafte Ausgestaltungen der Erfindung.
  • Gemäß der vorliegenden Erfindung wird eine nominal aus- oder Anreicherungsmodus FET Vorrichtung bereitgestellt, realisiert in einem III-Nitrid-Materialsystem. Der FET ist imstande, hohe Ströme aufgrund der Natur des Ill-Nitrid-Materialsystems zu tragen, wobei piezoelektrische und spontane Polarisationsfelder zur Ausbildung eines 2DEG beitragen, welches hohe Ladungsträgermobilität und großen Stromdurchsatz ermöglicht.
  • Gemäß der vorliegenden Erfindung wird ein nominal aus-Schalter mit einer Trench-Geometrie oder Graben-Geometrie ausgebildet, um es einem 2DEG zu ermöglichen, entlang Trench-Seitenwänden gesteuert zu werden. Die Trench-Geometrie unterbricht das 2DEG, wenn die Vorrichtung inaktiv ist, um einen Anreicherungsmodus bereitzustellen, oder nominal aus-Vorrichtung. Eine Aktivierung der Vorrichtung, zum Beispiel durch das Anlegen eines elektrischen Potentials an einen Gate-Kontakt nahe der Trench-Seitenwände, veranlasst ein 2DEG, sich an den Trench-Seitenwänden auszubilden, wobei ein Leitungspfad für die Vorrichtung bereitgestellt wird.
  • Gemäß einer Eigenschaft der vorliegenden Erfindung umfasst die Trench-Geometrie gewinkelte Seitenwände unter einem bestimmten Winkel. Der Winkel der Trench-Seitenwände wird gesteuert, um eine bestimmte Schwellwert-Spannung für die Vorrichtung zu erzielen. Wenn der Winkel flacher wird, so dass die Seitenwände lateraler in ihrer Richtung werden, nimmt die Schwellwert-Spannung ab. Steilere Seitenwandwinkel erzeugen höhere Schwellwert-Spannungen. In einem Ausführungsbeispiel sind die Seitenwände mit AlGaN ausgekleidet und unter einem bestimmten Winkel ausgebildet, um eine gewünschte Schwellwert-Spannung zu erzielen.
  • Gemäß einer Eigenschaft der vorliegenden Erfindung wird eine FET-Vorrichtung und ein Verfahren zum Betrieb bereitgestellt, welches Ill-Nitrid-Material-Legierungsschichten umfasst. Legierungen oder Beimischungen mit bestimmten Prozentsätzen an In, AI oder Ga können verwendet werden mit den Nitriden InN, AIN oder GaN und verschiedenen Legierungs-Kombinationen, wie etwa, zum Beispiel, InAIGaN. Die Vorrichtung umfasst eine Quelle, eine Drain- und eine Gate-Elektrode. Die Vorrichtung kann im Betrieb für die Strompfade vertikal oder horizontal sein.
  • Gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ist eine III-Nitrid Halbleitervorrichtung zusammengesetzt aus einem Multilayerstack oder Multilayerstapel oder Multischichtstapel von III-Nitrid-Materialien, gewachsen auf einem geeigneten Substrat. Der Stapel kann aus abwechselnden Schichten von N und P Typ dotierten III-Nitrid-Materialien bestehen. Ein Beispiel eines derartigen Multilayerstapels umfasst N+ GaN/P GaN/N- GaN/N+ GaN/Substrat. Obgleich solch ein Multilayerstapel GaN als Material verwenden kann, kann jedes der III-Nitrid-Materialsystemzusammensetzungen verwendet werden, einschließlich AIN, InN, AlGaN, InAIGaN, und jede andere geeignete Legierung. Verschiedene Typen von Legierungen können in den verschiedenen Schichten des Stapels verwendet werden, um bestimmte Charakteristika zu erzielen und bestimmte Vorteile aus den Heteroübergangs-Effekten bereitzustellen. Gemäß einer Ausführungsform der vorliegenden Erfindung ist eine III-Nitrid Halbleitervorrichtung aus einem Multilayerstapel an III-Nitrid-Materialien zusammengesetzt, die auf einem geeigneten Substrat gewachsen sind. Der Stapel kann aus abwechselnden Schichten an III-Nitrid-Materialien mit verschiedenen Legierungs-Prozentsätzen bestehen, um verschiedene Bandlücken zu erzeugen. Ein Beispiel eines derartigen Multilayerstapels umfasst GaN und AlGaN Schichten abwechselnd mit mehreren 2DEGs, die an den Schichtschnittstellen ausgebildet sind, um eine Hochstrom-Leitungsstruktur bereitzustellen. Der Stapel kann aus einer Supergitter-Struktur bestehen und kann aus jeden der Ill-Nitrid-Materialsystem Zusammensetzungen zusammengesetzt sein, umfassend AIN, InN, AlGaN, InAIGaN, und jeder anderen geeigneten Legierung. Verschiedene Typen von Legierungen können in den verschiedenen Schichten des Stapels verwendet werden, um bestimmte Charakteristika zu erreichen und bestimmte Vorteile aus den Heteroübergang-Effekten bereitzustellen.
  • Vorteilhafterweise können Mantel- und Kontaktschichten über oder unter dem aktiven Bereich gewachsen sein. Andere bekannte Prozesse zur Konstruktion von Elektroden, Isolationsschichten usw. können auch in der vorliegenden Erfindung angewendet werden.
  • Gemäß einer Eigenschaft der vorliegenden Erfindung wird eine gute GaN Isolator-Schnittstelle bereitgestellt, um Strom-Tragekapazität zu verbessern, eher als zusätzliche Isolationsschichten oder Strukturen bei der aktiven Schicht. Ohne zusätzliche Isolationsschichten führt die epitaktische Natur der hier beschriebenen Hetero-Schnittstelle zu einer um eine Größenordnung höheren Mobilität für die Elektronen in dem 2DEG, wenn akkumuliert.
  • Gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung stellt ein bidirektionaler Schalter vom Anreicherungstyp, der in einem III-Nitrid-Materialsystem realisiert ist, eine AIGaN/GaN Schnittstelle bereit, um einen Platz für die Ausbildung eines 2DEG bereitzustellen. Eine vertikale AlGaN Schicht ist bereitgestellt, die ein Trench mit einem Gate-Kontakt auskleidet, angeordnet um das 2DEG lokal zu eliminieren, um eine Anreicherungsmodus Vorrichtung zu erhalten. Anlegen eines elektrischen Potentials an den Gate-Kontakt erlaubt dem 2DEG ausgebildet zu werden und einen Stromleitungskanal auszubilden.
  • Die erfindungsgemäße Vorrichtung kann hergestellt werden indem eine III-Nitrid Struktur auf einem isolierenden oder hochresistiven Substrat ausgebildet wird. Optional kann eine Pufferschicht zwischen dem Substrat und einer III-Nitrid Körperschicht bereitgestellt werden, die vorzugsweise aus N- GaN zusammengesetzt ist. Die Pufferschicht kann auch aus einem III-Nitrid Vielschicht-Stapel zusammengesetzt sein mit abwechselnden Typen an III-Nitrid-Materialien, um einen hohen stromtragenden Bereich auszubilden. Die Pufferschicht kann zum Beispiel eine Supergitter-Struktur umfassen. Eine Schicht aus P Typ III-Nitrid-Material, vorzugsweise GaN, ist über der Körperschicht abgeschieden. Eine Schicht von N+ III-Nitrid-Material, vorzugsweise GaN, wird dann über den P Typ Material abgeschieden. In der III-Nitrid Struktur ist ein Trench ausgebildet, der in die Körperschicht ragt. Eine III-Nitrid-Schicht mit einem unterschiedlichen Legierungs-Prozentsatz und Gitterkonstante oder Bandlücke als die der darunter liegenden Schichten, zum Beispiel AlGaN, wird über der Trench-Struktur abgeschieden, um den Trench und die Mesas auszukleiden oder zu beschichten. Die obere Schicht kann dann gemustert und geätzt werden, um bestimmte Teile der oberen III-Nitrid-Schicht wie gewünscht zu entfernen.
  • Dann werden ohm'sche Kontakte auf der III-Nitrid-Schicht ausgebildet, mit angemessenen Annealing-Schritten, um die ohm'schen Kontakte zu aktivieren. Dann wird eine Isolationsschicht abgelagert und strukturiert, die den Trench ausfüllt und eine protektive Schicht über den verbleibenden III-Nitrid Struktur-Flächen bereitstellt. Der Isolator, der in dem Trench abgeschieden ist, wird dann geätzt, um ein Gate-Trench auszubilden, in das leitfähiges Material abgeschieden wird, um die Gate-Elektrode auszubilden. Zusätzliche Mantel- oder Kontaktschichten können in einem vertikalen oder horizontalen Zusammenhang mit den aktiven Bereichen ausgebildet werden. Zum Beispiel können bekannte Prozesse zur Konstruktion von Elektroden und Isolationsschichten bei Ausbildung der III-Nitrid Vorrichtung angewendet werden.
  • Gemäß einer Eigenschaft der vorliegenden Erfindung ist die Schicht, welche die Trenches und die Mesas auskleidet, aus mehreren Schichten oder Stapeln zusammengesetzt. Eine beispielhafte Ausführungsform umfasst einen geschichteten Liner, zusammengesetzt aus Schichten von InGaN und AlGaN. Abwechselnd ist der Liner eine Gitter-angepasste Legierung mit einer größeren Bandlücke.
  • Gemäß einer anderen Eigenschaft der vorliegenden Erfindung ist eine Trench-Vorrichtung mit einem Körper oder einer Basisschicht, zusammengesetzt aus P GaN oder kompensiertem GaN, bereitgestellt.
  • Gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung ist ein Source-Bereich mit einem intrinsischen Ill-Nitrid-Material-Legierung ausgebildet, zum Beispiel GaN, und überlagert mit einem Ill-Nitrid-Material-Legierung mit größerer Bandlücke, zum Beispiel AlGaN. Eine derartige Konfiguration ermöglicht die Ausbildung eines 2DEG im Source-Bereich, um hohe Stromkapazitäten zu erhalten.
  • Das große dielektrische Durchbruchsfeld in dem III-Nitrid-Halbleitermaterialsystem ermöglicht die Konstruktion von Leistungs-Vorrichtungen vom Anreicherungstyp, die oben beschrieben sind, mit Standoff-Regionen mit reduzierter Größe. Das Materialsystem ermöglicht auch die Produktion von Vorrichtungen mit einem verminderten spezifischen On-Widerstand im Vergleich mit bekannten Vorrichtungen mit ähnlichen Spannungsbemessungen.
  • Gemäß einem Ausführungsbeispiel der vorliegenden Erfindung sind eine FET Vorrichtung vom Anreicherungstyp mit einem Gate-, Source- und Drain-Bereich unter Verwendung eines Zweischicht AIGaN/GaN Materials definiert, um eine III-Nitrid HEMT Vorrichtung zu erzeugen. Die Source- und Drain-Regionen können gemäß bekannter Verfahren ausgebildet werden, umfassend Ionenimplantation, Ätzen zum Entfernen der Barrierenregion über den Source- und Drain-Regionen und Anwendung eines niedrig resistiven ohm'schen Kontakt-Ausbildungsprozesses.
  • Gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung ist eine Vertical Trench-Vorrichtung bereitgestellt, mit AlGaN Material, das den Trench auskleidet. Schichten von GaN auf dem Mesa-Bereich der Vorrichtung erzeugen ein 2DEG an der GaN/AIGaN Schnittstelle, das durch einen Gate-Kontakt gesteuert werden kann, um vertikale Leitung zu steuern. Es können verschiedene Konfigurationen von Trench-Geometrien, einschließlich zelluläre und gestreifte verwendet werden, um die Vorrichtung zu realisieren. Zusätzlich erzeugen die Dimensionen und Doping-Konzentrationen der GaN Schichten bestimmte Vorrichtungs-Charakteristika. Trenches und Mesas können mit verschiedenen Ill-Nitrid-Legierungen oder -Schichten ausgekleidet werden, einschließlich InGaN, AlGaN und GaN, in verschiedenen Kombinationen. Die Vorrichtung weist einen niedrigen On-Widerstand mit hoher Stromtragefähigkeit und hoher Blocking-Spannungsfähigkeit auf.
  • Die Vorrichtung ist auch charakterisiert durch niedrige Leckage in den Kontakten und eine hohe dielektrische Konstante des Gate-Dielektrikums. Als ein Resultat stellt die Vorrichtung eine größere dielektrische Konstante verglichen mit konventionellen Isolatoren, wie etwa SiO2 und SiN, bereit. Die hohen kritischen Felder des GaN Materials ermöglichen dünne Schichten, um großen Spannungen ohne dielektrischen Durchbruch zu widerstehen. Die dielektrische Konstante der GaN Materialien ist in etwa 10, was ein Faktor von 2,5 mal besser ist als SiO2.
  • Gemäß einem anderen Aspekt der vorliegenden Erfindung ist eine selbstpassivierende Flächen-Struktur für III-Nitrid-Materialien bereitgestellt, wobei die Schnittstelle zwischen den Materialien nahezu ideal ist. Der Selbstpassivations-Effekt ermöglicht es dem Gate-Dielektrikum, von dem Halbleiter Material entkoppelt zu sein, so dass eine weite Auswahl an Materialien für das Gate-Dielektrikum verwendet werden kann. Beispiele für Gate-Dielektrika, die verwendet werden können, sind Zirkoniumoxid, Oxide der Lanthanoid-Gruppe, Diamant, AIN und andere piezoelektrische und pyroelektrische Materialien.
  • Gemäß einem anderen Aspekt der vorliegenden Erfindung kann eine III-Nitrid Halbleiterfläche gemäß dem Selbstpassivierungs-Effekt wieder passiviert werden. Es können jede Anzahl an Vorrichtungen unter Verwendung dieses Effekts erzeugt werden, um eine gute dielektrische Struktur bereitzustellen, die fähig ist, hohen elektrischen Feldern zu widerstehen, ohne durchzubrechen, und dazu dienen, das elektrische Feld auf dem Gate zu reduzieren.
  • Andere Eigenschaften und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung der Erfindung unter Bezugnahme auf die beigefügten Figuren ersichtlich.
  • Ausführungsbeispiel
  • Figurenliste
    • 1A-1B sind Schnittdarstellungen einer teilweise ausgebildeten III-Nitrid Trench-Vorrichtung gemäß der vorliegenden Erfindung.
    • 2A-2G sind Schnittdarstellungen, die eine Trench-Vorrichtung zeigen und ein Verfahren zur Ausbildung derselben gemäß der vorliegenden Erfindung.
    • 3A-3B sind Draufsichten von Trench-Vorrichtungen mit bestimmten Geometrien gemäß der vorliegenden Erfindung.
    • 4A-4I sind Schnittdarstellungen einer Trench-Vorrichtung und einem Verfahren zur Ausbildung derselben gemäß der vorliegenden Erfindung.
    • 5A-5B ist eine Draufsicht von Trench-Vorrichtungen mit bestimmten Geometrien gemäß der vorliegenden Erfindung.
    • 6 ist eine teilweise Schnittdarstellung einer Vertikalleitungs-Vorrichtung gemäß der vorliegenden Erfindung.
    • 7 ist eine Schnittdarstellung einer Lateralleitungs-Vorrichtung gemäß der vorliegenden Erfindung.
    • 8A-8E sind teilweise Schnittdarstellungen einer Vertikalleitungs-Vorrichtung und Verfahren zur Ausbildung derselben mit Passivierung und einem Gate-Dielektrikum und gemäß der vorliegenden Erfindung.
    • 9A-9G sind teilweise Schnittdarstellungen von Leitungs-Vorrichtung und Verfahren zur Ausbildung derselben mit Passivierung und einem Gate-Dielektrikum und gemäß der vorliegenden Erfindung.
  • Detaillierte Beschreibung der bevorzugten Ausführungsbeispiele
  • In der Konstruktion von GaN Material-Vorrichtungen fließen eine Anzahl an Faktoren mit ein, die die Funktionalität und Leistungsfähigkeit der Vorrichtungen beeinflussen. Eine große Gitter-Fehlanpassung in III-Nitrid-Materialien und die starken piezoelektrischen und Polarisationseffekte in diesen Materialien beeinflussen die elektrischen Eigenschaften von III-Nitrid Heteroübergang-Vorrichtungen signifikant. Eine signifikante Anzahl an berichteten GaN-basierten Vorrichtungen verwenden bis heute verspannte GaN/AIGaN Übergänge mit Legierungs-Zusammensetzungen, welche designed sind, um die Spannung zu erleichtern, um Dislokationen zu vermeiden, welche für langzeitige Instabilitäten in den Vorrichtungen verantwortlich sein können. Verschiedene Vorrichtungen und Systeme zur Ausbildung von Heteroübergangs-Vorrichtungen wurden vorgeschlagen, um die Gitter-Fehlanpassung und die Spannung der GaN/AIGaN Übergänge zu steuern. Diese Vorrichtungen sind insbesondere designed, um Nutzen aus piezoelektrischen und spontanen Polarisationseffekten zu ziehen und um langzeitige Instabilitäten zu minimieren.
  • GaN/AIGaN Vorrichtungen weisen typischerweise ein oder mehrere Terminals zur Steuerung eines elektrischen Leistungsflusses in einer gegebenen Vorrichtung auf. Ein elektrisches Potential, welches an ein Terminal angelegt ist, steuert den Fluss von Strom in einem elektrisch leitfähigen Kanal, mit dem das Terminal gekoppelt ist. Der elektrisch leitfähige Kanal ist durch zumindest eine Hetero-Schnittstelle zwischen zwei verschiedenen Halbleiter Materialien definiert.
  • Wenn AIGaN/GaN Materialien die Halbleiter Materialien einer Heteroübergang-Vorrichtung, bilden, und AlGaN als Barrierenschicht verwendet wird, sind Polarisationsladungen, resultierend von den spontanen Polarisationseigenschaften von AlGaN, als auch spannungsinduzierte Charakteristika bekannt als piezoelektrische Polarisationsfelder gegenwärtig. Die Steuerung der Ausbildung dieser Felder in der Konstruktion einer III-Nitrid Vorrichtung führt zu verschiedenen Charakteristika, welche GaN-basierte Vorrichtungen geeignet für eine weite Auswahl an Anwendungen, abhängig davon, wie die Vorrichtung charakterisiert ist, machen.
  • Heteroübergang-Vorrichtungen, die mit GaN Materialien ausgebildet sind, umfassen manchmal eine Barrierenschicht an AlGaN, die auf der Kanalschicht abgeschieden ist, um ein 2DEG zu induzieren, das eine hohe Konzentration an Elektronen in dem Kanal erzeugt, um dadurch die elektrisch leitfähigen Eigenschaften des Kanals zu steigern. Aufgrund der Anwesenheit des 2DEG, das an der Schnittstelle der AIGaN/GaN Schichten ausgebildet ist, sind fundamental ausgebildete III-Nitrid Vorrichtungen nominal an, weil die Anwesenheit des Kanals beispielsweise Leitung von Strom zwischen Elektroden ermöglicht.
  • Unter Bezugnahme auf 1A ist eine abstrakte Darstellung der Heteroübergang-Trench-Vorrichtung gemäß der vorliegenden Erfindung als Vorrichtung 100 gezeigt. Vorrichtung 100 umfasst eine Körperregion 102, zusammengesetzt aus einem III-Nitrid-Material, vorzugsweise GaN. Eine Anzahl an Trenches 104 -106 sind in Körperschicht 102 ausgebildet, um Vertiefungen in Körperschicht 102 bereitzustellen. Körperschicht 102 mit in ihr ausgebildeten Trenches ist mit einer anderen III-Nitrid Materialschicht 108 überlagert, welche einen unterschiedlichen Legierungs-Prozentsatz, Gitter-Konstante und Bandlücke aufweist, als Körperschicht 102. Vorzugsweise ist Materialschicht 108 aus AlGaN zusammengesetzt.
  • Schicht 108 bedeckt Mesas und Seitenwände als auch Böden der Trenches 104 -106, um eine bestimmte Geometrie für eine Schnittstelle 103 zwischen Schichten 102 und 108 auszubilden. Gemäß dieser Geometrie ist ein 2DEG 101 an horizontalen Bereichen von Schnittstelle 103 ausgebildet, um intermittierend hochmobile Leitungs-Kanäle an Schnittstelle 103 bereitzustellen. Man beachte, dass kein 2DEG entlang Seitenwänden der Trenches 104 -106 bereitgestellt ist. Aufgrund der Ermangelung eines 2DEG an Seitenwänden der Trenches 104 -106 tritt keine Leitung in einer vertikalen oder horizontalen Richtung für Vorrichtung 100 auf.
  • Vorrichtung 100 ist geeignet zur Aufnahme einer Gate-Elektrode in Trenches 104 -106. An diese Gate-Elektroden kann ein elektrisches Potential angelegt werden, welches ein 2DEG entlang der Seitenwände der Trenches 104 bis 106 induziert. Das induzierte 2DEG stellt einen vollständigen Leitungskanal für Vorrichtung 100 entlang Schnittstelle 103 bereit, so dass Vorrichtung 100 fähig ist, Strom in einer horizontalen oder vertikalen Richtung zu leiten. Aufgrund der Natur der Hetero-Schnittstelle 103 ist Vorrichtung 100 nominal aus, aufgrund der Abwesenheit eines 2DEG entlang Seitenwänden von Trenches 104 -106. Aufgrund der widerstandsfähigen Natur von Schicht 102 ist Vorrichtung 100 fähig, hohen Spannungen zu widerstehen, um es Vorrichtung 100 zu ermöglichen, gut als Leistungsschaltungs-Vorrichtung betrieben zu werden.
  • Nun unter Bezugnahme auf 1B ist ein Ausführungsbeispiel einer vollständigen Trench-Vorrichtung 120 gemäß der vorliegenden Erfindung gezeigt. Vorrichtung 120 umfasst eine Körperschicht 122, die aus N- GaN zusammengesetzt sein kann. Vor der Ausbildung von Trenches 124 -126 in Körperschicht 122 ist eine Schicht 129 von P Typ III-Nitrid-Material auf Schicht 122 bereitgestellt, auf der eine Schicht 123 von hochdotierten N+ III-Nitrid-Material abgeschieden ist. Trenches 124 -126 sind dann in Vorrichtung 120 ausgebildet, die sich durch Schichten 123 und 129 und in Schicht 122 ausweiten. Vorrichtung 120 ist dann mit einer Schicht 128 von III-Nitrid-Material überlagert, welche einen unterschiedlichen Legierungs-Prozentsatz, Gitter-Konstante und Bandlücke aufweist, als III-Nitrid Materialschicht 122. Vorzugsweise ist Schicht 128 aus AlGaN zusammengesetzt. Gate-Elektroden 127 sind in Trenches 124 -126 ausgebildet und mit einem Isolator/Dielektrikum 121 gedeckelt. Dann kann eine Kontaktschicht 115 über Vorrichtung 120 abgeschieden und gemustert werden, um einen ohm'schen Kontakt mit Schicht 128 auszubilden. Es können verschiedene Typen an Passivierung und Prozessierungstechniken in Verbindung mit der Ausbildung von Kontaktschicht 115 verwendet werden, um einen guten, niedrig resistiven ohm'schen Kontakt für Vorrichtung 120 bereitzustellen. Gemäß einer bestimmten Ausführungsform der vorliegenden Erfindung kann Kontakt 115 als ein Source-Kontakt in einer FET-Vorrichtung betrieben werden.
  • In Betrieb ist Vorrichtung 120 nominal aus, wenn kein elektrisches Potential an die Gate-Elektroden 127 angelegt ist. Anlegen eines elektrischen Potentials an Gate-Elektrode 127 bedingt die Ausbildung eines 2DEG entlang Seitenwänden von Trenches 124 -126. In Verbindung mit dem an den Oberseiten der Mesas und dem Boden der Trenches 124 - 126 bereits ausgebildeten 2DEG. An diesem Punkt wird Vorrichtung 120 leitfähig und stellt einen Leitungskanal mit hoher Stromkapazität bereit, der horizontal oder vertikal orientierbar ist. Hochdotierte N+ Schicht 123 liefert eine Anzahl an Trägern, welche die Leitung des von dem 2DEG in den Seitenwänden von Trenches 124 -126 ausgebildeten Kanals steigern können. P Typ Schicht 129 kann vorgesehen sein, um bestimmte Charakteristika aufzuweisen, um solche Parameter wie On-Widerstand und Schwellwert-Spannung zu steuern.
  • Vorrichtung 120 kann mit den III-Nitrid Vorrichtungen jeder bestimmter Geometrie konstruiert sein. Dementsprechend können die Trenches als Streifen, in Gitter-Mustern oder in zellulären Formaten, wie etwa rund, polygonal, eckig usw., ausgebildet sein. Zusätzlich sind Trenches 104 -106 mit vertikalen Seitenwänden gezeigt; d. h. senkrecht auf eine horizontale Ebene. Es sollte beachtet werden, dass die Seitenwände der Trenches 104-106 unter jedem gewünschten Winkel anders als senkrecht sein können. Durch Variation des Winkels der Orientierung der Seitenwände kann die Schwellwert-Spannung der Vorrichtung variiert werden.
  • Nun unter Bezugnahme auf 2A-2G ist ein anderes Ausführungsbeispiel gemäß der vorliegenden Erfindung als Vertikalleitungs-Vorrichtung 130 gezeigt. Initiale Vorrichtung 130 kann als eine Wafer-Struktur vor-ausgebildet sein, auf die weitere Prozessierungsschritte ausgeführt werden können. Vorrichtung 130 ist als eine beispielhafte Ausführungsform einer III-Nitrid Struktur bereitgestellt, die auf einem N+ Substrat 132 ausgebildet ist, das aus jedem geeigneten Material, einschließlich beispielsweise Silizium und Siliziumkarbid, zusammengesetzt sein kann. Eine hochdotierte III-Nitrid-Schicht 133 ist auf Substrat 132 bereitgestellt, vorzugsweise zusammengesetzt aus N+ GaN. Eine leicht dotierte Körperschicht, zusammengesetzt aus einem III-Nitrid-Material ist über Schicht 133 bereitgestellt, wo Körperschicht 134 vorzugsweise aus N- GaN zusammengesetzt ist. Eine andere III-Nitrid-Schicht 135 ist über Körperschicht 134 bereitgestellt, wo Schicht 135 ein P dotiertes III-Nitrid-Material ist, vorzugsweise P GaN. Eine hochdotierte III-Nitrid-Schicht 136 ist auf Schicht 135 bereitgestellt, wo Schicht 136 auch vorzugsweise aus N+ GaN zusammengesetzt ist.
  • Nun unter Bezugnahme auf 2B ist ein Trench 140 in III-Nitrid Vorrichtung 130 geätzt, um Schichten 136 und 135 zu durchdringen und in Schicht 134 vorzudringen. Es kann jeder Typ an geeigneter Technik zur Ausbildung von Trench 140 verwendet werden, einschließlich Ätzen oder andere Prozesse, die geeignet sind zur Verwendung mit dem III-Nitrid-Materialsystem.
  • Nun unter Bezugnahme auf 2C ist eine III-Nitrid-Schicht 142 über dem Oberteil der Vorrichtung 130 und in Trench 140 abgeschieden und bedeckt Seitenwände von Trench 140. Schicht 142 ist aus einem III-Nitrid-Material zusammengesetzt, welches einen unterschiedlichen Legierungs-Prozentsatz, Gitter-Konstante oder Bandlücke aufweist, als Schichten 134, 135 und 136. Vorzugsweise ist Schicht 142 mit AlGaN ausgebildet. Die AlGaN Schicht bildet eine Hetero-Schnittstelle mit Schichten 134 -136 aus und stellt ein 2DEG an Horizontal-Schnittstellen-Bereichen 144 bereit, um einen Hochmobilitäts-Leitungskanal auszubilden. Die Abscheidung von Schicht 142 kann entsprechend einer Anzahl von Techniken bewerkstelligt werden, umfassend beispielsweise PECVD und Sputtern. Optional kann eine dünne protektive Schicht auf Vorrichtung 130 vor der Abscheidung von Schicht 142 bereitgestellt werden, um die Ausdiffusion von Stickstoff von den III-Nitrid Materialschichten 134 -136 während dem Annealing von ohm'schen Kontakten, die in einem Schichtschritt ausgebildet werden, zu verhindern.
  • Nun unter Bezugnahme auf 2D sind ohm'sche Kontakte 143, 144 auf Schicht 142 der Vorrichtung 130 ausgebildet. Die Abscheidung von ohm'schem Kontaktmaterial kann entsprechend jedem bekannten Verfahren erreicht werden und kann einen Annealing-Schritt umfassen, um den Kontaktwiderstand der ohm'schen Kontakte 143, 144 zu verringern. Da Vorrichtung 130 eine Vertikalleitungs-Vorrichtung ist, fungieren ohm'sche Kontakte 143, 144 als Sources für Stromeingang in Vorrichtung 130. Strom fließt durch ohm'sche Kontakte 143, 144 entlang Seitenwänden von Trench 140 und durch Schichten 132 -134, wenn Vorrichtung 130 leitet.
  • Nun unter Bezugnahme auf 2E ist ein Isolator 145 auf Vorrichtung 130 und in Trench 140 abgeschieden und wird als ein Gate-Dielektrikum für Vorrichtung 130 fungieren.
  • Isolator 145 ist gemustert, um ohm'sche Kontakte 143, 144 zu exponieren, während eine gute Isolationsdistanz zwischen folgender Gate-Kontaktausbildung und ohm'schen Kontakten 143, 144 bereitgestellt ist. Isolator 145 kann gemäß jeder bekannten Technik abgeschieden sein und kann aus traditionellen Materialien zusammengesetzt sein, wie etwa Siliziumdioxid oder Siliziumnitrid, oder dielektrischen Materialien, die eine viel höhere dielektrische Konstante und hohe elektrische Feld-Durchbruch-Charakteristika aufweisen, wie etwa Zirkoniumoxid, Oxide der Lanthanoid-Gruppe, Diamant, AIN und piezoelektrische als auch pyroelektrische Materialien. Niedrigtemperatur-dielektrische Abscheidetechniken können mit Oxid, wie etwa GD Oxid oder MG Oxid, verwendet werden. Das verwendete Dielektrikum kann eine hohe dielektrische Konstante aufweisen und kann das elektrische Feld, das von der Gate-Elektrode erfahren wird, reduzieren.
  • Nun unter Bezugnahme auf 2F ist Vorrichtung 130 mit abgeschiedenem Isolator 145 einem Prozess ausgesetzt, um einen Trench 146 in Isolator 145 auszubilden und um die Abscheidung eines Gate-Elektrodenmaterials innerhalb Trench 140 zu erlauben. Trench 146 ist Isolator 145 ausgebildet, um Isolatormaterial bereitzustellen, das Trench 140 auskleidet, so dass in Isolator 145 für die Isolation des Gate-Kontakts von Schicht 142 sorgt. Es sollte beachtet werden, dass Isolator 145 initial mit einem Trench 146 ausgebildet sein kann, entsprechend dem dielektrischen Material, das zur Ausbildung von Isolator 145 verwendet wird. Zum Beispiel kann Isolator 145 unter Verwendung von TEOS oder anderen Prozessen, die eine dielektrische Auskleidung in Trench 140 bereitstellen, abgeschieden sein. Die Dimensionen und Zusammensetzung von Isolator 145 können auch modifiziert sein, um bestimmte Vorrichtungs-Charakteristika zu erzeugen, wie etwa einen gewünschten On-Widerstand oder Schwellwert-Spannung. Sobald Trench 146 angemessen präpariert ist, wird ein leitfähiges Gate-Material 147 auf Isolator 145 und in Trench 146 abgeschieden. Es kann jede bestimmte bekannte Technik für Abscheidung von Gate-Elektrode 147 verwendet werden und Gate-Kontakt 147 kann aus verschiedenen leitfähigen Materialien oder Halbleiter Material, abhängig von gewünschten Charakteristika, zusammengesetzt sein. Gemäß einer speziellen Eigenschaft der vorliegenden Erfindung kann die Struktur, die von Vorrichtung 130 repräsentiert wird, eine Anzahl an Malen auf einem Halbleiter-Plättchen, das auf einem Wafer ausgebildet ist, wiederholt werden. Dementsprechend können Vorrichtungen 130 parallel miteinander verbunden werden oder können voneinander isoliert werden und unabhängig mit verschiedenen Verbindungen zur Gate-Elektrode 147 betrieben werden.
  • Nun unter Bezugnahme auf 2G ist eine Vorrichtung 150 gezeigt und ausgebildet gemäß den Prozessen, die zur Ausbildung von Vorrichtung 130 verwendet werden, und umfasst auch die Ausbildung eines Drain-Kontakts 152. Vorrichtung 150 umfasst zwei Gate-Elektroden 147, 149, die gleichzeitig oder unabhängig betrieben werden können.
  • Vorrichtung 150 ist als eine nominal aus, Anreicherungsmodus Vorrichtung betrieben, weil kein Leitungskanal zwischen der Source und Drain aufgrund der Abwesenheit eines 2DEG an den Seitenwänden der Trenches 146a und 146b ausgebildet ist. Ein Leitungskanal oder 2DEG existiert entlang horizontalen Bereichen der Schnittstelle zwischen Schichten 142 und Schichten 136, 134. Jedoch ist, aufgrund der Geometrie von Schicht 142 in Trenches 146a, 146b, das 2DEG unterbrochen und vertikale Bereiche der Schnittstelle zwischen Schicht 142 und Schichten 134 -136.
  • Das Anlegen eines elektrischen Potentials an Gate-Kontakt 147, 149 induziert einen invertierbaren Kanal, um lokal P Typ Material in Schicht 135 zu einem N Typ Leiter zu invertieren, einen Leitungskanal zwischen Schichten 134 und 136 entlang Seitenwänden von Trenches 146a, 146b ausbildend. Der Leitungskanal ist als 2DEG ausgebildet, das mit den Leitungskanälen koppelt, die unter Source-Kontakten 143, 144 und 148 ausgebildet sind, als auch die Leitungskanäle, die unter Gate 147, 148 ausgebildet sind. Durch die Ausbildung eines Kanals beginnt Vorrichtung 150 Strom zwischen Source-Kontakten 143, 144, 148 und Drain-Kontakt 152 zu leiten. Aufgrund dem vollständigen Leitungskanal entlang Schicht 142 ist Vorrichtung 150 auch fähig, Strom in einer horizontalen Richtung zu leiten, wo Strom durch Vorrichtung 150 mit einem Grad an Dispersion oder Balance propagiert sein kann, was größere Stromdichten und Durchsatz ermöglicht.
  • AlGaN ist nach dem Ätzen abgeschieden, um einen vertikalen Kanal auszubilden (siehe Pfeil rechts oben in 2G).
  • Unter Bezugnahme nun auf 3A und 3B sind jeweils zelluläre Geometrien für Vorrichtungen 155 und 156 gezeigt. Vorrichtung 155 ist entsprechend einer polygonalzellulären Geometrie ausgebildet, im vorliegenden Fall hexagonal, wobei jede Zelle eng mit einer benachbarten Zelle gekoppelt ist. Es sollte beachtet werden, dass der Ausdruck polygonal dazu gedacht ist, eine allgemein polygonale Form zu bezeichnen, er ist nicht dazu gedacht, auf eine strikte polygonale Interpretation limitiert zu sein, sondern kann polygonale Formen mit runden Eckpunkten umfassen, die aus Diffusion oder anderen Herstellungsprozessen zur Ausbildung von Vorrichtung 155 resultieren können. Die Geometrie von Vorrichtung 155 erlaubt den Gate-Kontakten 157 leicht miteinander verbunden zu werden, so dass jede Zelle in Einklang betrieben ist, um eine Vorrichtung auszubilden, die eine einzelne Gesamtantwort aufweist, d. h. eine einzelne Verbindung für jeden von einer Source, ein Drain und ein Gate-Kontakt. Drain ist durch Substrat.
  • Unter Bezugnahme nun auf 3B umfasst zelluläre Vorrichtung 156 Source-Kontakte, die in einer kreisförmigen Geometrie angeordnet sind, umgeben von kreisförmigen Isolatormaterial, und hexagonal geformte Gate-Kontakte 159 , welche die Form von Polygonen mit gerundeten Ecken oder Eckpunkten, wie oben diskutiert, annehmen können. Die rund geformten Source-Kontakte können Vorteile hinsichtlich der Erzeugung eines elektrischen Feldes oder einer Durchbruchs-Spannung bereitstellen und können andere Vorteile aus der Leichtigkeit der Herstellung erlangen. Es sollte offensichtlich sein, dass Vorrichtungen 155, 156 beispielhafte Ausführungsformen von Vorrichtungs-Geometrie für eine Vertikalleitungs-Vorrichtung sind und dass eine Anzahl von anderen Geometrien leicht zu erhalten ist. Zum Beispiel sind, während Vorrichtungen 155, 156 mit hexagonaler Symmetrie dargestellt sind, um eine Anordnung an Vorrichtungen auszubilden, eckige, rechteckige, lineare und andere abwechselnde Geometrien leicht erhältlich. Zusätzlich werden, während hexagonale und kreisförmige Vorrichtungen gezeigt sind, lineare, ovale und andere alternative Formen für individuelle Vorrichtungen auch als innerhalb des Anwendungsbereichs der vorliegenden Erfindung liegend angesehen.
  • Unter Bezugnahme nun auf 4A-4I ist ein anderes Ausführungsbeispiel der vorliegenden Erfindung als Horizontalleitungs-Vorrichtung 160 gezeigt. Vorrichtung 160 ist aus einem resistiven oder isolierenden Substrat 162 zusammengesetzt, überlagert von einem III-Nitrid Vielschicht-Stapel 163 , und N- III-Nitrid Körperschicht 164 , einem P III-Nitrid 165 (z.B. p GaN) und einer hochdotierten N+ III-Nitrid-Schicht 166 . Schichten 164 - 166 sind im Wesentlichen ähnlich zu den entsprechenden Vertikalleitungs-Vorrichtungen 130 -150 , und Schichten 164 -166 sind fähig, Strom in einer vertikalen Richtung zu leiten.
  • Das III-Nitrid-Material, das zur Konstruktion von Schichten 164 -166 verwendet wird, ist vorzugsweise GaN.
  • Vielschicht-Stapel 163 ist aus abwechselnden III-Nitrid-Materialien zusammengesetzt, wobei ein III-Nitrid-Material sich mit einem III-Nitrid-Material, das eine unterschiedliche auf gleicher Ebene liegende Gitterkonstante aufweist, abwechselt. Die unterschiedliche auf gleicher Ebene liegende Gitterkonstante der beiden abwechselnden III-Nitrid-Materialien bildet eine Anzahl an Leitungskanälen an der Schnittstelle zwischen den abwechselnden Materialien aufgrund des 2DEG an der Hetero-Schnittstelle aus. Dementsprechend ist Stapel 163 fähig, große Mengen an Strom zu tragen, der durch Schichten 164 -166 geliefert werden kann.
  • Unter Bezugnahme nun auf 4B ist Vorrichtung 160 mit einem Trench 170 gezeigt, der durch die oberen Schichten von Vorrichtung 160 ausgebildet ist. Trench 170 ist durch Schichten 165, 166 ausgebildet und ragt in Schicht 164 hinein und stellt eine initiale Struktur für die Ausbildung eines Gate-Kontakts bereit. Unter Bezugnahme nun auf 4C sind Schichten 164 -166 geätzt oder anderweitig prozessiert, um einen Teil der Schichten, die Stapel 163 überlagern, zu entfernen. Dieser Prozessierungsschritt kann gemäß bekannter Verfahren zur Herstellung von Halbleiter Vorrichtungen, und insbesondere III-Nitrid Vorrichtungen, ausgeführt werden. Das Gleiche ist wahr für die Ausbildung von Trench 170, wo mehrere bekannte Verfahren in der Ausbildung der Trench-Struktur verwendet werden können. Während diesem Schritt ist Stapel 163 an einer Stufe 161 exponiert, geeignet für die Ausbildung von Kontakten, wie in größerem Detail unten diskutiert. Stapel 163, der aus abwechselnden III-Nitrid-Materialien zusammengesetzt ist, ist vorzugsweise mit abwechselnden Schichten von GaN und AlGaN konstruiert. Es sollte jedoch offensichtlich sein, dass andere III-Nitrid-Materialien verwendet werden können, um Stapel 163 zu konstruieren, umfassend die oben diskutierten.
  • Unter Bezugnahme nun auf 4D ist eine III-Nitrid Materialschicht 172 über Vorrichtung 160 ausgebildet. Schicht 172 ist ein III-Nitrid-Material, das eine kleinere auf gleicher Ebene liegende Gitterkonstante aufweist als das Material, das verwendet wird, um Schichten 164 -166 auszubilden. Vorzugsweise ist Schicht 172 aus AlGaN zusammengesetzt. Schicht 172 ist an Auskleidungs-Trench 170 abgelagert, so dass der Boden und Seitenwände von Trench 170 von Schicht 172 bedeckt sind. Aufgrund der verschiedenen auf gleicher Ebene liegenden Gitterkonstanten zwischen Schicht 172 und Schichten 164 -166 ist ein hochmobiles 2DEG in horizontalen Bereichen der Schnittstelle zwischen Schicht 172 und Schichten 164 - 166 aus gebildet. Dementsprechend ist ein 2DEG unter dem Boden von Trench 170 ausgebildet und zwischen horizontalen Bereichen von Schicht 172 und Schicht 166. Schicht 172 kann entsprechend jedem bekannten Verfahren abgelagert sein, umfassend PECVD und Sputtering. Eine protektive oder isolierende Schicht kann über Vorrichtung 160 vor der Ablagerung von Schicht 172 abgelagert sein, um Schichten 164 -166 von Ausdiffusion während Hochtemperatur-Prozessierung zu schützen, welche typischerweise in Verbindung steht mit der Ausbildung von ohm'schen Kontakten, wie unten diskutiert.
  • Unter Bezugnahme nun auf 4E ist Vorrichtung 160 prozessiert, um Schicht 172 in den vertikalen und horizontalen Bereichen von Stufe 161 zu entfernen. Diese Operation kann beispielsweise durch gut bekannte Maskierungs- und Ätztechniken bewerkstelligt werden. Nach dem Prozess des Entfernens der Bereiche von Schicht 172 nahe Stufe 161 ist ein Bereich von Stapel 163 an Stufe 161 zur weiteren Prozessierung exponiert.
  • Unter Bezugnahme nun auf 4F sind ohm'sche Kontakte 174s und 174d auf Vorrichtung 160 ausgebildet, um gute niedrig resistive Kontakte zur Stromleitung bereitzustellen. Ohm'sche Kontakte 174s sind als Source-Kontakte auf Schicht 172 ausgebildet, während Kontakt 174d, der als ein Drain-Kontakt ausgebildet ist, auf Stufe 161 ausgebildet ist. Die Ausbildung von ohm'schen Kontakten 174s, 174d kann eine Hochtemperatur-Prozessierungstechnik umfassen, um niedrig resistive Kontakte zu erhalten. Vor der Ausbildung von ohm'schen Kontakten 174s, 174d kann eine Schutzschicht über Vorrichtung 160 ausgebildet werden, die dazu tendiert, die Ausdiffusion von Stickstoff von Schichten 163 -166 während der Hochtemperatur-Prozessierungstechnik, die zur Ausbildung der ohm'schen Kontakte verwendet wird, zu reduzieren oder zu eliminieren. Ohm'scher Kontakt 174s, 174d kann entsprechend jeder bekannten Technik ausgebildet sein, die für die Verwendung in dem III-Nitrid-Materialsystem angemessen ist. Ohm'scher Kontakt 174s und 174d kann aus ohm'schen Metallen oder anderen leitfähigen Materialien zusammengesetzt sein.
  • Unter Bezugnahme nun auf 4G ist eine Isolationsmaterialschicht 176 abgelagert und auf Vorrichtung 160 entsprechend bekannter Techniken gemustert. Isolator 176 ist in Trench 170 abgelagert und wird die Basis für die Ausbildung eines Gate-Dielektrikums in späteren Prozessierungsschritten sein. Isolator 176 ist auch entlang dem horizontalen Bereich von Stufe 161 abgeschieden, um zum Schutz und der Passivierung von Schichten 164 -166 von Vorrichtung 160 beizutragen. Isolator 176 ist auch zwischen ohm'schen Kontakt 174d und Schicht 164 angeordnet, so dass Leitung in Vorrichtung 160 durch Stapel 163 bereitgestellt ist, der fähig ist, hohe Mengen an Strom zu tragen.
  • Unter Bezugnahme nun auf 4H ist Isolator 176, der in Trench 170 abgelagert ist, geätzt oder anderweitig prozessiert, um einen Trench 178 innerhalb Isolator 176 in Trench 170 auszubilden. Trench 178 ist in Isolator 176 ausgebildet, um es Isolator 176 zu ermöglichen, Trench 170 auszukleiden und als ein Gate-Dielektrikum für Vorrichtung 160 zu fungieren. Nach der Ausbildung von Trench 178 ist ein leitfähiges Gate-Material 177 in Trench 178 abgelagert, um einen Gate-Kontakt bereitzustellen. Material 177 kann jedes angemessene leitfähige Material zum Betrieb der Gate-Elektrode sein, umfassend Polysilizium und leitfähige Metalle. Gate-Kontakt 177 ist betreibbar, um ein 2DEG entlang Seitenwänden von Trench 170 zu induzieren, wenn ein elektrisches Potential an Gate-Kontakt 177 angelegt ist.
  • Durch Induzieren eines 2DEG auf den Seitenwänden von Trench 170 ist ein Leitungskanal zwischen Source-Kontakten 174s und Schicht 164 ausgebildet, um einen Pfad für Strom zu Stapel 163 und Drain-Kontakt 174d bereitzustellen.
  • Unter Bezugnahme nun auf 4I ist eine Horizontal-Leitungs III-Nitrid Vorrichtung 180 mit zwei Gate-Elektroden 182, 184, jeweils in Trenches 186b, 186a gezeigt. Vorrichtung 180 ermöglicht hohe Stromleitung von Source-Kontakten 174s zu Drain-Kontakten 174d, wenn Gates 182, 184 aktiviert sind, um einen Leitungskanal entlang den Seitenwänden von Trenches 186a, 186b zu induzieren. Es sollte offensichtlich sein, dass Gate-Elektroden 182, 184 unabhängig voneinander betreibbar sind oder zu einer gemeinsamen Elektrode zeitlich angepasst sein können. Dementsprechend können Gate-Kontakte 182, 184 unabhängig betrieben sein, um Leitungskanäle nur in Teilen von Vorrichtung 180 auszubilden. Jedoch ist ein 2DEG Leitungskanal über den Schaltungen von Schicht 172 ausgebildet, wenn Gate-Elektroden 182, 184 in Verbindung miteinander betrieben sind, wodurch ein horizontaler Stromfluss zwischen Schichten 164 -166 ermöglicht wird, was es ermöglicht, dass der leitfähige Strom balanciert wird und eine höhere Stromdichte erreicht wird. Im Betrieb fließt Strom in Vorrichtung 180 in Source-Elektrode 174s in hochdotierter Schicht 166, entlang Seitenwänden von Trenches 186a, 186b und in Körperschicht 164. Die Leitungskanäle entlang den Seitenwänden von Trenches 186a, 186b sind induziert, wenn ein elektrisches Potential an die Gate-Kontakte 182, 184 angelegt wird. Die Anzahl an Source- und Gate-Kontakten pro Zelle in Vorrichtung 180 hängt von der Leitfähigkeit des Vielschicht-Stapels 163 ab, zusammenhängend mit Stromtragefähigkeit. Vielschicht-Stapel 163 umfasst abwechselnde III-Nitrid-Materialien, um mehrere 2DEG Leitungskanäle für hohe Stromkapazität auszubilden. Vorrichtung 180 kann entsprechend bekannter Techniken für Mantel, Isolations- oder Schutzschichten, umfassend die Ausbildung von Source-, Drain- und Gate-Elektroden und Kontakten, fertiggestellt werden.
  • AlGaN ist nach dem Ätzen abgeschieden, um einen vertikalen Kanal auszubilden (siehe Pfeil rechts oben in 41). Multischichtstapel von III-Nitrid-Materialien, um mehrere zweidimensionale Elektronengas-Kanäle zur hohen Stromkapazität auszubilden (siehe geschwenkte Klammer rechts unten in 41).
  • Unter Bezugnahme nun auf 5A-5B sind Draufsichten von multi-zellulären Vorrichtungen 190, 196 mit unterschiedlichen zellulären Geometrien gezeigt. Vorrichtungen 190, 196 sind mit isolierenden oder resistiven Substraten ausgebildet und leiten in eine laterale oder horizontale Richtung, eher als vertikal. Vorrichtung 196 weist zelluläre Komponenten in der Form von Polygonen, wie etwa Hexagonen, auf, die äquilateral oder symmetrisch geformt sind. Vorrichtungen 190, 196 umfassen jeweils Gate-Elektroden 194, 197, die unabhängig betrieben werden können, oder in Verbindung miteinander. Vorrichtung 190 umfasst auch Drain-Elektroden 193, die den Umfang von jeder der Zellen von Vorrichtung 190 umgeben. Dementsprechend können Drain-Kontakte 193 alle miteinander verbunden sein. Vorrichtung 190 umfasst auch Source-Kontakte 192, die auch miteinander verbunden sein können. Dementsprechend kann Vorrichtung 190 mit einer zellulären Struktur hoher Dichte entsprechend der dargestellten hexagonalen Geometrie ausgebildet sein.
  • Unter Bezugnahme auf 5B sind Gate-Elektroden 197 in kreisförmiger Geometrie bereitgestellt, umgeben von Isolatormaterial 198, auch in kreisförmiger Geometrie. Source-Elektroden 199 sind auch kreisförmig in Natur, während Drain-Kontakte 195 die Form von Polygonen, insbesondere Hexagonen, aufweisen. Die Geometrie der zellulären Bereiche von Vorrichtung 196 kann dazu beitragen, elektrisches Feldpotential an bestimmten Punkten zu reduzieren, um die Vorrichtungs-Durchbruchsspannung und andere Vorrichtungs-Charakteristika zu verbessern. Es sollte offensichtlich sein, dass eine Anzahl an Geometrien für die Anordnung von Zellen in den offenbarten Vorrichtungen verwendet werden kann, umfassend eckig, rechteckig, linear usw. Zusätzlich können die zellulären Bereiche von Vorrichtungen 190, 196 in hexagonaler, kreisförmiger, linearer, ovaler und jeder anderen bestimmten geometrischen Form, abhängig von dem gewünschten Vorrichtungs-Charakteristika, ausgeführt sein.
  • Die Konstruktion von ohm'schen Kontakten, Schottky-Kontakten, Isolationsschichten und metallisierten Kontakten kann entsprechend bekannter Techniken ausgeführt werden.
  • Zusätzlich können Passivierungsschichten und Mantel an den Vorrichtungen, wie hierin beschrieben, angebracht werden, genauso wie Techniken zur Ausbildung von Kontakten für stromtragende Elektroden und Gates, um eine fertiggestellte Vorrichtung bereitzustellen.
  • Zusätzlich können die hierin beschriebenen Elektroden mit einer Prozessierung niedrig resistiver ohm'scher Kontakte ausgebildet sein, welche die Betriebscharakteristika der beschriebenen Vorrichtungen weiter verbessert.
  • Unter Bezugnahme nun auf 6 ist ein Bereich des Querschnitts einer Vertikalleitungs-Vorrichtung 200 gezeigt. Vorrichtung 200 ist eine Feld-Effekt-Vorrichtung, mit einem Gate 202, einer Source 204 und einer Drain 206. Vorrichtung 200 umfasst auch ein Gate-Dielektrikum 208, das Isolation von dem Rest der Vorrichtung bereitstellt, während es Gate 202 erlaubt wird, das Halbleiter Material zu beeinflussen, das es umgibt, um einen invertierbaren Kanal auszubilden, wenn ein elektrisches Potential an Gate 202 angelegt wird. Vorrichtung 200 ist eine III-Nitrid Vorrichtung, die ein leitfähiges Substrat 201, eine Körperschicht 203, eine Blockierungsschicht 205 und eine hochdotierte Leitungsschicht 207 umfasst. Vorrichtung 200 ist in Struktur und Betrieb 130, 150, 160 und 180 wie oben beschrieben entsprechend. Dementsprechend ist Substrat 201 ein hochdotiertes N+ Substrat, während Schicht 203 eine leicht dotierte N- Schicht ist. Schicht 205 ist ein P Typ Material, während Schicht 207 ein hochdotiertes N Typ Material ist. In einem Ausführungsbeispiel weist Schicht 201 eine Dotierkonzentration von 5 x 1018 cm-3, Schicht 203 eine Dotierkonzentration von 4,7 x 1016 cm-3, Schicht 205 eine Dotierkonzentration von 5 x 1017 cm-3 und Schicht 207 eine Dotierkonzentration von 5 x 1018 cm-3 auf. In diesem Ausführungsbeispiel ist Schicht 201 etwa 10 µm, Schicht 203 etwa 4,5 µm, Schicht 205 0,4 µm und Schicht 207 0,5 µm. Die Gatedielektrische Schicht 208, die das Gate von dem Rest von Vorrichtung 208 separiert, kann eine beispielhafte Dicke von etwa 0,1 bis etwa 0,75 µm aufweisen.
  • Aufgrund dem großen dielektrischen Durchbruchsfeld von mehr als 2,2 MV/cm in III-Nitrid Halbleitern sind Vorrichtungen, die in dem III-Nitrid-Materialsystem erzeugt sind, äußerst brauchbar für Leistungssteuerung. Jedoch weisen III-Nitrid Halbleiter kein natives Oxid auf, welches als Gate-dielektrisches Material geeignet ist. Es ist wohl bekannt, dass III-Nitrid-Halbleitermaterialien sich nicht entsprechend gut entwickelter Modelle, die für Si, GaAs, InP und anderen sorgfältig untersuchter Materialien bereitgestellt sind, verhalten. Jedoch ist es möglich, III-Nitrid-Materialien gemäß bestimmter Techniken zu konstruieren, um eine Fläche zu erhalten, die selbst-passivierend ist, wo die Flächenschnittstelle nahezu ideal ist. Die Schnittstelleneigenschaften von III-Nitrid Vorrichtungen spielen eine kritische Rolle in dem elektrischen Verhalten von Vorrichtungen, die in dem III-Nitrid-Materialsystem erzeugt sind. Ein bestimmter Typ an Vorrichtung, der Nutzen aus den Charakteristika der Ill-Nitrid-Halbleitermaterialien ziehen kann, ist ein MISFET, wo das Verhalten der Vorrichtung durch die Interaktion des Halbleiter-Materials mit dem Gate-Dielektrikum bestimmt wird. Aufgrund dem selbst-passivierenden Effekt des III-Nitrid-Materials ist ein Material, das als ein Gate-Dielektrikum verwendet wird, von dem Halbleiter Material entkoppelt, wodurch eine große Auswahl an Materialien für das Gate-Dielektrikum ermöglicht wird. Eine MISFET Vorrichtung kann auch Nutzen aus der großen Bandlücke der III-Nitrid-Materialien ziehen, um die Effekte von Flächen und fixierten Ladungen, die ansonsten einen signifikanten Einfluss in einer entsprechenden Silizium-Vorrichtung ausüben würden, zu vermindern.
  • In vorbekannten Vorrichtungen wurden Gate-Dielektrika, welche aus Siliziumdioxid oder Siliziumnitrid zusammengesetzt sind, allgemein für Silizium-basierte Vorrichtungen verwendet. Jedoch sind aufgrund dem großen dielektrischen Durchbruchsfeld von mehr als 2,2 MV/cm, dem III-Nitrid Halbleiter widerstehen können, Gate-dielektrische Materialien mit größeren Widerstandseigenschaften angezeigt. D. h., konventionelle Dielektrika sind geeignet, zu brechen oder durchzubrechen, wenn sie hohen elektrischen Feldern exponiert sind, die in den III-Nitrid Halbleiter Vorrichtungen, betrachtet entsprechend der vorliegenden Erfindung, erzeugt sind. Dementsprechend kommen abwechselnde Materialien für Gatedielektrische Schicht 208 gemäß der vorliegenden Erfindung in Betracht. Einige Beispiele von Gate-dielektrischen Materialien, welche gemäß der vorliegenden Erfindung vorteilhaft sein können, sind Zirkoniumoxid, Oxide der Lanthanoid-Gruppe, Diamant, AIN, piezoelektrische und pyroelektrische Materialien, zusätzlich zu Elektret-Materialien, welche den höheren elektrischen Feldern, die in den III-Nitrid Halbleiter Vorrichtungen gemäß der vorliegenden Erfindung erzeugt werden, widerstehen können. Gemäß einer Eigenschaft der vorliegenden Erfindung können Trench-Flächenschichten 203, 205 und 207 selbst passiviert sein, um das dielektrische Material von dem III-Nitrid-Halbleitermaterial zu entkoppeln, um das elektrische Feld, dem das Gate-dielektrische Material ausgesetzt ist, zu reduzieren.
  • Gemäß einer Eigenschaft der Erfindung ist Gate-Dielektrikum 208 aus einem Material zusammengesetzt, das unter Verwendung eines Tieftemperatur-Prozesses, wie etwa Gadoliniumoxid oder Magnesiumoxid, wo Schichten 203 , 205 und 207 selbst passiviert sind, abgeschieden ist.
  • Unter Bezugnahme nun auf 7 ist eine laterale III-Nitrid Vorrichtung 210 gezeigt, mit einem invertierbaren Kanal 212 und einer Standoff- oder Separator-Region 214. Ohm'sche Kontakte 215, 216 stellen die Leitungspunkte zur Ermöglichung von Stromfluss in und aus der Vorrichtung 210 bereit. Kontakte 215, 216 sind jeweils auf hochdotierten N+ Regionen 217, 218 angeordnet, die aus einem III-Nitrid-Material, vorzugsweise GaN, zusammengesetzt sind. Separator-Region 214 umfasst eine N Typ Dotierung von III-Nitrid-Material, vorzugsweise GaN. Eine Gate-Elektrode 211 ist über Kanal 212 angeordnet, separiert von Kanal 212 von Gatedielektrischer Schicht 213. Wie mit Vorrichtung 200 (6), ist Vorrichtung 210 einem hohen elektrischen Feld ausgesetzt, wenn eine Spannung blockiert wird, d. h., wenn Gate-Elektrode 211 nicht aktiviert ist. In diesem Fall verhindert Kanal 212 Leitung von Stromzwischenkontakten 215, 216 und ein großes elektrisches Feld ist zwischen Kontakten 215, 216 und Gate-Elektrode 211 erzeugt. Unter diesen Umständen muss Gate-Dielektrikum 213 fähig sein, dem hohen elektrischen Feld zu widerstehen und jeden Leckstrom durch Gate-Elektrode 211 zu verhindern oder wesentlich zu reduzieren. Dementsprechend ist Gate-Dielektrikum 213 aus einem Material zusammengesetzt, das fähig ist, hohen elektrischen Feldern ohne Durchbruch zu widerstehen, wie oben diskutiert, und kann über eine passivierte Fläche von Regionen 212, 214, 217 und 218 bereitgestellt sein. Durch Bereitstellen einer passivierten Fläche in diesen Regionen kann das elektrische Feld, das von Gate-Dielektrikum 213 erfahren wird, abgeschwächt werden auf einen Level, wo Materialien mit niedrigerem dielektrischen Durchbruch verwendet werden können. Diese vorteilhafte Eigenschaft der vorliegenden Erfindung ermöglicht die Verwendung von gut bekannten dielektrischen Materialien, welche eine lange und gut entwickelte Vergangenheit hinsichtlich Verwendung in der Herstellung von Halbleiter Vorrichtungen aufweisen. Die Verwendung von diesen bekannten Materialien führt dazu, dass Kosten reduziert werden können, während eine robuste Vorrichtung erzeugt werden kann.
  • Unter Bezugnahme nun auf 8A-8E ist die Konstruktion einer III-Nitrid Vorrichtung 220 gemäß der vorliegenden Erfindung gezeigt. Vorrichtung 220 ist eine Vertikalleitungs-Vorrichtung mit einem leitfähigen Substrat 222, das aus einem hochdotierten N+ Halbleiter Material zusammengesetzt ist, welches Silizium, Siliziumkarbid usw. umfassen kann. Eine N-Typ epi-Schicht 223 ist optional über Substrat 222 gewachsen und eine leicht dotierte N-Typ epi-Schicht 224 ist auf Schicht 223 ausgebildet. Eine andere P-Typ epi-Schicht 225 ist über Schicht 224 ausgebildet und eine stark dotierte N-Typ epi-Schicht ist über Schicht 225 ausgebildet. Schicht 226 bezeichnet eine stark dotierte N-Typ epi-Schicht. Schichten 222 -226 bilden die Basis eines Wafers, der entsprechend Techniken hergestellt werden kann, die für die Prozessierung und Herstellung von III-Nitrid-Halbleitermaterialien entwickelt wurden. Dementsprechend zeigt 8A einen nützlichen Startpunkt für die Herstellung von spezifischen III-Nitrid Vorrichtungen.
  • Unter Bezugnahme nun auf 8B ist Vorrichtung 220 prozessiert für die Ausbildung von Kontakten 221 und 227, wobei das Kontaktmaterial, z.B. Metall, abgelagert ist und dann annealed wird, um einen Kontakt mit niedrigem Widerstand auszubilden. Der Ausbildung von Kontakten 221, 227 folgend, wird Vorrichtung 220 gemustert und geätzt oder anderweitig prozessiert, um Stufen 228 auszubilden, welche einen Bereich von einem Trench ausbilden können, wenn Vorrichtung 220 als Trench-Vorrichtung konstruiert werden soll. Die Ausbildung von Kontakten 221 und 227 kann durch jedes bekannte Verfahren unter Verwendung geeigneter Materialien zur Leitung von einer großen Menge an Strom durchgeführt werden. Stufe 228 kann gemäß jedem bekannten Verfahren ausgebildet sein, und kann ausgebildet sein, um in Schicht 224 vorzudringen, zusätzlich zum Durchlaufen von Schichten 225-227.
  • Unter Bezugnahme nun auf 8C durchlebt Vorrichtung 220 einen Passivierungsschritt gemäß der vorliegenden Erfindung, um es Schichten 224 -226 zu ermöglichen, von einem Gate-Dielektrikum, das in Stufe 228 abgeschieden ist, entkoppelt zu werden. Der Passivierungsprozess resultiert in exponierten Flächen von Schichten 224 -226, die annähernd ideal für die Ausbildung einer Schnittstelle mit einem anderen Material, wie etwa einem Gate-Dielektrikum, sind.
  • Unter Bezugnahme nun auf 8D ist ein Gate-Dielektrikum 229 in Stufe 228 abgelagert und optional gemustert oder prozessiert, um eine spezifische Dicke oder Dichte aufzuweisen, um bestimmte Charakteristika zu erhalten. Zum Beispiel kann Gate-Dielektrikum 229 als ein Block an dielektrischem Material ausgebildet sein, das in der gesamten Fläche von Stufe 228 abgelagert ist und dann gemustert und geätzt wird, um dielektrisches Material 229 entlang den Wänden von Schichten 225 -226 und dem oberen Bereich von Schicht 224 am Ort von Stufe 228 zurückzulassen. Es kann jeder bestimmte Typ von Prozess zur Ausbildung des Gate-Dielektrikums 229 verwendet werden und die verwendeten Materialien können jedes von den oben diskutierten sein oder andere dielektrische Materialien, welche einen geeigneten hohen Durchbruchswert oder dielektrische Konstante aufweisen, um es Vorrichtung 220 zu ermöglichen, hohen Spannungen zu widerstehen, ohne Gate-dielektrischen Durchbruch, in Verbindung mit passivierten Flächen von Schichten 224 -226.
  • Unter Bezugnahme nun auf 8E ist ein Gate-Kontakt abgelagert, angrenzend an Gate-Dielektrikum 229, um eine Feld-Effekt-Vorrichtung auszubilden. Gate-Material 230 kann aus leitfähigem Material einschließlich Metallen und dotiertem Halbleiter-Material ausgebildet sein. Jeder bekannte Typ an Prozess kann angewendet werden, um Gate-Kontakt 230 auszubilden, einschließlich Maskierung und Ablagerung gemäß einer Anzahl an Techniken.
  • Vorrichtung 220 ist mit der Anwesenheit oder Abwesenheit eines elektrischen Potentials auf Gate-Kontakt 230 betrieben. Wenn ein elektrisches Potential an Gate-Kontakt 230 angelegt ist, induziert das resultierende elektrische Feld einen Leitungskanal durch Schicht 225, um einen Leitungspfad von Kontakt 227 zu Kontakt 221 bereitzustellen. In der Abwesenheit eines elektrischen Potentials an Gate-Kontakt 230 wird kein elektrisches Feld erzeugt und kein Leitungskanal ist ausgebildet, was es Vorrichtung 220 erlaubt, bei einer signifikanten Spannung aus zu sein. Während die Spannungs-Vorrichtung 220 Stands Off ansteigt, bildet sich ein großes elektrisches Potential, beispielsweise zwischen Gate-Kontakt 230 und Kontakt 227, aus. Das elektrische Potential kann, aufgrund der Fähigkeit der III-Nitrid-Materialien in Schichten 222-226 hohen Spannungen zu widerstehen, signifikant ansteigen. Jedoch muss Gate-Dielektrikum 229 fähig sein, einen hohen Level an Isolation bereitzustellen oder einen hohen Durchbruchsspannungswert aufweisen, um die bestmögliche Performance mit Vorrichtung 220 zu erreichen. Indem Vorrichtung 220 einer Passivierung für Schichten 224 -226 ausgesetzt wird, wird eine neue ideale Schnittstelle zwischen Gate-Dielektrikum 229 und III-Nitrid-Schichten 224 - 226 ausgebildet. Dementsprechend ist Gate-Dielektrikum 229 von Schichten 224 -226 entkoppelt und nicht den hohen elektrischen Feldern ausgesetzt, die dazu führen können, dass Dielektrikum 229 durchbricht. Die selbst passivierten Materialien von Schichten 224-226 tragen das elektrische Feldpotential und dienen dazu, ein hohes elektrisches Feld zu dispergieren oder balancieren, um zu verhindern, dass Gate-Dielektrikum 229 überstrapaziert wird.
  • Zusätzlich kann Gate 229 aus Materialien zusammengesetzt sein, die einen hohen dielektrischen Durchbruch aufweisen, wie etwa die oben diskutierten, um die Performance von Vorrichtung 220 weiter zu verbessern. Die Auswahl an dielektrischem Material 229 betrifft die Durchbruchsspannung, die Vorrichtung 220 erreichen kann, genauso wie die Schwellwert-Spannung, Geschwindigkeit und Leistungsbemessung von Vorrichtung 220.
  • Unter Bezugnahme nun auf 9A-9G ist die Ausbildung einer III-Nitrid Lateral-, oder Horizontal-, Leitungsvorrichtung 240 gezeigt. Vorrichtung 240 umfasst ein Substrat 241 und eine darüber dargestellte epi-Schicht, die entsprechend dem Typ an Vorrichtung, der gewünscht ist, dotiert ist, also eine P- oder N-Typ epi-Schicht ist. Zum Beispiel können, wie bei all den Vorrichtungen, die in der vorliegenden Offenbarung diskutiert sind, N oder P Kanal Typ Vorrichtungen konstruiert werden, entsprechend den Strukturen der vorliegenden Erfindung unter Verwendung von III-Nitrid-Halbleitermaterialien. Vorrichtung 240 ist gezeigt und diese beispielhafte Ausführungsform als eine N Kanal Typ Vorrichtung, und das kann Anreicherungs- oder Verarmungsmodus im Betrieb sein. Unter Bezugnahme nun auf 9B ist eine obere Fläche 242 von Vorrichtung 240 als erstes mit Flächenschutz bereitgestellt, um Schaden an Schicht 242 während nachfolgender Prozessierung zu vermeiden. Ein Flächenschutz kann die Form der Ablagerung einer dünnen, stickstoffreichen Schicht aufweisen, welche die Ausdiffusion von Stickstoff aus Schicht 242 beispielsweise verhindert.
  • Nachdem Fläche 243 geschützt ist, wird ein dielektrisches Material 244 abgelagert und gemustert, um ein Gate-Dielektrikum für Vorrichtung 240 auszubilden. Unter Bezugnahme nun auf 9C werden N+ Regionen 245, 246 entsprechend bekannter Techniken ausgebildet, wie etwa Ionenimplantation oder Diffusion. Während der Ausbildung der Regionen 245, 246 kann Gate-Dielektrikum 244 als eine Maske fungieren, um die Musterung von Regionen 245, 246 ohne zusätzliche Prozessierung zu ermöglichen.
  • Unter Bezugnahme nun auf 9D werden Kontakte 247, 248 über Regionen 245, 246 ausgebildet und können in der Form von ohm'schen Kontakten sein, die abgelagert, gemustert und annealed werden, um einen Kontakt für Vorrichtung 240 mit niedrigem Widerstand auszubilden. Kontakte 247, 248 können vertauschbar als Source- oder Drain-Kontakte, oder einfach als ohm'sche Kontakte, bezeichnet werden.
  • Unter Bezugnahme nun auf 9E wird dielektrisches Material 244 nach einem weiteren Flächenschutzschritt zur Verhinderung von Schaden an Schicht 242 oder Regionen 245, 246 entfernt. Unter Bezugnahme nun auf 9F wird dann die resultierende Vorrichtung mit Schicht 242 und Regionen 245, 246, die exponiert sind, prozessiert, um Vorrichtung 240 zu passivieren, um eine nahezu ideale Fläche 243 bereitzustellen, was oben als selbst-passiviert bezeichnet ist. Diese nahezu ideale Fläche 243 ermöglicht es Schicht 243 und Regionen 245, 246, von einem später ausgebildeten Gate-Dielektrikum entkoppelt zu sein, um es Materialien mit niedrigerer dielektrischer Konstante zu ermöglichen, als Gate-Dielektrika verwendet zu werden. Nach dem Passivierungsprozess wird Gate-Dielektrikum 249 über Vorrichtung 240 abgelagert und gemustert und prozessiert, um eine dielektrische Schicht zwischen Kontakten 247 und 248 bereitzustellen. Gate-Dielektrikum 249 kann aus jedem Material zusammengesetzt sein, das geeignet ist, einem hohen elektrischen Feld zu widerstehen und eine hohe Durchbruchsspannung bereitzustellen, wie oben diskutiert. Der Passivierungsschritt, der auf Fläche 243 angewendet wird, resultiert in niedrigeren elektrischen Feldern, die von Gate-Dielektrikum 249 erfahren werden, so dass Materialien mit niedrigerer dielektrischer Konstante verwendet werden können.
  • Unter Bezugnahme nun auf 9G wird Vorrichtung 240 mit einem Gate-Kontakt 250 funktional fertiggestellt, der über Gate-Dielektrikum 249 abgelagert ist und von Kontakt 247, 248 isoliert ist. Im Betrieb leitet Vorrichtung 240 Strom oder blockiert Spannung, abhängig davon, ob ein elektrisches Potential an den Gate-Kontakt 250 angelegt ist. Wenn kein elektrisches Potential an Gate 250 angelegt ist, ist kein leitfähiger Kanal zwischen Regionen 245 und 246 ausgebildet, was Leitung in Vorrichtung 240 verhindert, und es Vorrichtung 240 ermöglicht, hohen Spannungen zu widerstehen. Wenn ein elektrisches Potential an Gate-Kontakt 250 angelegt ist, ist ein leitfähiger Kanal in der P-Typ Schicht 242 von Region 245 zu Region 246 ausgebildet, um einen Stromfluss zwischen Kontakten 247 und 248 zu ermöglichen. Beachte, dass Vorrichtung 240 eine bidirektionale Vorrichtung ist.
  • Aufgrund der hohen Spannungen, die Vorrichtung 240 aushält, wenn Spannung blockiert wird, muss Dielektrikum 249 fähig sein, hohen elektrischen Feldern ohne Durchbruch zu widerstehen. Während Spannungsblockadebetrieb entwickelt Vorrichtung 240 potentiell hohe elektrische Felder und elektrische Potentiale zwischen Gate-Kontakt 250 und Kontakten 247, 248. Diese hohen elektrischen Felder können zum Level eines dielektrischen Durchbruchs hinsichtlich dem Dielektrikum 249 aufgrund der Natur der Blockadefähigkeit der Ill-Nitrid-Halbleitermaterialien ansteigen. Jedoch aufgrund der Passivierung der Fläche 243 vor der Ablagerung des Gate-Dielektrikums 249, ist Gate-Dielektrikum 249 von den III-Nitrid-Materialien, welche Regionen 245, 246 und Schicht 242 ausmachen, entkoppelt. Dementsprechend ist Vorrichtung 240 fähig, eine bessere Performance unter Verwendung konventioneller Gate-dielektrischer Materialien für ein Gate-Dielektrikum 249 zu erreichen, als mit konventionellen Vorrichtungen möglich ist, bei denen Selbstpassivierung nicht erhältlich ist.
  • Obwohl die vorliegende Erfindung in Bezugnahme auf bestimmte Ausführungsformen davon beschrieben worden ist, sind dem Fachmann viele andere Variationen und Modifikationen und andere Verwendungen offensichtlich. Es wird demzufolge bevorzugt, die vorliegende Erfindung nicht durch die hier dargestellte spezifische Offenbarung zu limitieren, sondern nur durch die beigefügten Ansprüche.

Claims (17)

  1. Heteroübergang-Feldeffekt-Vorrichtung (120, 150, 155, 156, 160, 180, 190, 196), umfassend: ein erstes III-Nitrid-Material mit einer ersten Bandlücke; und ein zweites III-Nitrid-Material mit einer zweiten Bandlücke, wobei die ersten und zweiten Bandlücken unterschiedlich sind; wobei wenigstens eine Trench-Struktur (104, 105, 106, 124, 125, 126, 140, 146a, 146b, 170, 186a, 186b) in dem ersten III-Nitrid-Material ausgebildet ist, wobei die wenigstens eine Trench-Struktur (104, 105, 106, 124, 125, 126, 140, 146a, 146b, 170, 186a, 186b) einander entgegengesetzte Seitenwände und einen Boden aufweist, sowie eine Gate-Elektrode (127) aufnimmt; wobei das zweite III-Nitrid-Material außerhalb der Trench-Struktur (104, 105, 106, 124, 125, 126, 140, 146a, 146b, 170, 186a, 186b) auf dem ersten III-Nitrid-Material sowie auf den Seitenwänden und dem Boden der wenigstens einen Trench-Struktur (104, 105, 106, 124, 125, 126, 140, 146a, 146b, 170, 186a, 186b) angeordnet ist und mit dem ersten III-Nitrid-Material einen III-Nitrid-Heteroübergang ausbildet, wobei in horizontalen Bereichen des III-Nitrid-Heteroübergangs stets ein zweidimensionales Elektronengas ausgebildet ist; wobei die Trench-Struktur (104, 105, 106, 124, 125, 126, 140, 146a, 146b, 170, 186a, 186b) einen Leitungskanal aufweist, angeordnet auf einer Seitenwand der Trench-Struktur (104, 105, 106, 124, 125, 126, 140, 146a, 146b, 170, 186a, 186b); wobei sich an den Seitenwänden der Trench-Struktur (104, 105, 106, 124, 125, 126, 140, 146a, 146b, 170, 186a, 186b) kein zweidimensionales Elektronengas ausbildet, wenn an die Gate-Elektrode (127) in der Trench-Struktur (104, 105, 106, 124, 125, 126, 140, 146a, 146b, 170, 186a, 186b) kein elektrisches Potential angelegt ist; wobei sich das zweidimensionale Elektronengas an wenigstens einer Seitenwand der Trench-Struktur (104, 105, 106, 124, 125, 126, 140, 146a, 146b, 170, 186a, 186b) ausbildet, wenn an die Gate-Elektrode (127) in der Trench-Struktur (104, 105, 106, 124, 125, 126, 140, 146a, 146b, 170, 186a, 186b) ein elektrisches Potential angelegt ist, wodurch der Leitungskanal für die Vorrichtung bereitgestellt ist.
  2. Vorrichtung nach Anspruch 1, wobei die Vorrichtung eine Vertikalleitungs-Vorrichtung (150) ist.
  3. Vorrichtung nach Anspruch 1, wobei die Vorrichtung eine planare Vorrichtung ist.
  4. Vorrichtung nach Anspruch 1, wobei die Vorrichtung eine Horizontalleitungs-Vorrichtung (160, 180) ist.
  5. Vorrichtung nach Anspruch 1, weiterhin umfassend ein leitfähiges Gate-Material (147, 177), abgelagert in der Trench-Struktur (104, 105, 106, 124, 125, 126, 140, 146a, 146b, 170, 186a, 186b).
  6. Vorrichtung nach Anspruch 1, weiterhin umfassend einen Kontakt, gekoppelt mit dem Leitungskanal zur Leitung von Strom, wenn der Leitungskanal etabliert ist.
  7. Vorrichtung nach Anspruch 6, wobei der Kontakt ein ohm'scher Kontakt (143, 144, 174s, 174d) ist.
  8. Vorrichtung nach Anspruch 6, wobei der Kontakt ein Schottky-Kontakt ist.
  9. Vorrichtung nach Anspruch 1, wobei die ersten und zweiten Materialien Legierungen sind, zusammengesetzt aus III-Nitrid Material, ausgewählt aus der Gruppe bestehend aus Ga, Al und In.
  10. Vorrichtung nach Anspruch 1, weiterhin umfassend: einen Multischicht-III-Nitrid-Stapel (163), umfassend zwei III-Nitrid Materialien, die aneinander angrenzen und verschiedene auf gleicher Ebene liegende Gitterkonstanten aufweisen, um einen weiteren Leitungskanal an ihrem III-Nitrid-Heteroübergang auszubilden; wobei der Leitungskanal mit dem Stapel gekoppelt ist, um Stromfluss durch den weiteren Leitungskanal und den Stapel zu ermöglichen.
  11. Vorrichtung nach Anspruch 10, weiterhin umfassend einen Kontakt, der mit dem Stapel gekoppelt ist und betreibbar ist, um Strom in und aus dem Stapel zu leiten.
  12. Vorrichtung nach Anspruch 1, weiterhin umfassend ein Gate-Dielektrikum (176, 208) mit hoher dielektrischer Konstante zwischen der Gate-Elektrode und dem Leitungskanal.
  13. Vorrichtung nach Anspruch 1, weiterhin umfassend ein Gate-Dielektrikum (176, 208) mit hohem dielektrischem Durchbruch zwischen der Gate-Elektrode und dem Leitungskanal.
  14. Vorrichtung nach Anspruch 1, weiterhin umfassend ein piezoelektrisches Gate-Dielektrikum zwischen der Gate-Elektrode und dem Leitungskanal, und betriebsfähig zum Ändern der Ladung in dem Leitungskanal und zum Einstellen der elektrischen Eigenschaften der Vorrichtung.
  15. Vorrichtung nach Anspruch 1, weiterhin umfassend ein pyroelektrisches Gate-Dielektrikum zwischen der Gate-Elektrode und dem Leitungskanal, und betriebsfähig zum Ändern der Ladung in dem Leitungskanal und zum Einstellen der elektrischen Eigenschaften der Vorrichtung.
  16. Vorrichtung nach Anspruch 1, weiterhin umfassend ein Gate-Dielektrikum (176, 208) zwischen der Gate-Elektrode und dem Leitungskanal, und betriebsfähig zum Ändern der Ladung in dem Leitungskanal und zum Einstellen der elektrischen Eigenschaften der Vorrichtung.
  17. Vorrichtung nach Anspruch 1, wobei die Seitenwände der Trench-Struktur (104, 105, 106, 124, 125, 126, 140, 146a, 146b, 170, 186a, 186b) in einer vertikalen Richtung oder in einer Richtung, die unter einem Winkel zu der vertikalen Richtung liegt, orientiert sind.
DE102004058431.1A 2003-12-05 2004-12-03 III-Nitrid Halbleitervorrichtung mit Grabenstruktur Expired - Fee Related DE102004058431B4 (de)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US52763603P 2003-12-05 2003-12-05
US60/527,636 2003-12-05
US54963904P 2004-03-03 2004-03-03
US60/549,693 2004-03-03
US60/549,639 2004-03-03
US62367804P 2004-10-29 2004-10-29
US60/623,678 2004-10-29
US11/004,192 2004-12-03
US11/004,192 US7439555B2 (en) 2003-12-05 2004-12-03 III-nitride semiconductor device with trench structure

Publications (2)

Publication Number Publication Date
DE102004058431A1 DE102004058431A1 (de) 2005-09-15
DE102004058431B4 true DE102004058431B4 (de) 2021-02-18

Family

ID=34714489

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004058431.1A Expired - Fee Related DE102004058431B4 (de) 2003-12-05 2004-12-03 III-Nitrid Halbleitervorrichtung mit Grabenstruktur

Country Status (3)

Country Link
US (2) US7439555B2 (de)
JP (1) JP4812292B2 (de)
DE (1) DE102004058431B4 (de)

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7417267B2 (en) * 2004-09-24 2008-08-26 International Rectifier Corporation Non-planar III-nitride power device having a lateral conduction path
US8441030B2 (en) * 2004-09-30 2013-05-14 International Rectifier Corporation III-nitride multi-channel heterojunction interdigitated rectifier
JP4567426B2 (ja) * 2004-11-25 2010-10-20 パナソニック株式会社 ショットキーバリアダイオード及びダイオードアレイ
WO2006080109A1 (ja) * 2005-01-25 2006-08-03 Fujitsu Limited Ｍｉｓ構造を有する半導体装置及びその製造方法
JP5051980B2 (ja) * 2005-03-31 2012-10-17 住友電工デバイス・イノベーション株式会社 半導体装置
JP4986406B2 (ja) * 2005-03-31 2012-07-25 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP4369438B2 (ja) * 2005-04-26 2009-11-18 シャープ株式会社 電界効果型トランジスタ
JP2007005764A (ja) * 2005-05-27 2007-01-11 Toyota Motor Corp 半導体装置とその製造方法
US20080135162A1 (en) * 2005-06-07 2008-06-12 Yukio Sakashita Structure for Functional Film Pattern Formation and Method of Manufacturing Functional Film
US20070018199A1 (en) * 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
US8183595B2 (en) 2005-07-29 2012-05-22 International Rectifier Corporation Normally off III-nitride semiconductor device having a programmable gate
US8482035B2 (en) * 2005-07-29 2013-07-09 International Rectifier Corporation Enhancement mode III-nitride transistors with single gate Dielectric structure
US7524707B2 (en) 2005-08-23 2009-04-28 Freescale Semiconductor, Inc. Modified hybrid orientation technology
US20070152238A1 (en) * 2005-11-18 2007-07-05 General Electric Company Heterostructure field effect transistor and associated method
US7521732B2 (en) * 2005-11-18 2009-04-21 General Electric Company Vertical heterostructure field effect transistor and associated method
JP2007142243A (ja) * 2005-11-21 2007-06-07 Matsushita Electric Ind Co Ltd 窒化物半導体電界効果トランジスタ及びその製造方法
US7700420B2 (en) * 2006-04-12 2010-04-20 Freescale Semiconductor, Inc. Integrated circuit with different channel materials for P and N channel transistors and method therefor
US7504679B2 (en) * 2006-07-20 2009-03-17 International Rectifier Corporation Enhancement mode GaN FET with piezoelectric gate
JP2008078604A (ja) * 2006-08-24 2008-04-03 Rohm Co Ltd Ｍｉｓ型電界効果トランジスタおよびその製造方法
JP2008053449A (ja) * 2006-08-24 2008-03-06 Rohm Co Ltd 半導体装置およびその製造方法
JP2008053448A (ja) * 2006-08-24 2008-03-06 Rohm Co Ltd Ｍｉｓ型電界効果トランジスタおよびその製造方法
JP4993673B2 (ja) * 2006-08-24 2012-08-08 ローム株式会社 Ｍｉｓ型電界効果トランジスタおよびその製造方法
JP5134798B2 (ja) * 2006-09-15 2013-01-30 ローム株式会社 ＧａＮ系半導体素子
US8421119B2 (en) * 2006-09-13 2013-04-16 Rohm Co., Ltd. GaN related compound semiconductor element and process for producing the same and device having the same
JP2008108844A (ja) * 2006-10-24 2008-05-08 Toyota Central R&D Labs Inc トレンチ構造またはメサ構造を有するｉｉｉ族窒化物半導体装置およびその製造方法
JP2008147593A (ja) * 2006-12-13 2008-06-26 Toyota Central R&D Labs Inc Ｍｉｓ構造を内蔵するｈｅｍｔ
JP5260550B2 (ja) * 2007-01-10 2013-08-14 インターナショナル レクティフィアー コーポレイション Ｉｉｉ族窒化物素子のための活性領域成形およびその製造方法
US7821032B2 (en) * 2007-01-26 2010-10-26 International Rectifier Corporation III-nitride power semiconductor device
EP2117040B1 (de) 2007-02-27 2018-05-16 Fujitsu Limited Verbund-halbleiteranordnung und prozess zu ihrer herstellung
JP2008226914A (ja) * 2007-03-08 2008-09-25 Rohm Co Ltd ＧａＮ系半導体素子
JP2008311269A (ja) * 2007-06-12 2008-12-25 Rohm Co Ltd 窒化物半導体素子および窒化物半導体素子の製造方法
JP2008311355A (ja) * 2007-06-13 2008-12-25 Rohm Co Ltd 窒化物半導体素子
JP2009032796A (ja) * 2007-07-25 2009-02-12 Rohm Co Ltd 窒化物半導体素子および窒化物半導体素子の製造方法
JP2009044035A (ja) * 2007-08-10 2009-02-26 Sanken Electric Co Ltd 電界効果半導体装置
US8304809B2 (en) * 2007-11-16 2012-11-06 Furukawa Electric Co., Ltd. GaN-based semiconductor device and method of manufacturing the same
JP5577638B2 (ja) * 2009-07-14 2014-08-27 富士通株式会社 半導体装置及びその製造方法
WO2011014951A1 (en) * 2009-08-04 2011-02-10 John Roberts Island matrixed gallium nitride microwave and power switching transistors
US9818857B2 (en) 2009-08-04 2017-11-14 Gan Systems Inc. Fault tolerant design for large area nitride semiconductor devices
US9029866B2 (en) 2009-08-04 2015-05-12 Gan Systems Inc. Gallium nitride power devices using island topography
CN102013437B (zh) * 2009-09-07 2014-11-05 苏州捷芯威半导体有限公司 半导体器件及其制造方法
WO2011039800A1 (ja) * 2009-09-29 2011-04-07 株式会社 東芝 半導体装置
JP4737471B2 (ja) * 2009-10-08 2011-08-03 住友電気工業株式会社 半導体装置およびその製造方法
US8936976B2 (en) * 2009-12-23 2015-01-20 Intel Corporation Conductivity improvements for III-V semiconductor devices
JP5672734B2 (ja) * 2010-03-25 2015-02-18 富士通株式会社 半導体装置及びその製造方法
KR101652403B1 (ko) * 2010-08-13 2016-08-31 삼성전자주식회사 전력 전자소자 및 그 제조방법
JP5185341B2 (ja) * 2010-08-19 2013-04-17 株式会社東芝 半導体装置及びその製造方法
JP5545653B2 (ja) * 2010-08-31 2014-07-09 富士電機株式会社 窒化物系半導体装置
JP2011135094A (ja) * 2011-02-25 2011-07-07 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
US8912595B2 (en) * 2011-05-12 2014-12-16 Nanya Technology Corp. Trench MOS structure and method for forming the same
TWI508281B (zh) * 2011-08-01 2015-11-11 Murata Manufacturing Co Field effect transistor
US8829574B2 (en) * 2011-12-22 2014-09-09 Avogy, Inc. Method and system for a GaN vertical JFET with self-aligned source and gate
KR101247747B1 (ko) * 2011-08-26 2013-03-26 경북대학교 산학협력단 질화물 반도체 소자 제조방법
US9041003B2 (en) 2011-10-11 2015-05-26 Massachusetts Institute Of Technology Semiconductor devices having a recessed electrode structure
US8558242B2 (en) * 2011-12-09 2013-10-15 Avogy, Inc. Vertical GaN-based metal insulator semiconductor FET
JP2013131650A (ja) * 2011-12-21 2013-07-04 Fujitsu Ltd 半導体装置及びその製造方法
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP5962155B2 (ja) * 2012-04-04 2016-08-03 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
CN102629624B (zh) * 2012-04-29 2014-08-20 西安电子科技大学 基于GaN的MIS栅增强型HEMT器件及制作方法
US8587033B1 (en) 2012-06-04 2013-11-19 Infineon Technologies Austria Ag Monolithically integrated HEMT and current protection device
US8785975B2 (en) * 2012-06-21 2014-07-22 Avogy, Inc. GAN vertical superjunction device structures and fabrication methods
DE102012217073B4 (de) * 2012-09-21 2024-11-28 Robert Bosch Gmbh Vertikales mikroelektronisches Bauelement
US9099490B2 (en) 2012-09-28 2015-08-04 Intel Corporation Self-aligned structures and methods for asymmetric GaN transistors and enhancement mode operation
KR20140066015A (ko) * 2012-11-22 2014-05-30 삼성전자주식회사 이종 접합 전계 효과 트랜지스터 및 제조 방법
US9129889B2 (en) 2013-03-15 2015-09-08 Semiconductor Components Industries, Llc High electron mobility semiconductor device and method therefor
US10312360B2 (en) * 2013-06-18 2019-06-04 Stephen P. Barlow Method for producing trench high electron mobility devices
WO2014205003A1 (en) * 2013-06-18 2014-12-24 Barlow Stephen P Trench high electron mobility transistor
JP6214978B2 (ja) * 2013-09-17 2017-10-18 株式会社東芝 半導体装置
US20150187925A1 (en) * 2013-12-30 2015-07-02 Enkris Semiconductor, Inc. Enhancement-mode device
US10090406B2 (en) * 2014-09-18 2018-10-02 Infineon Technologies Austria Ag Non-planar normally off compound semiconductor device
ITUB20155862A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
WO2018061711A1 (ja) * 2016-09-27 2018-04-05 パナソニックＩｐマネジメント株式会社 半導体装置および製造方法
GB2556899B (en) 2016-11-24 2020-09-16 Cambridge Entpr Ltd A gallium nitride transistor
US11621328B2 (en) * 2017-11-16 2023-04-04 Panasonic Holdings Corporation Nitride semiconductor device
CN108598163A (zh) * 2018-05-14 2018-09-28 电子科技大学 一种GaN异质结纵向功率器件
US11552189B2 (en) 2019-09-25 2023-01-10 Stmicroelectronics S.R.L. High electron mobility transistor (HEMT) devices and methods
US11367787B2 (en) 2019-11-12 2022-06-21 Winbond Electronics Corp. Semiconductor device and manufacturing method thereof
FR3103321B1 (fr) 2019-11-20 2021-12-17 Commissariat Energie Atomique Transistor a gaz d’electrons, dispositif monobloc comportant au moins deux transistors en cascode et procedes de fabrication associes
US12218261B2 (en) * 2021-04-12 2025-02-04 South China University Of Technology InGaN/GaN multiple quantum well blue light detector combined with embedded electrode and passivation layer structure and preparation method and application thereof
CN114207840B (zh) 2021-11-09 2024-01-09 英诺赛科(苏州)科技有限公司 氮化物基半导体装置及其制造方法
DE102021132175B3 (de) 2021-12-07 2023-02-02 Infineon Technologies Ag Graben-leistungstransistorvorrichtung mit erhöhter ladungsträgerbeweglichkeit
CN116344604A (zh) 2021-12-23 2023-06-27 联华电子股份有限公司 绝缘栅双极型晶体管
CN114284355A (zh) * 2021-12-27 2022-04-05 西交利物浦大学 双栅极mis-hemt器件、双向开关器件及其制备方法
CN120091586B (zh) * 2023-11-30 2025-12-02 苏州晶湛半导体有限公司 一种半导体结构及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436474A (en) * 1993-05-07 1995-07-25 Board Of Regents Of The University Of Texas System Modulation doped field effect transistor having built-in drift field
US20020052076A1 (en) * 2000-09-27 2002-05-02 Khan Muhammad Asif Metal oxide semiconductor heterostructure field effect transistor
US6429467B1 (en) * 1999-01-29 2002-08-06 Nec Corporation Heterojunction field effect transistor
US20020182791A1 (en) * 2001-06-01 2002-12-05 Seikoh Yoshida GaN-based semiconductor device
WO2003032397A2 (en) * 2001-07-24 2003-04-17 Cree, Inc. INSULTING GATE AlGaN/GaN HEMT
US20040157355A1 (en) * 2003-02-06 2004-08-12 Kabushiki Kaisha Toyota Chuo Kenyusho Group III nitride semiconductor device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4024560A (en) * 1975-09-04 1977-05-17 Westinghouse Electric Corporation Pyroelectric-field effect electromagnetic radiation detector
US4152711A (en) * 1976-04-01 1979-05-01 Mitsubishi Denki Kabuchiki Kaisha Semiconductor controlled luminescent device
US4194934A (en) * 1977-05-23 1980-03-25 Varo Semiconductor, Inc. Method of passivating a semiconductor device utilizing dual polycrystalline layers
JPS61210679A (ja) * 1985-03-15 1986-09-18 Sony Corp 半導体装置
US4839310A (en) * 1988-01-27 1989-06-13 Massachusetts Institute Of Technology High mobility transistor with opposed-gates
JPH05129344A (ja) * 1991-10-31 1993-05-25 Mitsubishi Electric Corp 電界効果トランジスタ及びその製造方法
US5753938A (en) * 1996-08-08 1998-05-19 North Carolina State University Static-induction transistors having heterojunction gates and methods of forming same
JP3461274B2 (ja) * 1996-10-16 2003-10-27 株式会社東芝 半導体装置
US6864131B2 (en) * 1999-06-02 2005-03-08 Arizona State University Complementary Schottky junction transistors and methods of forming the same
US6294016B1 (en) * 1999-10-20 2001-09-25 Kwangju Institute Of Science And Technology Method for manufacturing p-type GaN based thin film using nitridation
JP4850997B2 (ja) * 2000-05-02 2012-01-11 古河電気工業株式会社 ＧａＮ系トランジスタ
JP3518489B2 (ja) * 2000-06-05 2004-04-12 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP3512001B2 (ja) * 2000-11-02 2004-03-29 株式会社村田製作所 多出力ｄｃ−ｄｃコンバータおよびそれを用いた電子装置
US6580141B2 (en) * 2001-06-01 2003-06-17 General Semiconductor, Inc. Trench schottky rectifier
US6486511B1 (en) * 2001-08-30 2002-11-26 Northrop Grumman Corporation Solid state RF switch with high cutoff frequency
JP2003142501A (ja) * 2001-10-31 2003-05-16 Furukawa Electric Co Ltd:The ＧａＮ系電界効果トランジスタ及びその製造方法
JP3986887B2 (ja) * 2002-05-17 2007-10-03 松下電器産業株式会社 半導体装置
US6699760B2 (en) * 2002-06-25 2004-03-02 Lucent Technologies, Inc. Method for growing layers of group III-nitride semiconductor having electrically passivated threading defects

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436474A (en) * 1993-05-07 1995-07-25 Board Of Regents Of The University Of Texas System Modulation doped field effect transistor having built-in drift field
US6429467B1 (en) * 1999-01-29 2002-08-06 Nec Corporation Heterojunction field effect transistor
US20020052076A1 (en) * 2000-09-27 2002-05-02 Khan Muhammad Asif Metal oxide semiconductor heterostructure field effect transistor
US20020182791A1 (en) * 2001-06-01 2002-12-05 Seikoh Yoshida GaN-based semiconductor device
WO2003032397A2 (en) * 2001-07-24 2003-04-17 Cree, Inc. INSULTING GATE AlGaN/GaN HEMT
US20040157355A1 (en) * 2003-02-06 2004-08-12 Kabushiki Kaisha Toyota Chuo Kenyusho Group III nitride semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
AMBACHER, O. [u.a.]: Two-dimensional electron gases induced by spontaneous and piezoelectric polarization charges in N- and Ga-face AlGaN/GaN heterostructures. In: J. Appl. Phy., Vol. 85, No. 6, 15.3.1999, S. 3222 - 3233. *

Also Published As

Publication number Publication date
DE102004058431A1 (de) 2005-09-15
US20080274621A1 (en) 2008-11-06
US8697581B2 (en) 2014-04-15
JP2005203753A (ja) 2005-07-28
US7439555B2 (en) 2008-10-21
US20050145883A1 (en) 2005-07-07
JP4812292B2 (ja) 2011-11-09

Similar Documents

Publication Publication Date Title
DE102004058431B4 (de) III-Nitrid Halbleitervorrichtung mit Grabenstruktur
DE102016114496B4 (de) Halbleitervorrichtung, Transistoranordnung und Herstellungsverfahren
DE112011104408B4 (de) Halbleitervorrichtungen mit rückseitiger Isolierung
DE102008013755B4 (de) Gruppe-III-Nitrid-HEMT mit Deckschichten beinhaltend Aluminiumnitrid und Verfahren zu deren Herstellung
DE112005000223T5 (de) Verbesserte Betriebsweise mit III-nitrierten Feldeffekttransistoren
DE112005000358B4 (de) Bidirektionaler III-Nitrid-Schalter
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102005045542B4 (de) Nicht-Planare III-Nitrid-Leistungshalbleitervorrichtung mit einem lateralen Leitungspfad
DE102009061851B3 (de) Halbleiterbauelement mit Kanalstoppgraben
DE102012107523B4 (de) HEMT mit integrierter Diode mit niedriger Durchlassspannung
DE102010060138B4 (de) Lateraler HEMT
DE112020005904T5 (de) Ill-NITRID-TRANSISTOR MIT MODIFIZIERTER DRAIN-ZUGRIFFSREGION
DE102010061295B4 (de) Halbleitervorrichtung mit metallischem Träger
DE102013002986B4 (de) Integrierte Schottky-Diode für HEMTS und Verfahren zu deren Herstellung
DE102015114791A1 (de) Transistor mit einer hohen Elektronenbeweglichkeit, der eine vergrabene Feldplatte aufweist
DE112011103470T5 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102016113735A1 (de) Durchschlagfestes HEMT-Substrat und Bauelement
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102013108698B4 (de) III-Nitrid-Vorrichtung mit hoher Durchbruchspannung und Verfahren
DE112011103385T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102014108625A1 (de) Gate-stack für selbstsperrenden verbundhalbleitertransistor
DE102021132381A1 (de) Transistor mit selbstausgerichteten multi-level-gate und source-/drain-anschlüssen und verfahren
DE112011103772T5 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE112011103675T5 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: DR. WEITZEL & PARTNER, 89522 HEIDENHEIM

R016 Response to examination communication
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R006 Appeal filed
R008 Case pending at federal patent court
R009 Remittal by federal patent court to dpma for new decision or registration
R016 Response to examination communication
R082 Change of representative

Representative=s name: PATENTANWAELTE LAMBSDORFF & LANGE, DE

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AMERICAS CORP., EL SEGUN, US

Free format text: FORMER OWNER: INTERNATIONAL RECTIFIER CORP., EL SEGUNDO, CALIF., US

R082 Change of representative

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029808000

Ipc: H01L0029778000

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee