[go: up one dir, main page]

JP2007005764A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2007005764A
JP2007005764A JP2006086553A JP2006086553A JP2007005764A JP 2007005764 A JP2007005764 A JP 2007005764A JP 2006086553 A JP2006086553 A JP 2006086553A JP 2006086553 A JP2006086553 A JP 2006086553A JP 2007005764 A JP2007005764 A JP 2007005764A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor region
impurity diffusion
region
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006086553A
Other languages
English (en)
Inventor
Masahiro Sugimoto
雅裕 杉本
Toru Kachi
徹 加地
Tsutomu Uesugi
勉 上杉
Hiroyuki Ueda
博之 上田
Shigemasa Soejima
成雅 副島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2006086553A priority Critical patent/JP2007005764A/ja
Priority to EP06756859A priority patent/EP1884999A4/en
Priority to CN2006800181462A priority patent/CN101180734B/zh
Priority to US11/921,085 priority patent/US20090134456A1/en
Priority to PCT/JP2006/310939 priority patent/WO2006126726A1/ja
Publication of JP2007005764A publication Critical patent/JP2007005764A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/477—Vertical HEMTs or vertical HHMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H10D30/615—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel comprising a MOS gate electrode and at least one non-MOS gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H10D30/635—Vertical IGFETs having no inversion channels, e.g. vertical accumulation channel FETs [ACCUFET] or normally-on vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 III-V族化合物半導体の半導体領域に含まれるｐ型の不純物（典型的にはマグネシウム）が隣接する他の半導体領域に拡散するのを抑制すること。
【解決手段】 本発明の半導体装置１０は、ｐ型の不純物であるマグネシウムを含む窒化ガリウム（GaN）の第１半導体領域２８と、窒化ガリウムの第２半導体領域３４と、第１半導体領域２８と第２半導体領域３４の間に介在している酸化シリコン（SiO2）の不純物拡散抑制膜３２を備えていることを特徴としている。
【選択図】 図１

Description

本発明は、III-V族化合物半導体を用いた半導体装置に関する。特に、半導体領域に含まれるｐ型の不純物が、隣接する他の半導体領域に拡散する現象が抑制された構造を備えている半導体装置に関する。本発明はまた、そのような半導体装置を製造する方法にも関する。
バンドギャップが狭いIII-V族化合物半導体の半導体層とバンドギャップが広いIII-V族化合物半導体の半導体層で構成されるヘテロ接合を有する半導体装置の開発が進められている。III-V族化合物半導体は、高い破壊電界強度と高い飽和電子移動度を備えている。このため、III-V族化合物半導体を用いた半導体装置は、スイッチング素子としての利用が期待されている。
ヘテロ接合を有する半導体装置は、ヘテロ接合面に形成される２次元電子ガス層を電子が走行する現象を利用する。ヘテロ接合に対向してゲート絶縁膜とゲート電極を形成すれば、ゲート電圧を利用して電子の走行を制御することができ、半導体装置のオン・オフを切換えることができる。一般的に、III-V族化合物半導体を用いたこの種の半導体装置は、負のゲート電圧を印加したときに電子が走行を停止し、ゲート電圧を印加していないときに電子が走行するノーマリオン型である。
安全に使い易く、用途範囲が広いノーマリオフ型のスイッチング用の半導体装置が必要とされている。特許文献１に、ノーマリオフ型のスイッチング用の半導体装置が開示されている。特許文献１では、ヘテロ接合を構成しているバンドギャップが狭い半導体層に接してｐ型の不純物を含む半導体領域を形成する技術が提案されている。ｐ型の不純物を含む半導体領域は、ゲート電圧が印加していない状態において、ヘテロ接合を構成するバンドギャップが狭い半導体層を空乏化する。このため、ｐ型の不純物を含む半導体領域が設けられていると、ゲート電圧を印加していない状態において、２次元電子ガス層が形成されない状態を作り出すことができる。したがって、ｐ型の不純物を含む半導体領域が設けられていると、ゲート電圧が印加されていない状態で電子が走行を停止し、正のゲート電圧を印加したときに電子が走行するノーマリオフ型の半導体装置が得られる。
特開２００４−２６０１４０号公報
III-V族化合物半導体では、一般的に、ｐ型不純物にマグネシウムが利用される。マグネシウムは拡散しやすい。例えば、窒化ガリウムに添加されたマグネシウムは、極めて大きな拡散速度を有する。したがって、上記のヘテロ接合を有する半導体装置では、半導体領域に添加されたマグネシウムがヘテロ接合を構成する半導体層に拡散し、ゲート電極の閾値を変動させてしまうことがある。このため、上記の半導体装置では、マグネシウムの拡散を抑制し、閾値を所望の値に調整するための技術が望まれている。なお、ｐ型不純物としてマグネシウムを利用すると、この問題が顕著に現れる。しかしながら、マグネシウム以外のｐ型不純物にも同種の問題が存在する。半導体装置が微細化されるにつれ、マグネシウム以外のｐ型不純物であっても、ヘテロ接合を構成する半導体領域にｐ型不純物が拡散してしまう現象が避けられなくなる。
また、この種の課題は、ヘテロ接合を有する半導体装置に限られない。III-V族化合物半導体の半導体領域に含まれるｐ型の不純物が隣接する他の半導体領域に多量に拡散することによって、所望の特性を備えた半導体装置を得ることが困難になる現象は、様々な場面で起こり得る。
本発明は、ｐ型の不純物を含む半導体領域を備えている半導体装置において、ｐ型不純物が隣接する他の半導体領域に拡散する現象を抑制する技術を提供することを目的としている。これにより、本発明は、所望の特性を実現し易い半導体装置を提供することを目的としている。本発明はまた、そのような半導体装置を製造する方法を提供することも目的としている。
本発明は、ｐ型不純物の拡散を抑制する不純物拡散抑制膜を、半導体領域と半導体領域の間に設けることを特徴としている。不純物拡散抑制膜を設けることによって、ｐ型不純物が隣接する他の半導体領域に拡散する現象を抑制し、半導体装置の特性が悪化するのを抑えることができる。このため、予め設定した不純物濃度及び厚み等に基づいて、所望の特性を具備した半導体装置を得ることができる。
即ち、本発明の半導体装置は、ｐ型の不純物を含むIII-Ｖ族化合物半導体の第１半導体領域と、III-Ｖ族化合物半導体の第２半導体領域と、第１半導体領域と第２半導体領域の間に介在している不純物拡散抑制膜を備えていることを特徴としている。
本発明の一つの半導体装置は、電子が走行する電子走行領域を有する半導体装置に具現化することができる。本発明の半導体装置は、第１半導体領域、不純物拡散抑制膜、第２半導体領域、ゲート電極が順に形成されている構造を備えている。第１半導体領域は、ｐ型の不純物を含むIII-Ｖ族化合物半導体で形成されている。第２半導体領域は、ｎ型の不純物を含むIII-Ｖ族化合物半導体で形成されている。不純物拡散抑制膜は、第１半導体領域のｐ型不純物が第２半導体領域に拡散するのを抑制することを特徴としている。
上記の半導体装置では、第２半導体領域を電子が走行する電子走行領域である。第２半導体領域内の電子の走行状態は、ゲート電極に印加する電圧によって制御される。第１半導体領域と第２半導体領域の間に不純物拡散抑制膜が介在しているので、第１半導体領域に含まれているｐ型不純物が、第２半導体領域に拡散することが抑制されている。このため、予め設定した第２半導体領域の不純物濃度及び厚み等に基づいて、閾値の大きさを所望の値に調整することができる。上記の半導体装置は、閾値の調整が容易な構造を備えている。
本発明の他の一つの半導体装置は、ヘテロ接合を有する半導体装置に具現化することができる。本発明の半導体装置は、第１半導体領域、不純物拡散抑制膜、第２半導体領域、第３半導体領域、ゲート電極が順に形成されている構造を備えている。第１半導体領域は、ｐ型不純物を含むIII-Ｖ族化合物半導体で形成されている。第２半導体領域は、III-Ｖ族化合物半導体で形成されている。第３半導体領域は、第２半導体領域のバンドギャップよりも広いバンドギャップを有するIII-Ｖ族化合物半導体で形成されている。不純物拡散抑制膜は、第１半導体領域のｐ型不純物が第２半導体領域に拡散するのを抑制することを特徴としている。
上記の半導体装置では、第２半導体領域と第３半導体領域によってヘテロ接合が構成されている。そのヘテロ接合面には、２次元電子ガス層が形成される。このヘテロ接合に第１半導体領域が対向している。第１半導体領域は、ゲート電圧が印加されていない状態において、第２半導体領域を空乏化することによって、２次元電子ガス層が形成されない状態を作り出す。第１半導体領域と第２半導体領域の間に不純物拡散抑制膜が介在しているので、第１半導体領域に含まれているｐ型不純物が、第２半導体領域に拡散することが抑制されている。このため、予め設定した第２半導体領域の不純物濃度及び厚み等に基づいて、閾値の大きさを所望の値に調整することができる。上記の半導体装置は、閾値の調整が容易な構造を備えている。
なお、第１半導体領域、不純物拡散抑制膜、第２半導体領域、第３半導体領域のそれぞれの間には、他の半導体領域が介在していてもよい。例えば、第２半導体領域と第３半導体領域の間に、第３半導体領域よりもバンドギャップの狭く、且つ不純物濃度の薄い半導体領域が介在していてもよい。この半導体領域は、抵抗の小さい２ＤＥＧを提供することができる。
不純物拡散抑制膜が、酸化シリコン膜、窒化シリコン膜、窒化アルミニウム膜、窒化ガリウムアルミニウム膜、又はそれらから選択された２種以上の積層であることが好ましい。
これらの材料は、ｐ型不純物の拡散を実効的に抑制することができる。さらに、これらの材料は、既存の半導体プロセスの技術を利用して作製することができる。
ｐ型不純物がマグネシウムであるときに、本発明は効果的である。
III-Ｖ族化合物半導体にｐ型不純物として添加されているマグネシウムは、極めて大きな拡散速度を有する。しかしながら、本発明の半導体装置では、不純物拡散抑制膜が設けられているので、第１半導体領域に含まれるマグネシウムが、第２半導体領域に拡散することが抑制される。したがって、ｐ型不純物にマグネシウムが用いられたとしても、閾値の調整が容易な半導体装置が得られる。
III-Ｖ族化合物半導体が、AlXGaYIn1-X-YN（ただし、０≦X≦１、０≦Y≦１、０≦1−X−Y≦１）であることが好ましい。
上記の材料は、高い破壊電界強度と高い飽和電子移動度を備えていることから、上記材料が用いられた半導体装置は、高い耐圧と高周波動作を実現することができる。その一方で、ｐ型不純物の拡散による不具合が知られている。しかしながら、本発明は、この課題に対処することができる。したがって、本発明によれば、有用なAlXGaYIn1-X-YNの半導体材料を利用して、有用な半導体装置を得ることができる。
電子走行領域を有する半導体装置では、第２半導体領域とゲート電極の間に絶縁膜が形成されていることが好ましい。ゲート電極に高い電圧を印加することができ、有用なゲート構造を得ることができる。
ヘテロ接合を有する半導体装置でも、第３半導体領域とゲート電極の間に絶縁膜が形成されていることが好ましい。ゲート電極に高い電圧を印加することができ、有用なゲート構造を得ることができる。
本発明は、電子走行領域を有する縦型の半導体装置に具現化することができる。
この場合の半導体装置は、ドレイン電極と、ドレイン電極上に形成されているｎ型不純物を高濃度に含むIII-Ｖ族化合物半導体のドレイン層と、ドレイン層上に形成されているｎ型不純物を低濃度に含むIII-Ｖ族化合物半導体の低濃度半導体層を備えている。本発明の半導体装置はさらに、低濃度半導体層の上部の一部に形成されているｐ型不純物を含むIII-Ｖ族化合物半導体の第１半導体領域を備えている。本発明の半導体装置はさらに、第１半導体領域上に形成されている不純物拡散抑制膜を備えている。本発明の半導体装置はさらに、低濃度半導体層上及び不純物拡散抑制膜上に形成されているｎ型の不純物を含むIII-Ｖ族化合物半導体の第２半導体領域を備えている。第２半導体領域は、電子が走行する領域である。本発明の半導体装置はさらに、第１半導体領域に対向する位置の第２半導体領域上に形成されているゲート絶縁膜と、そのゲート絶縁膜上に形成されているゲート電極を備えている。本発明の半導体装置はさらに、第１半導体領域に対向する位置の第２半導体領域に電気的に接しているソース電極を備えている。本発明の半導体装置は、ソース電極が上記の位置関係に形成されているので、ゲート電極によってオン・オフを切り替えることが可能になっている。
本発明は、ヘテロ接合を有する縦型の半導体装置に具現化することができる。
この場合の半導体装置は、ドレイン電極と、ドレイン電極上に形成されているｎ型不純物を高濃度に含むIII-Ｖ族化合物半導体のドレイン層と、ドレイン層上に形成されているｎ型不純物を低濃度に含むIII-Ｖ族化合物半導体の低濃度半導体層を備えている。本発明の半導体装置はさらに、低濃度半導体層の上部の一部に形成されているｐ型不純物を含むIII-Ｖ族化合物半導体の第１半導体領域を備えている。本発明の半導体装置はさらに、第１半導体領域上に形成されている不純物拡散抑制膜を備えている。本発明の半導体装置はさらに、低濃度半導体層上及び不純物拡散抑制膜上に形成されているIII-Ｖ族化合物半導体の第２半導体領域と、その第２半導体領域上に形成されているとともに第２半導体領域のバンドギャップよりも広いバンドギャップを有するIII-Ｖ族化合物半導体の第３半導体領域を備えている。第２半導体領域と第３半導体領域は、ヘテロ接合を構成している。本発明の半導体装置はさらに、第１半導体領域に対向する位置の第３半導体領域上に形成されているゲート絶縁膜と、そのゲート絶縁膜上に形成されているゲート電極を備えている。本発明の半導体装置はさらに、第１半導体領域に対向する位置の第３半導体領域に電気的に接しているソース電極を備えている。本発明の半導体装置は、ソース電極が上記の位置関係に形成されているので、ゲート電極によってオン・オフを切り替えることが可能になっている。
電子走行領域を有する縦型の半導体装置又はヘテロ接合を有する縦型の半導体装置では、ソース電極が第１半導体領域にも電気的に接していることが好ましい。
この場合、第１半導体領域の電位を安定させることができる。このため、ゲート電極に電圧が印加されていないときに、第２半導体領域内に空乏層が形成され、半導体装置は、安定したノーマリオフ動作を実現することができる。
電子走行領域を有する縦型の半導体装置又はヘテロ接合を有する縦型の半導体装置では、複数個の第１半導体領域が低濃度半導体層の上部に分散して形成されているのが好ましい。この場合、第１半導体領域とそれに隣合う第１半導体領域の間には、低濃度半導体層の一部が介在していることを特徴としている。ドレイン電極とソース電極の間を流れる電流は、第１半導体領域とそれに隣合う第１半導体領域の間に形成されている低濃度半導体層を縦方向に流れる。複数個の第１半導体領域を低濃度半導体層の上部に分散して形成することによって、電流が縦方向に流れる箇所を低濃度半導体層の面内に多く確保することができる。このため、半導体装置の抵抗を低くすることができる。
電子走行領域を有する縦型の半導体装置又はヘテロ接合を有する縦型の半導体装置では、第１半導体領域とそれに隣合う第１半導体領域の間に介在している低濃度半導体層と第１半導体領域の間に形成されている側面不純物拡散抑制膜をさらに備えていることが好ましい。
側面不純物拡散抑制膜は、第１半導体領域に含まれるｐ型不純物が、第１半導体領域とそれに隣合う第１半導体領域の間に形成されている低濃度半導体層に拡散するのを抑制する。この低濃度半導体層の一部は、電流が縦方向に流れる経路である。したがって、この低濃度半導体層の一部にｐ型不純物が拡散するのを抑制することによって、抵抗が増大するのを抑制することができる。
電子走行領域を有する縦型の半導体装置又はヘテロ接合を有する縦型の半導体装置では、第１半導体領域の底面と低濃度半導体層の間に形成されている底面不純物拡散抑制膜をさらに備えていることが好ましい。
縦型の半導体装置では、一対の主電極が縦方向に配置されている。このため、第１半導体領域の下方に位置する低濃度半導体層は、半導体装置の縦方向に加わる電圧を負担するのに必要な領域である。この低濃度半導体層にｐ型不純物が拡散すると、半導体装置の耐圧が悪化してしまう。底面不純物拡散抑制膜は、第１半導体領域に含まれるｐ型不純物が、第１半導体領域の下方に位置する低濃度半導体層に拡散するのを抑制する。したがって、底面不純物拡散抑制膜が設けられていることによって、半導体装置は、高い耐圧を維持することができる。
本発明は、電子走行領域を有する横型の半導体装置にも具現化することができる。
この場合の半導体装置は、ｎ型不純物を低濃度に含むIII-Ｖ族化合物半導体の低濃度半導体層を備えている。本発明の半導体装置は、その低濃度半導体層の上部の一部に形成されているｐ型不純物を含むIII-Ｖ族化合物半導体の第１半導体領域を備えている。本発明の半導体装置はさらに、第１半導体領域上に形成されている不純物拡散抑制膜を備えている。本発明の半導体装置はさらに、低濃度半導体層上及び不純物拡散抑制膜上に形成されているｎ型の不純物を含むIII-Ｖ族化合物半導体の第２半導体領域を備えている。第２半導体領域は、電子が走行する領域である。本発明の半導体装置はさらに、第１半導体領域に対向する位置の第２半導体領域上に形成されているゲート絶縁膜と、そのゲート絶縁膜上に形成されているゲート電極を備えている。本発明の半導体装置はさらに、第１半導体領域に対向する位置の第２半導体領域に電気的に接しているソース電極を備えている。本発明の半導体装置はさらに、第１半導体領域に対向する位置以外の第２半導体領域に電気的に接しているドレイン電極を備えている。
本発明は、ヘテロ接合を有する横型の半導体装置にも具現化することができる。
この場合の半導体装置は、ｎ型不純物を低濃度に含むIII-Ｖ族化合物半導体の低濃度半導体層を備えている。本発明の半導体装置は、その低濃度半導体層の上部の一部に形成されているｐ型不純物を含むIII-Ｖ族化合物半導体の第１半導体領域を備えている。本発明の半導体装置はさらに、第１半導体領域上に形成されている不純物拡散抑制膜を備えている。本発明の半導体装置はさらに、低濃度半導体層上及び不純物拡散抑制膜上に形成されているIII-Ｖ族化合物半導体の第２半導体領域と、その第２半導体領域上に形成されているとともに第２半導体領域のバンドギャップよりも広いバンドギャップを有するIII-Ｖ族化合物半導体の第３半導体領域を備えている。本発明の半導体装置はさらに、第１半導体領域に対向する位置の第３半導体領域上に形成されているゲート絶縁膜と、そのゲート絶縁膜上に形成されているゲート電極を備えている。本発明の半導体装置はさらに、第１半導体領域に対向する位置の第３半導体領域に電気的に接しているソース電極を備えている。本発明の半導体装置はさらに、第１半導体領域に対向する位置以外の第３半導体領域に電気的に接しているドレイン電極を備えている。
電子走行領域を有する横型の半導体装置又はヘテロ接合を有する横型の半導体装置では、ソース電極が第１半導体領域にも電気的に接していることが好ましい。
この場合、第１半導体領域の電位を安定させることができる。このため、ゲート電極に電圧が印加されていないときに、第２半導体領域内に空乏層が形成され、半導体装置は、安定したノーマリオフ動作を実現することができる。
電子走行領域を有する横型の半導体装置又はヘテロ接合を有する横型の半導体装置では、第１半導体領域の側面と低濃度半導体層の間に形成されている側面不純物拡散抑制膜をさらに備えていることが好ましい。
横型の半導体装置では、一対の主電極が横方向に配置されている。このため、第１半導体領域の横に位置する低濃度半導体層は、半導体装置の横方向に加わる電圧を負担するために必要な領域である。この低濃度半導体層にｐ型不純物が拡散すると、半導体装置の耐圧が悪化してしまう。側面不純物拡散抑制膜は、第１半導体領域に含まれるｐ型不純物が、第１半導体領域の横に位置する低濃度半導体層に拡散するのを抑制する。したがって、側面不純物拡散抑制膜が設けられていることによって、半導体装置は、高い耐圧を維持することができる。
本発明は、上記の半導体装置を製造する方法も提供することができる。本発明の一つの半導体装置の製造方法は、ｎ型不純物を含むIII-Ｖ族化合物半導体の半導体層の上面の一部に結晶成長抑制膜をパターニングし、その結晶成長抑制膜で被覆されていない半導体層の上面から半導体層をエッチングし、その半導体層の上部に複数個の溝を形成する工程を備えている。本発明の製造方法はさらに、その溝の底面及び側面に不純物拡散抑制膜を形成する工程を備えている。本発明の製造方法はさらに、異方性のエッチングを利用して、前記溝の底面に形成されている不純物拡散抑制膜を除去し、前記溝の側面にのみ不純物拡散抑制膜を残すことによって側面不純物拡散抑制膜を形成する工程を備えている。本発明の製造方法はさらに、前記半導体層の上面に形成されている結晶成長抑制膜の上面からは結晶成長させずに、前記溝の底面に露出している半導体層の上面からｐ型不純物を含む第１半導体領域を結晶成長させる工程を備えている。この工程では、結晶成長抑制膜が存在しているために、前記溝内にのみ第１半導体領域を結晶成長することができる。さらに、本発明の製造方法は、前記半導体層の上面に形成されている結晶成長抑制膜の上面を除外し、第１半導体領域の上面に不純物拡散抑制膜を形成することによって上面不純物拡散抑制膜を形成する工程を備えている。この工程でも、結晶成長抑制膜が存在しているために、上面不純物拡散抑制膜は、第１半導体領域の上面にのみ形成することができる。本発明の製造方法はさらに、前記半導体層の上面に形成されている結晶成長抑制膜を除去する工程を備えている。本発明の製造方法はさらに、その上面不純物拡散抑制膜及び前記半導体層の上面からIII-Ｖ族化合物半導体の第２半導体領域を結晶成長する工程を備えている。第２半導体領域を電子走行領域として利用する場合は、第２半導体領域にｎ型の不純物を導入するのが好ましい。第２半導体領域を利用してヘテロ接合を構成する場合は、本発明の製造方法はさらに、その第２半導体領域の上面から第２半導体領域のバンドギャップよりも広いバンドギャップを有するIII-Ｖ族化合物半導体の第３半導体領域を結晶成長する工程を備えているのが好ましい。
本発明の製造方法は、結晶成長抑制膜を有効に活用する点において特徴を有している。即ち、結晶成長抑制膜は、半導体層の上部に溝を形成する際に利用されるとともに、第１半導体領域を選択的に結晶成長させる場合、及び上面不純物拡散抑制膜を選択的に形成する場合にも利用される。本発明の製造方法では、全工程を通して、結晶成長抑制膜が複数の役割を担っている。このため、本発明の製造方法では、工程数が大幅に削減される。
本発明の他の一つの半導体装置の製造方法は、ｎ型不純物を含むIII-Ｖ族化合物半導体層の上面の一部に結晶成長抑制膜をパターニングし、その結晶成長抑制膜で被覆されていない半導体層の上面から半導体層をエッチングし、その半導体層の上部に複数個の溝を形成する工程を備えている。本発明の製造方法はさらに、その溝内の露出面に不純物拡散抑制膜を形成することによって、その溝の底面に底面不純物拡散抑制膜を形成し、その溝の側面に側面不純物拡散抑制膜を形成する工程を備えている。本発明の製造方法はさらに、前記半導体層の上面に形成されている結晶成長抑制膜の上面からは結晶成長させずに、前記溝の底面に形成されている底面不純物拡散抑制膜の上面からｐ型不純物を含む第１半導体領域を結晶成長させる工程を備えている。この工程では、結晶成長抑制膜が存在しているために、前記溝内にのみ第１半導体領域を形成することができる。さらに、本発明の製造方法は、前記半導体層の上面に形成されている結晶成長抑制膜の上面を除外し、第１半導体領域の上面に不純物拡散抑制膜を形成することによって上面不純物拡散抑制膜を形成する工程を備えている。この工程でも、結晶成長抑制膜が存在しているために、上面不純物拡散抑制膜は、第１半導体領域の上面にのみ形成することができる。本発明の製造方法はさらに、前記半導体層の上面に形成されている結晶成長抑制膜を除去する工程を備えている。本発明の製造方法はさらに、その上面不純物拡散抑制膜及び前記半導体層の上面からIII-Ｖ族化合物半導体の第２半導体領域を結晶成長する工程を備えている。第２半導体領域を電子走行領域として利用する場合は、第２半導体領域にｎ型の不純物を導入するのが好ましい。第２半導体領域を利用してヘテロ接合を構成する場合は、本発明の製造方法はさらに、その第２半導体領域の上面から第２半導体領域のバンドギャップよりも広いバンドギャップを有するIII-Ｖ族化合物半導体の第３半導体領域を結晶成長する工程を備えているのが好ましい。
本発明の製造方法は、結晶成長抑制膜を有効に活用する点において特徴を有している。即ち、結晶成長抑制膜は、半導体層の上部に溝を形成する際に利用されるとともに、第１半導体領域を選択的に結晶成長する場合、及び上面不純物拡散抑制膜を選択的に形成する場合にも利用される。本発明の製造方法では、全工程を通して、結晶成長抑制膜が複数の役割を担っている。このため、本発明の製造方法では、工程数が大幅に削減される。
本発明によると、不純物拡散抑制膜を設けることによって、ｐ型の不純物が隣接する他の半導体領域に拡散する現象を抑制し、半導体装置の特性が悪化してしまうのを抑制することができる。このため、予め設定した不純物濃度及び厚み等に基づいて、半導体装置の特性を所望のものに調整することができる。即ち、不純物拡散抑制膜を設けることによって、所望の特性を実現し易い半導体装置を得ることができる。
本発明の主要な特徴を列記する。
（第１形態） ｐ型不純物としては、マグネシウム、ベリリウム、カルシウム等を挙げることができる。
（第２形態） 不純物拡散抑制膜におけるｐ型不純物の拡散係数は、III-Ｖ族化合物半導体におけるｐ型不純物の拡散係数よりも小さい。不純物拡散抑制膜の厚みは、その材料におけるｐ型不純物の拡散係数に基づいて適宜調整される。不純物拡散抑制膜におけるｐ型不純物の拡散係数が著しく小さいときは、不純物拡散抑制膜の厚みは小さくてよい。好ましくは、不純物拡散抑制膜の厚みは、ｐ型不純物の拡散長よりも大きい範囲に調整される。
以下に、図面を参照して各実施例を説明する。
（第１実施例）
図１に、ヘテロ接合を有する縦型の半導体装置１０の要部断面図を模式的に示す。図１の要部断面図は、半導体装置１０の単位構造を示している。実際には、この単位構造が紙面左右方向に繰返し形成されている。
半導体装置１０の裏面には、チタン（Ti）とアルミニウム（Al）の積層からなるドレイン電極２２が形成されている。ドレイン電極２２上には、窒化ガリウム（GaN）を主材料とするｎ＋型のドレイン層２４が形成されている。ドレイン層２４の不純物には、シリコン（Ｓｉ）又は酸素（Ｏ）が用いられており、そのキャリア濃度は約３×１０18cm-3に調整されている。
ドレイン層２４上には、窒化ガリウムを主材料とするｎ−型の低濃度半導体層２６が形成されている。低濃度半導体層２６の不純物にはシリコンが用いられており、そのキャリア濃度は約１×１０16cm-3に調整されている。
低濃度半導体層２６の上部の一部に、窒化ガリウムを主材料とするｐ＋型の第１半導体領域２８が形成されている。第１半導体領域２８の不純物にはマグネシウム（Mg）が用いられており、そのキャリア濃度は約１×１０18cm-3に調整されている。第１半導体領域２８は、低濃度半導体層２６の上部に複数個が形成されている。複数個の第１半導体領域２８は、低濃度半導体層２６の上部に分散して形成されている。第１半導体領域２８とそれに隣合う第１半導体領域２８の間には、低濃度半導体層２６の一部が介在している。それぞれの第１半導体領域２８は、低濃度半導体層２６によって隔てられている。図１に示すように、この例では、紙面左右に２つの第１半導体領域２８が図示されている。平面視したときに、第１半導体領域２８は、紙面奥行き方向に長く伸びている。複数の第１半導体領域２８は、低濃度半導体層２６の上部にストライプ状に配置されている。後述するように、第１半導体領域２８とそれに隣合う第１半導体領域２８の間に介在する低濃度半導体層２６は、電流が縦方向に流れる領域である。したがって、第１半導体領域２８が分散して形成されていることによって、電流が縦方向に流れる低濃度半導体層２６の領域は、低濃度半導体層２６の面内に多く確保される。このため、半導体装置１０は、小さなオン抵抗を得ることができる。
第１半導体領域２８の横方向の距離Ｌ２８は、約１０〜２５μｍである。なお、図１は、半導体装置１０の単位構造を表しており、実際には、その単位構造が紙面左右に繰り返し形成されている。したがって、実際の第１半導体領域２８の横方向の距離は、前記距離Ｌ２８の２倍になる。第１半導体領域２８とそれに隣合う第１半導体領域２８の間の距離Ｌ２６は、１〜１０μｍである。
第１半導体領域２８上に、酸化シリコン（SiO2）を主材料とする不純物拡散抑制膜３２が形成されている。不純物拡散抑制膜３２は、第１半導体領域２８上の全範囲を覆っていない。後述するように、第１半導体領域２８とソース電極５４が電気的にコンタクトするために、第１半導体領域２８の上面の一部は、不純物拡散抑制膜３２が被覆されていない。
低濃度半導体層２６上及び不純物拡散抑制膜３２上に、窒化ガリウムを主材料とする第２半導体領域３４が形成されている。第２半導体領域３４の不純物にはシリコン（Si）が用いられており、そのキャリア濃度は約１×１０16cm-3に調整されている。
第２半導体領域３４上に、窒化ガリウム・アルミニウム（Al0.3Ga0.7N）を主材料とする第３半導体領域３６が形成されている。第３半導体領域３６の結晶構造にはアルミニウムが含まれており、そのバンドギャップは第２半導体領域３２のバンドギャップよりも広い。第２半導体領域３４と第３半導体領域３６によってヘテロ接合が構成されている。第３半導体領域３６の不純物にはシリコンが用いられており、そのキャリア濃度は約１×１０16cm-3に調整されている。
第３半導体領域３６上に、酸化シリコンを主材料とするゲート絶縁膜４２が形成されている。ゲート絶縁膜４２上に、ニッケル（Ni）を主材料とするゲート電極４４が形成されている。なお、本実施例のゲート電極４４は、第２半導体領域３４及び第３半導体領域３６のほぼ全範囲に対向して形成されているが、後述するように、ゲート電極４４は、第１半導体領域２８に対向する位置の少なくとも一部に形成されていればよい。即ち、第１半導体領域２８、不純物拡散抑制膜３２、第２半導体領域３４、及び第３半導体領域３６が積層している部分の少なくとも一部に形成されていればよい。
窒化ガリウムを主材料とするｎ＋型のソース領域５２が、第２半導体領域３４及び第３半導体領域３６（紙面左右側）に接して形成されている。ソース領域５２は、第１半導体領域２８に対向する位置に形成されている。ソース領域５２は、第１半導体領域２８とそれに隣合う第１半導体領域２８の間に介在している低濃度半導体層２６が第２半導体領域３４に接する範囲（紙面中央側）の第２半導体領域３４及びその範囲に対向する第３半導体領域３６に接して形成されていない。換言すると、第１半導体領域２８とそれに隣合う第１半導体領域２８の間に介在している低濃度半導体層２６の一部とソース領域５２は、水平方向において、ゲート電極４４を間に挟んで対向している。ソース領域５２の不純物にはシリコンが用いられており、そのキャリア濃度は約３×１０18cm-3に調整されている。
ソース領域５２及び第１半導体領域２８に、チタンとアルミニウムの積層からなるソース電極５４が電気的に接して形成されている。第１半導体領域２８とソース電極５４の間には、コンタクト層５６が設けられている。コンタクト層５６には、例えばニッケルが用いられており、第１半導体領域２８とソース電極５４の間のオーミックコンタクト性を改善することができる。
次に、半導体装置１０の動作を説明する。
第１半導体領域２８が不純物拡散抑制膜３２を介して第２半導体領域３４に間接的に接している。このため、ゲート電極４４に電圧が印加していない状態では、第２半導体領域３４に空乏層が形成され、その空乏層は第２半導体領域３４と第３半導体領域３６のヘテロ接合面にまで伸びている。これにより、ヘテロ接合面の伝導体のエネルギー準位は、フェルミ準位よりも上側に存在することになる。このため、ゲート電極４４に電圧が印加していない状態では、２次元電子ガス層は、ヘテロ接合面に形成されない。したがって、ゲート電極４４に電圧が印加されていない状態では、電子の走行が停止され、半導体装置１０は、ノーマリオフとして動作する。
ゲート電極４４に正の電圧が印加されている状態では、第２半導体領域３４に形成されていた空乏層が縮小し、第２半導体領域３４と第３半導体領域３６のヘテロ接合面の伝導体のエネルギー準位は、フェルミ準位よりも下側に存在することになる。これにより、ヘテロ接合面に２次元電子ガス層が形成される。このため、ゲート電極４４に正の電圧が印加されている状態では、２次元電子ガス層内のポテンシャル井戸内に電子が存在する状態が作り出される。この結果、2次元電子ガス層内を電子が走行し、半導体装置１０はオンとなる。ソース領域５２からヘテロ接合面の２次元電子ガス層に沿って横方向に走行してきた電子は、低濃度半導体層２６の凸部（第１半導体領域２８を隔てている部分であり、低濃度半導体層２６が第２半導体領域３４に接する部分である）を縦方向に流れ、低濃度半導体層２６及びドレイン層２４を経由してドレイン電極２２まで流れる。これにより、ソース電極５４とドレイン電極２２の間が導通する。
上記したように、半導体装置１０のオン・オフの制御は、第１半導体領域２８、不純物拡散抑制膜３２、第２半導体領域３４、第３半導体領域３６、ゲート絶縁膜４２及びゲート電極４４が積層している部分で行われている。即ち、半導体装置１０のオン・オフの制御は、ゲート電極４４に印加する電圧によって、第２半導体領域３４に形成されている空乏層の厚み方向の幅を制御することによって行われている。ゲート電極４４に印加する電圧に基づいて空乏層が厚み方向に伸縮する度合いは、第２半導体領域３４のキャリア濃度の多少に大きく左右される。第２半導体領域３４のキャリア濃度が所定値に調整されていれば、所定のゲート電圧を印加することによって、半導体装置１０のオン・オフを制御することができる。
ここで、不純物拡散抑制膜３２が設けられていない場合を考える。この場合、第１半導体領域２８に含まれているマグネシウムが、第２半導体領域３４に向けて多量に拡散し、第２半導体領域３４に含まれているシリコンの実効的なキャリア濃度を低下させる。このため、半導体装置１０をオンさせるために必要なゲート電圧（２次元電子ガス層を形成するのに必要なゲートオン電圧ともいう）には、予め設定されていた値よりも大きい値が必要になってしまう。半導体装置１０の閾値は、予め設定されていた値から変動してしまうことになる。このことは、所望の特性を備えた半導体装置を得ることを困難にし、歩留まりの低下等を招く要因になる。
一方、半導体装置１０では、不純物拡散抑制膜３２が設けられている。不純物拡散抑制膜３２が設けられていることによって、第１半導体領域２８に含まれているマグネシウムが、第２半導体領域３４に拡散する現象が抑制されている。したがって、半導体装置１０の閾値が変動してしまうことが抑えられる。このため、予め設定されている第２半導体領域３４のキャリア濃度及び厚み等に基づいて、所望の閾値を具備した半導体装置１０を得ることができる。
本発明は他に次の特徴を備えている。
（１）後述する製造方法で説明するが、不純物拡散抑制膜３２はELO（Epitaxially Lateral Overgrowth：選択横方向成長）法のマスクとしての機能も果たす。したがって、不純物拡散抑制膜３２の上方に形成されている第２半導体領域３４及び第３半導体領域３６の結晶欠陥の密度は低減されている。この部分はゲート構造を構成していることから、結晶欠陥の密度の低減化は、リーク電流等の抑制にも寄与する。即ち、不純物拡散抑制膜３２を設けることは、不純物の拡散を抑制するのみならず、結晶欠陥の密度の低減化にも効果を有し、極めて有用な技術であることが分かる。
（２）第１半導体領域２８がコンタクト層５６を介してソース電極５４と電気的に接しているので、第１半導体領域２８の電位が接地電位に安定して固定されている。このため、ゲート電極４４に電圧が印加されていないときに、第２半導体領域３４に形成される空乏層が安定して形成される。ゲート電極４４に電圧が印加されていないときに、半導体装置１０は確実にオフとなり、安定した動作を実現する。
（半導体装置１０の製造方法）
次に半導体装置１０の製造方法を説明する。
まず、図２に示すように、ｎ＋型の窒化ガリウムを主材料とする半導体基板２４（後にドレイン層２４となる）を用意する。半導体基板２４の厚みは約２００μmである。
次に、図３に示すように、MOCVD（Metal Organic Chemical Vapor Deposition）法を利用して、半導体基板２４上にｎ−型の低濃度半導体層２６を結晶成長する。低濃度半導体層２６の厚みは約６μmである。さらに、MOCVD法を利用して、低濃度半導体層２６上にｐ＋型の第１半導体領域２８を結晶成長する。第１半導体領域２８の厚みは約１．０μmである。次に、CVD（Chemical Vapor Deposition）法を利用して、第１半導体領域２８上に不純物拡散抑制膜３２を成膜する。不純物拡散抑制膜３２の厚みは約０．０１μmである。
次に、図４に示すように、リソグラフィー技術とＲＩＥ技術を利用して、不純物拡散抑制膜３２の一部及び第１半導体領域２８の一部を貫通して低濃度半導体層２６にまで達するトレンチ７２を形成する。
次に、図５に示すように、MOCVD法を利用して、トレンチ７２の底面において露出している低濃度半導体層２６から窒化ガリウムを結晶成長する。結晶成長は、不純物拡散抑制膜３２の表面を覆うまで続ける。形成される結晶の不純物量は、低濃度半導体層２６と同一量に調整されている。このため、結晶成長した部分と低濃度半導体層２６は、連続した一つの領域と評価することができる。このとき、不純物拡散抑制膜３２の表面を覆って形成される部分は、選択横方向成長法（ELO）の技術が利用されており、結晶欠陥の密度が低減化された良質な半導体層になる。不純物拡散抑制膜３２の表面に堆積した良質な半導体層の厚みは、約１００nmである。なお、結晶成長した部分は実質的に一つの領域と評価できるが、図１に示す半導体装置１０と整合させるために、以下の説明において結晶成長した上部分を第２半導体領域３４として区別することに留意されたい。
次に、図６に示すように、MOCVD法を利用して、第２半導体領域３４上に第３半導体領域３６を結晶成長する。第３半導体領域３６の厚みは５０nmである。
次に、CVD法を利用して、第３半導体領域３６の表面に酸化シリコンを成膜して第１マスク８２を形成する。第１マスク８２は、リソグラフィー技術とエッチング技術を利用して、出来上がりのソース領域に対応する部分が除去される。
次に、イオン注入を実施してソース領域を形成する。このとき、シリコンをドーズ量１×１０15cm-2、加速電圧３５eVで注入する。次に、第１マスク膜８２を除去した後に、酸化シリコンの第２マスク膜８４（図６では図示しない。図７参照）で全体表面を被覆する。第２マスク膜８４を形成した後に、アニール処理（N2雰囲気下、１３００℃、５分）を実施する。
次に、図７に示すように、リソグラフィー技術とエッチング技術を利用して、第２マスク膜８４の一部を除去してソース領域５２を露出する。
次に、RIE法を利用して、露出するソース領域５２から不純物拡散抑制膜３２まで達するトレンチを形成し、次いで、HF水溶液を利用して、酸化シリコンの第２マスク膜８４及び露出する不純物拡散抑制膜３２を除去する。その後に、図８に示すように、スパッタ法を利用して、全体表面に酸化シリコン膜８６を蒸着する。酸化シリコン膜８６の厚みは約５０nmである。
次に、図９に示すように、酸化シリコン膜８６の一部を除去して、残部をゲート絶縁膜４２とする。
次に、除去して露出した第１半導体領域２８の表面上に、スパッタ法を利用してコンタクト層５６を蒸着する。次に、コンタクト層５６とソース領域５２の表面上に、スパッタ法を利用してソース電極５４を蒸着する。半導体基板２４の裏面にもスパッタ法を利用してドレイン電極２２を形成する。
これらの工程を経て、図１に示す半導体装置１０を得ることができる。
（半導体装置１０の変形例１）
図１０に、半導体装置１０の変形例１の半導体装置１１の要部断面図を模式的に示す。なお、半導体装置１０と実質的に同一の構成要素に関しては、同一符号を付し、その説明を省略する。
半導体装置１１は、側面不純物拡散抑制膜３２ｂを備えていることを特徴としている。側面不純物拡散抑制膜３２ｂは、第１半導体領域２８とそれに隣合う第１半導体領域２８の間に介在している低濃度半導体層２６と第１半導体領域２８の間に形成されている。側面不純物拡散抑制膜３２ｂは、第１半導体領域２８を隔てている低濃度半導体層２６に接している。側面不純物拡散抑制膜３２ｂは、低濃度半導体層２６が第２半導体領域３４に接する部分（低濃度半導体層２６が第１半導体領域２８を隔てている部分ともいう）の両側に形成されている。ここで、第１半導体領域２８の上面に形成されている不純物拡散抑制膜を上面不純物拡散抑制膜３２ａといい、側面不純物拡散抑制膜３２ｂと区別する。
第１半導体領域２８とそれに隣合う第１半導体領域２８の間に介在している低濃度半導体層２６は、半導体装置１１がオンしたときに、電流が縦方向に流れる経路となる。このため、この部分の実効的なキャリア濃度は、半導体装置１１のオン抵抗に大きな影響を与える。例えば、第１半導体領域２８のマグネシウムが上記部分に拡散し、その部分の実効的なキャリア濃度を低下させると、半導体装置１１のオン抵抗を増加させてしまう。また、第１半導体領域２８のマグネシウムが上記部分に拡散すると、第１半導体領域２８を隔てている実効的な間隔が狭くなることもある。この場合も同様に、半導体装置１１のオン抵抗を増加させてしまう。仮に、側面不純物拡散抑制膜３２ｂが設けられていないとすると、第１半導体領域２８に含まれるマグネシウムは、第１半導体領域２８とそれに隣合う第１半導体領域２８の間に介在している低濃度半導体層２６に拡散してしまう。マグネシウムの拡散の影響を避けるためには、第１半導体領域２８とそれに隣合う第１半導体領域２８の距離Ｌ２６を大きく確保する必要がある。しかしながら、距離Ｌ２６を大きく確保すると、第１半導体領域２８と低濃度半導体層２６の接合面から伸びる空乏層が、第１半導体領域２８とそれに隣合う第１半導体領域２８の間に介在する低濃度半導体層２６を完全に空乏化することができない事態が発生する。この場合、ソース電極５４とドレイン電極２２の間の高電圧が、ゲート絶縁膜４２に印加されてしまい、ゲート絶縁膜４２が破壊されてしまう。したがって、側面不純物拡散抑制膜３２ｂが設けられていない場合は、半導体装置１１のオン抵抗を小さく維持しながら、ゲート絶縁膜４２の破壊を抑制することが難しい。
一方、図１０に示すように、側面不純物拡散抑制膜３２ｂが設けられていると、第１半導体領域２８のマグネシウムが、第１半導体領域２８とそれに隣合う第１半導体領域２８の間に介在する低濃度半導体層２６に拡散するのを抑制することができる。このため、第１半導体領域２８とそれに隣合う第１半導体領域２８の間の距離Ｌ２６を広く確保する必要がなくなる。距離Ｌ２６を広く確保しなくても、第１半導体領域２８とそれに隣合う第１半導体領域２８の間に介在する低濃度半導体層２６の実効的なキャリア濃度は維持される。また、マグネシウムの拡散が抑制されるので、その低濃度半導体層２６の実効的な間隔が変動することも抑制される。側面不純物拡散抑制膜３２ｂが設けられていると、半導体装置１１のオン抵抗を小さく維持しながら、ゲート絶縁膜４２の破壊を抑制することができる。
（半導体装置１１の製造方法）
次に、半導体装置１１の製造方法を説明する。
まず、図１１に示す積層構造体を準備する。この積層構造体は、以下の手順で形成することができる。まず、ｎ＋型の窒化ガリウムを主材料とするドレイン層２４上に、MOCVD（Metal Organic Chemical Vapor Deposition）法を利用して、ｎ−型の低濃度半導体層２６を結晶成長する。次に、その低濃度半導体層２６の上面に、CVD（Chemical Vapor Deposition）法を利用して、酸化シリコンの加工マスク９２（結晶成長抑制膜の一例）を成膜することによって、積層構造体は得られる。半導体基板２４の厚みは、約２００μmである。低濃度半導体層２６の厚みは、約７μmである。
次に、図１２に示すように、リソグラフィー技術を利用して、加工マスク９２をパターニングする。次に、ＲＩＥ法を利用して、加工マスク９２が被覆されていない低濃度半導体層２６の上面から低濃度半導体層２６をエッチングし、低濃度半導体層２６の上部に複数個の溝９３を形成する。溝９３の深さは、約１μｍである。
次に、図１３に示すように、低温ＭＯＣＶＤ法を利用して、その溝９３の底面、側面及び加工マスク９２の上面に窒化アルミニウムの膜９４を形成する。このとき、低温ＭＯＣＶＤ法の結晶成長温度は、３５０〜４５０℃に制御されている。この結晶成長温度に制御すると、窒化アルミニウムの膜９４は、溝９３の底面及び側面（即ち、露出している低濃度半導体層２６の表面）、並びに加工マスク９２の上面に形成される。前記結晶成長温度よりも高い温度に制御すると、窒化アルミニウムの膜９４は、溝９３の底面及び側面にのみ形成され、加工マスク９２の上面に形成されない。必要に応じて、この工程では、高温ＭＯＣＶＤ法を利用してもよい。
次に、図１４に示すように、異方性エッチング技術を利用して、溝９３の底面に形成されている窒化アルミニウムの膜９４及び加工マスク９２の上面に形成されている窒化アルミニウムの膜９４を除去し、溝９３の側面にのみ窒化アルミニウムの膜９４を残す。残された窒化アルミニウムの膜９４は、側面不純物拡散抑制膜３２ｂとなる。異方性エッチング技術には、ＲＩＥ法、ＩＣＰ法等が用いられる。
次に、図１５に示すように、MOCVD法を利用して、溝９３の底面に露出している低濃度半導体層２６の上面からｐ型不純物を含む第１半導体領域２８を結晶成長させる。このとき、凸状の低濃度半導体層２６の頂面には、加工マスク９２が被覆されている。このため、第１半導体領域２８は、溝９３内にのみ選択的に結晶成長することができる。
次に、図１６に示すように、高温ＭＯＣＶＤ法を利用して、第１半導体領域２８の上面に上面不純物拡散抑制膜３２ａを形成する。このとき、高温ＭＯＣＶＤ法の結晶成長温度は、１０５０〜１２５０℃に制御されている。この結晶成長温度に制御すると、窒化アルミニウムの膜９４は、第１半導体領域２８の上面にのみ形成され、加工マスク９２の上面に形成されない。
次に、図１７に示すように、加工マスク９２を選択的に除去した後に、MOCVD法を利用して、上面不純物拡散抑制膜３２ａ及び低濃度半導体層２６の上面から窒化ガリウムの第２半導体領域３４を結晶成長する。第２半導体領域３４の厚みは、１００ｎｍである。
以下の工程は、半導体装置１０の製造方法と同一の方法を利用することができる。これらの工程を経て、図１０に示す半導体装置１１を得ることができる。
（半導体装置１０の変形例２）
図１８に、半導体装置１０の変形例２の半導体装置１２の要部断面図を模式的に示す。なお、半導体装置１０と実質的に同一の構成要素に関しては、同一符号を付し、その説明を省略する。
半導体装置１２は、底面不純物拡散膜３２ｃを備えていることを特徴としている。底面不純物拡散抑制膜３２ｃは、第１半導体領域２８の底面と低濃度半導体層２６の間に介在して形成されている。底面不純物拡散抑制膜３２ｃは、第１半導体領域２８に含まれるマグネシウムが、第１半導体領域２８の下方に位置する低濃度半導体層２６に拡散するのを抑制する。
半導体装置１２は、ソース電極５４とドレイン電極２２が、縦方向に配置されている。このため、ソース電極５４とドレイン電極２２の間の電圧は、半導体装置１２の縦方向で負担しなくてはならない。この縦方向の電圧は、概ね低濃度半導体層２６が負担することになる。仮に、底面不純物拡散抑制膜３２ｃが設けられていないとすると、第１半導体領域２８に含まれるマグネシウムは、第１半導体領域２８の下方に位置する低濃度半導体層２６に拡散してしまう。このため、低濃度半導体層２６の実効的なキャリア濃度が変動する。低濃度半導体層２６の実効的なキャリア濃度が変動すると、第１半導体領域２８と低濃度半導体層２６の接合面から伸びる空乏層は、低濃度半導体層２６の広い範囲を空乏化することができなくなってしまう。このため、半導体装置１２は、縦方向の電圧を負担する能力が低下し、半導体装置１２の耐圧が低下してしまう。
一方、底面不純物拡散抑制膜３２ｃが設けられていると、第１半導体領域２８に含まれるマグネシウムが、第１半導体領域２８の下方に位置する低濃度半導体層２６に拡散することが抑制される。このため、第１半導体領域２８と低濃度半導体層２６が間接的に接する接合面から伸びる空乏層は、低濃度半導体層２６の広い範囲を空乏化することができる。半導体装置１２の耐圧は高く維持される。
（半導体装置１０の変形例３）
図１９に、半導体装置１０の変形例３の半導体装置１３の要部断面図を模式的に示す。なお、半導体装置１０と実質的に同一の構成要素に関しては、同一符号を付し、その説明を省略する。
半導体装置１３は、側面不純物拡散抑制膜３２ｂと底面不純物拡散抑制膜３２ｃの両者を備えていることを特徴としている。半導体装置１３では、側面不純物拡散抑制膜３２ｂと底面不純物拡散抑制膜３２ｃの両者によって、第１半導体領域２８と低濃度半導体層２６が完全に隔てられている。このため、半導体装置１３では、第１半導体領域２８に含まれるマグネシウムは、低濃度半導体層２６のどの領域にも拡散することが抑制されている。
半導体装置１３では、上記の半導体装置１１と半導体装置１２の両者の作用効果を同時に具備することができる。このため、半導体装置１３では、低いオン抵抗と高い耐圧特性を具備することができる。さらに、第１半導体領域２８と低濃度半導体層２６によって構成される寄生のｐｎダイオードが動作することも抑制されている。半導体装置１０の動作は、極めて安定している。
（半導体装置１３の製造方法）
次に、半導体装置１３の製造方法を説明する。半導体装置１３の製造方法は、図１２に示す工程までは、半導体装置１１の製造方法と同一である。
次に、図２０に示すように、高温ＭＯＣＶＤ法を利用して、溝９３の底面及び側面に窒化アルミニウムの膜９４を形成する。このとき、高温ＭＯＣＶＤ法の結晶成長温度は、１０５０〜１２５０℃に制御されている。この結晶成長温度に制御すると、窒化アルミニウムの膜９４は、溝９３の底面及び側面（即ち、露出している低濃度半導体層２６の表面）にのみ形成され、加工マスク９２の上面に形成されない。以下、溝９３内に形成されている窒化アルミニウムの膜９４のうち、溝９３の底面に形成されているものを底面不純物拡散抑制膜３２ｃといい、溝９３の側面に形成されているものを側面不純物拡散抑制膜３２ｂという。
次に、図２１に示すように、MOCVD法を利用して、底面不純物拡散抑制膜３２ｃの上面からｐ型不純物を含む第１半導体領域２８を結晶成長させる。このとき、凸状の低濃度半導体層２６の頂面には、加工マスク９２が被覆されている。このため、第１半導体領域２８は、溝９３内にのみ選択的に結晶成長することができる。
次に、図２２に示すように、高温ＭＯＣＶＤ法を利用して、第１半導体領域２８の上面に上面不純物拡散抑制膜３２ａを形成する。このとき、高温ＭＯＣＶＤ法の成長温度は、１０５０〜１２５０℃に制御されている。この成長温度に制御すると、窒化アルミニウムの膜９４は、第１半導体領域２８の上面にのみ形成され、加工マスク９２の上面に形成されない。
以下の工程は、半導体装置１０及び半導体装置１１の製造方法と同一の方法を利用することができる。これらの工程を経て、図１９に示す半導体装置１３を得ることができる。
（第２実施例）
図２３に、ヘテロ接合を有する横型の半導体装置１００の要部断面図を模式的に示す。
半導体装置１００は、サファイア（Al2O3）を主材料とする基板１１２を備えている。基板１１２上には、窒化ガリウムを主材料とするｎ−型の低濃度半導体層１２６が形成されている。
低濃度半導体層１２６の上部の一部に、窒化ガリウムを主材料とするｐ＋型の第１半導体領域１２８が形成されている。第１半導体領域１２８の不純物にはマグネシウムが用いられている。
第１半導体領域１２８上に、酸化シリコンを主材料とする不純物拡散抑制膜１３２が形成されている。不純物拡散抑制膜１３２は、第１半導体領域１２８上の全範囲を覆っていない。後述するように、第１半導体領域１２８とソース電極１５４が電気的にコンタクトするために、不純物拡散抑制膜１３２は、第１半導体領域１２８の上面の一部に被覆されていない。
低濃度半導体層１２６上及び不純物拡散抑制膜１３２上に、窒化ガリウムを主材料とする第２半導体領域１３４が形成されている。第２半導体領域１３４の不純物にはシリコンが用いられている。
第２半導体領域１３４上に、窒化ガリウム・アルミニウム（Al0.3Ga0.7N）を主材料とする第３半導体領域１３６が形成されている。第３半導体領域１３６の結晶構造にはアルミニウムが含まれており、そのバンドギャップは、第２半導体領域１３２のバンドギャップよりも広い。第２半導体領域１３４と第３半導体領域１３６によってヘテロ接合が構成されている。第３半導体領域１３６の不純物には、シリコンが用いられている。
第３半導体領域１３６上に、酸化シリコンを主材料とするゲート絶縁膜１４２が形成されている。ゲート絶縁膜１４２上に、ニッケルを主材料とするゲート電極１４４が形成されている。ゲート電極１４４は、第１半導体領域１２８に対向する位置の少なくとも一部に形成されていればよい。即ち、第１半導体領域１２８、不純物拡散抑制膜１３２、第２半導体領域１３４、及び第３半導体領域１３６が積層している部分の少なくとも一部に形成されていればよい。
窒化ガリウムを主材料とするｎ＋型のソース領域１５２は、第２半導体領域１３４及び第３半導体領域１３６に接して形成されている。ソース領域１５２は、第１半導体領域１２８に対向する位置（紙面左側）に形成されている。ソース領域１５２は、低濃度半導体層１２６が第２半導体領域１３４に接する範囲（紙面右側）の第２半導体領域１３４及びその範囲に対向する第３半導体領域１３６に接して形成されていない。換言すると、低濃度半導体層１２６が第２半導体領域１３４に接する範囲（紙面右側）とソース領域１５２
は、ゲート電極１４４を間に挟んで対向している。ソース領域１５２の不純物にはシリコンが用いられている。
ソース領域１５２及び第１半導体領域１２８に、チタンとアルミニウムの積層からなるソース電極１５４が電気的に接して形成されている。第１半導体領域１２８とソース電極１５４の間にコンタクト層１５６が設けられている。コンタクト層１５６には、例えばニッケルが用いられており、第１半導体領域１２８とソース電極１５４の間のオーミックコンタクト性を改善することができる。
窒化ガリウムを主材料とするｎ＋型のドレイン領域１２４が、第１半導体領域１２８に対向する位置以外（紙面右側）の第２半導体領域１３４及び第３半導体領域１３６に接して形成されている。ドレイン領域１２４の不純物にはシリコンが用いられている。ドレイン領域１２４に、チタンとアルミニウムの積層からなるドレイン電極１２２が接して形成されている。
ソース領域１５２とドレイン領域１２４の間には、第１半導体領域１２８、不純物拡散抑制膜１３２、第２半導体領域１３４、第３半導体領域１３６、ゲート絶縁膜１４２及びゲート電極１４４が積層している部分が介在している。ゲート電極１４４は、ソース１５４とドレイン電極１２２の間に配置されている。
次に、半導体装置１００の動作を説明する。
第１半導体領域１２８が不純物拡散抑制膜１３２を介して第２半導体領域１３４に間接的に接している。このため、ゲート電極１４４に電圧が印加していない状態では、第２半導体領域１３４に空乏層が形成され、その空乏層は第２半導体領域１３４と第３半導体領域１３６のヘテロ接合面にまで伸びている。これにより、ヘテロ接合面の伝導体のエネルギー準位は、フェルミ準位よりも上側に存在することになる。このため、ゲート電極１４４に電圧が印加していない状態では、２次元電子ガス層は、ヘテロ接合面に形成されない。このように、ゲート電極１４４に電圧が印加されていない状態では、電子の走行が停止され、半導体装置１００はノーマリオフとして動作する。
ゲート電極１４４に正の電圧が印加されている状態では、第２半導体領域１３４に形成されていた空乏層が縮小し、第２半導体領域１３４と第３半導体領域１３６のヘテロ接合面には、２次元電子ガス層が形成される。これにより、２次元電子ガス層の伝導帯のエネルギー準位は、フェルミ準位よりも下側に存在することになる。このため、ゲート電極１４４に正の電圧が印加されている状態では、２次元電子ガス層のポテンシャル井戸内に電子が存在する状態が作り出される。この結果、2次元電子ガス層内を電子が走行し、半導体装置１００はオンとなる。ソース領域１５２からドレイン領域１２４までヘテロ接合面に形成された２次元電子ガス層に沿って横方向に電子が走行し、ソース電極１５４とドレイン電極１２２の間が導通する。
この場合も第１実施例と同様に、不純物拡散抑制膜１３２が設けられていることによって、第１半導体領域１２８に含まれているマグネシウムが、第２半導体領域１３４に拡散する現象が抑制される。このため、半導体装置１００の閾値のばらつきが抑えられる。このため、予め設定した第２半導体領域１３４のキャリア濃度及び厚み等に基づいて、所望の閾値を具備した半導体装置１００を得ることができる。
また、不純物拡散抑制膜１３２を設けることによって、不純物の拡散を抑制するのみならず、ゲート構造における結晶欠陥の密度の低減化も実現している。
さらに、第１半導体領域１２８がコンタクト層１５６を介してソース電極１５４と接しているので、第１半導体領域１２８の電位が接地電位に安定して固定されている。このため、ゲート電極１４４に電圧が印加されていないときに、第２半導体領域１３４に形成される空乏層が安定して形成され、半導体措置１００の動作は安定している。
（半導体装置１００の一つの変形例）
図２４に、半導体装置１００の一つの変形例の半導体装置１１０の要部断面図を模式的に示す。なお、半導体装置１００と実質的に同一の構成要素に関しては、同一符号を付し、その説明を省略する。
半導体装置１１０は、側面不純物拡散膜１３２ｂを備えていることを特徴としている。側面不純物拡散抑制膜１３２ｂは、第１半導体領域１２８の側面と低濃度半導体層１２６の間に介在して形成されている。側面不純物拡散抑制膜１３２ｂは、第１半導体領域１２８に含まれるマグネシウムが、第１半導体領域１２８の横に位置する低濃度半導体層１２６に拡散するのを抑制する。
半導体装置１１０は、ソース電極１５４とドレイン電極１２２が、横方向に配置されている。このため、ソース電極１５４とドレイン電極１２２の間の電圧は、半導体装置１１０の横方向で負担しなくてはならない。この横方向の電圧は、概ね低濃度半導体層１２６が負担することになる。仮に、側面不純物拡散抑制膜１３２ｂが設けられていないとすると、第１半導体領域１２８に含まれるマグネシウムは、第１半導体領域１２８の横に位置する低濃度半導体層１２６に拡散してしまう。このため、第１半導体領域１２８と低濃度半導体層１２６で形成されるｐｎ接合からドレイン領域１２４までの実効的な距離が短くなる。ソース電極１５４とドレイン領域１２２の間の電圧は、前記ｐｎ接合からドレイン領域１２４の間で負担されるので、半導体装置１１０は、横方向の電圧を負担する能力が低下し、半導体装置１１０の耐圧が低下してしまう。
一方、側面不純物拡散抑制膜１３２ｂが設けられていると、第１半導体領域１２８に含まれるマグネシウムが、第１半導体領域１２８の横に位置する低濃度半導体層１２６に拡散することが抑制される。このため、前記ｐｎ接合からドレイン領域１２４までの実効的な距離が適正な値に保持され、半導体装置１１０の耐圧は高く維持される。
（半導体装置１００の他の変形例）
図２５に、半導体装置１００の他の変形例の半導体装置１２０の要部断面図を模式的に示す。なお、半導体装置１００と実質的に同一の構成要素に関しては、同一符号を付し、その説明を省略する。
半導体装置１２０では、第１半導体領域２２８が、低濃度半導体層１２６内に島状に形成されている。ゲート電極２４４は、第１半導体領域２２８の水平方向の範囲を超えて、ゲート絶縁膜１４２上に形成されている。
この変形例では、ソース電極２５４とゲート電極１４４の間に、必要な距離を容易に形成することができる。このため、両者間のリーク電流等を抑制することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
上記各実施例では、第２半導体領域と第３半導体領域によってヘテロ接合が構成される例を示してきた。本発明の技術は、第３半導体領域が除かれ、第２半導体領域内に電子が走行するタイプにも有用である。この場合、第２半導体領域はｎ型の不純物を含んでいる。第２半導体領域内の電子の走行状態は、ゲート電極に印加する電圧によって制御される。第１半導体領域と第２半導体領域の間に不純物拡散抑制膜が介在しているので、第１半導体領域に含まれているｐ型不純物が、第２半導体領域に拡散することが抑制されている。このため、予め設定した第２半導体領域の不純物濃度及び厚み等に基づいて、閾値の大きさを所望の値に調整することができる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
第１実施例の半導体装置の要部断面図を示す。 第１実施例の半導体装置の製造過程を示す（１）。 第１実施例の半導体装置の製造過程を示す（２）。 第１実施例の半導体装置の製造過程を示す（３）。 第１実施例の半導体装置の製造過程を示す（４）。 第１実施例の半導体装置の製造過程を示す（５）。 第１実施例の半導体装置の製造過程を示す（６）。 第１実施例の半導体装置の製造過程を示す（７）。 第１実施例の半導体装置の製造過程を示す（８）。 第１実施例の一つ変形例の要部断面図を示す。 第１実施例の一つの変形例の半導体装置の製造過程を示す（１）。 第１実施例の一つの変形例の半導体装置の製造過程を示す（２）。 第１実施例の一つの変形例の半導体装置の製造過程を示す（３）。 第１実施例の一つの変形例の半導体装置の製造過程を示す（４）。 第１実施例の一つの変形例の半導体装置の製造過程を示す（５）。 第１実施例の一つの変形例の半導体装置の製造過程を示す（６）。 第１実施例の一つの変形例の半導体装置の製造過程を示す（７）。 第１実施例の他の変形例の要部断面図を示す。 第１実施例の他の変形例の要部断面図を示す。 第１実施例の他の変形例の半導体装置の製造過程を示す（１）。 第１実施例の他の変形例の半導体装置の製造過程を示す（２）。 第１実施例の他の変形例の半導体装置の製造過程を示す（３）。 第２実施例の半導体装置の要部断面図を示す。 第２実施例の一つの変形例の要部断面図を示す。 第２実施例の他の変形例の要部断面図を示す。
符号の説明
２２、１２２：ドレイン電極
２４、１２４：ドレイン層、ドレイン領域
２６、１２６：低濃度半導体層
２８、１２８、２２８：第１半導体領域
３２、１３２、２３２：不純物拡散抑制膜
３２ａ、１３２ａ、２３２ａ：上面不純物拡散抑制膜
３２ｂ、１３２ｂ、２３２ｂ：側面不純物拡散抑制膜
３２ｃ、１３２ｃ、２３２ｃ：底面不純物拡散抑制膜
３４、１３４：第２半導体領域
３６、１３６：第３半導体領域
４２、１４２：ゲート絶縁膜
４４、１４４、２４４：ゲート電極
５２、１５２、２５２：ソース領域
５４、１５４、２５４：ソース電極
５６、１５６：コンタクト層

Claims (22)

  1. 第１半導体領域、不純物拡散抑制膜、第２半導体領域、ゲート電極が順に形成されている構造を備えており、
    第１半導体領域は、ｐ型の不純物を含むIII-Ｖ族化合物半導体で形成されており、
    第２半導体領域は、ｎ型の不純物を含むIII-Ｖ族化合物半導体で形成されており、
    不純物拡散抑制膜は、第１半導体領域のｐ型不純物が第２半導体領域に拡散するのを抑制することを特徴とする半導体装置。
  2. 第１半導体領域、不純物拡散抑制膜、第２半導体領域、第３半導体領域、ゲート電極が順に形成されている構造を備えており、
    第１半導体領域は、ｐ型の不純物を含むIII-Ｖ族化合物半導体で形成されており、
    第２半導体領域は、III-Ｖ族化合物半導体で形成されており、
    第３半導体領域は、第２半導体領域のバンドギャップよりも広いバンドギャップを有するIII-Ｖ族化合物半導体で形成されており、
    不純物拡散抑制膜は、第１半導体領域のｐ型不純物が第２半導体領域に拡散するのを抑制することを特徴とする半導体装置。
  3. 前記不純物拡散抑制膜が、酸化シリコン膜、窒化シリコン膜、窒化アルミニウム膜、窒化ガリウムアルミニウム膜、又はそれらから選択された２種以上の積層であることを特徴とする請求項１又は２の半導体装置。
  4. 前記ｐ型不純物が、マグネシウムであることを特徴とする請求項１〜３のいずれかの半導体装置。
  5. 前記III-Ｖ族化合物半導体が、AlXGaYIn1-X-YN（ただし、０≦X≦１、０≦Y≦１、０≦1−X−Y≦１）であることを特徴とする請求項１〜４のいずれかの半導体装置。
  6. 前記第２半導体領域と前記ゲート電極の間に絶縁膜が形成されていることを特徴とする請求項１の半導体装置。
  7. 前記第３半導体領域と前記ゲート電極の間に絶縁膜が形成されていることを特徴とする請求項２の半導体装置。
  8. ドレイン電極と、
    ドレイン電極上に形成されているｎ型不純物を高濃度に含むIII-Ｖ族化合物半導体のドレイン層と、
    ドレイン層上に形成されているｎ型不純物を低濃度に含むIII-Ｖ族化合物半導体の低濃度半導体層と、
    低濃度半導体層の上部の一部に形成されているｐ型不純物を含むIII-Ｖ族化合物半導体の第１半導体領域と、
    第１半導体領域上に形成されている不純物拡散抑制膜と、
    低濃度半導体層上及び不純物拡散抑制膜上に形成されているｎ型の不純物を含むIII-Ｖ族化合物半導体の第２半導体領域と、
    第１半導体領域に対向する位置の第２半導体領域上に形成されているゲート絶縁膜と、
    ゲート絶縁膜上に形成されているゲート電極と、
    第１半導体領域に対向する位置の第２半導体領域に電気的に接しているソース電極を備えている半導体装置。
  9. ドレイン電極と、
    ドレイン電極上に形成されているｎ型不純物を高濃度に含むIII-Ｖ族化合物半導体のドレイン層と、
    ドレイン層上に形成されているｎ型不純物を低濃度に含むIII-Ｖ族化合物半導体の低濃度半導体層と、
    低濃度半導体層の上部の一部に形成されているｐ型不純物を含むIII-Ｖ族化合物半導体の第１半導体領域と、
    第１半導体領域上に形成されている不純物拡散抑制膜と、
    低濃度半導体層上及び不純物拡散抑制膜上に形成されているIII-Ｖ族化合物半導体の第２半導体領域と、
    第２半導体領域上に形成されているとともに第２半導体領域のバンドギャップよりも広いバンドギャップを有するIII-Ｖ族化合物半導体の第３半導体領域と、
    第１半導体領域に対向する位置の第３半導体領域上に形成されているゲート絶縁膜と、
    ゲート絶縁膜上に形成されているゲート電極と、
    第１半導体領域に対向する位置の第３半導体領域に電気的に接しているソース電極を備えている半導体装置。
  10. 前記ソース電極は、第１半導体領域にも電気的に接していることを特徴とする請求項８又は９の半導体装置。
  11. 複数個の第１半導体領域が低濃度半導体層の上部に分散して形成されており、
    第１半導体領域とそれに隣合う第１半導体領域の間には、低濃度半導体層の一部が介在していることを特徴とする請求項８〜１０のいずれかの半導体装置。
  12. 第１半導体領域とそれに隣合う第１半導体領域の間に介在している低濃度半導体層と第１半導体領域の間に形成されている側面不純物拡散抑制膜をさらに備えていることを特徴とする請求項１１の半導体装置。
  13. 第１半導体領域の底面と低濃度半導体層の間に形成されている底面不純物拡散抑制膜をさらに備えていることを特徴とする請求項８〜１２のいずれかの半導体装置。
  14. ｎ型不純物を低濃度に含むIII-Ｖ族化合物半導体の低濃度半導体層と、
    低濃度半導体層の上部の一部に形成されているｐ型不純物を含むIII-Ｖ族化合物半導体の第１半導体領域と、
    第１半導体領域上に形成されている不純物拡散抑制膜と、
    低濃度半導体層上及び不純物拡散抑制膜上に形成されているｎ型の不純物を含むIII-Ｖ族化合物半導体の第２半導体領域と、
    第１半導体領域に対向する位置の第２半導体領域上に形成されているゲート絶縁膜と、
    ゲート絶縁膜上に形成されているゲート電極と、
    第１半導体領域に対向する位置の第２半導体領域に電気的に接しているソース電極と、
    第１半導体領域に対向する位置以外の第２半導体領域に電気的に接しているドレイン電極を備えている半導体装置。
  15. ｎ型不純物を低濃度に含むIII-Ｖ族化合物半導体の低濃度半導体層と、
    低濃度半導体層の上部の一部に形成されているｐ型不純物を含むIII-Ｖ族化合物半導体の第１半導体領域と、
    第１半導体領域上に形成されている不純物拡散抑制膜と、
    低濃度半導体層上及び不純物拡散抑制膜上に形成されているIII-Ｖ族化合物半導体の第２半導体領域と、
    第２半導体領域上に形成されているとともに第２半導体領域のバンドギャップよりも広いバンドギャップを有するIII-Ｖ族化合物半導体の第３半導体領域と、
    第１半導体領域に対向する位置の第３半導体領域上に形成されているゲート絶縁膜と、
    ゲート絶縁膜上に形成されているゲート電極と、
    第１半導体領域に対向する位置の第３半導体領域に電気的に接しているソース電極と、
    第１半導体領域に対向する位置以外の第３半導体領域に電気的に接しているドレイン電極を備えている半導体装置。
  16. 前記ソース電極は、第１半導体領域にも電気的に接していることを特徴とする請求項１４又は１５の半導体装置。
  17. 第１半導体領域の側面と低濃度半導体層の間に形成されている側面不純物拡散抑制膜をさらに備えていることを特徴とする請求項１４〜１６のいずれかの半導体装置。
  18. ｐ型の不純物を含むIII-Ｖ族化合物半導体の第１半導体領域と、
    III-Ｖ族化合物半導体の第２半導体領域と、
    第１半導体領域と第２半導体領域の間に介在している不純物拡散抑制膜を備えていることを特徴とする半導体装置。
  19. 半導体装置を製造する方法であって、
    ｎ型不純物を含むIII-Ｖ族化合物半導体の半導体層の上面の一部に結晶成長抑制膜をパターニングし、その結晶成長抑制膜で被覆されていない半導体層の上面から半導体層をエッチングし、その半導体層の上部に複数個の溝を形成する工程と、
    その溝の底面及び側面に不純物拡散抑制膜を形成する工程と、
    異方性のエッチングを利用して、前記溝の底面に形成されている不純物拡散抑制膜を除去し、前記溝の側面にのみ不純物拡散抑制膜を残すことによって側面不純物拡散抑制膜を形成する工程と、
    前記半導体層の上面に形成されている結晶成長抑制膜の上面からは結晶成長させずに、前記溝の底面に露出している半導体層の上面からｐ型不純物を含む第１半導体領域を結晶成長させる工程と、
    前記半導体層の上面に形成されている結晶成長抑制膜の上面を除外し、第１半導体領域の上面にのみ不純物拡散抑制膜を形成することによって上面不純物拡散抑制膜を形成する工程と、
    前記半導体層の上面に形成されている結晶成長抑制膜を除去する工程と、
    上面不純物拡散抑制膜及び前記半導体層の上面からｎ型不純物を含むIII-Ｖ族化合物半導体の第２半導体領域を結晶成長する工程と、
    を備えている製造方法。
  20. 半導体装置を製造する方法であって、
    ｎ型不純物を含むIII-Ｖ族化合物半導体の半導体層の上面の一部に結晶成長抑制膜をパターニングし、その結晶成長抑制膜で被覆されていない半導体層の上面から半導体層をエッチングし、その半導体層の上部に複数個の溝を形成する工程と、
    その溝内の露出面に不純物拡散抑制膜を形成することによって、その溝の底面に底面不純物拡散抑制膜を形成し、その溝の側面に側面不純物拡散抑制膜を形成する工程と、
    前記半導体層の上面に形成されている結晶成長抑制膜の上面からは結晶成長させずに、前記溝の底面に形成されている底面不純物拡散抑制膜の上面からｐ型不純物を含む第１半導体領域を結晶成長させる工程と、
    前記半導体層の上面に形成されている結晶成長抑制膜の上面を除外し、第１半導体領域の上面にのみ不純物拡散抑制膜を形成することによって上面不純物拡散抑制膜を形成する工程と、
    前記半導体層の上面に形成されている結晶成長抑制膜を除去する工程と、
    上面不純物拡散抑制膜及び前記半導体層の上面からｎ型不純物を含むIII-Ｖ族化合物半導体の第２半導体領域を結晶成長する工程と、
    を備えている製造方法。
  21. 半導体装置を製造する方法であって、
    ｎ型不純物を含むIII-Ｖ族化合物半導体の半導体層の上面の一部に結晶成長抑制膜をパターニングし、その結晶成長抑制膜で被覆されていない半導体層の上面から半導体層をエッチングし、その半導体層の上部に複数個の溝を形成する工程と、
    その溝の底面及び側面に不純物拡散抑制膜を形成する工程と、
    異方性のエッチングを利用して、前記溝の底面に形成されている不純物拡散抑制膜を除去し、前記溝の側面にのみ不純物拡散抑制膜を残すことによって側面不純物拡散抑制膜を形成する工程と、
    前記半導体層の上面に形成されている結晶成長抑制膜の上面からは結晶成長させずに、前記溝の底面に露出している半導体層の上面からｐ型不純物を含む第１半導体領域を結晶成長させる工程と、
    前記半導体層の上面に形成されている結晶成長抑制膜の上面を除外し、第１半導体領域の上面にのみ不純物拡散抑制膜を形成することによって上面不純物拡散抑制膜を形成する工程と、
    前記半導体層の上面に形成されている結晶成長抑制膜を除去する工程と、
    上面不純物拡散抑制膜及び前記半導体層の上面からIII-Ｖ族化合物半導体の第２半導体領域を結晶成長する工程と、
    その第２半導体領域の上面から第２半導体領域のバンドギャップよりも広いバンドギャップを有するIII-Ｖ族化合物半導体の第３半導体領域を結晶成長する工程と、
    を備えている製造方法。
  22. 半導体装置を製造する方法であって、
    ｎ型不純物を含むIII-Ｖ族化合物半導体の半導体層の上面の一部に結晶成長抑制膜をパターニングし、その結晶成長抑制膜で被覆されていない半導体層の上面から半導体層をエッチングし、その半導体層の上部に複数個の溝を形成する工程と、
    その溝内の露出面に不純物拡散抑制膜を形成することによって、その溝の底面に底面不純物拡散抑制膜を形成し、その溝の側面に側面不純物拡散抑制膜を形成する工程と、
    前記半導体層の上面に形成されている結晶成長抑制膜の上面からは結晶成長させずに、前記溝の底面に形成されている底面不純物拡散抑制膜の上面からｐ型不純物を含む第１半導体領域を結晶成長させる工程と、
    前記半導体層の上面に形成されている結晶成長抑制膜の上面を除外し、第１半導体領域の上面にのみ不純物拡散抑制膜を形成することによって上面不純物拡散抑制膜を形成する工程と、
    前記半導体層の上面に形成されている結晶成長抑制膜を除去する工程と、
    上面不純物拡散抑制膜及び前記半導体層の上面からIII-Ｖ族化合物半導体の第２半導体領域を結晶成長する工程と、
    その第２半導体領域の上面から第２半導体領域のバンドギャップよりも広いバンドギャップを有するIII-Ｖ族化合物半導体の第３半導体領域を結晶成長する工程と、
    を備えている製造方法。


JP2006086553A 2005-05-27 2006-03-27 半導体装置とその製造方法 Pending JP2007005764A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006086553A JP2007005764A (ja) 2005-05-27 2006-03-27 半導体装置とその製造方法
EP06756859A EP1884999A4 (en) 2005-05-27 2006-05-25 SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
CN2006800181462A CN101180734B (zh) 2005-05-27 2006-05-25 半导体器件及其制造方法
US11/921,085 US20090134456A1 (en) 2005-05-27 2006-05-25 Semiconductor devices and method of manufacturing them
PCT/JP2006/310939 WO2006126726A1 (ja) 2005-05-27 2006-05-25 半導体装置とその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005155363 2005-05-27
JP2006086553A JP2007005764A (ja) 2005-05-27 2006-03-27 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2007005764A true JP2007005764A (ja) 2007-01-11

Family

ID=37452136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006086553A Pending JP2007005764A (ja) 2005-05-27 2006-03-27 半導体装置とその製造方法

Country Status (5)

Country Link
US (1) US20090134456A1 (ja)
EP (1) EP1884999A4 (ja)
JP (1) JP2007005764A (ja)
CN (1) CN101180734B (ja)
WO (1) WO2006126726A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115990A (ja) * 2005-10-21 2007-05-10 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体素子の製造方法
JP2008021756A (ja) * 2006-07-12 2008-01-31 Toyota Motor Corp Ｉｉｉ族窒化物半導体装置
JP2008172171A (ja) * 2007-01-15 2008-07-24 Sumitomo Electric Ind Ltd 接合型ｉｉｉ族窒化物トランジスタ
JP2008218813A (ja) * 2007-03-06 2008-09-18 Toyota Central R&D Labs Inc 半導体装置とその製造方法
JP2008277413A (ja) * 2007-04-26 2008-11-13 Toyota Central R&D Labs Inc 半導体装置とその製造方法
JP2009283692A (ja) * 2008-05-22 2009-12-03 Toyota Central R&D Labs Inc 半導体装置の製造方法
JP2010045364A (ja) * 2008-08-15 2010-02-25 Toyota Motor Corp トランジスタ
JP2012178406A (ja) * 2011-02-25 2012-09-13 Toyota Motor Corp Ｉｉｉ族窒化物半導体層を含む半導体装置
US8633101B2 (en) 2009-10-01 2014-01-21 Toyota Jidosha Kabushiki Kaisha Semiconductor device and manufacturing method of semiconductor device
JP2021082807A (ja) * 2019-11-19 2021-05-27 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体構造体、それを含むトランジスタ、及び該トランジスタの製造方法
US11538909B2 (en) 2020-04-06 2022-12-27 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE45449E1 (en) 2007-12-27 2015-04-07 Infineon Technologies Ag Power semiconductor having a lightly doped drift and buffer layer
JP5663000B2 (ja) * 2009-04-08 2015-02-04 エフィシエント パワー コンヴァーション コーポレーション 逆拡散抑制構造
JP5614411B2 (ja) * 2009-12-21 2014-10-29 富士通株式会社 化合物半導体装置及びその製造方法
KR20130014850A (ko) * 2011-08-01 2013-02-12 삼성전자주식회사 파워소자의 제조방법
CN104240633B (zh) * 2013-06-07 2018-01-09 上海和辉光电有限公司 薄膜晶体管和有源矩阵有机发光二极管组件及其制造方法
JP2015177065A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置
FR3030114B1 (fr) * 2014-12-15 2018-01-26 Centre National De La Recherche Scientifique - Cnrs - Transistor hemt
US10147813B2 (en) * 2016-03-04 2018-12-04 United Silicon Carbide, Inc. Tunneling field effect transistor
WO2018012241A1 (ja) * 2016-07-14 2018-01-18 三菱電機株式会社 半導体装置およびその製造方法
JP6616280B2 (ja) * 2016-12-27 2019-12-04 トヨタ自動車株式会社 スイッチング素子
US11508821B2 (en) 2017-05-12 2022-11-22 Analog Devices, Inc. Gallium nitride device for high frequency and high power applications
US10608102B2 (en) * 2017-09-29 2020-03-31 Electronics And Telecommunications Research Institute Semiconductor device having a drain electrode contacting an epi material inside a through-hole and method of manufacturing the same
EP3818568A4 (en) * 2018-07-06 2022-08-03 Analog Devices, Inc. COMPOSITE DEVICE WITH BACK FIELD PLATE
US20200411647A1 (en) * 2019-06-28 2020-12-31 Fuji Electric Co., Ltd. Nitride semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283825A (ja) * 1993-03-26 1994-10-07 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体レーザダイオード
JPH09129926A (ja) * 1995-08-28 1997-05-16 Mitsubishi Cable Ind Ltd Ｉｉｉ族窒化物発光素子
JP2004260140A (ja) * 2003-02-06 2004-09-16 Toyota Central Res & Dev Lab Inc Ｉｉｉ族窒化物半導体を有する半導体素子
JP2004311913A (ja) * 2003-04-02 2004-11-04 Sumitomo Electric Ind Ltd 窒化物系半導体エピタキシャル基板、その製造方法、及びｈｅｍｔ用基板
WO2004102153A2 (en) * 2003-05-09 2004-11-25 Cree, Inc. III-NITRIDE ELECTRONIC DEVICE STRUCTURE WITH HIGH-A1 A1GaN DIFFUSION BARRIER

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2600821B1 (fr) * 1986-06-30 1988-12-30 Thomson Csf Dispositif semi-conducteur a heterojonction et double canal, son application a un transistor a effet de champ, et son application a un dispositif de transductance negative
JP3408413B2 (ja) * 1998-03-06 2003-05-19 松下電器産業株式会社 半導体の製造方法及び半導体装置
CN100353624C (zh) * 2002-03-08 2007-12-05 松下电器产业株式会社 半导体激光器和其制造方法
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
US6798964B2 (en) * 2002-05-01 2004-09-28 Intel Corporation Method and apparatus for modulating an optical beam in an optical device
JP2004026010A (ja) * 2002-06-25 2004-01-29 Nissan Motor Co Ltd 車両用ランプ駆動装置
KR100641989B1 (ko) * 2003-10-15 2006-11-02 엘지이노텍 주식회사 질화물 반도체 발광소자
DE102004058431B4 (de) * 2003-12-05 2021-02-18 Infineon Technologies Americas Corp. III-Nitrid Halbleitervorrichtung mit Grabenstruktur

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283825A (ja) * 1993-03-26 1994-10-07 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体レーザダイオード
JPH09129926A (ja) * 1995-08-28 1997-05-16 Mitsubishi Cable Ind Ltd Ｉｉｉ族窒化物発光素子
JP2004260140A (ja) * 2003-02-06 2004-09-16 Toyota Central Res & Dev Lab Inc Ｉｉｉ族窒化物半導体を有する半導体素子
JP2004311913A (ja) * 2003-04-02 2004-11-04 Sumitomo Electric Ind Ltd 窒化物系半導体エピタキシャル基板、その製造方法、及びｈｅｍｔ用基板
WO2004102153A2 (en) * 2003-05-09 2004-11-25 Cree, Inc. III-NITRIDE ELECTRONIC DEVICE STRUCTURE WITH HIGH-A1 A1GaN DIFFUSION BARRIER

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115990A (ja) * 2005-10-21 2007-05-10 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体素子の製造方法
JP2008021756A (ja) * 2006-07-12 2008-01-31 Toyota Motor Corp Ｉｉｉ族窒化物半導体装置
JP2008172171A (ja) * 2007-01-15 2008-07-24 Sumitomo Electric Ind Ltd 接合型ｉｉｉ族窒化物トランジスタ
JP2008218813A (ja) * 2007-03-06 2008-09-18 Toyota Central R&D Labs Inc 半導体装置とその製造方法
JP2008277413A (ja) * 2007-04-26 2008-11-13 Toyota Central R&D Labs Inc 半導体装置とその製造方法
JP2009283692A (ja) * 2008-05-22 2009-12-03 Toyota Central R&D Labs Inc 半導体装置の製造方法
JP2010045364A (ja) * 2008-08-15 2010-02-25 Toyota Motor Corp トランジスタ
US8188514B2 (en) 2008-08-15 2012-05-29 Rensselaer Polytechnic Institute Transistor
US8633101B2 (en) 2009-10-01 2014-01-21 Toyota Jidosha Kabushiki Kaisha Semiconductor device and manufacturing method of semiconductor device
JP2012178406A (ja) * 2011-02-25 2012-09-13 Toyota Motor Corp Ｉｉｉ族窒化物半導体層を含む半導体装置
JP2021082807A (ja) * 2019-11-19 2021-05-27 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体構造体、それを含むトランジスタ、及び該トランジスタの製造方法
JP7652499B2 (ja) 2019-11-19 2025-03-27 三星電子株式会社 半導体構造体、それを含むトランジスタ、及び該トランジスタの製造方法
US11538909B2 (en) 2020-04-06 2022-12-27 Kabushiki Kaisha Toshiba Semiconductor device
US11699724B2 (en) 2020-04-06 2023-07-11 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
EP1884999A1 (en) 2008-02-06
WO2006126726A1 (ja) 2006-11-30
CN101180734A (zh) 2008-05-14
CN101180734B (zh) 2010-05-19
EP1884999A4 (en) 2009-05-06
US20090134456A1 (en) 2009-05-28

Similar Documents

Publication Publication Date Title
JP2007005764A (ja) 半導体装置とその製造方法
JP4645034B2 (ja) Ｉｉｉ族窒化物半導体を有する半導体素子
TWI578530B (zh) Semiconductor device and manufacturing method thereof
JP5841417B2 (ja) 窒化物半導体ダイオード
KR102071019B1 (ko) 노멀리 오프 타입 트랜지스터 및 그 제조방법
JP2008311355A (ja) 窒化物半導体素子
JP2008227356A (ja) 半導体装置とその製造方法
JP2008210936A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP2009212472A (ja) 窒化物半導体素子
JP2009177110A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP2010192745A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP2008311489A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP4645753B2 (ja) Ｉｉｉ族窒化物半導体を有する半導体素子
JP5122165B2 (ja) 半導体装置とその製造方法
JP2013055224A (ja) 半導体装置およびその製造方法
JP5134265B2 (ja) 半導体装置とその製造方法
CN105593979A (zh) 半导体装置及其制造方法
WO2010016213A1 (ja) 電界効果トランジスタ
JP2007115861A (ja) へテロ接合トランジスタ
JP2009038200A (ja) 半導体装置
JP2008263142A (ja) 半導体装置
JP2008021756A (ja) Ｉｉｉ族窒化物半導体装置
JP2009267029A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
US20240304674A1 (en) Nitride semiconductor device and method of manufacturing nitride semiconductor device
JP7625767B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110315