[go: up one dir, main page]

DE112004001727T5 - Verfahren zur Herstellung eines elektronischen Moduls - Google Patents

Verfahren zur Herstellung eines elektronischen Moduls Download PDF

Info

Publication number
DE112004001727T5
DE112004001727T5 DE112004001727T DE112004001727T DE112004001727T5 DE 112004001727 T5 DE112004001727 T5 DE 112004001727T5 DE 112004001727 T DE112004001727 T DE 112004001727T DE 112004001727 T DE112004001727 T DE 112004001727T DE 112004001727 T5 DE112004001727 T5 DE 112004001727T5
Authority
DE
Germany
Prior art keywords
conductive layer
component
recess
contact
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112004001727T
Other languages
English (en)
Other versions
DE112004001727B4 (de
Inventor
Antti Iihola
Timo Jokela
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Imberatek NDGesDStaates Delaware H Us LLC
Original Assignee
Imbera Electronics Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=27839004&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE112004001727(T5) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Imbera Electronics Oy filed Critical Imbera Electronics Oy
Publication of DE112004001727T5 publication Critical patent/DE112004001727T5/de
Application granted granted Critical
Publication of DE112004001727B4 publication Critical patent/DE112004001727B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H10W70/05
    • H10W70/09
    • H10W70/611
    • H10W70/614
    • H10W70/685
    • H10W90/00
    • H10W90/401
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/063Lamination of preperforated insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H10W70/093
    • H10W72/073
    • H10W72/9413
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Ceramic Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Casings For Electric Apparatus (AREA)
  • Adjustable Resistors (AREA)
  • Wire Bonding (AREA)

Abstract

Verfahren zur Herstellung eines elektronischen Moduls, gekennzeichnet durch:
– Verwenden einer Platte, die eine erste (1a) und eine zweite (1b) Oberfläche aufweist und wobei die Platte eine Isolationsmaterialschicht (1) zwischen der ersten (1a) und der zweiten (1b) Oberfläche sowie eine leitfähige Schicht (4) auf mindestens der ersten Oberfläche (1a) aufweist,
– Herstellen mindestens einer Aussparung (2) in der Platte (1), die sich durch die zweite Oberfläche (1b) und die Isolationsmaterialschicht (1) so weit wie die leitfähige Schicht (4) an der ersten Oberfläche (1a) erstreckt, die die Aussparung (2) aus der Richtung der ersten Oberfläche (1a) abdeckt,
– Verwenden eines Bauteils (6), das eine Kontaktfläche mit Kontaktbereichen oder Kontaktvorsprüngen aufweist,
– Anordnen des Bauteils (6) in der Aussparung (2) derart, dass seine Kontaktfläche der ersten Oberfläche (1a) zugewandt ist, und Befestigen des Bauteils (6) an der leitfähigen Schicht (4), die die Aussparung (2) aus der Richtung der...

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines elektronischen Moduls.
  • Insbesondere betrifft die Erfindung ein elektronisches Modul, bei dem ein oder mehrere Bauteile in einer Installationsbasis eingebettet sind. Das elektronische Modul, das hergestellt wird, kann ein Modul wie eine Leiterplatte sein, die mehrere Bauteile aufweist, die über leitende Strukturen, die in dem Modul hergestellt sind, miteinander elektrisch verbunden sind. Die Erfindung betrifft insbesondere ein elektronisches Modul, das Mikroschaltungen enthält, an denen mehrere Kontaktanschlüsse angeschlossen sind. Zusätzlich zu den oder anstelle der Mikroschaltungen können selbstverständlich auch andere Bauteile, beispielsweise passive Bauteile, ebenfalls in der Installationsbasis eingebettet sein. Daher besteht die Absicht, in dem elektronischen Modul solche Bauteile einzubetten, wie sie typischerweise in einer unverpackten Form an der Leiterplatte (der Oberfläche der Leiterplatte) befestigt werden. Eine weitere wichtige Gruppe von Bauteilen sind Bauteile, die für den Anschluss an einer Leiterplatte typischerweise verpackt sind. Die elektronischen Module, auf die sich die Erfindung bezieht, können selbstverständlich auch andere Arten von Bauteilen aufweisen.
  • Die Installationsbasis kann von einer solchen Art sein, die den Basen ähnlich ist, die im Allgemeinen in der Elektronikindustrie als Installationsbasen für elektrische Bauteile verwendet wird. Die Aufgabe der Basis besteht darin, Bauteile mit einer mechanischen Befestigungsbasis und den notwendigen elektrischen Anschlüssen an sowohl Bauteilen, die sich an der Basis befinden, als auch denjenigen, die sich außerhalb der Basis befinden, auszustatten. Die Installationsbasis kann eine Leiterplatte sein, in welchem Fall die Bauweise und das Verfahren, auf das sich die Erfindung bezieht, in einer engen Beziehung zu der Herstellungstechnologie von Leiterplatten steht. Die Installationsbasis kann auch irgendeine andere Basis, beispielsweise eine Basis, die bei dem Verpacken eines Bauteils oder von Bauteilen verwendet wird, oder eine Basis für ein funktionelles Modul in seiner Gesamtheit sein.
  • Die für Leiterplatten verwendeten Herstellungstechniken unterscheiden sich von denjenigen, die für Mikroschaltungen verwendet werden, unter anderem dadurch, dass die Installationsbasis bei Herstellungstechniken für Mikroschaltungen, d.h. das Substrat, aus einem Halbleitermaterial besteht, während das Basismaterial einer Installationsbasis für Leiterplatten aus irgendeiner Art eines Isolationsmaterials besteht. Die Herstellungstechniken für Mikroschaltungen sind auch typischerweise erheblich teurer als die Herstellungstechniken für Leiterplatten.
  • Die Bauweisen und Herstellungstechniken für die Gehäuse und Packungen von Bauteilen und insbesondere von Halbleiterbauteilen unterscheiden sich von der Bauweise und Herstellung von Leiterplatten dadurch, dass die Bauteilpackungen hauptsächlich dazu bestimmt ist, ein Gehäuse um das Bauteil herum zu bilden, das das Bauteil mechanisch schützt und die Handhabung des Bauteils erleichtert. An der Oberfläche des Bauteils sind Verbinderteile, typischerweise Vorsprünge, vorgesehen, die es gestatten, dass das verpackte Bauteil leicht in der korrekten Position an der Leiterplatte angebracht werden kann und die gewünschten Verbindungen zu ihm hergestellt werden können. Des Weiteren sind im Inneren des Bauteilgehäuses Leiter vorgesehen, die die Verbinderteile außerhalb des Gehäuses mit Verbindungszonen an der Oberfläche des eigentlichen Bauteils verbinden und über die das Bauteil wie gewünscht an seiner Umgebung angeschlossen werden kann.
  • Die unter Verwendung der herkömmlichen Technologie hergestellten Bauteilgehäuse erfordern Raum in eine erhebliche Größe. Da elektronische Einrichtungen kleiner geworden sind, bestand die Tendenz, Bauteilgehäuse, die Raum einnehmen, nicht wesentlich sind und unnötige Kosten verursachen, wegzulassen. Es sind, um dieses Problem zu lösen, verschiedene Bauweisen und Verfahren entwickelt worden, mit deren Hilfe Bauteile im Inneren der Leiterplattestruktur angeordnet werden können.
  • Die US-Patentveröffentlichung 4 246 595 offenbart eine Lösung, bei der Aussparungen in der Installationsbasis für die Bauteile gebildet sind. Die Böden der Aussparungen sind durch eine zweilagige Isolationsschicht begrenzt sind, in denen Löcher für die An schlüsse des Bauteils ausgebildet sind. Diejenige Lage der Isolationsschicht, die gegen die Bauteile anliegt, wird aus einem Klebemittel gebildet. Danach werden die Bauteile in den Aussparungen so eingebettet, dass ihre Verbindungszone dem Boden der Aussparungen zugewandt sind, wobei die elektrischen Kontakte zu den Bauteilen durch die Löcher in der Isolationsschicht hindurch ausgebildet sind. Wenn gewünscht wird, die Struktur mechanisch haltbar zu machen, muss das Bauteil auch an einer Installationsbasis befestigt sein, sodass das Verfahren recht kompliziert ist. Es ist äußerst schwierig, ein kompliziertes Verfahren zu verwenden, das mehrere unterschiedliche Materialien und Verfahrenschritte erforderlich macht, um in gewinnbringender Weise preiswerte Produkte herzustellen.
  • Die JP-Anmeldungsveröffentlichung 2001-53 447 offenbart eine zweite Lösung, bei der eine Aussparung für das Bauteil in einer Installationsbasis hergestellt wird. Das Bauteil wird in der Aussparung so angeordnet, dass die Kontaktbereiche des Bauteils der Oberfläche der Installationsbasis zugewandt sind. Als Nächstes wird eine Isolationsschicht an der Oberfläche der Installationsbasis und über dem Bauteil hergestellt. Kontaktöffnungen für das Bauteil werden in der Isolationsschicht hergestellt, und die elektrischen Kontakte werden zu dem Bauteil durch die Kontaktöffnungen hindurch hergestellt. Bei diesem Verfahren ist eine erhebliche Genauigkeit bei der Herstellung der Aussparung und der Anordnung des Bauteils in der Aussparung erforderlich, damit das Bauteil genau angeordnet wird, um den Erfolg von Durchführungen mit Bezug auf die Breite und die Dicke der Installationsplatte sicherzustellen.
  • Die Veröffentlichung der internationalen Patentanmeldung WO 03/065778 offenbart ein Verfahren, bei dem mindestens ein leitfähiges Muster sowie Durchgangslöcher für Halbleiterbauteile in der Basis hergestellt werden. Danach werden die Halbleiterbauteile in den Löchern unter relativem Fluchten mit dem leitfähigen Muster angeordnet. Die Halbleiterbauteile werden an der Struktur der Basis befestigt, und eine oder mehrerer Schichten eines leitfähigen Musters werden in der Basis in einer solchen Weise hergestellt, dass mindestens ein leitfähiges Muster einen elektrischen Kontakt mit den Kontaktbereichen an der Oberfläche des Halbleiterbauteils bildet.
  • Die Veröffentlichung der internationalen Patentanmeldung WO 03/065779 offenbart ein Verfahren, bei dem Durchgangslöcher für Halbleiterbauteile in einer solchen Weise in der Basis hergestellt werden, dass sich die Löcher zwischen der ersten und der zweiten Oberfläche der Basis erstrecken. Nach der Herstellung der Löcher wird ein Polymerfilm über der zweiten Oberfläche der Basisstruktur in einer solchen Weise aufgetragen, dass der Polymerfilm auch die Durchgangslöcher, die für die Halbleiterbauteile ausgebildet worden sind, an der zweiten Seite der Basisstruktur abdeckt. Vor dem Härten des Polymerfilms oder nach dessen teilweisem Härten werden die Halbleiterbauteile in den in der Basis gebildeten Löchern von der Richtung der ersten Oberfläche der Basis aus angeordnet. Die Halbleiterbauteile werden gegen den Polymerfilm gedrückt, damit sie an dem Polymerfilm anhaften. Danach wird das endgültige Härten des Polymerfilms durchgeführt, und werden zusätzliche Schichten eines leitfähigen Musters in einer solchen Weise hergestellt, dass mindestens ein leitfähiges Muster einen elektrischen Kontakt mit den Kontaktbereichen an der Oberfläche der Halbleiterbauteile bildet.
  • Ziel der Erfindung ist es, ein einfaches und zuverlässiges Verfahren mit niedrigen Herstellungskosten zum Einbetten von Bauteilen in einer Installationsbasis zu schaffen.
  • Die Erfindung beruht darauf, dass mit der Herstellung aus einer Isolationsplatte begonnen wird, die an mindestens einer Seite mit einer leitfähigen Schicht überzogen wird. Danach wird eine Aussparung in der Isolation hergestellt, die an einer Oberfläche der Platte offen ist, jedoch die leitfähige Schicht an der gegenüberliegenden Oberfläche der Platte nicht durchdringt. Ein Bauteil ist an der Aussparung befestigt, und elektrische Kontakte sind zwischen der leitfähigen Schicht und den Kontaktbereichen oder Kontaktvorsprüngen des Bauteils ausgebildet. Nach der Befestigung des Bauteils werden leitfähige Muster aus dieser leitfähigen Schicht gebildet, die Teil der Struktur der Leiterplatte oder eines anderen elektronischen Moduls werden.
  • Insbesondere ist das erfindungsgemäße Verfahren durch das gekennzeichnet, was in Anspruch 1 angegeben ist.
  • Mit Hilfe der Erfindung werden erhebliche Vorteile erreicht. Der Grund hierfür besteht darin, dass die Erfindung dazu verwendet werden kann, ein einfaches und zuverlässiges Verfahren mit geringen Herstellungskosten zu gestalten, das zur Herstellung von elektronischen Modulen verwendet werden kann, die eingebettete Bauteile enthalten. Die leitfähig überzogene und als Basismaterial verwendete Isolationsplatte ist eine solche aus grundlegenden Rohmaterialien der Leiterplattenindustrie, und Platten dieser Art sind preiswert erhältlich und zuverlässig. Bei dem Verfahren ist die Verwendung des Rohmaterials äußerst effizient, da die leitfähig überzogene Isolationsplatte dazu genutzt wird, die leitfähigen Muster des elektronischen Moduls herzustellen. Sogar Schaltungen, die im Inneren der Isolationsplatte eingebettet werden, können elektrisch an dieser Schicht eines leitfähigen Musters angeschlossen werden.
  • Es gibt Ausführungsformen der Erfindung, bei denen verhältnismäßig wenige Verfahrenschritte bei dem Herstellungsverfahren erforderlich sind. Ausführungsformen mit weniger Verarbeitungsschritten erfordern entsprechend auch eine geringere Ausrüstung für das Verfahren und verschiedene Herstellungsmethoden. Mit Hilfe dieser Ausführungsformen ist es in vielen Fällen möglich, die Herstellungskosten im Vergleich zu komplizierteren Verfahren zu senken.
  • Die Anzahl der Schichten eines leitfähigen Musters des elektronischen Moduls kann auch entsprechend der Ausführungsform ausgewählt werden. Es kann beispielsweise eine oder zwei Schichten eines leitfähigen Musters geben. Des Weiteren können zusätzliche Schichten eines leitfähigen Musters ebenfalls an ihrer Oberseite in der in der Leiterplattenindustrie bekannten Weise hergestellt werden. Es können somit insgesamt drei, vier oder fünf Schichten eines leitfähigen Musters in einem Modul vorgesehen sein. Bei den einfachsten Ausführungsformen gibt es nur eine einzige Schicht eines leitfähigen Musters und tatsächlich irgendeine leitfähige Schicht. Bei einigen Ausführungsformen kann jede der leitfähigen Schichten, die in einem elektronischen Modul enthalten sind, dazu verwendet werden, leitfähige Muster zu bilden.
  • Es gibt auch Ausführungsformen der Erfindung, bei denen leitfähige Muster an den Anordnungsstellen der Bauteile hergestellt werden können. Dies vergrößert die Möglichkeit der Verkabelung der Struktur, was seinerseits gestattet, dass die Bauteile dichter beieinander angeordnet werden. Die Möglichkeit der Verkabelung kann auch dadurch verbessert werden, dass einige der Bauteile "mit der Oberseite nach unten" angeordnet werden, sodass die aktiven Oberflächen der Bauteile beiden Oberflächen der Platte zugewandt sind. Nachfolgend wird die Erfindung anhand von Beispielen und unter Bezugnahme auf die beigefügten Zeichnungen untersucht.
  • 117 zeigen eine Reihe von Querschnitten bei Herstellungsverfahren bei einer Ausführungsform der Erfindung.
  • 1827 zeigen eine Reihe von Querschnitten bei Herstellungsverfahren gemäß zweiten Ausführungsformen.
  • 28 und 29 zeigen zwei Zwischenschritten der Herstellung eines elektronischen Moduls bei Herstellungsverfahren gemäß dritten Ausführungsformen.
  • 30 und 31 zeigen zwei Zwischenschritten der Herstellung eines elektronischen Moduls bei Herstellungsverfahren gemäß vierten Ausführungsformen.
  • Bei den Verfahren der Beispiele wird die Herstellung durch Herstellung einer Installationsbasis aus einem Isolationsmaterial begonnen, das eine leitfähige Schicht an mindestens einer Oberfläche aufweist. Typischerweise wird eine im Handel erhältliche Platte 1 aus Isolationsmaterial, deren beide Oberflächen 1a, 1b mit einer leitfähigen Schicht 4 überzogen sind, als Installationsbasis ausgewählt. Das Isolationsmaterial 1 kann beispielsweise glasfaserverstärktes der Epoxy (beispw. FR4) sein. Das leitfähige Material 4 ist seinerseits üblicherweise Kupfer.
  • Die Installationsbasis wird typischerweise in einer solchen Weise ausgewählt, dass die Dicke der Installationsmaterialschicht 1 größer als die Dicke der Bauteile 6 ist, die später an der Basis zu befestigen sind, obwohl dies nicht wesentlich ist. Aussparungen 2, deren Größe entsprechend der Größe der Bauteile 6, die installiert werden, ausgewählt wird, werden mittels eines geeigneten Verfahrens in der Isolationsmaterialschicht 1 hergestellt. Die Aussparungen 2 werden in einer solchen Weise hergestellt, dass die leitfähige Schicht 4 an der Oberfläche der Isolationsmaterialschicht 1 das eine oder das andere Ende der Aussparung verschließt. Dies wird beispielsweise dadurch erreicht, dass das leitfähige Material 4 an der ersten Oberfläche der Installationsbasis um die Aussparung 2 herum entfernt wird. In Verbindung mit dem Entfernen des leitfähigen Materials 4 können andere Muster in der leitfähigen Musterschicht 4 ausgebildet werden, beispielsweise die Muster der Leiter der Schaltung, die gebildet wird. Danach wird die Herstellung der Aussparungen 2 unter Verwendung eines geeigneten Auswahlverfahrens fortgesetzt, das das Isolationsmaterial 1, nicht jedoch die leitfähige Schichtschicht 4 beeinflusst. Die so hergestellte Aussparung 2 sollte sich durch die gesamte Isolationsmaterialschicht 1 erstrecken, während die leitfähige Schicht 4 am anderen Ende der Aussparung 2 unbeschädigt bleibt. Aussparungen 2 können in einer entsprechenden Weise aus den Richtungen beider Oberflächen hergestellt werden.
  • Zur fluchtenden Anordnung der Bauteile 6 können auch geeignete Fluchtungsmarkierungen erforderlich sein, für deren Herstellung mehrere unterschiedliche Verfahren zur Verfügung stehen. Ein mögliches Verfahren besteht in der Herstellung kleiner Durchgangslöcher in der Nähe der Installationslöcher 2 für die Bauteile 6.
  • Die Bauteile 6 werden in ihren Installationslöchern 2 mithilfe der Fluchtungslöcher oder anderer Fluchtungsmarkierungen fluchtend angeordnet, und die Bauteile werden an der leitfähigen Schicht 4 befestigt. Die Bauteile 6 können an der leitfähigen Schicht 4 unter Verwendung eines Verfahrens befestigt werden, das die Bildung eines elektrischen Kontakts zwischen der leitfähigen Schicht 4 und den Kontaktbereichen des Bauteils gestattet. Solche Verfahren sind beispielsweise das Ultraschallverbindungsverfahren, das Thermokompressionsverfahren und das Verkleben mit einem elektrisch leitfähigen Klebemittel. Alternativ ist es möglich, ein Verfahren zu verwenden, bei dem ein elektrischer Kontakt zwischen der leitfähigen Schicht 4 und den Kontaktbereichen des Bauteils gebildet wird. Ein solches Verfahren ist beispielsweise das Verkleben mit einem Isolationsklebemittel. Nachfolgend wird die Prozedur des Verfahrens weiter ins Detail gehend in Verbindung mit den oben angegebenen Befestigungsverfahren beschrieben.
  • Der Begriff Ultraschallverfahren bezieht sich auf ein Verfahren, bei dem zwei Teile, die Metall enthalten, zusammengepresst werden und Vibrationsenergie auf den Befestigungsbereich mit einer Ultraschallfrequenz zur Einwirkung gebracht wird. Der Ultraschall und der zwischen den zu befestigenden Oberflächen erzeugte Druck bewirken, dass sich die Teile, die befestigt werden, miteinander metallurgisch verbinden. Verfahren und Vorrichtungen zur Schaffung von Ultraschallverbindungen (Ultraschall bindungen) sind im Handel erhältlich. Eine Ultraschallbindung hat den Vorteil, dass keine hohe Temperatur zur Ausbildung der Verbindung benötigt wird.
  • Der Begriff Thermokompressionsverfahren bezieht sich auf ein Verfahren, bei dem zwei Teile, die Metall enthalten, gegeneinander gepresst werden und Wärmeenergie auf den Verbindungsbereich zur Einwirkung gebracht wird. Die Wärmeenergie und der zwischen den zu befestigenden Oberflächen erzeugte Druck bewirken, dass die Teile, die befestigt werden, sich miteinander metallurgisch verbinden. Verfahren und Vorrichtungen zur Herstellung von Verbindungen nach dem Thermokompressionsverfahren (Thermokompressionsbindungen) sind ebenfalls im Handel erhältlich.
  • Der Ausdruck Klebemittel bezieht sich auf ein Material, mittels dessen die Bauteile an der leitfähigen Schicht befestigt werden können. Eine Eigenschaft des Klebemittels besteht darin, dass das Klebemittel auf der Oberfläche der leitfähigen Schicht oder des Bauteils in einer verhältnismäßig flüssigen Form oder ansonsten in einer Form ausgetragen werden kann, die zu der Gestalt der Oberfläche konform ist. Eine andere Eigenschaft das Klebemittels besteht darin, dass nach den Auftragen das Klebemittel mindestens teilweise härtet oder gehärtet werden kann, sodass das Klebemittel in der Lage ist, das Bauteil in seiner ordnungsgemäßen Lage (mit Bezug auf die leitfähige Schicht) zu halten, mindestens bis das Bauteil an der Struktur in irgendeiner anderen Weise befestigt ist. Eine dritte Eigenschaft des Klebemittels besteht in seiner Klebeeigenschaft, d.h. seiner Fähigkeit, an der Oberfläche, die verklebt wird, anzuhaften.
  • Der Ausdruck Verkleben bezieht sich auf die Befestigung des Bauteils und der leitfähigen Schicht aneinander mithilfe eines Klebemittels. So wird beim Verkleben ein Klebemittel zwischen das Bauteil und die leitfähige Schicht gebracht, und wird das Bauteil in einer geeigneten Position mit Bezug auf die leitfähige Schicht angeordnet, bei der das Klebemittel mit dem Bauteil an der leitfähigen Schicht in Berührung steht und mindestens teilweise den Raum zwischen dem Bauteil und der leitfähigen Schicht ausfüllt. Danach wird das Klebemittel (mindestens teilweise) härten gelassen, oder wird das Klebemittel (mindestens teilweise) aktiv gehärtet, sodass das Bauteil an der leitfähigen Schicht mit Hilfe des Klebemittels klebt. Bei einigen Ausführungsformen können sich Kontaktvorsprünge des Bauteils während des Verklebens durch die Klebemittel schicht hindurch erstrecken, um einen Kontakt mit der leitfähigen Schicht herzustellen.
  • Die Bauteile 6 können so an der Oberfläche der leitfähigen Schicht 4 mittels eines elektrisch leitfähigen Klebemittels befestigt werden. Elektrisch leitfähige Klebemittel, die für diesen Zweck geeignet sind, sind im Allgemeinen in zwei grundsätzlichen Arten verfügbar: isotropisch leitfähige Klebemittel und anisotropisch leitfähige Klebemittel. Ein isotropisch leitfähiges Klebemittel leitet in allen Richtungen, während ein anisotropisch leitfähiges Klebemittel eine leitfähige Richtung und eine Richtung diametral entgegengesetzt zu dieser besitzt, in der die Leitfähigkeit des Klebemittels äußerst gering ist. Ein anisotropisch leitfähiges Klebemittel kann beispielsweise aus einem Isolationsklebemittel gebildet werden, in das geeignete Leiterpartikel eingemischt sind. Wenn ein anisotropisch leitfähiges Klebemittel verwendet wird, kann das Klebemittel über der gesamten Oberfläche des Bauteils, das verklebt werden soll, dosiert werden. Bei Verwendung eines isotropisch leitfähigen Klebemittels sollte das Dosieren flächenweise durchgeführt werden, sodass keine Kurzschlüsse zwischen den Kontaktbereichen erzeugt werden.
  • Nach der Befestigung der Bauteile wird der in der Installationsaussparung 2 verbleibende Raum typischerweise mit einem Füllstoff 8 aufgefüllt. Danach kann die leitfähige Schicht 4 mit einem Muster versehen werden, sodass leitfähige Muster 14 gebildet werden, von denen mindestens einige mit den Kontaktbereichen einiger der Bauteile 6 verbunden werden. Danach kann das Verfahren durch Herstellung von zusätzlichen leitfähigen Musterschichten und Herstellung der notwendigen Durchgangslöcher fortgesetzt werden.
  • Die Herstellung unter Verwendung des Ultraschallverfahrens und des Thermokompressionsverfahrens ist weiter ins Detail gehend in der finnischen Patentanmeldung FI20030292 der Anmelderin, eingereicht am 26. Februar 2003, offenbart, die zum Zeitpunkt der Einreichung der vorliegenden Anmeldung noch nicht öffentlich zugänglich war.
  • Die Herstellung unter Verwendung von leitfähigen Klebemitteln ist ihrerseits weiter ins Detail gehend in der finnischen Patentanmeldung FI20031201 derselben Anmelderin, eingereicht am 26. August 2003, offenbart, die zum Zeitpunkt der Einreichung der vorliegenden Anmeldung noch nicht öffentlich zugänglich war.
  • Somit ist es an Stelle der Befestigungsverfahren, die einen elektrischen Kontakt bilden, auch möglich, Verfahren zu verwenden, bei denen kein elektrischer Kontakt gebildet wird. Eine solche Verbindung kann beispielsweise durch Verkleben des Bauteils 6 an der Oberfläche der leitfähigen Schicht 4 mit Hilfe eines Isolationsklebemittels hergestellt werden. Nach dem Verkleben kann die Installationsaussparung 2 mit einem Füllstoff 8 gefüllt werden, und können die Durchführungen hergestellt werden, durch die hindurch elektrische Kontakte zwischen den Kontaktbereichen der Bauteile 6 und der leitfähigen Schicht 4 gebildet werden können. Löcher 17 für die Durchführungen werden in der leitfähigen Schicht 4 an den Kontaktbereichen der Bauteile 6 hergestellt. Die Löcher 17 werden in einer solchen Weise hergestellt, dass sie auch die leitfähige Schicht durchdringen, die an der Oberseite der Kontaktbereiche oder der Kontaktvorsprünge verblieben ist. Die Löcher 17 erstrecken sich somit so weit wie das Material der Kontaktvorsprünge oder anderen Kontaktbereiche der Bauteile 6. Die Löcher 17 können beispielsweise im Wege des Bohrens mit einer Lasereinrichtung oder unter Verwendung irgendeines anderen geeigneten Verfahrens hergestellt werden. Danach wird leitfähiges Material zu den Löchern 17 in einer solchen Weise verbracht, dass ein elektrischer Kontakt zwischen dem Bauteil 6 und der leitfähigen Schicht 4 gebildet wird Danach kann die leitfähige Schicht 4 mit einem Muster versehen werden, sodass leitfähige Muster 14 gebildet werden, von denen mindestens einige mit einigen der Kontaktbereiche der Bauteile 6 verbunden werden. Danach kann das Verfahren durch Herstellung von zusätzlichen leitfähigen Musterschichten und Herstellung der notwendigen Durchführüngen fortgesetzt werden.
  • Herstellungsverfahren, die ein Isolationsklebemittel verwenden, sind weiter ins Detail gehend in der finnischen Patentanmeldung FI20030493 derselben Anmelderin, eingereicht am 1. April 2003, offenbart, die zum Zeitpunkt der Einreichung der vorliegenden Anmeldung noch nicht öffentlich zugänglich war.
  • Herstellungsverfahren gemäß den Beispielen können unter Verwendung von Herstellungsverfahren realisiert werden, die dem Fachmann auf dem Gebiet der Herstellung von Leiterplatten im Allgemeinen bekannt sind.
  • Nachfolgend werden die Schritte des in 117 sind dargestellten Verfahrens weiter ins Detail gehend untersucht.
  • Schritt A (1):
  • In Schritt A wird eine Platte eines geeigneten Isolationsmaterials 1, aus dem der Körper der Isolationsbasis gebildet wird, für das Herstellungsverfahren für ein elektronisches Modul ausgewählt. Bei der Ausführungsform, die eine einzige Isolationsmaterialschicht verwendet, sollte die Isolationsmaterialschicht 1 vorzugsweisedicker als das einzubauende Bauteil sein. Dann ist es möglich, das Bauteil gänzlich im Inneren der Installationsbasis einzubetten, und ist das elektronische Modul an beiden Seiten glatt. Dickere Sonderbauteile, deren rückseitige Oberfläche über die Isolationsmaterialschicht 1 hinaus vorsteht, können selbstverständlich ebenfalls in der Installationsbasis eingebettet werden. Dies ist die bevorzugte Verfahrensweise insbesondere bei solchen Ausführungsformen, bei denen mehrerer Isolationsmaterialschichten verwendet werden, die während des Verfahrens miteinander verbunden werden. In diesem Fall können die Bauteile gänzlich in der Struktur eingebettet werden, wenn die Gesamtdicke der Isolationsmaterialschicht die Dicke des Bauteils übersteigt. Aufgrund der Haltbarkeit der Struktur wird es bevorzugt, dass die Bauteile in dem fertiggestellten elektronischen Modul gänzlich innerhalb der Installationsbasis angeordnet sind.
  • Die Isolationsmaterialschicht 1 kann beispielsweise eine Polymerbasis, wie eine Platte aus glasfaserverstärktem Epoxy FR4, sein. Andere für die Isolationsmaterialschicht 1 geeignete Materialien sind PI (Polyimid), FRS, Aramid, Polytetrafluorethylen, Teflon®, LCP (Flüssigkristallpolymer) und eine vorgehärtete Bindemittelschicht, d.h. Prepreg, sein.
  • Prepreg bezieht sich auf eines der Basismaterialien der Leiterplattenindustrie, das im Allgemeinen eine glasfaserverstärkte Isolationsmatte ist, die mit einem Harz des Schritts B gesättigt ist. Eine vorgehärtete Bindemittelschicht wird typischerweise als bindendes Isolationsmaterial bei der Herstellung von mehrschichtigen Leiterplatten verwendet. Ihr Harz des Schritts B wird in einer gesteuerten Weise mit Hilfe von Temperatur und Druck als Überbrückung ausgebildet, beispielsweise durch Drücken oder Laminieren, sodass das Harz härtet und zu Harz des Schritts C wird. Bei dem gesteuerten Härtungszyklus erweicht während des Anstiegs der Temperatur das Harz, und nimmt dessen Viskosität ab. Unter dem Zwang des Drucks füllt das flüssige Harz die Löcher und Öffnungen in ihrer Grenzoberfläche. Bei Verwendung einer vorgehärteten Bindemittelschicht wird diese Eigenschaft dazu genutzt, den um die Bauteile verbleibenden leeren Raum zu füllen. Auf diese Weise ist es möglich, die in den Beispielen beschriebenen Verfahren zur Herstellung eines elektronischen Moduls weiter zu vereinfachen, da die Installationsaussparungen für die Bauteile nicht mit einem separaten Füllstoff gefüllt werden müssen.
  • Die Isolationsmaterialschicht 1 ist an beiden Seiten 1a, 1b mit einer leitfähigen Schicht 4 beispielsweise einer Metallschicht überzogen. Der Hersteller des elektronischen Moduls kann auch eine bereits überzogene Isolationsplatte als Basismaterial auswählen.
  • Schritt B (2):
  • In Schritt B werden leitfähige Muster 14 aus der leitfähigen Schicht 4 unter Verwendung irgendeines geeigneten Verfahrens ausgebildet. Das Entfernen des leitfähigen Materials kann beispielsweise unter Verwendung der Verdampfung mit einem Laser oder irgendeines selektiven Ätzverfahrens durchgeführt werden, die in der Leiterplattenindustrie weit verbreitet verwendet werden und gut bekannt sind. Das leitfähige Muster 14 wird in einer solchen Weise hergestellt, dass die Oberfläche der Isolationsmaterialschicht 1 an den Installationsaussparungen 2, die für die Bauteile 6 hergestellt sind, oder an der Seite der Oberfläche 1a oder 1b freigelegt ist. Entsprechend wird die leitfähige Materialschicht 14 an der gegenüberliegenden Oberfläche 1a oder 1b der Isolationsmaterialschicht 1 intakt belassen.
  • Schritt C (3):
  • In Schritt C werden in geeigneter Weise bemessene und gestaltete Aussparungen 2 in der Isolationsmaterialschicht 1 für das Einbetten der Bauteile hergestellt. Die Aussparungen 2 können, wie erforderlich, unter Verwendung beispielsweise irgendeines bei der Leiterplattenherstellung verwendeten bekannten Verfahrens hergestellt werden. Die Aussparungen 2 können beispielsweise unter Verwendung von CO2 hergestellt werden. Die Aussparungen 2 werden aus der Richtung der zweiten Oberflächen 1b hergestellt und erstrecken sich durch die gesamte Isolationsmaterialschicht 1 so weit wie die Oberfläche 1a der leitfähigen Materialschicht 14 an der gegenüberliegenden Oberfläche der Schicht.
  • Schritt D (4):
  • In Schritt D wird der Rohling des elektronischen Moduls andersherum gedreht.
  • Schritt E (5):
  • In Schritt E werden zusätzliche Installationsaussparungen 2 in der Isolationsmaterialschicht 1 für Bauteile in der Richtung der ersten Oberfläche 1a hergestellt. Im Übrigen können die Aussparungen 2 in der gleichen Weise wie in Schritt C hergestellt werden.
  • Schritt F (6):
  • In Schritt F wird eine Klebemittelschicht 5 auf dem Boden der Installationsaussparungen 2 auf der Oberseite der leitfähigen Schicht 14 aufgetragen. Die Dicke der Klebemittelschicht 5 wird so ausgewählt, dass das Klebemittel in geeigneter Weise den Raum zwischen dem Bauteil 6 und der leitfähigen Schicht 14 füllt, wenn das Bauteil 6 später auf die Klebemittelschicht 5 gedrückt wird. Wenn das Bauteil 6 Kontaktvorsprünge 7 aufweist, wäre es gut, dass die Dicke der Klebemittelschicht 5 größer, beispielsweise etwa 1,5 – 10-mal größer, als die Höhe der Kontaktvorsprünge ist, sodass der Raum zwischen dem Bauteil 6 und der leitfähigen Schicht 4 gut gefüllt wird. Der Oberflächenbereich der für das Bauteil 6 gebildeten Klebemittelschicht 5 kann auch etwas größer als der entsprechende Oberflächenbereich des Bauteils 6 sein, was auch einen Beitrag dazu leistet, die Gefahr eines ungeeigneten Füllens zu vermeiden.
  • Der Schritt F kann in einer solchen Weise modifiziert werden, dass die Klebemittelschicht 5 auf den Befestigungsoberflächen der Bauteile 6 statt auf den Befestigungsbereichen der leitfähigen Schicht 14 aufgetragen wird. Dies kann beispielsweise durchgeführt werden, indem das Bauteil in Klebemittel eingetaucht wird, bevor es an seinem Platz im elektronischen Modul angeordnet wird. Es ist auch möglich fortzufahren, indem das Klebemittel an sowohl den Befestigungsbereichen der leitfähigen Schicht 14 als auch an den Befestigungsoberflächen der Bauteile 6 aufgetragen wird.
  • Das bei diesem Beispiel verwendete Klebemittel ist daher ein elektrischer Isolator, sodass die Klebemittelschicht 5 selbst keine elektrischen Kontakte zwischen den Kontaktbereichen des Bauteils 6 bildet.
  • Schritt G (7):
  • In Schritt G werden die aus der Richtung der ersten Oberfläche 1a zu installierenden Bauteile 6 an ihrem Platz in dem elektronischen Modul angeordnet. Dies kann beispielsweise dadurch geschehen, dass die Bauteile 6 in die Klebemittelschicht 5 mit Hilfe einer Montagemaschine gedrückt werden.
  • Schritt II (8):
  • In Schritt H wird der Rohling des elektronischen Moduls andersherum gedreht (siehe Schritt D).
  • Schritt I (8):
  • In Schritt I wird eine Klebemittelschicht 5 auf dem Boden der Installationsaussparungen 2, die sich zu der zweiten Oberfläche 1b hin offen sind, aufgetragen. Schritt I wird entsprechend zu Schritt F jedoch aus der Richtung der gegenüberliegenden Oberfläche des elektronischen Moduls durchgeführt.
  • Die Arbeitsschritte (beispielsweise Schritt F und n, die von gegenüberliegenden Seiten des elektronischen Moduls aus durchgeführt werden, können prinzipiell auch gleichzeitig oder aufeinander folgend ohne Wenden des Rohlings durchgeführt werden, wenn die Einrichtung zur Herstellung, die verwendet wird, es gestattet, dass die Arbeitsschritte von zwei Richtungen aus durchgeführt werden.
  • Schritt J (9):
  • In Schritt J werden die aus der Richtung der zweiten Oberfläche 1b zu installierenden Bauteile 6 an ihrem Platz in dem elektronischen Modul entsprechend Schritt G angeordnet.
  • Schritt K (10):
  • In Schritt K wird der zwischen den Bauteilen 6 und der Installationsbasis verbleibende Raum vollständig mit einem Füllstoff 8 gefüllt, der beispielsweise ein geeignetes Polymer ist. Wenn das Isolationsmaterial 1 eine vorgehärtete Bindemittelschicht (Prepreg) ist, kann dieser Schritt weggelassen werden.
  • Schritt L (11):
  • In Schritt L werden Löcher für die elektrischen Kontakte der Bauteile 6 hergestellt. Die Löcher 17 werden durch die leitfähige Schicht 14 und die Klebemittelschicht 5 hindurch in einer solchen Weise hergestellt, dass das Material der Kontaktvorsprünge oder der entsprechenden Kontaktbereiche der Bauteile 6 freigelegt ist. Die Löcher 17 können beispielsweise hergestellt werden, indem sie mit Hilfe eines Lasers gebohrt werden. Eine ausreichende Anzahl von Löchern 17 wird an den Kontaktbereichen der Bauteile 6 hergestellt. Wenn es bei dem Verfahren beabsichtigt ist, direkte Kontakte zu den Bauteilen 6 nicht nur durch die leitfähige Schicht 14 hindurch, sondern auch durch irgendeine andere leitfähige Schicht hindurch auszubilden, müssen die Löcher 17 nicht notwendigerweise an einem Kontaktbereich hergestellt werden, der zu einem solchen Kontakt gehört. Typischerweise wird, um einen zuverlässigen Kontakt zwischen den Kontaktbereichen eines Bauteils 6 und beispielsweise einer leitfähigen Schicht 24 auszubilden, ein Loch 28 in zwei Teilen hergestellt; zuerst wird ein Loch 17 zwischen dem Bauteil 6 und der leitfähigen Schicht 14 hergestellt, und dann wird ein Loch 27 direkt oberhalb desselben hergestellt.
  • Schritt M (12):
  • In Schritt M werden Löcher 11 in dem Modul für die Durchführungen hergestellt. Die Löcher 11 können beispielsweise mechanisch im Wege des Bohrens hergestellt werden.
  • Schritt N(13):
  • In Schritt N wird das leitfähige Material 15 in die Löcher 17, die in Schritt L hergestellt worden sind, und in die Durchführungen 11, die in Schritt M hergestellt worden sind, wachsen gelassen. Bei dem Verfahren des Beispiels wird das leitfähige Material 15 im Übrigen an der Oberseite der Basis ebenfalls wachsen gelassen, sodass auch die Dicke der leitfähigen Schichten 14 zunimmt.
  • Das leitfähige Material 15, das wachsen gelassen wird, kann beispielsweise Kupfer oder irgendein anderes ausreichend elektrisch leitfähiges Material sein. Bei der Auswahl des leitfähigen Materials 15 muss der Fähigkeit des Materials, einen elektrischen Kontakt mit dem Material der Kontaktvorsprünge 7 oder anderen Kontaktbereichen des Bauteils 6 zu bilden, Aufmerksamkeit gewidmet werden. Bei einem Verfahren des Beispiels ist das leitfähige Material 15 hauptsächlich Kupfer. Eine Metallisierung mit Kupfer kann hergestellt werden, indem die Löcher 11 und 17 mit einer dünnen Schicht aus chemischem Kupfer überzogen werden, und danach kann das Überziehen unter Verwendung eines elektrochemischen Verfahrens zum Wachsenlassen des Kupfers fortgesetzt werden. Chemischer Kupfer wird beispielsweise verwendet, weil er auch einen Überzug an der Oberseite des Klebemittels bildet und als elektrischer Leiter bei dem elektrochemischen Überziehen wirkt. Das Wachselassen des Metalls kann daher unter Verwendung eines Nasschemie-Verfahrens durchgeführt werden, sodass das Wachsenlassen preiswert ist.
  • Schritt N dient dazu, einen elektrischen Kontakt zwischen den Bauteilen 6 und der leitfähigen Schicht 14 auszubilden. In Schritt N ist es nicht wesentlich, die Dicke der leitfähigen Schicht 14 zu vergrößern; stattdessen kann das Verfahren gleich gut in einer solchen Weise gestaltet werden, dass in Schritt I die Löcher 17 und 11 nur mit einem geeigneten Material gefüllt werden. Die leitfähige Schicht 15 kann beispielsweise hergestellt werden, indem die Löcher 17 und 11 mit einer elektrisch leitfähigen Paste gefüllt werden oder indem irgendein anderes Metallisierungsverfahren verwendet wird, das für Mikro-Durchführungen geeignet ist.
  • In den nachfolgenden Figuren ist die leitfähige Schicht 15 als mit der leitfähigen Schicht 14 vereinigt dargestellt.
  • Schritt O (14):
  • In Schritt O werden die leitfähigen Schichten 14 in einer solchen Weise mit einem Muster versehen, dass leitfähige Muster 14 an beiden Oberflächen der Platte 1 ausgebildet werden. Das Versehen mit einem Muster kann beispielsweise in der in Schritt B beschriebenen Weise durchgeführt werden.
  • Nach Schritt O enthält das elektronische Modul ein Bauteil 6 oder mehrere Bauteile 6 sowie leitfähige Muster 14, mit deren Hilfe das Bauteil oder die Bauteile 6 an einer äußeren Schaltung oder aneinander angeschlossen werden können. Es existieren dann die Vorbedingungen für die Herstellung einer arbeitstechnischen Gesamtheit. Das Verfahren kann daher in einer solchen Weise gestaltet werden, dass das elektronische Modul nach Schritt O fertig ist, und 14 zeigt tatsächlich ein mögliches elektronisches Modul. Sofern gewünscht kann das Verfahren nach Schritt O beispielsweise fortgesetzt werden, indem das elektronische Modul mit einer Schutzsubstanz überzogen wird oder indem zusätzliche leitfähige Musterschichten an der ersten und/oder der zweiten Oberfläche hergestellt werden.
  • Schritt P (15):
  • In Schritt P wird eine Isolationsmaterialschicht 21 an beiden Oberflächen der Platte 1 sowie eine leitfähige Schicht 24 an der Oberseite der Isolationsmaterialschicht 21 hergestellt. Schritt P kann beispielsweise durchgeführt werden, indem geeignete RCF-Folien auf beide Oberflächen der Tafel 1 gepresst werden. Die RCF-Folie weist dann sowohl eine Isolationsmaterialschicht 21 als auch eine leitfähige Schicht 24 auf. Wenn die RCF-Folien auf die Platte 1 mit Hilfe von Wärme und Druck gepresst werden, bildet das Polymer der Schicht 21 eine vereinigte und enge Isolationsmaterialschicht zwischen der leitfähigen Schicht 14 und 24. Durch dieses Verfahren wird die leitfähige Schicht 24 auch ganz flach und glatt.
  • Schritt Q (16):
  • In Schritt Q werden Löcher 27 zur Bildung von Durchführungen zwischen der leitfähigen Schicht 14 und 24 hergestellt. Die Löcher können beispielsweise wie in Schritt L unter Verwendung eines Lasers hergestellt werden. Bei einigen Ausführungsformen ist es auch möglich, Löcher 28 herzustellen, mit deren Hilfe eine geradlinige Durchführung mit der leitfähigen Schicht 24 und der Kontaktvorsprung oder Kontaktbereich des Bauteils 6 gebildet werden kann.
  • Schritt R (17):
  • In Schritt R wird leitfähiges Material 15 in die Löcher 27 (und die Löcher 28) wachsen gelassen, während gleichzeitig auch die Dicke der leitfähigen Schicht 24 vergrößert werden kann. Schritt R kann entsprechend zu Schritt N durchgeführt werden.
  • Nach Schritt R kann das Verfahren fortgesetzt werden, indem die leitfähigen Schichten 24 mit einem Muster versehen werden und möglicherweise indem zusätzliche leitfähige Schichten an der einen oder anderen oder an beiden Oberflächen hergestellt werden. Separate Bauteile können auch an der leitfähigen Schicht an der Oberfläche des elektronischen Moduls in der herkömmlichen Weise der Leiterplattetechnologie angeschlossen werden.
  • Der nachfolgende Teil befasst sich unter Zuhilfenahme der 1827 mit einigen möglichen Modifikationen des Herstellungsverfahrens
  • Schritt A2 (18):
  • In Schritt A2 wird wie in Schritt A eine geeignete Isolationsmaterialplatte 1, aus der der Körper der Installationsbasis gebildet wird, für das Herstellungsverfahren für ein elektronisches Modul ausgewählt. Bei dem Verfahren des Beispiels wird die Isolationsmaterialschicht 1 von der ersten Oberfläche 1a aus mit einer leitfähigen Schicht 4, beispielsweise einer Metallschicht, überzogen.
  • Schritt B2 (19):
  • In Schritt B2 werden wie in Schritt C geeignet bemessene und gestaltete Aussparungen 2 in der Isolationsmaterialschicht 1 für die in der Platte einzubettenden Bauteile hergestellt. Die Aussparungen 2 werden aus der Richtung der zweiten Oberfläche 1b hergestellt und erstrecken sich durch die gesamte Isolationsmaterialschicht 1 so weit wie die Oberfläche der leitfähigen Materialschicht 4 auf der gegenüberliegenden Oberfläche der Schicht.
  • Schritt C2 (20):
  • In Schritt C2 werden die aus der Richtung der zweiten Oberfläche 1b zu installierenden Bauteile 6 an ihrem Platz in den Aussparungen 2 angeordnet und mit der leitfähigen Schicht 4 verbunden. Elektrische Kontakte werden dann auch zwischen den Kontaktvorsprüngen oder Kontaktbereichen der Bauteile und der leitfähigen Schicht 4 ausgebildet. Die Verbindung der Bauteile 6 kann beispielsweise durch Verkleben mit einem isotro pisch oder anisotropisch elektrisch leitfähigen Klebemittel hergestellt werden. Die Befestigung kann auch unter Verwendung irgendeines anderen anwendbaren Verfahrens, beispielsweise des Ultraschall- oder Thermokompressionsverfahrens, durchgeführt werden.
  • Schritt D2 (20):
  • In Schritt D2 wird der zwischen dem Bauteil 6 und der Installationsbasis verbleibende Raum vollständig mit einem Füllstoff 8 gefüllt, der beispielsweise irgendein geeignetes Polymer ist.
  • Schritt E2 (21):
  • In Schritt E2 werden leitfähige Muster 14 aus der leitfähigen Schicht 4 unter Verwendung irgendeines geeigneten Verfahrens ausgebildet. Das Entfernen des leitfähigen Materials kann beispielsweise durch Verdampfung mit einem Laser oder unter Verwendung eines der selektiven Ätzverfahren durchgeführt werden, die in der Leiterplattenindustrie weit verbreitet verwendet werden und gut bekannt sind.
  • Schritt F2 (22):
  • In Schritt F2 wird eine leitfähige Schicht 9 an der zweiten Oberfläche 1b der Platte 1 ausgebildet. Schritt F2 kann beispielsweise durch Auflaminieren einer RCF-Folie auf die zweite Oberfläche 1b durchgeführt werden.
  • Schritt G2 (23):
  • In Schritt G2 werden Aussparungen 2 für Bauteile in der Isolationsmaterialschicht 1 wie in Schritt B2 hergestellt. Jetzt werden die Aussparungen 2 aus der Richtung der ersten Oberfläche 1a hergestellt, und erstrecken sie sich so weit wie die Oberfläche der leitfähigen Materialschicht 9.
  • Schritt H2 (24):
  • In Schritt H2 werden die aus der Richtung der ersten Oberfläche 1a zu installierenden Bauteile 6 an der leitfähigen Schicht 9 angeschlossen. Dieser Schritt kann wie der Schritt C2 durchgeführt werden.
  • Schritt I2 (20):
  • In Schritt I2 wird der zwischen den Bauteilen 6 und der Installationsbasis verbleibende Raum vollständig mit einem Füllstoff 8 gefüllt, der beispielsweise irgendein geeignetes Polymer sein kann.
  • Schritt J2 (25):
  • In Schritt J2 werden leitfähige Muster 19 aus der leitfähigen Schicht 9 unter Verwendung eines geeigneten Verfahrens ausgebildet.
  • Schritt K2 (26):
  • In Schritt K2 werden Löcher 27 zur Bildung von Durchführungen zwischen den leitfähigen Musterschichten 14 und 19 hergestellt.
  • Schritt L2 (27):
  • In Schritt L2 wird leitfähiges Material in die Löcher 27 wachsen gelassen. Schritt L2 kann entsprechend zu Schritt N durchgeführt werden.
  • Nach Schritt L2 weist das elektronische Modul zwei leitfähige Musterschichten und an diesen angeschlossene eingebettete Bauteile 6 auf. Wenn mehrere leitfähige Schichten in dem elektronischen Modul, das hergestellt wird, nicht benötigt werden, kann das Modul beispielsweise mit einer Schutzsubstanz nach Schritt L2 geschützt werden. Nach Schritt L2 ist es auch möglich, sofern gewünscht, zusätzliche leitfähige Schichten in dem Modul herzustellen oder an der Oberfläche angebrachte Bauteile an ihm anzuschließen. Die Module können auch miteinander verbunden werden, um eine mehrschichtige Struktur zu schaffen.
  • Die obigen Beschreibungen sind solche von Ausführungsformen, bei denen die Isolationsmaterialschicht 1 aus einer einzigen vereinigten Isolationsmaterialplatte, beispielsweise einer glasfaserverstärktes Epoxyplatte oder einer Prepregtafel, gebildet ist. Jedoch kann die Isolationsmaterialschicht 1 gleich gut aus mehr als einem Teil hergestellt werden. Es ist dann auch möglich, in einer solchen Weise fortzufahren, dass die Isolationsmaterialschicht 1 aus mehr als einem Isolationsmaterial gebildet wird. 2831 zeigen zwei solche Ausführungsformen.
  • 28 zeigt ein Element, das eine erste Isolationsmaterialschicht 1 aufweist, wobei Bauteile 6 in Aussparungen eingesetzt sind, die in dieser hergestellt sind. Zusätzlich besitzt das Element eine leitfähige Schicht 4 an der Oberfläche der Isolationsmaterialschicht 1. Die Dicke der ersten Isolationsmaterialschicht 1 ist vorzugsweise größer als die Höhe der Bauteile 6. Ein Element wie das in der Figur gezeigte kann beispielsweise durch Kombinieren von Unter-Verfahren der vorausgehenden Reihe von Figuren hergestellt werden. Zusätzlich zu dem Element zeigen die Figuren auch eine zweite Isolationsmaterialschicht 11, in der Aussparungen 22 für Bauteile 6 sowie eine zweite leitfähige Schicht 9 ebenfalls hergestellt sind.
  • Bei der obigen Ausführungsform ist die zweite Isolationsmaterialschicht 11 Prepreg. Die erste Isolationsmaterialschicht 1 kann dann auch eine solche aus irgendeinem anderen Isolationsmaterial, beispielsweise aus einer glasfaserverstärkten Epoxyplatte, sein. Danach werden die Schichten miteinander verbunden, was zu dem in 29 dargestellten Element führt. Wie aus 28 ersichtlich ist, füllt das in dem Prepreg enthaltene Harz den Raum zwischen dem Bauteil 6 und seiner Umgebung. Danach kann die Herstellung des elektronischen Moduls mit Hilfe der oben beschriebenen Unter-Verfahren fortgesetzt werden.
  • 30 zeigt ein erstes und ein zweites Element, die beide eine erste Isolationsmaterialschicht 1 und Bauteile 6 in Aussparungen aufweisen, die in der Isolationsmaterialschicht 1 hergestellt sind. Zusätzlich weisen die Elemente leitfähige Schichten 4 an den ersten Oberflächen der Isolationsmaterialschichten 1 und leitfähige Muster 19 an den zweiten Oberflächen der Isolationsmaterialschichten 1 auf. Bei beiden Elementen ist die Dicke der ersten Isolationsmaterialschicht größer als die Höhe der Bauteile 6. Das zweite Element ist mit Bezugnahme das erste Element in einer solchen Weise gedreht, dass die leitfähigen Muster 19 einander zugewandt sind und eine zweite Isolationsmaterialschicht 11, in der ebenfalls für Bauteile 6 hergestellte Aussparungen vorgesehen sind, zwischen den Elementen angeordnet ist. Danach werden die Elemente der zweiten Isolationsmaterialschicht 11 miteinander befestigt, was zu deren in 31 dargestellten Modulstruktur führt. Die Struktur von 31 ist kompakt und dünn, und weist in diesem Schritt des Verfahrens bereits vier leitfähige Schichten (Schichten 4, 4, 19 und 19) auf.
  • Bei der in 30 und auch 31 dargestellten Ausführungsform kann Prepreg als zweite Isolationsmaterialschicht 11 verwendet werden. Die erste Isolationsmaterialschicht 1 beider Elemente kann dann auch irgendein anderes Isolationsmaterial, beispielsweise eine glasfaserverstärkte Epoxyplatte, sein. Mit Hilfe des Prepreg wird ein ausgezeichnetes Füllen in dem Raum zwischen den Elementen erreicht, wie bei dem Beispiel von 29 dargestellt ist. Die in 30 und 31 dargestellten Module können beispielsweise mit Hilfe der oben beschriebenen Unter-Verfahren hergestellt werden. Die Herstellung des elektronischen Moduls kann auch in einer Weise fortgesetzt werden, die beispielsweise derjenigen der in 10 und 24 dargestellten Elementen entspricht, wobei die ausgewählten Verbindungstechniken das Erfordernis, die leitfähigen Schichten 4 mit einem Muster zu versehen, und andere ähnliche besondere Erfordernisse des Verfahrens berücksichtigt werden.
  • Die Beispiele der Reihe von vorausgehenden Figuren zeigen einige mögliche Verfahren, mit deren Hilfe unsere Erfindung genutzt werden kann. Unsere Erfindung ist jedoch nicht nur auf die oben offenbarten Verfahren beschränkt, sondern stattdessen deckt die Erfindung auch andere unterschiedliche Verfahren und ihre Endprodukte ab, wobei der volle Umfang und die Äquivalenzinterpretation der Ansprüche berücksichtigt werden. Die Erfindung ist auch nicht auf die in den Beispielen beschriebenen Bauweisen und Verfahren beschränkt; wobei es für den Fachmann offensichtlich ist, dass zahlreiche Anwendungen unserer Erfindung dazu verwendet werden können, sehr viele unterschiedliche elektronische Module und Leiterplatten herzustellen, die sich von den oben beschriebenen Beispielen sogar in einem großen Ausmaß unterscheiden. Die Bauteile und Verbindungen der Figuren dienen daher nur zur Erläuterung des Herstellungsverfahrens. Daher können sehr viele Abänderungen des Verfahrens der oben angegebenen Beispiele durchgeführt werden, ohne jedoch von der Grundidee der Erfindung abzuweichen. Die Abänderungen können sich beispielsweise auf die in den verschiedenen Schritten beschriebenen Herstellungstechniken oder auf die gegenseitige Aufeinanderfolge der Verfahrenschritte beziehen.
  • Bei den oben beschriebenen Verfahren ist es beispielsweise möglich, mehrere Techniken für das Befestigen der Bauteile beispielsweise in einer solchen Weise zu verwenden, dass die aus der Richtung der ersten Oberfläche zu befestigenden Bauteile unter Verwendung irgend einer ersten Technik und der aus der Richtung der zweiten Oberfläche zu befestigenden Bauteile unter Verwendung irgend einer zweiten Technik befestigt werden, die sich von der ersten Technik unterscheidet.
  • Bei den oben angegebenen Beispielen werden elektronische Module hergestellt, die aus einer ersten und einer zweiten Richtung eingebettete Bauteile aufweisen. Selbstverständlich ist es im Rahmen des Umfangs der Erfindung auch möglich, solche einfacheren Module herzustellen, die nur von einer Richtung aus eingebettete Bauteile aufweisen. Mit Hilfe dieser einfacheren Module ist auch ein Modul möglich, das in zwei Richtungen eingebettete Bauteile aufweist. Das Modul kann beispielsweise in einer solchen Weise hergestellt werden, dass zwei Module von ihren Rückseiten aus zusammenlaminiert werden, sodass die aktiven Oberflächen, die in den Sub-Modulen enthalten sind, der gegenüberliegenden äußeren Oberfläche des Moduls zugewandt sind, das zusammenlaminiert worden ist.
  • Zusammenfassung
  • Diese Veröffentlichung zeigt ein Verfahren zu Herstellung eines elektronischen Moduls, welche Herstellung von einer Isolationsmaterialplatte (1) ausgeht. Zumindest eine Vertiefung (2) wird in der Platte (1) vorgesehen, die sich durch die Isolationsmaterialschicht (1) soweit wie die leitfähige Schicht auf der gegenüberliegenden Fläche (1a) erstreckt. Ein Bauteil (6) wir in die Aussparung mit dessen Kontaktfläche in Richtung zu der leitfähigen Schicht gesetzt, und das Bauteil (6) wird an der leitfähigen Schicht befestigt. Danach wird ein Leitmuster (14) von dem die Aussparung schließenden Leitmuster gebildet, das von zumindest irgendeinem der Kontaktbereiche oder Kontaktvorsprünge des in der Aussparung eingesetzten Bauteils (6) elektrisch angeschlossen ist.

Claims (14)

  1. Verfahren zur Herstellung eines elektronischen Moduls, gekennzeichnet durch: – Verwenden einer Platte, die eine erste (1a) und eine zweite (1b) Oberfläche aufweist und wobei die Platte eine Isolationsmaterialschicht (1) zwischen der ersten (1a) und der zweiten (1b) Oberfläche sowie eine leitfähige Schicht (4) auf mindestens der ersten Oberfläche (1a) aufweist, – Herstellen mindestens einer Aussparung (2) in der Platte (1), die sich durch die zweite Oberfläche (1b) und die Isolationsmaterialschicht (1) so weit wie die leitfähige Schicht (4) an der ersten Oberfläche (1a) erstreckt, die die Aussparung (2) aus der Richtung der ersten Oberfläche (1a) abdeckt, – Verwenden eines Bauteils (6), das eine Kontaktfläche mit Kontaktbereichen oder Kontaktvorsprüngen aufweist, – Anordnen des Bauteils (6) in der Aussparung (2) derart, dass seine Kontaktfläche der ersten Oberfläche (1a) zugewandt ist, und Befestigen des Bauteils (6) an der leitfähigen Schicht (4), die die Aussparung (2) aus der Richtung der ersten Oberfläche (1a) abdeckt, und – Ausbilden eines leitfähigen Musters (14), das eine elektrische Verbindung zu mindestens irgendwelchen der Kontaktbereiche oder Kontaktvorsprünge des Bauteils (6), das in der Aussparung (2) angeordnet ist, von der leitfähigen Schicht (4), die die Aussparung (2) abdeckt, herstellt.
  2. Verfahren nach Anspruch 1, wobei die Bauteile (6) derart angeordnet werden, dass sie sowohl der ersten (1a) als auch der zweiten (1b) Oberfläche in der Isolationsmaterialschicht (1) zugewandt sind, und elektrische Kontakte an den Bauteilen (6) in einer solchen Weise ausgebildet werden, dass mindestens einige der Bauteile an der leitfähigen Schicht (4) an der ersten Oberfläche (1a) und mindestens einige an der leitfähigen Schicht (4) an der zweiten Oberfläche (1b) angeschlossen werden.
  3. Verfahren nach Anspruch 1 oder Anspruch 2, umfassend die Durchführung der nachfolgenden Schritte, nachdem das Bauteil (6) oder mehrere Bauteile (6) an der leitfähigen Schicht (4), die die Aussparung (2) oder Aussparungen (2), aus der Richtung der ersten Oberfläche (1a) verschließt, befestigt worden ist bzw. sind: – Herstellen einer leitfähigen Schicht (9) an der zweiten Oberfläche (1b) der Platte, – Herstellen mindestens einer Aussparung (2) in der Platte (1), die sich durch die ersten Oberfläche (1a) und die Isolationsmaterialschicht (1) so weit wie die leitfähige Schicht (9) an der zweiten Oberfläche (1b) erstreckt, die die Aussparung (2) aus der Richtung der zweiten Oberfläche (1b) abdeckt, – Verwenden eines Bauteils (6), das eine Kontaktfläche mit Kontaktbereichen oder Kontaktvorsprüngen aufweist, – Anordnen des Bauteils (6) in der Aussparung (2) mit seiner Kontaktfläche in Richtung zu der zweiten Oberfläche (1b) und Befestigen des Bauteils (6) an der leitfähigen Schicht (4), die die Aussparung (2) aus der Richtung der zweiten Oberfläche (1b) abdeckt, und – Ausbilden eines leitfähigen Musters (19) aus der leitfähigen Schicht (9), die die Aussparung (2) abdeckt, wobei das Muster an mindestens irgendwelchen der Kontaktbereiche oder Kontaktvorsprünge des Bauteils (6), das in der Aussparung (2) angeordnet ist, elektrisch angeschlossen ist.
  4. Verfahren nach Anspruch 1 oder 2, wobei eine Platte verwendet wird, die mit einer leitfähigen Schicht (4) an beiden Oberflächen überzogen ist, und bei dem – mindestens eine zweite Aussparung (2) in der Platte (1) hergestellt wird und sich durch die erste Oberfläche (1a) und die Isolationsmaterialschicht (1) so weit wie die leitfähige Schicht (4) auf der zweiten Oberfläche (1b), die die hergestellte Aussparung (2) aus der Richtung der zweiten Oberfläche (1b) abdeckt, erstreckt, – ein Bauteil (6), das eine Kontaktfläche mit Kontaktbereichen oder Kontaktvorsprüngen aufweist, verwendet wird, – das Bauteil (6) in der Aussparung (2) derart angeordnet wird, dass seine Kontaktfläche der zweiten Oberfläche (1b) zugewandt ist, und das Bauteil (6) an der leitfähigen Schicht (4), die die Aussparung (2) aus der Richtung der zweiten Oberfläche (1b) abdeckt, befestigt wird, und – ein leitfähiges Muster (14) aus der leitfähigen Schicht (4), die die Aussparung (2) abdeckt, ausbildet wird, das an mindestens irgendwelchen der Kontaktbereiche oder Kontaktvorsprünge des Bauteils (6), das in der Aussparung (2) angeordnet ist, elektrisch angeschlossen ist.
  5. Verfahren nach Anspruch 1 oder 2, wobei die Dicke der Isolationsmaterialschicht (1) dünner als die Dicke des mindestens einen Bauteils (6), das an der leitfähigen Schicht befestigt ist, ist und bei dem: – mindestens eine zweite Isolationsmaterialplatte (11) verwendet wird, – mindestens eine Aussparung (2) für das mindestens eine Bauteil (6), das an der leitfähigen Schicht (4) befestigt ist, in der zweiten Isolationsmaterialtafel (11) hergestellt wird und – die zweite Isolationsmaterialplatte (11) an der ersten Isolationsmaterialplatte (1) aus der Richtung der zweiten Oberfläche (1b) befestigt wird.
  6. Verfahren nach Anspruch 1, 2 oder 5, wobei ein erstes und ein zweites Element hergestellt werden, die beide eine Isolationsmaterialschicht (1), eine leitfähige Schicht (4) an mindestens der ersten Oberfläche (1a) der Isolationsmaterialschicht (1) und mindestens ein Bauteil (6) in mindestens einer Aussparung (2) aufweisen, und bei dem: – mindestens eine zweite Isolationsmaterialplatte (11) verwendet wird, und – das erste und das zweite Element mit Hilfe der zweiten Isolationsmaterialtafel (11) in einer solchen Weise gegenseitig befestigt werden, dass die zweiten Flächen (1b) Dale Isolationsmaterialschichten (1), die in den Elementen enthalten sind, einander zugewandt sind.
  7. Verfahren nach Anspruch 5 oder 6, wobei die erste Isolationsmaterialplatte (1) aus einem ersten Isolationsmaterial und die zweite Isolationsmaterialtafel (11) aus einem zweiten Isolationsmaterial besteht, das sich von dem ersten Isolationsmaterial unterscheidet
  8. Verfahren nach einem der Ansprüche 1–7, wobei mindestens ein Bauteil (6) an der leitfähigen Schicht (4; 9) durch Verkleben mit Hilfe eines elektrisch leitfähigen Klebemittels befestigt wird, sodass ein elektrischer Kontakt zwischen der leitfähigen Schicht (4; 9) und den Kontaktbereichen oder Kontaktvorsprüngen des Bauteils (6) gebildet ist.
  9. Verfahren nach einem der Ansprüche 1–7, wobei mindestens ein Bauteil (6) an der leitfähigen Schicht (4; 9) durch Verkleben mit Hilfe eines elektrisch isolierenden Klebemittels befestigt wird und ein elektrischer Kontakt zwischen dem Bauteil (6) und der leitfähigen Schicht (4; 9) durch Herstellen von Durchführungen gebildet wird, die die gewünschten Kontaktbereiche an der leitfähigen Schicht (4; 9) anschließen.
  10. Verfahren nach einem der Ansprüche 1–7, wobei mindestens ein Bauteil (6) befestigt wird und ein elektrischer Kontakt mit der leitfähigen Schicht (4; 9) durch metallurgisches Verbinden der Kontaktbereiche mit der leitfähigen Schicht (4; 9) entweder direkt oder über Zwischenkontaktvorsprünge ausgebildet wird.
  11. Verfahren nach einem der Ansprüche 1–10, wobei mindestens ein Bauteil (6), das an der leitfähigen Schicht (4; 9) befestigt ist, ein nicht verpackter Mikrochip ist.
  12. Verfahren nach einem der Ansprüche 1–11, wobei zur Schaffung einer mehrschichtigen Leiterplattenstruktur zusätzliche Isolationsschichten und leitfähige Schichten an der ersten (1a) und/oder der zweiten (1b) Oberfläche hergestellt werden.
  13. Verfahren nach einem der Ansprüche 1–12, wobei die Bauteile (6) in mindestens zwei Platten (1) eingebettet werden, die anschließend übereinander befestigt werden.
  14. Verfahren nach einem der Ansprüche 1–13, wobei eine leitfähige Musterschicht (14; 19) an sowohl der ersten (1a) als auch der zweiten (1b) Oberfläche der Isolationsmaterialschicht (1) hergestellt wird.
DE112004001727.0T 2003-09-18 2004-09-15 Verfahren zur Herstellung eines elektronischen Moduls Expired - Lifetime DE112004001727B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FI20031341A FI20031341A7 (fi) 2003-09-18 2003-09-18 Menetelmä elektroniikkamoduulin valmistamiseksi
FI20031341 2003-09-18
PCT/FI2004/000538 WO2005027602A1 (en) 2003-09-18 2004-09-15 Method for manufacturing an electronic module

Publications (2)

Publication Number Publication Date
DE112004001727T5 true DE112004001727T5 (de) 2006-10-19
DE112004001727B4 DE112004001727B4 (de) 2020-10-08

Family

ID=27839004

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112004001727.0T Expired - Lifetime DE112004001727B4 (de) 2003-09-18 2004-09-15 Verfahren zur Herstellung eines elektronischen Moduls

Country Status (8)

Country Link
US (5) US7696005B2 (de)
JP (1) JP4977464B2 (de)
KR (1) KR20060066115A (de)
CN (1) CN1853451B (de)
DE (1) DE112004001727B4 (de)
FI (1) FI20031341A7 (de)
GB (1) GB2422054B (de)
WO (1) WO2005027602A1 (de)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI115601B (fi) * 2003-04-01 2005-05-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
US8704359B2 (en) 2003-04-01 2014-04-22 Ge Embedded Electronics Oy Method for manufacturing an electronic module and an electronic module
FI20031201L (fi) * 2003-08-26 2005-02-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
FI20031341A7 (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI117814B (fi) * 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP4545022B2 (ja) * 2005-03-10 2010-09-15 三洋電機株式会社 回路装置およびその製造方法
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
FI122128B (fi) * 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
DE112006001506T5 (de) 2005-06-16 2008-04-30 Imbera Electronics Oy Platinenstruktur und Verfahren zu ihrer Herstellung
US7327006B2 (en) * 2005-06-23 2008-02-05 Nokia Corporation Semiconductor package
DE102007010731A1 (de) * 2007-02-26 2008-08-28 Würth Elektronik GmbH & Co. KG Verfahren zum Einbetten von Chips und Leiterplatte
US9953910B2 (en) 2007-06-21 2018-04-24 General Electric Company Demountable interconnect structure
US9610758B2 (en) 2007-06-21 2017-04-04 General Electric Company Method of making demountable interconnect structure
US8259454B2 (en) 2008-04-14 2012-09-04 General Electric Company Interconnect structure including hybrid frame panel
US8264085B2 (en) 2008-05-05 2012-09-11 Infineon Technologies Ag Semiconductor device package interconnections
KR101048515B1 (ko) * 2008-10-15 2011-07-12 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR101013994B1 (ko) * 2008-10-15 2011-02-14 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR100986831B1 (ko) * 2008-11-07 2010-10-12 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR101047484B1 (ko) * 2008-11-07 2011-07-08 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR100972051B1 (ko) * 2008-11-07 2010-07-23 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR100972050B1 (ko) * 2008-11-07 2010-07-23 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
US8124449B2 (en) 2008-12-02 2012-02-28 Infineon Technologies Ag Device including a semiconductor chip and metal foils
KR101015651B1 (ko) * 2008-12-05 2011-02-22 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
TWI415044B (zh) * 2008-12-15 2013-11-11 Ind Tech Res Inst 基板、製造方法、及使用該基板的顯示器
FI122216B (fi) * 2009-01-05 2011-10-14 Imbera Electronics Oy Rigid-flex moduuli
FI20095110A0 (fi) 2009-02-06 2009-02-06 Imbera Electronics Oy Elektroniikkamoduuli, jossa on EMI-suoja
KR101055509B1 (ko) 2009-03-19 2011-08-08 삼성전기주식회사 전자부품 내장형 인쇄회로기판
FI20095557A0 (fi) 2009-05-19 2009-05-19 Imbera Electronics Oy Valmistusmenetelmä ja elektroniikkamoduuli, joka tarjoaa uusia mahdollisuuksia johdevedoille
KR101170878B1 (ko) * 2009-06-29 2012-08-02 삼성전기주식회사 반도체 칩 패키지 및 그의 제조방법
US8198547B2 (en) 2009-07-23 2012-06-12 Lexmark International, Inc. Z-directed pass-through components for printed circuit boards
KR101084250B1 (ko) * 2009-12-14 2011-11-17 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조 방법
US8735735B2 (en) 2010-07-23 2014-05-27 Ge Embedded Electronics Oy Electronic module with embedded jumper conductor
EP2666342A4 (de) * 2011-01-21 2017-05-03 Lexmark International, Inc. Z-ausgerichtete filterkomponenten für leiterplatten
WO2012157426A1 (ja) * 2011-05-13 2012-11-22 イビデン株式会社 配線板及びその製造方法
US20130341078A1 (en) 2012-06-20 2013-12-26 Keith Bryan Hardin Z-directed printed circuit board components having a removable end portion and methods therefor
US8943684B2 (en) 2011-08-31 2015-02-03 Lexmark International, Inc. Continuous extrusion process for manufacturing a Z-directed component for a printed circuit board
KR101388840B1 (ko) * 2012-08-28 2014-04-23 삼성전기주식회사 전자 부품이 내장된 기판
CN105934823A (zh) 2013-11-27 2016-09-07 At&S奥地利科技与系统技术股份公司 印刷电路板结构
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US11523520B2 (en) * 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
CN107295746B (zh) * 2016-03-31 2021-06-15 奥特斯(中国)有限公司 器件载体及其制造方法
CN106255345B (zh) * 2016-08-20 2020-07-24 龙南骏亚精密电路有限公司 一种双层电路板结构的制作方法
US10743422B2 (en) 2016-09-27 2020-08-11 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Embedding a component in a core on conductive foil
CN109346415B (zh) * 2018-09-20 2020-04-28 江苏长电科技股份有限公司 封装结构选择性包封的封装方法及封装设备
TWI671572B (zh) * 2018-10-22 2019-09-11 友達光電股份有限公司 顯示面板及其製造方法
JP7352377B2 (ja) 2019-05-15 2023-09-28 株式会社小糸製作所 電子部品実装基板およびその製造方法
CN112908943A (zh) * 2021-01-12 2021-06-04 华为技术有限公司 一种埋入式封装结构及其制备方法、终端设备
CN115460771B (zh) * 2022-09-29 2025-10-03 广州国显科技有限公司 线路板、线路板的制备方法及电子设备

Family Cites Families (149)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1246595A (en) 1917-05-02 1917-11-13 Lee Wilson Accumulator-cell and method of making the same.
US1618739A (en) 1925-04-09 1927-02-22 Wenzin John Portable fence
JPS4810904B1 (de) * 1969-03-12 1973-04-09
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
JPS53149763A (en) * 1977-06-01 1978-12-27 Citizen Watch Co Ltd Mounting method of semiconductor integrate circuit
US5861670A (en) * 1979-10-04 1999-01-19 Fujitsu Limited Semiconductor device package
FR2527036A1 (fr) 1982-05-14 1983-11-18 Radiotechnique Compelec Procede pour connecter un semiconducteur a des elements d'un support, notamment d'une carte portative
US4618739A (en) * 1985-05-20 1986-10-21 General Electric Company Plastic chip carrier package
FR2599893B1 (fr) * 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
US4993148A (en) * 1987-05-19 1991-02-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a circuit board
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
BE1002529A6 (nl) * 1988-09-27 1991-03-12 Bell Telephone Mfg Methode om een elektronische component te monteren en geheugen kaart waarin deze wordt toegepast.
JPH0744320B2 (ja) * 1989-10-20 1995-05-15 松下電器産業株式会社 樹脂回路基板及びその製造方法
US5098864A (en) * 1989-11-29 1992-03-24 Olin Corporation Process for manufacturing a metal pin grid array package
US5355102A (en) * 1990-04-05 1994-10-11 General Electric Company HDI impedance matched microwave circuit assembly
US5227338A (en) 1990-04-30 1993-07-13 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
US5241456A (en) 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
US5073814A (en) 1990-07-02 1991-12-17 General Electric Company Multi-sublayer dielectric layers
JP2816028B2 (ja) * 1991-02-18 1998-10-27 株式会社東芝 半導体装置の製造方法
JP3094481B2 (ja) 1991-03-13 2000-10-03 松下電器産業株式会社 電子回路装置とその製造方法
US5102829A (en) * 1991-07-22 1992-04-07 At&T Bell Laboratories Plastic pin grid array package
US5227583A (en) * 1991-08-20 1993-07-13 Microelectronic Packaging America Ceramic package and method for making same
DE4141775A1 (de) * 1991-12-18 1993-06-24 Manfred Band Verfahren zur herstellung einer elektronischen schaltung
US5616520A (en) 1992-03-30 1997-04-01 Hitachi, Ltd. Semiconductor integrated circuit device and fabrication method thereof
US5985693A (en) * 1994-09-30 1999-11-16 Elm Technology Corporation High density three-dimensional IC interconnection
KR950012658B1 (ko) 1992-07-24 1995-10-19 삼성전자주식회사 반도체 칩 실장방법 및 기판 구조체
US5216806A (en) 1992-09-01 1993-06-08 Atmel Corporation Method of forming a chip package and package interconnects
US5324687A (en) 1992-10-16 1994-06-28 General Electric Company Method for thinning of integrated circuit chips for lightweight packaged electronic systems
US6274391B1 (en) * 1992-10-26 2001-08-14 Texas Instruments Incorporated HDI land grid array packaged device having electrical and optical interconnects
US5441918A (en) * 1993-01-29 1995-08-15 Lsi Logic Corporation Method of making integrated circuit die package
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
JP3057130B2 (ja) * 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
US5397917A (en) * 1993-04-26 1995-03-14 Motorola, Inc. Semiconductor package capable of spreading heat
US5353195A (en) * 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
DE69405832T2 (de) 1993-07-28 1998-02-05 Whitaker Corp Von der Peripherie-unabhängiges präzises Positionsglied für einen Halbleiterchip und Herstellungsverfahren dafür
JP2757748B2 (ja) 1993-07-30 1998-05-25 日立エーアイシー株式会社 プリント配線板
US5508561A (en) 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
US5510580A (en) 1993-12-07 1996-04-23 International Business Machines Corporation Printed circuit board with landless blind hole for connecting an upper wiring pattern to a lower wiring pattern
JP3376069B2 (ja) 1993-12-30 2003-02-10 キヤノン株式会社 眼科装置
US6093970A (en) * 1994-11-22 2000-07-25 Sony Corporation Semiconductor device and method for manufacturing the same
JPH08167630A (ja) 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造
JP3243956B2 (ja) 1995-02-03 2002-01-07 松下電器産業株式会社 半導体装置およびその製造方法
JPH08335653A (ja) 1995-04-07 1996-12-17 Nitto Denko Corp 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア
US5589728A (en) * 1995-05-30 1996-12-31 Texas Instruments Incorporated Field emission device with lattice vacancy post-supported gate
US5552633A (en) 1995-06-06 1996-09-03 Martin Marietta Corporation Three-dimensional multimodule HDI arrays with heat spreading
DE69626747T2 (de) * 1995-11-16 2003-09-04 Matsushita Electric Industrial Co., Ltd. Gedruckte Leiterplatte und ihre Anordnung
US5796165A (en) * 1996-03-19 1998-08-18 Matsushita Electronics Corporation High-frequency integrated circuit device having a multilayer structure
US5729049A (en) 1996-03-19 1998-03-17 Micron Technology, Inc. Tape under frame for conventional-type IC package assembly
US5936847A (en) 1996-05-02 1999-08-10 Hei, Inc. Low profile electronic circuit modules
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
US5838545A (en) 1996-10-17 1998-11-17 International Business Machines Corporation High performance, low cost multi-chip modle package
JP3405545B2 (ja) * 1996-10-31 2003-05-12 サーノフ コーポレイション 集積された電子回路
US5796590A (en) 1996-11-05 1998-08-18 Micron Electronics, Inc. Assembly aid for mounting packaged integrated circuit devices to printed circuit boards
JP3176307B2 (ja) 1997-03-03 2001-06-18 日本電気株式会社 集積回路装置の実装構造およびその製造方法
US6710614B1 (en) 1997-03-04 2004-03-23 Micron Technology, Inc. Methods for using an interposer/converter to allow single-sided contact to circuit modules
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
US5882957A (en) 1997-06-09 1999-03-16 Compeq Manufacturing Company Limited Ball grid array packaging method for an integrated circuit and structure realized by the method
JP3623639B2 (ja) 1997-09-29 2005-02-23 京セラ株式会社 多層配線基板の製造方法
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
US6172419B1 (en) 1998-02-24 2001-01-09 Micron Technology, Inc. Low profile ball grid array package
GB2342995B (en) 1998-10-21 2003-02-19 Federal Ind Ind Group Inc Improvements in pulse-echo measurement systems
US6232666B1 (en) 1998-12-04 2001-05-15 Mciron Technology, Inc. Interconnect for packaging semiconductor dice and fabricating BGA packages
US6455354B1 (en) 1998-12-30 2002-09-24 Micron Technology, Inc. Method of fabricating tape attachment chip-on-board assemblies
JP3207174B2 (ja) 1999-02-01 2001-09-10 京セラ株式会社 電気素子搭載配線基板およびその製造方法
US6288905B1 (en) 1999-04-15 2001-09-11 Amerasia International Technology Inc. Contact module, as for a smart card, and method for making same
JP3659167B2 (ja) * 1999-04-16 2005-06-15 松下電器産業株式会社 モジュール部品とその製造方法
JP3575001B2 (ja) 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
JP3213292B2 (ja) 1999-07-12 2001-10-02 ソニーケミカル株式会社 多層基板、及びモジュール
KR100298828B1 (ko) 1999-07-12 2001-11-01 윤종용 재배선 필름과 솔더 접합을 이용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
JP2001053447A (ja) 1999-08-05 2001-02-23 Iwaki Denshi Kk 部品内蔵型多層配線基板およびその製造方法
JP4526651B2 (ja) 1999-08-12 2010-08-18 富士通セミコンダクター株式会社 半導体装置
DE19940480C2 (de) 1999-08-26 2001-06-13 Orga Kartensysteme Gmbh Leiterbahnträgerschicht zur Einlaminierung in eine Chipkarte, Chipkarte mit einer Leiterbahnträgerschicht und Verfahren zur Herstellung einer Chipkarte
US6284564B1 (en) * 1999-09-20 2001-09-04 Lockheed Martin Corp. HDI chip attachment method for reduced processing
US6242282B1 (en) 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
TW512653B (en) 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP2001156457A (ja) 1999-11-30 2001-06-08 Taiyo Yuden Co Ltd 電子回路装置の製造方法
US6538210B2 (en) 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US6475877B1 (en) * 1999-12-22 2002-11-05 General Electric Company Method for aligning die to interconnect metal on flex substrate
JP3809053B2 (ja) 2000-01-20 2006-08-16 新光電気工業株式会社 電子部品パッケージ
JP3813402B2 (ja) 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
JP4685251B2 (ja) 2000-02-09 2011-05-18 日本特殊陶業株式会社 配線基板の製造方法
US6396148B1 (en) 2000-02-10 2002-05-28 Epic Technologies, Inc. Electroless metal connection structures and methods
JP4854845B2 (ja) 2000-02-25 2012-01-18 イビデン株式会社 多層プリント配線板
TW569424B (en) 2000-03-17 2004-01-01 Matsushita Electric Industrial Co Ltd Module with embedded electric elements and the manufacturing method thereof
JP2002016327A (ja) 2000-04-24 2002-01-18 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
US6404043B1 (en) * 2000-06-21 2002-06-11 Dense-Pac Microsystems, Inc. Panel stacking of BGA devices to form three-dimensional modules
US6292366B1 (en) 2000-06-26 2001-09-18 Intel Corporation Printed circuit board with embedded integrated circuit
US6570469B2 (en) * 2000-06-27 2003-05-27 Matsushita Electric Industrial Co., Ltd. Multilayer ceramic device including two ceramic layers with multilayer circuit patterns that can support semiconductor and saw chips
JP4230680B2 (ja) 2000-06-29 2009-02-25 イビデン株式会社 多層化回路基板
JP2002289768A (ja) 2000-07-17 2002-10-04 Rohm Co Ltd 半導体装置およびその製法
US6734534B1 (en) * 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
US6402970B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6551861B1 (en) 2000-08-22 2003-04-22 Charles W. C. Lin Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive
US6489185B1 (en) * 2000-09-13 2002-12-03 Intel Corporation Protective film for the fabrication of direct build-up layers on an encapsulated die package
US6713859B1 (en) * 2000-09-13 2004-03-30 Intel Corporation Direct build-up layer on an encapsulated die package having a moisture barrier structure
JP2002094200A (ja) * 2000-09-18 2002-03-29 Matsushita Electric Ind Co Ltd 回路基板用電気絶縁材と回路基板およびその製造方法
JP2002111222A (ja) * 2000-10-02 2002-04-12 Matsushita Electric Ind Co Ltd 多層基板
US6876072B1 (en) * 2000-10-13 2005-04-05 Bridge Semiconductor Corporation Semiconductor chip assembly with chip in substrate cavity
JP3554533B2 (ja) 2000-10-13 2004-08-18 シャープ株式会社 チップオンフィルム用テープおよび半導体装置
US6576493B1 (en) 2000-10-13 2003-06-10 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
JP2002158307A (ja) 2000-11-22 2002-05-31 Toshiba Corp 半導体装置及びその製造方法
JP3407737B2 (ja) 2000-12-14 2003-05-19 株式会社デンソー 多層基板の製造方法およびその製造方法によって形成される多層基板
US6555906B2 (en) * 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Industrial Co Ltd Device built-in module and manufacturing method thereof
KR100391093B1 (ko) * 2001-01-04 2003-07-12 삼성전자주식회사 히트 싱크가 부착된 볼 그리드 어레이 패키지
US6512182B2 (en) 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
JP4863563B2 (ja) 2001-03-13 2012-01-25 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
FR2822338B1 (fr) * 2001-03-14 2003-06-27 Sagem Procede pour connecter electriquement des plots de contact d'un composant microelectronique directement a des pistes de circuits imprimes, et plaque a circuits imprimes ainsi constituee
TW579581B (en) 2001-03-21 2004-03-11 Ultratera Corp Semiconductor device with chip separated from substrate and its manufacturing method
US6537848B2 (en) 2001-05-30 2003-03-25 St. Assembly Test Services Ltd. Super thin/super thermal ball grid array package
JP2003037205A (ja) * 2001-07-23 2003-02-07 Sony Corp Icチップ内蔵多層基板及びその製造方法
US7183658B2 (en) 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
JP2003115664A (ja) * 2001-10-05 2003-04-18 Matsushita Electric Ind Co Ltd 電圧変換モジュール
US6774486B2 (en) * 2001-10-10 2004-08-10 Micron Technology, Inc. Circuit boards containing vias and methods for producing same
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Industrial Co Ltd Module with built-in components and the manufacturing method thereof
JP4392157B2 (ja) * 2001-10-26 2009-12-24 パナソニック電工株式会社 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
JP2003229513A (ja) * 2001-11-29 2003-08-15 Sony Corp 素子内蔵基板および素子内蔵基板の製造方法
JP3870778B2 (ja) 2001-12-20 2007-01-24 ソニー株式会社 素子内蔵基板の製造方法および素子内蔵基板
JP2003197822A (ja) * 2001-12-25 2003-07-11 Sony Corp 配線基板、多層配線基板およびそれらの製造方法
US6709897B2 (en) * 2002-01-15 2004-03-23 Unimicron Technology Corp. Method of forming IC package having upward-facing chip cavity
TW200302685A (en) 2002-01-23 2003-08-01 Matsushita Electric Industrial Co Ltd Circuit component built-in module and method of manufacturing the same
FI115285B (fi) 2002-01-31 2005-03-31 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
FI119215B (fi) 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
US6701614B2 (en) * 2002-02-15 2004-03-09 Advanced Semiconductor Engineering Inc. Method for making a build-up package of a semiconductor
US6506632B1 (en) * 2002-02-15 2003-01-14 Unimicron Technology Corp. Method of forming IC package having downward-facing chip cavity
JP2003249763A (ja) * 2002-02-25 2003-09-05 Fujitsu Ltd 多層配線基板及びその製造方法
JP2004031651A (ja) * 2002-06-26 2004-01-29 Sony Corp 素子実装基板及びその製造方法
US20040068852A1 (en) * 2002-10-15 2004-04-15 Enos Nolan Wheel helper
JP2004146634A (ja) 2002-10-25 2004-05-20 Murata Mfg Co Ltd 樹脂基板の製造方法、および樹脂多層基板の製造方法
FI119583B (fi) 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI20030293L (fi) 2003-02-26 2004-08-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
FI115601B (fi) 2003-04-01 2005-05-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
TW200507131A (en) 2003-07-02 2005-02-16 North Corp Multi-layer circuit board for electronic device
US7141884B2 (en) * 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same
TWI223711B (en) * 2003-08-22 2004-11-11 Advanced Semiconductor Eng Test apparatus for semiconductor package
FI20031341A7 (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
KR100971104B1 (ko) 2004-02-24 2010-07-20 이비덴 가부시키가이샤 반도체 탑재용 기판
FI20041680L (fi) 2004-04-27 2005-10-28 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
TWI237883B (en) 2004-05-11 2005-08-11 Via Tech Inc Chip embedded package structure and process thereof
TWI251910B (en) 2004-06-29 2006-03-21 Phoenix Prec Technology Corp Semiconductor device buried in a carrier and a method for fabricating the same
FI117812B (fi) 2004-08-05 2007-02-28 Imbera Electronics Oy Komponentin sisältävän kerroksen valmistaminen
US8487194B2 (en) 2004-08-05 2013-07-16 Imbera Electronics Oy Circuit board including an embedded component
FI117369B (fi) 2004-11-26 2006-09-15 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
JP4826248B2 (ja) 2005-12-19 2011-11-30 Tdk株式会社 Ic内蔵基板の製造方法
SG139594A1 (en) 2006-08-04 2008-02-29 Micron Technology Inc Microelectronic devices and methods for manufacturing microelectronic devices

Also Published As

Publication number Publication date
US20200187358A1 (en) 2020-06-11
DE112004001727B4 (de) 2020-10-08
JP4977464B2 (ja) 2012-07-18
FI20031341L (fi) 2005-03-19
FI20031341A0 (fi) 2003-09-18
GB0605377D0 (en) 2006-04-26
US10798823B2 (en) 2020-10-06
WO2005027602A1 (en) 2005-03-24
US9232658B2 (en) 2016-01-05
KR20060066115A (ko) 2006-06-15
GB2422054A (en) 2006-07-12
US20210329788A1 (en) 2021-10-21
US20150124411A1 (en) 2015-05-07
JP2007506273A (ja) 2007-03-15
US20070166886A1 (en) 2007-07-19
GB2422054B (en) 2007-05-16
CN1853451B (zh) 2010-06-16
US11716816B2 (en) 2023-08-01
US7696005B2 (en) 2010-04-13
CN1853451A (zh) 2006-10-25
US20100188823A1 (en) 2010-07-29
FI20031341A7 (fi) 2005-03-19

Similar Documents

Publication Publication Date Title
DE112004001727T5 (de) Verfahren zur Herstellung eines elektronischen Moduls
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
DE69331511T2 (de) Zweiseitig gedruckte Leiterplatte, mehrschichtige Leiterplatte und Verfahren zur Herstellung
DE69838053T2 (de) Elektronische Schaltung, insbesondere für implantierbare aktive medizinische Vorrichtung, wie ein Herzstimulator oder -defibrillator, und deren Herstellungsmethode
AT503718B1 (de) Herstellung einer eine komponente umfassenden schicht
DE69128307T2 (de) Prozess und Struktur für mehrschichtige Zusammenschaltung mit hoher Dichte
EP2259311B1 (de) Verfahren zum Einbetten zumindest eines Bauelements in einem Leiterplattenelement
DE102004022884B4 (de) Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE112005000952T5 (de) Elektronik-Modul und Verfahren zur Herstellung desselben
DE112005001414T5 (de) Verfahren zur Herstellung eines Elektronikmoduls
EP3231261B1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
DE112008003532T5 (de) Verfahren zum Herstellen eines Mehrschichtverdrahtungssubstrats
AT12319U1 (de) Verfahren zum herstellen einer aus wenigstens zwei leiterplattenbereichen bestehenden leiterplatte sowie leiterplatte
DE102005041058A1 (de) Verfahren zur Herstellung einer mehrschichtigen Karte
DE19615395A1 (de) Elektrostatische Schutzvorrichtung und Verfahren zu ihrer Herstellung
EP0756244A2 (de) Schaltungseinheit und Verfahren zur Herstellung einer Schaltungseinheit
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE19650296A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
WO2012072212A2 (de) Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil
DE102007058497B4 (de) Mehrschichtige Leiterplatte und Verfahren zum Herstellen einer mehrschichtigen Leiterplatte
DE3020196A1 (de) Mehrebenen-leiterplatte und verfahren zu deren herstellung
EP2973671A1 (de) Elektronisches bauteil und verfahren zum herstellen eines elektronischen bauteils
EP2852970B1 (de) Verfahren zum herstellen einer elektronischen baugruppe
DE19522338B4 (de) Chipträgeranordnung mit einer Durchkontaktierung

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20110909

R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: GE EMBEDDED ELECTRONICS OY, FI

Free format text: FORMER OWNER: IMBERA ELECTRONICS OY, ESPOO, FI

Owner name: IMBERATEK, LLC (N.D.GES.D.STAATES DELAWARE), H, US

Free format text: FORMER OWNER: IMBERA ELECTRONICS OY, ESPOO, FI

R082 Change of representative

Representative=s name: K & H BONAPAT PATENTANWAELTE KOCH VON BEHREN &, DE

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

R018 Grant decision by examination section/examining division
R081 Change of applicant/patentee

Owner name: IMBERATEK, LLC (N.D.GES.D.STAATES DELAWARE), H, US

Free format text: FORMER OWNER: GE EMBEDDED ELECTRONICS OY, HELSINKI, FI

R082 Change of representative

Representative=s name: DF-MP DOERRIES FRANK-MOLNIA & POHLMAN PATENTAN, DE

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

R020 Patent grant now final
R008 Case pending at federal patent court
R039 Revocation action filed
R082 Change of representative

Representative=s name: DF-MP DOERRIES FRANK-MOLNIA & POHLMAN PATENTAN, DE

R040 Withdrawal/refusal of revocation action now final
R071 Expiry of right