DE60300619T2

DE60300619T2 - Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts

Info

Publication number: DE60300619T2
Application number: DE60300619T
Authority: DE
Inventors: Risto Tuominen
Original assignee: Imbera Electronics Oy
Current assignee: GE Embedded Electronics Oy
Priority date: 2002-01-31
Filing date: 2003-01-28
Publication date: 2006-01-19
Anticipated expiration: 2023-01-29
Also published as: IL163238A; KR20100126546A; EP1474959A1; CN100566511C; DE60300619D1; CN1625927A; US20050124148A1; WO2003065778A1; FI20020190A0; FI115285B; KR101013325B1; BR0307364A; HK1077151A1; EP1474959B1; JP2005517287A; RU2004126137A; KR20040073606A; BRPI0307364B1; US6991966B2; ATE295064T1

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Einbetten eines oder mehrerer Bauelemente in einer Basis und zum Bilden von Verbindungen unter ihnen.
Die Basen, die unter Verwendung der Verfahren verarbeitet werden, auf die sich die vorliegende Erfindung bezieht, werden als Basen für elektrische Bauelemente, typischerweise Halbleiterbauelemente und insbesondere Mikroschaltkreise, in elektronischen Produkten verwendet. Die Aufgabe der Basis ist es, eine mechanische Befestigungsbasis für die Bauelemente und die notwendigen elektrischen Verbindungen zu den anderen Bauelementen auf der Basis und außerhalb der Basis bereitzustellen. Die Basis kann eine Platine sein, so dass das Verfahren, das Gegenstand der Erfindung ist, eng verwandt mit der Platinen-Fertigungstechnologie ist. Die Basis kann auch irgendeine andere Basis, zum Beispiel eine Basis, die zum Kapseln eines Bauelements oder von Bauelementen verwendet wird, oder die Basis eines gesamten Funktionsmoduls sein.
Die Platinen-Fertigungstechnologien unterscheiden sich von der Mikroschaltkreis-Herstellung unter anderem durch die Tatsache, dass das in den Mikroschaltkreis-Fertigungstechnologien verwendete Substrat ein Halbleitermaterial ist, wohingegen das Basismaterial einer Platine ein Isolator ist. Mikroschaltkreis-Fertigungstechnologien sind auch typischerweise wesentlich teurer als Platinen-Fertigungstechnologien.
Platinen-Fertigungstechnologien unterscheiden sich von Kapselungstechniken dadurch, dass Kapselungstechniken dafür bestimmt sind, ein Gehäuse um ein Halbleiterbauelement herum zu bilden, welches seine Handhabung erleichtert. Die Fläche eines Gehäuses eines Halbleiterbauelements hat Kontaktteile, typischerweise Vorsprünge, welche es ermöglichen, dass das gekapselte Bauelement leicht auf einer Platine installiert wird. Ein Halbleitergehäuse weist auch Leiter auf, durch die eine Spannung an den eigentlichen Halbleiter angelegt werden kann, wobei sie die vorspringenden Kontaktteile außerhalb des Gehäuses mit den Kontaktflächen auf der Oberfläche des Halbleiterbauelements verbinden.
Jedoch benötigen die Gehäuse von Bauelementen, die unter Verwendung herkömmlicher Technologien hergestellt werden, einen beträchtlichen Platz. Die Miniaturisierung von elektronischen Geräten hat zu einem Versuch geführt, das Kapseln von Halbleiterbauelementen zu eliminieren. Zu diesem Zweck wurde beispielsweise die sogenannte Flip-Chip-Technologie entwickelt, bei der ein Halbleiterbauelement ohne ein Gehäuse direkt auf der Oberfläche der Platine montiert wird. Jedoch gibt es in der Flip-Chip-Technologie viele Schwierigkeiten. Zum Beispiel können Probleme mit der Zuverlässigkeit von Verbindungen auftreten, insbesondere bei Anwendungen, bei denen mechanische Belastungen zwischen der Platine und dem Halbleiterbauelement auftreten. Mechanische Belastungen müssen durch Hinzufügen eines geeigneten Underfill zwischen dem Chip und der Platine ausgeglichen werden. Dieser Vorgang verlangsamt den Prozess und erhöht die Herstellungskosten. Belastungen treten insbesondere in Anwendungen auf, bei denen eine flexible Platine verwendet und die Platine stark gebogen wird.
US-A-5306670 offenbart ein Multichip-IC-Gehäuse, das Halbleiterchips enthält, die in einem laminierten Leiterplatten-Substrat eingebettet sind.
Es ist das Ziel der Erfindung, ein Verfahren zu schaffen, mittels dem ungehäuste Mikroschaltkreise auf einer Basis zuverlässig, aber wirtschaftlich montiert und mit Kontakten versehen werden können.
Die Erfindung basiert auf dem Einbetten der Halbleiterbauelemente oder zumindest einiger von ihnen in einer Basis, wie zum Beispiel einer Platine, während der Herstellung der Basis, wonach ein Teil der Basisstruktur sozusagen um die Halbleiterbauelemente herum gefertigt wird. Gemäß der Erfindung wird zunächst zumindest eine leitfähige Struktur in der Basis hergestellt, während es Durchgangslöcher für die Halbleiterbauelemente gibt. Danach werden die Halbleiterbauelemente in den Löchern in Ausrichtung mit der leitfähigen Struktur platziert. Die Halbleiterbauelemente werden an der Struktur der Basis befestigt, und eine oder mehrere Schichten leitfähiger Strukturen werden in der Basis derart hergestellt, dass zumindest eine leitfähige Struktur einen elektrischen Kontakt mit den Kontaktflächen auf der Fläche des Halbleiterbauelements bildet. Die kennzeichnenden Merkmale des Verfahrens gemäß der Erfindung sind in dem kennzeichnenden Teil von Anspruch 1 genannt.
Mit Hilfe der Erfindung werden beträchtliche Vorteile erzielt. Dies deshalb, weil mit Hilfe der Erfindung eine Platine mit den in ihr eingebetteten Halbleiterbauelementen hergestellt werden kann. Die Erfindung ermöglicht es auch, ein kleines und zuverlässiges Bauelementegehäuse um ein Bauteil herum herzustellen.
Die Erfindung erlaubt auch eine große Anzahl von Ausführungsformen, die zusätzliche signifikante Vorteile bieten.
Zum Beispiel können mittels der Erfindung die Phase der Kapselung der Bauelemente, die Phase der Herstellung der Platinen und die Phase der Montage und Kontaktherstellung der Halbleiterbauelemente miteinander kombiniert werden, um eine einzige Gesamtheit zu bilden. Die Kombination der verschiedenen Prozessphasen bringt wichtige logistische Vorteile und erlaubt die Herstellung eines kleineren und zuverlässigeren elektronischen Moduls. Es gibt den weiteren Vorteil, dass solch ein Herstellungsverfahren in hohem Maße Platinenherstellungs- und Verbindungstechnologien ausnutzen kann, die allgemein verwendet werden.
Das Verbundverfahren gemäß einer bevorzugten Ausführungsform der Erfindung ist in seiner Gesamtheit einfacher als beispielsweise das Herstellen einer Platine und das Verwenden der Flip-Chip-Technologie, um die Bauelemente an der Platine zu befestigen. Mittels solcher bevorzugter Ausführungsformen erhält man die folgenden Vorteile gegenüber der herkömmlichen Lösung:

– Es ist kein Löten erforderlich, um Kontakte mit den Bauelementen zu bilden, stattdessen kann ein elektrischer Kontakt durch Aufwachsen von Leitern oben auf den Kontaktflächen eines Halbleiterbauelements hergestellt werden. Das bedeutet, dass kein geschmolzenes Metall verwendet werden muss, um die Bauelemente zu verbinden, so dass keine Verbindungen zwischen Metallen ausgebildet werden. Verbindungen zwischen Metallen sind im allgemeinen spröde, so dass die Zuverlässigkeit im Vergleich zu Verbindungen, die durch Löten herstellt werden, verbessert wird. Insbesondere bei kleinen Verbindungen ruft die Sprödigkeit der Metallverbindungen in den Verbindungen große Probleme hervor. Gemäß einer bevorzugten Ausführungsform ist es möglich, deutlich kleinere Strukturen bei einer lötfreien Lösung als bei gelöteten Lösungen zu erreichen. Das lötfreie Kontaktherstellungsverfahren hat auch den Vorteil, dass keine hohen Temperaturen erforderlich sind, um Kontakte zu bilden. Eine geringere Prozesstemperatur erlaubt eine größere Auswahl beim Auswählen anderer Materialien der Platine, des Bauelementegehäuses oder des Elektronik-Moduls. In dem Verfahren kann die Temperatur der Platine, des Bauelements und der direkt mit dem Bauelement verbundenen leitfähigen Schicht im Bereich 20–85°C gehalten werden. Höhere Temperaturen von zum Beispiel etwa 150°C können nur beim Härten (Polymerisieren) irgendwelcher verwendeter Polymerschichten erforderlich sein. Jedoch kann die Temperatur der Grundplatine und der Bauelemente während des gesamten Prozesses unter 200°C gehalten werden. Bei dem Verfahren ist es auch möglich, Polymerschichten zu verwenden, die auf andere Weise als durch die Einwirkung einer hohen Temperatur aushärten, zum Beispiel chemisch oder durch elektromagnetische Strahlung, wie zum Beispiel ultraviolettes Licht. In solch einer bevorzugten Ausführungsform der Erfindung kann die Temperatur der Grundplatine und der Bauelemente während des gesamten Prozesses unter 100°C gehalten werden.
– Weil die Verwendung des Verfahrens die Herstellung kleinerer Strukturen erlaubt, können die Bauelemente dichter angeordnet werden. Die Leiter zwischen den Bauelementen können dann auch kürzer sein, während sich die elektrischen Eigenschaften der elektronischen Schaltung zum Beispiel durch Reduzierung von Verlusten, Interferenz und Verzögerungszeiten verbessern.
– Das Verfahren erlaubt auch die Herstellung von dreidimensionalen Strukturen, da die Basen und die in den Basen eingebetteten Bauelemente übereinander aufgebaut werden können.
– Bei dem Verfahren ist es auch möglich, die Übergangsstellen zwischen unterschiedlichen Metallen zu reduzieren.
– Das Verfahren erlaubt einen bleifreien Prozess.

Die Erfindung lässt auch andere bevorzugte Ausführungsformen zu. Zum Beispiel können in Verbindung mit der Erfindung flexible Platinen verwendet werden. Weiterhin erlaubt es der Prozess, dass Platinen übereinander aufgebaut werden.
Mit Hilfe der Erfindung ist es auch möglich, extrem dünne Strukturen herzustellen, bei denen die Halbleiterbauelemente trotz ihrer Dünnheit innerhalb einer Basis, wie zum Beispiel einer Platine, vollkommen geschützt sind.
Da die Halbleiterbauelemente gänzlich innerhalb der Platine platziert werden können, sind die Verbindungen zwischen der Platine und den Halbleiterbauelementen mechanisch haltbar und zuverlässig.
Im folgenden wird die Erfindung mit Hilfe von Beispielen und unter Bezugnahme auf die beigefügten Zeichnungen behandelt.
1 zeigt eine Folge von Querschnitten eines Prozesses gemäß der Erfindung.
2 zeigt eine Folge von Querschnitten eines zweiten Prozesses gemäß der Erfindung.
3 zeigt eine Folge von Querschnitten eines dritten Prozesses gemäß der Erfindung.
Die in 1 gezeigte Folge von Darstellungen zeigt einen möglichen Prozess gemäß der Erfindung. Im folgenden wird der Prozess von 1 stufenweise untersucht:
Phase A (1A):
In Phase A wird eine geeignete Grundplatine 1 für den Platinenherstellungsprozess ausgewählt. Die Grundplatine kann zum Beispiel eine glasfiberverstärkte Epoxydharzplatine, wie zum Beispiel eine Platine des FR4-Typs sein. In dem Beispielprozess kann die Grundplatine 1 deshalb eine organische Platine sein, da der Beispielprozess keine hohen Temperaturen erfordert. Somit kann für die Grundplatine 1 eine flexible und kostengünstige organische Platine gewählt werden. Typischerweise wird eine Platine für die Grundplatine 1 ausgewählt, die schon mit einem leitfähigen Material 2, üblicherweise Kupfer, beschichtet ist. Selbstverständlich kann auch eine anorganische Platine verwendet werden.
Phase B (1B):
In Phase B werden Durchgangslöcher 3 für elektrische Kontakte in der Grundplatine hergestellt. Die Löcher 3 können beispielsweise mit irgendeinem bekannten, in der Platinenherstellung verwendeten Verfahren, wie zum Beispiel mechanischem Bohren, hergestellt werden.
Phase C (1C):
In Phase C wird ein Metall 4 in die in Phase B hergestellten Durchgangslöcher aufgewachsen. In dem Beispielprozess wird das Metall 4 auch oben auf der Platine aufgewachsen, folglich vergrößert sich auch die Dicke der leitfähigen Schicht 2.
Das auf zuwachsende leitfähige Metall 4 ist Kupfer oder irgendein anderes Material mit ausreichender elektrischer Leitfähigkeit. Die Kupfermetallisierung kann durch Beschichten der Löcher mit einer dünnen Schicht aus chemischem Kupfer und dann durch Fortsetzen der Beschichtung unter Verwendung eines elektrochemischen Kupfer-Aufwachsverfahrens erfolgen. In dem Beispiel wird chemisches Kupfer verwendet, wie es auch oben auf einem Polymer auftaucht und als ein elektrischer Leiter in der elektrochemischen Beschichtung fungiert. Somit kann das Metall unter Verwendung eines nasschemischen Verfahrens aufgewachsen werden, so dass der Aufwuchs kostengünstig ist. Alternativ kann die leitfähige Schicht 4 zum Beispiel durch Füllen der Durchgangslöcher mit einer elektrisch leitfähigen Paste hergestellt werden.
Phase D (1D):
In Phase D wird die leitfähige Schicht auf der Oberfläche der Platine strukturiert. Dies kann unter Verwendung allgemein bekannter Platinenherstellungsverfahren geschehen. Die Strukturierung der leitfähigen Schicht wird zum Beispiel an den in Phase B hergestellten Löchern ausgerichtet.
Die Herstellung der Leiterstruktur kann zum Beispiel durch Laminieren eines photolithographischen Polymerfilms auf die Oberfläche des Metalls 4 erfolgen, auf dem die gewünschte Leiterstruktur durch Leiten von Licht durch eine strukturierte Maske gebildet wird. Nach der Belichtung wird der Polymerfilm entwickelt, währenddessen die gewünschten Flächen von ihm entfernt werden und das Kupfer 4 unter dem Polymer offengelegt wird. Als nächstes wird das unter dem Film offengelegte Kupfer weggeätzt, wodurch die gewünschte leitfähige Struktur übrig bleibt. Das Polymer fungiert als eine sogenannte Ätzmaske, und Öffnungen 5, an deren Fuß die Grundplatine der Platine offengelegt wird, werden in der Metallschicht 4 gebildet. Danach wird auch der Polymerfilm oben auf dem Kupfer 4 entfernt.
Phase E (1E):
In Phase E werden Löcher 6 in der Grundplatine für die Mikroschaltkreise hergestellt. Die Löcher erstrecken sich durch die gesamte Grundplatine von der ersten Fläche 1a zu der zweiten Fläche 1b. Die Löcher können beispielsweise mechanisch durch Fräsen mittels einer Fräsmaschine hergestellt werden. Die Löcher 6 können beispielsweise auch durch Stanzen hergestellt werden. Die Löcher 6 werden bezüglich der leitfähigen Strukturen 4 der Platine ausgerichtet. Die während Phase B hergestellten Löcher 3 können auch verwendet werden, um die Ausrichtung zu unterstützen, aber auch dann ist die Ausrichtung relativ zu den leitfähigen Strukturen 4, da die leitfähigen Strukturen 4 eine bestimmte Position in Bezug auf die Löcher 3 haben.
Phase F (1F):
In Phase F wird ein Band 7 oder Ähnliches über die Löcher 6 laminiert. Das Band 7 wird durch Aufspannen desselben gerade über das Loch 6 entlang der zweiten Fläche 1b der Grundplatine laminiert. Das Band ist dazu gedacht, die in der nächsten Phase zu montierenden Bauelemente an der Stelle zu halten, bis die Komponenten an der Grundplatine unter Verwendung des endgültigen Befestigungsverfahrens befestigt worden sind.
Phase G (1G):
In Phase G werden die Mikroschaltkreise 8 in den Löchern 6 von der Seite der ersten Fläche 1a der Grundplatine aus montiert. Die Montage kann unter Verwendung einer Präzisions-Bestückungsmaschine erfolgen, wobei die Mikroschaltkreise 8 bezüglich der leitfähigen Strukturen der Platine ausgerichtet werden. Wie in Phase E können die in Phase B hergestellten Löcher verwendet werden, um die Ausrichtung zu unterstützen.
Die Mikroschaltkreise 8 werden derart montiert, dass sie an der klebenden Fläche des Bandes 7 am "Fuße" der Löcher 6 kleben.
Phase H (1H):
In Phase H werden die Mikroschaltkreise 8 an der Grundplatine der Platine unter Verwendung eines Füllstoffes 9 zum Füllen der für die Mikroschaltkreise hergestellten Löcher befestigt. In dem Beispielprozess wird diese Phase durch Verteilen von Epoxyd-Gießharz in die Löcher und oben auf den Mikroschaltkreisen 7 von der Seite der ersten Fläche (1a) der Platine aus ausgeführt. Das Epoxydharz wird mit einem Spachtel geglättet und wird durch Aushärten in einem Autoklav gehärtet.
Phase I (1I):
In Phase I wird das in Phase F laminierte Band entfernt.
Phase J (1J):
In Phase J wird ein Polymerfilm 10 auf der Fläche der Platine gebildet, gefolgt von einer dünnen Metallbeschichtung 11 oben auf dem Polymerfilm. Der Film ist vorzugsweise auf beiden Flächen der Platine ausgebildet, aber zumindest auf der zweiten Fläche (1b) der Platine.
In dem Beispielprozess wird Phase J durch Laminieren eines dünnen Polymerfilms (zum Beispiel etwa 40 μm) auf der Fläche der Platine ausgeführt, auf dem oben eine Kupferschicht (zum Beispiel etwa 5 μm) ist. Die Laminierung erfolgt mit Hilfe von Druck und Wärme. In dem Beispielprozess ist der Film daher eine RCC- (harzbeschichtete Kupfer-) Folie.
Der Polymerfilm kann zum Beispiel auch durch Auftragen eines Polymers in einer flüssigen Form auf die Platine hergestellt werden. Daher ist die Laminierung in Phase J nicht unbedingt notwendig. Was essentiell ist, ist, dass eine Isolationsschicht, typischerweise ein Polymerfilm, auf der Platine hergestellt wird, der die eingebetteten Bauelemente enthält, insbesondere eingebettete Mikroschaltkreise. Der Polymerfilm selbst kann entsprechend der Ausführungsform ein Gefülltes-Polymer-Film oder ein Ungefülltes-Polymer-Film sein. Der Polymerfilm kann auch mit Metall beschichtet sein, das ist aber nicht unbedingt notwendig, da die leitfähige Schicht auch später oben auf einer Polymerschicht hergestellt werden kann, die schon an der Platine befestigt ist.
Schritt J ermöglicht es, konventionelle Fertigungsverfahren und Arbeitsgänge in dem Beispielprozess zu verwenden, die in der Platinenherstellung verwendet werden, und trotzdem in der Lage zu sein, Mikroschaltkreise und andere Bauelemente innerhalb der Platine zu vergraben.
Phase K (1K)
In Phase K werden Löcher 12 in dem Polymerfilm 10 (und gleichzeitig in der leitfähigen Folie 11) hergestellt, durch welche es möglich ist, Kontakte mit den leitfähigen Strukturen und Durchkontaktierungen (leitfähiges Material 4) der Platine und mit den Mikroschaltkreisen 8 zu bilden.
Die Löcher 12 können beispielsweise unter Verwendung eines Lasers oder irgendeines anderen geeigneten Verfahrens hergestellt werden. Die in Phase D hergestellten leitfähigen Strukturen oder die in Phase B hergestellten Durchgangslöcher können zur Ausrichtung verwendet werden.
Phase L (1L):
Phase L entspricht Phase C. In Phase L wird eine leitfähige Schicht 13 in den Löchern 12 und auf den Flächen der Platine hergestellt.
In dem Beispielprozess werden die Durchkontaktierungen (Löcher 12) zunächst unter Verwendung einer 3-Phasen-Entfettungsbehandlung gereinigt. Danach werden die Durchkontaktierungen metallisiert, indem zuerst eine katalysierende SnPd-Oberfläche auf dem Polymer gebildet wird und danach eine dünne Schicht (etwa 2 fm) aus chemischem Kupfer auf die Fläche abgeschieden wird. Die Dicke des Kupfers 13 wird durch elektrochemische Abscheidung vergrößert.
Alternativ können die Durchkontaktierungen mit einer elektrisch leitfähigen Paste gefüllt werden oder unter Verwendung irgendeines anderen geeigneten Mikro-Durchkontaktierungs-Metallisierungsverfahrens hergestellt werden.
Phase M (1M):
In Phase M wird eine leitfähige Struktur in der gleichen Weise wie in Phase D gebildet.
Phasen N und O (1N und 1O):
In den Phasen N und O wird ein photolithographisches Polymer 14 auf die Oberflächen der Platine aufgetragen, und die gewünschte Struktur wird in dem Polymer 14 gebildet (auf eine Weise ähnlich der in den Schritten D und M). Der belichtete Polymerfilm wird entwickelt, aber die auf der Platine verbleibende Polymerfilmstruktur wird nicht entfernt.
Phase P (1P):
In Phase P werden die in den vorhergehenden Phasen gebildeten Anschlussflächen der Polymerfilmstruktur beschichtet (15). Die Beschichtung 15 kann zum Beispiel mit einer Ni/Au-Beschichtung oder einem OSP (organischen Oberflächenschutz) erfolgen.
Das Beispiel von 1 stellt einen Prozess dar, der verwendet werden kann, um unsere Erfindung zu verwerten. Unsere Erfindung ist somit in keiner Weise auf den oben beschriebenen Prozess beschränkt, sondern stattdessen deckt die Erfindung eine große Gruppe von unterschiedlichen Prozessen und ihre Endprodukte ab, bis zum vollen Umfang der Ansprüche und unter Berücksichtigung von äquivalenten Auslegungen. Insbesondere ist die Erfindung in keiner Weise auf das in dem Beispiel gezeigte Layout beschränkt, stattdessen wird es für einen Fachmann offensichtlich sein, dass die Prozesse gemäß unserer Erfindung verwendet werden können, um viele Arten von Platinen herzustellen, welche sich sehr von den hier offenbarten Beispielen unterscheiden. Folglich sind die Mikroschaltkreise und Verbindungen der Figuren nur gezeigt, um den Fertigungsprozess darzustellen. Somit können viele bedeutende Veränderungen an dem Prozess des oben offenbarten Beispiels vorgenommen werden, ohne jedoch vom Bereich der Ansprüche abzuweichen. Die Veränderungen können die in den verschiedenen Phasen dargestellten Fertigungstechniken oder beispielsweise die wechselseitige Reihenfolge der Phasen betreffen. Zum Beispiel kann Phase B genauso gut nach Phase D ausgeführt werden, das heißt, das Verfahren kann so sein, dass anstatt des Ausrichtens der Struktur an den Bohrlöchern die Bohrung an der Struktur ausgerichtet wird.
Es können auch Phasen, die man als notwendig empfindet, dem Prozess des oben offenbarten Beispiels hinzugefügt werden. Zum Beispiel kann eine Folie, die die Oberfläche der Platine schützt, während das Gießen in Phase H stattfindet, auf die erste Seite (1a) der Platine laminiert werden. Solch eine Schutzfolie wird so hergestellt, dass sie all die anderen Flächen außer die Löcher 6 bedeckt. Die Schutzfolie hält die Oberfläche der Platine sauber, wenn das Epoxyd-Gießharz mit dem Spachtel verteilt wird. Die Schutzfolie kann in einer geeigneten Phase vor Phase H hergestellt werden und wird von der Oberfläche der Platine sofort nach dem Gießen entfernt.
Mit Hilfe des Verfahrens ist es auch möglich, an der Platine zu befestigende Bauelement-Pakete herzustellen. Solche Pakete können auch verschiedene Halbleiterbauelemente enthalten, welche miteinander elektrisch verbunden sind.
Das Verfahren kann auch verwendet werden, um ganze elektrische Module herzustellen. Der in 1 gezeigte Prozess kann auch derart angewendet werden, dass die leitfähige Struktur nur auf der zweiten Seite (1b) der Platine hergestellt wird, zu der die Kontaktflächen des Mikroschaltkreises orientiert sind.
Das Verfahren ermöglicht es, beispielsweise Platinen oder elektrische Module herzustellen, bei welchen die Dicke der verwendeten Grundplatine im Bereich 50–200 Mikrometer und die Dicke des Mikroschaltkreises und der Mikroschaltkreise im Bereich 50–150 Mikrometer liegt. Der Abstand der Leiter kann variieren, zum Beispiel im Bereich 50–250 Mikrometer, während der Durchmesser der Mikro-Durchkontaktierungen zum Beispiel 15–50 Mikrometer betragen kann. Somit ist die Gesamtdicke einer einzelnen Platine in einer 1-Lagen-Konstruktion etwa 100–300 Mikrometer.
Die Erfindung kann auch derart angewendet werden, dass Platinen übereinander montiert werden, wodurch somit eine Mehrlagen-Schaltungsstruktur gebildet wird, bei der es mehrere, gemäß 1 hergestellte Platinen gibt, die übereinander gesetzt sind und miteinander elektrisch verbunden sind. Die übereinander gesetzten Platinen können auch Platinen sein, bei denen die leitfähige Struktur nur auf der zweiten Seite 1b der Platine gebildet wird, die aber dennoch Durchkontaktierungen umfasst, durch welche ein elektrischer Kontakt auch zu den Mikroschaltkreisen von der ersten Seite der Platine gebildet werden kann.
2 zeigt einen solchen Prozess.
2 zeigt die Verbindung von Platinen miteinander. Im folgenden wird der Prozess stufenweise beschrieben.
Phase 2A (2A):
Phase 2A beschreibt die übereinander gesetzten Platinen. Die unterste Platine kann zum Beispiel nach Phase I eines modifizierten Prozesses von 1 erhalten werden. In diesem Fall wird dann der Prozess von 1 durch Weglassen von Phase 1C modifiziert.
Die mittlere und die obere Platine können beispielsweise wiederum nach Phase M eines modifizierten Prozesses von 1 erhalten werden. In diesem Fall wird der Prozess von 1 durch Weglassen von Phase 1C und Ausführen der Phasen J, K und L nur auf der zweiten Seite (1b) der Platine modifiziert.
Zusätzlich zu den Platinen zeigt 2A Prepreg-Epoxydharz-Schichten 21, die zwischen den Platinen platziert sind.
Phase 2B (2B):
In Phase 2B werden die Platinen mit Hilfe der Prepreg-Epoxydharz-Schichten 21 miteinander laminiert. Außerdem wird ein metallbeschichteter Polymerfilm 22 auf beiden Seiten der Platine hergestellt. Der Prozess entspricht Phase J des Prozesses von 1.
Phase 2C (2C):
In Phase 2C werden Löcher 23 für die Bildung von Kontakten in die Platine gebohrt.
Nach Phase 2C kann der Prozess zum Beispiel wie folgt fortgesetzt werden:
Phase 2D:
In Phase 2D wird leitfähiges Material oben auf der Platine und in den Durchgangslöchern 23 in der gleichen Weise wie in Phase 1C aufgewachsen.
Phase 2E:
In Phase 2E wird die leitfähige Schicht auf der Oberfläche der Platine in der gleichen Weise in Phase 1D strukturiert.
Phase 2F:
In Phase 2F wird ein photolithographisches Polymer auf die Oberflächen der Platine aufgetragen und die gewünschte Struktur wird in dem Polymer in der gleichen Weise wie in den Phasen 1N und 1O gebildet. Das belichtete Polymer wird entwickelt, aber die Polymerfilmstruktur, die auf der Platine zurückbleibt, wird nicht entfernt.
Phase 2G:
In Phase 2G werden die Anschlussflächen der in der vorhergehenden Phase gebildeten Polymerfilmstruktur in der gleichen Weise wie in Phase 1P metallisiert.
Auf der Basis des Beispiels von 2 ist es offensichtlich, dass das Verfahren auch verwendet werden kann, um viele Arten von dreidimensionalen Strukturen herzustellen. Zum Beispiel kann das Verfahren derart verwendet werden, dass mehrere Speicherschaltungen übereinander platziert werden, wodurch somit ein Paket gebildet wird, das mehrere Speicherschaltungen enthält, in welchem die Speicherschaltungen miteinander verbunden sind, um eine operative Gesamtheit zu bilden. Solch ein Paket kann man ein dreidimensionales Multichip-Modul nennen. Die Chips in solchen Modulen können frei gewählt werden, und die Kontakte zwischen den Chips können gemäß der gewählten Schaltungen leicht hergestellt werden.
Die Erfindung erlaubt es auch, dass ein elektromagnetischer Schutz um das in der Basis eingebettete Bauelement herum geschaffen wird. Dies deshalb, weil das Verfahren von 1 derart modifiziert werden kann, dass die in Phase 1E beschriebenen Löcher 6 in Verbindung mit dem in Phase 1B ausgeführten Herstellen der Löcher 3 hergestellt werden können. In diesem Fall bedeckt die in Phase 1C herzustellende leitfähige Schicht 4 auch die Seitenwände der für die Bauelemente hergestellten Löcher 6. 3A zeigt einen Querschnitt der Basisstruktur, wie sie nach Phase 1F in dem in der vorgenannten weise modifizierten Prozess ist.
Nach dem in 3A gezeigten Zwischenstadium kann der Prozess durch Montieren der Mikroschaltkreise in einer gegenüber Phase 1G gleichen Weise fortgesetzt werden, wobei die Mikroschaltkreise gleichartig gegenüber Schritt 1H befestigt werden, das Band gleichartig gegenüber Schritt 1I entfernt wird und Polymer- und Metallfolien in einer gegenüber Phase 1J gleichen Weise auf beiden Flächen der Platine hergestellt werden. 3B zeigt einen Beispiel-Querschnitt der Basisstruktur nach diesen Prozessphasen.
Nach dem in 3B gezeigten Zwischenstadium kann der Prozess durch das Herstellen von Löchern gleichartig gegenüber jenen von Phase 1K in dem Polymerfilm zum Herstellen von Kontakten fortgesetzt werden. Danach wird, gleichartig gegenüber Phase 1L, eine leitfähige Schicht in den Löchern und auf den Flächen der Platine hergestellt. 3C zeigt einen Beispiel-Querschnitt der Basisstruktur nach diesen Prozessphasen. Aus Gründen der Klarheit ist die gleichartig gegenüber Phase 1L in den Löchern und auf den Platinenflächen hergestellte leitfähige Schicht schwarz hervorgehoben.
Nach dem in 3C gezeigten Zwischenstadium kann der Prozess durch das Strukturieren einer leitfähigen Schicht auf den Flächen der Platine wie in Phase 1M und durch Beschichten der Flächen der Platine wie in Phase 1N fortgesetzt werden. Nach diesen Phasen sind die Mikroschaltkreise von einer nahezu ununterbrochenen Metallfolie umgeben, die einen effektiven Schutz gegen durch elektromagnetische Beeinflussung hervorgerufene Interferenz bildet. Dieser Aufbau ist in 3D gezeigt. Nach dem in 3D gezeigten Zwischenstadium werden Phasen entsprechend zu den Phasen 1O und 1P ausgeführt, in denen eine Schutzfolie und Verbindungen auf der Fläche der Platine hergestellt werden.
In 3D sind die Querschnitte der Metallschichten, die die Mikroschaltkreise schützen, schwarz hervorgehoben. Außerdem ist der Hintergrund der Mikroschaltungen mit einer Kreuzschraffierung hervorgehoben. Die Kreuzschraffierung ist dafür gedacht, eine Erinnerung zu sein, dass alle Seiten eines für einen Mikroschaltkreis hergestellten Loches durch eine Metallfolie bedeckt sind. Folglich ist der Mikroschaltkreis seitlich mit einer ununterbrochenen Metallfolie umgeben. Zusätzlich dazu kann eine Metallplatte über dem Mikroschaltkreis angeordnet werden, die in Verbindung mit dem Herstellen der leitfähigen Struktur der Platine hergestellt wird. In gleicher Weise wird eine Metallfolie, die so vollständig als möglich ist, unter dem Mikroschaltkreis hergestellt. Das Herstellen von Kontakten unter dem Mikroschaltkreis bedeutet, dass kleine Durchbrüche in der Metallfolie hergestellt werden müssen, wie es beispielsweise in 3D gezeigt ist. Diese Durchbrüche können jedoch lateral so eng oder entsprechend vertikal so dünn gemacht werden, dass sie den erhaltenen schützenden Effekt gegen elektromagnetische Interferenz nicht schwächen.
Beim Betrachten des Beispiels von 3D muss man auch berücksichtigen, dass die Endstruktur auch Teile enthält, die sich rechtwinklig zu der in der Figur gezeigten Ebene erstrecken. Solch eine sich rechtwinklig erstreckende Struktur ist durch den mit dem Kontakt-Bump auf der linken Seite des linken Mikroschaltkreises von 3D verbundenen Leiters gezeigt, der von zwischen der den Mikroschaltkreis lateral umgebenden Metallfolie und den leitfähigen Schichten unter dem Mikroschaltkreis in Richtung des Betrachters verläuft.
Die durch 3D gezeigte Lösung versieht somit die Mikroschaltung mit einem exzellenten Schutz gegen elektromagnetische Interferenz. Da der Schutz unmittelbar um den Mikroschaltkreis herum gebildet wird, schützt die Konstruktion auch gegen gegenseitige Interferenz, die zwischen den in der Platine enthaltenen Komponenten auftritt. Der größte Teil der elektromagnetischen Schutzstruktur kann auch geerdet werden, da die den Mikroschaltkreis lateral umgebende Metallfolie mit der Metallplatte über dem Schaltkreis elektrisch verbunden werden kann. Die Verbindungen der Platine können wiederum derart gestaltet werden, dass die Metallplatte durch die leitfähige Struktur der Platine geerdet wird.

Claims

Verfahren zum Einbetten eines Bauelements (8) in einer Basis und zum Bilden elektrischer Verbindungen mit dem Bauelement (8), wobei das Verfahren aufweist: – Auswählen einer Grundplatine (1) als die Basis, – Bilden eines Lochs (6) in der Grundplatine (1), – Platzieren eines Bauelements (8) in dem Loch (6), wobei das Bauelement auf seiner ersten Fläche Kontaktflächen oder Kontakt-Vorsprünge zum Herstellen elektrischer Kontakte aufweist, – Festlegen des Bauelements (8) an der Stelle in dem Loch (6), welches in der Grundplatine (1) ausgebildet ist, – Bilden einer Isolationsschicht (10) auf zumindest einer Fläche der Basis in solch einer Weise, dass die Isolationsschicht (10) das Bauelement (8) abdeckt, – Bilden von Kontaktöffnungen (12) für das Bauelement (8) in der Isolationsschicht (10), und – Bilden von Leitern (13) in den Kontaktöffnungen (12) und oben auf der Isolationsschicht (10), damit elektrische Kontakte mit dem Bauelement (8) gebildet werden, gekennzeichnet durch – Bilden leitfähiger Strukturen (4) auf der Grundplatine (1), – Auswählen der Position des Lochs (6) und Ausrichten des Bauelements (8) in Bezug auf die leitfähigen Strukturen (4), die auf der Grundplatine (1) ausgebildet sind, und nach dem Bilden des Lochs (6) – Laminieren eines Bandes (7) auf die zweite Fläche (1b) der Grundplatine (1) – Platzieren des Bauelements (8) in dem Loch (6), welches in der Grundplatine (1) ausgebildet ist, von der Erste-Fläche-Seite (1a) der Grundplatine (1) aus, so dass die erste Fläche des Bauelements (8) an dem Band (7) anliegt und im Wesentlichen in der selben Ebene wie die zweite Fläche (1b) der Grundplatine (1) liegt, – Festlegen des Bauelements (8) an der Stelle in dem Loch (6), welches in der Grundplatine (1) ausgebildet ist, durch Füllen des Lochs (6) mit einem Füllmaterial (9), und – nach dem Festlegen des Bauelements (8) Entfernen des Bandes (7), welches auf die zweite Fläche (1b) der Grundplatine (1) laminiert ist.
Verfahren nach Anspruch 1, wobei das Loch (6), welches in der Grundplatine (1) der Platine für ein Bauelement (8) ausgebildet ist, ein Durchgangsloch ist.
Verfahren gemäß Anspruch 2, wobei leitendes Material auf die Seitenwände des Lochs (6), welches für ein Bauelement (8) gebildet ist, aufgewachsen wird, um einen Störschutz um das Bauelement herum zu bilden.
Verfahren gemäß irgendeinem der Ansprüche 1–3, wobei das in dem Loch (6) zu platzierende Bauelement ein Mikroschaltkreis (8) ist.
Verfahren gemäß Anspruch 4, wobei nach dem Festlegen des Mikroschaltkreises (8) und dem Entfernen des auf die zweite Fläche der Grundplatine (1) laminierten Bandes (7): – eine RCC-Folie auf die zweite Fläche der Grundplatine (1) laminiert wird, und – leitfähige Strukturen und Kontaktöffnungen für die Bauelemente (8) in der RCC-Folie gebildet werden.
Verfahren gemäß Anspruch 4, wobei Löcher (6) für Durchkontaktierungen gebildet werden, und wobei nach dem Festlegen des Mikroschaltkreises (8) und dem Entfernen des auf die zweite Fläche der Grundplatine (1) laminierten Bandes (7): – RCC-Folien auf die erste und die zweite Fläche der Grundplatine (1) laminiert werden, – leitfähige Strukturen und Kontaktöffnungen für die Bauelemente (8) und Durchkontaktierungen in der auf die zweite Fläche der Grundplatine (1) laminierten RCC-Folie gebildet werden, und – leitfähige Strukturen und Kontaktöffnungen für die Durchkontaktierungen in der auf die zweite Fläche der Grundplatine (1) laminierten RCC-Folie gebildet werden.
Verfahren gemäß Anspruch 4, wobei nach dem Festlegen des Mikroschaltkreises (8) und dem Entfernen des auf die zweite Fläche der Grundplatine (1) laminierten Bandes (7): – eine vorimprägnierte Harzfolie auf die zweite Fläche der Grundplatine (1) aufgebracht wird, – Kontaktöffnungen für das Bauelement (8) in der Harzfolie gebildet werden, und – leitfähige Strukturen oben auf der Harzfolie gebildet werden.
Verfahren gemäß Anspruch 4, wobei Löcher für Durchkontaktierungen in der Basis gebildet werden, und wobei nach dem Festlegen des Mikroschaltkreises (8) und dem Entfernen des auf die zweite Fläche der Grundplatine (1) laminierten Bandes (7): – vorimprägnierte Harzfolien auf die erste und auf die zweite Seite der Grundplatine (1) laminiert werden, – Kontaktöffnungen für das Bauelement (8) und Durchkontaktierungen in der Harzfolie der zweiten Fläche der Grundplatine (1) gebildet werden, und – Kontaktöffnungen für die Durchkontaktierungen in der Harzfolie der ersten Fläche der Grundplatine (1) gebildet werden.
Verfahren gemäß irgendeinem der Ansprüche 4–8, wobei ein elektrischer Kontakt mit dem Mikroschaltkreis (8) aus der Richtung der zweiten Fläche der Grundplatine (1) gebildet wird, nachdem der Mikroschaltkreis (8) in dem Loch (6) platziert wurde, welches in der Grundplatine (1) ausgebildet ist.
Verfahren gemäß irgendeinem der Ansprüche 4–9, wobei ein elektrischer Kontakt mit dem Mikroschaltkreis (8) durch Aufwachsen leitfähigen Materials auf die Kontaktflächen des Mikroschaltkreises (8) oder oben auf seine Kontaktvorsprünge gebildet wird.
Verfahren gemäß irgendeinem der Ansprüche 4–10, wobei der elektrische Kontakt mit dem Mikroschaltkreis (8) ohne Lötmetall gebildet wird, welches eine Platinenherstellungs-Technologie verwendet.
Verfahren gemäß irgendeinem der Ansprüche 1–11, wobei mehr als ein Bauteil (8) in der Basis in einer entsprechenden Art und Weise eingebettet wird.
Verfahren gemäß Anspruch 12, wobei ein separates Loch in der Grundplatine (1) für jedes Bauelement (8) gebildet wird, welches in der Basis einzubetten ist, und jedes Bauelement (8), welches in der Basis einzubetten ist, wird in seinem eigenen Loch (6) angeordnet.
Verfahren gemäß irgendeinem der Ansprüche 1–13, wobei zumindest zwei Mikroschaltkreise (8) in der Basis eingebettet sind, und wobei eine leitfähige Schicht aufgewachsen wird, welche direkt mit dem Kontaktflächen oder den Kontakt-Vorsprüngen von zumindest zwei Mikroschaltkreisen (8) verbunden ist, um die Mikroschaltkreise (8) untereinander elektrisch zu verbinden, damit eine funktionsfähige Gesamtheit gebildet wird.
Verfahren gemäß irgendeinem der Ansprüche 1–14, wobei eine Mehrschichtstruktur gefertigt wird, bei der es zumindest vier leitfähige Schichten übereinander gibt.
Verfahren gemäß irgendeinem der Ansprüche 1–15, wobei eine erste Basis und zumindest eine zweite Basis gefertigt werden und wobei die Basen übereinander in solch einer Weise zusammengesetzt und festgelegt werden, dass die Basen in Beziehung zueinander ausgerichtet sind.
Verfahren gemäß irgendeinem der Ansprüche 1–15, wobei – eine erste und eine zweite Basis und eine Zwischenschicht gefertigt werden, – die zweite Basis über der ersten Basis platziert wird und die zweite Basis in Beziehung zu der ersten Basis ausgerichtet wird, – die Zwischenschicht zwischen der ersten und der zweiten Basis platziert wird, und – die erste und die zweite Basis mit Hilfe der Zwischenschicht miteinander laminiert werden.
Verfahren gemäß Anspruch 17, wobei – zumindest eine dritte Basis und eine Zwischenschicht für jede dritte Basis gefertigt werden, – jede dritte Basis der Reihe nach über der ersten und der zweiten Basis platziert wird und jede dritte Basis in Beziehung zu einer der unteren Basen ausgerichtet wird, – eine Zwischenschicht unterhalb jeder dritten Basis platziert wird, und – die erste, die zweite und jede dritte Basis mit Hilfe der Zwischenschichten miteinander laminiert werden.
Verfahren gemäß irgendeinem der Ansprüche 16–18, wobei Löcher für Durchkontaktierungen durch die übereinander festgelegten Basen gebohrt werden und Leiter in den gebohrten Löchern zum Verbinden der elektronischen Schaltungen jeder Basis miteinander gebildet werden, damit eine funktionsfähige Gesamtheit gebildet wird.
Verfahren gemäß irgendeinem der Ansprüche 1–19, wobei die Temperatur der Grundplatine (1), des Bauteils (8) und der direkt mit dem Bauteil (8) verbundenen leitfähigen Schicht während des Verfahrens weniger als 200°C beträgt und vorzugsweise in dem Bereich 20–85°C liegt.