JP2002289768A - 半導体装置およびその製法 - Google Patents
半導体装置およびその製法Info
- Publication number
- JP2002289768A JP2002289768A JP2001021113A JP2001021113A JP2002289768A JP 2002289768 A JP2002289768 A JP 2002289768A JP 2001021113 A JP2001021113 A JP 2001021113A JP 2001021113 A JP2001021113 A JP 2001021113A JP 2002289768 A JP2002289768 A JP 2002289768A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- semiconductor chip
- semiconductor device
- semiconductor
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W74/012—
-
- H10W72/071—
-
- H10W20/40—
-
- H10W72/90—
-
- H10W74/15—
-
- H10W90/00—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/809—Constructional details of image sensors of hybrid image sensors
-
- H10W20/425—
-
- H10W70/60—
-
- H10W72/01255—
-
- H10W72/072—
-
- H10W72/07221—
-
- H10W72/07234—
-
- H10W72/07236—
-
- H10W72/222—
-
- H10W72/241—
-
- H10W72/252—
-
- H10W72/29—
-
- H10W72/5522—
-
- H10W72/856—
-
- H10W72/884—
-
- H10W74/00—
-
- H10W74/111—
-
- H10W90/722—
-
- H10W90/732—
-
- H10W90/756—
-
- H10W90/811—
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 COCタイプの半導体装置において、複数の
半導体チップ同士を接続する際に、高温の印加により半
導体チップの特性を劣化させることなく、半導体チップ
の電極端子同士を接続することができる構造の半導体装
置およびその製法を提供する。 【解決手段】 表面にバンプ電極11が形成された第1
の半導体チップ1上に、第2の半導体チップ2のバンプ
電極21が接合されるCOCタイプで形成されている。
この第1および第2の半導体チップ1、2のバンプ電極
11、21は、それぞれAuのような融点が比較的高い
第1の金属からなり、そのバンプ電極11、21の接合
部はその第1の金属と第2の金属との合金層3により形
成され、第2の金属は、第1の金属の溶融温度より低い
温度で溶融して第1の金属と合金化し得る材料からなっ
ている。
半導体チップ同士を接続する際に、高温の印加により半
導体チップの特性を劣化させることなく、半導体チップ
の電極端子同士を接続することができる構造の半導体装
置およびその製法を提供する。 【解決手段】 表面にバンプ電極11が形成された第1
の半導体チップ1上に、第2の半導体チップ2のバンプ
電極21が接合されるCOCタイプで形成されている。
この第1および第2の半導体チップ1、2のバンプ電極
11、21は、それぞれAuのような融点が比較的高い
第1の金属からなり、そのバンプ電極11、21の接合
部はその第1の金属と第2の金属との合金層3により形
成され、第2の金属は、第1の金属の溶融温度より低い
温度で溶融して第1の金属と合金化し得る材料からなっ
ている。
Description
【0001】
【発明の属する技術分野】本発明は、複数の半導体チッ
プを対面させて電気的に接続する、いわゆるチップオン
チップ(chip on chip、以下COCという)タイプの半
導体装置およびその製法に関する。さらに詳しくは、対
面させた両半導体チップを接続する際に、半導体チップ
に高い温度を印加したり、超音波による機械的衝撃を与
えたりすることにより、半導体チップにダメージを与え
る、ということなく接合することができる構造の半導体
装置およびその製法に関する。
プを対面させて電気的に接続する、いわゆるチップオン
チップ(chip on chip、以下COCという)タイプの半
導体装置およびその製法に関する。さらに詳しくは、対
面させた両半導体チップを接続する際に、半導体チップ
に高い温度を印加したり、超音波による機械的衝撃を与
えたりすることにより、半導体チップにダメージを与え
る、ということなく接合することができる構造の半導体
装置およびその製法に関する。
【0002】
【従来の技術】従来、たとえばメモリ素子とその駆動回
路の組合せなどのように、回路の組合せにより半導体装
置が構成される場合、立体化による占有面積の縮小化、
回路の一部の汎用化(たとえばメモリ素子部を汎用化し
て駆動回路部分を用途に応じて変更する)などの目的の
ため、半導体回路を複数個のチップにより製造し、一方
の半導体チップ上に他の半導体チップを接続する構造で
ある、いわゆるCOCタイプの半導体装置が用いられる
ことがある。
路の組合せなどのように、回路の組合せにより半導体装
置が構成される場合、立体化による占有面積の縮小化、
回路の一部の汎用化(たとえばメモリ素子部を汎用化し
て駆動回路部分を用途に応じて変更する)などの目的の
ため、半導体回路を複数個のチップにより製造し、一方
の半導体チップ上に他の半導体チップを接続する構造で
ある、いわゆるCOCタイプの半導体装置が用いられる
ことがある。
【0003】このような構造の半導体装置は、たとえば
図17に、2個の半導体チップ1、2の接合工程を説明
する図が示されるように、加熱された基板ステージ51
上に一方の半導体チップ1を固定し、もう一方の半導体
チップ2をマウントヘッド52に固定して、マウントヘ
ッド52を押し付けて両チップのAuなどからなるバン
プ電極11、21を接触させ、加重すると共に、450
℃程度に加熱し、バンプ電極11、21を接続すること
により製造されている。なお、バンプ電極11、21の
材料は、半導体装置を実装基板などに実装するのに、一
般的にはハンダ付けによりなされるので、前述のように
Auなどのハンダより高融点の金属材料が用いられる。
図17に、2個の半導体チップ1、2の接合工程を説明
する図が示されるように、加熱された基板ステージ51
上に一方の半導体チップ1を固定し、もう一方の半導体
チップ2をマウントヘッド52に固定して、マウントヘ
ッド52を押し付けて両チップのAuなどからなるバン
プ電極11、21を接触させ、加重すると共に、450
℃程度に加熱し、バンプ電極11、21を接続すること
により製造されている。なお、バンプ電極11、21の
材料は、半導体装置を実装基板などに実装するのに、一
般的にはハンダ付けによりなされるので、前述のように
Auなどのハンダより高融点の金属材料が用いられる。
【0004】
【発明が解決しようとする課題】前述のようなCOCタ
イプの半導体装置では、複数の半導体チップを予め接続
するのに、バンプ電極にAuなどの高融点金属材料が用
いられているため、450℃程度の高温で加圧して行わ
ないと、良好な電気的接続が得られない。バンプ電極の
接着時にこのような高温にすると、半導体基板も450
℃以上になるため、半導体基板に形成されている回路素
子(トランジスタなどの半導体装置を構成する素子)が
高温になり、素子特性が変動するという問題がある。さ
らに、このような圧力を加えることなどにより、450
℃程度で接合するこができるが、一度接合してしまう
と、Auの融点は高いため、両者を分離しようとすると
破壊してしまい、殆ど分離することはできない。
イプの半導体装置では、複数の半導体チップを予め接続
するのに、バンプ電極にAuなどの高融点金属材料が用
いられているため、450℃程度の高温で加圧して行わ
ないと、良好な電気的接続が得られない。バンプ電極の
接着時にこのような高温にすると、半導体基板も450
℃以上になるため、半導体基板に形成されている回路素
子(トランジスタなどの半導体装置を構成する素子)が
高温になり、素子特性が変動するという問題がある。さ
らに、このような圧力を加えることなどにより、450
℃程度で接合するこができるが、一度接合してしまう
と、Auの融点は高いため、両者を分離しようとすると
破壊してしまい、殆ど分離することはできない。
【0005】本発明はこのような状況に鑑みてなされた
もので、COCタイプの半導体装置において、半導体装
置の実装温度では影響を受けず、高温の印加により半導
体チップの特性を劣化させることなく、半導体チップの
電極端子同士を接続することができる構造の半導体装置
およびその製法を提供することを目的とする。
もので、COCタイプの半導体装置において、半導体装
置の実装温度では影響を受けず、高温の印加により半導
体チップの特性を劣化させることなく、半導体チップの
電極端子同士を接続することができる構造の半導体装置
およびその製法を提供することを目的とする。
【0006】本発明の他の目的は、バンプ電極が小さく
ても、相手方半導体チップとしっかり接合することがで
きる構造の半導体装置を提供することにある。
ても、相手方半導体チップとしっかり接合することがで
きる構造の半導体装置を提供することにある。
【0007】本発明のさらに他の目的は、接続の一方が
配線である場合に、接続を確実にできる構造の半導体装
置を提供することにある。
配線である場合に、接続を確実にできる構造の半導体装
置を提供することにある。
【0008】本発明のさらに他の目的は、親チップと子
チップとの接続を確実に行いながら、子チップを取り外
す際には、半導体チップ内の素子に影響を与えることな
く、簡単に分離し得る半導体装置を提供することにあ
る。
チップとの接続を確実に行いながら、子チップを取り外
す際には、半導体チップ内の素子に影響を与えることな
く、簡単に分離し得る半導体装置を提供することにあ
る。
【0009】本発明のさらに他の目的は、親チップと子
チップとを接合した場合に、接合部のバンプ電極などに
力が集中して、その接合部下の半導体層に形成される素
子などに悪影響を与えないような構造の半導体チップを
提供することにある。
チップとを接合した場合に、接合部のバンプ電極などに
力が集中して、その接合部下の半導体層に形成される素
子などに悪影響を与えないような構造の半導体チップを
提供することにある。
【0010】本発明のさらに他の目的は、低温で接合し
得ると共に、正確な位置合せをしなくても、簡単に接合
することができる半導体装置の製法を提供することにあ
る。
得ると共に、正確な位置合せをしなくても、簡単に接合
することができる半導体装置の製法を提供することにあ
る。
【0011】
【課題を解決するための手段】本発明による半導体装置
は、第1の半導体チップの電極端子と、第2の半導体チ
ップの電極端子とがバンプ電極を介して接合されること
により形成される半導体装置であって、前記バンプ電極
が第1の金属からなり、該バンプ電極を介した第1およ
び第2の半導体チップの接合部は該第1の金属と第2の
金属との合金層により形成され、前記第2の金属は、前
記第1の金属の溶融温度より低い温度で溶融して前記第
1の金属と合金化し得る材料からなっている。
は、第1の半導体チップの電極端子と、第2の半導体チ
ップの電極端子とがバンプ電極を介して接合されること
により形成される半導体装置であって、前記バンプ電極
が第1の金属からなり、該バンプ電極を介した第1およ
び第2の半導体チップの接合部は該第1の金属と第2の
金属との合金層により形成され、前記第2の金属は、前
記第1の金属の溶融温度より低い温度で溶融して前記第
1の金属と合金化し得る材料からなっている。
【0012】ここに第1の金属または第2の金属とは、
それぞれが単独の金属のみならず、合金や、2種以上の
複合体金属の場合も含み、2種以上の金属の積層体から
なる場合は外層側の主たる金属を意味する。また、第1
の金属と第2の金属との合金層とは、層全体が合金にな
る場合の他、層の一部が合金で、一部は第1または第2
金属のみや他の化合物を有する場合も含む意味である。
さらに、バンプ電極を介して接合される構造には、両方
の半導体チップの電極端子それぞれにパンプ電極が設け
られ、バンプ電極同士で接合される構造や、一方の半導
体チップの電極端子にバンプ電極が設けられ、他方の半
導体チップの電極端子と直接接合される構造を含む。
それぞれが単独の金属のみならず、合金や、2種以上の
複合体金属の場合も含み、2種以上の金属の積層体から
なる場合は外層側の主たる金属を意味する。また、第1
の金属と第2の金属との合金層とは、層全体が合金にな
る場合の他、層の一部が合金で、一部は第1または第2
金属のみや他の化合物を有する場合も含む意味である。
さらに、バンプ電極を介して接合される構造には、両方
の半導体チップの電極端子それぞれにパンプ電極が設け
られ、バンプ電極同士で接合される構造や、一方の半導
体チップの電極端子にバンプ電極が設けられ、他方の半
導体チップの電極端子と直接接合される構造を含む。
【0013】この構造にすることにより、第2の金属は
融点が低く、比較的低い温度で溶融し、バンプ電極とし
て用いられる第1の金属を合金化して溶融し、第1およ
び第2の半導体チップの電極端子同士を比較的低温で接
合し、電気的接続をすることができる。その結果、バン
プ電極を接続するための加熱温度は、第2の金属を溶融
する程度の低い温度でよいため、第2の金属に、たとえ
ばSnなどを選ぶことにより、回路素子に影響を及ぼす
ような温度にする必要はなく、高温による回路素子への
悪影響は生じない。しかもバンプ電極の大部分を構成す
る第1の金属は融点が高く、実装時のハンダ付け温度な
どでは全然支障を来すこともない。
融点が低く、比較的低い温度で溶融し、バンプ電極とし
て用いられる第1の金属を合金化して溶融し、第1およ
び第2の半導体チップの電極端子同士を比較的低温で接
合し、電気的接続をすることができる。その結果、バン
プ電極を接続するための加熱温度は、第2の金属を溶融
する程度の低い温度でよいため、第2の金属に、たとえ
ばSnなどを選ぶことにより、回路素子に影響を及ぼす
ような温度にする必要はなく、高温による回路素子への
悪影響は生じない。しかもバンプ電極の大部分を構成す
る第1の金属は融点が高く、実装時のハンダ付け温度な
どでは全然支障を来すこともない。
【0014】本発明による半導体装置の他の形態は、第
1の半導体チップの電極端子と、第2の半導体チップの
電極端子とがバンプ電極を介して接合される場合に、前
記バンプ電極が第1の金属からなり、該バンプ電極の接
合部が該第1の金属より融点の低い第3の金属層を介し
て接合されている。すなわち、バンプ電極や電極端子と
直接合金を形成するようにしなくても、たとえば前述の
第1および第2の金属により形成される合金などの融点
の低い第3の金属層が設けられていることにより、その
第3の金属層が低い温度で溶融し、バンプ電極や電極端
子に拡散して接合する拡散接合により接合される。な
お、第3の金属層も、前述の第1および第2の金属と同
様に、単独の金属のみならず、合金などを含む意味であ
り、とくに接合後には第1の金属および第2の金属との
化合、合金化により均一な組成とは限らない。この場合
も、第3の金属層は融点が低く、温度上昇により溶融し
やすいが、その層は非常に薄く、大部分は第1の金属に
より保持されているため、パッケージにより被覆された
状態では剥離することはなく、逆に温度を上昇させて外
力を加えれば、容易に剥離することができる。
1の半導体チップの電極端子と、第2の半導体チップの
電極端子とがバンプ電極を介して接合される場合に、前
記バンプ電極が第1の金属からなり、該バンプ電極の接
合部が該第1の金属より融点の低い第3の金属層を介し
て接合されている。すなわち、バンプ電極や電極端子と
直接合金を形成するようにしなくても、たとえば前述の
第1および第2の金属により形成される合金などの融点
の低い第3の金属層が設けられていることにより、その
第3の金属層が低い温度で溶融し、バンプ電極や電極端
子に拡散して接合する拡散接合により接合される。な
お、第3の金属層も、前述の第1および第2の金属と同
様に、単独の金属のみならず、合金などを含む意味であ
り、とくに接合後には第1の金属および第2の金属との
化合、合金化により均一な組成とは限らない。この場合
も、第3の金属層は融点が低く、温度上昇により溶融し
やすいが、その層は非常に薄く、大部分は第1の金属に
より保持されているため、パッケージにより被覆された
状態では剥離することはなく、逆に温度を上昇させて外
力を加えれば、容易に剥離することができる。
【0015】本発明による半導体装置のさらに他の形態
は、第1の半導体チップの電極端子と、第2の半導体チ
ップの電極端子とがバンプ電極を介して接合される場合
に、前記バンプ電極を介した前記第1および第2の半導
体チップの接合部が280〜500℃で前記第1および
第2の半導体チップを容易に分離し得る構造に形成され
ている。すなわち、バンプなど接合部は、たとえばAu
などの融点の高い金属で形成されながら、接合部はそれ
より低い、たとえば300℃以下で溶融するような金属
で接合されることにより、融点の低い金属は非常に薄い
層となり、通常の状態では300℃程度になっても剥れ
などは生じないが、300℃程度で外力を加えれば容易
に分離し得る構造になっている。
は、第1の半導体チップの電極端子と、第2の半導体チ
ップの電極端子とがバンプ電極を介して接合される場合
に、前記バンプ電極を介した前記第1および第2の半導
体チップの接合部が280〜500℃で前記第1および
第2の半導体チップを容易に分離し得る構造に形成され
ている。すなわち、バンプなど接合部は、たとえばAu
などの融点の高い金属で形成されながら、接合部はそれ
より低い、たとえば300℃以下で溶融するような金属
で接合されることにより、融点の低い金属は非常に薄い
層となり、通常の状態では300℃程度になっても剥れ
などは生じないが、300℃程度で外力を加えれば容易
に分離し得る構造になっている。
【0016】具体的には、前記第1および第2の半導体
チップの両方におけるそれぞれの電極端子に前記バンプ
電極が形成される構造や、前記第1および第2の半導体
チップの一方における電極端子に前記バンプ電極が形成
され、他方の半導体チップの電極端子上に前記第1の金
属または第2の金属からなる金属膜が形成される構造に
おいて、該バンプ電極同士の接合部、または該バンプ電
極と前記電極端子との接合部に前記合金層が形成され
る。また、前記バンプ電極の少なくとも1つが第1の金
属からなり、該バンプ電極の上面および側面に設けられ
る第2の金属との合金層により、または第3の金属層を
介して接合されることにより、バンプ電極が小さくて
も、接合部にフィレットが形成され、強力に接合するこ
とができる。
チップの両方におけるそれぞれの電極端子に前記バンプ
電極が形成される構造や、前記第1および第2の半導体
チップの一方における電極端子に前記バンプ電極が形成
され、他方の半導体チップの電極端子上に前記第1の金
属または第2の金属からなる金属膜が形成される構造に
おいて、該バンプ電極同士の接合部、または該バンプ電
極と前記電極端子との接合部に前記合金層が形成され
る。また、前記バンプ電極の少なくとも1つが第1の金
属からなり、該バンプ電極の上面および側面に設けられ
る第2の金属との合金層により、または第3の金属層を
介して接合されることにより、バンプ電極が小さくて
も、接合部にフィレットが形成され、強力に接合するこ
とができる。
【0017】前記第1および第2の半導体チップの接合
部に、前記第1の金属と第2の金属との合金層または前
記第3の金属層からなるフィレットが形成されるように
接合されることにより、非常に接合が強固になる。ここ
にフィレットとは、接合部の隙間から側壁側にはみ出た
部分を意味し、側壁全体に富士山の裾野のように滑らか
に形成されるものに限らず、接合部近傍のみに僅かには
み出ているものも含む意味である。
部に、前記第1の金属と第2の金属との合金層または前
記第3の金属層からなるフィレットが形成されるように
接合されることにより、非常に接合が強固になる。ここ
にフィレットとは、接合部の隙間から側壁側にはみ出た
部分を意味し、側壁全体に富士山の裾野のように滑らか
に形成されるものに限らず、接合部近傍のみに僅かには
み出ているものも含む意味である。
【0018】さらに具体的には、前記第1の金属がAu
からなり、前記第2の金属がSnからなることにより、
または第3の金属がAu-Sn合金からなり、前記接合
部がAu-Sn合金を有することにより、回路素子が温
度の影響を受けない、300℃程度の低い温度の加熱だ
けでバンプ電極を接続することができる。
からなり、前記第2の金属がSnからなることにより、
または第3の金属がAu-Sn合金からなり、前記接合
部がAu-Sn合金を有することにより、回路素子が温
度の影響を受けない、300℃程度の低い温度の加熱だ
けでバンプ電極を接続することができる。
【0019】本発明による半導体装置のさらに他の形態
は、第1の半導体チップと、第2の半導体チップとが、
それぞれの電極端子および配線が形成される側が向き合
されて電気的に接続されると共に接合される場合に、前
記第1および第2の半導体チップの少なくとも一方は、
半導体チップ表面に形成される配線の表面に低融点金属
層からなる接合部を介して接合される構造にすることも
できる。ここに低融点金属層には、前述の第1の金属と
第2の金属との合金化により、少なくとも一部に合金が
形成される接合部や、第3の金属が設けられることによ
り拡散接合された境界部を含む。
は、第1の半導体チップと、第2の半導体チップとが、
それぞれの電極端子および配線が形成される側が向き合
されて電気的に接続されると共に接合される場合に、前
記第1および第2の半導体チップの少なくとも一方は、
半導体チップ表面に形成される配線の表面に低融点金属
層からなる接合部を介して接合される構造にすることも
できる。ここに低融点金属層には、前述の第1の金属と
第2の金属との合金化により、少なくとも一部に合金が
形成される接合部や、第3の金属が設けられることによ
り拡散接合された境界部を含む。
【0020】前記配線の表面が平坦化されるように、前
記半導体チップ表面のパシベーション膜上に第2の絶縁
層を介して前記配線が形成されることにより、接合する
他方の半導体チップのバンプ電極が低かったり、バンプ
電極がなく配線同士の接合でも接合部をしっかりと接触
させて接合することができる。
記半導体チップ表面のパシベーション膜上に第2の絶縁
層を介して前記配線が形成されることにより、接合する
他方の半導体チップのバンプ電極が低かったり、バンプ
電極がなく配線同士の接合でも接合部をしっかりと接触
させて接合することができる。
【0021】前記第1の半導体チップと第2の半導体チ
ップとの接合が、配線同士の接合で、接合部に前記低融
点金属層が形成され、該接合部以外の前記第1の半導体
チップと第2の半導体チップの配線の間隙部に、第1の
絶縁層を介して接合される構造にすることにより、最表
面に設けられる配線が他の部分と接触する虞れもなく、
しかも配線同士をしっかりと接続しながら固定すること
ができる。
ップとの接合が、配線同士の接合で、接合部に前記低融
点金属層が形成され、該接合部以外の前記第1の半導体
チップと第2の半導体チップの配線の間隙部に、第1の
絶縁層を介して接合される構造にすることにより、最表
面に設けられる配線が他の部分と接触する虞れもなく、
しかも配線同士をしっかりと接続しながら固定すること
ができる。
【0022】配線で接続する場合、配線が、電極端子に
接続して設けられるバリアメタル層を介したAu配線で
あり、前記低融点金属層がAu-Sn合金の構造にした
り、前記配線が、電極端子と同時に形成されるCuから
なり、該配線上にバリアメタル層およびAu層を介して
Au-Sn合金からなる前記低融点金属層により接合さ
れる構造にしたり、前記配線が、電極端子と同時に形成
されるAuからなり、該配線上でAu-Sn合金からな
る前記低融点金属層により接合される構造にすることが
できる。
接続して設けられるバリアメタル層を介したAu配線で
あり、前記低融点金属層がAu-Sn合金の構造にした
り、前記配線が、電極端子と同時に形成されるCuから
なり、該配線上にバリアメタル層およびAu層を介して
Au-Sn合金からなる前記低融点金属層により接合さ
れる構造にしたり、前記配線が、電極端子と同時に形成
されるAuからなり、該配線上でAu-Sn合金からな
る前記低融点金属層により接合される構造にすることが
できる。
【0023】前記接合部を構成するAu-Sn合金が、
Auを65wt(重量)%以上含有するAuリッチの合
金を有するように形成されることにより、共晶合金にな
るため、しっかりと接続されながら、取り外す場合で
も、融点の低い共晶合金となっているため、300℃程
度に上昇させることにより容易に取り外すことができ
る。さらに、前記接合部のAu-Sn合金層が0.8μm
以上5μm以下であれば、より一層接合強度が安定す
る。
Auを65wt(重量)%以上含有するAuリッチの合
金を有するように形成されることにより、共晶合金にな
るため、しっかりと接続されながら、取り外す場合で
も、融点の低い共晶合金となっているため、300℃程
度に上昇させることにより容易に取り外すことができ
る。さらに、前記接合部のAu-Sn合金層が0.8μm
以上5μm以下であれば、より一層接合強度が安定す
る。
【0024】また、前記第1の半導体チップと第2の半
導体チップとの接合部の間隙部に、弾性率が前記バンプ
電極とほぼ同じ弾性率を有する絶縁性樹脂が充填されて
いることにより、弾性率がバンプ電極とほぼ同じである
ため、樹脂パッケージの収縮などにより両チップ間に圧
縮力が働いても、半導体層にかかる圧力は、バンプ電極
など電極端子部分に力が集中しないで、半導体チップ全
面に力が分散されるため、面として支持することがで
き、素子の信頼性を向上させることができる。
導体チップとの接合部の間隙部に、弾性率が前記バンプ
電極とほぼ同じ弾性率を有する絶縁性樹脂が充填されて
いることにより、弾性率がバンプ電極とほぼ同じである
ため、樹脂パッケージの収縮などにより両チップ間に圧
縮力が働いても、半導体層にかかる圧力は、バンプ電極
など電極端子部分に力が集中しないで、半導体チップ全
面に力が分散されるため、面として支持することがで
き、素子の信頼性を向上させることができる。
【0025】また、前記第1の半導体チップと第2の半
導体チップとの接合部の間隙部に、熱収縮率が4%以下
の絶縁性樹脂が充填されていることにより、両半導体チ
ップを300℃程度で接着した後に室温に戻っても、バ
ンプ電極などの電極端子接続部より縮むことがなく、電
極端子部に圧縮力が集中することがなくなり、半導体チ
ップ全面に力が分散されるため、面として支持すること
ができ、素子の信頼性を向上させることができる。
導体チップとの接合部の間隙部に、熱収縮率が4%以下
の絶縁性樹脂が充填されていることにより、両半導体チ
ップを300℃程度で接着した後に室温に戻っても、バ
ンプ電極などの電極端子接続部より縮むことがなく、電
極端子部に圧縮力が集中することがなくなり、半導体チ
ップ全面に力が分散されるため、面として支持すること
ができ、素子の信頼性を向上させることができる。
【0026】前記第1の半導体チップおよび第2の半導
体チップの少なくとも一方の前記接合部における半導体
層に回路素子が形成されれば、集積度を向上させること
ができるため好ましい。すなわち、本発明によれば、低
温で圧力を殆どかけることなく接合することができるた
め、電極パッドや配線の接合部の下にも回路素子を形成
することができる。
体チップの少なくとも一方の前記接合部における半導体
層に回路素子が形成されれば、集積度を向上させること
ができるため好ましい。すなわち、本発明によれば、低
温で圧力を殆どかけることなく接合することができるた
め、電極パッドや配線の接合部の下にも回路素子を形成
することができる。
【0027】本発明による半導体装置の製法は、第1の
半導体チップまたは基板と、第2の半導体チップとを、
それぞれの電極端子および配線が形成される側を向き合
せて、前記電極端子表面に設けられる金属または配線の
金属との間で接合する半導体装置の製法であって、前記
接合部の少なくとも一方に、該接合部の金属より低融点
の低融点金属層を設け、該低融点金属層を溶融させるこ
とにより、または前記接合部の金属と該低融点金属層と
を合金化させることにより、前記第1の半導体チップま
たは基板と第2の半導体チップを接合することを特徴と
する。
半導体チップまたは基板と、第2の半導体チップとを、
それぞれの電極端子および配線が形成される側を向き合
せて、前記電極端子表面に設けられる金属または配線の
金属との間で接合する半導体装置の製法であって、前記
接合部の少なくとも一方に、該接合部の金属より低融点
の低融点金属層を設け、該低融点金属層を溶融させるこ
とにより、または前記接合部の金属と該低融点金属層と
を合金化させることにより、前記第1の半導体チップま
たは基板と第2の半導体チップを接合することを特徴と
する。
【0028】本発明による半導体装置の製法における他
の形態は、第1の半導体チップまたは基板と、第2の半
導体チップとを、それぞれの電極端子および配線が形成
される側を向き合せて、前記電極端子表面に設けられる
金属または配線の金属との間で接合する半導体装置の製
法であって、前記接合部の少なくとも一方に、該接合部
の金属より低融点の低融点金属層を設け、該低融点金属
層を液相化させ、該液相化させた低融点金属中に前記電
極端子表面に設けられる金属または配線の金属を拡散さ
せる液相拡散法により、前記第1の半導体チップまたは
基板と第2の半導体チップを接合することを特徴とす
る。
の形態は、第1の半導体チップまたは基板と、第2の半
導体チップとを、それぞれの電極端子および配線が形成
される側を向き合せて、前記電極端子表面に設けられる
金属または配線の金属との間で接合する半導体装置の製
法であって、前記接合部の少なくとも一方に、該接合部
の金属より低融点の低融点金属層を設け、該低融点金属
層を液相化させ、該液相化させた低融点金属中に前記電
極端子表面に設けられる金属または配線の金属を拡散さ
せる液相拡散法により、前記第1の半導体チップまたは
基板と第2の半導体チップを接合することを特徴とす
る。
【0029】また、前記接合部の金属がAuからなり、
前記低融点金属層がAu-Sn合金またはSnからな
り、前記第1の半導体チップまたは基板と前記第2の半
導体チップとを接合部が向き合うように重ね、前記Au
-Sn合金またはSnが溶融する温度まで上げることに
より、セルフアラインで位置合せをして接合することが
できる。すなわち、Au-Sn合金により接合すること
により、280℃程度に温度を上げれば、完全に溶融状
態になるため、圧力をかける必要がなく、完全な位置合
せをして接合しなくても、接合部が溶融状態になると表
面張力によりバンプなどの接合部の位置に引き寄せられ
て接合するため、自然に位置合せされる。
前記低融点金属層がAu-Sn合金またはSnからな
り、前記第1の半導体チップまたは基板と前記第2の半
導体チップとを接合部が向き合うように重ね、前記Au
-Sn合金またはSnが溶融する温度まで上げることに
より、セルフアラインで位置合せをして接合することが
できる。すなわち、Au-Sn合金により接合すること
により、280℃程度に温度を上げれば、完全に溶融状
態になるため、圧力をかける必要がなく、完全な位置合
せをして接合しなくても、接合部が溶融状態になると表
面張力によりバンプなどの接合部の位置に引き寄せられ
て接合するため、自然に位置合せされる。
【0030】前記電極端子表面に設けられる金属または
配線の金属表面に設けられる前記低融点金属層とを合金
化し、ついで、他方の半導体チップまたは基板と接合す
ることもできる。
配線の金属表面に設けられる前記低融点金属層とを合金
化し、ついで、他方の半導体チップまたは基板と接合す
ることもできる。
【0031】
【発明の実施の形態】つぎに、図面を参照しながら本発
明の半導体装置およびその製法について説明をする。本
発明による半導体装置は、図1にその一実施形態である
断面構造および2個の半導体チップを接合する前の状態
図が示されるように、表面にバンプ電極11が形成され
た第1の半導体チップ1上に、第2の半導体チップ2の
バンプ電極21が接合されるCOCタイプで形成されて
いる。この第1および第2の半導体チップ1、2のバン
プ電極11、21は、それぞれAuのような融点が比較
的高い第1の金属からなり、そのバンプ電極11、21
の接合部はその第1の金属と第2の金属との合金層3に
より形成され、第2の金属は、第1の金属の溶融温度よ
り低い温度で溶融して第1の金属と合金化し得る材料か
らなっている。
明の半導体装置およびその製法について説明をする。本
発明による半導体装置は、図1にその一実施形態である
断面構造および2個の半導体チップを接合する前の状態
図が示されるように、表面にバンプ電極11が形成され
た第1の半導体チップ1上に、第2の半導体チップ2の
バンプ電極21が接合されるCOCタイプで形成されて
いる。この第1および第2の半導体チップ1、2のバン
プ電極11、21は、それぞれAuのような融点が比較
的高い第1の金属からなり、そのバンプ電極11、21
の接合部はその第1の金属と第2の金属との合金層3に
より形成され、第2の金属は、第1の金属の溶融温度よ
り低い温度で溶融して第1の金属と合金化し得る材料か
らなっている。
【0032】図1に示される例では、第1の半導体チッ
プ1および第2の半導体チップ2共に、バンプ電極1
1、21がメッキなどにより10〜30μm程度の厚さ
に形成され、第1の半導体チップ1のバンプ電極11表
面には、さらに無電解メッキまたはスパッタリングなど
によりSnが0.5〜3μm程度の厚さに設けられてい
る。バンプ電極11、21自身は、従来と同様に形成さ
れ、たとえば図1(c)にバンプ電極部分の拡大断面図
が示されるように、Alなどからなる電極端子12、2
2上に、バリアメタル層14、24が2層または3層構
造で形成され、バリアメタル層14、24の第1層には
TiまたはCrが、第2層にはW、Pt、Ag、Cu、
Niなどが、第3層にはAuなどが用いられる。そし
て、その上にバンプ電極11、21が、Au、Cuなど
により形成される。なお、17、27は絶縁膜である。
プ1および第2の半導体チップ2共に、バンプ電極1
1、21がメッキなどにより10〜30μm程度の厚さ
に形成され、第1の半導体チップ1のバンプ電極11表
面には、さらに無電解メッキまたはスパッタリングなど
によりSnが0.5〜3μm程度の厚さに設けられてい
る。バンプ電極11、21自身は、従来と同様に形成さ
れ、たとえば図1(c)にバンプ電極部分の拡大断面図
が示されるように、Alなどからなる電極端子12、2
2上に、バリアメタル層14、24が2層または3層構
造で形成され、バリアメタル層14、24の第1層には
TiまたはCrが、第2層にはW、Pt、Ag、Cu、
Niなどが、第3層にはAuなどが用いられる。そし
て、その上にバンプ電極11、21が、Au、Cuなど
により形成される。なお、17、27は絶縁膜である。
【0033】Auからなるバンプ電極11上にSn被膜
11aが設けられることにより、Auの融点は、106
4℃程度(同一金属同士であるため、加圧しながら加熱
することにより、450℃程度で融着する)であるのに
対して、Snの融点は、232℃程度であり、230℃
程度になると溶融し、Auと共晶を形成して合金化し、
280℃程度でAu-Sn合金からなる合金層3がその
接合面に形成されて、両者のバンプ電極11、21が溶
着する。すなわち、半導体基板に形成される回路素子な
どに対しては支障のない低い温度で両バンプ電極11、
21を融着させることができる。したがって、このバン
プ電極11を構成する第1の金属と、その上に設けられ
る第2の金属の被膜11aとの関係は、第2の金属の融
点が、第1の金属の融点より低く、第2の金属が溶融す
ることにより第1の金属を合金化して融着するものであ
ればよく、AuとSnとに限られるものではない。
11aが設けられることにより、Auの融点は、106
4℃程度(同一金属同士であるため、加圧しながら加熱
することにより、450℃程度で融着する)であるのに
対して、Snの融点は、232℃程度であり、230℃
程度になると溶融し、Auと共晶を形成して合金化し、
280℃程度でAu-Sn合金からなる合金層3がその
接合面に形成されて、両者のバンプ電極11、21が溶
着する。すなわち、半導体基板に形成される回路素子な
どに対しては支障のない低い温度で両バンプ電極11、
21を融着させることができる。したがって、このバン
プ電極11を構成する第1の金属と、その上に設けられ
る第2の金属の被膜11aとの関係は、第2の金属の融
点が、第1の金属の融点より低く、第2の金属が溶融す
ることにより第1の金属を合金化して融着するものであ
ればよく、AuとSnとに限られるものではない。
【0034】第1の半導体チップ1は、たとえばメモリ
の駆動回路などが半導体基板に形成され、その表面には
層間絶縁膜や配線膜などが設けられ、最終的にメモリ回
路などの第2の半導体チップ2との接続用電極端子12
と、外部リードとの接続用の電極端子13がAlなどに
よりその表面に形成されている。この電極端子12上に
前述のようにバリアメタル層14を介してバンプ電極1
1が形成されている。この回路素子(半導体素子)や半
導体基板の表面に形成される配線、電極端子、絶縁膜な
どは、通常の半導体装置の製造工程と同様に形成され
る。なお、通常のシリコン基板でなくても、GaAsな
ど化合物半導体基板に形成されてもよい。
の駆動回路などが半導体基板に形成され、その表面には
層間絶縁膜や配線膜などが設けられ、最終的にメモリ回
路などの第2の半導体チップ2との接続用電極端子12
と、外部リードとの接続用の電極端子13がAlなどに
よりその表面に形成されている。この電極端子12上に
前述のようにバリアメタル層14を介してバンプ電極1
1が形成されている。この回路素子(半導体素子)や半
導体基板の表面に形成される配線、電極端子、絶縁膜な
どは、通常の半導体装置の製造工程と同様に形成され
る。なお、通常のシリコン基板でなくても、GaAsな
ど化合物半導体基板に形成されてもよい。
【0035】第2の半導体チップ2は、たとえばメモリ
素子がマトリクス状に形成されたもので、駆動回路と接
続される部分や外部リードなどに接続される部分などが
電極端子22として半導体基板の表面に形成され、その
電極端子22の表面にも前述の第1の半導体チップ1と
同様に、Auなどによりバンプ電極21が形成されてい
る。このバンプ電極21の表面には、Sn被膜は形成さ
れていないが、前述の第1の半導体チップ1と同様に、
この表面にSn被膜が形成されていてもよい。また、第
1の半導体チップ1にはSn皮膜が形成されないで、第
2の半導体チップ2のバンプ電極21のみにSn被膜が
形成されてもよい。すなわち、Sn被膜は、少なくとも
いずれか一方に設けられておればよい。
素子がマトリクス状に形成されたもので、駆動回路と接
続される部分や外部リードなどに接続される部分などが
電極端子22として半導体基板の表面に形成され、その
電極端子22の表面にも前述の第1の半導体チップ1と
同様に、Auなどによりバンプ電極21が形成されてい
る。このバンプ電極21の表面には、Sn被膜は形成さ
れていないが、前述の第1の半導体チップ1と同様に、
この表面にSn被膜が形成されていてもよい。また、第
1の半導体チップ1にはSn皮膜が形成されないで、第
2の半導体チップ2のバンプ電極21のみにSn被膜が
形成されてもよい。すなわち、Sn被膜は、少なくとも
いずれか一方に設けられておればよい。
【0036】この第2の半導体チップ2は、このような
ICでなくても、トランジスタ、ダイオード、キャパシ
タなどのディスクリート部品などで、半導体基板に形成
されないものでもかまわない。とくに、静電破壊防止用
の複合半導体装置にする場合、ディスクリートの保護ダ
イオードなどを第2半導体チップとして搭載すること
が、大容量の保護素子を内蔵することができるため好ま
しい。
ICでなくても、トランジスタ、ダイオード、キャパシ
タなどのディスクリート部品などで、半導体基板に形成
されないものでもかまわない。とくに、静電破壊防止用
の複合半導体装置にする場合、ディスクリートの保護ダ
イオードなどを第2半導体チップとして搭載すること
が、大容量の保護素子を内蔵することができるため好ま
しい。
【0037】この第1の半導体チップ1と第2の半導体
チップ2のバンプ電極11、21同士の接続は、たとえ
ば第1の半導体チップ1を加熱し得る基板ステージ上に
載置し、マウンターにより第2の半導体チップ2をその
バンプ同士が大まかに位置合せされるように重ね、第2
の半導体チップの自重程度の重さを加えながら300℃
程度に加熱することにより、Sn被膜11aが溶融し、
バンプ電極11、21のAuと共晶を形成し、合金層3
を形成する。この際、図13(a)に示されるように、
第1の半導体チップ1と第2の半導体チップ2とが完全
に位置合せされていなくても、300℃程度で合金層3
が形成され、溶融状態にあると、図13(b)に示され
るように、バンプなどの表面張力により、それぞれの中
心部で接合するように移動する(セルフアライメン
ト)。そして、加熱を解除することにより、合金層3が
固化して接着する。
チップ2のバンプ電極11、21同士の接続は、たとえ
ば第1の半導体チップ1を加熱し得る基板ステージ上に
載置し、マウンターにより第2の半導体チップ2をその
バンプ同士が大まかに位置合せされるように重ね、第2
の半導体チップの自重程度の重さを加えながら300℃
程度に加熱することにより、Sn被膜11aが溶融し、
バンプ電極11、21のAuと共晶を形成し、合金層3
を形成する。この際、図13(a)に示されるように、
第1の半導体チップ1と第2の半導体チップ2とが完全
に位置合せされていなくても、300℃程度で合金層3
が形成され、溶融状態にあると、図13(b)に示され
るように、バンプなどの表面張力により、それぞれの中
心部で接合するように移動する(セルフアライメン
ト)。そして、加熱を解除することにより、合金層3が
固化して接着する。
【0038】このセルフアライメントは、半導体チップ
同士の接合でなく、基板と半導体チップとの接合でも、
Au-Sn合金層などの低融点金属を溶融状態にするこ
とにより、同様に行うことができる。なお、接合時の加
重は、前述の例では自重のみによったが、バンプなどの
接合部の数が多い場合には、1個当りの加重が減るた
め、ある程度の重しをした方が良い場合もある。たとえ
ば1個のバンプ当り2gの荷重を印加し、350℃程度
の温度で行うことができる。
同士の接合でなく、基板と半導体チップとの接合でも、
Au-Sn合金層などの低融点金属を溶融状態にするこ
とにより、同様に行うことができる。なお、接合時の加
重は、前述の例では自重のみによったが、バンプなどの
接合部の数が多い場合には、1個当りの加重が減るた
め、ある程度の重しをした方が良い場合もある。たとえ
ば1個のバンプ当り2gの荷重を印加し、350℃程度
の温度で行うことができる。
【0039】第1および第2の半導体チップ1、2の隙
間には、後述するように、エポキシ樹脂またはエラスト
マーなどからなる絶縁性樹脂7が充填され、この接合さ
れた半導体チップ1、2は、通常の半導体装置の製造と
同様に、リードフレームからなるダイアイランド4上に
ボンディングされ、さらに各リード5と金線などのワイ
ヤ6によりボンディングされ、モールド成形により形成
される樹脂パッケージ8により周囲が被覆されている。
そして、リードフレームから各リードが切断分離された
後に、フォーミングされることにより、図1(a)に示
されるような形状の半導体装置が得られる。
間には、後述するように、エポキシ樹脂またはエラスト
マーなどからなる絶縁性樹脂7が充填され、この接合さ
れた半導体チップ1、2は、通常の半導体装置の製造と
同様に、リードフレームからなるダイアイランド4上に
ボンディングされ、さらに各リード5と金線などのワイ
ヤ6によりボンディングされ、モールド成形により形成
される樹脂パッケージ8により周囲が被覆されている。
そして、リードフレームから各リードが切断分離された
後に、フォーミングされることにより、図1(a)に示
されるような形状の半導体装置が得られる。
【0040】本発明の半導体装置によれば、第1の半導
体チップと第2の半導体チップとの電極端子の接続が、
バンプ電極もしくは電極端子上の金属膜を構成する第1
の金属と、その表面に設けられる、第1の金属より融点
の低い第2金属の被膜との合金化により接着しているた
め、Auなどの融点の高い金属材料によりバンプを形成
しながら、300℃程度の低い温度で接合することがで
きる。しかも、合金化により接合しているため、半導体
装置を回路基板などにハンダ付けする場合などに260
℃程度に温度が上昇しても、合金層が溶けて接着部が剥
れることはない。しかも300℃程度の低温度で接着さ
れるため、半導体基板に形成される半導体素子(回路素
子)に機械的または熱的ストレスが加わることはなく、
素子特性に変動を来すことは全然ない。そのため、非常
に信頼性の高い半導体装置が得られる。
体チップと第2の半導体チップとの電極端子の接続が、
バンプ電極もしくは電極端子上の金属膜を構成する第1
の金属と、その表面に設けられる、第1の金属より融点
の低い第2金属の被膜との合金化により接着しているた
め、Auなどの融点の高い金属材料によりバンプを形成
しながら、300℃程度の低い温度で接合することがで
きる。しかも、合金化により接合しているため、半導体
装置を回路基板などにハンダ付けする場合などに260
℃程度に温度が上昇しても、合金層が溶けて接着部が剥
れることはない。しかも300℃程度の低温度で接着さ
れるため、半導体基板に形成される半導体素子(回路素
子)に機械的または熱的ストレスが加わることはなく、
素子特性に変動を来すことは全然ない。そのため、非常
に信頼性の高い半導体装置が得られる。
【0041】一方、第2の金属被膜が被着された部分
は、第2の金属被膜が若干残存するか、合金化しても第
1の金属の割合が小さく、300℃程度に温度を上昇さ
せて外力を加えることにより、容易に剥離することがで
きる。すなわち、ハンダリフローの温度では、溶融する
部分があっても非常に薄い層であり、外力が加わらない
ため分離しないが、一方の半導体チップを取り替えたい
場合などには、300℃程度に温度を上昇させて外力を
加えることにより、容易に分離することができ、半導体
チップを取り替えることができる。Au-Sn合金であ
れば、300℃程度で容易に分離することができるが、
分離する際は、その接合部のみに加熱することができる
ため、280〜500℃程度で分離できるものであれば
よい。
は、第2の金属被膜が若干残存するか、合金化しても第
1の金属の割合が小さく、300℃程度に温度を上昇さ
せて外力を加えることにより、容易に剥離することがで
きる。すなわち、ハンダリフローの温度では、溶融する
部分があっても非常に薄い層であり、外力が加わらない
ため分離しないが、一方の半導体チップを取り替えたい
場合などには、300℃程度に温度を上昇させて外力を
加えることにより、容易に分離することができ、半導体
チップを取り替えることができる。Au-Sn合金であ
れば、300℃程度で容易に分離することができるが、
分離する際は、その接合部のみに加熱することができる
ため、280〜500℃程度で分離できるものであれば
よい。
【0042】本発明によるSnなどの低融点金属層を用
いた接合法について、従来のAu-Au接合と対比して
さらに詳細に説明をする。図14(b)に示されるよう
に、従来のAuバンプとAuバンプとを超音波を用いて
接合する方法は、Au(固相)とAu(固相)とが相互
に相手方に拡散する固相拡散になる。そのため、その拡
散は非常に遅く、温度を高くし、さらに超音波などによ
り衝撃を与えないと拡散が進まず接合しない。一方、本
発明のようにSnのような低融点金属をAuの表面に被
膜して温度を上げると、図14(a)に示されるよう
に、Snが低温で溶融して液相のSnとなるため、Au
が液相であるSnの中に拡散する液相拡散になる。その
ため、Auが低温で相互に拡散し、超音波などを印加し
なくても、低温で接合することができる。
いた接合法について、従来のAu-Au接合と対比して
さらに詳細に説明をする。図14(b)に示されるよう
に、従来のAuバンプとAuバンプとを超音波を用いて
接合する方法は、Au(固相)とAu(固相)とが相互
に相手方に拡散する固相拡散になる。そのため、その拡
散は非常に遅く、温度を高くし、さらに超音波などによ
り衝撃を与えないと拡散が進まず接合しない。一方、本
発明のようにSnのような低融点金属をAuの表面に被
膜して温度を上げると、図14(a)に示されるよう
に、Snが低温で溶融して液相のSnとなるため、Au
が液相であるSnの中に拡散する液相拡散になる。その
ため、Auが低温で相互に拡散し、超音波などを印加し
なくても、低温で接合することができる。
【0043】この液相拡散の方法について、さらに詳細
に説明をする。前述の図1(b)に示されるように、一
方のバンプにSnなどの低融点金属を被膜して、第1の
半導体チップと第2の半導体チップとをその接合部が接
触するように重ね、接合荷重が2g/バンプ程度になる
ようにして、350℃程度にする。そうすると図14
(a)に示されるように、Snが液相化してAuが液相
のSn中に拡散する。すなわち、液相拡散をするため、
固相同士の拡散より非常に早く速やかに拡散する。そし
て、図14(a)の下側に示されるように、Sn-Au
合金層が形成される。この状態で温度を下げることによ
り完全に接合される。
に説明をする。前述の図1(b)に示されるように、一
方のバンプにSnなどの低融点金属を被膜して、第1の
半導体チップと第2の半導体チップとをその接合部が接
触するように重ね、接合荷重が2g/バンプ程度になる
ようにして、350℃程度にする。そうすると図14
(a)に示されるように、Snが液相化してAuが液相
のSn中に拡散する。すなわち、液相拡散をするため、
固相同士の拡散より非常に早く速やかに拡散する。そし
て、図14(a)の下側に示されるように、Sn-Au
合金層が形成される。この状態で温度を下げることによ
り完全に接合される。
【0044】また、図1(b)に示される例では、第2
の金属被膜11aがバンプ電極11の側面にも覆われる
ように示されている。このように、バンプ電極11の側
面周囲全体まで覆うように形成されることにより、図2
にバンプ電極部分の接合の様子が示されているように、
バンプ電極11が小さくても、合金化すると接合部3が
形成される際に、小さいバンプ電極11の周囲から大き
い方のバンプ電極21にフィレット3aが形成され、強
力に接合することができる。後述する図4(a)に示さ
れる場合なども含めて、このようなフィレット3aが形
成されるように接合すれば、非常に強力に接合すること
ができる。なお、図2において、電極パッドなどは省略
して図示すると共に、図1(b)と同じ部分には同じ符
号を付してある。なお、ここでフィレット3aとは、A
u-Sn合金層などの低融点金属層が、接合部からバン
プ電極などの側壁にはみ出す部分を意味し、必ずしも一
方のバンプ電極の側壁全体に広がって裾野を形成してい
なくても、たとえば図2(b)に示されるように、バン
プ21側壁の接合部側の一部が低融点金属層により濡れ
ている程度でも接合強度が向上する。
の金属被膜11aがバンプ電極11の側面にも覆われる
ように示されている。このように、バンプ電極11の側
面周囲全体まで覆うように形成されることにより、図2
にバンプ電極部分の接合の様子が示されているように、
バンプ電極11が小さくても、合金化すると接合部3が
形成される際に、小さいバンプ電極11の周囲から大き
い方のバンプ電極21にフィレット3aが形成され、強
力に接合することができる。後述する図4(a)に示さ
れる場合なども含めて、このようなフィレット3aが形
成されるように接合すれば、非常に強力に接合すること
ができる。なお、図2において、電極パッドなどは省略
して図示すると共に、図1(b)と同じ部分には同じ符
号を付してある。なお、ここでフィレット3aとは、A
u-Sn合金層などの低融点金属層が、接合部からバン
プ電極などの側壁にはみ出す部分を意味し、必ずしも一
方のバンプ電極の側壁全体に広がって裾野を形成してい
なくても、たとえば図2(b)に示されるように、バン
プ21側壁の接合部側の一部が低融点金属層により濡れ
ている程度でも接合強度が向上する。
【0045】図2(a)に示されるような、裾野の大き
いフィレット3aが形成された場合、その接合強度は図
15に示されるように、全然フィレットが形成されない
場合に比べ、明らかに接合強度が向上した。なお、図5
において、横軸はシェア強度(N/mm2)、縦軸は個
数n(pcs)である。このフィレットの形成は、前述
のAu-Sn層に限られず、第1の金属と第2の金属の
合金層または第3の低融点の合金層で形成されておれば
よい。
いフィレット3aが形成された場合、その接合強度は図
15に示されるように、全然フィレットが形成されない
場合に比べ、明らかに接合強度が向上した。なお、図5
において、横軸はシェア強度(N/mm2)、縦軸は個
数n(pcs)である。このフィレットの形成は、前述
のAu-Sn層に限られず、第1の金属と第2の金属の
合金層または第3の低融点の合金層で形成されておれば
よい。
【0046】一方、両方のバンプ電極が充分に大きかっ
たり、第2の半導体チップ2を取り外す可能性が高い場
合などでは、バンプ電極11の側面には成膜される必要
はなく、図3に示されるように、バンプ電極11の上
面、すなわち接合面のみに成膜されておればよい。な
お、図3においても、図1(b)と同じ部分に同じ符号
を付してある。この場合、接合した2つの半導体チップ
を取り外す可能性がなく、しっかりと接続するために
は、バンプ電極に大小がある場合、図4(a)に示され
るように、大きい方のバンプ電極11にSn被膜11a
を形成すれば、同図右側に示されるように、フィレット
3aが形成され、接着強度を強くすることができるし、
図4(b)に示されるように、小さい方のバンプ電極2
1にSn被膜11aを形成すれば、接着強度を弱くし
て、取り外しをしやすくなる。
たり、第2の半導体チップ2を取り外す可能性が高い場
合などでは、バンプ電極11の側面には成膜される必要
はなく、図3に示されるように、バンプ電極11の上
面、すなわち接合面のみに成膜されておればよい。な
お、図3においても、図1(b)と同じ部分に同じ符号
を付してある。この場合、接合した2つの半導体チップ
を取り外す可能性がなく、しっかりと接続するために
は、バンプ電極に大小がある場合、図4(a)に示され
るように、大きい方のバンプ電極11にSn被膜11a
を形成すれば、同図右側に示されるように、フィレット
3aが形成され、接着強度を強くすることができるし、
図4(b)に示されるように、小さい方のバンプ電極2
1にSn被膜11aを形成すれば、接着強度を弱くし
て、取り外しをしやすくなる。
【0047】さらに、前述の各例に示されるように、S
n被膜11aは一方のバンプ電極11または21のみに
形成されることが、接合面の合金層を形成しやすいため
好ましい。すなわち、AuとSnとの接触部が合金化し
て接合するため、両方のバンプにSn被膜が設けられて
いると、Sn被膜とSn被膜との接触部が直ちには接合
せず、バンプ電極表面のAu層とSn被膜との接触部か
ら合金化し、Auが接合部に拡散して合金化することに
より接合するため、Au層とSn被膜とが接触するよう
に形成されることが好ましい。しかし、両方のバンプ電
極に設けるSn被膜を非常に薄くすることにより、容易
にAuが拡散するため、両方のバンプ電極に形成しても
よい。
n被膜11aは一方のバンプ電極11または21のみに
形成されることが、接合面の合金層を形成しやすいため
好ましい。すなわち、AuとSnとの接触部が合金化し
て接合するため、両方のバンプにSn被膜が設けられて
いると、Sn被膜とSn被膜との接触部が直ちには接合
せず、バンプ電極表面のAu層とSn被膜との接触部か
ら合金化し、Auが接合部に拡散して合金化することに
より接合するため、Au層とSn被膜とが接触するよう
に形成されることが好ましい。しかし、両方のバンプ電
極に設けるSn被膜を非常に薄くすることにより、容易
にAuが拡散するため、両方のバンプ電極に形成しても
よい。
【0048】さらに、第1の金属をAuとし、第2の金
属をSnとした場合、前述の合金層は、完全な共晶合金
になると、Au80wt%(重量%、以下同じ)、Sn
20wt%になるが、接合時に充分に温度を上げる訳で
はないため、接合部は完全な共晶合金にはなりにくい。
しかし、完全な共晶合金にならなくても、Auが65w
t%以上であれば、強固な接合が得られると共に、分離
する場合でも300℃程度に加熱することにより、接合
部のみを分離することができる。また、合金層を形成し
ないで、Au層のみが存在することが、機械的強度が強
く好ましい。
属をSnとした場合、前述の合金層は、完全な共晶合金
になると、Au80wt%(重量%、以下同じ)、Sn
20wt%になるが、接合時に充分に温度を上げる訳で
はないため、接合部は完全な共晶合金にはなりにくい。
しかし、完全な共晶合金にならなくても、Auが65w
t%以上であれば、強固な接合が得られると共に、分離
する場合でも300℃程度に加熱することにより、接合
部のみを分離することができる。また、合金層を形成し
ないで、Au層のみが存在することが、機械的強度が強
く好ましい。
【0049】SnよりAuの拡散が10倍程度以上大き
いため、接合後のバンプ電極11、21および接合部3
におけるSn濃度の分布は、図5に示されるように、S
n被膜11aが設けられた接合部の中心部分で一番Sn
濃度が高く、バンプ電極11、21の根本に行くにした
がって段々小さくなる。したがって、Sn濃度の一番高
い部分でもAu濃度が65wt%以上になり、バンプ電
極11、21の根本側では、Au濃度が100wt%に
なるように、Sn被膜の厚さ、接合時の温度、時間を調
整することが好ましい。なお、このAu濃度に関して
は、完全な定常状態になっている訳ではないため、バン
プ電極の表面積全面に亘って、たとえば65wt%以上
ということではなく、60%以上の面積での濃度を意味
する。このような接合部のAu濃度を65wt%以上
で、Au層が100wt%の部分が残るように接合する
には、たとえば接合時の温度、時間、Sn層の量により
調整することができる。
いため、接合後のバンプ電極11、21および接合部3
におけるSn濃度の分布は、図5に示されるように、S
n被膜11aが設けられた接合部の中心部分で一番Sn
濃度が高く、バンプ電極11、21の根本に行くにした
がって段々小さくなる。したがって、Sn濃度の一番高
い部分でもAu濃度が65wt%以上になり、バンプ電
極11、21の根本側では、Au濃度が100wt%に
なるように、Sn被膜の厚さ、接合時の温度、時間を調
整することが好ましい。なお、このAu濃度に関して
は、完全な定常状態になっている訳ではないため、バン
プ電極の表面積全面に亘って、たとえば65wt%以上
ということではなく、60%以上の面積での濃度を意味
する。このような接合部のAu濃度を65wt%以上
で、Au層が100wt%の部分が残るように接合する
には、たとえば接合時の温度、時間、Sn層の量により
調整することができる。
【0050】さらに好ましくは、Au-Sn共晶層(接
合部3)が0.8μm以上5μm以下であることが好ま
しい。このようにするには、Sn被膜の厚さを0.1〜
4μm程度にすることにより得られる。この際、完全な
Au層を残すためには、Au層(バンプ電極)の厚さを
厚く形成することにより得られる。
合部3)が0.8μm以上5μm以下であることが好ま
しい。このようにするには、Sn被膜の厚さを0.1〜
4μm程度にすることにより得られる。この際、完全な
Au層を残すためには、Au層(バンプ電極)の厚さを
厚く形成することにより得られる。
【0051】図1に示される例は、第1および第2の半
導体チップ1、2の両方の電極端子にバンプ電極11、
21が形成されていたが、バンプ電極はその接続部にあ
れば一方だけでもよく、バンプ電極と電極端子とで接合
されてもよい。この場合の例が、その接続部だけの拡大
断面説明図で図6に示されている。すなわち、第1の半
導体チップ1における接続用電極端子12の上には、バ
ンプ電極が形成されないで、バリアメタル層14を介し
て、たとえばAuなどからなる0.2〜0.5μm程度の
厚さの金属膜(Au膜)15が設けられ、その上に第2
の金属の被膜(Sn被膜)16が前述と同様の厚さに設
けられている。そして、第2の半導体チップ2には、前
述と同様にAuからなるバンプ電極21が形成されてお
り、そのバンプ電極21と電極端子12上のAu膜15
とがSn被膜16により合金化されて融着する構造にな
っている。このSn被膜16は、第2の半導体チップ2
のバンプ電極21側に設けられてもよいし、両方に設け
られてもよいこと、その接続方法などは前述の例と同様
である。
導体チップ1、2の両方の電極端子にバンプ電極11、
21が形成されていたが、バンプ電極はその接続部にあ
れば一方だけでもよく、バンプ電極と電極端子とで接合
されてもよい。この場合の例が、その接続部だけの拡大
断面説明図で図6に示されている。すなわち、第1の半
導体チップ1における接続用電極端子12の上には、バ
ンプ電極が形成されないで、バリアメタル層14を介し
て、たとえばAuなどからなる0.2〜0.5μm程度の
厚さの金属膜(Au膜)15が設けられ、その上に第2
の金属の被膜(Sn被膜)16が前述と同様の厚さに設
けられている。そして、第2の半導体チップ2には、前
述と同様にAuからなるバンプ電極21が形成されてお
り、そのバンプ電極21と電極端子12上のAu膜15
とがSn被膜16により合金化されて融着する構造にな
っている。このSn被膜16は、第2の半導体チップ2
のバンプ電極21側に設けられてもよいし、両方に設け
られてもよいこと、その接続方法などは前述の例と同様
である。
【0052】前述の各例では、第1および第2の半導体
チップの電極端子同士を接合する例であったが、本発明
によれば、第1の金属表面に、その第1の金属と低い温
度で合金化し得る第2の金属被膜を形成し、温度を上昇
させることにより、合金化して接合することができるた
め、表面に露出する配線上に直接接合することができ
る。すなわち、図7に示されるように、Alなどからな
る電極端子12と接続してTi/W積層構造からなるバ
リアメタル層14を介してAuからなる配線18が形成
されている場合に、そのAu配線18上の接合部にSn
被膜11aを形成し、第2の半導体チップ2のバンプ電
極21を接触させて圧接し、300℃程度に温度を上昇
させることにより接合することができる。なお、バリア
メタル層14は、Al電極端子12の酸化を防止し、低
抵抗でAu配線18と接続するためである。図7におい
て、図6と同じ部分には同じ符号を付して、その説明を
省略する。
チップの電極端子同士を接合する例であったが、本発明
によれば、第1の金属表面に、その第1の金属と低い温
度で合金化し得る第2の金属被膜を形成し、温度を上昇
させることにより、合金化して接合することができるた
め、表面に露出する配線上に直接接合することができ
る。すなわち、図7に示されるように、Alなどからな
る電極端子12と接続してTi/W積層構造からなるバ
リアメタル層14を介してAuからなる配線18が形成
されている場合に、そのAu配線18上の接合部にSn
被膜11aを形成し、第2の半導体チップ2のバンプ電
極21を接触させて圧接し、300℃程度に温度を上昇
させることにより接合することができる。なお、バリア
メタル層14は、Al電極端子12の酸化を防止し、低
抵抗でAu配線18と接続するためである。図7におい
て、図6と同じ部分には同じ符号を付して、その説明を
省略する。
【0053】この配線上で接合する場合、図7に示され
るようにAu配線18で形成されないで、Al配線やC
u配線が形成される場合がある。このような場合でも、
その配線の接合部にAl配線の場合には、図7と同様の
バリアメタル層、Au層、Sn被膜を設けることにより
容易に接合することができる。また、Cu配線の場合、
図8に示されるように、Cu配線31上に、Ti/Wま
たはNiからなるバリアメタル層32を接合部のみにメ
ッキなどにより設け、さらにその上にAu層33、Sn
被膜34を設け、前述と同様にAuからなるバンプ電極
21を有する第2の半導体チップ2を接合することがで
きる。なお、この場合のバリアメタル層32は、Au層
33とCu配線31との接合を改良するために設けられ
ている。
るようにAu配線18で形成されないで、Al配線やC
u配線が形成される場合がある。このような場合でも、
その配線の接合部にAl配線の場合には、図7と同様の
バリアメタル層、Au層、Sn被膜を設けることにより
容易に接合することができる。また、Cu配線の場合、
図8に示されるように、Cu配線31上に、Ti/Wま
たはNiからなるバリアメタル層32を接合部のみにメ
ッキなどにより設け、さらにその上にAu層33、Sn
被膜34を設け、前述と同様にAuからなるバンプ電極
21を有する第2の半導体チップ2を接合することがで
きる。なお、この場合のバリアメタル層32は、Au層
33とCu配線31との接合を改良するために設けられ
ている。
【0054】前述の各例では、第2の半導体チップ2側
は常にバンプ電極21が形成された例であったが、第2
の半導体チップ2側も配線のままで接続することもでき
る。この場合も、配線の材料により積層構造が異なる
が、必要なバリアメタル層などを介して、表面にAu膜
と、Sn被膜との接触部を設けることにより、前述と同
様に両半導体チップ1、2を接合することができる。
は常にバンプ電極21が形成された例であったが、第2
の半導体チップ2側も配線のままで接続することもでき
る。この場合も、配線の材料により積層構造が異なる
が、必要なバリアメタル層などを介して、表面にAu膜
と、Sn被膜との接触部を設けることにより、前述と同
様に両半導体チップ1、2を接合することができる。
【0055】すなわち、図9に示されるように、第1半
導体チップ1の配線18aと第2半導体チップ2の配線
18b(それぞれ半導体チップのパシベーション膜の最
表面に形成されている)とがその一部の表面にSn被膜
が形成され、他の部分には、たとえばポリイミドやSi
O2などの第1の絶縁層36が設けられることにより、
Sn被膜の設けられた部分のみで接合部37が形成さ
れ、接続することができる。この構造では、配線のAu
層がバンプのように厚くなく、薄くなるため、接合後に
Snが拡散しないAu層のみの部分ができない可能性が
大きいが、わざわざバンプ電極を形成しなくてもよいた
め、工数低減を図れると共に、絶縁層36を介して接合
されることにより、接合部のみに力がかかるという問題
もなくなる。しかし、このような配線同士の接続の場合
でも、絶縁層36を介さないで、前述のバンプ電極同士
の接続と同様に、接続部のみで接合して、後述する絶縁
性樹脂をその間隙部に充填する方法でもよい。
導体チップ1の配線18aと第2半導体チップ2の配線
18b(それぞれ半導体チップのパシベーション膜の最
表面に形成されている)とがその一部の表面にSn被膜
が形成され、他の部分には、たとえばポリイミドやSi
O2などの第1の絶縁層36が設けられることにより、
Sn被膜の設けられた部分のみで接合部37が形成さ
れ、接続することができる。この構造では、配線のAu
層がバンプのように厚くなく、薄くなるため、接合後に
Snが拡散しないAu層のみの部分ができない可能性が
大きいが、わざわざバンプ電極を形成しなくてもよいた
め、工数低減を図れると共に、絶縁層36を介して接合
されることにより、接合部のみに力がかかるという問題
もなくなる。しかし、このような配線同士の接続の場合
でも、絶縁層36を介さないで、前述のバンプ電極同士
の接続と同様に、接続部のみで接合して、後述する絶縁
性樹脂をその間隙部に充填する方法でもよい。
【0056】さらに、少なくとも一方が配線の場合の接
続構造では、図10に示されるように、電極パッド12
a表面と絶縁膜(パシベーション膜)17表面とで段差
があり、そのまま配線を設けると、その上に設けられる
配線も平坦にならないため、接合を行いにくいという問
題がある。これを解消するため、図10に示されるよう
に、絶縁膜17上に、たとえばポリイミドなどからなる
第2の絶縁層38を形成してから、配線18を形成する
ことにより平坦な配線18となり、接合しやすくなると
いうメリットがある。
続構造では、図10に示されるように、電極パッド12
a表面と絶縁膜(パシベーション膜)17表面とで段差
があり、そのまま配線を設けると、その上に設けられる
配線も平坦にならないため、接合を行いにくいという問
題がある。これを解消するため、図10に示されるよう
に、絶縁膜17上に、たとえばポリイミドなどからなる
第2の絶縁層38を形成してから、配線18を形成する
ことにより平坦な配線18となり、接合しやすくなると
いうメリットがある。
【0057】前述の図1に示されるように、第1半導体
チップ1と第2半導体チップ2との間隙部には、絶縁性
樹脂が充填されることが好ましい。すなわち、図11に
示されるように、第1半導体チップ1と第2半導体チッ
プ2とを接合した後に、その間隙部にポリイミドなどか
らなる絶縁性樹脂を滴下して硬化させることにより、ア
ンダーフィル(絶縁性樹脂層)7を形成する。このよう
なアンダーフィル7が形成されることにより、面全体で
両チップが接触するため、パンプ電極の下側の半導体層
に形成される素子に損傷を来すという問題がなくなる。
すなわち、半導体チップ周囲がモールド樹脂によりパッ
ケージングされる際に、半導体チップ間の隙間にはモー
ルド樹脂が侵入し難い。そのため、隙間が生じていると
樹脂パッケージ8により両半導体チップが押し付けら
れ、バンプ電極部分のみでその圧力を吸収する必要があ
るため、前述のような問題が生じるが、アンダーフィル
7が設けられることにより、そのような問題を引き起こ
すことがなくなる。
チップ1と第2半導体チップ2との間隙部には、絶縁性
樹脂が充填されることが好ましい。すなわち、図11に
示されるように、第1半導体チップ1と第2半導体チッ
プ2とを接合した後に、その間隙部にポリイミドなどか
らなる絶縁性樹脂を滴下して硬化させることにより、ア
ンダーフィル(絶縁性樹脂層)7を形成する。このよう
なアンダーフィル7が形成されることにより、面全体で
両チップが接触するため、パンプ電極の下側の半導体層
に形成される素子に損傷を来すという問題がなくなる。
すなわち、半導体チップ周囲がモールド樹脂によりパッ
ケージングされる際に、半導体チップ間の隙間にはモー
ルド樹脂が侵入し難い。そのため、隙間が生じていると
樹脂パッケージ8により両半導体チップが押し付けら
れ、バンプ電極部分のみでその圧力を吸収する必要があ
るため、前述のような問題が生じるが、アンダーフィル
7が設けられることにより、そのような問題を引き起こ
すことがなくなる。
【0058】この場合、ポリイミド(弾性率4.5GP
a)を用いることがAuの弾性率と近いため好ましい。
アンダーフィル7の弾性率がバンプ電極11、21と近
いと、バンプ電極を融着してから温度が下がった場合で
も、バンプ電極にかかる圧縮力と半導体チップの他の部
分にかかる圧縮力とが均等になるため、力が分散してバ
ンプ電極と共に面として第2半導体チップ2を支持する
ことができ、バンプ電極部分のみに特別な力がかかるこ
とがなくなる。
a)を用いることがAuの弾性率と近いため好ましい。
アンダーフィル7の弾性率がバンプ電極11、21と近
いと、バンプ電極を融着してから温度が下がった場合で
も、バンプ電極にかかる圧縮力と半導体チップの他の部
分にかかる圧縮力とが均等になるため、力が分散してバ
ンプ電極と共に面として第2半導体チップ2を支持する
ことができ、バンプ電極部分のみに特別な力がかかるこ
とがなくなる。
【0059】さらに、アンダーフィル7として使用する
樹脂は、熱収縮率(熱膨張率)が4%以下のものを使用
することが好ましい。熱収縮率が大きいと、硬化時に3
00℃程度に上げた温度が室温に下がったときに、バン
プ電極であるAuの熱収縮率より大きくなり、バンプ電
極部分のみに圧縮力として働き、その下の半導体層への
ダメージが大きくなるからである。
樹脂は、熱収縮率(熱膨張率)が4%以下のものを使用
することが好ましい。熱収縮率が大きいと、硬化時に3
00℃程度に上げた温度が室温に下がったときに、バン
プ電極であるAuの熱収縮率より大きくなり、バンプ電
極部分のみに圧縮力として働き、その下の半導体層への
ダメージが大きくなるからである。
【0060】前述の各例では、バンプを介して接続する
部分を融点の高い第1の金属と、融点の低い第2の金属
とを接合させ両金属の合金化により低い温度で接合され
ていたが、たとえばAu-Sn合金のように、300℃
程度で溶融する第3の金属をその接合面に設けておい
て、その第3の金属を溶融させることにより、接合する
こともできる。その例が図6と同様にバンプ電極部のみ
の拡大説明図により図12に示されている。第3の金属
としては、後述するAu-Sn合金などを用いることが
できる。
部分を融点の高い第1の金属と、融点の低い第2の金属
とを接合させ両金属の合金化により低い温度で接合され
ていたが、たとえばAu-Sn合金のように、300℃
程度で溶融する第3の金属をその接合面に設けておい
て、その第3の金属を溶融させることにより、接合する
こともできる。その例が図6と同様にバンプ電極部のみ
の拡大説明図により図12に示されている。第3の金属
としては、後述するAu-Sn合金などを用いることが
できる。
【0061】図12において、図1と同じ部分には同じ
符号を付してその説明を省略する。第1の半導体チップ
1のバリアメタル層14上に設けられるバンプ電極11
は、たとえばNiなどからなり、その上面の接合部に
は、Au-Sn共晶合金(たとえばAu:Sn=80:
20)などからなる低融点の合金層が、第3の金属層1
9として、たとえば0.5〜3μm程度の厚さに設けら
れている。このAu-Sn層19は、たとえばスパッタ
リング、または無電解メッキ法などにより成膜すること
により、前述の厚さに設けられる。このバンプ電極11
上にAu-Sn層19が設けられた第1の半導体チップ
1と第2の半導体チップ2との接合は、前述の図1に示
される例と同様に、たとえば第1の半導体チップ1を加
熱し得る基板ステージ上に載置し、マウンターにより第
2の半導体チップ2をそのバンプ同士が一致するように
位置合せをして、加圧しながら300℃程度に加熱する
ことにより、Au-Sn合金層19が溶融し、バンプ電
極11、21のNi内に拡散して金属間化合物を形成す
る、いわゆる拡散接合される。なお、前述のようにAu
-Snの場合、拡散係数は、Auの方がSnより10倍
程度以上大きい。
符号を付してその説明を省略する。第1の半導体チップ
1のバリアメタル層14上に設けられるバンプ電極11
は、たとえばNiなどからなり、その上面の接合部に
は、Au-Sn共晶合金(たとえばAu:Sn=80:
20)などからなる低融点の合金層が、第3の金属層1
9として、たとえば0.5〜3μm程度の厚さに設けら
れている。このAu-Sn層19は、たとえばスパッタ
リング、または無電解メッキ法などにより成膜すること
により、前述の厚さに設けられる。このバンプ電極11
上にAu-Sn層19が設けられた第1の半導体チップ
1と第2の半導体チップ2との接合は、前述の図1に示
される例と同様に、たとえば第1の半導体チップ1を加
熱し得る基板ステージ上に載置し、マウンターにより第
2の半導体チップ2をそのバンプ同士が一致するように
位置合せをして、加圧しながら300℃程度に加熱する
ことにより、Au-Sn合金層19が溶融し、バンプ電
極11、21のNi内に拡散して金属間化合物を形成す
る、いわゆる拡散接合される。なお、前述のようにAu
-Snの場合、拡散係数は、Auの方がSnより10倍
程度以上大きい。
【0062】この構造によれば、バンプ電極表面とAu
-Sn合金層とは金属間結合をているため、半導体装置
の実装時のハンダリフロー温度である260℃程度では
強固に接合している。一方、Au-Sn合金層の中心部
では、Au-Sn合金の状態であるため、300℃程度
に近づくと溶融状態になるが、その層は薄いと共に、ハ
ンダリフローの際にはパッケージで被覆された半導体装
置であり、両半導体チップ間に外力が加わらないため、
離れることはない。一方、300℃程度の高温で、外力
を加えることにより、低融点の合金層は溶融状態になっ
ているため、容易に剥離することができる。そのため、
第2の半導体チップを取り替える場合などには、280
〜300℃近くに昇温し、外力を加えることにより、容
易に分離することができ、半導体チップの取替を容易に
行いやすいというメリットがある。なお、Au-Sn合
金層の厚さを調整することにより、300℃程度では容
易に剥離しないようにすることもできる。
-Sn合金層とは金属間結合をているため、半導体装置
の実装時のハンダリフロー温度である260℃程度では
強固に接合している。一方、Au-Sn合金層の中心部
では、Au-Sn合金の状態であるため、300℃程度
に近づくと溶融状態になるが、その層は薄いと共に、ハ
ンダリフローの際にはパッケージで被覆された半導体装
置であり、両半導体チップ間に外力が加わらないため、
離れることはない。一方、300℃程度の高温で、外力
を加えることにより、低融点の合金層は溶融状態になっ
ているため、容易に剥離することができる。そのため、
第2の半導体チップを取り替える場合などには、280
〜300℃近くに昇温し、外力を加えることにより、容
易に分離することができ、半導体チップの取替を容易に
行いやすいというメリットがある。なお、Au-Sn合
金層の厚さを調整することにより、300℃程度では容
易に剥離しないようにすることもできる。
【0063】また、前述のように、たとえばAuからな
る金属表面にSn被膜を設け、予め温度を280℃程度
にして合金化することにより、Auバンプ電極表面にA
u-Sn合金層を設けたのと同様の構造になり、その表
面に接合する他のバンプ電極などを接触させて温度を上
げ液相拡散をすることもできる。
る金属表面にSn被膜を設け、予め温度を280℃程度
にして合金化することにより、Auバンプ電極表面にA
u-Sn合金層を設けたのと同様の構造になり、その表
面に接合する他のバンプ電極などを接触させて温度を上
げ液相拡散をすることもできる。
【0064】前述の例では、バンプ電極として、Niを
用いたが、Alなどでも同様にAu-Sn合金が拡散し
て拡散接合を得ることができる。さらに、前述の各例に
示される例の構造で、Sn被膜に代えてAu-Sn合金
層を設けることもできる。この場合、AuとAu-Sn
合金とが同じAu系であるため、Au-Sn合金が溶融
すると、Au表面に濡れて接合する。すなわち、図12
に示される例では、両方の半導体チップ1、2にバンプ
電極11、21が形成されていたが、前述の例と同様
に、片方のみがバンプ電極で、他方は電極端子、配線で
もよく、さらに両チップとも配線同士で接続する場合に
も、その接合部の構造をAu-Sn合金により接合する
ことができる。
用いたが、Alなどでも同様にAu-Sn合金が拡散し
て拡散接合を得ることができる。さらに、前述の各例に
示される例の構造で、Sn被膜に代えてAu-Sn合金
層を設けることもできる。この場合、AuとAu-Sn
合金とが同じAu系であるため、Au-Sn合金が溶融
すると、Au表面に濡れて接合する。すなわち、図12
に示される例では、両方の半導体チップ1、2にバンプ
電極11、21が形成されていたが、前述の例と同様
に、片方のみがバンプ電極で、他方は電極端子、配線で
もよく、さらに両チップとも配線同士で接続する場合に
も、その接合部の構造をAu-Sn合金により接合する
ことができる。
【0065】本発明によれば、接合の際に超音波などに
よる荷重をそれ程かけず、しかも低い温度で接合するこ
とができる。そのため、半導体層にダメージが殆どかか
らず、図16に示されるように、接合部(バンプ電極や
配線などの形成部)の下にも回路素子31、32を形成
することができる。その結果、非常に半導体チップを有
効に利用することができ、高集積化を達成することがで
きる。なお、図16では回路素子31、32が直接電極
端子と接触しているような図になっているが、一般的に
は絶縁膜により分離されたり、回路素子の一部が接続さ
れたりする。図16において、図1と同じ部分には同じ
符号を付してその説明を省略する。なお、接合部の下の
半導体層に回路素子を形成するのは、両方の半導体チッ
プに設けられなくてもよく、また、全ての接合部に設け
られる必要はない。
よる荷重をそれ程かけず、しかも低い温度で接合するこ
とができる。そのため、半導体層にダメージが殆どかか
らず、図16に示されるように、接合部(バンプ電極や
配線などの形成部)の下にも回路素子31、32を形成
することができる。その結果、非常に半導体チップを有
効に利用することができ、高集積化を達成することがで
きる。なお、図16では回路素子31、32が直接電極
端子と接触しているような図になっているが、一般的に
は絶縁膜により分離されたり、回路素子の一部が接続さ
れたりする。図16において、図1と同じ部分には同じ
符号を付してその説明を省略する。なお、接合部の下の
半導体層に回路素子を形成するのは、両方の半導体チッ
プに設けられなくてもよく、また、全ての接合部に設け
られる必要はない。
【0066】前述の各例では、1個の半導体チップに1
個の半導体チップをボンディングするだけの構造の半導
体装置であったが、2個以上の複数個の半導体チップを
1個の半導体チップ上にボンディングする場合でも同様
である。また、一方が基板で、他方が半導体チップの場
合でも同様に低温で簡単に接合することができる。
個の半導体チップをボンディングするだけの構造の半導
体装置であったが、2個以上の複数個の半導体チップを
1個の半導体チップ上にボンディングする場合でも同様
である。また、一方が基板で、他方が半導体チップの場
合でも同様に低温で簡単に接合することができる。
【0067】
【発明の効果】以上説明したように、本発明によれば、
COCタイプの半導体装置における、チップ同士の接合
の際に、高温にする必要がないため、半導体基板に形成
される回路素子に影響を及ぼす虞れはなく、回路素子の
信頼性を非常に向上させることができる。
COCタイプの半導体装置における、チップ同士の接合
の際に、高温にする必要がないため、半導体基板に形成
される回路素子に影響を及ぼす虞れはなく、回路素子の
信頼性を非常に向上させることができる。
【0068】さらに、300℃以下で分離しやすい金属
層を介して接合されているため、一方の半導体チップを
取り替える場合に、温度を上げすぎて半導体チップにダ
メージを与えることなく、非常に簡単に取替を行うこと
ができる。
層を介して接合されているため、一方の半導体チップを
取り替える場合に、温度を上げすぎて半導体チップにダ
メージを与えることなく、非常に簡単に取替を行うこと
ができる。
【0069】また、半導体チップのパシベーション膜
(絶縁膜)最表面に設けられる配線に接続する場合に、
その配線とパシベーション膜との間に絶縁層を介在させ
て配線を平坦化させることにより、接続が容易で、か
つ、確実に行うことができる。この場合、接合する半導
体チップ間の対向する配線の間にも絶縁層を介在させる
ことにより、より安定した接合を得ることができる。
(絶縁膜)最表面に設けられる配線に接続する場合に、
その配線とパシベーション膜との間に絶縁層を介在させ
て配線を平坦化させることにより、接続が容易で、か
つ、確実に行うことができる。この場合、接合する半導
体チップ間の対向する配線の間にも絶縁層を介在させる
ことにより、より安定した接合を得ることができる。
【0070】さらに、接合する半導体チップの間隙に弾
性率がバンプ電極と同程度の絶縁性材料を充填すること
により、または収縮率が4%以下の絶縁性樹脂を充填す
ることにより、接合する電極端子部分の半導体層に力が
極部的に印加されることなく、面全体に分散されるた
め、半導体チップの信頼性を向上させることができる。
性率がバンプ電極と同程度の絶縁性材料を充填すること
により、または収縮率が4%以下の絶縁性樹脂を充填す
ることにより、接合する電極端子部分の半導体層に力が
極部的に印加されることなく、面全体に分散されるた
め、半導体チップの信頼性を向上させることができる。
【図1】本発明による半導体装置の一実施形態を示す断
面、およびチップ同士を接続する際の側面の説明図であ
る。
面、およびチップ同士を接続する際の側面の説明図であ
る。
【図2】バンプ電極の側面までSn被膜を形成したとき
の接合状態の説明図である。
の接合状態の説明図である。
【図3】図1に示される例の変形例を示す断面説明図で
ある。
ある。
【図4】バンプ電極の一方にSn被膜を形成する場合の
接続例を説明する図である。
接続例を説明する図である。
【図5】Auバンプ電極表面にSn被膜を設けて接合し
た状態のSn濃度の分布を示す図である。
た状態のSn濃度の分布を示す図である。
【図6】本発明による半導体装置の他の実施形態を示す
断面説明図である。
断面説明図である。
【図7】本発明による半導体装置の他の実施形態を示す
要部の断面説明図である。
要部の断面説明図である。
【図8】本発明による半導体装置の他の実施形態を示す
要部の断面説明図である。
要部の断面説明図である。
【図9】本発明による半導体装置の配線同士を接合する
例の説明図である。
例の説明図である。
【図10】本発明による半導体装置の配線と接合する場
合の配線を平坦化する例の説明図である。
合の配線を平坦化する例の説明図である。
【図11】本発明による半導体装置の半導体チップ間に
絶縁性樹脂を充填する例の説明図である。
絶縁性樹脂を充填する例の説明図である。
【図12】本発明による半導体装置の他の実施形態を示
す要部の断面説明図である。
す要部の断面説明図である。
【図13】本発明により、セルフアライメントで接合す
る方法を説明する図である。
る方法を説明する図である。
【図14】本発明による液相拡散接合法を説明する概念
図である。
図である。
【図15】本発明による接合構造にフィレットを形成し
た場合と形成しない場合の接合強度を比較する図であ
る。
た場合と形成しない場合の接合強度を比較する図であ
る。
【図16】本発明により、接合部下の半導体層の部分に
も回路素子を形成する例の概念説明図である。
も回路素子を形成する例の概念説明図である。
【図17】従来のチップ同士を接続する工程の一例を説
明する図である。
明する図である。
1 第1の半導体チップ 2 第2の半導体チップ 3 合金層 11 バンプ電極 11a Sn被膜 18 Au-Sn合金層 21 バンプ電極
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成14年6月17日(2002.6.1
7)
7)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【請求項6】 前記第1および第2の半導体チップの接
合部に、前記第1の金属と第2の金属との合金層または
前記第3の金属層からなるフィレットが形成されてなる
請求項1または2記載の半導体装置。
合部に、前記第1の金属と第2の金属との合金層または
前記第3の金属層からなるフィレットが形成されてなる
請求項1または2記載の半導体装置。
【請求項7】 前記第1の金属がAuからなり、前記第
2の金属がSnからなり、前記接合部がAu-Sn合金
を有する請求項1、2または6記載の半導体装置。
2の金属がSnからなり、前記接合部がAu-Sn合金
を有する請求項1、2または6記載の半導体装置。
【請求項8】 前記第3の金属がAu-Sn合金からな
る請求項1、2または6記載の半導体装置。
る請求項1、2または6記載の半導体装置。
【請求項9】 第1の半導体チップと、第2の半導体チ
ップとが、それぞれの電極端子および配線が形成される
側が向き合されて電気的に接続されると共に接合される
半導体装置であって、前記第1の半導体チップと第2の
半導体チップとの接合が配線同士の接合で、該配線同士
の接合部に低融点金属層が設けられ、該接合部以外の前
記第1の半導体チップと第2の半導体チップの配線の間
隙部に、第1の絶縁層が設けられ、前記低融点金属層に
より接合されてなる半導体装置。
ップとが、それぞれの電極端子および配線が形成される
側が向き合されて電気的に接続されると共に接合される
半導体装置であって、前記第1の半導体チップと第2の
半導体チップとの接合が配線同士の接合で、該配線同士
の接合部に低融点金属層が設けられ、該接合部以外の前
記第1の半導体チップと第2の半導体チップの配線の間
隙部に、第1の絶縁層が設けられ、前記低融点金属層に
より接合されてなる半導体装置。
【請求項10】 前記配線の表面が平坦化されるよう
に、前記半導体チップ表面のパシベーション膜上に第2
の絶縁層を介して前記配線が形成されてなる請求項9記
載の半導体装置。
に、前記半導体チップ表面のパシベーション膜上に第2
の絶縁層を介して前記配線が形成されてなる請求項9記
載の半導体装置。
【請求項11】 前記配線が、電極端子に接続して設け
られるバリアメタル層を介したAu配線であり、前記低
融点金属層がAu-Sn合金からなる請求項9または1
0記載の半導体装置。
られるバリアメタル層を介したAu配線であり、前記低
融点金属層がAu-Sn合金からなる請求項9または1
0記載の半導体装置。
【請求項12】 前記配線が、電極端子と同時に形成さ
れるCuからなり、該配線上にバリアメタル層およびA
u層を介してAu-Sn合金からなる前記低融点金属層
により接合されてなる請求項9、10または11記載の
半導体装置。
れるCuからなり、該配線上にバリアメタル層およびA
u層を介してAu-Sn合金からなる前記低融点金属層
により接合されてなる請求項9、10または11記載の
半導体装置。
【請求項13】 前記配線が、電極端子と同時に形成さ
れるAuからなり、該配線上でAu-Sn合金からなる
前記低融点金属層により接合されてなる請求項項9、1
0または11項記載の半導体装置。
れるAuからなり、該配線上でAu-Sn合金からなる
前記低融点金属層により接合されてなる請求項項9、1
0または11項記載の半導体装置。
【請求項14】 前記接合部を構成するAu-Sn合金
が、Auを65wt%以上含有するAuリッチの合金を
有する請求項7、8、11、12または13記載の半導
体装置。
が、Auを65wt%以上含有するAuリッチの合金を
有する請求項7、8、11、12または13記載の半導
体装置。
【請求項15】 前記接合部のAu-Sn合金層が0.8
μm以上5μm以下である請求項7、8、11、12、
13または14記載の半導体装置。
μm以上5μm以下である請求項7、8、11、12、
13または14記載の半導体装置。
【請求項16】 前記第1の半導体チップと第2の半導
体チップとの接合部の間隙部に、弾性率が前記バンプと
ほぼ同じ弾性率を有する絶縁性樹脂が充填されてなる請
求項1ないし8のいずれか1項記載の半導体装置。
体チップとの接合部の間隙部に、弾性率が前記バンプと
ほぼ同じ弾性率を有する絶縁性樹脂が充填されてなる請
求項1ないし8のいずれか1項記載の半導体装置。
【請求項17】 前記第1の半導体チップと第2の半導
体チップとの接合部の間隙部に、熱収縮率が5%以下の
絶縁性樹脂が充填されてなる請求項1ないし8のいずれ
か1項または16記載の半導体装置。
体チップとの接合部の間隙部に、熱収縮率が5%以下の
絶縁性樹脂が充填されてなる請求項1ないし8のいずれ
か1項または16記載の半導体装置。
【請求項18】 前記第1の半導体チップおよび第2の
半導体チップの少なくとも一方の前記接合部における半
導体層に回路素子が形成されてなる請求項1ないし17
のいずれか1項記載の半導体装置。
半導体チップの少なくとも一方の前記接合部における半
導体層に回路素子が形成されてなる請求項1ないし17
のいずれか1項記載の半導体装置。
【請求項19】 第1の半導体チップまたは基板と、第
2の半導体チップとを向き合せて、前記第1の半導体チ
ップまたは基板と第2の半導体チップのそれぞれに設け
られるバンプ間で接合する半導体装置の製法であって、
前記バンプの少なくとも一方に、該バンプの金属より低
融点の低融点金属層を設け、前記第1の半導体チップま
たは基板と前記第2の半導体チップとを接合部が向き合
うように重ね、前記低融点金属層が溶融する温度まで上
げることにより、セルフアラインで位置合せをして前記
第1の半導体チップまたは基板と第2の半導体チップと
を接合することを特徴とする半導体装置の製法。
2の半導体チップとを向き合せて、前記第1の半導体チ
ップまたは基板と第2の半導体チップのそれぞれに設け
られるバンプ間で接合する半導体装置の製法であって、
前記バンプの少なくとも一方に、該バンプの金属より低
融点の低融点金属層を設け、前記第1の半導体チップま
たは基板と前記第2の半導体チップとを接合部が向き合
うように重ね、前記低融点金属層が溶融する温度まで上
げることにより、セルフアラインで位置合せをして前記
第1の半導体チップまたは基板と第2の半導体チップと
を接合することを特徴とする半導体装置の製法。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0011
【補正方法】変更
【補正内容】
【0011】
【課題を解決するための手段】本発明による半導体装置
は、第1の半導体チップと、第2の半導体チップとがそ
れぞれの半導体チップに設けられるバンプを介して接合
されることにより形成される半導体装置であって、前記
バンプが第1の金属からなり、該バンプの接合部は、該
第1の金属と前記バンプの少なくとも一方に設けられ、
前記第1の金属の溶融温度より低い温度で溶融して前記
第1の金属と合金化し得る材料からなる第2の金属との
合金層、または前記バンプの少なくとも一方に設けられ
る前記第1の金属より融点の低い第3の金属からなり、
かつ、前記バンプの少なくとも一方の側面まで前記合金
層または第3の金属層が充分に付着して接合されてい
る。
は、第1の半導体チップと、第2の半導体チップとがそ
れぞれの半導体チップに設けられるバンプを介して接合
されることにより形成される半導体装置であって、前記
バンプが第1の金属からなり、該バンプの接合部は、該
第1の金属と前記バンプの少なくとも一方に設けられ、
前記第1の金属の溶融温度より低い温度で溶融して前記
第1の金属と合金化し得る材料からなる第2の金属との
合金層、または前記バンプの少なくとも一方に設けられ
る前記第1の金属より融点の低い第3の金属からなり、
かつ、前記バンプの少なくとも一方の側面まで前記合金
層または第3の金属層が充分に付着して接合されてい
る。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0012
【補正方法】変更
【補正内容】
【0012】ここに第1の金属または第2の金属とは、
それぞれが単独の金属のみならず、合金や、2種以上の
複合体金属の場合も含み、2種以上の金属の積層体から
なる場合は外層側の主たる金属を意味する。また、第1
の金属と第2の金属との合金層とは、層全体が合金にな
る場合の他、層の一部が合金で、一部は第1または第2
金属のみや他の化合物を有する場合も含む意味である。
さらに、バンプを介して接合される構造には、両方の半
導体チップのそれぞれにパンプが設けられ、バンプ同士
で接合される構造や、一方の半導体チップにバンプが設
けられ、他方の半導体チップと直接接合される構造を含
む。なお、第3の金属層も、前述の第1および第2の金
属と同様に、単独の金属のみならず、合金などを含む意
味であり、とくに接合後には第1の金属および第2の金
属との化合、合金化により均一な組成とは限らない。
それぞれが単独の金属のみならず、合金や、2種以上の
複合体金属の場合も含み、2種以上の金属の積層体から
なる場合は外層側の主たる金属を意味する。また、第1
の金属と第2の金属との合金層とは、層全体が合金にな
る場合の他、層の一部が合金で、一部は第1または第2
金属のみや他の化合物を有する場合も含む意味である。
さらに、バンプを介して接合される構造には、両方の半
導体チップのそれぞれにパンプが設けられ、バンプ同士
で接合される構造や、一方の半導体チップにバンプが設
けられ、他方の半導体チップと直接接合される構造を含
む。なお、第3の金属層も、前述の第1および第2の金
属と同様に、単独の金属のみならず、合金などを含む意
味であり、とくに接合後には第1の金属および第2の金
属との化合、合金化により均一な組成とは限らない。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0013
【補正方法】変更
【補正内容】
【0013】この構造にすることにより、第2の金属は
融点が低く、比較的低い温度で溶融し、バンプとして用
いられる第1の金属を合金化して溶融し、第1および第
2の半導体チップの同士を比較的低温で接合し、接続を
することができる。その結果、バンプを接続するための
加熱温度は、第2の金属を溶融する程度の低い温度でよ
いため、第2の金属に、たとえばSnなどを選ぶことに
より、回路素子に影響を及ぼすような温度にする必要は
なく、高温による回路素子への悪影響は生じない。しか
もバンプの大部分を構成する第1の金属は融点が高く、
実装時のハンダ付け温度などでは全然支障を来すことも
ない。また、バンプが小さくても、接合部にフィレット
が形成され、強力に接合することができる。
融点が低く、比較的低い温度で溶融し、バンプとして用
いられる第1の金属を合金化して溶融し、第1および第
2の半導体チップの同士を比較的低温で接合し、接続を
することができる。その結果、バンプを接続するための
加熱温度は、第2の金属を溶融する程度の低い温度でよ
いため、第2の金属に、たとえばSnなどを選ぶことに
より、回路素子に影響を及ぼすような温度にする必要は
なく、高温による回路素子への悪影響は生じない。しか
もバンプの大部分を構成する第1の金属は融点が高く、
実装時のハンダ付け温度などでは全然支障を来すことも
ない。また、バンプが小さくても、接合部にフィレット
が形成され、強力に接合することができる。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】0014
【補正方法】変更
【補正内容】
【0014】本発明による半導体装置の他の形態は、第
1の半導体チップの電極端子上に設けられるバンプと、
第2の半導体チップの電極端子または該電極端子と接続
した配線とが接合されることにより形成される半導体装
置であって、前記バンプが第1の金属からなり、該バン
プの接合部は、該第1の金属と前記バンプもしくはその
相手方に設けられ、前記第1の金属の溶融温度より低い
温度で溶融して前記第1の金属と合金化し得る材料から
なる第2の金属との合金層、または前記バンプもしくは
その相手方に設けられる前記第1の金属より融点の低い
第3の金属からなり、かつ、前記バンプの側面まで前記
合金層または第3の金属層が充分に付着して接合されて
いる。この場合も、接合部にフィレットが形成され、強
力に接合することができる。
1の半導体チップの電極端子上に設けられるバンプと、
第2の半導体チップの電極端子または該電極端子と接続
した配線とが接合されることにより形成される半導体装
置であって、前記バンプが第1の金属からなり、該バン
プの接合部は、該第1の金属と前記バンプもしくはその
相手方に設けられ、前記第1の金属の溶融温度より低い
温度で溶融して前記第1の金属と合金化し得る材料から
なる第2の金属との合金層、または前記バンプもしくは
その相手方に設けられる前記第1の金属より融点の低い
第3の金属からなり、かつ、前記バンプの側面まで前記
合金層または第3の金属層が充分に付着して接合されて
いる。この場合も、接合部にフィレットが形成され、強
力に接合することができる。
【手続補正6】
【補正対象書類名】明細書
【補正対象項目名】0015
【補正方法】変更
【補正内容】
【0015】本発明による半導体装置のさらに他の形態
は、第1の半導体チップと、第2の半導体チップとがバ
ンプを介して接合される場合に、前記バンプを介した前
記第1および第2の半導体チップの接合部が280〜5
00℃で前記第1および第2の半導体チップを容易に分
離し得る構造に形成されている。すなわち、バンプなど
接合部は、たとえばAuなどの融点の高い金属で形成さ
れながら、接合部はそれより低い、たとえば300℃以
下で溶融するような金属で接合されることにより、融点
の低い金属は非常に薄い層となり、通常の状態では30
0℃程度になっても剥れなどは生じないが、300℃程
度で外力を加えれば容易に分離し得る構造になってい
る。
は、第1の半導体チップと、第2の半導体チップとがバ
ンプを介して接合される場合に、前記バンプを介した前
記第1および第2の半導体チップの接合部が280〜5
00℃で前記第1および第2の半導体チップを容易に分
離し得る構造に形成されている。すなわち、バンプなど
接合部は、たとえばAuなどの融点の高い金属で形成さ
れながら、接合部はそれより低い、たとえば300℃以
下で溶融するような金属で接合されることにより、融点
の低い金属は非常に薄い層となり、通常の状態では30
0℃程度になっても剥れなどは生じないが、300℃程
度で外力を加えれば容易に分離し得る構造になってい
る。
【手続補正7】
【補正対象書類名】明細書
【補正対象項目名】0016
【補正方法】変更
【補正内容】
【0016】具体的には、前記第1および第2の半導体
チップの両方に前記バンプが形成される構造や、前記第
1および第2の半導体チップの一方に前記バンプ電極が
形成され、他方の半導体チップに前記第1の金属または
第2の金属からなる金属膜が形成される構造において、
該バンプ同士の接合部、または該バンプと前記金属膜と
の接合部に前記合金層が形成される。
チップの両方に前記バンプが形成される構造や、前記第
1および第2の半導体チップの一方に前記バンプ電極が
形成され、他方の半導体チップに前記第1の金属または
第2の金属からなる金属膜が形成される構造において、
該バンプ同士の接合部、または該バンプと前記金属膜と
の接合部に前記合金層が形成される。
【手続補正8】
【補正対象書類名】明細書
【補正対象項目名】0019
【補正方法】変更
【補正内容】
【0019】本発明による半導体装置のさらに他の形態
は、第1の半導体チップと、第2の半導体チップとが、
それぞれの電極端子および配線が形成される側が向き合
されて電気的に接続されると共に接合される半導体装置
であって、前記第1の半導体チップと第2の半導体チッ
プとの接合が配線同士の接合で、該配線同士の接合部に
低融点金属層が設けられ、該接合部以外の前記第1の半
導体チップと第2の半導体チップの配線の間隙部に、第
1の絶縁層が設けられ、前記低融点金属層により接合さ
れる構造にすることもできる。ここに低融点金属層に
は、前述の第1の金属と第2の金属との合金化により、
少なくとも一部に合金が形成される接合部や、第3の金
属が設けられることにより拡散接合された境界部を含
む。
は、第1の半導体チップと、第2の半導体チップとが、
それぞれの電極端子および配線が形成される側が向き合
されて電気的に接続されると共に接合される半導体装置
であって、前記第1の半導体チップと第2の半導体チッ
プとの接合が配線同士の接合で、該配線同士の接合部に
低融点金属層が設けられ、該接合部以外の前記第1の半
導体チップと第2の半導体チップの配線の間隙部に、第
1の絶縁層が設けられ、前記低融点金属層により接合さ
れる構造にすることもできる。ここに低融点金属層に
は、前述の第1の金属と第2の金属との合金化により、
少なくとも一部に合金が形成される接合部や、第3の金
属が設けられることにより拡散接合された境界部を含
む。
【手続補正9】
【補正対象書類名】明細書
【補正対象項目名】0021
【補正方法】変更
【補正内容】
【0021】前述の接合部以外の前記第1の半導体チッ
プと第2の半導体チップの配線の間隙部に、第1の絶縁
層を介して接合される構造にすることにより、最表面に
設けられる配線が他の部分と接触する虞れもなく、しか
も配線同士をしっかりと接続しながら固定することがで
きる。
プと第2の半導体チップの配線の間隙部に、第1の絶縁
層を介して接合される構造にすることにより、最表面に
設けられる配線が他の部分と接触する虞れもなく、しか
も配線同士をしっかりと接続しながら固定することがで
きる。
【手続補正10】
【補正対象書類名】明細書
【補正対象項目名】0027
【補正方法】変更
【補正内容】
【0027】本発明による半導体装置の製法は、第1の
半導体チップまたは基板と、第2の半導体チップとを向
き合せて、前記第1の半導体チップまたは基板と第2の
半導体チップのそれぞれに設けられるバンプ間で接合す
る半導体装置の製法であって、前記バンプの少なくとも
一方に、該バンプの金属より低融点の低融点金属層を設
け、前記第1の半導体チップまたは基板と前記第2の半
導体チップとを接合部が向き合うように重ね、前記低融
点金属層が溶融する温度まで上げることにより、セルフ
アラインで位置合せをして前記第1の半導体チップまた
は基板と第2の半導体チップとを接合することを特徴と
する。
半導体チップまたは基板と、第2の半導体チップとを向
き合せて、前記第1の半導体チップまたは基板と第2の
半導体チップのそれぞれに設けられるバンプ間で接合す
る半導体装置の製法であって、前記バンプの少なくとも
一方に、該バンプの金属より低融点の低融点金属層を設
け、前記第1の半導体チップまたは基板と前記第2の半
導体チップとを接合部が向き合うように重ね、前記低融
点金属層が溶融する温度まで上げることにより、セルフ
アラインで位置合せをして前記第1の半導体チップまた
は基板と第2の半導体チップとを接合することを特徴と
する。
【手続補正11】
【補正対象書類名】明細書
【補正対象項目名】0028
【補正方法】削除
【手続補正12】
【補正対象書類名】明細書
【補正対象項目名】0029
【補正方法】削除
【手続補正13】
【補正対象書類名】明細書
【補正対象項目名】0030
【補正方法】削除
【手続補正14】
【補正対象書類名】明細書
【補正対象項目名】0045
【補正方法】変更
【補正内容】
【0045】図2(a)に示されるような、裾野の大き
いフィレット3aが形成された場合、その接合強度は図
15に示されるように、全然フィレットが形成されない
場合に比べ、明らかに接合強度が向上した。なお、図1
5において、横軸はシェア強度(N/mm2 )、縦軸は
個数n(pcs)である。このフィレットの形成は、前
述のAu-Sn層に限られず、第1の金属と第2の金属
の合金層または第3の低融点の合金層で形成されておれ
ばよい。
いフィレット3aが形成された場合、その接合強度は図
15に示されるように、全然フィレットが形成されない
場合に比べ、明らかに接合強度が向上した。なお、図1
5において、横軸はシェア強度(N/mm2 )、縦軸は
個数n(pcs)である。このフィレットの形成は、前
述のAu-Sn層に限られず、第1の金属と第2の金属
の合金層または第3の低融点の合金層で形成されておれ
ばよい。
Claims (24)
- 【請求項1】 第1の半導体チップの電極端子と、第2
の半導体チップの電極端子とがバンプ電極を介して接合
されることにより形成される半導体装置であって、前記
バンプ電極が第1の金属からなり、該バンプ電極を介し
た第1および第2の半導体チップの接合部は該第1の金
属と第2の金属との合金層により形成され、前記第2の
金属は、前記第1の金属の溶融温度より低い温度で溶融
して前記第1の金属と合金化し得る材料からなる半導体
装置。 - 【請求項2】 第1の半導体チップの電極端子と、第2
の半導体チップの電極端子とがバンプ電極を介して接合
されることにより形成される半導体装置であって、前記
バンプ電極が第1の金属からなり、該バンプ電極の接合
部が該第1の金属より融点の低い第3の金属層を介して
接合されてなる半導体装置。 - 【請求項3】 第1の半導体チップの電極端子と、第2
の半導体チップの電極端子とがバンプ電極を介して接合
されることにより形成される半導体装置であって、前記
バンプ電極を介した前記第1および第2の半導体チップ
の接合部が280〜500℃で前記第1および第2の半
導体チップを容易に分離し得る材料からなる半導体装
置。 - 【請求項4】 前記第1および第2の半導体チップの両
方におけるそれぞれの電極端子に前記バンプ電極が形成
され、該バンプ電極同士が接合されてなる請求項1、2
または3記載の半導体装置。 - 【請求項5】 前記第1および第2の半導体チップの一
方における電極端子に前記バンプ電極が形成され、他方
の半導体チップの電極端子上に前記第1の金属からなる
金属膜が形成され、該バンプ電極と前記電極端子とが接
合されてなる請求項1、2または3記載の半導体装置。 - 【請求項6】 前記バンプ電極の少なくとも1つが第1
の金属からなり、該バンプ電極の上面および側面に設け
られる第2の金属との合金層により、または第3の金属
層を介して接合されてなる請求項1ないし5のいずれか
1項記載の半導体装置。 - 【請求項7】 前記第1および第2の半導体チップの接
合部に、前記第1の金属と第2の金属との合金層または
前記第3の金属層からなるフィレットが形成されてなる
請求項1〜6のいずれか1項記載の半導体装置。 - 【請求項8】 前記第1の金属がAuからなり、前記第
2の金属がSnからなり、前記接合部がAu-Sn合金
を有する請求項1、4、5、6または7記載の半導体装
置。 - 【請求項9】 前記第3の金属がAu-Sn合金からな
る請求項2、4、5、6または7記載の半導体装置。 - 【請求項10】 第1の半導体チップと、第2の半導体
チップとが、それぞれの電極端子および配線が形成され
る側が向き合されて電気的に接続されると共に接合され
る半導体装置であって、前記第1および第2の半導体チ
ップの少なくとも一方は、半導体チップ表面に形成され
る配線の表面に低融点金属層からなる接合部を介して接
合されてなる半導体装置。 - 【請求項11】 前記第1の半導体チップと第2の半導
体チップとの接合が、配線同士の接合で、接合部に前記
低融点金属層が形成され、該接合部以外の前記第1の半
導体チップと第2の半導体チップの配線の間隙部に、第
1の絶縁層を介して接合されてなる請求項10記載の半
導体装置。 - 【請求項12】 前記配線の表面が平坦化されるよう
に、前記半導体チップ表面のパシベーション膜上に第2
の絶縁層を介して前記配線が形成されてなる請求項10
または11記載の半導体装置。 - 【請求項13】 前記配線が、電極端子に接続して設け
られるバリアメタル層を介したAu配線であり、前記低
融点金属層がAu-Sn合金からなる請求項10ないし
12のいずれか1項記載の半導体装置。 - 【請求項14】 前記配線が、電極端子と同時に形成さ
れるCuからなり、該配線上にバリアメタル層およびA
u層を介してAu-Sn合金からなる前記低融点金属層
により接合されてなる請求項10ないし12のいずれか
1項記載の半導体装置。 - 【請求項15】 前記配線が、電極端子と同時に形成さ
れるAuからなり、該配線上でAu-Sn合金からなる
前記低融点金属層により接合されてなる請求項項10な
いし13のいずれか1項記載の半導体装置。 - 【請求項16】 前記接合部を構成するAu-Sn合金
が、Auを65wt%以上含有するAuリッチの合金を
有する請求項7、8、12、13、14または15記載
の半導体装置。 - 【請求項17】 前記接合部のAu-Sn合金層が0.8
μm以上5μm以下である請求項7、8、12、13、
14、15または16記載の半導体装置。 - 【請求項18】 前記第1の半導体チップと第2の半導
体チップとの接合部の間隙部に、弾性率が前記バンプ電
極とほぼ同じ弾性率を有する絶縁性樹脂が充填されてな
る請求項1ないし10のいずれか1項記載の半導体装
置。 - 【請求項19】 前記第1の半導体チップと第2の半導
体チップとの接合部の間隙部に、熱収縮率が5%以下の
絶縁性樹脂が充填されてなる請求項1ないし10のいず
れか1項または18記載の半導体装置。 - 【請求項20】 前記第1の半導体チップおよび第2の
半導体チップの少なくとも一方の前記接合部における半
導体層に回路素子が形成されてなる請求項1ないし19
のいずれか1項記載の半導体装置。 - 【請求項21】 第1の半導体チップまたは基板と、第
2の半導体チップとを、それぞれの電極端子および配線
が形成される側を向き合せて、前記電極端子表面に設け
られる金属または配線の金属との間で接合する半導体装
置の製法であって、前記接合部の少なくとも一方に、該
接合部の金属より低融点の低融点金属層を設け、該低融
点金属層を溶融させることにより、または前記接合部の
金属と該低融点金属層とを合金化させることにより、前
記第1の半導体チップまたは基板と第2の半導体チップ
を接合することを特徴とする半導体装置の製法。 - 【請求項22】 第1の半導体チップまたは基板と、第
2の半導体チップとを、それぞれの電極端子および配線
が形成される側を向き合せて、前記電極端子表面に設け
られる金属または配線の金属との間で接合する半導体装
置の製法であって、前記接合部の少なくとも一方に、該
接合部の金属より低融点の低融点金属層を設け、該低融
点金属層を液相化させ、該液相化させた低融点金属中に
前記電極端子表面に設けられる金属または配線の金属を
拡散させる液相拡散法により、前記第1の半導体チップ
または基板と第2の半導体チップを接合することを特徴
とする半導体装置の製法。 - 【請求項23】 前記接合部の金属がAuからなり、前
記低融点金属層がAu-Sn合金またはSnからなり、
前記第1の半導体チップまたは基板と前記第2の半導体
チップとを接合部が向き合うように重ね、前記Au-S
n合金またはSnが溶融する温度まで上げることによ
り、セルフアラインで位置合せをして接合する請求項2
0記載の半導体装置の製法。 - 【請求項24】 前記電極端子表面に設けられる金属ま
たは配線の金属表面に設けられる前記低融点金属層とを
合金化し、ついで、他方の半導体チップまたは基板と接
合する請求項21、22または23記載の半導体装置の
製法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001021113A JP2002289768A (ja) | 2000-07-17 | 2001-01-30 | 半導体装置およびその製法 |
| PCT/JP2001/006143 WO2002007219A1 (en) | 2000-07-17 | 2001-07-16 | Semiconductor device and its manufacturing method |
| KR1020027003517A KR100846270B1 (ko) | 2000-07-17 | 2001-07-16 | 반도체장치 및 그 제조방법 |
| US10/088,163 US6734556B2 (en) | 2000-07-17 | 2001-07-16 | Semiconductor device with chip-on-chip construction joined via a low-melting point metal layer |
| EP01948030A EP1229583A4 (en) | 2000-07-17 | 2001-07-16 | SEMICONDUCTOR ELEMENT AND ITS MANUFACTURING METHOD |
| TW090117398A TW518740B (en) | 2000-07-17 | 2001-07-17 | Semiconductor and method for making same |
| US10/795,994 US7384863B2 (en) | 2000-07-17 | 2004-03-10 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-216298 | 2000-07-17 | ||
| JP2000216298 | 2000-07-17 | ||
| JP2000322926 | 2000-10-23 | ||
| JP2000-322926 | 2000-10-23 | ||
| JP2001012648 | 2001-01-22 | ||
| JP2001-12648 | 2001-01-22 | ||
| JP2001021113A JP2002289768A (ja) | 2000-07-17 | 2001-01-30 | 半導体装置およびその製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002289768A true JP2002289768A (ja) | 2002-10-04 |
Family
ID=27481457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001021113A Pending JP2002289768A (ja) | 2000-07-17 | 2001-01-30 | 半導体装置およびその製法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6734556B2 (ja) |
| EP (1) | EP1229583A4 (ja) |
| JP (1) | JP2002289768A (ja) |
| KR (1) | KR100846270B1 (ja) |
| TW (1) | TW518740B (ja) |
| WO (1) | WO2002007219A1 (ja) |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004194290A (ja) * | 2002-11-26 | 2004-07-08 | Murata Mfg Co Ltd | 電子部品の製造方法 |
| WO2005086218A1 (ja) * | 2004-03-02 | 2005-09-15 | Fuji Electric Holdings Co., Ltd. | 半導体モジュールの製造方法 |
| WO2005086221A1 (ja) * | 2004-03-02 | 2005-09-15 | Fuji Electric Holdings Co., Ltd. | 電子部品の実装方法 |
| WO2006057097A1 (ja) * | 2004-11-25 | 2006-06-01 | Rohm Co., Ltd. | 半導体装置 |
| JP2006517744A (ja) * | 2003-02-11 | 2006-07-27 | フェアチャイルド・セミコンダクター・コーポレーション | 代替のflmpパッケージ設計およびそのパッケージ製造方法 |
| JP2007237239A (ja) * | 2006-03-08 | 2007-09-20 | Sumitomo Metal Electronics Devices Inc | 矩形金属リングろう付け方法 |
| JP2007268613A (ja) * | 2006-03-06 | 2007-10-18 | Qimonda Ag | 拡散はんだ付け方法 |
| JP2009519834A (ja) * | 2005-12-16 | 2009-05-21 | イノベイティブ マイクロ テクノロジー | 隆起特徴部を有する金属合金を用いたウェハレベル気密接合 |
| US7612456B2 (en) | 2004-08-11 | 2009-11-03 | Rohm Co., Ltd. | Electronic device, semiconductor device using same, and method for manufacturing semiconductor device |
| US7670879B2 (en) | 2002-08-30 | 2010-03-02 | Fuji Electric Holdings Co., Ltd. | Manufacturing method of semiconductor module including solid-liquid diffusion joining steps |
| JP2011501395A (ja) * | 2007-04-05 | 2011-01-06 | キューファー アセット リミテッド. エル.エル.シー. | 電気的接続における可動性結合 |
| JP2011500343A (ja) * | 2007-10-19 | 2011-01-06 | バルン・エレクトロニクス・カンパニー,リミテッド | 多層バンプ構造物及びその製造方法 |
| JP4778120B1 (ja) * | 2011-03-08 | 2011-09-21 | 有限会社ナプラ | 電子機器 |
| US8405227B2 (en) | 2004-09-28 | 2013-03-26 | Rohm Co., Ltd. | Semiconductor device with a semiconductor chip connected in a flip chip manner |
| JP2013534060A (ja) * | 2010-07-08 | 2013-08-29 | テッセラ,インコーポレイテッド | 2重エッチングフリップチップコネクタ又は多重エッチングフリップチップコネクタを有する超小型電子パッケージ及び対応する製造方法 |
| JP2015216250A (ja) * | 2014-05-12 | 2015-12-03 | 富士通株式会社 | 半導体装置の製造方法 |
| JP2018113678A (ja) * | 2016-12-02 | 2018-07-19 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | 基板間のキャビティ内に形成されてビアを含む電子デバイス |
| WO2021200729A1 (ja) | 2020-03-31 | 2021-10-07 | 京セラ株式会社 | サーマルヘッドおよびサーマルプリンタ |
| US11546998B2 (en) | 2014-07-31 | 2023-01-03 | Skyworks Solutions, Inc. | Multilayered transient liquid phase bonding |
| WO2023228811A1 (ja) * | 2022-05-25 | 2023-11-30 | ヌヴォトンテクノロジージャパン株式会社 | 半導体装置 |
| US11842972B2 (en) | 2004-09-28 | 2023-12-12 | Rohm Co., Ltd. | Semiconductor device with a semiconductor chip connected in a flip chip manner |
Families Citing this family (71)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI313507B (en) | 2002-10-25 | 2009-08-11 | Megica Corporatio | Method for assembling chips |
| US7242099B2 (en) * | 2001-03-05 | 2007-07-10 | Megica Corporation | Chip package with multiple chips connected by bumps |
| EP1336993B1 (en) * | 2002-02-18 | 2006-12-27 | STMicroelectronics S.r.l. | Assembly structure for electronic power integrated circuit formed on a semiconductor die and corresponding manufacturing process |
| DE10219353B4 (de) * | 2002-04-30 | 2007-06-21 | Infineon Technologies Ag | Halbleiterbauelement mit zwei Halbleiterchips |
| KR101095807B1 (ko) * | 2002-09-24 | 2011-12-21 | 노파르티스 아게 | 탈수초성 장애의 치료에 있어서의 스핑고신-1-포스페이트 수용체 아고니스트 |
| JP2004140169A (ja) * | 2002-10-17 | 2004-05-13 | Rohm Co Ltd | パッケージ型半導体装置 |
| US20050161814A1 (en) * | 2002-12-27 | 2005-07-28 | Fujitsu Limited | Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus |
| JP2004288815A (ja) * | 2003-03-20 | 2004-10-14 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JP2005011838A (ja) * | 2003-06-16 | 2005-01-13 | Toshiba Corp | 半導体装置及びその組立方法 |
| FI20031341A7 (fi) | 2003-09-18 | 2005-03-19 | Imbera Electronics Oy | Menetelmä elektroniikkamoduulin valmistamiseksi |
| US7495179B2 (en) | 2003-10-06 | 2009-02-24 | Tessera, Inc. | Components with posts and pads |
| US8641913B2 (en) | 2003-10-06 | 2014-02-04 | Tessera, Inc. | Fine pitch microcontacts and method for forming thereof |
| US20050098605A1 (en) * | 2003-11-06 | 2005-05-12 | International Business Machines Corporation | Apparatus and method for low pressure wirebond |
| US7394161B2 (en) | 2003-12-08 | 2008-07-01 | Megica Corporation | Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto |
| US7709968B2 (en) | 2003-12-30 | 2010-05-04 | Tessera, Inc. | Micro pin grid array with pin motion isolation |
| KR100543729B1 (ko) * | 2004-03-24 | 2006-01-20 | 아바고테크놀로지스코리아 주식회사 | 열 방출 효율이 높고 두께는 물론 크기를 감소시킨 고주파모듈 패키지 및 그 조립 방법 |
| KR20070034530A (ko) * | 2004-05-28 | 2007-03-28 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 칩, 칩 패키지 및 칩 카드 |
| JP4453498B2 (ja) * | 2004-09-22 | 2010-04-21 | 富士電機システムズ株式会社 | パワー半導体モジュールおよびその製造方法 |
| JP2006100552A (ja) * | 2004-09-29 | 2006-04-13 | Rohm Co Ltd | 配線基板および半導体装置 |
| US7454605B2 (en) | 2004-11-18 | 2008-11-18 | International Business Machines Corporation | Method for adapter code image update |
| WO2006070808A1 (ja) * | 2004-12-28 | 2006-07-06 | Rohm Co., Ltd. | 半導体チップおよびその製造方法、半導体チップの電極構造およびその形成方法、ならびに半導体装置 |
| US8294279B2 (en) * | 2005-01-25 | 2012-10-23 | Megica Corporation | Chip package with dam bar restricting flow of underfill |
| JP4891556B2 (ja) * | 2005-03-24 | 2012-03-07 | 株式会社東芝 | 半導体装置の製造方法 |
| US7989958B2 (en) | 2005-06-14 | 2011-08-02 | Cufer Assett Ltd. L.L.C. | Patterned contact |
| US7851348B2 (en) | 2005-06-14 | 2010-12-14 | Abhay Misra | Routingless chip architecture |
| US7781886B2 (en) * | 2005-06-14 | 2010-08-24 | John Trezza | Electronic chip contact structure |
| US7687400B2 (en) | 2005-06-14 | 2010-03-30 | John Trezza | Side stacking apparatus and method |
| US7767493B2 (en) * | 2005-06-14 | 2010-08-03 | John Trezza | Post & penetration interconnection |
| US7838997B2 (en) | 2005-06-14 | 2010-11-23 | John Trezza | Remote chip attachment |
| US8456015B2 (en) | 2005-06-14 | 2013-06-04 | Cufer Asset Ltd. L.L.C. | Triaxial through-chip connection |
| US7560813B2 (en) | 2005-06-14 | 2009-07-14 | John Trezza | Chip-based thermo-stack |
| US7786592B2 (en) | 2005-06-14 | 2010-08-31 | John Trezza | Chip capacitive coupling |
| FI119714B (fi) | 2005-06-16 | 2009-02-13 | Imbera Electronics Oy | Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi |
| JP4380618B2 (ja) * | 2005-10-21 | 2009-12-09 | 株式会社デンソー | センサ装置 |
| JP4450230B2 (ja) * | 2005-12-26 | 2010-04-14 | 株式会社デンソー | 半導体装置 |
| US7687397B2 (en) | 2006-06-06 | 2010-03-30 | John Trezza | Front-end processed wafer having through-chip connections |
| US9847309B2 (en) | 2006-09-22 | 2017-12-19 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate |
| US7713782B2 (en) * | 2006-09-22 | 2010-05-11 | Stats Chippac, Inc. | Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud-bumps |
| US7670874B2 (en) * | 2007-02-16 | 2010-03-02 | John Trezza | Plated pillar package formation |
| TWI364793B (en) * | 2007-05-08 | 2012-05-21 | Mutual Pak Technology Co Ltd | Package structure for integrated circuit device and method of the same |
| US7939939B1 (en) * | 2007-06-11 | 2011-05-10 | Texas Instruments Incorporated | Stable gold bump solder connections |
| US20090020876A1 (en) * | 2007-07-20 | 2009-01-22 | Hertel Thomas A | High temperature packaging for semiconductor devices |
| WO2009045371A2 (en) * | 2007-09-28 | 2009-04-09 | Tessera, Inc. | Flip chip interconnection with double post |
| JP2009158593A (ja) * | 2007-12-25 | 2009-07-16 | Tessera Interconnect Materials Inc | バンプ構造およびその製造方法 |
| US20100084755A1 (en) * | 2008-10-08 | 2010-04-08 | Mark Allen Gerber | Semiconductor Chip Package System Vertical Interconnect |
| JP5533665B2 (ja) * | 2008-11-28 | 2014-06-25 | 富士通株式会社 | 電子装置の製造方法、電子部品搭載用基板及びその製造方法 |
| US8637983B2 (en) * | 2008-12-19 | 2014-01-28 | Ati Technologies Ulc | Face-to-face (F2F) hybrid structure for an integrated circuit |
| WO2010132717A1 (en) * | 2009-05-13 | 2010-11-18 | The Regents Of The University Of California | High density non-volatile information storage |
| FI20095557A0 (fi) | 2009-05-19 | 2009-05-19 | Imbera Electronics Oy | Valmistusmenetelmä ja elektroniikkamoduuli, joka tarjoaa uusia mahdollisuuksia johdevedoille |
| JP5273073B2 (ja) * | 2010-03-15 | 2013-08-28 | オムロン株式会社 | 電極構造及び当該電極構造を備えたマイクロデバイス用パッケージ |
| US8580607B2 (en) | 2010-07-27 | 2013-11-12 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
| US8853558B2 (en) | 2010-12-10 | 2014-10-07 | Tessera, Inc. | Interconnect structure |
| TWI467718B (zh) * | 2011-12-30 | 2015-01-01 | 財團法人工業技術研究院 | 凸塊結構以及電子封裝接點結構及其製造方法 |
| CN102543939B (zh) * | 2012-01-05 | 2015-09-16 | 三星半导体(中国)研究开发有限公司 | 超细间距焊盘的叠层倒装芯片封装结构及其制造方法 |
| CN102543908A (zh) * | 2012-01-05 | 2012-07-04 | 三星半导体(中国)研究开发有限公司 | 倒装芯片封装件及其制造方法 |
| JP2014049733A (ja) * | 2012-09-04 | 2014-03-17 | Fujitsu Semiconductor Ltd | 半導体装置及び半導体装置の製造方法 |
| US8963311B2 (en) * | 2012-09-26 | 2015-02-24 | Apple Inc. | PoP structure with electrically insulating material between packages |
| CN103779351B (zh) * | 2012-10-23 | 2017-11-07 | 格科微电子(上海)有限公司 | 三维封装结构及其制造方法 |
| KR101420514B1 (ko) * | 2012-10-23 | 2014-07-17 | 삼성전기주식회사 | 전자부품들이 구비된 기판구조 및 전자부품들이 구비된 기판구조의 제조방법 |
| EP2991762B1 (en) | 2013-04-29 | 2022-11-16 | Saudi Basic Industries Corporation | Catalytic methods for converting naphtha into olefins |
| KR102123039B1 (ko) * | 2013-07-19 | 2020-06-15 | 니치아 카가쿠 고교 가부시키가이샤 | 발광 장치 및 그 제조 방법 |
| KR101430673B1 (ko) * | 2013-11-05 | 2014-08-19 | 주식회사 케이이씨 | 반도체 디바이스 및 이의 다이 본딩 구조 |
| US20150318254A1 (en) * | 2013-12-17 | 2015-11-05 | Oracle International Corporation | Electroplated solder with eutectic chemical composition |
| US20160308100A1 (en) * | 2015-04-17 | 2016-10-20 | Chipmos Technologies Inc | Semiconductor package and method of manufacturing thereof |
| US10886250B2 (en) | 2015-07-10 | 2021-01-05 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US9633971B2 (en) | 2015-07-10 | 2017-04-25 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US11069606B2 (en) | 2016-10-06 | 2021-07-20 | Compass Technology Company Limited | Fabrication process and structure of fine pitch traces for a solid state diffusion bond on flip chip interconnect |
| US10103095B2 (en) * | 2016-10-06 | 2018-10-16 | Compass Technology Company Limited | Fabrication process and structure of fine pitch traces for a solid state diffusion bond on flip chip interconnect |
| TWI822659B (zh) | 2016-10-27 | 2023-11-21 | 美商艾德亞半導體科技有限責任公司 | 用於低溫接合的結構和方法 |
| KR20230126736A (ko) | 2020-12-30 | 2023-08-30 | 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 | 전도성 특징부를 갖는 구조 및 그 형성방법 |
| CN114823556A (zh) * | 2022-03-29 | 2022-07-29 | 成都奕斯伟系统技术有限公司 | 半导体封装件及其形成方法 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57178814A (en) * | 1981-04-30 | 1982-11-04 | Kuraray Co Ltd | Manufacture of molded resin molding and mold therefor |
| US4875617A (en) * | 1987-01-20 | 1989-10-24 | Citowsky Elya L | Gold-tin eutectic lead bonding method and structure |
| JP2626001B2 (ja) | 1988-12-13 | 1997-07-02 | 富士通株式会社 | フラックスレス接合方法 |
| JP2546407B2 (ja) | 1990-03-27 | 1996-10-23 | 日本電気株式会社 | ハイブリッド素子及びその製造方法 |
| US5280414A (en) * | 1990-06-11 | 1994-01-18 | International Business Machines Corp. | Au-Sn transient liquid bonding in high performance laminates |
| US5346857A (en) * | 1992-09-28 | 1994-09-13 | Motorola, Inc. | Method for forming a flip-chip bond from a gold-tin eutectic |
| FI951511A0 (fi) | 1992-10-01 | 1995-03-30 | Schering Corp | IL-10:n käyttö insuliinista riippuvan diabetes mellituksen ennaltaestoon tai hoitoon |
| EP0622837B1 (en) * | 1993-04-27 | 2000-10-11 | Nec Corporation | A method of manufacturing an optical semiconductor device |
| JP3348528B2 (ja) * | 1994-07-20 | 2002-11-20 | 富士通株式会社 | 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置 |
| JP3233535B2 (ja) * | 1994-08-15 | 2001-11-26 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US5864178A (en) * | 1995-01-12 | 1999-01-26 | Kabushiki Kaisha Toshiba | Semiconductor device with improved encapsulating resin |
| US5659203A (en) * | 1995-06-07 | 1997-08-19 | International Business Machines Corporation | Reworkable polymer chip encapsulant |
| US5796591A (en) * | 1995-06-07 | 1998-08-18 | International Business Machines Corporation | Direct chip attach circuit card |
| JPH098046A (ja) | 1995-06-20 | 1997-01-10 | Nippon Avionics Co Ltd | 半導体チップの突起電極形成方法 |
| JPH0997791A (ja) | 1995-09-27 | 1997-04-08 | Internatl Business Mach Corp <Ibm> | バンプ構造、バンプの形成方法、実装接続体 |
| DE19531158A1 (de) * | 1995-08-24 | 1997-02-27 | Daimler Benz Ag | Verfahren zur Erzeugung einer temperaturstabilen Verbindung |
| JPH09102514A (ja) * | 1995-10-05 | 1997-04-15 | Nippon Telegr & Teleph Corp <Ntt> | バンプボンディング方法およびバンプボンディング構造 |
| JPH09213702A (ja) | 1996-01-31 | 1997-08-15 | Sony Corp | 半導体装置及び半導体装置の実装方法 |
| JPH09326465A (ja) | 1996-06-06 | 1997-12-16 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| DE19640192A1 (de) * | 1996-09-30 | 1998-04-02 | Bosch Gmbh Robert | Verfahren zur Flip-Chip-Montage |
| JP3324446B2 (ja) | 1997-05-22 | 2002-09-17 | 松下電器産業株式会社 | バンプ付きチップの実装構造および実装方法 |
| AU8502798A (en) * | 1997-07-21 | 1999-02-10 | Aguila Technologies, Inc. | Semiconductor flip-chip package and method for the fabrication thereof |
| JP4009380B2 (ja) | 1999-02-18 | 2007-11-14 | ローム株式会社 | 半導体チップの製造方法 |
-
2001
- 2001-01-30 JP JP2001021113A patent/JP2002289768A/ja active Pending
- 2001-07-16 US US10/088,163 patent/US6734556B2/en not_active Expired - Lifetime
- 2001-07-16 WO PCT/JP2001/006143 patent/WO2002007219A1/ja not_active Ceased
- 2001-07-16 KR KR1020027003517A patent/KR100846270B1/ko not_active Expired - Fee Related
- 2001-07-16 EP EP01948030A patent/EP1229583A4/en not_active Withdrawn
- 2001-07-17 TW TW090117398A patent/TW518740B/zh not_active IP Right Cessation
-
2004
- 2004-03-10 US US10/795,994 patent/US7384863B2/en not_active Expired - Lifetime
Cited By (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7670879B2 (en) | 2002-08-30 | 2010-03-02 | Fuji Electric Holdings Co., Ltd. | Manufacturing method of semiconductor module including solid-liquid diffusion joining steps |
| JP2004194290A (ja) * | 2002-11-26 | 2004-07-08 | Murata Mfg Co Ltd | 電子部品の製造方法 |
| JP2006517744A (ja) * | 2003-02-11 | 2006-07-27 | フェアチャイルド・セミコンダクター・コーポレーション | 代替のflmpパッケージ設計およびそのパッケージ製造方法 |
| WO2005086218A1 (ja) * | 2004-03-02 | 2005-09-15 | Fuji Electric Holdings Co., Ltd. | 半導体モジュールの製造方法 |
| WO2005086221A1 (ja) * | 2004-03-02 | 2005-09-15 | Fuji Electric Holdings Co., Ltd. | 電子部品の実装方法 |
| JP4552934B2 (ja) * | 2004-03-02 | 2010-09-29 | 富士電機ホールディングス株式会社 | 電子部品の実装方法 |
| JP4508189B2 (ja) * | 2004-03-02 | 2010-07-21 | 富士電機ホールディングス株式会社 | 半導体モジュールの製造方法 |
| JPWO2005086218A1 (ja) * | 2004-03-02 | 2008-01-24 | 富士電機ホールディングス株式会社 | 半導体モジュールの製造方法 |
| JPWO2005086221A1 (ja) * | 2004-03-02 | 2008-01-24 | 富士電機ホールディングス株式会社 | 電子部品の実装方法 |
| US7612456B2 (en) | 2004-08-11 | 2009-11-03 | Rohm Co., Ltd. | Electronic device, semiconductor device using same, and method for manufacturing semiconductor device |
| US8405227B2 (en) | 2004-09-28 | 2013-03-26 | Rohm Co., Ltd. | Semiconductor device with a semiconductor chip connected in a flip chip manner |
| US11355462B2 (en) | 2004-09-28 | 2022-06-07 | Rohm Co., Ltd. | Semiconductor device with a semiconductor chip connected in a flip chip manner |
| US9831204B2 (en) | 2004-09-28 | 2017-11-28 | Rohm Co., Ltd. | Semiconductor device with a semiconductor chip connected in a flip chip manner |
| US9117774B2 (en) | 2004-09-28 | 2015-08-25 | Rohm Co., Ltd. | Semiconductor device with a semiconductor chip connected in a flip chip manner |
| US8754535B2 (en) | 2004-09-28 | 2014-06-17 | Rohm Co., Ltd. | Semiconductor device with a semiconductor chip connected in a flip chip manner |
| US10522494B2 (en) | 2004-09-28 | 2019-12-31 | Rohm Co., Ltd. | Semiconductor device with a semiconductor chip connected in a flip chip manner |
| US10818628B2 (en) | 2004-09-28 | 2020-10-27 | Rohm Co., Ltd. | Semiconductor device with a semiconductor chip connected in a flip chip manner |
| US9721865B2 (en) | 2004-09-28 | 2017-08-01 | Rohm Co., Ltd. | Semiconductor device with a semiconductor chip connected in a flip chip manner |
| US11842972B2 (en) | 2004-09-28 | 2023-12-12 | Rohm Co., Ltd. | Semiconductor device with a semiconductor chip connected in a flip chip manner |
| JP2006156492A (ja) * | 2004-11-25 | 2006-06-15 | Rohm Co Ltd | 半導体装置 |
| KR101151542B1 (ko) | 2004-11-25 | 2012-05-30 | 로무 가부시키가이샤 | 반도체 장치 |
| US7598613B2 (en) | 2004-11-25 | 2009-10-06 | Rohm Co., Ltd. | Flip chip bonding structure |
| WO2006057097A1 (ja) * | 2004-11-25 | 2006-06-01 | Rohm Co., Ltd. | 半導体装置 |
| JP2009519834A (ja) * | 2005-12-16 | 2009-05-21 | イノベイティブ マイクロ テクノロジー | 隆起特徴部を有する金属合金を用いたウェハレベル気密接合 |
| JP2007268613A (ja) * | 2006-03-06 | 2007-10-18 | Qimonda Ag | 拡散はんだ付け方法 |
| JP2007237239A (ja) * | 2006-03-08 | 2007-09-20 | Sumitomo Metal Electronics Devices Inc | 矩形金属リングろう付け方法 |
| JP2011501395A (ja) * | 2007-04-05 | 2011-01-06 | キューファー アセット リミテッド. エル.エル.シー. | 電気的接続における可動性結合 |
| JP2011500343A (ja) * | 2007-10-19 | 2011-01-06 | バルン・エレクトロニクス・カンパニー,リミテッド | 多層バンプ構造物及びその製造方法 |
| JP2017022408A (ja) * | 2010-07-08 | 2017-01-26 | テッセラ,インコーポレイテッド | 2重エッチングフリップチップコネクタ又は多重エッチングフリップチップコネクタを有する超小型電子パッケージ及び対応する製造方法 |
| JP2013534060A (ja) * | 2010-07-08 | 2013-08-29 | テッセラ,インコーポレイテッド | 2重エッチングフリップチップコネクタ又は多重エッチングフリップチップコネクタを有する超小型電子パッケージ及び対応する製造方法 |
| TWI412303B (zh) * | 2011-03-08 | 2013-10-11 | 納普拉有限公司 | 電子機器、電子零件、太陽能電池、太陽光發電裝置、發光二極體、發光裝置、照明裝置、號誌燈及液晶顯示器 |
| US8217403B1 (en) | 2011-03-08 | 2012-07-10 | Napra Co., Ltd. | Electronic device |
| JP4778120B1 (ja) * | 2011-03-08 | 2011-09-21 | 有限会社ナプラ | 電子機器 |
| JP2015216250A (ja) * | 2014-05-12 | 2015-12-03 | 富士通株式会社 | 半導体装置の製造方法 |
| US11546998B2 (en) | 2014-07-31 | 2023-01-03 | Skyworks Solutions, Inc. | Multilayered transient liquid phase bonding |
| JP2018113678A (ja) * | 2016-12-02 | 2018-07-19 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | 基板間のキャビティ内に形成されてビアを含む電子デバイス |
| WO2021200729A1 (ja) | 2020-03-31 | 2021-10-07 | 京セラ株式会社 | サーマルヘッドおよびサーマルプリンタ |
| US12097715B2 (en) | 2020-03-31 | 2024-09-24 | Kyocera Corporation | Thermal head and thermal printer |
| WO2023228811A1 (ja) * | 2022-05-25 | 2023-11-30 | ヌヴォトンテクノロジージャパン株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW518740B (en) | 2003-01-21 |
| WO2002007219A1 (en) | 2002-01-24 |
| KR20020030116A (ko) | 2002-04-22 |
| US6734556B2 (en) | 2004-05-11 |
| KR100846270B1 (ko) | 2008-07-16 |
| US20020149117A1 (en) | 2002-10-17 |
| US7384863B2 (en) | 2008-06-10 |
| EP1229583A4 (en) | 2007-01-03 |
| US20040169286A1 (en) | 2004-09-02 |
| EP1229583A1 (en) | 2002-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002289768A (ja) | 半導体装置およびその製法 | |
| US8101514B2 (en) | Semiconductor device having elastic solder bump to prevent disconnection | |
| JP3787295B2 (ja) | 半導体装置 | |
| TWI284973B (en) | Flip-chip joint structure, and fabricating process thereof | |
| US6635962B2 (en) | Chip on chip semiconductor device | |
| JP4076841B2 (ja) | 半導体装置の製造方法 | |
| US7057294B2 (en) | Semiconductor device | |
| JP2004303861A (ja) | 半導体装置およびその製造方法 | |
| US20060076665A1 (en) | Package stack and manufacturing method thereof | |
| JP4718809B2 (ja) | 電子装置およびそれを用いた半導体装置、ならびに半導体装置の製造方法 | |
| JP4011214B2 (ja) | 半導体装置及び半田による接合方法 | |
| US6649833B1 (en) | Negative volume expansion lead-free electrical connection | |
| JP2004047537A (ja) | 半導体装置及びその製造方法 | |
| JP2001094004A (ja) | 半導体装置、外部接続端子構造体及び半導体装置の製造方法 | |
| JPH11126852A (ja) | 半導体装置、その製造方法及び導電性ボールの実装方法 | |
| JP7580282B2 (ja) | 半導体装置およびその製造方法 | |
| JP3643760B2 (ja) | 半導体装置の製造方法 | |
| JP3947436B2 (ja) | 半導体装置 | |
| JP3615628B2 (ja) | 半導体チップの製造方法及びその実装方法 | |
| JP2002373910A (ja) | 半導体装置 | |
| JPH11260964A (ja) | 半導体パッケージ | |
| JP2002368038A (ja) | フリップチップ実装方法 | |
| JP2008071792A (ja) | 半導体装置の製造方法 | |
| JP2001085557A (ja) | 配線基板、半導体装置、それを用いた電子装置及びその製造方法 | |
| JP2002184792A (ja) | 半導体装置および製造方法 |