DE10223822A1

DE10223822A1 - Halbleiterbauteil und Verfahren zu seiner Herstellung

Info

Publication number: DE10223822A1
Application number: DE10223822A
Authority: DE
Inventors: Naoto Fujishima
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2001-05-30
Filing date: 2002-05-29
Publication date: 2002-12-05
Also published as: US7056793B2; US20020179928A1; US20040147078A1; US6624470B2; JP2008277851A; JP5167973B2

Description

Die Erfindung bezieht sich auf ein Halbleiterbauteil und betrifft speziell einen Leistungs-MOSFET mit niedrigem Ein-Widerstand oder einen Feldeffekttransistor mit isolierter Steuerelektrode, der in einem IC verwendet wird, der eine hohe Durchbruchspannung aufweist und einen hohen Strom steuert, beispielsweise in einem IC in einem Schaltregler, einem IC zum Treiben eines elektrischen Kraftfahrzeug-Leistungssystems oder einem IC zum Treiben eines Flachbildschirms.

Die Erfindung bezieht sich auch auf ein Verfahren zum Herstellen eines solchen Halbleiterbauteils.

Leistungs-ICs, die einen Leistungs-MOSFET enthalten, werden mit zunehmender Verbreitung tragbarer Geräte und mit dem Fortschritt der Kommunikationstech nologie in den letzten Jahren immer bedeutender. Von einem Leistungs-IC, in dem ein lateraler Leistungs-MOSFET mit einer Steuerschaltung integriert ist, sollen erwartungsgemäß Miniaturisierung, niedrigen Leistungsverbrauch, hohe Zu verlässigkeit und niedrige Kosten erbracht werden im Vergleich zu einer bekannten Konstruktion, die einen diskreten Leistungs-MOSFET mit einer Steuer- und Treiber schaltung kombiniert. Auf dem Gebiet der lateralen Leistungs-MOSFETs hoher Betriebsleistung, die auf CMOS-Prozessen beruhen, wird deshalb aktive Entwick lungsarbeit geleistet.

Durch die Erfindung sollen Probleme des Stands der Technik gelöst werden und soll ein Halbleiterbauteil geschaffen werden, auf dem ein lateraler Graben-MOSFET gebildet ist, der im Vergleich zu einem konventionellen lateralen Graben-Leistungs- MOSFET der Spannungsfestigkeitsklasse von 80 V durch einen einfacheren Prozeß hergestellt werden kann und für eine Spannungsfestigkeit von unter 80 V so optimiert werden kann, daß er eine Elemententeilung hat, die kleiner ist als die eines konventionellen lateralen Leistungs-MOSFETs mit einer Spannungsfestigkeit unter 80 V, und der einen niedrigen Ein-Widerstand je Flächeneinheit aufweist. Weiterhin soll durch die Erfindung ein Verfahren zum Herstellen eines solchen lateralen Graben-MOSFETs angegeben werden.

Um diese Ziele zu erreichen, umfaßt das erfindungsgemäße Halbleiterbauteil: Gräben, die in einem Halbleitersubstrat eng, mit geringer Tiefe und mit kleiner Elemententeilung hergestellt sind; eine um den Graben gebildete Driftregion; einen Steuerregion-Isolierfilm mit einer gleichförmigen Dicke von beispielsweise 0,05 µm, der an der Innenwand des Grabens gebildet ist; Steuer-Polysilicium, das innerhalb des Steuerregion-Isolierfilms gebildet ist; eine Basisregion und eine Quellenregion, die im Oberflächenbereich des Substrats gebildet sind; eine Abflußregion, die am Grabengrund gebildet ist; Zwischenschichtdielektrikum, das innerhalb des Steuerelektroden-Polysiliciums gebildet ist; und ein Abfluß-Polysilicium, das einen Raum innerhalb des Zwischenschichtdielektrikums füllt und eine elektrische Verbindung zur Abflußregion herstellt.

Gemäß der Erfindung ist eine Kanalregion, die eine bestimmte Länge benötigt, um eine hohe Durchbruchspannung zu erzielen, vertikal entlang der Seitenwand des Grabens gebildet. Die Driftregion, die am Grabengrund entsprechend der Dicke des Zwischenschichtdielektrikums gebildet ist, hat die Funktion, das elektrische Feld dieser Region zu erniedrigen. Die durch die Elemententeilung benötigten Regionen sind nur eine Quellenkontaktregion und eine Abflußkontaktregion. Da der MOSFET mit Hilfe der Selbstausrichtung an der Seitenwandregion des Grabens gebildet wird, ist eine genaue Maskenausrichtung nicht notwendig. Auch ist ein dicker Oxidfilm zur Sicherstellung einer hohen Spannungsfestigkeit im Gegensatz zum üblichen lateralen Graben-Leistungs-MOSFET mit einer Spannungsfestigkeit von 80 V nicht notwendig. Das im Herstellungsprozeß durchzuführende Grabenätzen erfolgt beim erfindungsgemäßen Herstellungsverfahren nur einmal.

Weitere Vorteile, Merkmale und Weiterbildungen der Erfindung ergeben sich aus der folgenden Beschreibung bevorzugter Ausführungsbeispiele im Vergleich zum Stand der Technik unter Bezugnahme auf die Zeichnung. Es zeigen:

Fig. 1 eine Draufsicht auf einen wesentlichen Teil eines lateralen Graben- Leistungs-MOSFETs gemäß einer erfindungsgemäßen Ausführungsform;

Fig. 2 einen Querschnitt in einer Ebene C-C in Fig. 1;

Fig. 3 einen Querschnitt in einer Ebene D-D in Fig. 1;

Fig. 4 bis 12 Querschnitte durch wesentliche Teile eines lateralen Graben-Leistungs- MOSFETs, nämlich durch den aktiven Bereich bzw. die Steuerregion, in Schritten des Herstellungsprozesses des MOSFETs gemäß einer erfindungs gemäßen Ausführungsform;

Fig. 13 einen Querschnitt durch den Aufbau eines lateralen Leistungs-MOSFETs nach dem Stand der Technik für eine Spannungsfestigkeit von 30 V;

Fig. 14 eine Draufsicht auf den Aufbau eines anderen lateralen Graben-Leistungs- MOSFETs nach dem Stand der Technik;

Fig. 15 einen Querschnitt in einer Ebene A-A in Fig. 14 unter Darstellung des Aufbaus des aktiven Bereichs des MOSFETs;

Fig. 16 einen Querschnitt in einer Ebene B-B in Fig. 14 unter Darstellung des Aufbaus der Steuerregion des MOSFETs.

Fig. 13 zeigt einen Querschnitt durch einen bekannten lateralen Leistungs-MOSFET 101 mit einer Spannungsfestigkeit von 30 V unter Darstellung seiner Struktur. Der laterale Leistungs-MOSFET 101 umfaßt auf einem p^--Substrat 10 einen p^--leitenden Topf 11, einen Steuerelektroden-Oxidfilm 12, eine Steuerelektrode 13, eine Quellenelektrode 14 und eine Abflußelektrode 15. Er umfaßt weiterhin eine p⁺- Diffusionsregion 16, eine n⁺-Diffusionsregion 17, eine n^--Driftregion 18 und eine n⁺-Diffusionsregion 19, die im Oberflächenbereich des p^--leitenden Topfs 11, lateral angeordnet, gebildet sind.

Diese Art von lateralem Leistungs-MOSFET findet eine Grenze der Miniaturisierung, und zwar aufgrund eines ausgeweiteten Abflusses, der im Oberflächenbereich des Substrats zum Sicherstellen der Spannungsfestigkeit gebildet ist. Auch begrenzt die Durchschlagspannung die Miniaturisierung, da bei dieser Art von MOSFET in der Richtung parallel zur Substratoberfläche ein Kanal gebildet wird. Da die Driftregion 18 und der Kanal parallel zur Substratoberfläche gebildet werden, kann die Dichte der integrierten Elemente nicht erhöht werden und somit die Kanalbreite je Flächeneinheit nicht erhöht werden, was die Reduktion des Ein-Widerstands je Flächeneinheit begrenzt.

Es gibt eine große Zahl von Veröffentlichungen über laterale Leistungs-MOSFETs.

Beispielsweise beschreibt der Artikel "A 0.35 µm CMOS based smart power technol ogy for 7 V-50 V applications" in Proceedings of ISPSD 2000 von V. Parthasarathy u. a. einen lateralen Leistungs-MOSFET, der eine Durchbruchspannung von 44 V und einen Ein-Widerstand je Flächeneinheit von 30 mΩmm^-2 aufweist. Die Elemen tenteilung (device pitch) wird im Fall der 0,35 µm-Regel auf 3,6 µm geschätzt, wobei die Elemententeilung der Abstand vom Zentrum der Quelle zum Zentrum des Abflusses ist, also in Fig. 13 die Länge <L1< + <L2< + <L3< + <L4<. Erhöht man die geforderte Spannungsfestigkeit, so muß die Driftregion größer werden, was zu einer größeren Elemententeilung führt.

Als Technik zum Reduzieren der Elemententeilung und zum Erhöhen des In tegrationsgrads eines Bauteils sind MOSFETs mit einer Grabenstruktur bekannt. Vom Erfinder der vorliegenden Erfindung ist bereits früher ein lateraler Leistungs- MOSFET, der eine Grabenstruktur verwendet (im folgenden bezeichnet als "lateraler Graben-Leistungs-MOSFET"), vorgeschlagen worden in dem Artikel "A trench lateral power MOSFET using self-aligned trench bottom contact holes" in IEDM '97 Digest, Seiten 359-362, 1997. Die Fig. 14 bis 16 zeigen die Struktur dieses lateralen Graben-Leistungs-MOSFETs, der mit 102 bezeichnet ist. Fig. 14 ist eine Draufsicht, Fig. 15 ein Querschnitt in einer Ebene A-A in Fig. 14 unter Darstellung der Struktur eines aktiven Bereichs, in dem der Strom als MOSFET Operation gesteuert wird, und Fig. 16 einen Querschnitt in einer Ebene B-B in Fig. 14 unter Darstellung der Struktur einer Steuerregion, bei der Steuer-Polysilicium zur Substratoberfläche herausgeführt ist.

Dieser MOSFET 102 umfaßt ein p^--Substrat 20 mit einem Graben 21 und enthält einen Steuerelektroden-Oxidfilm 22, der an der Innenwand des Grabens 21 gebildet ist, welcher seinerseits im p^--Substrat 20 gebildet ist; ferner ein Steuerelektroden- Polysilicium 23, das innerhalb des Steuerelektroden-Oxidfilms 22 gebildet ist, eine Abflußregion 29, die eine n⁺-Diffusionsregion ist, die am Grund des Grabens 21 gebildet ist, und eine Quellenregion 27, die eine n⁺-Diffusionsregion an dem äußeren Umfang des Grabens 21 ist. Die Abflußregion 29 ist von einer n^--Abfluß region 28 umgeben, die eine n^--Diffusionsregion ist, welche den unteren Teil des Grabens 21 umgibt. Die n^--Abflußregion 28 wird von einer p-leitenden Körperregion 31 umgeben, die eine p^--Diffusionsregion ist.

Außerhalb der n⁺-Quellenregion 27 ist eine p⁺-Diffusionsregion 32 gebildet und unter der Quellenregion 27 ist eine p-leitende Basisregion 33 gebildet. Zur Siche rung der Spannungsfestigkeit ist im unteren Teil des Grabens 21 ein dicker Oxidfilm 34 vorhanden. Weiterhin bezeichnen in den Fig. 14 bis 16 das Bezugszeichen 24 eine Quellenelektrode, 25 eine Abflußelektrode, 26 einen Zwischenschicht-Oxidfilm, 35 eine Steuerelektrode, 36 und 37 Kontaktteile, 38 eine n⁺-Diffusionsregion und 39 und 40 Zwischenschicht-Oxidfilme. Der Ein-Widerstand je Flächeneinheit des lateralen Graben-Leistungs-MOSFETs 102 beträgt bei der Durchbruchspannung von 80 V 80 mΩmm^-2. Die Elemententeilung ist 4 µm, was etwa die Hälfte der Elemen tenteilung eines konventionellen lateralen Leistungs-MOSFETs mit einer Durch bruchspannung von 80 V ist.

Beim Stand der Technik ergeben sich folgende Probleme: Auch bei einem lateralen Leistungs-MOSFET mit einer Spannungsfestigkeit unter 80 V, z. B. von 30 V, ist die Grabenstruktur vorteilhaft, um die Elemententeilung zu reduzieren. Da jedoch der laterale Graben-Leistungs-MOSFET 102, der in den Fig. 14 bis 16 dargestellt ist, sich für eine Spannungsfestigkeit von 80 V eignet, ist es unangemessen, die gleiche Struktur wie dort auch bei einem MOSFET mit einer Spannungsfestigkeit unter 80 V anzuwenden. Speziell kann der dicke Oxidfilm 34, der dazu dient, die Spannungs festigkeit im MOSFET sicherzustellen, für eine Spannungsfestigkeit unter 80 V dünner sein als bei einem MOSFET mit einer Spannungsfestigkeit von 80 V. Wenn die Dicke dieses Oxidfilms 34 auf die für eine unter 80 V liegende Spannungsfestig keit geforderte Minimumdimensionierung reduziert wird, kann entsprechend die Gesamtgröße des MOSFETs reduziert werden. Wird andererseits die gleiche Struktur wie beim Bauteil für die Spannungsfestigkeit von 80 V angewandt, so wird das Bauteil größer als eines, bei dem die Dicke des Oxidfilms 34 zur Sicherung der Spannungsfestigkeit optimiert ist. Als Ergebnis ergibt sich eine niedrigere Betriebs leistung wie beispielsweise ein höherer Verdrahtungswiderstand um das Halbleiter element.

Auch die Fläche der Steuerregion ist im Vergleich zum Fall, in dem die Dicke des Oxidfilms 34 optimiert ist, übermäßig groß. Als Ergebnis erhöht sich die parasitäre Kapazität der Steuerregion und werden die Treiberverluste höher. Beim Her stellungsprozeß des lateralen Graben-Leistungs-MOSFETs 102 wird zuerst ein seichter, flacher Graben hergestellt. Nachdem die Seitenwand des Grabens mit einem Nitridfilm geschützt worden ist, wird ein tiefer Graben hergestellt und dann thermisch oxidiert, um den dicken Oxidfilm 34 zu bilden. Der Herstellungsprozeß ist also eher kompliziert, was dazu führen kann, die Ausbeute zu erniedrigen.

Es werden Aspekte einiger bevorzugter Ausführungsformen der Erfindung im folgenden unter Bezugnahme auf die Zeichnung im einzelnen beschrieben. Die folgende Beschreibung geht hierbei von dem Fall aus, daß ein erster Leitfähig keitstyp die p-Leitung und ein zweiter Leitfähigkeitstyp die n-Leitung ist, die Erfindung ist jedoch auch auf den umgekehrten Fall anwendbar.

Fig. 1 zeigt die Draufsicht auf den wesentlichen Teil eines lateralen Graben- Leistungs-MOSFETs 1 gemäß einer ersten Ausführungsform der Erfindung. Dieser laterale Graben-Leistungs-MOSFET 1 umfaßt ein Substrat 50 vom p-Typ, eine Mehrzahl von in Streifenform im Substrat gebildeten Gräben 51 und ein die Gräben 51 überkreuzendes Steuerregion-Polysilicium 52; und an der Substratoberfläche sind eine Steuerelektrode 53, eine Quellenelektrode 54 in Kammform und eine Abflußelektrode 55 in Kammform gebildet, wie in Fig. 1 dargestellt ist.

Das Steuerregion-Polysilicium 52 hat einen elektrischen Kontakt zur Steuerelek trode 53 über einen Kontaktteil 56. Die Abflußelektrode 55 hat über einen in Fig. 1 nicht dargestellten Kontaktteil elektrischen Kontakt zu einem Abfluß-Polysilicium 63 im Graben 51, das seinerseits elektrischen Kontakt zu einer Abflußregion 58 hat, die eine am Grabengrund gebildete n⁺-Diffusionsregion ist. Die Quellenelektrode 54 hat über einen Kontaktteil 57 elektrischen Kontakt zu einer Quellenregion 61, die eine n⁺-Diffusionsregion ist. Gemäß Fig. 1 ist ein Teil der Substratoberfläche, mit Ausnahme der Region der p⁺-Diffusionsregion 41 und des Grabens 51, eine n⁺- Diffusionsregion, und ein Bereich unter diesem Teil, mit Ausnahme des Bereichs des Grabens 51, ist eine p-leitende Basisregion.

Wie Fig. 2 in einem Querschnitt durch den aktiven Bereich, in dem der elektrische Strom als MOSFET Operation gesteuert wird, in einer Schnittebene C-C in Fig. 1 zeigt, ist entlang den Seitenwänden des Grabens 51 mit gleichförmiger Dicke ein Steuerregion-Oxidfilm 59 gebildet, der ein Steuerregion-Isolierfilm ist. Dieser Steuerregion-Oxidfilm 59 bedeckt auch die Bodenfläche des Grabens 51. Innerhalb des Steuerregion-Oxidfilms 59 ist das Steuerregion-Polysilicium 52 als ein erster Leiter über nahezu die gesamte vertikale Höhe des Grabens 51 ausgebildet. Das Steuerregion-Polysilicium 52 verläuft bis zu einer Steuerregion, die später unter Bezugnahme auf Fig. 3 beschrieben wird.

Der Bereich außerhalb der unteren Hälfte des Grabens 51 ist eine n-leitende Driftregion 60, die eine n-Diffusionsregion ist. In der Mitte des Grabenbodens ist in der n-Driftregion 60 eine Abflußregion 58 gebildet, die eine n⁺-Diffusionsregion ist. Die Abflußregion 58 hat elektrischen Kontakt zur Abflußelektrode 55 über das Abfluß-Polysilicium 63, welches ein zweiter im Graben 51 gebildeter Leiter ist. Im Graben 51 ist das Abfluß-Polysilicium 63 vom Steuerregion-Polysilicium 52 durch einen Zwischenschicht-Oxidfilm 65 isoliert, der das Zwischenschichtdielektrikum darstellt.

Der Bereich außerhalb der oberen Hälfte des Grabens 51 ist eine p-Basisregion 62. Im Substratoberflächenbereich ist über der p-Basisregion 62 eine Quellenregion 61 gebildet, die eine n⁺-Diffusionsregion ist. Die Quellenregion 61 hat elektrische Verbindung zur auf der Substratoberfläche gebildeten Quellenelektrode 54. Das Bezugszeichen 66 in Fig. 2 bezeichnet einen Zwischenschicht-Oxidfilm, der ein Zwischenschichtdielektrikum ist.

Als nächstes wird anhand von Fig. 3, die einen Querschnitt in einer Ebene D-D in Fig. 1 darstellt und die Struktur in der Steuerregion zeigt, die Querschnittsstruktur in der Steuerregion beschrieben, in der das Steuerregion-Polysilicium 52 zur Substratoberfläche herausgeleitet ist. Der Bereich außerhalb des Grabens 51 ist die genannte n-Driftregion 60, die eine n-Diffusionsregion ist. Entlang den Seitenflä chen und der Grundfläche des Grabens 51 ist mit gleichförmiger Dicke der Steuerregion-Oxidfilm 59 gebildet, der auch die Substratoberfläche bedeckt. Auf dem Steuerregion-Oxidfilm 59 ist entlang der Innenfläche des Grabens 51 und auf der Substratoberfläche das Steuerregion-Polysilicium 52 gebildet.

Auf der Oberfläche des Steuerregion-Polysiliciums 52 ist entlang diesem Polysilici um 52 ein Zwischenschicht-Oxidfilm 67 auflaminiert. In den Raum im Graben 51 ist zwischen den gegenüberliegenden Lagen des Zwischenschicht-Oxidfilms 67 über den Zwischenschicht-Oxidfilm 65 das erwähnte Abfluß-Polysilicium 63 eingebracht. Der Zwischenschicht-Oxidfilm 66 ist auf das Abfluß-Polysilicium 63 und auf den Zwischenschicht-Oxidfilm 67 auflaminiert.

Die Steuerregion und der aktive Bereich mit den beschriebenen Schnittstrukturen existieren in jedem der Halbleiterelemente. Beispiele von Dimensionierungen der Teile und Beispiele der Oberflächen-Verunreinigungskonzentrationen sind die folgenden: Der Graben 51 ist beispielsweise 2 µm tief und 3 µm breit. Der Abstand zwischen den Gräben beträgt 3 µm. Am Substratoberflächenbereich sind im 3 µm- Abstand zwischen den Gräben 51 die p-Basisregion 62 und die Quellenregion 61, die eine n⁺-Diffusionsregion ist, gebildet. Die Diffusionstiefe der p-Basisregion 62 beträgt 1 µm und die Oberflächenkonzentration beispielsweise 1.10¹⁸ cm^-2. Sowohl für die Abflußregion 58, die ein n⁺-Diffusionsbereich ist, und die Quellenregion 61, die ein n⁺-Diffusionsbereich ist, betragen beispielsweise die Diffusionstiefe 0,2 µm und die Oberflächenkonzentration 1.10²⁰ cm^-2. Für die Driftregion 60, die ein n- Diffusionsbereich ist, betragen beispielsweise die Diffusionstiefe 2 µm und die Oberflächenkonzentration 2.10¹⁶ cm^-2. Der Steuerregion-Oxidfilm 59 ist beispiels weise 0,05 µm dick und das Steuerregion-Polysilicium 52 ist beispielsweise 0,3 µm dick.

Im folgenden wird ein Herstellungsprozeß des lateralen Graben-Leistungs-MOSFETs 1 gemäß einem Aspekt der Erfindung beschrieben. Die Fig. 4 bis 12 zeigen im Querschnitt den wesentlichen Teil des einzelnen Halbleiterelements in Schritten des Herstellungsprozesses des lateralen Graben-Leistungs-MOSFETs. Jede Figur zeigt nur einen einzigen Graben. Als erstes wird ein Maskenoxidfilm 71 mit einer Dicke von 1 µm auf das p-Substrat 50, das einen spezifischen Widerstand von 12 Ωcm hat, aufgewachsen. Ein Teil des Maskenoxidfilms 71 wird selektiv entfernt, um eine Öffnung für die Grabenbildung zu schaffen. Unter Verwendung des ein Muster aufweisenden Maskenoxidfilms als Maske für RIE (reactive ion etehing, reaktive Ionenätzung) werden eine Anzahl der Gräben 51 gebildet, die eine Öffnungsweite von 3 µm und zwischen sich einen Abstand von 3 µm haben. Die n-Driftregion 60 wird in den Seiten und am Grund der Innenfläche jedes Grabens 51 im Substrat 50 mit Hilfe von schräger Ionenimplatation gebildet, wie in Fig. 4 gezeigt ist.

Nach dem Entfernen des Maskenoxidfilms 71 wird die Seitenfläche des Grabens 51 durch (elektrolytische) Opfer-Oxidation gereinigt. Dann wird auf den Seiten und im Grund des Grabens der Steuerregion-Oxidfilm 59 mit einer Dicke von beispiels weise 0,05 µm gebildet. Dieser Steuerregion-Oxidfilm 59 erstreckt sich bis über die Substratoberfläche. Auf dem Steuerregion-Oxidfilm 59 wird Polysilicium 72 mit einer Dicke von beispielsweise 0,3 µm aufgebracht, und auf dem Polysilicium 72 wird der Zwischenschicht-Oxidfilm 67 mit einer Dicke von beispielsweise 0,4 µm aufgebracht. Hierauf wird Photoresist angewandt und mit Hilfe von einer Belich tung und einer Entwicklung eine Resistmaske 73 selektiv nur auf der Steuerregion aufgebracht. Der Photoresist auf dem aktiven Bereich wird entfernt. Unter Verwen dung der Resistmaske 73 wird der Zwischenschicht-Oxidfilm 67 selektiv entfernt, und zwar im aktiven Bereich, um das Polysilicium 72 so freizulegen, wie es in Fig. 5 sichtbar ist. In der Steuerregion verbleiben der Zwischenschicht-Oxidfilm 67 und die Resistmaske 73, wie Fig. 6 zeigt.

Anschließend wird die verbliebene Resistmaske 73 entfernt und das Polysilicium 72 mit Hilfe von anisotropischem Ätzen zurückgeätzt. Bei diesem Schritt wird das Polysilicium 72 im aktiven Bereich mit Ausnahme der Seitenflächen des Grabens entfernt, was bedeutet, daß das Polysilicium nur an der Grabenseitenfläche stehengelassen wird. Dieses verbliebene Polysilicium 72 wird das Steuerregion- Polysilicium 52 im aktiven Bereich. Im Schritt des Zurückätzens wird das Polysilici um 72 überätzt, bis die Oberseite des verbliebenen Polysiliciums niedriger wird als die Oberseite des Grabens 51, d. h. als die Ebene der ursprünglichen Substratober fläche. Als Ergebnis ist die Oberseite des Polysiliciums 72 niedriger als die Obersei te des Steuerregion-Oxidfilms 59 auf der Substratoberfläche, und zwar um das Maß t_ov des Überätzens.

Sodann werden Ionen auf die Substratoberfläche implantiert und anschließend durch thermisches Einbrennen hineingetrieben, um die p-Basisregion 62 und die Quellenregion 61, die ein n⁺-Diffusionsbereich im aktiven Bereich ist, zu bilden, wie in Fig. 7 gezeigt ist. Die p-Basisregion 62 hat beispielsweise eine Diffusionstiefe von 1 µm und eine Oberflächenkonzentration von 1.10¹⁸ cm^-2. Die Quellenregion 61 hat beispielsweise eine Diffusionstiefe von 0,2 µm und eine Oberflächenkonzen tration von 1.10²⁰ cm^-2. In der Steuerregion wird das Ätzen des Polysiliciums 72 gehindert durch den Zwischenschicht-Oxidfilm 67, so daß dort das Polysilicium 72 als das Steuerregion-Polysilicium 52 stehenbleibt, wie Fig. 8 zeigt.

Sodann wird das Zwischenschichtdielektrikum 65 durch ein als LPCVD oder ein als P-TEOS bezeichnetes Ablagerungsverfahren in einer Atmosphäre von etwa 400°C aufgeschichtet. Die Ablagerungsverfahren erlauben eine Aufbringungsgeschwindig keit des Zwischenschichtdielektrikums 65 im Graben 51 von etwa 50% der Ablagerungsgeschwindigkeit des Zwischenschichtdielektrikums außerhalb des Grabens auf der Substratoberfläche. Das am Grabengrund abgelagerte Zwischen schichtdielektrikum, das den Zwischenschicht-Oxidfilm 65 bildet, ist also dünner als an der Substratoberfläche, wie Fig. 9, die den aktiven Bereich zeigt, und Fig. 10, die die Steuerregion zeigt, erkennen lassen.

Sodann wird das Zurückätzen des Zwischenschichtdielektrikums 65 durchgeführt, um ein Kontaktloch durch das Zwischenschichtdielektrikum am Grabengrund zu öffnen, wobei das Zwischenschichtdielektrikum an der Seitenwand des Grabens stehenbleibt. Hierauf wird im aktiven Bereich die Ionenimplantation durchgeführt, um am Grabengrund die Abflußregion 58 zu bilden, die eine n⁺-Diffusionsregion ist. Fig. 11 zeigt den aktiven Bereich und Fig. 12 zeigt die Steuerregion. Es folgen die Ablagerung von Polysilicium und dann dessen Zurückätzen, um den Raum im Graben mit dem Polysilicium 63 zu füllen. Sodann wird die gesamte Oberfläche mit einem Zwischenschichtdielektrikum überzogen, das den Zwischenschicht-Oxidfilm 66 bildet. In diesem Zwischenschicht-Oxidfilm 66 werden Löcher gebildet und wird Metall abgelagert, um die Steuerelektrode 53, die Quellenelektrode 54 und die Abflußelektrode 55 zu bilden. So wird der laterale Graben-Leistungs-MOSFET 1 hergestellt, der im aktiven Bereich die Querschnittsstruktur von Fig. 2 und in der Steuerregion die Querschnittsstruktur von Fig. 3 aufweist.

Da der MOSFET bei der beschriebenen Durchführungsform um den Graben 51 in selbstausrichtender Weise gebildet wird, ist eine genaue Maskenausrichtung nicht nötig und die Elemententeilung kann klein gehalten werden. Außerdem ist bei der beschriebenen Ausführung der Kanalbereich, der eine gewisse Länge einhalten muß, um eine hohe Spannungsfestigkeit zu erbringen, vertikal in der Seitenwand des Grabens gebildet und ist die Driftregion 60 am Grabengrund entsprechend der Dicke des Zwischenschicht-Oxidfilms gebildet. Auch diese Situationen reduzieren die Elemententeilung.

Im Vergleich zum lateralen Graben-Leistungs-MOSFET 102 gemäß den Fig. 14 bis 16 kann beim lateralen Graben-Leistungs-MOSFET 1 gemäß den Fig. 1 bis 3 die Elemententeilung beispielsweise von 5 µm auf 3 µm und die Grabentiefe von 6 µm auf 2 µm erniedrigt werden. Da die erforderlichen Regionen für die Elementen teilung nur die Kontaktregionen für Quelle und Abfluß sind, wird der Effekt der Reduktion der Elemententeilung noch bemerkbarer, wenn das Bauteil im Vergleich zum bekannten lateralen Graben-Leistungs-MOSFET 101 gemäß Fig. 13 mit einer Spannungsfestigkeit unter 80 V gebaut und noch feiner wird.

Es wird die Elemententeilung verglichen zwischen einem Beispiel nach dem Stand der Technik, nämlich dem lateralen Leistungs-MOSFET gemäß Fig. 13 mit einer Durchbruchsspannung unter 80 V und dem erfindungsgemäßen Beispiel, nämlich einem lateralen Graben-Leistungs-MOSFET gemäß dem Ausführungsaspekt der Erfindung. Die Elemententeilung unter der 1-µm-Regel beträgt beim erfindungs gemäßen Beispiel 3,0 µm und beim Beispiel nach dem Stand der Technik 5,6 µm. Die Elemententeilung unter der 0,6-µm-Regel beträgt 1,8 µm beim erfindungs gemäßen Beispiel und 4,4 µm beim Beispiel nach dem Stand der Technik. Unter der 0,35-µm-Regel beträgt die Elemententeilung beim erfindungsgemäßen Beispiel 1,05 µm und beim Beispiel nach dem Stand der Technik 3,6 µm.

Unter jeder Regel hat das erfindungsgemäße Beispiel des MOSFETs eine Strom steuerfähigkeit pro Elementarbauteil, die nahezu gleich der des Beispiels nach dem Stand der Technik ist. Die Kanalbreite pro Flächeneinheit ist deshalb beim erfin dungsgemäßen MOSFET größer als bei dem nach dem Stand der Technik. Als Ergebnis ist der Ein-Widerstand je Flächeneinheit beim erfindungsgemäßen MOSFET reduziert auf 54% für die 1-µm-Regel, auf 41% für die 0,6-µm-Regel und auf 30% für die 0,35-µm-Regel im Vergleich zum bekannten MOSFET. Der numeri sche Wert des Ein-Widerstands je Flächeneinheit ist nämlich beim erfindungs gemäßen MOSFET für die Spannungsbeständigkeit von 30 V für die 1-µm-Regel 15 mΩmm^-2, für die 0,6-µm-Regel 11 mΩmm^-2 und für die 0,35-µm-Regel 8 mΩmm^-2.

Im Gegensatz zum lateralen Graben-Leistungs-MOSFET für die Spannungsfestigkeit von 80 V gemäß Fig. 14 bis 16 ist der dicke Oxidfilm zur Sicherung der hohen Spannungsfestigkeit beim lateralen Graben-Leistungs-MOSFET gemäß der be schriebenen Ausführungsform unnötig. Entsprechend ist der erfindungsgemäße MOSFET kleiner hinsichtlich der Fläche der Steuerelektrode und kleiner hinsichtlich der Größe des Schaltungselements im Vergleich zum bekannten MOSFET, und man vermeidet die schwachen Betriebsleistungen infolge zu hohen Verdrahtungswider stands und Steuerungsverlusts, die auftreten, wenn die Struktur eines bekannten, für die Spannungsfestigkeit von 80 V ausgelegten lateralen Graben-Leistungs- MOSFETs für einen MOSFET für die Spannungsfestigkeit von 30 V angewandt wird.

Gemäß dem Ausführungsaspekt der Erfindung benötigt der Herstellungsprozeß nur ein einmaliges Grabenätzen und ist deshalb einfacher als das bekannte Verfahren zum Herstellen eines lateralen Graben-Leistungs-MOSFETs für die Spannungsfestig keit von 80 V bei dem der Prozeß zum Grabenätzen zweimal erforderlich ist. Eine niedrige Ausbeute wird damit vermieden.

Außerdem wird die dielektrische Festigkeit zwischen der Abflußelektrode 55 und der Oberseite des Steuerregion-Polysiliciums 52 bei der beschriebenen Aus führungsform erhöht durch eine Steuerung des Maßes des Über-Ätzens t_ov des Polysiliciums 72 auf beispielsweise 0,5 µm, wobei das Polysilicium 72 im vervoll ständigten MOSFET das Steuerregion-Polysilicium 52 wird.

Die Erfindung erbringt folgende Effekte. Gemäß der Erfindung ist der Kanalbereich, der eine bestimmte Länge benötigt, damit eine hohe Spannungsfestigkeit erreicht wird, vertikal entlang den Seitenwänden des Grabens gebildet; die Driftregion ist am Grabengrund entsprechend der Dicke des Zwischenschichtdielektrikums gebildet. Und diejenigen Regionen, die für die Elemententeilung maßgebend sind, sind nur die Kontaktregionen für die Quelle und den Abfluß. Diese Merkmale der Erfindung ermöglichen eine kleinere Elemententeilung als bei einem lateralen Leistungs-MOSFET nach dem Stand der Technik für eine Spannungsfestigkeit unter 80 V. Da der MOSFET nach der Erfindung um den Graben in selbstausrichtender Weise gebildet wird, ist eine genaue Maskenausrichtung nicht notwendig, so daß für eine dichtere Integration der Schaltungselemente eine kleinere Elementen teilung erzielt wird. Der Ein-Widerstand je Flächeneinheit ist ebenfalls reduziert, da die Kanalbreite pro Flächeneinheit sich durch die reduzierte Elemententeilung vergrößert.

Die Fläche der Steuerregion und die Größe der einzelnen Elementarschaltung im lateralen Graben-MOSFET nach der Erfindung sind kleiner als bei einem lateralen Graben-Leistungs-MOSFET für eine Spannungsfestigkeit von 80 V nach dem Stand der Technik, da beim erfindungsgemäßen MOSFET im Gegensatz zu den bekannten MOSFETs ein dicker Oxidfilm unnötig ist. Als Ergebnis reduziert sich die parasitäre Kapazität, die zwischen dem Substrat und den Elementarschaltungen auftritt, und reduziert sich auch der parasitäre Verdrahtungswiderstand aufgrund der kürzeren Verdrahtungslängen beim Anschluß der Steuerelektrode, der Quelle und des Abflusses im Vergleich zu einem Bauteil, bei dem die Struktur eines bekannten lateralen Graben-Leistungs-MOSFETs für 80 V Spannungsfestigkeit verwendet wird für das Bauteil mit 30 V Spannungsfestigkeit. Es wird also eine sehr schnelle Schaltvorrichtung geschaffen und die Schaltverluste werden verringert. Zusätzlich werden nachteilige Effekte des Rauschens bei den umgebenden Bauteilen ebenfalls vermindert.

Der erfindungsgemäße Herstellungsprozeß benötigt nur ein einmaliges Grabenät zen und ist deshalb einfacher als der übliche Prozeß zum Herstellen eines lateralen Graben-Leistungs-MOSFETs für die Spannungsfestigkeit von 80 V, bei dem ein zweimaliges Grabenätzen gefordert wird. Eine niedrige Ausbeute wird dadurch verhindert.

Claims

1. Halbleiterbauteil mit:
einem Halbleitersubstrat (50) eines ersten Leitfähigkeitstyps;
einem im Substrat (50) geformten Graben (51);
einer Quellenregion (61) eines zweiten Leitfähigkeitstyps, die in einem Oberflächenbereich des Substrats (50) außerhalb des Grabens (51) gebildet ist;
einer Basisregion (62) des ersten Leitfähigkeitstyps, die unter der Quellen region (61) außerhalb des Grabens (51) gebildet ist;
einer Driftregion (60) des zweiten Leitfähigkeitstyps, die unter der Basis region (62) außerhalb des Grabens (51) entlang dessen Seitenflächen gebildet ist;
einer Abflußregion (58) des zweiten Leitfähigkeitstyps, die am Grund des Grabens (51) in der Driftregion (60) gebildet ist;
einem Steuerregion-Isolierfilm (59) gleichförmiger Dicke, der innerhalb des Grabens (51) und entlang seiner Seitenfläche gebildet ist;
einem ersten innerhalb des Steuerregion-Isolierfilms (59) gebildeten Leiter (52);
einem innerhalb des ersten Leiters (52) gebildeten Zwischenschichtdielek trikum (65);
einem innerhalb des Zwischenschichtdielektrikums (65) gebildeten zweiten Leiter (63), der eine elektrische Verbindung zur Abflußregion (58) hat;
einer elektrisch mit dem ersten Leiter (52) verbundenen Steuerelektrode (53);
einer elektrisch mit der Quellenregion (61) verbundene Quellenelektrode (54); und
einer elektrisch mit dem zweiten Leiter (63) verbundenen Abflußelektrode (55).

2. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, daß sich die Driftregion (60) entlang dem Grabengrund erstreckt.

3. Halbleiterbauteil nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die höchstliegende Position des ersten Leiters (52) niedriger ist als die Oberseite des Substrats (50).

4. Verfahren zum Herstellen eines Halbleiterbauteils, mit folgenden Verfah rensschritten:
Bilden eines Grabens (51) in einem Oberflächenbereichs eines Halbleiter substrats (50) eines ersten Leitfähigkeitstyps;
Bilden einer Driftregion (60) eines zweiten Leitfähigkeitstyps um den Graben;
Bilden eines Steuerregion-Isolierfilms (59) gleichförmiger Dicke entlang der Seitenfläche und der Grundfläche des Grabens innerhalb des Grabens;
Bilden eines ersten Leiters (52, 72) entlang einer Oberfläche des Steuerregion-Isolierfilms;
Zurückätzen des ersten Leiters (52, 72) in einem aktiven Bereich so, daß der erste Leiter nur in Seitenflächenbereichen des Grabens stehenbleibt;
Bilden einer Basisregion (62) des ersten Leitfähigkeitstyps und einer Quellenregion (61) des zweiten Leitfähigkeitstyps in einem Oberflächen bereich des Substrats außerhalb des Grabens;
Bilden eines Zwischenschichtdielektrikums (65) innerhalb des ersten Leiters;
selektives Entfernen eines unteren Teils des Zwischenschichtdielektrikums (65) im aktiven Bereich;
Bilden einer Abflußregion (58) des zweiten Leitfähigkeitstyps am Grund des Grabens; und
Bilden eines zweiten Leiters (63) im Graben, wobei der zweite Leiter elektrische Verbindung zur Abflußregion hat.

5. Verfahren nach Anspruch 4, weiterhin gekennzeichnet durch folgende Verfahrensschritte:
Bilden des Zwischenschichtdielektrikums (67) auf einer Oberfläche des Substrats (50);
Anbringen von Kontaktlöchern durch das Zwischenschichtdielektrikums;
Bilden einer Steuerelektrode (53), die einen elektrischen Kontakt zum ersten Leiter (52) hat, einer Abflußelektrode (55), die einen elektrischen Kontakt zum zweiten Leiter (63) hat, und einer Quellenelektrode (54), die einen elektrischen Kontakt zur Quellenregion (61) hat.

6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß beim Schritt des Zurückätzens des ersten Leiters (52, 72) im aktiven Bereich so, daß der erste Leiter nur an den Seitenflächenbereichen des Grabens stehenbleibt, dieser erste Leiter so überätzt wird, daß nur ein Teil von ihm, der niedriger ist als die Oberseite des Substrats, unentfernt zurückbleibt.