[go: up one dir, main page]

DE102006001600B3 - Halbleiterbauelement mit Flipchipkontakten und Verfahren zur Herstellung desselben - Google Patents

Halbleiterbauelement mit Flipchipkontakten und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102006001600B3
DE102006001600B3 DE102006001600A DE102006001600A DE102006001600B3 DE 102006001600 B3 DE102006001600 B3 DE 102006001600B3 DE 102006001600 A DE102006001600 A DE 102006001600A DE 102006001600 A DE102006001600 A DE 102006001600A DE 102006001600 B3 DE102006001600 B3 DE 102006001600B3
Authority
DE
Germany
Prior art keywords
flip
chip contacts
semiconductor component
semiconductor
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006001600A
Other languages
English (en)
Inventor
Michael Dipl.-Ing. Bauer (Fh)
Angela Dr. Wieneke-Kessler
Wolfgang Dr. Schober
Alfred Dr. Haimerl
Joachim Dr. Mahler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006001600A priority Critical patent/DE102006001600B3/de
Priority to US11/620,784 priority patent/US7462940B2/en
Application granted granted Critical
Publication of DE102006001600B3 publication Critical patent/DE102006001600B3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W74/147
    • H10W72/20
    • H10W74/012
    • H10W74/15
    • H10W72/072
    • H10W72/07251
    • H10W72/073
    • H10W72/245
    • H10W72/251
    • H10W72/90
    • H10W72/9415
    • H10W90/724
    • H10W90/734

Landscapes

  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft ein Halbleiterbauelement (1) mit Flipchipkontakten (2) und ein Verfahren zur Herstellung desselben. Dazu sind die Flipchipkontakte auf einer Verdrahtungsstruktur (3) eines Halbleiterchips (4) angeordnet, wobei die Verdrahtungsstruktur (3) Metallisierungsschichten (5) und dazwischen angeordnete dielektrische Isolationsschichten (6) aus einem so genannten "low-k-Material" (7) aufweist. Die relative Dielektrizitätskonstante epsilon<SUB>r</SUB> ist niedriger bei diesem "low-k-Material" als die relative Dielektrizitätskonstante eines Siliziumdioxids. Die Flipchipkontakte (2) sind auf Kontaktflächen (8) einer oberen Metallisierungsschicht (5) angeordnet und weisen einen Polymerkern (9) auf, der von einem bleifreiem Lotmantel (11) umgeben ist.

Description

  • Die Erfindung betrifft ein Halbleiterbauelement mit Flipchipkontakten und ein Verfahren zur Herstellung desselben.
  • Halbleiterbauelemente mit Flipchipkontakten sind durch die Entwicklung neuer elektrischer Materialien für Halbleiterwafer neuen Problemen ausgesetzt. Diese aus der Druckschrift "Addressing packaging conerns low-k silicon" von Greg Hotchkips etal, in EE TIMES, Global news for the creators of technology (02/11/2004) bekannten, sogenannten "low-k-Materialien" ermöglichen Isolationsdicken von weniger als 100 Nanometern auf Halbleiterwafern von 300 Millimetern Durchmesser. Gegenüber dem traditionellen thermischen Gateoxiden sind die neuen Materialien aufgrund ihrer äußerst niedrigen Dielektrizitätskonstanten, die kleiner ist, als die Dielektrizitätskonstante von Siliziumdioxid in der Lage, noch dünnere Gatedielektrika bei gleicher Spannungsfestigkeit zu verwirklichen, so dass verbesserte Eigenschaften für derartige Halbleiterbauelemente möglich werden. Auch Schichtfolgen für Verdrahtungsstrukturen auf Halbleiterchips können mit low-k Materialien kompakter hergestellt werden.
  • Ein Nachteil dieser Halbleiterbauelemente mit Isolationsschichten aus "low-k-Material" liegt jedoch darin, dass die Delaminationsgefahr derartiger Schichten bei thermischer Belastung deutlich höher liegt, als bei den herkömmlichen Isolationsschichten aus thermischen Siliziumoxid- und/oder Siliziumnitridschichten auf Siliziumhalbleiterwafern. Darüber hinaus zeigt dieses neue Material, obgleich es weicher und schwammiger bzw. poröser ist als bisherige Isolationsmaterialien, neben der Delaminationsgefahr eine erhöhte Brüchigkeit, welche die Spannungsbelastungsmöglichkeit nach einer Bruchbelastung vermindert.
  • Die Probleme mit dem neuen Isolationsmaterial in Form von "low-k-Material" werden noch verstärkt durch die Forderungen des Umweltschutzes, weiche bleihaltige Lotmaterialien für Flipchipkontakte zu vermeiden, und diese Lotmaterialien durch härtere bleifreie Lote zu ersetzen, deren Fließtemperatur mit 210°C bis 250°C deutlich höher liegt, als bei den bisher eingesetzten Flipchipkontakten aus bleihaltigen Lotmaterialien, die bereits bei 150°C in den Fließzustand übergehen. Versuche, die erhöhte Delaminations- und Bruchgefahr der neuen Isolationsschichtmaterialien durch Unterfüllmaterialien, die zwischen einem Halbleiterchip mit Flipchipkontakten und einem Schaltungssubstrat angeordnet werden, und einen verminderten Elastizitätsmodul aufweisen, auszugleichen, haben jedoch bisher nicht den gewünschten Erfolg und die erwünschte Zuverlässigkeit für Flipchipkontakte aus bleifreiem Lotmaterial erreicht.
  • Die Probleme, welche bei herkömmlichen Bauelementen mit Flipchipkontakten auftreten, werden mit den 7 bis 9 verdeutlicht. Dazu zeigt
  • 7 einen schematischen Querschnitt durch ein Halbleiterbauelement mit Flipchipkontakten herkömmlicher Bauart, bei Temperaturen unterhalb der Raumtemperatur;
  • 8 einen schematischen Querschnitt durch das Halbleiterbauelement gemäß 7 bei Raumtemperatur;
  • 9 einen schematischen Querschnitt durch das Halbleiterbauelement gemäß 8 oberhalb der Raumtemperatur.
  • Bei Temperaturen unterhalb der Raumtemperatur, wie es 7 zeigt, treten bei herkömmlichen Halbleiterbauelementen 10 aufgrund der unterschiedlichen thermischen Ausdehnungskoeffizienten des Halbleiterchips 4 und des Verdrahtungssubstrats 12 Verwölbungen, wie sie 7 zeigt, auf. Diese Verwölbungen sind nur teilweise durch ein Unterfüllmaterial 17 im Zwischenraum 16 mit einem hohen Elastizitätsmodul ausgleichbar. Bei Raumtemperatur hingegen sind die thermischen Verspannungen gering, so dass Verwölbungseffekte und Scherspannungen minimiert sind, wie es 8 zeigt. Bei Temperaturen über Raumtemperatur dehnt sich das Verdrahtungssubstrat 12 stärker aus, als der Halbleiterchip 4, so dass die Flipchipkontakte 2 auf Scherspannung beansprucht werden und auch Verwölbungen trotz des Unterfüllmaterial 17 auftreten können.
  • Aus der US 2003/0042620 A1 ist ein Halbleiterbauteil mit einer Passivierungsschicht aus Polyimid bekannt, das Kontakthöcker mit einem Polymerkern aufweist.
  • Aus der US 2003/020233 A1, der US 6,073,829 A und der US 5,971,253 A sind bleifreie Flip-Chip-Kontakte mit Polymerkern bekannt. Auch die US 6,337,445 B1 offenbart derartige Flip-Chip-Kontakte.
  • Anwendungen von low-k-Dielektika in der Halbleitertechnologie werden auch in der EP 0 977 253 A2 und im Beitrag „Novel Microelectronic Packaging Method für Reduced Thermomechanical Stresses on Low Dielectric Constant Materials" von R. Emery et al. zur Advanced Metallization Conference, Montreal, Canasa, 9.10.2001, diskutiert.
  • Aufgabe der Erfindung ist es, ein Halbleiterbauelement mit Flipchipkontakten zu schaffen, dass die Vorteile der niedrigen relativen Dielektrizitätskonstanten des neuen "low-k-Materials" nutzt, und gleichzeitig die Gefahr der Delamination beim Aufbringen von Flipchipkontakten aus bleifreiem Lot auf entsprechende Verdrahtungssubstrate verringert und die Zuverlässigkeit derartiger Halbleiterbauelemente erhöht.
  • Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Halbleiterbauelement mit Flipchipkontakten auf einer Verdrahtungsstruktur eines Halbleiterchips angegeben, wobei die Verdrahtungsstruktur Metallisie rungsschichten und dazwischen angeordnete dielektrische Isolationsschichten aus einem sogenannten "low-k-Material" aufweist, dessen relative Dielektrizitätskonstante εr niedriger ist, als die relative Dielektrizitätskonstante eines Siliziumoxids. Dazu weist das Halbleiterbauelement Flipchipkontakte auf Kontaktflächen einer oberen Metallisierungsschicht auf, die einen Polymerkern aufweisen, der von einem bleifreien Lotmaterial umgeben ist.
  • Dieses Halbleiterbauelement hat den Vorteil, dass Spannungsbelastungen durch unterschiedliche Ausdehnungskoeffizienten des Halbleiterchipmaterials sowie des Verdrahtungssubstrats ausgeglichen werden, ohne die Metallisierungsschichten und die dazwischen angeordneten dielelektrischen Isolationsschichten aus einem "low-k-Material" derart zu belasten, dass Delaminationen und/oder Mikrorisse in den Isolationsschichten auftreten.
  • Dazu wird ein Polmerkern eingesetzt, der einen niedrigen Elastizitätsmodul aufweist und zusätzlich eine geringe Glasübergangstemperatur und damit eine niedrige Erweichungstemperatur aufweist. Die Nachgiebigkeit derartiger Flipchipkontakte aus einem Polymerkern mit einem metallischem Überzug aus bleifreiem Lotmaterial wird gegenüber der Nachgiebigkeit von Flipchipkontakten aus bleihaltigem Lotmaterial derart verbessert, dass die Spannungsbelastung bei thermischer Wechselbeanspruchung deutlich vermindert wird, sodass die bisher auftretende Delaminationsgefahr des neuen Isolationsmaterials von dem Siliziumhalbleitermaterial vermindert wird.
  • Als "low-k-Materialien" können vorzugsweise Kupferoleate, Aluminiumoleate, oder sogenannter schwarzer Diamant sowie bevorzugt poröses SiO2 eingesetzt werden. Bei den Oleaten han delt es sich um metallorganische Verbindungen, die eine relative Dielektrizitätskonstante εr unter 3,0 aufweisen.
  • In einer bevorzugten Ausführungsform der Erfindung weist das "low-k-Material" einen thermischen Ausdehnungskoeffizienten auf, der niedriger ist, als der thermische Ausdehnungskoeffizient herkömmlicher Isolationsmaterialien. Außerdem ist es von Vorteil, dass das "low-k-Material" eine höhere Duktilität als herkömmliche Isolationsmaterialien aufweist. Jedoch bedeutet die höhere Duktilität auch eine größere Empfindlichkeit der Ausbreitung von Mikrorissen in dem neuen Isolationsschichtmaterial.
  • Um die Eigenschaften und die Nachgiebigkeit der Flipchipkontakte an dieses empfindliche Isolationsmaterial anzupassen wird für die Flipchipkontakte ein Polymerkern aus Silikonen eingesetzt. Jedoch sind auch Polymerkerne aus Thermoplasten oder aus Elastomeren von Vorteil. Dazu kann der Polymerkern eine Kugelform aufweisen, wie er heute bereits im Handel verfügbar ist, oder die Polymerkerne können in Höckerform ausgebildet sein, wie sie schon heute bei elastischen Kontakten für BGA-Gehäusen eingesetzt wird.
  • Vorzugsweise sind die Flipchipkontakte interne Verbindungselemente des Halbleiterbauelements zu einem Verdrahtungssubstrat, wobei die Flipchipkontakte mit ihrem Außenmantel aus bleifreiem Lot auf Kontaktanschlussflächen einer Verdrahtungsstruktur auf der Oberseite eines Verdrahtungssubstrats des Halbleiterbauelements fixiert sind. Bei dieser Ausführungsform der Erfindung ist es nicht vorgesehen, den Zwischenraum zwischen dem Halbleiterchip und dem Verdrahtungssubstrat durch eine Unterfüllmaterial aufzufüllen, zumal die nachgiebigen Flipchipkontakte mit einem Polymerkern sich nun frei und nachgiebig verformen können.
  • Ist jedoch ein Unterfüllmaterial erforderlich, um keine Hohlräume in dem Halbleiterbauelement entstehen zu lassen, so wird vorzugsweise ein Unterfüllmaterial eingesetzt, das einen niedrigeren Elastizitätsmodul als bisherige Unterfüllmaterialien und eine niedrigere Glasübergangstemperatur als herkömmliche Unterfüllmaterialien aufweist. Damit wird erreicht, dass die Nachgiebigkeit der Flipchipkontakte durch das Unterfüllmaterial weiter unterstützt und nicht unterbunden wird.
  • Ein Verfahren zur Herstellung eines Halbleiterbauelements mit Flipchipkontakten weist die nachfolgenden Verfahrensschritte auf. Zunächst werden Halbleiterchips mit einer Verdrahtungsstruktur hergestellt, die Metallisierungsschichten und dazwischen angeordnete dielektrische Isolationsschichten aus einem sogenanntem "low-k-Material" aufweisen, dessen relative Dielektrizitätskonstante εr niedriger ist, als die relative Dielektrizitätskonstante eines Siliziumdioxids. Dabei weist die obere Metallisierungsschicht Kontaktflächen für Flipchipkontakte auf. In einem weiteren Schritt werden auf die Kontaktflächen Flipchipkontakte aufgebracht, wobei die Flipchipkontakte einen Polymerkern aufweisen, der von einem bleifreien Lotmaterial umgeben ist. Dieses Aufbringen erfolgt bei Fließtemperaturen des bleifreiem Lotmaterials im Bereich von 210 bis 250°C.
  • Dennoch kommt es bei dem Abkühlungsprozess nach dem Auflöten der Flipchipkontakte auf das interne Verdrahtungssubstrats des Halbleiterbauelementes nicht zu Verwölbungen, zumal die Flipchipkontakte mit ihrem polymeren Kern derart nachgiebig sind, dass die Delaminationsgefahr zwischen dem Siliziumhalbleitermaterial und der nur wenige 10 Nanometer dicken Isolationsschicht aus "high-k-Material" vermindert ist.
  • Nach dem Auflöten der Flipchipkontakte des Halbleiterchips auf ein Verdrahtungssubstrat des Halbleiterbauelements kann vorzugsweise der Zwischenraum zwischen dem Halbleiterchips mit Flipchipkontakten und der Oberseite des Verdrahtungssubstrats mit einem Unterfüllmaterial aufgefüllt werden, dessen Elastizitätsmodul und dessen Glasübergangstemperatur geringer sind, als der Elastizitätsmodul und die Glasübergangstemperatur herkömmlicher Unterfüllmaterialien.
  • Zusammenfassend ist festzustellen, dass die erfindungsgemäße Lösung folgende Vorteile aufweist:
    • 1. Durch das Herabsetzen des Elastizitätsmoduls aufgrund von polymerhaltigen Flipchipkontakten wird ein flexibleres Verhalten und ein Abfedern der auftretenden Belastungen ermöglicht;
    • 2. Durch ein Anpassen der Ausdehnungskoeffizienten von Halbleiterchips, Flipchipkontakten und Verdrahtungssubstrat werden thermische Spannungen bei Temperaturwechselbelastungen vermindert;
    • 3. Für die Herstellung eines erfindungsgemäßen Halbleiterbauelementes sind keine Prozessänderungen erforderlich, so dass der Lotkugelauftrag und die Verarbeitung unter Standardbedingungen erfolgen können;
    • 4. Durch Anpassen der Eigenschaften der Flipchipkontakte können verbesserte Unterfüllmaterialien im Hinblick auf die Zuverlässigkeit für das Halbleiterbauelement gewählt werden, indem Unterfüllmaterialien mit geringem Elastizitätsmodul und geringer Glasübergangstemperatur eingesetzt werden.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauelement, einer ersten Ausführungsform der Erfindung, bei verminderter Temperatur unterhalb der Raumtemperatur;
  • 2 zeigt einen schematischen Querschnitt durch das Halbleiterbauelement bei Raumtemperatur;
  • 3 zeigt einen schematischen Querschnitt durch das Halbleiterbauelement gemäß 2 bei erhöhter Temperatur oberhalb der Raumtemperatur;
  • 4 zeigt einen schematischen Querschnitt durch ein Halbleiterbauelement gemäß einer zweiten Ausführungsform der Erfindung bei verminderter Temperatur unterhalb der Raumtemperatur;
  • 5 zeigt einen schematischen Querschnitt durch das Halbleiterbauelement gemäß 4 bei Raumtemperatur;
  • 6 zeigt einen schematischen Querschnitt durch das Halbleiterbauelement gemäß 5 bei erhöhter Temperatur oberhalb der Raumtemperatur.
  • 7 einen schematischen Querschnitt durch ein Halbleiterbauelement mit Flipchipkontakten herkömmlicher Bauart, bei Temperaturen unterhalb der Raumtemperatur;
  • 8 einen schematischen Querschnitt durch das Halbleiterbauelement gemäß 7 bei Raumtemperatur;
  • 9 einen schematischen Querschnitt durch Halbleiterbauelement gemäß 8 oberhalb der Raumtemperatur.
  • 1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauelement 1, einer ersten Ausführungsform der Erfindung, bei verminderter Temperatur unterhalb der Raumtemperatur. Dazu besteht das Halbleiterbauelement 1 aus einem Halbleiterchip 4, der auf einem Verdrahtungssubstrat 12 angeordnet ist. Der Halbleiterchip 4 weist auf seiner aktiven Oberseite 18 Elektroden 19 einer integrierten Schaltung auf. Diese Elektroden 19 sind über eine Verdrahtungsstruktur 3 des Halbleiterchips 4 und Kontaktflächen 8 mit den Flipchipkontakten 2 verbunden. Dazu weist die Verdrahtungsstruktur 3 eine Metallschicht 5 und Isolationsschichten 6 auf, die aus einem "low-k-Material" 7 aufgebaut sind.
  • Ein derartiges "low-k-Material" 7 zeichnet sich durch eine niedrige Dielektrizitätskonstante aus, die unterhalb der Dielektrizitätskonstante von herkömmlichem thermischen Siliziumdioxid liegt. Derartige Materialien können Kupferoleat oder Aluminiumoleat oder schwarzes Diamantmaterial oder bevorzugt poröses SiO2 aufweisen. Diese Materialien zeichnen sich durch eine höhere Duktilität aus, haben jedoch den Nachteil, dass die Gefahr der Delamination zwischen der Oberseite 18 des Siliziumchips 4 und der Isolationsschicht 6 aus "low-k-Material" besteht. Insbesondere dann, wenn das Halbleiterbauelement 1, wie in 1 gezeigt, einer verminderten Temperatur gegenüber der Raumtemperatur ausgesetzt ist.
  • Aufgrund der unterschiedlichen thermischen Ausdehnungskoeffizienten des Halbleiterchips 4 und des Verdrahtungssubstrat 12, auf dem der Halbleiterchips 4 über seine Flipchipkontakte 2 auf entsprechenden Kontaktanschlussflächen 13 einer Verdrahtungsstruktur 14 der Oberseite 15 des Verdrahtungssubstrats 12 fixiert ist, schrumpft das Verdrahtungssubstrat 12 stärker, als der Halbleiterchip 4. Während, bei einem herkömmlichen Halbleiterbauelement 10 wie es 7 gemäß dem Stand der Technik zeigt, nun eine Verwölbung aufgrund der thermischen Belastung auftritt, ist dieses bei der hier gezeigten Ausführungsform der Erfindung nicht der Fall, da die Flipchipkontakte 2 aus einem Polymerkern 9 und einer Hülle aus bleifreiem Lotmaterial 11 bestehen, so dass die Nachgiebigkeit der Flipchipkontakte 2 deutlich gegenüber massiven Flipchipkontakten aus bleifreiem Material verbessert ist. Dadurch wird auch die Delaminationsgefahr der Isolationsschichten 6 auf dem Halbleiterchip 4 vermindert und eine Verwölbung des Halbleiterbauelements 1 vermieden.
  • 2 zeigt einen schematischen Querschnitt durch das Halbleiterbauelement, gemäß 1, bei Raumtemperatur. Komponenten mit gleichen Funktionen wie in 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Bei Raumtemperatur sind die thermischen Belastungen weitestgehend ausgeglichen, so dass sich die nachgiebigen Flipchipkontakte 2 nicht verformen, sondern in einer neutralen Stellung verbleiben.
  • 3 zeigt einen schematischen Querschnitt durch das Halbleiterbauelement gemäß 2, bei erhöhter Temperatur oberhalb der Raumtemperatur. Bei erhöhten Temperaturen dehnt sich aufgrund des größeren Ausdehnungskoeffizienten das Substrat 12 gegenüber dem Halbleiterchip 4 stärker aus, so dass die nachgiebigen Flipchipkontakte mit ihrem Polymerkern mit niedrigem Elastizitätsmodul dem Ausdehnungsverhalten des Verdrahtungssubstrats 12 folgen, ohne die Isolationsschichten aus "low-k-Material" auf der Oberseite 18 des Halbleiterchips 4 zu belasten.
  • 4 zeigt einen schematischen Querschnitt durch ein Halbleiterbauelement 20, gemäß einer zweiten Ausführungsform der Erfindung, bei verminderter Temperatur unterhalb der Raumtemperatur. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Der Unterschied zwischen der ersten Ausführungsform der Erfindung gemäß den 1 bis 3 und der zweiten Ausführungsform der Erfindung gemäß den 4 bis 6 besteht darin, dass zur Unterstützung der nachgiebigen Flipchipkontakte 2 ein Unterfüllmaterial 17 den Zwischenraum 16 zwischen dem Halbleiterchip 4 und der Oberseite 15 des Verdrahtungssubstrats 12 auffüllt.
  • Dieses Unterfüllmaterial 17 wird mittels Kapillarwirkung in den Zwischenraum 16 eingebracht und ist dadurch gekennzeichnet, dass es einen geringeren Elastizitätsmodul und eine geringe Glasübergangstemperatur aufweist, als herkömmliche Unterfüllmaterialien. Aufgrund dieser Eigenschaften des Unterfüllmaterials wird die Nachgiebigkeit der Flipchipkontakte 2 gestützt, ohne dass bei verminderten Temperaturen eine Verwölbung des Verdrahtungssubstrats 12 auftritt, bzw. ohne dass erhöhte Belastungen der delaminationsgefährdeten Isolationsschicht 6 aus "low-k-Material" 7 in dem Grenzbereich zwischen der Oberseite 18 des Halbleiterchips 4 und der Isolationsschicht 6 auftritt. Lediglich das Unterfüllmaterial 17 und die elastischen Flipchipkontakte 2 folgen dem stärkeren Schrumpfen des Verdrahtungssubstrats 12.
  • 5 zeigt einen schematischen Querschnitt durch das Halbleiterbauelement 20 gemäß 4 bei Raumtemperatur. Bei Raumtemperatur sind die thermischen Spannungen weitestgehend ausgeglichen, so dass die Flipchipkontakte 2 eine neutrale Stellung einnehmen und auch das Unterfüllmaterial 17 in einer unverformten Weise vorliegt.
  • 6 zeigt einen schematischen Querschnitt durch das Halbleiterbauelement 20 gemäß 5, bei erhöhter Temperatur oberhalb der Raumtemperatur. In diesem Fall dehnt sich das Verdrahtungssubstrat 12 stärker aus, als der Halbleiterchip 4, so dass die nachgiebigen Flipchipkontakte 2 mit ihrem Polymerkern 9 sich zusammen mit dem Unterfüllmaterial 17 verformen, ohne eine überhöhte Belastung für die empfindliche Isolationsschichten aus "high-k-Material" 7 darzustellen.
  • Die 7 bis 9 verdeutlichen Probleme wie oben bereits erörtert, welche bei herkömmlichen Bauelementen mit Flipchipkontakten auftreten.
  • 1
    Halbleiterbauelement
    2
    Flipchipkontakt
    3
    Verdrahtungsstruktur des Halbleiterchips
    4
    Halbleiterchip
    5
    Metallschicht
    6
    Isolationsschicht
    7
    low-k-Material
    8
    Kontaktfläche
    9
    Polymerkern
    10
    Halbleiterbauelement
    11
    bleifreies Lotmaterial
    12
    Verdrahtungssubstrat
    13
    Kontaktanschlussfläche
    14
    Verdrahtungsstruktur des Substrats
    15
    Oberseite des Verdrahtungssubstrats
    16
    Zwischenraum
    17
    Unterfüllmaterial
    18
    aktiven Oberseite des Halbleiterchips
    19
    Elektroden auf dem Halbleiterchip
    20
    Halbleiterbauelement (zweite Ausführungsform)

Claims (12)

  1. Halbleiterbauelement mit Flipchipkontakten (2) auf einer Verdrahtungsstruktur (3) eines Halbleiterchips (4), wobei die Verdrahtungsstruktur (3) Metallisierungsschichten (5) und dazwischen angeordnete dielektrische Isolationsschichten (6) aus einem sogenannten "low-k-Material" (7) aufweist, dessen relative Dielektrizitätskonstante εr niedriger ist als die relative Dielektrizitätskonstante eines Siliziumoxids, und wobei die Flipchipkontakte (2) auf Kontaktflächen (8) einer oberen Metallisierungsschicht (5) angeordnet sind und einen Polymerkern (9) aufweisen, der von einem bleifreien Lotmaterial (11) umgeben ist.
  2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass das "low-k-Material" (7) einen thermischen Ausdehnungskoeffizienten aufweist, der niedriger ist, als der thermische Ausdehnungskoeffizient von thermischem Siliziumoxid und Siliziumnitrid.
  3. Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet, dass das "low-k-Material" (7) eine höhere Duktilität aufweist als thermisches Siliziumoxid und Siliziumnitrid.
  4. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das "low-k-Material" (7) vorzugsweise ein poröses Siliziumdioxid aufweist.
  5. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Polymerkern (9) ein Silikon aufweist.
  6. Halbleiterbauelement nach einem Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Polymerkern (9) einen Thermoplast aufweist.
  7. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Polymerkern (9) ein Elastomer aufweist.
  8. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Polymerkern (9) eine Kugelform aufweist.
  9. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Polymerkern (9) eine Höckerform aufweist.
  10. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Flipchipkontakte (2) interne Verbindungselemente des Halbleiterbauelements (1) zu einem Verdrahtungssubstrat (12) sind und auf Kontaktanschlussflächen (14) einer Verdrahtungsstruktur (13) auf der Oberseite (15) des Verdrahtungssubstrats (13) angeordnet und fixiert sind.
  11. Verfahren zur Herstellung eines Halbleiterbauelements mit Flipchipkontakten (2), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Halbleiterchips (4) mit einer Verdrahtungsstruktur (3), die Metallisierungsschichten (5) und dazwischen angeordnete dielektrische Isolationsschichten (6) aus einem sogenanntem "low-k-Material" (7) aufweist, dessen relative Dielektrizitätskonstante εr niedriger ist als die relative Dielektrizitätskonstante eines Siliziumoxids, wobei eine obere Metallisierungsschicht (5) Kontaktflächen (8) für Flipchipkontakte (2) aufweist; – Aufbringen von Flipchipkontakten (2) auf die Kontaktflächen (8), wobei die Flipchipkontakte (2) einen Polymerkern (9) aufweisen, der von einem bleifreien Lotmaterial (11) umgeben ist.
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass der Halbleiterchip (4) mit den Flipchipkontakten (2) auf Kontaktanschlussflächen (13) einer Verdrahtungsstruktur (14) auf der Oberseite (15) eines Verdrahtungssubstrats (13) angeordnet und fixiert wird.
DE102006001600A 2006-01-11 2006-01-11 Halbleiterbauelement mit Flipchipkontakten und Verfahren zur Herstellung desselben Expired - Fee Related DE102006001600B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006001600A DE102006001600B3 (de) 2006-01-11 2006-01-11 Halbleiterbauelement mit Flipchipkontakten und Verfahren zur Herstellung desselben
US11/620,784 US7462940B2 (en) 2006-01-11 2007-01-08 Semiconductor component comprising flip chip contacts with polymer cores and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006001600A DE102006001600B3 (de) 2006-01-11 2006-01-11 Halbleiterbauelement mit Flipchipkontakten und Verfahren zur Herstellung desselben

Publications (1)

Publication Number Publication Date
DE102006001600B3 true DE102006001600B3 (de) 2007-08-02

Family

ID=38268410

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006001600A Expired - Fee Related DE102006001600B3 (de) 2006-01-11 2006-01-11 Halbleiterbauelement mit Flipchipkontakten und Verfahren zur Herstellung desselben

Country Status (2)

Country Link
US (1) US7462940B2 (de)
DE (1) DE102006001600B3 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7462940B2 (en) * 2006-01-11 2008-12-09 Infineon Technologies Ag Semiconductor component comprising flip chip contacts with polymer cores and method of producing the same

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5529371B2 (ja) * 2007-10-16 2014-06-25 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
CN102589753B (zh) 2011-01-05 2016-05-04 飞思卡尔半导体公司 压力传感器及其封装方法
KR20120089150A (ko) * 2011-02-01 2012-08-09 삼성전자주식회사 패키지 온 패키지
US8643169B2 (en) 2011-11-09 2014-02-04 Freescale Semiconductor, Inc. Semiconductor sensor device with over-molded lid
US9029999B2 (en) 2011-11-23 2015-05-12 Freescale Semiconductor, Inc. Semiconductor sensor device with footed lid
TWI467718B (zh) 2011-12-30 2015-01-01 財團法人工業技術研究院 凸塊結構以及電子封裝接點結構及其製造方法
KR102062108B1 (ko) * 2013-06-10 2020-01-03 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR20150035251A (ko) * 2013-09-27 2015-04-06 삼성전기주식회사 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법
US9297713B2 (en) 2014-03-19 2016-03-29 Freescale Semiconductor,Inc. Pressure sensor device with through silicon via
US9362479B2 (en) 2014-07-22 2016-06-07 Freescale Semiconductor, Inc. Package-in-package semiconductor sensor device
WO2016114320A1 (ja) * 2015-01-13 2016-07-21 デクセリアルズ株式会社 多層基板
CN107527874B (zh) 2016-06-20 2023-08-01 恩智浦美国有限公司 腔式压力传感器器件
KR20230001776A (ko) 2021-06-29 2023-01-05 삼성전자주식회사 인터포저 기판을 갖는 반도체 패키지

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5971253A (en) * 1995-07-31 1999-10-26 Tessera, Inc. Microelectronic component mounting with deformable shell terminals
EP0977253A2 (de) * 1998-05-06 2000-02-02 Texas Instruments Incorporated Flipchip-Verbindung von Halbleiterchips
US6073829A (en) * 1997-02-27 2000-06-13 Nokia Mobile Phones Limited Method and arrangement for attaching a component
US6337445B1 (en) * 1998-03-16 2002-01-08 Texas Instruments Incorporated Composite connection structure and method of manufacturing
US20030042620A1 (en) * 2001-08-31 2003-03-06 Harry Hedler Pad- rerouting for integrated circuit chips
US20030202332A1 (en) * 2002-04-29 2003-10-30 Tommi Reinikainen Second level packaging interconnection method with improved thermal and reliability performance

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144823A (ja) * 1991-11-15 1993-06-11 Tanaka Kikinzoku Kogyo Kk 高密度バンプ形成方法
JPH08213400A (ja) 1995-02-08 1996-08-20 Toshiba Corp はんだバンプ、その形成方法及びはんだバンプ形成体
KR100574215B1 (ko) * 1997-04-17 2006-04-27 세키스이가가쿠 고교가부시키가이샤 도전성 미립자
US6991528B2 (en) * 2000-02-17 2006-01-31 Applied Materials, Inc. Conductive polishing article for electrochemical mechanical polishing
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
DE10126568B4 (de) * 2001-05-31 2004-12-09 Infineon Technologies Ag Elektronisches Bauelement sowie Verfahren zur Herstellung desselben
US6680128B2 (en) * 2001-09-27 2004-01-20 Agilent Technologies, Inc. Method of making lead-free solder and solder paste with improved wetting and shelf life
CN100377337C (zh) * 2002-11-21 2008-03-26 日本电气株式会社 半导体装置、布线基板和布线基板制造方法
JP2005011838A (ja) * 2003-06-16 2005-01-13 Toshiba Corp 半導体装置及びその組立方法
US20050239295A1 (en) * 2004-04-27 2005-10-27 Wang Pei-L Chemical treatment of material surfaces
JP2005340674A (ja) * 2004-05-28 2005-12-08 Toshiba Corp 半導体装置とその製造方法
DE102005056569B4 (de) * 2005-11-25 2008-01-10 Qimonda Ag Zwischenverbindung für Flip-Chip in Package Aufbauten
DE102006001600B3 (de) * 2006-01-11 2007-08-02 Infineon Technologies Ag Halbleiterbauelement mit Flipchipkontakten und Verfahren zur Herstellung desselben

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5971253A (en) * 1995-07-31 1999-10-26 Tessera, Inc. Microelectronic component mounting with deformable shell terminals
US6073829A (en) * 1997-02-27 2000-06-13 Nokia Mobile Phones Limited Method and arrangement for attaching a component
US6337445B1 (en) * 1998-03-16 2002-01-08 Texas Instruments Incorporated Composite connection structure and method of manufacturing
EP0977253A2 (de) * 1998-05-06 2000-02-02 Texas Instruments Incorporated Flipchip-Verbindung von Halbleiterchips
US20030042620A1 (en) * 2001-08-31 2003-03-06 Harry Hedler Pad- rerouting for integrated circuit chips
US20030202332A1 (en) * 2002-04-29 2003-10-30 Tommi Reinikainen Second level packaging interconnection method with improved thermal and reliability performance

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
EMERY,R. et al.: Novel Microelectronic Packaging Method for Reduad Stresses Low Dielectric Constant Materials. In: Adranced Metallization Conference, Montreal, Canada, 9. Oct. 2001 (7 Seiten-Unnumeriert) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7462940B2 (en) * 2006-01-11 2008-12-09 Infineon Technologies Ag Semiconductor component comprising flip chip contacts with polymer cores and method of producing the same

Also Published As

Publication number Publication date
US7462940B2 (en) 2008-12-09
US20070182021A1 (en) 2007-08-09

Similar Documents

Publication Publication Date Title
DE102006001600B3 (de) Halbleiterbauelement mit Flipchipkontakten und Verfahren zur Herstellung desselben
DE10250636B4 (de) Verfahren zum Herstellen einer Halbleiterstuktur und Halbleiterstruktur
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE4323799A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
WO2006058510A1 (de) Halbleiterbauteil mit einem eine passivierungsschicht aufweisenden halbleiterchip sowie verfahren zur herstellung desselben
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE10301432B4 (de) Zwischenverbindungsstruktur in einer Waferebenenpackung und Herstellungsverfahren
DE102008063401A1 (de) Halbleiterbauelement mit einem kosteneffizienten Chipgehäuse, das auf der Grundlage von Metallsäuren angeschlossen ist
DE102009010885B4 (de) Metallisierungssystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite und Herstellungsverfahren dafür
DE102010029522B4 (de) Verspannungsverringerung beim Einbringen eines Chips in ein Gehäuse mittels eines um den Chip herum ausgebildeten Spannungskompensationsgebiets
DE102006001767B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102010029521B4 (de) Chipgehäuse mit mehreren Abschnitten zum Verringern der Chip-Gehäuse-Wechselwirkung
DE19842441B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102005035393B4 (de) Verfahren zur Herstellung eines Bauelementes mit mehreren Chips sowie ein solches Bauelement
DE19961103C2 (de) Dielektrische Füllung von elektrischen Verdrahtungsebenen und Verfahren zur Herstellung einer elektrischen Verdrahtung
DE102012109922B4 (de) Package-on-Package-Struktur und Verfahren zur Herstellung derselben
DE102006046182B4 (de) Halbleiterelement mit einer Stützstruktur sowie Herstellungsverfahren
DE102010030759B4 (de) Halbleiterbauelement mit Metallisierungsstapel mit sehr kleinem ε (ULK) mit reduzierter Wechselwirkung zwischen Chip und Gehäuse
DE102007050433B4 (de) Halbleitermodul, Verfahren zum Herstellen eines Halbleitermoduls und Board mit einem Halbleitermodul
DE10261410B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE3113850C2 (de) Halbleiterbauelement
DE10105351A1 (de) Elektronisches Bauelement mit Halbleiterchip und Herstellungsverfahren desselben
DE19821916A1 (de) Gehäusekonstruktion einer Halbleitereinrichtung
DE10244664A1 (de) Elektronisches Bauteil mit Halbleiterchips in einem Stapel und Verfahren zur Herstellung desselben
DE102004015597B4 (de) Halbleitervorrichtung mit schützender Gehäusestruktur

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee