DE19821916A1

DE19821916A1 - Gehäusekonstruktion einer Halbleitereinrichtung

Info

Publication number: DE19821916A1
Application number: DE19821916A
Authority: DE
Inventors: Shinji Baba
Original assignee: Mitsubishi Electric Corp
Current assignee: Adeia Semiconductor Advanced Technologies Inc
Priority date: 1997-08-28
Filing date: 1998-05-15
Publication date: 1999-03-11
Anticipated expiration: 2018-05-16
Also published as: DE19821916C2; KR19990023135A; KR100286746B1; JPH1174417A; JP4190602B2

Description

Die vorliegende Erfindung bezieht sich auf eine Gehäusekonstruktion einer Halbleitereinrichtung und insbesondere auf eine Gehäusekonstruktion einer Halbleitereinrichtung mit einer BGA (Ball Grid Array, Kugelgitterfeld) Kon struktion, in der Lötkugeln, die zum Löten beim Montieren der Halbleiterein richtung auf Produkten verwendet werden, auf der Rückseite des Substrates in Form einer Matrix angeordnet sind.

Im allgemeinen werden, wie es beispielsweise in der japanischen ungeprüften Patentveröffentlichung 330474/1996 offenbart ist, Kunststoffgehäuse bzw. Kunststoffverpackungen, Metallgehäuse und Keramikgehäuse zum Verpacken bzw. Verkapseln eines Halbleiterelementes verwendet. Unter diesen Gehäusen bzw. Bausteinen, wird das Keramikgehäuse zum Verpacken von CMOS-Gate Arrays, ECL Gate Arrays, etc. aufgrund seiner Isolier- und Wärmestrahlungs fähigkeiten, so wie aufgrund seiner Feuchtigkeitsbeständigkeit, verwendet.

Zum Beispiel ist in der japanischen ungeprüften Patentveröffentlichung Nr. 83 59/1996 ein BGA-Gehäuse bzw. BGA-Baustein offenbart, welches als ein Typ eines Oberflächenmontagegehäuses eines Kunststoffgehäuses verwendet wor den ist. Das BGA-Gehäuse wird hergestellt durch Anordnen von Lötkontakt hügeln (Lötbumps bzw. Lötkontaktstellen) in Form einer Matrix auf der Ober fläche der Halbleiterchipseite des Substrates auf der der Halbleiterchip ange ordnet ist, Anordnen von sphärischen bzw. kugelförmigen Lötkugeln bzw. Löt perlen in der Form einer Matrix auf der Oberfläche gegenüberliegend dem Halbleiterchip, Anordnen bzw. Anbringen des Halbleiterchips auf der Sub stratoberfläche und Versiegeln mit Formharz bzw. Gießharz oder Vergußmasse. Insbesondere wird das BGA-Gehäuse als ein Multi-Pingehäuse mit mehr als 200 Pins bzw. Anschlußstiften verwendet. Nun wird die Konstruktion, in der Löt kugeln, die als externe Elektroden dienen, in der Form einer Matrix auf der Rückseite des Substrats angeordnet sind, eine BGA-Konstruktion genannt. Verkapseln der Halbleitereinrichtung mit einer solchen BGA-Konstruktion wird BGA-Verkapselung genannt, und das Substrat mit den Isolierschichten, die aufeinander geschichtet sind, um die BGA-Konstruktion zu bilden, wird das BGA-Substrat genannt.

Im Fall eines solchen BGA-Gehäuses könnten organisches Material (oder or ganisches Material, welches nicht-organisches Material enthält), im nachfol genden als "organisches Material" bezeichnet, als Substratmaterial verwendet werden, aber wenn diese Halbleitereinrichtung mit dem BGA-Gehäuse auf der Substratoberfläche angebracht ist, erzeugt der Unterschied in der thermischen Volumenausdehnung zwischen dem Halbleiterchip, dem BGA-Substrat und dem Substrat, auf dem die Halbleitereinrichtung angebracht ist (im nachfolgenden "Leiterplatte" bzw. "Platine" bezeichnet), ein Problem.

Durch diese thermische Ausdehnung der Lötkugeln, die als externe Elektroden dienen und die an der Oberfläche gegenüberliegend dem Halbleiterchip auf dem BGA-Substrat vorgesehen sind, und der Lötkontakthügel, die auf der Ober fläche auf der Halbleiterchipseite vorgesehen sind, ist der thermische Ausdeh nungskoeffizient des BGA-Substrats größer auf der äußersten Umfangsseite und die mechanische Beanspruchung bzw. die Spannung, die durch die ther mische Ausdehnung erzeugt wird, ist am größten. Aus diesem Grund entsteht das Problem, daß eine Unterbrechung bzw. Ablösung des Lötkontakthügels zum Verbinden des Halbleitersubstrates auftritt oder, daß sich der Halbleiter chip selbst ablöst.

Wenn das BGA-Substrat aus Keramikmaterial besteht, ist bezüglich der Zwi schenschichtverbindungsleitung durch das integrale Sinterverfahren eine feine Leitungsgestaltung möglich, und eine Signalleitung in dem Substrat kann optional konstruiert werden. Im Fall eines organischen Materials wird jedoch ein Aufbau-Herstellungsverfahren angewendet, in dem zuerst eine Isolier schicht gebildet werden muß, Signalleitungen mit dieser Isolierschicht verdrah tet werden, Durchgangslöcher für die Zwischenschichtverbindungen in der Iso lierschicht gebildet werden, die nächste Schicht auf dieser obersten Schicht gebildet wird und die Signalleitung und das Durchgangsloch vorgesehen wer den. Daher gibt es viele Einschränkungen in Bezug auf die Leitungsgestaltung und das Material für die BGA-Konstruktion und die Signalleitungsform, wel ches die thermischen Ausdehnungsprobleme lösen kann, wurde noch nicht er halten.

Es ist Aufgabe der vorliegenden Erfindung eine Halbleitereinrichtung der BGA- Konstruktion bereitzustellen, welche eine hohe Zuverlässigkeit frei von Löt kontakthügelablösung und Entfernung des Halbleiterchips aufweist, auch wenn thermische Zugbeanspruchung durch thermische Expansion erzeugt wird.

Eine Halbleitereinrichtung nach Anspruch 1 gemäß der vorliegenden Erfindung weist ein BGA-Substrat auf mit einer oberen Isolierschicht, in der eine Mehr zahl von Isolierschichten aufeinandergeschichtet sind, einer Zwischenschicht, einer unteren Isolierschicht, in der eine Mehrzahl von Isolierschichten aufein ander geschichtet sind;
eine Mehrzahl von Leitungen, die auf jeder obersten Oberfläche der Isolier schichten, die in der oberen Isolierschicht, der Zwischenisolierschicht und der unteren Isolierschicht jeweils vorgesehen sind;
eine Mehrzahl von Lötkugeln, die auf der äußersten Oberfläche der unteren Isolierschicht vorgesehen sind; und
einen Halbleiterchip mit einer Mehrzahl von Elektroden, die jeweils mit der Mehrzahl von Leitungen verbunden werden sollen, wobei der Halbleiterchip elektrisch mit der Mehrzahl von Lötkugeln über eine Mehrzahl von Durch gangslöchern, die in jeder der Isolierschichten vorgesehen sind, elektrisch ver bunden ist;
wobei ein Material für die Isolierschichten ein organisches Material aufweist, welches den thermischen Ausdehnungseigenschaften einer Leiterplatte, auf der die Halbleitereinrichtung angebracht ist, angepaßt ist.

In einer Halbleitereinrichtung nach Anspruch 2 dieser Erfindung, bei der die thermischen Ausdehnungseigenschaften der Leiterplatte durch den linearen Ausdehnungskoeffizient ausgedrückt werden, ist der lineare Ausdehnungskoef fizient der Isolierschicht 1 × 10⁻⁵ bis 6 × 10⁻⁵/°C, wenn der lineare Ausdehnungs koeffizient der Leiterplatte 1 × 10⁻⁵ bis × 10⁻⁵/°C ist.

Eine Halbleitereinrichtung nach Anspruch 2 enthält wenigstens Epoxidharz oder Tetrafluorethylen-Harz als organisches Material.

Eine Halbleitereinrichtung nach Anspruch 4 dieser Erfindung weist ein BGA- Substrat auf, welches zusammengesetzt ist aus einer oberen Isolierschicht, in der eine Mehrzahl von Isolierschichten aufeinandergeschichtet sind, einer Zwischenschicht, einer unteren Isolierschicht, in der eine Mehrzahl von Isolier schichten übereinandergeschichtet sind;
eine Mehrzahl von Leitungen, die jeweils auf jeder obersten Oberfläche der Isolierschichten, die in der obersten Isolierschicht, der Zwischenisolierschicht und der unteren Isolierschicht vorgesehen sind;
eine Mehrzahl von Lötkugeln, die auf der äußersten Oberfläche der unteren Isolierschicht vorgesehen sind; und
einen Halbleiterchip mit einer Mehrzahl von Elektroden, die mit der Mehrzahl von Leitungen jeweils verbunden werden sollen, wobei der Halbleiterchip elektrisch mit der Mehrzahl von Lötkugeln durch eine Mehrzahl von Durch gangslöchern verbunden ist, welche in jeder der gesamten Isolierschichten vor gesehen sind;
wobei die Mehrzahl von Elektroden in einem ringförmigen Gebiet auf dem Halbleiterchip vorgesehen sind, und die Spannungszufuhr und die Erde jeweils mit Elektroden auf den äußersten Umfangszeilen und den innersten Umfangs zeilen verbunden sind.

Eine Halbleitereinrichtung nach Anspruch 5 dieser Erfindung weist ein BGA- Substrat auf, welches zusammengesetzt ist aus einer oberen Isolierschicht, in der eine Mehrzahl von Isolierschichten aufeinandergeschichtet sind, einer Zwischenschicht, einer unteren Isolierschicht, in der eine Mehrzahl von Isolier schichten aufeinandergeschichtet sind;
eine Mehrzahl von Leitungen, die jeweils auf jeder obersten Oberfläche der Isolierschichten, die in der oberen Isolierschicht, der Zwischenisolierschicht vorhanden sind, vorgesehen sind;
eine Mehrzahl von Lötkugeln, die auf der äußersten Oberfläche der unteren Isolierschicht vorgesehen sind; und
ein Halbleiterchip mit einer Mehrzahl von Elektroden, die mit der Mehrzahl von Leitungen jeweils verbunden werden sollen;
wobei der Halbleiterchip elektrisch mit der Mehrzahl von Lötkugeln durch eine Mehrzahl von Durchgangslöchern verbunden ist, die in jeder der Isolierschich ten vorgesehen sind; und die Halbleitereinrichtung weiter ein Versiegelungsteil (Dichtungsteil) aufweist, welches ein Versiegelungsharz aufweist zum Bringen des Halbleiterchips in engen Kontakt mit dem BGA-Substrat, einen Wärmever teiler zum Ableiten der Wärme, die in dem Halbleiterchip erzeugt wird an die Außenseite, einen Ring, der einen spezifischen Abstand zwischen dem BGA- Substrat und dem Wärmeverteiler vorsieht, als auch die beiden miteinander verbindet, wobei ein Material für die Isolierschichten ein organisches Material aufweist, welches an die thermischen Ausdehnungseigenschaften einer Leiter platte, auf der die Halbleitereinrichtung befestigt ist, angepaßt ist.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren.

Von den Figuren zeigen:

Fig. 1 eine teilweise geschnittene perspektivische Ansicht einer Ausführungs form der Halbleitereinrichtung entsprechend der Erfindung;

Fig. 2 eine Schnittansicht, die eine Ausführungsform der Halbleitereinrichtung entsprechend der Erfindung zeigt;

Fig. 3 eine Schnittansicht eines Beispieles für einen Herstellungsprozeß der Halbleitereinrichtung entsprechend dieser Erfindung;

Fig. 4 eine Schnittansicht eines Beispieles für einen Herstellungsprozeß der Halbleitereinrichtung entsprechend der Erfindung; und

Fig. 5 eine Draufsicht, die Lötkontakthügel zeigt, welche auf der Halbleiter chipoberfläche in Form eines Ringes vorgesehen sind.

Nun wird ein Ausführungsbeispiel der Konstruktion der Halbleitereinrichtung entsprechend der vorliegenden Erfindung beschrieben.

Ausführungsform 1

Unter Bezugnahme auf die Figuren ist eine bevorzugte Ausführungsform der Halbleitereinrichtung entsprechend der Erfindung gezeigt.

Die Halbleitereinrichtung der vorliegenden Erfindung weist ein BGA-Substrat, einen auf dem BGA-Substrat angeordneten Halbleiterchip, einen Wärmevertei ler, welcher die in dem Halbleiterchip erzeugte Wärme an die Außenseite ablei tet, einen Ring sowohl zum Bereitstellen eines bestimmten Abstandes zwischen dem BGA-Substrat und dem Wärmeverteiler, als auch zum Verbinden der bei den, auf. Das BGA-Substrat ist eine Mehrschichtenkonstruktion bzw. ein Mehrschichtenaufbau, in der eine Mehrzahl von Isolierschichten übereinander gelegt sind und für jede Isolierschicht eine Mehrzahl von Leitungen und Durchgangslöchern vorgesehen ist. In dem BGA-Substrat ist eine spezielle Leitung mit einer anderen über Durchgangslöcher verbunden, wenn eine Mehr zahl von Isolierschichten übereinandergelegt sind, und es ist möglich, daß sich eine Mehrzahl von Leitungen in dreidimensionaler Weise durch die Isolier schichten kreuzen und es kann eine Verringerung der Größe der Halbleiterein richtung erreicht werden.

Fig. 1 ist eine teilweise geschnittene, perspektivische Ansicht einer Ausfüh rungsform der Halbleitereinrichtung entsprechend der Erfindung, während Fig. 2 eine Ansicht ist, die die Querschnittsstruktur entlang der Linie A-A in Fig. 1 veranschaulicht. In Figur bezeichnet das Bezugszeichen 1 ein BGA-Substrat, das Bezugszeichen 2 einen Halbleiterchip, das Bezugszeichen 3 einen Wärme verteiler, das Bezugszeichen 4 einen Ring, das Bezugszeichen 6 eine Lötkugel bzw. eine Lötperle, und das Bezugszeichen 8 ein Versiegelungsteil bzw. Dichtelement. In Fig. 2 bezeichnen dieselben Bezugszeichen dieselben Teile oder entsprechende Teile in Fig. 1. Ferner bezeichnet in Fig. 2 das Bezugs zeichen 5 einen Lötkontakthügel bzw. eine Lötkontaktstelle bzw. einen Löt bump, das Bezugszeichen 5c einen Lötkontakthügel in der äußersten Um fangszeile (im nachfolgenden einfach als "äußerster Umfangslötkontakthügel" bezeichnet), das Bezugszeichen 5c einen Lötkontakthügel in der innersten Umfangszeile (im nachfolgenden einfach als "innerster Umfangslötkontakt hügel" bezeichnet), das Bezugszeichen 7a eine erste Haftmittelschicht (Haftschicht, Klebeschicht), das Bezugszeichen 7b eine zweite Haftmittel schicht (Haftschicht, Klebeschicht), das Bezugszeichen 9 eine Leitung, das Be zugszeichen 12 ein Durchgangsloch und das Bezugszeichen 13 eine Isolier schicht. Die erste Haftmittelschicht 7a befestigt bzw. verbindet jeweils sowohl das BGA-Substrat 1 mit bzw. an dem Ring 4, als auch den Wärmeverteiler 3 an dem Ring 4. Die zweite Haftmittelschicht 7b befestigt bzw. verbindet den Halbleiterchip 2 an bzw. mit dem Wärmeverteiler 3.

Jede der Leitungen (nicht gezeigt), die in dem BGA-Substrat 1 vorgesehen sind, ist elektrisch mit der externen Elektrode (nicht gezeigt) der Halb leitereinrichtung verbunden. Die Lötkugel 6 weist ein Lötmaterial auf und soll mit der externen Elektrode der Halbleitereinrichtung elektrisch verbunden wer den. Eine Mehrzahl von Elektroden (nicht gezeigt) des Halbleiterchips 2 sind jeweils elektrisch mit der bestimmten Leitung des BGA-Substrats 1 verbunden. Die relevante Verbindung wird erreicht durch Bereitstellen von Lötkontakthü geln im Voraus auf jeder Elektrodenoberfläche des Halbleiterchips 2 und der Elektrodenoberfläche, die mit jeder Leitung des BGA-Substrats 1 verbunden ist, und durch Verlöten unter Verwendung der relevanten Lötkontakthügel. Das Versiegelungsteil 8 weist Versiegelungsharz auf und ist vorgesehen zum Brin gen des Halbleiterchips in engen Kontakt mit den BGA-Substrat 1.

Der Ring 4 weist eine Öffnung auf, die in der Mitte des blattförmigen bzw. folienförmigen Teiles vorgesehen ist. Das Profil der Öffnung wird in Überein stimmung mit dem Profil des Halbleiterchips 2 gestaltet. Der Wärmeverteiler 3 weist ein Profil auf ähnlich zu dem des BGA-Substrats 1 und hat die Form einer dünnen Folie bzw. einer dünnen Bahn. Der Halbleiterchip 2 und der Wärmeverteiler 3, das BGA-Substrat 1 und der Ring 4, und der Wärmeverteiler 3 und der Ring 4 werden unter Verwendung eines Haftmittels bzw. Klebstoffes befestigt. Als Klebstoff zum Befestigen des Halbleiterchips und des Wärme verteilers 3 wird Epoxid-Klebstoff angewendet, welcher gute Hitzebeständig keit und einen guten Vorteil im Hinblick auf die Kosten aufweist. Andererseits, als Klebstoff zum Befestigen bzw. Verbinden des BGA-Substrats 1 mit dem Ring 4, und des Wärmeverteilers 3 und dem Ring 4 wird Silikonklebstoff, wel cher einen geringen Young-Modul (E) aufweist, verwendet zum Abschwächen von mechanischer Zugbeanspruchung bzw. Beanspruchung für den Halbleiter chip 2.

Der Lötkontakthügel 5 wird in dem ringförmigen Bereich, mit Ausnahme des Mittenabschnittes der Halbleiterchipoberfläche in der Form einer Matrix oder in versetzter Anordnung aufgebracht. Der Lötkontakthügel 5 verbindet die externe Elektrode des Halbleiterchips 2 mit der Elektrode auf der Oberflächen seite des BGA-Substrats 1, und der Lötball 6 verbindet die externe Elektrode auf der Rückseite des BGA-Substrats 1 mit der Leiterplatte. Auf diese Weise wird ein Aufbau erzielt, in dem die Eingabe der Spannungs- bzw. Leistungsver sorgung oder die Eingabe und Ausgabe von Signalen zwischen dem Halbleiter chip und der Leiterplatte über die Leitung 9 und das Durchgangsloch 12 statt findet. Somit ist der Halbleiterchip mit einer Mehrzahl von Lötkugeln über eine Mehrzahl von Durchgangslöchern verbunden zum elektrischen Verbinden einer Mehrzahl von Leitungen, die auf der obersten Oberfläche der Isolierschichten vorgesehen sind.

Das BGA-Substrat 1 der Halbleitereinrichtung entsprechend der vorliegenden Erfindung weist ein organisches Material auf, welches an die thermischen Aus dehnungseigenschaften der Leiterplatte angepaßt ist, um das Problem, welches aufgrund der thermischen Ausdehnung entsteht, zu lösen. Die thermischen Ausdehnungseigenschaften seien durch einen linearen Ausdehnungskoeffizien ten in dieser Beschreibung ausgedrückt. Das BGA-Substrat weist eine Mehr zahl von Isolierschichten auf, aber es wird ausgedrückt als ein Koeffizient linearer Ausdehnung wie das gesamte BGA-Substrat. Bezüglich der thermi schen Ausdehnung wird z. B. FR4 (Glas-Kattun bzw. Glasleinen-Basismaterial Epoxidharz, beschrieben in dem ASTM D-867 Normalblatt bzw. Spezifizie rung) oder BT-Harz (Markenbezeichnung; Harz erhältlich von Mitsubishi Gas Chemical Co, Inc.) als Material für die Leiterplatte verwendet und ihr linearer oder Längen- Ausdehnungskoeffizient beträgt zwischen 1 × 10⁻⁵ bis 2 × 10⁻⁵/°C. Folglich wird für das Material des BGA-Substrats ein Material verwendet, des sen linearer thermischer Ausdehnungskoeffizient zwischen 1 × 10⁻⁵ bis 6 × 10⁻⁵/°C liegt vom Gesichtspunkt der Befestigungszuverlässigkeit. Das BGA-Substrat weist eine gebildete Isolierschicht 1b(Aufbauschicht) auf, deren Koeffizient der linearen Ausdehnung bzw. linearer Ausdehnungskoeffizient zwischen 1 × 10⁻⁵ und 6 × 10⁻⁵/°C liegt, welche auf beiden Seiten des Kernmaterials 1a, welches FR4 oder BT-Harz aufweist und welches für die Leiterplatte verwendet wird, beschichtet ist, wie in Fig. 2 dargestellt ist. Die Aufbau-Isolierschicht 1b weist eine obere Isolierschicht, in der eine Mehrzahl von Isolierschichten übereinandergeschichtet sind und eine untere Isolierschicht, in der eine Mehr zahl von Isolierschichten übereinandergeschichtet sind, auf. Eine Zwischen isolierschicht ist aus dem Kernmaterial gebildet. Der lineare Ausdehnungs koeffizient des gesamten BGA-Substrats ist zwischen 1 × 10⁻⁵ und 2 × 10⁻⁵/°C, und der lineare Ausdehnungskoeffizient der Aufbauisolierschicht 1b ist zwischen 1 × 10⁻⁵ bis 6 × 10⁻⁵/°C zum Gewährleisten der Zuverlässigkeit im inneren des BGA-Substrats (zum Verhindern des Ablösens zwischen den Kern materialien 1).

Mit dieser Erfindung ist die Befestigungssicherheit bzw. Zuverlässigkeit ver bessert und gleichzeitig wird die Zuverlässigkeit des BGA-Substrats selbst ver bessert.

Als Material für das BGA-Substrat wird Epoxidharz und/oder Tetrafluorethy lenharz verwendet. Das Epoxidharz, auf das sich die vorliegende Erfindung bezieht, ist ein Harz, in dem Glasfaser, Acrylharz und ähnliches mit dem Epoxidharz vermischt ist. Das Tetrafluorethylenharz, auf welches sich die vor liegende Erfindung bezieht, ist ein Harz in dem Acrylharz und ähnliches mit dem Tetrafluorethylenharz gemischt ist.

Die Vorteile der Verwendung eines organischen Materials als Material für das BGA-Substrat beinhalten (1) Verbesserung in der Befestigungszuverlässigkeit, (2) geringe Kosten, und zusätzlich, (3) Bildung der Isolierschicht, deren die lektrische Konstante 3 bis 5 oder niedriger ist, und eine Halbleitereinrichtung, die die Erfordernisse eines Hochgeschwindigkeitsbetriebes erfüllt, kann herge stellt werden.

Nun wird ein Herstellungsprozeß der Halbleitereinrichtung beschrieben. Fig. 3 und 4 sind Schnittansichten eines Beispieles eines Herstellungsprozesses der Halbleitereinrichtung entsprechend der vorliegenden Erfindung. In Fig. 3 und Fig. 4 bezeichnen dieselben Bezugszeichen dieselben Teile oder entsprechende Teile in Fig. 1 und Fig. 2. Bezugszeichen 5a bezeichnet den ersten Lötkontakt hügel, der elektrisch mit der externen Elektrode (nicht gezeigt) verbunden ist, welche in dem Halbleiterchip 2 vorgesehen ist, und Bezugszeichen 5b bezeich net den zweiten Lötkontakthügel, der elektrisch mit der externen Elektrode (nicht gezeigt) einer Mehrzahl von Leitungen, die auf dem BGA-Substrat 1 vorgesehen sind, verbunden ist.

Zuerst wird auf der Elektrode, die auf dem Halbleiterchip 2 enthalten ist, der erste Lötkontakthügel 5a vorgesehen und ähnlich, wird der zweite Lötkontakt hügel 5b auf einem Endteil einer Mehrzahl der Leitungen des BGA-Substrats vorgesehen (siehe Fig. 3(a)). Dann wird das Flußmaterial auf den Bereich auf getragen, auf dem der zweite Lötkontakthügel 5b auf der Oberfläche des BGA- Substrats 1 gebildet ist. Der Halbleiterchip 2 wird auf das BGA-Substrat 1 plaziert, und das BGA-Substrat 1 und der Halbleiterchip 2 werden in einen Wärmebehandlungsofen (einen so genannten Reflow-Ofen bzw. Aufschmelz ofen) eingebracht, wobei der erste Lötkontakthügel 5a in Kontakt mit dem zweiten Lötkontakthügel 5b gehalten wird. Im Ergebnis schmelzen der erste Lötkontakthügel 5a und der zweite Lötkontakthügel 5b, und der erste Lötkon takthügel 5a wird mit dem zweiten Lötkontakthügel 5b kontaktiert und wird zu einem Stück bzw. integral. In Fig. 3 wird der erste Lötkontakthügel, der ein stückig mit dem zweiten Lötkontakthügel gebildet ist, als Lötkontakthügel be zeichnet. Durch den Lötkontakthügel 5 wird die Elektrode, die in dem Halblei terchip 2 vorgesehen ist, elektrisch verbunden mit einer Mehrzahl von Leitun gen des BGA-Substrats (siehe Fig. 3(b)). Ferner wird nach Reinigen von dem Flußmaterial der Ring 4 auf das BGA-Substrat 1 durch die erste Haftmittel schicht 7a befestigt (siehe Fig. 3(c)). Dann wird das Versiegelungsharz in einen Zwischenraum zwischen dem BGA-Substrat 1 und dem Halbleiterchip 2 iniji ziert und Aushärten gelassen bzw. Verfestigen gelassen zum Bilden des Versie gelungsteiles 8, der Halbleiterchip 2 ist in engem Kontakt mit dem BGA- Substrat 1 befestigt. Dann wird ein Klebstoff auf die oberste Oberfläche des Halbleiterchips 2 aufgebracht zum Bilden der zweiten Haftmittelschicht 7b (siehe Fig. 4(a)). Nach Auftragen des Klebstoffes auf die oberste Oberfläche des Ringes 4 zum Bilden der ersten Haftmittelschicht 7a wird der Wärmevertei ler 3 auf den Halbleiterchip 2 und den Ring 4 plaziert, und der Wärmeverteiler 3 werden mit dem Halbleiterchip 2 und dem Ring 4 verbunden bzw. an diesem befestigt (siehe Fig. 4(b)). Zuletzt wird die Lötkugel 6 auf der externen Elek trode der Halbleitereinrichtung vorgesehen, die mit dem anderen Ende der Mehrzahl von Leitungen des BGA-Substrats 1 verbunden ist, und eine Halb leitereinrichtung wird erhalten (siehe Fig. 4(c)).

Weil, wie oben beschrieben worden ist, das BGA-Substratmaterial, welches eine Mehrzahl von Isolierschichten aufweist, aus einem organischen Material gebildet ist, welches an die thermischen Ausdehnungseigenschaften der Leiter platte angepaßt ist, kann eine Halbleitereinrichtung mit verbesserter Zuver lässigkeit in Bezug auf thermische Zugbeanspruchung bzw. die Beanspruchung erhalten werden.

Ausführungsform 2

Der in Fig. 2 gezeigte Lötkontakthügel ist in einem ringförmigen Bereich an gebracht, welches ein Randbereich der Halbleiterchipoberfläche ist. Fig. 5 ist eine Draufsicht, die Lötkontakthügel aufgebracht in der Form eines Ringes auf der Halbleiterchipoberfläche zeigt. Dieselben Bezugszeichen bezeichnen diesel ben Teile oder entsprechende Teile in Fig. 1 und Fig. 2. Weil der äußerste Umfangslötkontakthügel 5c sich in der äußersten Umfangszeile des ringförmi gen Bereiches befindet, wird der Unterschied maximiert, wenn jeweils thermi sche Ausdehnung des Halbleiterchips und solche des BGA-Substrates auftreten, und es ist wahrscheinlich, daß eine Ablösung des Lötkontakthügels auftritt. Weil der innerste Umfangslötkontakthügel 5d sich auf der innersten Umfangs zeile des ringförmigen Bereiches befindet, ist eine Zugbeanspruchung bzw. me chanische Beanspruchung, verursacht durch thermische Schrumpfung des Ver siegelungsteiles, groß und es ist wahrscheinlich, daß eine Ablösung des Löt kontakthügels auftritt.

Wie oben beschrieben worden ist, haben der äußerste Umfangslötkontakthügel und der innerste Umfangslötkontakthügel ein Problem dahingehend, daß es wahrscheinlich ist, daß eine Ablösung bzw. eine Unterbrechung der Verbindung aufgrund von großer Zugbeanspruchung verursacht durch thermische Expan sion oder thermisches Schrumpfen auftritt. Die vorliegende Ausführungsform ist so gestaltet, daß die Positionsbeziehung der Leitung auf der Isolierschicht und das Durchgangsloch zwischen den Isolierschichten abgeglichen sind, wobei dem Problem Rechnung getragen wird, so daß die Leitung für die Spannungs zufuhreingabe zu dem Halbleiterchip und die Masseleitung mit dem äußersten Umfangskontakthügel 5c, dem Lötkontakthügel in der zweiten Reihe von dem äußersten Umfang und dem innersten Umfangslötkontakthügel 5d verbunden werden kann. Da die Leitung für den Spannungszufuhreingang und die Leitung für die Masse jeweils mit einer Hilfsleitung versehen sind, würde es, selbst wenn irgendwelche Probleme in der Verbindung des Lötkontakthügels aufgrund thermischer Expansion des Halbleiterchips und thermischer Expansion des BGA-Substrats auftreten würden, nicht im geringsten die Betriebsfunktionen des Halbleiterchips beeinflussen. Ferner, in Bezug auf den äußersten Lötkon takthügel, da die größte thermische Zugbeanspruchung auf die vier Ecken des Halbleiterchips ausgeübt wird, ist es wünschenswert, keine Verbindungen unter Verwendung von Lötkontakthügeln vorzusehen. Mit dieser Ausführungsform kann eine Halbleitereinrichtung mit verbesserter Zuverlässigkeit in Bezug auf thermische Beanspruchung erhalten werden.

Ausführungsform 3

In der Ausführungsform 1 und der Ausführungsform 2 wurde eine Halblei tereinrichtung mit dem Wärmeverteiler und dem Ring als ein Beispiel für die Halbleitereinrichtung erklärt, aber ähnliche Effekte können auch mit einer Halbleitereinrichtung, die den Wärmeverteiler und den Ring nicht aufweisen, erhalten werden.

Eine Halbleitereinrichtung nach Anspruch 1 entsprechend der vorliegenden Er findung weist ein BGA-Substrat auf, welches zusammengesetzt ist aus einer oberen Isolierschicht, in der eine Mehrzahl von isolierschichten übereinander geschichtet sind, einer Zwischenschicht, und einer unteren Isolierschicht, in der eine Mehrzahl von Isolierschichten übereinandergeschichtet sind; eine Mehr zahl von Leitungen, die auf jeder obersten Oberfläche der Isolierschichten, die in der oberen Isolierschicht, der Zwischenisolierschicht und der unteren Iso lierschicht jeweils enthalten sind, vorgesehen sind; und einen Halbleiterchip, mit einer Mehrzahl von Elektroden, die mit der Mehrzahl von Leitungen jeweils verbunden werden sollen; wobei der Halbleiterchip mit der Mehrzahl von Lötkugeln über eine Mehrzahl von Durchgangslöchern, die in jeder der Isolier schichten vorgesehen sind, verbunden ist; und ein Material für die Mehrzahl von Isolierschichten weist ein organisches Material auf, weiches an die ther mischen Ausdehnungseigenschaften des Substrates auf dem die Halbleiterein richtung angebracht ist, angepaßt sind, und daher ist es möglich eine Halblei tereinrichtung mit verbesserter Zuverlässigkeit in Bezug auf thermische Bean spruchung bzw. thermisch verursachte mechanische Beanspruchung zu erhalten.

Bei einer Halbleitervorrichtung nach Anspruch 2 der vorliegenden Erfindung werden die thermischen Ausdehnungseigenschaften der Leiterplatte durch einen linearen Ausdehnungskoeffizienten ausgedrückt, wobei der lineare Ausdeh nungskoeffizient der Isolierschicht zwischen 1 × 10⁻⁵ bis 6 × 10⁻⁵/°C beträgt, während der lineare Ausdehnungskoeffizient der Leiterplatte zwischen 1 × 10⁻⁵ bis 2 × 10⁻⁵/°C liegt und daher ist es möglich die Befestigungszuverlässigkeit zu verbessern.

Eine Halbleitereinrichtung nach Anspruch 3 der Erfindung enthält wünschens werter Weise als das organische Material wenigstens Epoxidharz oder Tetrafluorethylenharz.

Eine Halbleitereinrichtung nach Anspruch 4 der Erfindung weist ein BGA- Substrat, welches zusammengesetzt ist aus einer oberen Isolierschicht, in der eine Mehrzahl von Isolierschichten übereinander geschichtet sind, einer Zwi schenschicht, einer unteren Isolierschicht, in der eine Mehrzahl von Isolier schichten übereinandergeschichtet sind; eine Mehrzahl von Leitungen, die je weils auf der obersten Oberfläche der Isolierschicht, die in der oberen Isolier schicht, der Zwischenisolierschicht und der unteren Isolierschicht enthalten sind, vorgesehen sind; eine Mehrzahl von Lötkugeln, die auf der äußersten Oberfläche der unteren Isolierschicht vorgesehen sind; und einen Halbleiterchip mit einer Mehrzahl von Elektroden, die jeweils mit der Mehrzahl von Leitungen verbunden werden sollen, wobei der Halbleiterchip mit der Mehrzahl von Löt kugeln über eine Mehrzahl von Durchgangslöchern, die in jeder der gesamten Isolierschichten vorgesehen sind, verbunden ist;
wobei die Mehrzahl von Elektroden in dem ringförmigen Bereich des Halblei terchips vorgesehen sind und der Spannungszufuhr und der Masseleiter jeweils mit Elektroden auf der äußersten Umfangs- und der innersten Umfangszeile verbunden sind. Daher ist es mögliche einen Halbleiter mit verbesserter Zuver lässigkeit in Bezug auf thermische Beanspruchung zu erhalten.

Eine Halbleitereinrichtung nach Anspruch 5 entsprechend der Erfindung weist ein BGA-Substrat auf, welches zusammengesetzt ist aus einer oberen Isolier schicht in der eine Mehrzahl von Isolierschichten aufeinandergeschichtet sind, einer Zwischenschicht, einer unteren Isolierschicht, in der eine Mehrzahl von Isolierschichten aufeinandergeschichtet sind; eine Mehrzahl von Leitungen, die auf jeder obersten Oberfläche der Isolierschichten, die in der oberen Isolier schicht, der Zwischenisolierschicht und der unteren Isolierschicht jeweils ent halten sind, vorgesehen sind; eine Mehrzahl von Lötkugeln, die auf der äußer sten Oberfläche der unteren Isolierschicht vorgesehen sind und einen Halblei terchip mit einer Mehrzahl von Elektroden, jeweils zum Verbinden mit der Mehrzahl von Leitungen; wobei der Halbleiterchip elektrisch mit der Mehrzahl von Lötkugeln über eine Mehrzahl von Durchgangslöchern, die in jeder der Isolierschichten vorgesehen sind, verbunden ist; ein Versiegelungsteil, welches Versiegelungsharz aufweist, zum Bringen des Halbleiterchips in engem Kontakt mit dem BGA-Substrat, einen Wärmeverteiler zum Ableiten der Wärme, die in dem Halbleiterchip erzeugt wird, an die Außenseite, einen Ring, der sowohl einen bestimmten Zwischenraum zwischen dem BGA-Substrat und dem Wärmeverteiler bereitstellt, als auch die beiden miteinander verbindet, wobei ein Material für die Isolierschichten ein organi sches Material aufweist, welches an die thermischen Ausdehnungseigenschaften einer Leiterplatte, auf der die Halbleitereinrichtung befestigt ist, angepaßt ist, und es ist möglich, eine Halbleitereinrichtung mit verbesserter Zuverlässigkeit bezüglich thermischer Beanspruchung zu erhalten.

Claims

1. Halbleitereinrichtung mit:
einem BGA-Substrat (1), welches eine obere Isolierschicht (1b) aufweist, in der eine Mehrzahl von Isolierschichten übereinandergeschichtet sind, eine Zwi schenschicht (1a), eine untere Isolierschicht (13), in der eine Mehrzahl von Isolierschichten übereinandergeschichtet sind;
einer Mehrzahl von Leitungen (9), die jeweils auf jeder obersten Oberfläche der Isolierschichten, die in der obersten Isolierschicht, der Zwischenisolier schicht und der untersten Isolierschicht enthalten sind, vorgesehen sind;
einer Mehrzahl von Lötkugeln (6) die auf der äußersten Oberfläche der unteren Isolierschicht vorgesehen sind; und
einem Halbleiterchip (2) mit einer Mehrzahl von Elektroden jeweils zum Ver binden mit der Mehrzahl von Leitungen, wobei der Halbleiterchip elektrisch mit der Mehrzahl von Lötkugeln über eine Mehrzahl von Durchgangslöchern (12), die in jeder der Isolierschichten vorgesehen sind, verbunden ist;
wobei ein Material für die Isolierschicht ein organisches Material aufweist, welches an die thermischen Ausdehnungseigenschaften einer Leiterplatte, auf der die Halbleitereinrichtung befestigt ist, angepaßt ist.

2. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die thermischen Ausdehnungseigenschaften der Leiterplatte ausgedrückt durch den linearen Ausdehnungskoeffizienten der Isolierschicht zwischen 1 × 10⁻⁵ und 6 × 10⁻⁵/°C liegen, wenn der lineare Ausdehnungskoeffizient der Leiterplatte zwischen 1 × 10⁻⁵ bis 2 × 10⁻⁵/°C liegt.

3. Halbleitereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das organische Material wenigstens Epoxidharz oder Tetrafluorethylenharz aufweist.

4. Halbleitereinrichtung mit
einem BGA-Substrat (1), welches eine obere Isolierschicht (1b) aufweist, in der eine Mehrzahl von Isolierschichten übereinandergeschichtet sind, eine Zwi schenschicht (1a), eine untere Isolierschicht (13), in der eine Mehrzahl von Isolierschichten übereinandergeschichtet sind;
einer Mehrzahl von Leitungen (9) die jeweils auf jeder obersten Oberfläche der Isolierschichten, die in der oberen Isolierschicht, der Zwischenisolierschicht und der unteren Isolierschicht enthalten sind, vorgesehen sind;
einer Mehrzahl von Lötkugeln (6), die auf der äußersten Oberfläche der unte ren Isolierschicht vorgesehen sind; und
einem Halbleiterchip (2) mit einer Mehrzahl von Elektroden zum jeweils Ver binden mit der Mehrzahl von Leitungen, wobei der Halbleiterchip elektrisch mit der Mehrzahl von Lötkugeln (6) über eine Mehrzahl von Durchgangslöchern (12) verbunden ist, die in jeder der Isolierschichten vorgesehen sind;
wobei die Mehrzahl von Elektroden in einem ringförmigen Bereich auf dem Halbleiterchip vorgesehen sind, und die Spannungsversorgung und Masse je weils mit Elektroden auf der äußersten Umfangszeile und der innersten Um fangszeile verbunden sind.

5. Halbleitereinrichtung mit:
einem BGA-Substrat (1), welches eine obere Isolierschicht (1b) aufweist, in der eine Mehrzahl von Isolierschichten übereinandergeschichtet sind, eine Zwi schenschicht (1a), eine untere Isolierschicht (13), in der eine Mehrzahl von Isolierschichten übereinandergeschichtet sind;
einer Mehrzahl von Leitungen (9), die jeweils auf der obersten Oberfläche der Isolierschichten, die in der oberen Isolierschicht, der Zwischenisolierschicht und der unteren Isolierschicht enthalten sind, vorgesehen sind;
eine Mehrzahl von Lötkugeln (6), die auf der äußersten Oberfläche der unteren Isolierschicht vorgesehen sind; und
einem Halbleiterchip mit einer Mehrzahl von Elektroden jeweils zum Verbinden mit der Mehrzahl von Leitungen;
wobei der Halbleiterchip elektrisch mit der Mehrzahl von Lötkugeln durch eine Mehrzahl von Durchgangslöchern (12), die in jeder der Isolierschichten vorge sehen sind, verbunden ist, wobei die Halbleitereinrichtung ferner ein Versiege lungsteil (8) aufweist, welches Versiegelungsharz enthält zum Bringen des Halbleiterchips in engem Kontakt mit dem BGA-Substrat, einen Wärmeverteiler (3) zum Ableiten der Wärme, die in dem Halbleiterchip erzeugt wird an die Außenseite, einen Ring (4), der sowohl einen bestimmten Zwischenraum zwi schen dem BGA-Substrat und dem Wärmeverteiler bereitstellt, als auch die beiden verbindet, wobei ein Material für die Isolierschichten ein organisches Material aufweist, welches an die thermischen Ausdehnungseigenschaften einer Leiterplatte, auf der die Halbleitereinrichtung befestigt ist, angepaßt ist.

6. Halbleitereinrichtung nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die thermischen Ausdehnungseigenschaften der Leiterplatte ausgedrückt durch den linearen Ausdehnungskoeffizienten der Isolierschicht zwischen 1 × 10⁻⁵ und 6 × 10⁻⁵/°C liegen, wenn der lineare Ausdehnungskoeffizient der Leiterplatte zwischen 1 × 10⁻⁵ bis 2 × 10⁻⁵/°C liegt.

7. Halbleitereinrichtung nach einem der Ansprüche 4 bis 6, dadurch ge kennzeichnet, daß das organische Material wenigstens Epoxidharz oder Tetrafluorethylenharz aufweist.