[go: up one dir, main page]

DE10333841A1 - Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben - Google Patents

Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE10333841A1
DE10333841A1 DE10333841A DE10333841A DE10333841A1 DE 10333841 A1 DE10333841 A1 DE 10333841A1 DE 10333841 A DE10333841 A DE 10333841A DE 10333841 A DE10333841 A DE 10333841A DE 10333841 A1 DE10333841 A1 DE 10333841A1
Authority
DE
Germany
Prior art keywords
semiconductor
external contacts
external
chip
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10333841A
Other languages
English (en)
Other versions
DE10333841B4 (de
Inventor
Horst Theuss
Helmut Kiendl
Michael Weber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10333841A priority Critical patent/DE10333841B4/de
Priority to US10/896,993 priority patent/US7163843B2/en
Publication of DE10333841A1 publication Critical patent/DE10333841A1/de
Priority to US11/608,981 priority patent/US7932599B2/en
Application granted granted Critical
Publication of DE10333841B4 publication Critical patent/DE10333841B4/de
Priority to US13/038,577 priority patent/US9385008B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W74/014
    • H10W72/0198
    • H10W74/017
    • H10W74/019
    • H10W74/129
    • H10W70/656
    • H10W72/07251
    • H10W72/20
    • H10W72/241
    • H10W72/9223
    • H10W72/923
    • H10W72/9413
    • H10W72/9415
    • H10W72/942

Landscapes

  • Engineering & Computer Science (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Die Erfindung betrifft ein Halbleiterbauteil und ein Verfahren zu seiner Herstellung in Halbleiterchipgröße mit einem Halbleiterchip (2), der auf seiner aktiven Oberseite (3) flipchipartig angeordnete Außenkontakte (4) des Halbleiterbauteils (100) aufweist, wobei der Halbleiterchip (2) mindestens auf seiner Rückseite (6) und seiner Randseite (7, 8) von einer Kunststoffmasse (5) umhüllt ist und die Außenkontakte (4), die auf Außenkontaktanschlussflächen (16) angeordnet sind, von der aktiven Oberseite (3) herausragen.

Description

  • Die Erfindung betrifft ein Halbleiterbauteil in Halbleiterchipgröße mit einem Halbleiterchip, der flipchipartige Außenkontakte aufweist und ein Verfahren zur Herstellung desselben.
  • Halbleiterbauteile, die als sogenannten Flipchipbauteile oder als WLP-Bauteile (Wafer Level Package) bekannt sind, werden mit ihren Flipchipkontakten als nackte Halbleiterchips auf übergeordneten Schaltungsplatinen angebracht oder werden mit einer dünnen Polymerschutzschicht vor dem Aufbringen auf die übergeordnete Schaltungsplatine überzogen.
  • Ein Nachteil derartiger Halbleiterbauteile ist ihre hohe Empfindlichkeit gegenüber Stoßbelastungen oder gegenüber Temperaturwechselbelastungen. Weiterhin sind die großflächigen Rückseiten der Halbleiterbauteile erosiven Umwelteinflüssen ausgesetzt und insbesondere bei Wartung und Instandhaltung gefährdet. Auch die Polymerschichten können die Probleme der geringen mechanischen Belastbarkeit dieser Bauteile nicht beheben. Aufgabe der Erfindung ist es, ein Halbleiterbauteil in Halbleiterchipgröße anzugeben, das erhöhten mechanischen Belastungen ausgesetzt werden kann und vor erosiven Angriffen der Umgebung zuverlässig geschützt ist. Darüber hinaus ist es Aufgabe der Erfindung ein Verfahren anzugeben, derartige zuverlässige Bauteile kostengünstig herzustellen, wobei die eingesetzten Verfahren für eine Massenproduktion geeignet sein sollen.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Halbleiterbauteil in Halbleiterchipgröße angegeben, das einen Halbleiterchip aufweist, der auf seiner aktiven Oberseite flipchipartig angeordnete Außenkontakte aufweist. Der Halbleiterchip ist mindestens auf seiner Rückseite und seinen Randseiten von einer Kunststoffmasse umhüllt, wobei die Außenkontakte auf Außenkontaktanschlussflächen angeordnet sind. In diesem Zusammenhang wird unter einem Halbleiterbauteil in Halbleiterchipgröße ein Halbleiterbauteil verstanden, das zusätzlich zu den Dimensionen eines Halbleiterchips eine minimale Umhüllung aus einer Kunststoffmasse, vorzugsweise aus einem Epoxidharz, umfasst. Ein derartiges Halbleiterbauteil hat gegenüber einem Halbleiterbauteil aus einem nackten Chip mit Flipchipaußenkontakten, dass einerseits die Außenkontakte in ihren Dimensionen um einen beträchtlichen Faktor größer sind als reine Flipchipkontakte, die bei herkömmlichen Halbleiterbauteilen innerhalb einer Gehäusemasse, beispielsweise über einen Flachleiterrahmen mit Außenkontakten elektrisch verbunden sind. Insofern bezieht sich der Ausdruck flipchipartig darauf, dass die Außenkontakte im Bereich der aktiven Oberseite eines Halbleiterchips angeordnet sind. Außerdem werden für das Anordnen der Außenkontakte mit dieser Erfindung Rußenkontaktanschlussflächen zur Verfügung gestellt, die eine beträchtlich größere Anschlussfläche aufweisen als die Kontaktflächen, welche unmittelbar auf der aktiven Oberseite des Halbleiterchips angeordnet sind und die mit den Elektroden der Halbleiterelemente einer integrierten Schaltung über Leiterbahnen elektrisch in Verbindung stehen. Das erfindungsgemäße Halbleiterbauteil unterscheidet sich folglich von Halbleiterbauteilen, die Halblei terchips mit Flipchipkontakten aufweisen und auch von Halbleiterbauteilen, die exakt der Halbleiterchipgröße entsprechen und eventuell zusätzlich mit einer wenige Mikrometer dicken Polymerschutzschicht überzogen sind. Dabei kann die aktive Oberseite mit den Außenkontaktanschlussflächen und den Außenkontakten völlig frei von einer Kunststoffmasse aus Epoxidharz sein. Dennoch wird aufgrund der vollständigen Umhüllung der Rückseiten und der Randseiten des Halbleiterchips mit einer Kunststoffmasse, wie sie üblicherweise für Halbleiterbauelementgehäuse eingesetzt werden, nun auch ein Halbleiterbauteil in Halbleiterchipgröße mit der stoßfesten und wechseltemperaturfesten und erosionsbeständigen Kunststoffmasse abgedeckt sein.
  • In einer bevorzugten Ausführungsform der Erfindung sind die Außenkontakt mindestens bis zu ihrer halben Höhe von Kunststoffmasse umhüllt. In diesem Fall erstreckt sich die Umhüllung der Kunststoffmasse auch auf die aktive Oberseite des Halbleiterchips und umgibt mindestens die Hälfte der Oberseite eines jeden Außenkontaktes, so dass die Außenkontakte wie Zähne in einem Zahnfleisch eingebettet sind und somit der Fußbereich eines jeden Außenkontaktes eine zusätzliche Stützung erfährt. Diese zusätzliche Stützung verhindert ein Abreißen der Außenkontakte von den Außenkontaktanschlussflächen insbesondere bei zyklischer, thermischer Wechselbelastung. Somit sind derartige Halbleiterbauteile besonders widerstandsfähig gegenüber Scherbeanspruchung aufgrund von unterschiedlichen Ausdehnungskoeffizienten des Halbleiterchips und einer übergeordneten Schaltungsplatine, auf der die erfindungsgemäßen Halbleiterbauteile ohne Beschädigung angeordnet sein können.
  • Weiterhin kann bei dem erfindungsgemäßen Halbleiterbauteil die aktive Oberseite des Halbleiterchips eine Umverdrahtungslage tragen. Die Flächengröße dieser aktiven Umverdrahtungslage entspricht der Flächengröße der aktiven Oberseite des Halbleiterchips. Diese Umverdrahtungslage ist folglich nicht dazu gedacht, die zur Verfügung stehende aktive Oberseite des Halbleiterchips für entsprechend große Außenkontaktanschlussflächen zu vergrößern und ragt deshalb auch nicht über die aktive Oberseite des Halbleiterchips hinaus. Die Umverdrahtungslage selbst ist mindestens aus drei Schichten aufgebaut, wobei eine erste Schicht eine Isolationsschicht mit Durchkontakten zu Kontaktflächen auf der aktiven Oberseite des Halbleiterchips ist und die zweite Schicht eine Umverdrahtungsschicht mit einer Umverdrahtungsstruktur bildet, die Umverdrahtungsleitungen und Außenkontaktanschlussflächen aufweist, wobei die Umverdrahtungsleitungen die Außenkontaktanschlussflächen mit den Durchkontakten in der ersten Schicht der Umverdrahtungslage verbinden. Eine dritte Schicht ist wiederum eine Isolationsschicht, die einerseits die Umverdrahtungsleitungen schützt und andererseits Fenster für die Außenkontaktanschlussflächen freilässt, in denen dann Außenkontakte angeordnet werden können. Dieses Anordnen der Außenkontakte, ebenso wie das Aufbringen der Umverdrahtungslage kann bereits auf einem Halbleiterwafer durchgeführt sein, so dass zur Bildung eines erfindungsgemäßen elektronischen Bauteils lediglich die erfindungsgemäße Umhüllung der einzelnen Halbleiterchips durchzuführen ist.
  • Weiterhin können die Außenkontakte auch vollständig in Kunststoffmasse eingebettet sein und ein Lotdepot aufweisen, das aus der Kunststoffmasse als Außenkontaktfläche herausragt. Bei einer derartigen Konstruktion können die Außenkontakte aus einer Goldlegierung hergestellt sein und das Lotdepot ei ne bleifreie Zinnlegierung aufweisen. Eine derartige Ausführungsform der Erfindung hat den Vorteil, dass die Außenkontakte selbst in ihrer Dimension verkleinert werden können, während die Endgröße des Außenkontaktes durch das Lotdepot bestimmt wird. Darüber hinaus hat diese Ausführungsform der Erfindung den Vorteil, dass ein Abreißen der Außenkontakte von den Außenkontaktanschlussflächen auf dem Halbleiterchip äußerst unwahrscheinlich ist und somit ein sehr zuverlässiges Halbleiterbauteil geschaffen wird.
  • Anstelle der Lotlegierung kann der Außenkontakt auch als elastischer Außenkontakt ausgebildet sein, wobei der Kern des Außenkontaktes ein gummielastisches Material aufweist. Dieses gummielastische Kernmaterial ist teilweise von einer Metallschicht als Außenkontaktfläche bedeckt. Die Vorteile derartiger elastischer Außenkontakte bestehen darin, dass äußere Beanspruchungen, insbesondere Scherbeanspruchungen, auf die Außenkontaktanschlussflächen auf der Umverdrahtungslage übertragen werden.
  • Weitere mögliche Ausführungsformen der Außenkontakte können Lotbumps darstellen, wobei der gesamte Außenkontakt aus einer Lotmasse hergestellt ist, die beispielsweise mit Hilfe eines Schablonendruckes aufgebracht wurde. Darüber hinaus können die Außenkontakte auch galvanisch oder chemisch abgeschiedene Bumps darstellen, die aufgrund der galvanischen oder chemischen Abscheidung in ihren Konturen frei gestaltbar sind. Eine weitere Möglichkeit besteht darin, dass die Außenkontakte aus Studbumps bestehen, derartige Studbumps sind Thermokompressionsköpfe, die nacheinander auf die Außenkontaktanschlussflächen mittels eines Bondvorgangs aufgebracht sind. Derartige Studbumps weisen als Material das Material von Bonddrähten auf, die beim Thermokompressionsbonden die Ther mokompressionsköpfe beziehungsweise die Studbumps ausbilden. Dabei ist jedoch zu berücksichtigen, dass Lotbumps oder galvanisch oder chemisch abgeschiedene Bumps gleichzeitig mit einem Verfahrensschritt auf den aktiven Oberseiten eines Halbleiterchips in einem Verfahrensschritt gleichzeitig herstellbar sind, während Studbumps aus Thermokompressionsköpfen nacheinander auf die Halbleiterchips aufgebracht werden.
  • Ein weiterer Aspekt der Erfindung betrifft einen Nutzen, der in Zeilen und Spalten angeordnete Bauteilpositionen für Halbleiterbauteile. Ein derartiger Nutzen für das erfindungsgemäße Bauteil unterscheidet sich von herkömmlichen Nutzen dadurch, dass der Abstand zwischen den in Zeilen und Spalten angeordneten Bauteilpositionen gerade so groß ist, dass ein Sägeblatt durch den Nutzen zwischen den Zeilen und Spalten mit Halbleiterchips hindurchgeführt werden kann, ohne die Randseiten der Halbleiterchips freizulegen. Vielmehr soll auf den Randseiten der Halbleiterchips eine Kunststoffmasse verbleiben, die dafür sorgt, dass auch die Randseiten der Halbleiterchips vollständig von ihr bedeckt bleiben.
  • Ein Verfahren zur Herstellung von Halbleiterchips mit flipchipartigen Außenkontakten aus einem Halbleiterwafer mit in Zeilen und Spalten angeordneten Halbleiterchippositionen weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein Halbleiterwafer mit mehreren in Zeilen und Spalten angeordneten Halbleiterchippositionen bereitgestellt, wobei in den Halbleiterchippositionen integrierte Schaltungen angeordnet sind, deren Elektroden über Leiterbahnen mit Kontaktflächen an der Oberseite des Halbleiterwafers verbunden sind. Als nächstes werden Außenkontaktanschlussflächen in den Halbleiterchippositionen auf aktiven Oberseiten der integrierten Schaltungen mittels Herstellen einer Umverdrahtungslage be reitgestellt. Anschließend werden flipchipartig Außenkontakte auf den Außenkontaktanschlussflächen der Umverdrahtungslage in den Halbleiterchippositionen aufgebracht. Ein derartiger Halbleiterwafer ist nun einseitig gespickt mit Außenkontakten und wird in einzelne Halbleiterchips mit flipchipartigen Außenkontakten aufgetrennt.
  • Diese Verfahren hat den Vorteil, dass die Außenkontakte bereits auf einem Halbleiterwafer gleichzeitig für viele Halbleiterchippositionen herstellbar sind, was den zusätzlichen Effekt mit sich bringt, dass ein Funktionstest jedes einzelnen Halbleiterchips in den Halbleiterchippositionen des Halbleiterwafers mit angepassten Abtastsystemen durchführbar wird. Halbleiterchippositionen, die nicht einen funktionierenden Halbleiterchip aufweisen, können bei diesem Funktionstest markiert werden und werden dann im weiteren Verfahren nicht weiterverarbeitet. Ohne ein Aufbringen der Außenkontakte müssen wesentlich komplexere Testgeräte eingesetzt werden, um die Außenkontaktanschlussflächen mit entsprechenden Vielfachspitzenprobern an entsprechende Auswertegeräte anschließen zu können.
  • Zur Herstellung von Außenkontaktanschlussflächen wird zunächst eine Isolationsschicht auf den Halbleiterwafer aufgebracht. Diese Isolationsschicht kann durch Durchgangsöffnungen zu den Kontaktflächen auf den aktiven Oberseiten der integrierten Schaltungen aufweisen. Anschließend wird eine strukturierte Umverdrahtungsschicht mit Durchkontakten zu den Kontaktflächen der Oberseite der integrierten Schaltung und mit Außenkontaktanschlussflächen sowie mit Umverdrahtungsleitungen als Verbindungsleitungen zwischen den Außenkontaktanschlussflächen und den Kontaktflächen hergestellt. Dazu kann zunächst die gesamte Oberseite des Halbleiterwafers metalli siert werden und anschließend durch einen Photolithographieschritt können die Strukturen mit Durchkontakten, Umverdrahtungsleitungen und Außenkontaktanschlussflächen aus einer entsprechenden Metallschicht hergestellt werden. Als Abschluss der Umverdrahtungsschicht kann eine Isolationsschicht aufgebracht werden, die die Umverdrahtungsleitungen und Durchkontakte schützt, jedoch in der Fenster zu den Außenkontaktanschlussflächen frei bleiben. Da diese Schichtfolge für eine Umverdrahtungslage unmittelbar auf dem Halbleiterwafer durchgeführt wird, entstehen beim Auftrennen des Halbleiterwafers in einzelne Halbleiterchips Umverdrahtungslagen, die die gleiche Flächengröße wie die aktiven Oberseiten der Halbleiterchips aufweisen. Die Umverdrahtungslagen sind folglich weder größer noch kleiner als die aktive Oberseite der Halbleiterchips.
  • Ein weiterer Aspekt der Erfindung betrifft ein Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Bauteilpositionen, wobei das Verfahren die nachfolgenden Verfahrensschritte aufweist. Zunächst werden Halbleiterchips mit flipchipartigen Außenkontakten, wie oben beschrieben, hergestellt. Anschließend werden diese Halbleiterchips mit ihren flipchipartigen Außenkontakten auf einen Hilfsträger aufgebracht und auf dem Hilfsträger fixiert. Dieses Aufbringen von Halbleiterchips erfolgt in Zeilen und Spalten unter Einhaltung eines Abstands zwischen den Halbleiterchips. Der Abstand zwischen den Halbleiterchips entspricht vorzugsweise mindestens einer doppelten Sägeblattstärke eines Sägeblattes, mit dem dann abschließend der Nutzen in einzelne Halbleiterbauteile getrennt wird. Nach dem Fixieren der Halbleiterchips auf dem Hilfsträger wird eine Kunststoffmasse auf dem Hilfsträger unter Einbetten der Halbleiterchips mit ihren flipchipartigen Außenkontakten aufgebracht. Anschließend wird der Hilfsträger unter Freilegen der Berührungsflächen zwischen Außenkontakten und Hilfsträger entfernt. Die Berührungsflächen zwischen Hilfsträger und Außenkontakten bilden somit Außenkontaktflächen, die frei zugänglich sind, so dass Funktionstests für die einzelnen Bauteile in den Bauteilposition des Nutzens erfolgen können. Dieses Verfahren hat den Vorteil, dass ein plattenförmiger Verbundkörper als Nutzen entsteht, der auf seiner einen Seite vollständig aus Kunststoff hergestellt ist und auf seiner anderen Seite eine Kunststoff-Fläche aufweist, die an den Positionen der Außenkontakte Berührungsflächen zeigt. Bei einem Durchführungsbeispiel des Verfahrens wird als Hilfsträger eine mit Klebstoff beschichtete Kunststoff-Folie eingesetzt. In diesen Klebstoff werden die Außenkontakte der einzelnen Halbleiterchips in den entsprechenden Bauteilpositionen eingepresst, so dass die Oberseite der Außenkontakte, die in der Klebstoffschicht eingepresst ist, später die Außenkontaktflächen, die aus der Kunststoffmasse herausragen, bilden kann. Je nach Dicke der Klebstoffschicht kann somit ein größerer oder kleinerer Anteil der Außenkontakte zur Bildung der Außenkontaktflächen beitragen. Im äußersten Fall ist die Klebstoffschicht derart dick, dass die Außenkontakte vollständig in der Klebstoffschicht verschwinden, womit erreicht wird, dass beim Entfernen des Hilfsträgers mit der Klebstoffschicht die Außenkontakte frei von der aufzubringenden Kunststoffmasse sind. Folglich kann mit diesem Verfahren der Grad der Einbettung der Außenkontakte in eine Kunststoffmasse eingestellt werden.
  • Eine weitere Möglichkeit einen Nutzen herzustellen, besteht darin, dass als Hilfsträger eine Metallplatte eingesetzt wird und die Außenkontakte der Halbleiterchips beim Fixieren der Halbleiterchips auf dem Hilfsträger an die Metallplatte angelötet werden. Nach dem Aufbringen der Kunststoffmasse, die nun die Außenkontakte vollständig einschließt, jedoch nicht die Berührungsfläche zwischen Lotmaterial und Metallplatte benetzt, bleibt nach Entfernen der Metallplatte ein Lot als Lotdepot unter Ausbildung von Außenkontaktflächen auf den vollständig eingebetteten Außenkontakten zurück. Dieses Verfahren hat den Vorteil, dass bereits ein Lotdepot für die weitere Verarbeitung des Halbleiterbauteils in jeder Außenkontaktposition zur Verfügung gestellt wird, was die Weiterverarbeitung erleichtert. Während die Kunststoff-Folie mit Klebstoffschicht durch Erwärmen von dem Nutzen abgezogen werden kann, wird die Metallplatte als Hilfsträger durch Nass- oder Trockenätzen abgetragen bis die einzelnen Lotdepots freigelegt sind.
  • Der auf diese Weise entstandene Nutzen mit den in Zeilen und Spalten angeordneten Bauteilpositionen kann abschließend in einzelne Halbleiterbauteile aufgetrennt werden, indem ein Sägeblatt in den vorgesehenen Sägespuren zwischen den Zeilen und Spalten der Halbleiterchips hindurchgeführt wird. Bei Einhaltung des obenerwähnten Mindestabstandes werden die Randseiten jedes Halbleiterchips der Halbleiterbauteile in Halbleiterchipgrößenordnung mindestens mit der halben Stärke eines Sägeblattes von der Kunststoffmasse umhüllt sein.
  • Zusammenfassend ist festzustellen, dass mit dem erfindungsgemäßen Verfahren ein mit sogenannten "Bumps" versehener Halbleiterchip mit diesen Bumps in eine Klebstoff-Folie gedrückt wird, so dass die Bumps ganz oder teilweise in der Klebstoffschicht verschwinden. Danach wird die Anordnung mit Kunststoff umspritzt und die Folie anschließend abgezogen. Nach dem Abziehen der Folie kann dann der entstandene Nutzen zu "Packages" vereinzelt werden. Alternativ kann anstelle der Klebefolie ein "Lead Frame", zum Beispiel in Form eines Kup ferbleches, verwendet werden. In diesem Fall wird durch einen Lötprozeß ein Benetzen der Bumps mit dem Lead Frame erzwungen. Ansonsten sind die Verfahrensschritte der beiden Verfahrensvarianten ähnlich. Somit entsteht ein Halbleitergehäuse für ein Halbleiterbauteil mit flipchipartigen Außenkontakten, welches bis auf die elektrischen Außenkontakte vollständig mit Kunststoff umhüllt ist. Wahlweise kann die aktive Fläche des Halbleiterchips von Kunststoff auch frei bleiben, nämlich beim vollständigen Eindrücken der Bumps in die Klebstoffschicht der Kunststoff-Folie. Somit wird auf einfache und preiswerte Weise eine "Back Side Protection" zum Schutz der Rückseite des Halbleiterchips erreicht. Zusammenfassend ergeben sich mit diesem Verfahren und den daraus resultierenden Halbleiterbauteilen folgende Vorteile:
    • 1. Eine bessere Verankerung der elektrischen Kontakte am Halbleiterchip durch teilweise Umhüllung der Außenkontakte mit Kunststoff. Insbesondere auf der Chipseite liegt bei Zuverlässigkeitstests die typische Sollbruchstelle am Übergang vom Halbleiterchip zu dem Außenkontakten, die hier durch die teilweise Umhüllung mit Kunststoff besonders geschützt beziehungsweise verstärkt ist.
    • 2. Ein preiswertes und einfaches Verfahren zur Realisierung des kundenseitig geforderten Rückseitenschutzes für Halbleiterbauteile in Halbleiterchipgröße.
    • 3. Eine Realisierung eines einfachen Gehäuses mit flipchipartigen Außenkontakten, welches in einem Verfahrensdurchgang einen Rückseitenschutz mit dem Schutz der aktiven Seite und darüber hinaus mit einer verbesserten Haftung der elektrischen Kontakte auf der aktiven Oberseite der Halbleiterchips ermöglicht.
    • 4. Unter Umständen kann auf einen sonst üblichen "Underfill" beim Aufbringen auf eine übergeordnete Schaltungsplatine verzichtet werden.
    • 5. Die Erfindung ermöglicht ein effektives und kostengünstiges Verfahren, da im "Array" gearbeitet werden kann, beispielsweise auf Streifen mit einem Magazinhandling oder auch auf Waferebene mit einem Wafernutzen. Darüber hinaus lässt das erfindungsgemäße Verfahren sich sogar als verkettetes "Reel-to-Reel-Konzept" realisieren, indem ein Diebonden auf Folie mit anschließendem Molden und Abziehen der Folie als verketteter Prozess durchgeführt wird.
    • 6. Es wird ein miniaturisiertes Kunststoffgehäuse für die Halbleitertechnik verwirklicht.
    • 7. Dieses Halbleitergehäuse ist äußerst zuverlässig durch Anwenden eines speziellen Moldprozesses, nämlich dem "Array-Molden" von Halbleiterchips mit vollständig oder teilweise in Klebefolie eingedrückten Bumps.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil gemäß einer ersten Ausführungsform der Erfindung.
  • 2 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil gemäß einer zweiten Ausführungsform der Erfindung.
  • 3 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil gemäß einer dritten Ausführungsform der Erfindung,
  • 4 zeigt einen schematischen Querschnitt durch einen Halbleiterwafer zur Herstellung eines Halbleiterbauteils gemäß der Erfindung,
  • 5 zeigt einen schematischen Querschnitt durch Halbleiterchips mit Außenkontakten auf einer Kunststoff-Folie mit Klebstoffschicht als Hilfsträger,
  • 6 zeigt einen schematischen Querschnitt durch Halbleiterchips gemäß 5 nach Aufbringen einer Kunststoffmasse auf den Hilfsträger,
  • 7 zeigt einen schematischen Querschnitt durch Halbleiterchips gemäß 6 beim Entfernen des Hilfsträgers,
  • 8 zeigt einen schematischen Querschnitt durch einen Nutzen mit teilweise in Kunststoffmasse eingebetteten Außenkontakten,
  • 9 zeigt einen schematischen Querschnitt durch einen Halbleiterwafer zur Herstellung eines Halbleiterbauteils gemäß der dritten Ausführungsform der Erfindung,
  • 10 zeigt einen schematischen Querschnitt durch Halbleiterchips mit Außenkontakten auf einer Metallplatte als Hilfsträger,
  • 11 zeigt einen schematischen Querschnitt durch Halbleiterchips gemäß 10 nach Auflöten der Außenkontakte der Halbleiterchips auf die Metallplatte,
  • 12 zeigt einen schematischen Querschnitt durch Halbleiterchips gemäß 11 nach Aufbringen einer Kunststoffmasse auf den Hilfsträger,
  • 13 zeigt einen schematischen Querschnitt durch einen Nutzen mit in Kunststoffmasse eingebetteten Außenkontakten, nach Entfernen des Hilfsträgers,
  • 14 zeigt einen schematischen Querschnitt durch einen Nutzen gemäß 13 mit Trennbereichen zum Vereinzeln der Bauteilpositionen des Nutzens.
  • 1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil 100 gemäß einer ersten Ausführungsform der Erfindung. Dieses Halbleiterbauteil 100 ist in Halbleiterchipgröße realisiert. Der Halbleiterchip 2 selbst weist eine aktive Oberseite 3 auf, die mit chipartig angeordneten Außenkontakten 4 des Halbleiterbauteils 100 elektrisch in Verbindung steht. In dieser ersten Ausführungsform der Erfindung ist der Halbleiterchip 2 auf seiner Rückseite 6 und auf seinen Randseiten 7 und 8 von einer Kunststoffmasse 5 umhüllt, während die Außenkontakte 4 auf Außenkontaktanschlussflächen 16 einer Umverdrahtungslage 9 angeordnet sind. Die Umverdrahtungslage 9 weist drei Schichten 12, 13 und 14 auf. Dabei ist die Schicht 12 unmittelbar auf der aktiven Oberseite 3 des Halbleiterchips angeordnet. Diese Oberseite 3 weist Kontaktflächen 11 auf. Derartige Kontaktflächen 11 auf der aktiven Oberseite 3 eines Halbleiterchips 2 sind über nicht gezeigte Leiterbahnen mit Elektroden der integrierten Schaltung des Halbleiterchips 2 verbunden. Diese Kontaktflächen 11 sind relativ kleinflächig ausgeführt im Verhältnis zu den Außenkontaktanschlussflächen für die Außenkontakte 4. Die Umverdrah tungslage 9 sorgt nun mit ihren drei Schichten 12, 13 und 14 dafür, dass eine elektrische Verbindung zwischen Kontaktflächen 11 und Außenkontaktanschlussflächen 16 aufrechterhalten wird. Dazu ist die erste Schicht 12 aus einem Isolationsmaterial aufgebaut, durch das Durchkontakte 15 an den Positionen der Kontaktflächen hindurchführen. Von den Durchkontakten 15 geht es über Umverdrahtungsleitungen 10 in der zweiten Schicht 13 der Umverdrahtungslage 9 unmittelbar zu Außenkontaktanschlussflächen 16, wobei die metallischen Strukturen von Durchkontakten 15, Umverdrahtungsleitungen 10 und Außenkontaktanschlussflächen 16 in der zweiten Schicht als Umverdrahtungsschicht angeordnet sind. Die dritte Schicht der Umverdrahtungslage 9 und damit die äußere Schicht weist wiederum ein Isolationsmaterial auf, das die Durchkontakte 15 und die Umverdrahtungsleitungen 10 schützt und lediglich den Bereich der Außenkontaktanschlussflächen 16 freilässt. Auf diesen Außenkontaktanschlussflächen 16 sind die Außenkontakte 4 angeordnet, die in dieser Ausführungsform der Erfindung als Lotbälle dargestellt sind, wobei die freiliegende Oberfläche der Außenkontakte 4 eine nahezu kugelförmige Außenkontaktfläche 18 bildet. Dieses Halbleiterbauteil weist nahezu die Größe des Halbleiterchips auf. Diese Größe ist lediglich durch die Kunststoffumhüllung auf der Rückseite und auf den Randseiten des Halbleiterchips geringfügig vergrößert. Dafür jedoch ist dieses Halbleiterbauteil 100 auf seiner Rückseite und auf seinen Randseiten durch eine gemoldete Kunststoffmasse aus einem Epoxidharz vor mechanischen und erosiven Beschädigungen geschützt.
  • 2 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil 200 gemäß einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Die zweite Ausführungsform der Erfindung gemäß 2 unterscheidet sich von dem Halbleiterbauteil 100, das in 1 gezeigt wird, dadurch, dass die Außenkontakte 4 nicht mehr frei von Kunststoffmasse sind, sondern vielmehr mindestens die halbe Höhe h der Außenkontakte 4 in die Kunststoffmasse 5 eingebettet ist. Bei dieser zweiten Ausführungsform der Erfindung wird durch das teilweise Einbetten der Außenkontakte 4 in die Kunststoffmasse 5 der kritische Bereich des Übergangs von der Außenkontaktanschlussfläche 16 zum Außenkontakt 4 mechanisch verstärkt. Die Scherbelastung auf diesen kritischen Bereich eines elektronischen Bauteils 200 wird damit vermindert und die Zuverlässigkeit des Halbleiterbauteils erhöht.
  • 3 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil 300 gemäß einer dritten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Die dritte Ausführungsform der Erfindung unterscheidet sich von den vorhergehenden Ausführungsformen dadurch, dass einerseits die Außenkontakte 4 vollständig in Kunststoffmasse 5 eingebettet sind. Darüber hinaus weist jeder Außenkontakt ein Lotdepot 17 auf, das eine Außenkontaktfläche 18 ausbildet und somit das Aufbringen dieses elektronischen Bauteils auf eine übergeordnete Schaltungsplatine erleichtert. Die in 1 gezeigte Umverdrahtungslage wird in den 2 und 3 nicht wiederholt gezeigt, sondern lediglich die Lage der Außenkon taktanschlussflächen 16 durch entsprechende Balken angedeutet.
  • 4 zeigt einen schematischen Querschnitt durch einen Halbleiterwafer 21 zur Herstellung eines Halbleiterbauteils 100 oder 200 gemäß der Erfindung. Ein derartiger Halbleiterwafer wird zunächst zur Verfügung gestellt und weist bereits in den entsprechenden Chippositionen 22 sämtliche Elemente einschließlich der Außenkontakte 4 auf, die für das Herstellen eines erfindungsgemäßen Bauteils entsprechend der Ausführungsformen nach 1 und 2 vorbereitet sind. Die Halbleiterchippositionen 22 sind auf dem Halbleiterwafer 21 in Zeilen und Spalten angeordnet, wovon hier lediglich ein kleiner Ausschnitt im Querschnitt gezeigt ist. Die Außenkontakte 4 sind als letztes auf dem Halbleiterwafer aufgebracht, so dass nach dem Aufsägen des Halbleiterwafers entlang der Sägespuren 29 einzelne Halbleiterchips 2 zur Weiterverarbeitung zur Verfügung stehen.
  • Diese Halbleiterchips 2 werden, wie die nachfolgenden Figuren zeigen, zu Halbleiterbauteilen in Halbleiterchipgröße weiterverarbeitet.
  • 5 zeigt einen schematischen Querschnitt durch Halbleiterchips 2 mit Außenkontakten 4 auf einer Kunststoff-Folie 25 mit Klebstoffschicht 24 als Hilfsträger 23. Die Halbleiterchips 2 sind mit ihren Außenkontakten 4 in die Klebstoffschicht 24 der Klebstoff-Folie 25 des Hilfsträgers 23 derart eingedrückt, dass ein Teil ihrer Oberfläche von Klebstoff bedeckt ist. Dabei sind die Halbleiterchips 2 in den Bauteilpositionen 19 derart angeordnet, dass ein Abstand a zwischen den Halbleiterchips 2 eingehalten wird, der mindestens der doppelten Sägeblattbreite entspricht, die zum Vereinzeln der Halbleiterbauteile erforderlich ist.
  • 6 zeigt einen schematischen Querschnitt durch Halbleiterchips 2 gemäß 5 nach Aufbringen einer Kunststoffmasse 5 auf den Hilfsträgers 23. Die Kunststoffmasse füllt den Halbleiterchip mit seinen Außenkontakten, soweit sie nicht in der Klebstoffschicht 24 stecken, vollständig ein. Nach dem Aufbringen dieser Kunststoffmasse 5 wird diese ausgehärtet, so dass eine freitragende Verbundplatte auf dem Hilfsträger 23 entsteht.
  • 7 zeigt einen schematischen Querschnitt durch Halbleiterchips 2 gemäß 6 beim Entfernen des Hilfsträgers 23. Je nach Art der Klebstoffschicht 24 kann nun von dieser Verbundplatte, die einen Nutzen 20 darstellt, der Hilfsträger 23 abgezogen werden, wobei in der Klebstoffschicht 24 die Abdrücke der Außenkontakte 4 zurückbleiben. Das Abziehen einer derartigen Folie mit Klebstoffschicht kann dadurch erleichtert werden, dass die Klebstoffschicht erwärmt wird. Wie 7 zeigt, bleibt eine selbsttragende Verbundplatte zurück, die als streifenförmiger Nutzen 20 oder als Wafernutzen mit einer kreisförmigen Kontur zur Weiterverarbeitung zur Verfügung steht. Bei dieser Durchführungsform des Verfahrens wird durch die Dicke d der Klebschicht 24 die herausragende Höhe für die Außenkontakte 4 aus der Kunststoffmasse 5 eingestellt. Die zunehmende Dicke d der Klebstoffschicht 24 kann soweit erhöht werden, dass die gesamte Höhe h der Außenkontakte frei von Kunststoffmasse bleibt, womit die erste Ausführungsform der Erfindung, wie sie in 1 gezeigt wird, herstellbar ist.
  • 8 zeigt einen schematischen Querschnitt durch einen Nutzen 20 mit teilweise in Kunststoffmasse 5 eingebetteten Außenkontakten 4. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Die teilweise Einbettung der Außenkontakte 4 in die Kunststoffmasse 5 wird durch die in 7 gezeigte Dicke d der dort gezeigten Klebstoffschicht 24 eingestellt. Die selbsttragende Verbundplatte in Form eines Nutzens 20 kann nun nach Entfernen des Hilfsträgers entlang der Sägespuren 28, die durch gestrichelte Linien dargestellt sind, in einzelne Halbleiterbauteile für jede der Bauteilpositionen 19 getrennt werden.
  • 9 zeigt einen schematischen Querschnitt durch einen Halbleiterwafer 21 zur Herstellung eines Halbleiterbauteils 300 gemäß der dritten Ausführungsform der Erfindung. Komponenten, die die gleichen Funktionen wie in den vorhergehenden Figuren aufweisen, werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Der Halbleiterwafer 21 für die dritte Ausführungsform der Erfindung entspricht exakt dem Halbleiterwafer 21, der in 4 gezeigt wird. Somit erübrigt sich die Erörterung der weiteren Bezugszeichen.
  • 10 zeigt einen schematischen Querschnitt durch Halbleiterchips 2 mit Außenkontakten 4 auf einer Metallplatte 26 als Hilfsträger 23. Anstelle der in der ersten und zweiten Ausführungsform der Erfindung eingesetzten Kunststoff-Folie wird nun eine Metallplatte 26 als Hilfsträger zur Verfügung gestellt, auf der die Halbleiterchips 2 mit ihren Außenkontakten 4 in Bauteilpositionen 19 angeordnet werden, wobei die Bauteilpositionen 19 in Zeilen und Spalten auf der Metallplatte 26 vorgesehen sind.
  • 11 zeigt einen schematischen Querschnitt durch Halbleiterchips 2 gemäß 10 nach Auflöten der Außenkontakte 4 der Halbleiterchips 2 auf die Metallplatte 26. Bei dem Auflöten der Außenkontakte 4 auf die Metallplatte 26 entstehen Lotdepots 17 rund um jeden der Außenkontakte 4. Gleichzeitig wird mit dem Auflöten jeder Halbleiterchip in der Bauteilposition 19 fixiert. Mit dem Lötverfahren lässt sich eine sehr exakte und sehr stabile Positionierung der Halbleiterchips 2 in den Bauteilpositionen 19 auf der Metallplatte 26 erzielen.
  • 12 zeigt einen schematischen Querschnitt durch Halbleiterchips 2 gemäß 11 nach Aufbringen einer Kunststoffmasse 5 auf den Hilfsträger 23. Bei diesem Aufbringen der Kunststoffmasse 5 werden die Außenkontakte 4 vollständig von Kunststoffmasse umhüllt, so dass der gesamte Halbleiterchip 2 mit seinen Außenkontakten in die Kunststoffmasse 5 eingebettet ist. Nach Aushärten der Kunststoffmasse 5 entsteht eine selbsttragende Verbundplatte, die lediglich auf ihrer Unterseite eine die Außenkontakte 4 kurzschließende Metallplatte aufweist.
  • 13 zeigt einen schematischen Querschnitt durch einen Nutzen 20 mit in Kunststoffmasse 5 eingebetteten Außenkontakten 4. Dieser Nutzen 20 ist dadurch entstanden, dass die Metallplatte 26, die in 12 gezeigt wird, von der Unterseite des Nutzens zwischenzeitlich entfernt wurde. Dieses Entfernen wird durch Nass- oder Trockenätzen erreicht, wobei der Unterschied der Ätzrate zwischen der Metallplatte, die aus einer Kupferlegierung aufgebaut ist und dem Lotmaterial, das aus einem bleifreien Lotzinn wie einer Goldzinn-Legierung besteht, genutzt wird, um einen klaren Ätzstopp zu erreichen. Nach dem Entfernen der Metallplatte sind auf der Unterseite des Nutzens 20 Lotdepots 17 angeordnet, die freiliegende Außenkontaktflächen 18 aufweisen.
  • 14 zeigt einen schematischen Querschnitt durch einen Nutzen 20 gemäß 13 mit Trennbereichen 28 zum Vereinzeln der Bauteilpositionen 19 des Nutzens 20. Durch ein Trennen entlang der Trennbereiche 28 kann nun dieser Nutzen 20 in mehrere einzelne Halbleiterbauteile der dritten Ausführungsform der Erfindung aufgetrennt werden, wobei diese Bauteile Lotdepots mit Außenkontaktflächen 18 aufweisen.
  • 1
    Halbleiterbauteil
    2
    Halbleiterchip
    3
    aktive Oberseite des Halbleiterchips
    4
    Außenkontakt
    5
    Kunststoffmasse
    6
    Rückseite des Halbleiterchips
    7
    Randseite des Halbleiterchips
    8
    Randseite des Halbleiterchips
    9
    Umverdrahtungslage, deren Größe dem Halbleiterchip
    entspricht
    10
    Umverdrahtungsleitungen
    11
    Kontaktflächen
    12
    erste Schicht beziehungsweise Isolationsschicht mit
    Durchkontakten
    13
    zweite Schicht beziehungsweise Umverdrahtungss
    chicht mit Außenkontaktanschlussfläche
    14
    dritte Schicht beziehungsweise Isolationsschicht
    mit Fenstern für Außenkontahtanschlussflächen
    15
    Durchkontakt
    16
    Außenkontaktanschlussfläche
    17
    Lotdepot
    18
    Außenkontaktfläche
    19
    Bauteilposition
    20
    Nutzen
    21
    Halbleiterwafer
    22
    Halbleiterchipposition
    23
    Hilfsträger
    24
    Klebstoffschicht
    25
    Kunststoff-Folie
    26
    Metallplatte
    27
    Lotdepot
    28
    Trennbereich
    29
    Sägespuren des Halbleiterwafers

Claims (15)

  1. Halbleiterbauteil mit einem Halbleiterchip (2), der auf seiner aktiven Oberseite (3) flipchipartig angeordnete Außenkontakte (4) des Halbleiterbauteils (1) aufweist, wobei der Halbleiterchip (2) mindestens auf seiner Rückseite (6) seinen Randseiten (7,8) von einer Kunststoffmasse (5) umhüllt ist und die Außenkontakte (4), die auf Rußenkontaktflächen (9) angeordnet sind, herausragen.
  2. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass zwischen der aktiven Oberseite des Halbleiterchips eine Umverdrahtungslage angeordnet ist, deren Flächengröße der aktiven Oberseite des Halbleiterchips entspricht, wobei die Umverdrahtungslage Umverdrahtungsleitungen aufweist, welche die Kontaktflächen auf der Oberseite des Halbleiterchips mit den Außenkontakten auf der Umverdrahtungslage verbindet.
  3. Halbleiterbauteil nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die Umverdrahtungslage drei Schichten aufweist, wobei eine erste Schicht eine Isolationsschicht mit Durchkontakten zu den Kontaktflächen der aktiven Oberseite des Halbleiterchips ist, und wobei eine zweite Schicht eine strukturierte Umverdrahtungschicht ist, welche die Umverdrahtungsleitungen und Außenkontaktanschlussflächen aufweist, auf denen die Außenkontakte angeordnet sind, und wobei eine dritte Schicht eine Isolationsschicht ist, aus der die Außenkontakte herausragen.
  4. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Außenkontakte mindestens bis zu ihrer halben Höhe von Kunststoffmasse umhüllt sind.
  5. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Außenkontakte vollständig in Kunststoffmasse eingebettet sind und ein Lotdepot aufweisen, das aus der Kunststoffmasse als Außenkontaktfläche herausragt, wobei das Material des Außenkontaktes eine Goldlegierung ist und das Lotdepot eine bleifreie Zinnlegierung aufweist.
  6. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Außenkontakte elastische Außenkontakte sind, die einen gummielastischen Kern aufweisen und teilweise von einer Metallschicht als Außenkontaktfläche bedeckt sind.
  7. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Außenkontakte Lotbumps, galvanisch oder chemisch abgeschiedene Bumps oder Studbumps sind.
  8. Nutzen, der in Zeilen und Spalten angeordnete Bauteilpositionen mit Halbleiterbauteilen gemäß einem der Ansprüche 1 bis 5 aufweist.
  9. Verfahren zur Herstellung von Halbleiterchips mit flipchipartigen Außenkontakten aus einem Halbleiterwafer mit in Zeilen und Spalten angeordneten Halbleiterchippositionen, wobei das Verfahren folgende Verfahrensschritte aufweist: – Bereitstellen eines Halbleiterwafers mit mehreren in Zeilen und Spalten angeordneten Halbleiterchippositionen, in denen integrierte Schaltungen angeordnet sind, – Herstellen von Außenkontaktanschlussflächen in den Halbleiterchippositionen auf aktiven Oberseiten der integrierten Schaltungen, – flipchipartiges Aufbringen von Außenkontakten auf den Außenkontaktanschlussflächen der Umverdrahtungslage in den Halbleiterchippositionen, – Auftrennen des Halbleiterwafers in einzelne Halbleiterchips mit flipchipartigen Außenkontakten.
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass zur Herstellung von Außenkontaktanschlussflächen eine Isolationsschicht auf den Halbleiterwafer aufgebracht wird, wobei in die Isolationsschicht Durchkontakte zu Kontaktflächen auf den aktiven Oberseiten der integrierten Schaltungen eingebracht werden und anschließend eine strukturierte Umverdrahtungschicht mit Außenkontaktanschlussflächen und Umverdrahtungsleitungen auf die Isolationsschicht aufgebracht wird, wobei die Umverdrahtungsleitungen die Durchkontakte mit den Außenkontaktanschlussflächen verbinden.
  11. Verfahren nach Anspruch 9 oder Anspruch 10, dadurch gekennzeichnet, dass zum flipchipartiges Aufbringen von Außenkontakten auf den Außenkontaktanschlussflächen in den Halbleiterchippositionen des Halbleiterwafers Studbumps mittels Thermokompressionsverfahren oder mittels chemischer oder galvanischer Abscheidung oder Lotbumps mittels Schablonendruck aufgebracht werden.
  12. Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Bauteilpositionen, das folgende Verfahrensschritte aufweist:, – Herstellen von Halbleiterchips mit flipchipartigen Außenkontakten mit dem Verfahren nach Anspruch 9 oder Anspruch 10, – Aufbringen und Fixieren der Halbleiterchips mit ihren flipchipartigen Außenkontakten auf einem Hilfsträger in Zeilen und Spalten unter Einhaltung eines Abstandes zwischen den Halbleiterchips, (welcher mindestens einer doppelten Sägeblattstärke entspricht) – Aufbringen einer Kunststoffmasse auf den Hilfsträger unter Einbetten Halbleiterchips mit ihren flipchipartigen Außenkontakten, – Entfernen des Hilfsträgers unter Freilegen der Berührungsflächen zwischen Außenkontakten und Hilfsträger als Außenkontaktflächen.
  13. Verfahren nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, dass als Hilfsträger eine mit Klebstoff beschichtete Kunststofffolie eingesetzt wird und die Außenkontakte der Halbleiterchips beim Fixieren der Halbleiterchips auf dem Hilfsträger in den Klebstoff eingepresst werden.
  14. Verfahren nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, dass als Hilfsträger eine Metallplatte eingesetzt wird und die Außenkontakte der Halbleiterchips beim Fixieren der Halbleiterchips auf dem Hilfsträger an die Metallplatte angelötet werden, wobei nach Entfernen der Metallplatte das Lot als Lotdepot unter Ausbildung von Außenkontaktflächen auf den Außenkontakten zurückbleibt.
  15. Verfahren zur Herstellung eines Halbleiterbauteils durch folgende Verfahrensschritte:, – Herstellen eines Nutzens mit in Zeilen und Spalten angeordneten Bauteilpositionen nach einem der Ansprüche 12 bis 14, – Auftrennen des Nutzens in einzelne Halbleiterbauteile.
DE10333841A 2003-07-24 2003-07-24 Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils Expired - Fee Related DE10333841B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10333841A DE10333841B4 (de) 2003-07-24 2003-07-24 Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
US10/896,993 US7163843B2 (en) 2003-07-24 2004-07-23 Semiconductor component of semiconductor chip size with flip-chip-like external contacts, and method of producing the same
US11/608,981 US7932599B2 (en) 2003-07-24 2006-12-11 Semiconductor component of semiconductor chip size with flip-chip-like external contacts
US13/038,577 US9385008B2 (en) 2003-07-24 2011-03-02 Semiconductor component of semiconductor chip size with flip-chip-like external contacts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10333841A DE10333841B4 (de) 2003-07-24 2003-07-24 Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils

Publications (2)

Publication Number Publication Date
DE10333841A1 true DE10333841A1 (de) 2005-02-24
DE10333841B4 DE10333841B4 (de) 2007-05-10

Family

ID=34071894

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10333841A Expired - Fee Related DE10333841B4 (de) 2003-07-24 2003-07-24 Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils

Country Status (2)

Country Link
US (3) US7163843B2 (de)
DE (1) DE10333841B4 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005041539A1 (de) * 2005-08-31 2006-11-23 Infineon Technologies Ag Adhäsive Folie zum Bestücken eines Trägers und Verfahren unter Verwendung der Folie
DE102005053842A1 (de) * 2005-11-09 2007-06-14 Infineon Technologies Ag Halbleiterbauelement mit Verbindungselementen und Verfahren zur Herstellung desselben
DE102006045900A1 (de) * 2006-08-25 2008-03-13 Infineon Technologies Ag Halbleitermodul und Verfahren zu dessen Herstellung

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3952963B2 (ja) * 2003-02-21 2007-08-01 ヤマハ株式会社 半導体装置及びその製造方法
DE10334576B4 (de) * 2003-07-28 2007-04-05 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse
US8759964B2 (en) * 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
US8217511B2 (en) * 2007-07-31 2012-07-10 Freescale Semiconductor, Inc. Redistributed chip packaging with thermal contact to device backside
US8258624B2 (en) 2007-08-10 2012-09-04 Intel Mobile Communications GmbH Method for fabricating a semiconductor and semiconductor package
TWI360207B (en) * 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
TWI364801B (en) * 2007-12-20 2012-05-21 Chipmos Technologies Inc Dice rearrangement package structure using layout process to form a compliant configuration
KR101517598B1 (ko) * 2008-07-21 2015-05-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
EP2178113A1 (de) * 2008-10-15 2010-04-21 Nxp B.V. Elektronische Komponente und Herstellungsverfahren dafür
TWI456715B (zh) * 2009-06-19 2014-10-11 日月光半導體製造股份有限公司 晶片封裝結構及其製造方法
TWI466259B (zh) * 2009-07-21 2014-12-21 日月光半導體製造股份有限公司 半導體封裝件、其製造方法及重佈晶片封膠體的製造方法
TWI405306B (zh) * 2009-07-23 2013-08-11 日月光半導體製造股份有限公司 半導體封裝件、其製造方法及重佈晶片封膠體
US20110084372A1 (en) * 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
TWI497679B (zh) * 2009-11-27 2015-08-21 日月光半導體製造股份有限公司 半導體封裝件及其製造方法
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8372689B2 (en) * 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
US8320134B2 (en) * 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 日月光半導體製造股份有限公司 半導體封裝件及其製造方法
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
JP5469546B2 (ja) 2010-06-22 2014-04-16 株式会社ジェイデバイス 半導体装置の製造方法
JP5606243B2 (ja) 2010-09-24 2014-10-15 株式会社ジェイデバイス 半導体装置の製造方法
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
JP2012169440A (ja) * 2011-02-14 2012-09-06 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
US8288203B2 (en) * 2011-02-25 2012-10-16 Stats Chippac, Ltd. Semiconductor device and method of forming a wafer level package structure using conductive via and exposed bump
JP5810957B2 (ja) * 2012-02-17 2015-11-11 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法
JP5810958B2 (ja) 2012-02-17 2015-11-11 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法
JP2014007228A (ja) * 2012-06-22 2014-01-16 Ps4 Luxco S A R L 半導体装置及びその製造方法
US9076882B2 (en) * 2013-06-03 2015-07-07 Intel Corporation Methods for high precision microelectronic die integration
US9576872B2 (en) * 2013-12-18 2017-02-21 Infineon Technologies Ag Semiconductor devices and methods for manufacturing semiconductor devices
JP6481458B2 (ja) 2015-03-27 2019-03-13 日亜化学工業株式会社 発光装置の製造方法
US10163867B2 (en) 2015-11-12 2018-12-25 Amkor Technology, Inc. Semiconductor package and manufacturing method thereof
KR101674322B1 (ko) * 2015-11-18 2016-11-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US10410999B2 (en) 2017-12-19 2019-09-10 Amkor Technology, Inc. Semiconductor device with integrated heat distribution and manufacturing method thereof
CN111627867A (zh) * 2019-02-28 2020-09-04 富泰华工业(深圳)有限公司 芯片封装结构及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923954A (en) * 1997-03-14 1999-07-13 Lg Semicon Co., Ltd. Ball grid array package and fabrication method therefor
US6046071A (en) * 1993-06-01 2000-04-04 Mitsubishi Denki Kabushiki Kaisha Plastic molded semiconductor package and method of manufacturing the same
WO2001026146A1 (fr) * 1999-10-01 2001-04-12 Hitachi, Ltd. Dispositif a semi-conducteur et son procede de fabrication
US6285079B1 (en) * 1998-06-02 2001-09-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor device employing grid array electrodes and compact chip-size package
DE10031204A1 (de) * 2000-06-27 2002-01-17 Infineon Technologies Ag Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile
DE10105351A1 (de) * 2001-02-05 2002-08-22 Infineon Technologies Ag Elektronisches Bauelement mit Halbleiterchip und Herstellungsverfahren desselben
US20030094695A1 (en) * 2001-11-16 2003-05-22 Harry Hedler Process for producing a semiconductor chip

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4535243A (en) * 1983-03-17 1985-08-13 Imatron Associates X-ray detector for high speed X-ray scanning system
US4769272A (en) * 1987-03-17 1988-09-06 National Semiconductor Corporation Ceramic lid hermetic seal package structure
US5041729A (en) * 1987-10-28 1991-08-20 Hitachi, Ltd. Radiation detector and manufacturing process thereof
CA2034118A1 (en) * 1990-02-09 1991-08-10 Nang Tri Tran Solid state radiation detector
US5473814A (en) * 1994-01-07 1995-12-12 International Business Machines Corporation Process for surface mounting flip chip carrier modules
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US6144718A (en) * 1997-11-26 2000-11-07 General Electric Company Flexible cable connection for detector module
EP1204136B1 (de) * 1999-07-16 2009-08-19 Panasonic Corporation Verfahren zur Herstellung einer verpackten Halbleiteranordnung
JP2001094005A (ja) * 1999-09-22 2001-04-06 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP3455762B2 (ja) * 1999-11-11 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法
TW451436B (en) 2000-02-21 2001-08-21 Advanced Semiconductor Eng Manufacturing method for wafer-scale semiconductor packaging structure
TW569424B (en) * 2000-03-17 2004-01-01 Matsushita Electric Industrial Co Ltd Module with embedded electric elements and the manufacturing method thereof
JP2001313350A (ja) * 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
US6512809B2 (en) * 2000-05-02 2003-01-28 Siemens Aktiengesellschaft Radiation detector for an X-ray computed tomography apparatus
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
US6348399B1 (en) * 2000-07-06 2002-02-19 Advanced Semiconductor Engineering, Inc. Method of making chip scale package
JP2002151551A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
US6522715B2 (en) * 2000-12-29 2003-02-18 Ge Medical Systems Global Technology Company Llc High density flex interconnect for CT detectors
JP3923258B2 (ja) * 2001-01-17 2007-05-30 松下電器産業株式会社 電力制御系電子回路装置及びその製造方法
JP2003017676A (ja) * 2001-04-27 2003-01-17 Canon Inc 放射線撮像装置およびそれを用いた放射線撮像システム
US6707046B2 (en) * 2002-01-03 2004-03-16 General Electric Company Optimized scintillator and pixilated photodiode detector array for multi-slice CT x-ray detector using backside illumination
TW546805B (en) * 2002-07-18 2003-08-11 Advanced Semiconductor Eng Bumping process
US6649445B1 (en) * 2002-09-11 2003-11-18 Motorola, Inc. Wafer coating and singulation method
US20050275096A1 (en) * 2004-06-11 2005-12-15 Kejun Zeng Pre-doped reflow interconnections for copper pads
KR100719905B1 (ko) * 2005-12-29 2007-05-18 삼성전자주식회사 Sn-Bi계 솔더 합금 및 이를 이용한 반도체 소자
TW200941672A (en) * 2008-03-28 2009-10-01 United Test Ct Inc Semiconductor device and method of manufacturing the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046071A (en) * 1993-06-01 2000-04-04 Mitsubishi Denki Kabushiki Kaisha Plastic molded semiconductor package and method of manufacturing the same
US5923954A (en) * 1997-03-14 1999-07-13 Lg Semicon Co., Ltd. Ball grid array package and fabrication method therefor
US6285079B1 (en) * 1998-06-02 2001-09-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor device employing grid array electrodes and compact chip-size package
WO2001026146A1 (fr) * 1999-10-01 2001-04-12 Hitachi, Ltd. Dispositif a semi-conducteur et son procede de fabrication
DE10031204A1 (de) * 2000-06-27 2002-01-17 Infineon Technologies Ag Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile
DE10105351A1 (de) * 2001-02-05 2002-08-22 Infineon Technologies Ag Elektronisches Bauelement mit Halbleiterchip und Herstellungsverfahren desselben
US20030094695A1 (en) * 2001-11-16 2003-05-22 Harry Hedler Process for producing a semiconductor chip

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005041539A1 (de) * 2005-08-31 2006-11-23 Infineon Technologies Ag Adhäsive Folie zum Bestücken eines Trägers und Verfahren unter Verwendung der Folie
DE102005041539B4 (de) * 2005-08-31 2008-04-10 Infineon Technologies Ag Verfahren zur Herstellung eines scheiben- und/oder plattenförmigen Verbundkörpers
DE102005053842A1 (de) * 2005-11-09 2007-06-14 Infineon Technologies Ag Halbleiterbauelement mit Verbindungselementen und Verfahren zur Herstellung desselben
DE102005053842B4 (de) * 2005-11-09 2008-02-07 Infineon Technologies Ag Halbleiterbauelement mit Verbindungselementen und Verfahren zur Herstellung desselben
US7569427B2 (en) 2005-11-09 2009-08-04 Infineon Technologies Ag Semiconductor component with connecting elements and method for producing the same
DE102006045900A1 (de) * 2006-08-25 2008-03-13 Infineon Technologies Ag Halbleitermodul und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
US20070090535A1 (en) 2007-04-26
US9385008B2 (en) 2016-07-05
US7163843B2 (en) 2007-01-16
US20110147930A1 (en) 2011-06-23
US20050017374A1 (en) 2005-01-27
US7932599B2 (en) 2011-04-26
DE10333841B4 (de) 2007-05-10

Similar Documents

Publication Publication Date Title
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE10164800B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE102019130778A1 (de) Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist
DE102004041088B4 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung
DE102007036841B4 (de) Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung
WO2008009262A2 (de) Modul mit flachem aufbau und verfahren zur bestückung
DE102005025465B4 (de) Halbleiterbauteil mit Korrosionsschutzschicht und Verfahren zur Herstellung desselben
WO2017016953A1 (de) Verfahren zur herstellung eines bauelements und ein bauelement
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE10245451B4 (de) Elektronisches Bauteil mit einem Halbleiterchip, der flexible Chipkontakte aufweist, und Verfahren zur Herstellung desselben, sowie Halbleiterwafer
DE102012113012B4 (de) Verfahren zum Herstellen einer elektronischen Vorrichtung
DE10251527B4 (de) Verfahren zur Herstellung einer Stapelanordnung eines Speichermoduls
DE102006000724A1 (de) Halbleiterbauteil mit Durchgangskontakten und mit Kühlkörper sowie Verfahren zur Herstellung des Halbleiterbauteils
DE10162676B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
DE10141571B4 (de) Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist
DE10250634B4 (de) Halbleiterstruktur mit nachgiebigem Zwischenverbindungselement und Verfahren zu deren Herstellung
EP1278243A2 (de) Multichipmodul in COB Bauweise, insbesondere Compact Flash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE10241589B4 (de) Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
DE10133571B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
EP1403921A2 (de) Elektronisches Bauteil mit Halbleiterchips in einem Stapel und Verfahren zur Herstellung desselben
DE102007002807B4 (de) Chipanordnung
DE102004005361B4 (de) Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen auf elektronischen Bauelementen
DE102004003275B4 (de) Halbleiterbauteil mit Verbindungselementen auf Halbleiterchips und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee