[go: up one dir, main page]

DE10105351A1 - Elektronisches Bauelement mit Halbleiterchip und Herstellungsverfahren desselben - Google Patents

Elektronisches Bauelement mit Halbleiterchip und Herstellungsverfahren desselben

Info

Publication number
DE10105351A1
DE10105351A1 DE2001105351 DE10105351A DE10105351A1 DE 10105351 A1 DE10105351 A1 DE 10105351A1 DE 2001105351 DE2001105351 DE 2001105351 DE 10105351 A DE10105351 A DE 10105351A DE 10105351 A1 DE10105351 A1 DE 10105351A1
Authority
DE
Germany
Prior art keywords
protective layer
elastomeric
electronic component
contact
insulation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2001105351
Other languages
English (en)
Inventor
Harry Hedler
Thorsten Meyer
Barbara Vasquez
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2001105351 priority Critical patent/DE10105351A1/de
Publication of DE10105351A1 publication Critical patent/DE10105351A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H10W74/111
    • H10W70/05
    • H10W70/655
    • H10W72/012
    • H10W72/221
    • H10W72/242
    • H10W72/245
    • H10W72/253
    • H10W72/255
    • H10W72/29
    • H10W72/952

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die Erfindung betrifft ein elektronisches Bauteil (2) mit einem Halbleiterchip (3), auf dem eine Zwischenverbindungsstruktur (12) angeordnet ist, die ein unter einer elastomeren Schutzschicht (11) vergrabenes Umverdrahtungsmuster (8) aus Leiterbahnen aufweist, das Kontaktflächen (6) auf der aktiven Oberseite (4) des Halbleiterchips (3) mit Kontaktanschlüssen (9) verbindet, die auf in die Schutzschicht (11) formschlüssig eingebetteten elastomeren Elementen (10) angeordnet sind. Darüber hinaus betrifft die Erfindung ein Verfahren zur Herstellung derartiger elektronischer Bauteile (2).

Description

Die Erfindung betrifft ein elektronisches Bauteil mit einem Halbleiterchip und ein Verfahren zur Herstellung desselben gemäß der Gattung der unabhängigen Ansprüche.
Die Halbleiterchips für elektronische Bauteile nehmen insbe­ sondere für Speicherbauteile in ihren äußeren Dimensionen ständig zu. Ein Aufbringen derart großflächiger Halbleiter­ chips im Bereich von mehreren Quadratzentimetern auf eine Leiterplatte unter Einhaltung vorgegebener Abstände zwischen den Kontaktanschlüssen des Halbleitermaterials und den Kon­ taktanschlussflächen erzeugt mit zunehmenden Dimensionen zu­ nehmende Spannungen zwischen dem Material des Halbleiterchips und dem Material der Leiterplatte, so daß die Abrissgefahr der Lötverbindungen mit zunehmenden Dimensionen steigt und somit zunehmend Ausschuß erzeugt wird.
Aufgabe der Erfindung ist es, ein elektronisches Bauteil und ein Verfahren zu seiner Herstellung anzugeben, mit dem der Ausschuß bei der Herstellung elektronischer Bauteile trotz zunehmender Dimensionen vermindert wird.
Diese Aufgabe wird mit dem Gegenstand der unabhängigen An­ sprüche gelöst. Merkmale weiterer Ausführungsformen der Er­ findung ergeben sich aus den abhängigen Ansprüchen.
Erfindungsgemäß wird ein elektronisches Bauteil mit einem Halbleiterchip, auf dessen aktiver Oberseite eine Zwischen­ verbindungsstruktur angeordnet ist, bereitgestellt. Diese Zwischenverbindungsstruktur sorgt für einen Ausgleich und ei­ nen Abbau thermischer Spannungen zwischen dem Halbleiterchip und Substraten wie Leiterplatten aus Kunstharz oder Keramik­ platten, die sich in ihrem thermischen Ausdehnungsverhalten von dem Material des Halbleiterchips unterscheiden. Diese Zwischenverbindungsstruktur ist mehrlagig, wobei elastomere Eigenschaften durch entsprechende Schichtfolgen und Anordnun­ gen auf der aktiven Oberseite des Halbleiterchips erreicht werden. Die Zwischenverbindungsstruktur weist eine Isolati­ onsschicht und ein unter einer elastomeren Schutzschicht ver­ grabenes Umverdrahtungsmuster aus Leiterbahnen auf, das auf der Isolationsschicht angeordnet ist. Ferner weist die Schutzschicht formschlüssig eingebettete elastomere Elemente auf, die auf einer Isolationsschicht unmittelbar angeordnet sind und die Kontaktanschlüsse tragen, welche aus der Schutz­ schicht herausragen und mit den Leiterbahnen elektrisch ver­ bunden sind.
Dieses elektronische Bauteil hat aufgrund der elastomeren Ei­ genschaften der Elemente sowie der formschlüssigen Einbettung dieser elastomeren Elemente in einer entsprechende Schutz­ schicht den Vorteil, daß Ausdehnungsunterschiede zwischen Substraten aus unterschiedlichen Werkstoffen wie Keramiken oder Kunstharzen durch die Zwischenverbindungsstruktur ausge­ glichen werden können. Die Zwischenverbindungsstruktur hat darüber hinaus den Vorteil, daß auf ihrer Oberseite Kontak­ tanschlüsse herausragen, die von den elastomeren Elementen getragen und in Richtung auf die aktive Oberseite des Halb­ leiterchips elastomer nachgiebig sind. Derartige gummielasti­ sche oder elastomere Eigenschaften der Kontaktanschlüsse sor­ gen dafür, daß neben einem thermischen Ausgleich auch Höhen­ unterschiede aufgrund von Verwölbungen sowohl eines Halblei­ terchips als auch von Verwölbungen der Oberfläche von Sub­ strat ausgeglichen werden können.
In einer bevorzugten Ausführungsform der Erfindung weist die Isolationsschicht, die unmittelbar auf der aktiven Oberseite des Halbleiterchips angeordnet ist, Bondfenster auf, die Kon­ taktflächen auf der aktiven Oberseite des Halbleiterchips freigeben. Diese Bondfenster können isoliert für jede einzel­ ne Kontaktfläche auf dem Halbleiterchip angeordnet werden oder in sogenanngen Bondkanälen mehrere Kontaktflächen neben­ einander auf der aktiven Oberseite des Halbleiterchips frei­ geben. Somit wird ein elektrisches Verbinden der Leiterbahnen des Umverdrahtungsmusters mit den Kontaktflächen ermöglicht. Dieses elektrische Verbinden kann einerseits dadurch erreicht werden, daß das Umverdrahtungsmuster Leiterbahnen vorsieht, welche die Bondfenster überdecken und dabei die Kontaktflä­ chen kontaktieren. Dieses Kontaktieren der Leiterbahnen des vergrabenen Umverdrahtungsmusters kann unmittelbar bei der Strukturierung und Herstellung des Umverdrahtungsmusters er­ folgen.
Ein weiterer Vorteil der Bondfenster bzw. der Bondkanäle in der Isolationsschicht ist, daß in einem separaten Herstel­ lungsschritt Bonddrähte die Leiterbahnen des vergrabenen Um­ verdrahtungsmusters mit den Kontaktflächen auf der aktiven Oberseite des Halbleiterchips verbinden können.
Eine weitere Ausführungsform der Erfindung sieht vor, daß die Isolationsschicht Polyimid aufweist. Ein derartiges Material hat den Vorteil, daß es in organischen Lösungsmitteln leicht löslich ist, so daß eine Isolationsschicht auf einem Halblei­ terwafer äußerst dünn im Mikrometerbereich, d. h. in Dickenbe­ reichen die nur unter einem Lichtmikroskop meßbar sind, auf­ gebracht werden kann. Ein in Lösungsmitteln verdünntes Polyi­ mid bildet eine derartige Isolationsschicht nach Verflüchti­ gen des organischen Lösungsmittels von der Oberfläche eines Halbleiterwafers. Eine derartige Isolationsschicht aus Polyi­ mid kann mit einem Arbeitsschritt auf mehreren Halbleiter­ chips eines Halbleiterwafers aufgebracht werden.
Eine weitere Ausführungsform der Erfindung sieht vor, daß die elastomeren Elemente domartige isolierende Höcker sind, die auf der Isolationsschicht angeordnet sind. Mit diesen domar­ tigen Höckern wird sichergestellt, daß ein relativ sanfter Übergang des vergrabenen Umverdrahtungsmusters und seiner Leiterbahnen zu den Kontaktanschlüssen auf dem obersten Bereich eines derartigen domartigen isolierenden Höckers reali­ siert werden kann. Da die elastomeren Elemente vollständig in der Schutzschicht eingebettet sind, wird gleichzeitig sicher­ gestellt, daß die Leiterbahn, die von dem vergrabenen Umver­ drahtungsmuster zu dem Kontaktanschluss führt, vollständig von der Schutzschicht bedeckt ist und somit bei einem späte­ ren Verlöten der Kontaktanschlüsse mit entsprechenden Kontak­ tanschlussflächen auf entsprechenden Substraten, wie Kera­ miksubstraten oder Kunstharzsubstraten, nicht dazu führt, daß die Leiterbahnen auf dem elastomeren Element mit Lotmaterial benetzt werden und dadurch ihre elastischen Eigenschaften verlieren, verspröden und somit Wechselbelastungen bei Tempe­ raturschwankungen nicht standhalten. Durch das Einbetten der domartigen isolierende Höcker, auf denen sich die Zuleitung zu den Kontaktanschlüssen auf dem Höcker befinden, wird somit gewährleistet, daß die Nachgiebigkeit der Leiterbahn auf den elastomeren Höckern trotz Wechselbelastungen eine Langzeits­ tabilität aufweist.
In einer weiteren Ausführungsform der Erfindung weisen die elastomeren Elemente ein Elastomer auf Silikonbasis auf. Der­ artige Silikongummimaterialien haben den Vorteil, daß sie äu­ ßerst langlebig sind und ihre gummielastischen bzw. elastome­ ren Eigenschaften auch bei großer Kompression des elastomeren Elementes nicht verlieren.
Die elastomeren Elemente weisen in einer alternativen Ausfüh­ rungsform einen geschlossenporigen Kunststoffschaum auf. Die­ ser Kunststoffschaum hat den Vorteil, daß er eine geschlosse­ ne Oberfläche bei seiner Herstellung ausbildet, die ausrei­ chend glatt ist, um eine entsprechende Leiterbahn des vergra­ benen Umverdrahtungsmusters zu den Kontaktanschlüssen auf dem elastomeren Element zu führen.
Eine weitere Ausführungsform der Erfindung sieht vor, daß nicht nur das elastomere Element aus einem Elastomer aufge­ baut ist, sondern auch die Schutzschicht ein Elastomer auf Silikonbasis aufweist. Diese Ausführungsform der Erfindung hat den Vorteil, daß die Schutzschicht in gleicher Weise nachgiebig ist, wie das elastomere Element, so daß die Schwerkräfte zwischen Schutzschicht und elastomerem Element minimiert werden. Damit kann gleichzeitig sichergestellt wer­ den, daß die Leiterbahn auf dem elastomeren Element, die das vergrabene Umverdrahtungsmuster mit den Kontaktanschlüssen auf dem elastomeren Element verbindet, nicht nur von dem ela­ stomeren Element getragen wird, sondern auch von der sie ein­ bettenden elastomeren Schutzschicht auf Silikonbasis gestützt wird.
Bei einer weiteren Ausführungsform der Erfindung weist die Schutzschicht einen geschlossenporigen Kunststoffschaum auf. Ein derartiger Kunststoffschaum hat gegenüber Elastomeren auf Silikonbasis den Vorteil der größeren Komprimierbarkeit und somit der größeren Nachgiebigkeit gegenüber lokalen Verschie­ bungen, Verwölbungen oder sonstigen Veränderungen insbesonde­ re durch Unterschieden in der thermischen Ausdehnung von Ma­ terialien, mit denen die Kontaktanschlüsse des Halbleiter­ chips zu verbinden sind.
Wie bereits oben erwähnt, kann in einer weiteren Ausführungs­ form die Schutzschicht eine Lötstoppschicht sein, die auf­ grund der vollständigen Einbettung des elastomeren Elementes in die Schutzschicht ein Fließen von Lotmaterial von den Kon­ taktanschlußflächen auf die Leiterbahn, welche die freilie­ genden Kontaktanschlüsse mit dem vergrabenen Umverdrahtungs­ muster verbindet, verhindert. Dadurch wird gleichzeitig eine Versteifung dieses Leiterbahnstückes ebenfalls verhindert und somit die Nachgiebigkeit und Elastizität der verbindenden Leiterbahn beibehalten.
Die Leiterbahnen können in einer weiteren Ausführungsform der Erfindung aus Kupfer oder einer Kupferlegierung bestehen. Derartige Leiterbahnen haben gegenüber Alumuniumleiterbahnen den Vorteil, daß sie mittels Drucktechniken unproblematisch herstellbar sind, da die Oxidationsgefahr verringert ist.
Eine weitere Ausführungsform der Erfindung sieht vor, daß die Kontaktanschlüsse eine lötbare Beschichtung vorzugsweise aus einem Silberlot und/oder Gold oder einer Goldlegierung auf­ weist. Da insbesondere die Materialien Silber und/oder Gold relativ kostspielig sind, wird nicht das gesamte vergrabene Umverdrahtungsmuster mit seinen Leiterbahnen aus diesen Mate­ rialien hergestellt, sondern, wie oben erwähnt, aus dem we­ sentlich preiswerteren Kupfer oder aus Kupferlegierungen und lediglich die Kontaktanschlüsse, die aus der Schutzschicht herausragen und frei zugänglich sind, werden mit einer Sil­ ber- oder Goldlegierung beschichtet, um einerseits die Oxida­ tionsgefahr zu verringern und andererseits die Lötfähigkeit zu verbessern.
Ein Verfahren zur Herstellung eines elektronischen Bauteils mit einem Halbleiterchip weist folgende Verfahrensschritte auf:
  • - Bereitstellen eines Halbleiterwafers mit mehreren Halb­ leiterchips,
  • - Beschichten des Halbleiterwafers mit einer Isolations­ schicht unter Freilassen von Bondfenstern über Kontakt­ flächen auf der aktiven Oberseite des Halbleiterchips,
  • - Aufbringen von elastomeren Elementen auf der Isolations­ schicht in einem für Kontaktanschlüsse vorgegebenen Mu­ ster,
  • - Aufbringen eines Umverdrahtungsmusters mit Kontaktan­ schlüssen auf den elastomeren Elementen und Leiterbahnen von den Kontaktanschlüssen zu den Kontaktflächen in den Bondfenstern,
  • - Aufbringen einer elastomeren Schutzschicht unter Einbet­ ten der elastomeren Elemente mit Kontaktanschlüssen und Vergraben des Umverdrahtungsmusters,
  • - Abdünnen der elastomeren Schutzschicht zum Freilegen der Kontaktanschlüsse auf den elastomeren Elementen,
  • - Trennen des Halbleiterwafers zu elektronischen Bauteilen in Chipgröße.
Ein derartiges Verfahren hat den Vorteil, daß eine Zwischen­ verbindungsstruktur unmittelbar auf dem Halbleiterwafer für mehrere Halbleiterchips realisiert werden kann. Nach Vollen­ den der Zwischenverbindungsstruktur, die eine Isolations­ schicht, vergrabenem Umverdrahtungsmuster und formschlüssig in eine Schutzschicht eingebetteten elastomeren Elementen mit darauf befindlichen Kontaktanschlüssen aufweist, ein ge­ brauchsfähiges elektronisches Bauteil hergestellt werden kann. Nach dem letzten Verfahrensschritt, dem Trennen des Halbleiterwafers zu elektronischen Bauteilen, stehen diese in Chipgröße als Verkaufsprodukt zur Verfügung, ohne daß jedes Halbleiterchip selbst mit einem Gehäuse zu versehen ist. Mit diesem Verfahren kann folglich ein elektronisches Bauteil dargestellt werden, daß in seiner Längen- und Breitenausdeh­ nung die Chipgröße aufweist und in seiner Höhe der Dicke des Chips einschließlich der Dicke der Zwischenverbindungsstruk­ tur entspricht.
Die Kontaktanschlüsse können frei wählbar auf der gesamten Oberfläche angebracht werden, die in ihrer Größe der aktiven Oberseite des Halbleiterchips entspricht. Somit wird ein elektronisches Bauteil mit diesem Verfahren hergestellt, daß in seinem Volumen dem Volumen des Halbleiterchips mit gering­ fügiger Volumensvergrößerung um das Volumen der Zwischenver­ bindungsstruktur entspricht. Da das Volumen der Zwischenver­ bindungsstruktur seinerseits im wesentlichen durch die ela­ stomere Schutzschicht mit eingebetteten elastomeren Elementen bestimmt wird, kommt es darauf an, die elastomeren Elemente mit ihren darauf befindlichen Kontaktanschlüssen und den zu­ gehörigen Leiterbahnen so niedrig wie möglich zu gestalten.
Die Höhe der elastomeren Elemente über der Isolationsschicht, die wesentlich die Dicke der Schutzschicht bestimmt, hängt von den Unterschieden in der thermischen Ausdehnung des Halbleiterchips und des Materials, auf dem das elektronische Bau­ element mit seinen Kontaktanschlüssen zu positionieren ist, ab. Bei großen Unterschieden im Ausdehnungskoeffizienten ist die Höhe der elastomeren Elemente über der Isolationsschicht entsprechend größer zu gestalten, um einen Ausgleich im ther­ mischen Ausdehnungsverhalten zu erreichen, ohne das Halblei­ terchip sowie die vergrabene Umverdrahtungsschicht zu bela­ sten. Eine weitere Grenze der Höhe der elastomeren Elemente ist verfahrensbedingt, d. h. in einer Ausführungsform ist eine Drucktechnik vorgesehen, um die elastomeren Elemente auf der Isolationsschicht aufzubringen. Derartige Drucktechniken sind in ihrer Miniaturisierungsmöglichkeit eingeschränkt und folg­ lich ergibt sich daraus eine weitere Grenze der Verkleinerung des Volumens der Zwischenverbindungsstruktur.
Auch die Isolationsschicht kann in einer Ausführungsform der Erfindung mittels Drucktechnik, vorzugsweise mittels Sieb­ drucktechnik, erfolgen. Dieses Verfahren hat gegenüber foto­ lithographischen Prozessen den Vorteil, daß keine zusätzliche photolithographische Maske sowie entsprechende Verfahrens­ schritte zur Übertragung der photolithographischen Maske auf den Halbleiterwafer vorzusehen sind. Mit Hilfe der Drucktech­ niken wird nur an den Stellen eine Isolationsschicht aufge­ baut, an denen die drucktechnische Maske dieses vorsieht. Das Drucktechnische Verfahren hat deshalb den Vorteil der Wirt­ schaftlichkeit, jedoch ist die Realisierung von Bondfenstern auf eine Mindestgröße der Bondfenster beschränkt, da das Ver­ fahren eine Miniaturisierungsgrenze aufweist.
Auch das Aufbringen eines Umverdrahtungsmusters mit Kontak­ tanschlüssen auf den elastomeren Elementen und Leiterbahnen zu Kontaktflächen in den Bondfenstern kann mit Hilfe der Drucktechnik vorzugsweise der Siebdrucktechnik erfolgen. Da die Leiterbahnen dieses Umverdrahtungsmusters eine wesentlich gröbere Struktur haben, als die Leiterbahnen, die unmittelbar auf der aktiven Oberseite des Halbleiterchips angebracht sind, ist eine preiswerte Drucktechnik als Herstellungsver­ fahren für das Umverdrahtungsmuster geeignet.
Das Aufbringen einer elastomeren Schutzschicht kann mittels Tauchtechnik gleichzeitig für eine große Zahl von Halbleiter­ wafern erfolgen. Dabei wird die Oberfläche des Halbleiterwa­ fer vollständig und unstrukturiert mit der Schutzschicht ver­ sehen. Ein ähnliches Ergebnis liefert das Aufbringen der ela­ stomeren Schutzschicht mittels Schleuderguß oder mittels Sprühtechnik. Bei der Sprühtechnik ist Voraussetzung, daß das Material der elastomeren Schutzschicht in einem Lösungsmittel verdünnt werden kann, so daß ein Auftrag durch Sprühen aus Düsen möglich wird. Diese Voraussetzung entfällt bei der Schleudergußtechnik. In allen drei Verfahrensvarianten ent­ steht eine vollständig geschlossene unstrukturierte Beschich­ tung der Oberfläche des Wafers, so daß die Schutzschicht erst mit dem Trennen des Wafers in einzelne Halbleiterchips und damit gleichzeitig in einzelne elektronische Bauteile auf die Flächen der einzelnen Halbleiterchips begrenzt wird.
Ein weiteres Durchführungsbeispiel des Verfahrens sieht vor, daß die Schutzschicht mittels Drucktechnik unter Freilassung von Sägebereichen strukturiert auf dem Wafer aufgebracht wird. Dieses Verfahren hat den Vorteil, daß die Sägespuren auf dem Wafer freigehalten werden und somit für das Ausrich­ ten beim Sägeschritt zur Verfügung stehen. Damit wird einer­ seits das Trennen des Halbleiterwafers in elektronische Bau­ teile vereinfacht und andererseits ein Verkleben des mit ho­ her Geschwindigkeit rotierenden Diamantensägeblattes durch den Elastomer der Schutzschicht unterbunden, so daß das Säge­ blatt sich ausschließlich in ein Halbleitermaterial beim Trennen der Halbleiterwafer einarbeitet.
Bei allen vier oben erwähnten Verfahrensvarianten zur Auf­ bringung der Schutzschicht können die auf den elastomeren Elementen befindlichen Kontaktanschlüsse mit abgedeckt werden. In derartigen Fällen ist ein Abdünnen der elastomeren Schutzschicht auf dem Wafer noch vor dem Trennen vorgesehen. In einem weiteren Durchführungsbeispiel des Verfahrens er­ folgt das Abdünnen der elastomeren Schutzschicht mittels An­ lösen und Abschleudern des die Kontaktanschlüsse bedeckenden Anteils des Schutzschichtmaterials. Dieses hat den Vorteil, daß der Halbleiterwafer mit Schutzschicht im nicht getrennten Zustand auf einem entsprechenden Drehteller fixiert werden kann und ein Lösungsmittel zum Anlösen des die Kontaktan­ schlüsse bedeckenden Anteils des Schutzschichtmaterials auf die Schutzschicht aufgesprüht und die angelöste Substanz ab­ geschleudert wird.
Ein weiteres Durchführungsbeispiel des Verfahrens sieht vor, daß das Abdünnen der elastomeren Schutzschicht mit Anlösen und anschließendem Abspülen des die Kontaktanschlüsse bedec­ kenden Anteils des Schutzschichtmaterials erfolgt. Zum Abspü­ len werden dazu Mittel eingesetzt, die das weitergehende An­ lösen der Schutzschicht stoppen und damit eine verbesserte Einstellung der Dicke der Schutzschicht ermöglichen.
Anstelle der oben erwähnten naßchemischen Verfahren zum Ab­ dünnen der elastomeren Schutzschicht können auch Trockenver­ fahren eingesetzt werden. Dabei wird die Schutzschicht mit­ tels Plasmaveraschen, Plasmaverdampfen und/oder Plasmazer­ stäuben des die Kontaktflächen bedeckenden Anteils des Schutzschichtmaterials abgetragen. Ein derartiger Abtrag kann sehr genau gesteuert werden und gleichzeitig für mehrere Wa­ fer in einem Plasmareaktor erfolgen.
Mit dem obigen Herstellungsverfahren lassen sich robuste, ko­ stengünstige und ultraflache CSP-Bauteile (Chip-Size- Packages) mit hohen Zuverlässigkeitseigenschaften insbesonde­ re für große Chipgeometrien herstellen. Kleinere Chipgeome­ trien von CSP-Bauteilen mit entsprechend geringerer Ausdeh­ nung können mit starren Interconnect-Elementen aus Lot ausgeführt werden. Jedoch während der unterschiedlichen thermi­ schen Ausdehnung von Chip und Board (Leiterplatte) besteht die Gefahr des Versagens derartiger starrer Montagen bei gro­ ßen Chipflächen. Bei thermischer Belastung können nämlich Ab­ risse entstehen. Um diese Gefahr zu verringern, können groß­ flächige Chips mit Dimensionen im Zentimeterbereich mit ela­ stischen Interconnects versehen werden. Die mechanisch emp­ findlichen Interconnects können beim Lötprozess zu sich ver­ steifenden elastischen Interconnects werden. Die vorliegende Erfindung verbessert derartige elastische Interconnects.
Dazu wird ein formschlüssiger Einbau der elastomeren Inter­ connectelemente in eine elastomere Schutzschicht vorgesehen, die gleichzeitig als Lötstopplack dient. Damit entsteht be­ reits auf der Oberfläche eines Wafers eine dünne kompakte und robuste Zwischenverbindungsstruktur in Form eines Intercon­ nect-Systems. Von dieser Zwischenverbindungsstruktur bzw. diesem Interconnect-System sind zu der Leiterplatte bzw. dem Board hin lediglich die Kontaktanschlüsse zugänglich.
Durch die Einführung einer formschlüssigen Schutzschicht auf dem CSP-Bauteil mit elastischen Interconect-Elementen werden diese Interconnect-Elemente gestützt und gleichzeitig unter der formschlüssigen Schutzschicht ein vergrabenes Umverdrah­ tungsmuster untergebracht. Die formschlüssige Schutzschicht besteht im wesentlichen aus einem elastomeren Material mit einem Silikonelastomer, das über die aktive Oberseite eines Chips oder eines Wafers derart dick aufgetragen wird, daß al­ le Interconnect-Elemente zunächst bedeckt sind. Anschließend wird die Schicht geschrumpft und/oder durch nasse oder troc­ kene Verfahren geringfügig abgetragen, so daß nur die Enden oder Spitzen der Interconnect-Elemente in Form von Kontaktan­ schlüssen herausschauen. Damit entsteht eine Zwischenverbin­ dungsstruktur mit vergrabener Umverdrahtungsschicht, die ver­ besserte Stabilität und Lötstoppeigenschaften aufweist.
Für das Herstellungsverfahren einer derartigen formschlüssi­ gen Anordnung sind kostengünstige Verfahren wie Drucken, Tauchtechniken und Ähnliches vorgesehen, womit teure photoli­ thographische Schritte vermieden werden. Die Gefahr des Flie­ ßens des Lotes entlang der Leiterbahnen der Umverdrahtung, was zur Beeinträchtigung der elastischen Eigenschaften des Systems führen könnte, wird mit Hilfe der formschlüssigen elastomeren Schutzschicht unterbunden. Der Zugriff zu den Kontaktanschlüssen auf den elastomeren Elementen, die in die formschlüssige Schutzschicht eingebettet sind, kann ohne An­ wendung von Masken- und/oder Strukturierungsprozessen durch das erfindungsgemäße Verfahren wie oben beschrieben erzielt werden.
Die Erfindung wird nun anhand von Ausführungsformen mit Be­ zugnahme auf die beigefügten Zeichnungen näher erläutert.
Fig. 1 zeigt einen schematischen Querschnitt eines elek­ tronischen Bauteils mit Zwischenverbindungsstruktur gemäß einer Ausführungsform der Erfindung,
Fig. 2 bis 6 zeigen schematische Querschnitte eines Halb­ leiterwafers zur Erläuterung von Herstellungs­ schritten eines Herstellungsverfahrens des elektro­ nischen Bauteils der Fig. 1,
Fig. 7 bis 9 zeigen schematische Querschnitte des elektro­ nischen Bauteils und eine Leiterplatte zur Erläute­ rung einer Verwendung der Erfindung beim Bestücken von Leiterplatten oder Keramiksubstraten.
Fig. 1 zeigt einen schematischen Querschnitt eines elektro­ nischen Bauteils 2 mit Zwischenverbindungsstruktur 12 gemäß einer Ausführungsform der Erfindung. In Fig. 1 kennzeichnet das Bezugszeichen 3 einen Halbleiterchip mit einer aktiven Oberseite 4 und einer passiven Rückseite 5 sowie den Randsei­ ten 17 und 18. Die passive Rückseite 5 und die Randseiten 17 und 18 stellen gleichzeitig Gehäuseaußenflächen des Halblei­ terbauteils 2 dar. Somit ist das elektronische Bauteil ein Bauteil in Chipgrößenform bzw. ein CSP-Bauteil. Die Oberseite 19 der Zwischenverbindungsstruktur 12 stellt gleichzeitig ei­ ne weitere Außenseite des Gehäuses des elektronischen Bau­ teils 2 dar. Die Zwischenverbindungsstruktur 12 besteht aus mehreren Schichten und Elementen, die mittels Siebdrucktech­ nik auf die aktive Oberseite 4 des Halbleiterchips 3 aufge­ bracht sind. Zunächst ist unmittelbar auf einer Passivie­ rungsschicht der aktiven Oberseite 4 des Halbleiterchips eine Isolationsschicht 7 in dieser Ausführungsform aus Polyimid unter Freilassung einer Kontaktfläche 6 in einem Bondfenster 14 in der Isolationsschicht 7 aufgebracht.
Unmittelbar auf der Isolationsschicht 7 sind elastomere Ele­ mente 10, die in dieser Ausführungsform einen domförmigen Höcker bilden, angeordnet. Ein Umverdrahtungsmuster 8 weist Leiterbahnen auf, die von den Kontaktflächen 6 des Halblei­ terchips 3 über die Isolationsschicht 7 zu Kontaktanschlüssen 9 auf den elastomeren Elementen führen. Das Umverdrahtungsmu­ ster 8 ist unter einer Schutzschicht 11 vergraben, die eben­ falls aus einem elastomeren Material hergestellt ist. Somit stützt das elastomere Element 10 den Kontaktanschluss 9 und ist gleichzeitig eingebettet in die elastomere Schutzschicht 11. Mit dieser Zwischenverbindungsstruktur 12 wird eine äu­ ßerst stabile und nachgiebige Anordnung für die Kontaktan­ schlüsse 9 des elektronischen Bauteils geschaffen. Die ela­ stomere Schutzschicht 11 sowie die elastomeren Elemente sind in dieser Ausführungsform aus einem Elastomer auf Silikonba­ sis hergestellt. Anstelle eines Elastomers auf Silikonbasis kann auch ein geschlossenporiger Kunststoffschaum eingesetzt werden, der durch seine geschlossene Porigkeit eine geschlos­ sene Oberfläche für das Aufbringen von Leiterbahnen 13 auf den elastomeren Elementen 10 zur Verfügung stellt.
In dieser Ausführungsform weist das Umverdrahtungsmuster 8 mit seinen Leiterbahnen 13 und seinen Kontaktanschlüssen 9 auf den elastomeren Elementen eine Kupferlegierung auf. Zu­ sätzlich sind die Kontaktanschlüsse 9 mit einer lötbaren Beschichtung versehen, die in dieser Ausführungsform ein Sil­ berlot aufweist.
Die Fig. 2 bis 6 zeigen schematische Querschnitte eines Halbleiterwafers 16 zur Erläuterung von Herstellungsschritten eines Herstellungsverfahrens des elektronischen Bauteils 2 der Fig. 1.
Fig. 2 zeigt einen Ausschnitt eines Halbleiterwafers 16 im Querschnitt, der auf der aktiven Oberseite 4 des Halbleiter­ chips 3 eine Kontaktfläche 6 aufweist. Komponenten mit glei­ chen Funktionen wie in Fig. 1 werden mit gleichen Bezugszei­ chen gekennzeichnet und nicht mehr erläutert. In einem ersten Herstellungsschritt, dessen Ergebnis in Fig. 2 im Quer­ schnitt gezeigt wird, wird auf die aktive Oberseite 4 des Halbleiterchips 3 unter Freilassung eines Bondfensters 14, daß den Zugriff zu der Kontaktfläche 6 ermöglicht, eine Iso­ lationsschicht 7 aufgebracht. Diese Isolationsschicht 7 ist in dieser Ausführungsform aus einem Polyimid hergestellt und weist eine Dicke zwischen 0,5 µm und 5 µm auf.
Fig. 3 zeigt den Querschnitt der Fig. 2 nach einem weiteren Herstellungsschritt des Verfahrens. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit glei­ chen Bezugszeichen gekennzeichnet und nicht mehr erläutert. Bei dem weiteren Herstellungsschritt werden an vorbestimmten Positionen Höcker 15 aus einem elastomeren Material aufge­ bracht. Diese Höcker 15 haben in dieser Ausführungsform eine domförmige Kontur und ragen aus der Oberseite der Isolations­ schicht 7 mit einer Höhe h heraus. Diese Höhe liegt im Be­ reich von 5 µm bis 150 µm. Die Höcker werden auf die Isolati­ onsschicht 7 mittels eines Siebdruckverfahrens aufgebracht. Dazu wird ein Elastomer auf Silikonbasis durch ein entspre­ chendes Sieb gespatelt.
Fig. 4 zeigt das Ergebnis eines weiteren Herstellungsschrit­ tes des Verfahrens, durch den auf dem Halbleiterwafer 16 mittels Siebdrucktechnik ein Umverdrahtungsmuster 8 aufgebracht wird. Komponenten mit gleichen Funktionen wie in den vorher­ gehenden Figuren werden mit gleichen Bezugszeichen gekenn­ zeichnet und nicht mehr erläutert.
Das Umverdrahtungsmuster 8 weist unmittelbar auf der Oberflä­ che der Isolationsschicht 7 und teilweise auf der Oberfläche der elastomeren Elemente 10 Leiterbahnen 13 und auf der Kuppe der elastomeren Elemente 10 Kontaktanschlüsse 9 auf. Die ge­ samte Umverdrahtungsstruktur kann in einem Herstellungs­ schritt mittels Siebdrucktechnik realisiert werden.
Fig. 5 zeigt das Ergebnis eines weiteren Herstellungsschrit­ tes, bei dem eine elastomere Schicht auf den Wafer 16 aufge­ bracht ist. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen ge­ kennzeichnet und nicht mehr erläutert. Die elastomere Schicht 11 wurde in diesem Durchführungsbeispiel des Verfahrens mit einem Schleuderverfahren aufgebracht und bedeckt folglich die gesamte Oberfläche des Halbleiterwafers 16. Sie kann aber auch strukturiert mittels Siebdruckverfahren aufgebracht wer­ den in einer Struktur, die beispielsweise Bereiche der Säge­ spur auf dem Halbleiterwafer 16 freiläßt, um ein ungestörtes Sägen des Halbleiterwafers 16 zu ermöglichen. Mit diesem Her­ stellungsschritt der Fig. 5 wird das Umverdrahtungsmuster 8 unter der elastomeren Schutzschicht 11 vergraben und gleich­ zeitig werden die elastomeren Elemente 10 formschlüssig in die elastomere Schutzschicht 11 eingebettet. Bei diesem Her­ stellungsschritt können die Kontaktanschlüsse 9 eventuell durch die elastomere Schutzschicht 11 bedeckt sein, so daß durch einen weiteren Herstellungsschritt ein Abdünnen der elastomeren Schutzschicht zum Freilegen der Kontaktanschlüsse 9 auf den elastomeren Elementen 10 erforderlich wird.
Fig. 6 zeigt ein elektronisches Bauteil 2 nach dem Abdünnen der elastomeren Schutzschicht 11 und einem Trennen des Halb­ leiterwafers 16 in einzelne Halbleiterchips 3. Dabei entsteht das fertige elektronische CSP-Bauteil in Chipgröße, dessen Gehäuseaussenseiten aus der passiven Rückseite 5 des Halblei­ terchips 3 und den Randseiten 17 und 18 sowie der Oberseite 19 der Zwischenverbindungsstruktur 12 gebildet wird. Aus der elastomeren Schutzschicht 11 ragen nach dem Abdünnen die Kon­ taktanschlüsse 9 hervor und sind frei zugänglich.
Die Fig. 7 bis 9 zeigen schematische Querschnitte des elektronischen Bauteils 2 und einer Leiterplatte 20 zur Er­ läuterung einer Verwendung der Erfindung zum Bestücken von Leiterplatten 20 oder Keramiksubstraten.
Fig. 7 zeigt den schematischen Querschnitt des elektroni­ schen Bauteils 2 der Fig. 1 in umgekehrter Position, so daß die Kontaktanschlüssen 9 nach unten weisen. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht mehr er­ läutert. Ein elektronisches Bauteil 2 in der Position, wie es in Fig. 7 gezeigt wird, kann mit seiner Zwischenverbindungs­ struktur 12 unmittelbar auf eine Leiterplatte oder ein Kera­ miksubstrat aufgesetzt werden.
Fig. 8 zeigt eine Leiterplatte 20 mit Kontaktanschlussflä­ chen 21 auf ihrer Oberseite 23. Anstelle der Leiterplatte 20 kann auch ein Keramiksubstrat vorgesehen sein. Die Kontaktan­ schlussflächen 21 sind entweder mit einem Leitkleber oder mit einem Lotvorrat 22 in dieser Ausführungsform beschichtet und derart auf der Oberseite 23 der Leiterplatte 20 angeordnet, daß ihre Positionen den Positionen der Kontaktanschlüssen 9 des elektronischen Bauteils 2 entsprechen.
Fig. 9 zeigt eine mit einem erfindungsgemäßen elektronischen Bauteil 2 bestückte Leiterplatte 20. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit glei­ chen Bezugszeichen gekennzeichnet und nicht näher erläutert. Die Kontaktanschlüsse 9 sind entweder mit Hilfe eines Temper­ schrittes in dem Lötvorrat 22 der Kontaktanschlussflächen 21 der Leiterplatte 20 eingelötet oder mit einem Leitkleber mit den Kontaktanschlüssen auf der Leiterplatte verbunden. Auf­ grund der elastomeren Stützung der Kontaktanschlüsse 9 durch die elastomere Schutzschicht 11 und die elastomeren Elemente 10 werden Ausdehnungsunterschiede aufgrund unterschiedlicher thermischer Ausdehnungskoeffizienten von Leiterplatte 20 und Halbleiterchip 3 ausgeglichen. Dabei wird die höhere Ausdeh­ nung einer Leiterplatte 20 aus einem duromeren Kunststoff ge­ genüber der geringeren Ausdehnung eines Halbleiterchips 3 durch die im wesentlichen elastomere Zwischenverbindungs­ struktur 12 kompensiert, ohne daß Kontaktverbindungen aufrei­ ßen, brechen, oder gar der Halbleiterchip beschädigt wird.
Bezugszeichenliste
2
elektronisches Bauteil
3
Halbleiterchip
4
aktive Oberseite
5
passive Rückseite
6
Kontaktflächen
7
Isolationsschicht
8
Umverdrahtungsmuster
9
Kontaktanschluß
10
elastomere Elemente
11
Schutzschicht
12
Zwischenverbindungsstruktur
13
Leiterbahnen
14
Bondfenster
15
Höcker
16
Halbleiterwafer
17
,
18
Randseiten des Halbleiterchips
19
Oberseite der Zwischenverbindungsstruktur
20
Leiterplatte
21
Kontaktanschlussflächen
22
Lötvorrat
23
Oberseite der Leiterplatte
h Höhe der Höcker

Claims (25)

1. Elektronisches Bauteil mit einem Halbleiterchip (3), auf dessen aktiver Oberseite (4) eine Zwischenverbindungs­ struktur (12) angeordnet ist, die eine Isolationsschicht (7) und ein unter einer elastomeren Schutzschicht (11) vergrabenes Umverdrahtungsmuster (8) aus Leiterbahnen (13), das auf der Isolationsschicht (7) angeordnet ist, aufweist, wobei die Schutzschicht (11) formschlüssig eingebettete elastomere Elemente (10) aufweist, die auf der Isolationsschicht unmittelbar angeordnet sind und die Kontaktanschlüsse (9) tragen, welche aus der Schutz­ schicht (11) herausragen und mit den Leiterbahnen (13) elektrisch verbunden sind.
2. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Isolationsschicht (7) Bondfenster (14) aufweist, die Kontaktflächen (6) auf der aktiven Oberseite (4) des Halbleiterchips (3) freigeben.
3. Elektronisches Bauteil nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die Leiterbahnen (13) des vergrabenen Umverdrahtungsmu­ sters (8) mit den Kontaktflächen (6) in den Bondfenstern (14) elektrisch verbunden sind.
4. Elektronisches Bauteil nach einem der Ansprüche, dadurch gekennzeichnet, dass die Isolationsschicht (7) Polyimid aufweist.
5. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die elastomeren Elemente (10) domartige isolierende Höc­ ker (15) sind, die auf der Isolationsschicht (7) ange­ ordnet sind.
6. Elektronisches Bauteil nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, dass die elastomeren Elemente (10) ein Elastomer auf Silikon­ basis aufweisen.
7. Elektronisches Bauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die elastomeren Elemente (10) einen geschlossenporigen Kunststoffschaum aufweisen.
8. Elektronisches Bauteil nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, dass die Schutzschicht (11) ein Elastomer auf Silikonbasis aufweist.
9. Elektronisches Bauteil nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Schutzschicht (11) einen geschlossenporigen Kunst­ stoffschaum aufweist.
10. Elektronisches Bauteil nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, dass die Schutzschicht (11) eine Lötstoppschicht ist.
11. Elektronisches Bauteil nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, dass die Leiterbahnen (13) Kupfer oder eine Kupferlegierung aufweisen.
12. Elektronisches Bauteil nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, dass die Kontaktanschlüsse (9) eine lötbare Beschichtung oder eine Beschichtung aus einem Leitkleber aufweisen.
13. Elektronisches Bauteil nach Anspruch 12, dadurch gekennzeichnet, dass die lötbare Beschichtung der Kontaktanschlüsse (9) aus einem Silberlot besteht.
14. Elektronisches Bauteil nach Anspruch 12, dadurch gekennzeichnet, dass die Beschichtung der Kontaktanschlüsse (9) aus Gold oder einer Goldlegierung besteht.
15. Verfahren zur Herstellung eines elektronischen Bauteils (2) mit einem Halbleiterchip (3), einer Isolations­ schicht (7) auf dem Halbleiterchip (3), einem unter ei­ ner Schutzschicht (11) vergrabenen Umverdrahtungsmuster (8) auf der Isolationsschicht (7) und formschlüssig in die Schutzschicht (11) eingebetteten elastomeren Elemen­ ten (10), die Kontaktanschlüsse (9) tragen, welche aus der Schutzschicht (11) herausragen, wobei das Verfahren folgende Verfahrensschritte aufweist:
  • - Bereitstellen eines Halbleiterwafers (16) mit meh­ reren Halbleiterchips (3),
  • - Beschichten des Halbleiterwafers (16) mit einer Isolationsschicht (7) unter Freilassen von Bondfen­ stern (14) über Kontaktflächen (6) auf der aktiven Oberseite (4) jedes Halbleiterchips (3),
  • - Aufbringen von elastomeren Elementen (10) auf der Isolationsschicht (7) in einem für Kontaktanschlüs­ se (9) vorgegebenen Muster,
  • - Aufbringen eines Umverdrahtungsmusters (8) mit Kon­ taktanschlüssen (9) auf den elastomeren Elementen (19) und Leiterbahnen (13) von den Kontaktanschlüs­ sen (9) zu den Kontaktflächen (6) in den Bondfen­ stern (14),
  • - Aufbringen einer elastomeren Schutzschicht (11) un­ ter Einbetten der elastomeren Elemente (10) mit Kontaktanschlüssen (9) und Vergraben des Umverdrah­ tungsmusters (8),
  • - Abdünnen der elastomeren Schutzschicht (11) zum Freilegen der Kontaktanschlüsse (9) auf den elasto­ meren Elementen (10),
  • - Trennen des Halbleiterwafers (16) zu elektronischen Bauteilen (2) in Chipgröße.
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass das Beschichten des Halbleiterwafers (16) mit einer Iso­ lationsschicht (7) unter Freilassen von Bondfenstern (14) über Kontaktflächen (6) mittels Drucktechnik, vor­ zugsweise Siebdrucktechnik erfolgt.
17. Verfahren nach Anspruch 15 oder Anspruch 16, dadurch gekennzeichnet, dass das Aufbringen von elastomeren Elementen (10) auf der Isolationsschicht (7) mittels Drucktechnik, vorzugsweise Siebdrucktechnik, erfolgt.
18. Verfahren nach einem der Ansprüche 15 bis 17, dadurch gekennzeichnet, dass das Aufbringen eines Umverdrahtungsmusters (8) mit Kon­ taktanschlüssen (9) auf den elastomeren Elementen (10) und Leiterbahnen (13) zu den Kontaktflächen (6) mittels Drucktechnik, vorzugsweise Siebdrucktechnik, erfolgt.
19. Verfahren nach einem der Ansprüche 15 bis 18, dadurch gekennzeichnet, dass das Aufbringen einer elastomeren Schutzschicht (11) mit­ tels Drucktechnik unter Freilassung von Sägebereichen auf dem Halbleiterwafer (16) vorzugsweise mittels Sieb­ drucktechnik durchgeführt wird.
20. Verfahren nach einem der Ansprüche 15 bis 18, dadurch gekennzeichnet, dass das Aufbringen einer elastomeren Schutzschicht (11) mit­ tels Tauchtechnik erfolgt.
21. Verfahren nach einem der Ansprüche 15 bis 18, dadurch gekennzeichnet, dass das Aufbringen einer elastomeren Schutzschicht (11) mit­ tels Schleuderguß erfolgt.
22. Verfahren nach einem der Ansprüche 15 bis 18, dadurch gekennzeichnet, dass das Aufbringen einer elastomeren Schutzschicht (11) mit­ tels Sprühtechnik erfolgt.
23. Verfahren nach einem der Ansprüche 15 bis 22, dadurch gekennzeichnet, dass das Abdünnen der elastomeren Schutzschicht (11) mittels Anlösen und Abschleudern des die Kontaktanschlüsse (9) bedeckenden Anteils des Schutzschichtmaterials erfolgt.
24. Verfahren nach einem der Ansprüche 15 bis 22, dadurch gekennzeichnet, dass das Abdünnen der elastomeren Schutzschicht (11) mittels Anlösen und Abspülen des die Kontaktanschlüsse (9) be­ deckenden Anteils des Schutzschichtmaterials erfolgt.
25. Verfahren nach einem der Ansprüche 15 bis 22, dadurch gekennzeichnet, dass das Abdünnen der elastomeren Schutzschicht (11) mittels Plasmaveraschen, Plasmaverdampfen und/oder Plasmazer­ stäuben des die Kontaktanschlüsse (9) bedeckenden An­ teils des Schutzschichtmaterials erfolgt.
DE2001105351 2001-02-05 2001-02-05 Elektronisches Bauelement mit Halbleiterchip und Herstellungsverfahren desselben Ceased DE10105351A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2001105351 DE10105351A1 (de) 2001-02-05 2001-02-05 Elektronisches Bauelement mit Halbleiterchip und Herstellungsverfahren desselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2001105351 DE10105351A1 (de) 2001-02-05 2001-02-05 Elektronisches Bauelement mit Halbleiterchip und Herstellungsverfahren desselben

Publications (1)

Publication Number Publication Date
DE10105351A1 true DE10105351A1 (de) 2002-08-22

Family

ID=7673036

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001105351 Ceased DE10105351A1 (de) 2001-02-05 2001-02-05 Elektronisches Bauelement mit Halbleiterchip und Herstellungsverfahren desselben

Country Status (1)

Country Link
DE (1) DE10105351A1 (de)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10256116A1 (de) * 2002-11-29 2004-07-08 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zur Herstellung desselben
DE10258093B3 (de) * 2002-12-11 2004-08-26 Infineon Technologies Ag Anordnung zum Schutz von 3-dimensionalen Kontaktstrukturen auf Wafern
DE10333841A1 (de) * 2003-07-24 2005-02-24 Infineon Technologies Ag Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
WO2005093816A1 (en) * 2004-03-05 2005-10-06 Infineon Technologies Ag Semiconductor device for radio frequency applications and method for making the same
WO2006135663A1 (en) * 2005-06-10 2006-12-21 Honeywell International Inc. Method and apparatus for applying external coating to grid array packages for increased reliability and performance
US7332430B2 (en) 2003-04-17 2008-02-19 Infineon Technologies Ag Method for improving the mechanical properties of BOC module arrangements
DE102008038175A1 (de) * 2007-09-06 2010-02-25 Infineon Technologies Ag Halbleiteranordnung und Verfahren zur Herstellung von Halbleiteranordnungen
DE102017208628A1 (de) * 2017-05-22 2018-11-22 Albert-Ludwigs-Universität Freiburg Verfahren zum herstellen einer elektrischen verbindung, elektrische kontaktanordnung und elektrische verbinderanordnung
DE102017012351B4 (de) 2017-05-22 2024-04-25 Albert-Ludwigs-Universität Freiburg Elektrische kontaktanordnung und elektrische verbinderanordnung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19832706A1 (de) * 1998-07-14 2000-01-27 Siemens Ag Halbleiterbauelement mit Chip-Format und Verfahren zu seiner Herstellung
DE10002426A1 (de) * 1999-01-21 2000-07-27 Hitachi Cable Bandträger für Kugelgitteranordnung und Halbleitervorrichtung die diesen verwendet
DE10045043A1 (de) * 1999-09-13 2001-04-05 Sharp Kk Halbleiterbauteil und Verfahren zu dessen Herstellung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19832706A1 (de) * 1998-07-14 2000-01-27 Siemens Ag Halbleiterbauelement mit Chip-Format und Verfahren zu seiner Herstellung
DE10002426A1 (de) * 1999-01-21 2000-07-27 Hitachi Cable Bandträger für Kugelgitteranordnung und Halbleitervorrichtung die diesen verwendet
DE10045043A1 (de) * 1999-09-13 2001-04-05 Sharp Kk Halbleiterbauteil und Verfahren zu dessen Herstellung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 5-074857 A. In: Patent Abstracts of Japan *
JP 5-144823 A. In: Patent Abstracts of Japan *

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10256116B4 (de) * 2002-11-29 2005-12-22 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zur Herstellung desselben
US7061098B2 (en) 2002-11-29 2006-06-13 Infineon Technologies Ag Electronic component and method for its production
DE10256116A1 (de) * 2002-11-29 2004-07-08 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zur Herstellung desselben
DE10258093B3 (de) * 2002-12-11 2004-08-26 Infineon Technologies Ag Anordnung zum Schutz von 3-dimensionalen Kontaktstrukturen auf Wafern
US7514798B2 (en) 2002-12-11 2009-04-07 Infineon Technologies Ag Arrangement for the protection of three-dimensional structures on wafers
US7332430B2 (en) 2003-04-17 2008-02-19 Infineon Technologies Ag Method for improving the mechanical properties of BOC module arrangements
DE10318074B4 (de) * 2003-04-17 2009-05-20 Qimonda Ag Verfahren zur Herstellung von BOC Modul Anordnungen mit verbesserten mechanischen Eigenschaften
US9385008B2 (en) 2003-07-24 2016-07-05 Infineon Technologies Ag Semiconductor component of semiconductor chip size with flip-chip-like external contacts
DE10333841B4 (de) * 2003-07-24 2007-05-10 Infineon Technologies Ag Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
US7163843B2 (en) 2003-07-24 2007-01-16 Infineon Technologies Ag Semiconductor component of semiconductor chip size with flip-chip-like external contacts, and method of producing the same
US7932599B2 (en) 2003-07-24 2011-04-26 Sony Corporation Semiconductor component of semiconductor chip size with flip-chip-like external contacts
DE10333841A1 (de) * 2003-07-24 2005-02-24 Infineon Technologies Ag Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
WO2005093816A1 (en) * 2004-03-05 2005-10-06 Infineon Technologies Ag Semiconductor device for radio frequency applications and method for making the same
US8610266B2 (en) 2004-03-05 2013-12-17 Infineon Technologies Ag Semiconductor device for radio frequency applications and method for making the same
US7351657B2 (en) 2005-06-10 2008-04-01 Honeywell International Inc. Method and apparatus for applying external coating to grid array packages for increased reliability and performance
US7645633B2 (en) 2005-06-10 2010-01-12 Honeywell International Inc. Method and apparatus for applying external coating to grid array packages for increased reliability and performance
WO2006135663A1 (en) * 2005-06-10 2006-12-21 Honeywell International Inc. Method and apparatus for applying external coating to grid array packages for increased reliability and performance
US7868446B2 (en) 2007-09-06 2011-01-11 Infineon Technologies Ag Semiconductor device and methods of manufacturing semiconductor devices
DE102008038175A1 (de) * 2007-09-06 2010-02-25 Infineon Technologies Ag Halbleiteranordnung und Verfahren zur Herstellung von Halbleiteranordnungen
DE102008038175B4 (de) * 2007-09-06 2011-07-07 Infineon Technologies AG, 85579 Halbleiteranordnung und Verfahren zur Herstellung von Halbleiteranordnungen
DE102017208628A1 (de) * 2017-05-22 2018-11-22 Albert-Ludwigs-Universität Freiburg Verfahren zum herstellen einer elektrischen verbindung, elektrische kontaktanordnung und elektrische verbinderanordnung
DE102017208628B4 (de) * 2017-05-22 2020-12-24 Albert-Ludwigs-Universität Freiburg Verfahren zum herstellen einer elektrischen verbindung
DE102017012351B4 (de) 2017-05-22 2024-04-25 Albert-Ludwigs-Universität Freiburg Elektrische kontaktanordnung und elektrische verbinderanordnung

Similar Documents

Publication Publication Date Title
DE10164800B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
EP0698288B1 (de) Herstellungsverfahren für vertikal kontaktierte halbleiterbauelemente
EP1412978B1 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
EP1394855B1 (de) Verfahren zur Herstellung eines universellen Gehäuses für ein elektronisches Bauteil mit Halbleiterchip
DE69534543T2 (de) Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung
DE102014119230B4 (de) Gerät mit vorstehenden kontakthöckerpads für bond-auf-leitungs-prozessierung und verfahren
DE10148120B4 (de) Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
EP0860876A2 (de) Anordnung und Verfahren zur Herstellung von CSP-Gehäusen für elektrische Bauteile
WO2003019653A2 (de) Verfahren zum kontaktieren und gehäusen von integrierten schaltungen
DE102005047856A1 (de) Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten
EP1036416A1 (de) Elektronisches hybrid-bauelement und verfahren zu seiner herstellung
DE10301432B4 (de) Zwischenverbindungsstruktur in einer Waferebenenpackung und Herstellungsverfahren
DE102005037321A1 (de) Halbleiterbauteil mit Leiterbahnen zwischen Halbleiterchip und Schaltungsträger und Verfahren zur Herstellung desselben
WO2010006849A2 (de) Verfahren zur herstellung eines bauelements, verfahren zur herstellung einer bauelementanordnung, bauelement und bauelementanordnung
EP0592938B1 (de) Verfahren zur Montage und Kontaktierung von elektronischen Bauelementen auf einem isolierenden Träger
DE10105351A1 (de) Elektronisches Bauelement mit Halbleiterchip und Herstellungsverfahren desselben
DE10241589B4 (de) Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
DE19702186C2 (de) Verfahren zur Gehäusung von integrierten Schaltkreisen
DE102005003125A1 (de) Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
DE10318074B4 (de) Verfahren zur Herstellung von BOC Modul Anordnungen mit verbesserten mechanischen Eigenschaften
DE102009036033B4 (de) Durchkontaktierung für Halbleiterwafer und Herstellungsverfahren
DE19846662A1 (de) Elektronisches Modul, insbesondere Multichipmodul mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
WO2007133806A2 (en) Wafer level semiconductor chip packages and methods of making the same

Legal Events

Date Code Title Description
OAV Publication of unexamined application with consent of applicant
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection