[go: up one dir, main page]

DE10022425A1 - Halbleiterbauelement und Verfahren zur Herstellung desselben - Google Patents

Halbleiterbauelement und Verfahren zur Herstellung desselben

Info

Publication number
DE10022425A1
DE10022425A1 DE10022425A DE10022425A DE10022425A1 DE 10022425 A1 DE10022425 A1 DE 10022425A1 DE 10022425 A DE10022425 A DE 10022425A DE 10022425 A DE10022425 A DE 10022425A DE 10022425 A1 DE10022425 A1 DE 10022425A1
Authority
DE
Germany
Prior art keywords
layer
further characterized
dielectric layer
electrode
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10022425A
Other languages
English (en)
Inventor
Yeong-Kwan Kim
Heung-Soo Park
Young-Wook Park
Sang-In Lee
Yoon-Hee Chang
Jong-Ho Lee
Sung-Je Choi
Seung-Hwan Lee
Jae-Soon Lim
Joo-Won Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE10022425A1 publication Critical patent/DE10022425A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D64/01342
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/682Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/692Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/66Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/66Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/66Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Die Erfindung bezieht sich auf ein Halbleiterbauelement mit einer ersten Schicht (33), die aus einem Material der Silicium-Familie gebildet ist, einer dielektrischen Schicht (37) und einer Elektrodenschicht (39) und ein Verfahren zur Herstellung desselben. DOLLAR A Erfindungsgemäß wird auf der ersten Schicht, z. B. einer unteren Kondensatorelektrode oder einem Gate-Substrat, die dielektrische Schicht durch sequentielles Zuführen von Reaktanden erzeugt. Auf der dielektrischen Schicht wird eine Elektrodenschicht, z. B. eine obere Kondensatorelektrode oder eine Gate-Elektrode, mit einer Austrittsarbeit aufgebracht, die höher als jene der ersten Schicht ist. DOLLAR A Verwendung zum Beispiel zur Bereitstellung von Kondensatoren und Transistoren in Halbleiterbauelementen.

Description

Die vorliegende Erfindung bezieht sich auf ein Halbleiterbau­ element nach dem Oberbegriff des Anspruchs 1 und ein Verfah­ ren zur Herstellung desselben. Spezieller bezieht sich die vorliegende Erfindung auf ein Halbleiterbauelement, bei dem es möglich ist, die Isolationseigenschaften einer stark di­ elektrischen Schicht, d. h. einer dielektrischen Schicht mit einer hohen Dielektrizitätskonstanten, zu verbessern, wenn ein Halbleitermaterial als untere Elektrode verwendet wird. Die Erfindung bezieht sich außerdem auf ein Verfahren zur Herstellung desselben.
Üblicherweise weisen solche Halbleiterbauelemente eine Struk­ tur auf, bei der die dielektrische Schicht zwischen einer un­ teren Elektrode als erster Schicht und einer oberen Elektrode als der Elektrodenschicht ausgebildet ist. Zum Beispiel kann dies eine Transistorstruktur, bei der eine dielektrische Schicht als isolierende Gate-Schicht und eine Gate-Elektrode sequentiell auf einem Siliciumsubstrat gebildet sind, das als die untere Elektrode fungiert, oder eine Kondensatorstruktur sein, bei welcher die dielektrische Schicht und eine obere Elektrode sequentiell auf einer unteren Elektrode gebildet sind.
Die Isolationseigenschaften der dielektrischen Schicht, die zwischen der oberen Elektrodenschicht und der unteren Schicht vorliegt, sind von großer Bedeutung. Zum Beispiel wird die Durchbruchspannungscharakteristik eines Transistors durch die Isolationseigenschaften der dielektrischen Schicht in der Transistorstruktur beeinflusst. In der Kondensatorstruktur variieren Kapazitätswerte entsprechend den Isolationseigen­ schaften der dielektrischen Schicht.
Insbesondere wird der Kapazitätswert groß, wenn das Oberflä­ chengebiet und die Dielektrizitätskonstante der dielektri­ schen Schicht in der Kondensatorstruktur groß sind. Daher wird eine Polysiliciumschicht, durch die eine dreidimensiona­ le Struktur leicht realisiert wird, als die untere Elektrode verwendet. Außerdem wird eine Tantaloxidschicht (Ta2O5) oder BST-Schicht (BaSrTiO3) mit einer hohen Dielektrizitätskon­ stante als die stark dielektrische Schicht verwendet. Wenn jedoch die stark dielektrische Schicht, wie die Tantaloxid­ schicht (Ta2O5) oder die BST-Schicht (BaSrTiO3), als die di­ elektrische Schicht verwendet wird, werden die Prozesse kom­ pliziert, da nachfolgende Prozesse notwendig sind, um einen stabilen Kondensator zu erhalten. Wenn die Ta2O5- oder die BST-Schicht als die dielektrische Schicht verwendet werden, muss das Material der oberen und der unteren Elektrode geän­ dert werden. Daher ist es wünschenswert, in der Kondensator­ struktur die Isolationseigenschaften der stark dielektrischen Schicht zu verbessern, wenn eine Polysiliciumschicht als die untere Elektrode verwendet wird.
Der Erfindung liegt daher als technisches Problem die Bereit­ stellung eines Halbleiterbauelementes der eingangs genannten Art und eines entsprechenden Herstellungsverfahrens zu Grun­ de, die es ermöglichen, die Isolationseigenschaften einer dielektrischen Schicht auf einem Untergrund aus einem Materi­ al der Silicium-Familie zu verbessern.
Die Erfindung löst dieses Problem durch die Bereitstellung eines Halbleiterbauelementes mit den Merkmalen des Anspruchs 1 und eines Verfahrens zur Herstellung desselben mit den Merkmalen des Anspruchs 11.
Vorteilhafte Weiterbildungen der Erfindung sind in den Un­ teransprüchen angegeben.
Vorteilhafte Ausführungsformen der Erfindung werden nachfol­ gend unter Bezugnahme auf die Zeichnungen beschrieben, in de­ nen zeigen:
Fig. 1 eine Querschnittansicht, die ein Halbleiterbauele­ ment mit Kondensator gemäß einer ersten Ausführungs­ form der Erfindung zeigt,
Fig. 2 eine Querschnittansicht eines Halbleiterbauelements gemäß einer zweiten Ausführungsform der Erfindung,
Fig. 3 und 4 schematisch die Barrierenhöhen und Ersatzschalt­ bilder eines herkömmlichen Kondensators beziehungs­ weise des Kondensators gemäß der ersten Ausführungs­ form,
Fig. 5 eine graphische Darstellung, welche Leckstromdichten in Abhängigkeit von einer Spannung für einen her­ kömmlichen Kondensator (SIS) und einen MIS- Kondensator der Erfindung zeigt,
Fig. 6 eine graphische Darstellung, welche Barrierenhöhen des herkömmlichen SIS-Kondensators und des MIS- Kondensators der vorliegenden Erfindung zeigt,
Fig. 7 und 8 graphische Darstellungen, welche die Leckstrom­ dichten als Funktion einer Spannung des MIS- Kondensators der Erfindung beziehungsweise des her­ kömmlichen SIS-Kondensators zeigen,
Fig. 9 eine graphische Darstellung, welche Prozesse des Zu­ führens und Spülens der jeweiligen Reaktanden zeigt, während die dielektrische Schicht des in Fig. 1 ge­ zeigten Kondensators durch ein atomares Schichtdepo­ sitionsverfahren erzeugt wird,
Fig. 10 eine graphische Darstellung, welche die gleichmäßige Dicke der durch das atomare Schichtdepositionsver­ fahren der Erfindung erzeugten dielektrischen Schicht zeigt,
Fig. 11A und 11B den Spitzenwert einer Röntgenstrahl-Photo­ elektronenspektroskopie (XPS) der durch das atomare Schichtdepositionsverfahren gemäß der Erfindung er­ zeugten dielektrischen Schicht,
Fig. 12 und 13 Querschnittansichten, die ein Verfahren zur Herstellung des Kondensators des in Fig. 1 gezeigten Halbleiterbauelements darstellen, und
Fig. 14 eine graphische Darstellung, welche die Dicken einer Aluminiumoxidschicht in Abhängigkeit einer Anzahl von Zyklen in Fällen zeigt, in denen eine stabili­ sierende Schicht durch die Linie (a) repräsentiert wird und nicht auf der Oberfläche der unteren Elek­ trode in dem MIS-Kondensator der Erfindung gebildet wird.
Illustrative Ausführungsformen der vorliegenden Erfindung werden nunmehr unter Bezugnahme auf die begleitenden Figuren beschrieben.
Fig. 1 ist eine Querschnittansicht, die ein Halbleiterbauele­ ment gemäß einer ersten Ausführungsform der vorliegenden Er­ findung zeigt. Spezieller weist das erfindungsgemäße Halblei­ terbauelement eine Kondensatorstruktur auf. Das Halbleiter­ bauelement beinhaltet hierzu eine untere Elektrode 33 eines Kondensators, eine dielektrische Schicht 37 und eine obere Elektrode 39 des Kondensators, die als zweite Elektrode ver­ wendet wird. Alle Elemente, d. h. die untere Elektrode 33, die dielektrische Schicht 37 und die obere Elektrode 39, werden auf einem Halbleitersubstrat 31 erzeugt, das heißt auf einem Siliciumsubstrat, das als erste Elektrode verwendet wird. In Fig. 1 bezeichnet ein Bezugszeichen 32 eine dielektrische Zwischenebenenschicht.
Die untere Elektrode 33 wird aus einer Schicht gebildet, die aus einem Material der Silicium-Familie besteht, aus dem sich leicht eine dreidimensionale Struktur bilden lässt, z. B. eine Polysiliciumschicht, die mit Störstellen, wie Phosphor (P), dotiert ist. Die dielektrische Schicht 37 wird durch ein ato­ mares Schichtdepositionsverfahren erzeugt, bei dem Reaktanden sequentiell zugeführt werden. Da die dielektrische Schicht 37 durch ein atomares Schichtdepositionsverfahren erzeugt wird, weist sie eine ausgezeichnete Stufenbedeckungs-Charakteristik auf. Die dielektrische Schicht 37 wird aus einem Aluminium­ oxid, einem Aluminiumhydroxid, Ta2O5, BST (BaSrTiO3), SrTiO3, PbTiO3, PZT (PbZrxTi1-xO3), PLZT (PZT dotiert mit La), Y2O3, CeO2, Nb2O5, TiO2, ZrO2, HfO2, SiO2, SiN, Si3N4 oder jeglicher Kombination derselben gebildet. Die obere Elektrode 39 wird aus einer Schicht aus einem Material mit einer Austrittsar­ beit erzeugt, die größer als jene der unteren Elektrode 33 ist, die aus dem Material der Silicium-Familie gebildet wird. Die obere Elektrode 39 wird aus einer Metallschicht, wie Al, Ni, Co, Cu, Mo, Rh, Pd, Sn, Au, Pt, Ru und Ir, einer hoch­ schmelzenden Metallschicht, wie Ti, TiN, TiAlN, TaN, TiSiN, WN, WBN, CoSi und W, einer leitfähigen Oxidschicht, wie RuO2, RhO2 und IrO2, Kombinationen derselben oder einer Doppel­ schicht gebildet, bei der eine Materialschicht mit einer Aus­ trittsarbeit, die höher als jene des Materials der Silicium- Familie ist, und eine mit Störstellen dotierte Polysilicium­ schicht sequentiell gebildet werden.
Wenn die obere Elektrode 39 eine Austrittsarbeit aufweist, die höher als jene der unteren Elektrode 33 ist, ist es mög­ lich, die Isolationseigenschaften der dielektrischen Schicht durch Reduzieren der Strommenge, die von der unteren Elektro­ de 33 zu der oberen Elektrode 39 fließt, zu verbessern, wie weiter unten erläutert.
Des weiteren erleichtert bei dem erfindungsgemäßen Halblei­ terbauelement eine stabilisierende Schicht 35, die z. B. aus einer Siliciumoxidschicht, einer Siliciumnitridschicht oder einer Kompositschicht aus der Siliciumoxid- und der Silicium­ nitridschicht besteht und auf der unteren Elektrode 33 des Kondensators erzeugt wird, die Bildung der dielektrischen Schicht 37. Wenn zum Beispiel die dielektrische Schicht unter Verwendung eines atomaren Schichtdepositionsverfahrens gebil­ det wird, ist die stabilisierende Schicht 35 eine hydrophile Schicht, welche die Oberfläche der unteren Elektrode 33 in dem Fall hydrophiliert, in welchem der zu der unteren Elek­ trode 33 zugeführte Reaktand ein hydrophiles Material ist.
Fig. 2 zeigt eine Querschnittansicht eines Halbleiterbauele­ ments gemäß einer zweiten Ausführungsform der Erfindung. Spe­ ziell weist das Halbleiterbauelement gemäß der zweiten Aus­ führungsform der Erfindung eine Transistorstruktur anstelle einer Kondensatorstruktur auf, wie in Fig. 1. Das erfindungs­ gemäße Halbleiterbauelement beinhaltet ein Silicumsubstrat 61, das mit Störstellen, wie Phosphor (P), Arsen (As), Bor (B) und Fluor (F), dotiert ist und als die erste Elektrode verwendet wird, eine Gate-Isolationsschicht 65, die als die dielektrische Schicht verwendet wird, und eine Gate-Elektrode 67, die als die zweite Elektrode verwendet wird.
In dem Halbleiterbauelement gemäß der zweiten Ausführungsform der Erfindung entsprechen, verglichen mit dem Halbleiterbau­ element gemäß der ersten Ausführungsform der Erfindung das Siliciumsubstrat 61 beziehungsweise die Gate-Elektrode 67 der unteren und der oberen Elektrode. In Fig. 2 bezeichnet das Bezugszeichen 62, das einen störstellendotierten Bereich mar­ kiert, einen Source- oder Drain-Bereich.
Die Gate-Isolationsschicht 65 wird durch ein atomares Schichtdepositionsverfahren gebildet, das die sequentielle Zuführung von Reaktanden beinhaltet. Da die Gate-Isolations­ schicht 65 durch ein atomares Schichtdepositionsverfahren er­ zeugt wird, weist sie eine ausgezeichnete Stufenbedeckungs- Charakteristik auf. Die Gate-Isoationsschicht 65 wird aus ei­ nem Aluminiumoxid, einem Aluminiumhydroxid, Ta2O5, BST (BaSrTiO3), SrTiO3, PbTiO3, PZT, PLZT, Y2O3, CeO2, Nb2O5, TiO2, ZrO2, HfO2, SiO2, SiN, Si3N4 oder jeglicher Kombination der­ selben gebildet.
Die Gate-Elektrode 67 wird aus einer Schicht aus einem Mate­ rial mit einer Austrittsarbeit gebildet, die höher als jene der unteren Elektrode 61 ist, die aus dem Material der Sili­ cium-Familie gebildet wird. Die Gate-Elektrode 67 wird aus einer Metallschicht, wie Al, Ni, Co, Cu, Mo, Rh, Pd, Sn, Au, Pt, Ru und Ir, einer hochschmelzenden Metallschicht, wie Ti, TiN, TiAlN, TaN, TiSiN, WN, WBN, CoSi und W, einer leitfähi­ gen Oxidschicht, wie RuO2, RhO2 und IrO2, jeglicher Kombinati­ on derselben oder einer Doppelschicht gebildet, bei der eine Materialschicht mit einer Austrittsarbeit, die höher als jene des Materials der Silicium-Familie ist, und eine mit Stör­ stellen dotierte Polysiliciumschicht sequentiell gebildet werden.
Wenn die Gate-Elektrode 67 eine Austrittsarbeit aufweist, die höher als jene des Siliciumsubstrats 61 ist, ist es möglich, die Isolationseigenschaften der Gate-Isolationsschicht 65 zu verbessern, da es möglich ist, die Strommenge zu reduzieren, die von dem Siliciumsubstrat 61 zu der Gate-Elektrode 67 fließt.
Des weiteren wird in dem Halbleiterbauelement der Erfindung die stabilisierende Schicht 63, die z. B. aus einer Silicium­ oxidschicht, einer Siliciumnitridschicht oder einer Komposit­ schicht aus der Siliciumoxid- und der Siliciumnitridschicht besteht, auf dem Siliciumsubstrat 61 gebildet, um die Erzeu­ gung der Gate-Isolationsschicht 65 zu erleichtern. Wenn zum Beispiel die dielektrische Schicht unter Verwendung eines atomaren Schichtdepositionsverfahrens gebildet wird, ist die stabilisierende Schicht 63 eine hydrophile Schicht, welche die Oberfläche des Siliciumsubstrats 61 hydrophiliert, wenn der dem Siliciumsubstrat 61 zugeführte Reaktand ein hydrophi­ les Material ist.
Die Isolationseigenschaft der dielektrischen Schicht wird der Einfachheit halber unter Bezugnahme auf die erste Ausfüh­ rungsform, d. h. die Kondensatorstruktur, beschrieben. Die Be­ schreibung der isolierenden Eigenschaft der dielektrischen Schicht kann auch auf die Transistorstruktur in der zweiten Ausführungsform angewendet werden. Das heißt, die untere Elektrode des Kondensators entspricht dem Siliciumsubstrat des Transistors, und die obere Elektrode des Kondensators entspricht der Gate-Elektrode des Transistors.
Die Fig. 3 und 9 zeigen schematisch die Barrierenhöhen und Ersatzschaltbilder eines herkömmlichen Kondensators bezie­ hungsweise des Kondensators von Fig. 1.
Speziell stellen die Teilbilder von Fig. 3 die Barrierenhöhe und das Ersatzschaltbild des herkömmlichen Kondensators dar. Bei dem in Fig. 3 gezeigten herkömmlichen Kondensator sind die obere und die untere Elektrode aus einer Polysilicium­ schicht gebildet, die mit Störstellen dotiert ist, und die dielektrische Schicht ist aus einer Aluminiumoxidschicht mit einer Dicke von 6 nm unter Verwendung eines atomaren Schicht­ depositionsverfahrens gebildet (SIS-Kondensator). Fig. 4 stellt die Barrierenhöhe und das Ersatzschaltbild des Konden­ sators von Fig. 1 dar. Bei dem Kondensator der Fig. 4, der vorzugsweise ein Metall-Isolator-Halbleiter(MIS)-Kondensator ist, wird die untere Elektrode als die Schicht aus dem Mate­ rial der Silicium-Familie aus der mit Störstellen dotierten Polysiliciumschicht gebildet. Die dielektrische Schicht wird aus einer Aluminiumoxidschicht mit einer Dicke von 6 nm unter Verwendung eines atomaren Depositionsverfahrens gebildet, und die obere Elektrode wird aus einer TiN-Schicht mit einer Aus­ trittsarbeit gebildet, die höher als jene der unteren Elek­ trode ist. Bei dem MIS-Kondensator der Erfindung kann die obere Elektrode aus einer Doppelschicht gebildet sein, welche die TiN-Schicht und die mit Störstellen dotierte Polysilici­ umschicht beinhaltet. In diesem Fall steuert die mit Stör­ stellen dotierte Polysiliciumschicht unter dem Gesichtspunkt des Betriebs des Halbleiterbauelements den Oberflächenwider­ stand.
In Fig. 3 und 4 können Elektronen, die in der unteren Elek­ trode vorliegen, zu der oberen Elektrode wandern, indem sie durch eine erste Widerstandskomponente 41, die einer Anfangs­ barriere a entspricht, und eine zweite Widerstandskomponente 43 der dielektrischen Schicht laufen, wenn eine positive Vor­ spannung an die obere Elektrode angelegt wird, wie im mittle­ ren Teilbild von Fig. 3 illustriert.
In dem in Fig. 4 gezeigten Kondensator der Erfindung durch­ laufen die Elektronen die Anfangsbarriere a und wandern in Richtung der oberen Elektrode, die eine höhere Barriere als der Kondensator des Standes der Technik aufweist, wenn eine positive Vorspannung an die obere Elektrode angelegt wird, wie im mittleren Teilbild von Fig. 4 illustriert. Zu diesem Zeitpunkt wirkt, da durch die Differenz b2-a zwischen der Barriere b2 der oberen Elektrode und der Barriere a der unte­ ren Elektrode eine Steigung gebildet wird, diese Steigung als eine dritte Widerstandskomponente 45, die das Fließen der Elektronen verhindert, womit verhindert wird, dass die Elek­ tronen von der unteren Elektrode zu der oberen Elektrode fließen und womit folglich die Isolationseigenschaften der dielektrischen Schicht verbessert werden.
Wenn eine negative Vorspannung an die obere Elektrode ange­ legt wird, wie in den unteren Teilbildern der Fig. 3 und 4 illustriert, ist es auf Grund vierter Widerstandskomponenten 47a und 47b, die durch hohe Anfangsbarrieren b1 und b2 verur­ sacht werden, für die Elektronen schwierig, von der oberen Elektrode zu der unteren Elektrode zu wandern. Da insbesonde­ re die Anfangsbarrierenhöhe b2 des Kondensators der Erfindung in Fig. 4 höher als die Anfangsbarrierenhöhe b1 des Kondensa­ tors in Fig. 3 ist, ist die vierte Widerstandskomponente 47b der Erfindung höher als die herkömmliche vierte Widerstands­ komponente 47a.
Fig. 5 ist eine graphische Darstellung, welche Leckstromdich­ ten in Abhängigkeit von einer Spannung des herkömmlichen SIS- Kondensators und des MIS-Kondensators der Erfindung zeigt. Fig. 6 ist eine graphische Darstellung, welche die Barrieren­ höhen des herkömmlichen SIS-Kondensators und des MIS-Konden­ sators der Erfindung zeigt.
Speziell zeigt, wie in Fig. 5 dargestellt, wenn die Leck­ stromdichte 1 × 10-7 A/cm2 beträgt, was in einem allgemeinen Halbleiterbauelement tolerierbar ist, der MIS-Kondensator der Erfindung einen Einsatzpunkt, der um 0,9 V höher als jener des herkömmlichen SIS-Kondensators ist. Ein derartiges Phänomen wird durch die Differenz zwischen der Barrierenhöhe der unte­ ren Elektrode und der Barrierenhöhe der oberen Elektrode ver­ ursacht, wie in den Fig. 4 und 6 gezeigt. In Fig. 6 bedeutet die x-Achse die Energie entsprechend der Barrierenhöhe, und die y-Achse bedeutet die Barrierenhöhe. Jmax bezeichnet eine Stromdichte bei 125°C, und Jmin bezeichnet eine Stromdichte bei 25°C. Wie in Fig. 6 gezeigt, bezeichnet ein Spitzenwert­ punkt bei der positiven Vorspannung eine Energie entsprechend der Barrierenhöhe. Der Spitzenwertpunkt liegt in dem herkömm­ lichen SIS-Kondensator bei 1,42 eV und in dem MIS-Kondensator gemäß der Erfindung bei 2,35 eV.
Die Differenz zwischen der Barrierenhöhe des herkömmlichen SIS-Kondensators und der Barrierenhöhe des MIS-Kondensators gemäß der Erfindung beträgt 0,93 eV. Diese Differenz ist äqui­ valent zu der Differenz b2-a in Bezug auf Fig. 4. Daher weist der MIS-Kondensator gemäß der Erfindung einen um die Diffe­ renz b2-a höheren Einsatzpunkt auf als der herkömmliche SIS- Kondensator. Das heißt, da der MIS-Kondensator gemäß der Er­ findung einer Leckstromdichte entsprechend einer Spannungs­ differenz von etwa 0,9 V standhalten kann, ist es möglich, die Dicke der dielektrischen Schicht zu reduzieren und somit die Kapazität zu erhöhen.
Die Fig. 7 und 8 sind graphische Darstellungen, welche Leck­ stromdichten in Abhängigkeit von der Spannung des MIS-Konden­ sators beziehungsweise des herkömmlichen SIS-Kondensators zeigen.
Speziell ist es in einem allgemeinen Referenzwert, bei dem die Leckstromdichte etwa 1 × 10-7 A/cm2 beträgt und die Spannung 1,2 V ist, möglich, dass eine äquivalente Oxidschicht im Fall des MIS-Kondensators gemäß der Erfindung eine Dicke von 2,8 nm aufweist und dass im Fall des herkömmlichen SIS-Kondensators eine äquivalente Oxidschicht eine Dicke von 4,1 nm aufweist. Der Grund dafür liegt darin, dass der Einsatzpunkt des MIS- Kondensators gemäß der Erfindung um eine Spanne von etwa 0,9 V höher liegt als jener des SIS-Kondensators, wie vorstehend erwähnt.
Nunmehr wird das Verfahren zur Herstellung des Halbleiterbau­ elements gemäß der ersten Ausführungsform beschrieben, d. h. der Kondensatorstruktur. Die Beschreibung des Verfahrens zur Herstellung des Halbleiterbauelements von Fig. 1, der Konden­ satorstruktur, kann auf die Struktur des Transistors der zweiten Ausführungsform angewendet werden. Die untere Elek­ trode des Kondensators entspricht nämlich dem Siliciumsub­ strat des Transistors, und die obere Elektrode des Kondensa­ tors entspricht der Gate-Elektrode des Transistors. Zuerst wird ein Verfahren zur Erzeugung der dielektrischen Schicht des Kondensators gemäß der Erfindung beschrieben.
Fig. 9 ist eine graphische Darstellung, welche Prozesse des Zuführens und des Spülens der jeweiligen Reaktanden zeigt, wenn die dielektrische Schicht des in Fig. 1 gezeigten Kon­ densators durch ein atomares Schichtdepositionsverfahren ge­ bildet wird. Fig. 10 ist eine graphische Darstellung, welche die gleichmäßige Dicke der durch das atomare Schichtdepositi­ onsverfahren gebildeten dielektrischen Schicht zeigt. Die Fig. 11A bis 11B stellen den Spitzenwert einer Röntgenstrahl- Photoelektronenspektroskopie (XPS) der durch das atomare Schichtdepositionsverfahren gebildeten dielektrischen Schicht dar.
Spezieller wird die dielektrische Schicht des Kondensators gemäß der Erfindung durch das atomare Schichtdepositionsver­ fahren gebildet, das eine ausgezeichnete Stufenbedeckungscha­ rakteristik aufweist. Bei der vorliegenden Ausführungsform wird ein Fall, bei dem die dielektrische Schicht aus einer Aluminiumoxidschicht gebildet wird, als Beispiel verwendet. Bei dem atomaren Schichtdepositionsverfahren wird ein Zyklus wiederholt, bei dem ein Reaktionsgas (ein Reaktand), das Alu­ minium enthält, einer Kammer zugeführt und dann durch ein inertes Gas aus dieser gespült wird, wonach ein oxidierendes Gas der Kammer zugeführt und dann durch ein inertes Gas aus dieser gespült wird. Daher beinhaltet das atomare Schichtde­ positionsverfahren gemäß der Erfindung eine atomare Schicht- Epitaxie (ALE), eine zyklische chemische Gasphasenabscheidung (CVD), eine digitale CVD und eine AlCVD.
Speziell wird, wie in Fig. 9 gezeigt, die Aluminiumoxid­ schicht auf dem Halbleitersubstrat, zum Beispiel dem Silici­ umsubstrat, durch mehrmaliges Wiederholen des Zyklus gebil­ det, bei dem der Reaktand, der Aluminium enthält, wie TMA[Al(CH3)3], Al(CH3)Cl und AlCl3, der Kammer zugeführt wird und dann durch das inerte Gas herausgespült wird, wonach ein oxidierendes Gas, wie H2O, N2O, NO2 und O3, der Kammer zuge­ führt wird und dann durch das inerte Gas herausgespült wird. Die Aluminiumoxidschicht wird dabei durch sequentielles Zu­ führen eines ersten Reaktanden, der Aluminium enthält, und eines zweiten Reaktanden gebildet, der aus einem oxidierenden Gas besteht. Bei der vorliegenden Ausführungsform wird TMA als der Reaktand verwendet, der Aluminium enthält, und H2O- Gas wird als das oxidierende Gas verwendet.
Die durch Verwenden dieser Gase erzielte Aluminiumoxidschicht weist eine außergewöhnlich gleichmäßige Dicke gemäß den in Fig. 10 gezeigten Messpositionen auf. In Fig. 10 befindet sich ein Punkt von den für die Messung verwendeten Punkten im Mittelpunkt eines Halbleiterwafers, vier Punkte sind um 90° auf dem Umfang eines Kreises mit einem Durchmesser von 1,75 Inch voneinander beabstandet, und die anderen vier Punkte sind um 90° auf dem Umfang eines Kreises mit einem Durchmes­ ser von 3,5 Inch voneinander beabstandet.
Wenn die Aluminiumoxidschicht mit XPS vermessen wird, wie in den Fig. 11A und 11B gezeigt, sind lediglich Al-O- und O-O- Spitzenwerte zu finden. Dies bestätigt, dass die Aluminium­ oxidschicht aus Sauerstoff und Aluminium gebildet wird. In den Fig. 11A und 11B bezeichnet die x-Achse die Bindungsener­ gie, und die y-Achse bezeichnet Zählwerte.
Die Fig. 12 und 13 sind Querschnittansichten, die ein Verfah­ ren zur Herstellung des Kondensators des in Fig. 1 gezeigten Halbleiterbauelements erläutern.
Fig. 12 zeigt die Schritte zur Erzeugung der unteren Elektro­ de 33 und der stabilisierenden Schicht 35. Es wird eine di­ elektrische Zwischenebenenschicht 32 auf dem Halbleitersub­ strat, zum Beispiel dem Siliciumsubstrat, gebildet, und darin wird eine Öffnung erzeugt. Die untere Elektrode 33, die das Halbleitersubstrat 31 durch die Kontaktöffnung hindurch kon­ taktiert, wird auf dem Halbleitersubstrat 31 gebildet, wobei die dielektrische Zwischenebenenschicht 32 ebenfalls auf dem Substrat 31 gebildet ist. Da die untere Elektrode 33 als eine Schicht aus einem Material der Silicium-Familie gebildet wird, wie als eine mit Störstellen dotierte Polysilicium­ schicht, kann sie insbesondere so gebildet werden, dass sie verschiedene dreidimensionale Strukturen aufweist.
Die stabilisierende Schicht 35 wird mit einer Dicke von 0,1 nm bis 4 nm gebildet, um die untere Elektrode 33 derart zu bedec­ ken, dass die später auf der Oberfläche der unteren Elektrode 33 erzeugte dielektrische Schicht stabil gebildet wird. Die stabilisierende Schicht 35 wird durch einen Prozess mit einer thermischen Hysterese, wie einen schnellen thermischen Pro­ zess (RTP), einen Temperprozess oder einen Plasmaprozess oder unter Verwendung eines Reaktanden, der Silicium und Stick­ stoff enthält, bei einer Temperatur von 900°C und während ei­ ner Zeitspanne von drei Stunden aus einer Silicium­ nitridschicht erzeugt, wobei ein Gas der Stickstoff-Familie verwendet wird. Außerdem kann die stabilisierende Schicht 35 durch einen Temperprozess, einen thermischen Ultravio­ lett(UV)-Prozess oder einen Plasmaprozess unter Verwendung eines Gases der Sauerstoff-Familie aus einer Siliciumoxid­ schicht gebildet werden. In der vorliegenden Ausführungsform wird der RTP während etwa 60 Sekunden durchgeführt, oder der UV-Ozon-Prozess wird bei einer Temperatur von 450°C während drei Minuten unter Verwendung einer Stickstoffquelle, zum Beispiel NH3-Gas, durchgeführt.
Die Rolle der stabilisierenden Schicht 35 wird unter Bezug­ nahme auf Fig. 14 beschrieben. Fig. 14 zeigt die Dicke in nm der Aluminiumoxidschicht als Funktion der Anzahl von Zyklen, wenn die stabilisierende Schicht auf der Oberfläche der unte­ ren Elektrode erzeugt wird (a) und wenn die stabilisierende Schicht nicht auf der Oberfläche der unteren Elektrode er­ zeugt wird (b), wie in dem MIS-Kondensator gemäß der Erfin­ dung.
Die stabilisierende Schicht 35 ermöglicht es, dass die di­ elektrische Schicht in einem nachfolgenden Prozess stabil er­ zeugt wird. Da die Oberfläche des Polysiliciums, welche die untere Elektrode 33 darstellt, mit Störstellen dotiert ist und sich im Allgemeinen in einem hydrophoben Zustand befin­ det, wenn die dielektrische Schicht unter Verwendung von Was­ serdampf als dem oxidierenden Gas gebildet wird, ist es nicht möglich, die Aluminiumoxidschicht stabil auf der hydrophoben unteren Elektrode 33 zu erzeugen. Das heißt, wenn die stabi­ lisierende Schicht 35 nicht erzeugt wird, wie in (b) von Fig. 14 gezeigt, beginnt die Aluminiumoxidschicht nach einer Inku­ bationszeitspanne von 10 Zyklen zu wachsen. Wenn jedoch die stabilisierende Schicht 35 gebildet wird, wird die Oberfläche der unteren Elektrode 33 so geändert, dass sie hydrophil ist. Demgemäß ist es möglich, die Aluminiumoxidschicht ohne die Inkubationszeitspanne stabil zu bilden, wie in (a) von Fig. 14 gezeigt. In der vorliegenden Ausführungsform wird die sta­ bilisierende Schicht 35 erzeugt. Die Bildung der stabilisie­ renden Schicht kann jedoch bei Bedarf weggelassen werden.
Fig. 13 zeigt Schritte zur Bildung einer dielektrischen Schicht 37. Die Aluminiumoxidschicht wird auf der unteren Elektrode 33 mit einer Dicke von etwa der Abmessung eines Atoms, zum Beispiel etwa 0,05 nm bis 10 nm, durch sequentielles Injizieren der Aluminiumquelle und des oxidierenden Gases in die Kammer erzeugt. Die dielektrische Schicht 37 wird aus ei­ ner Aluminiumoxidschicht mit einer Dicke von etwa 1 nm bis 30 nm durch wiederholtes Durchführen des Schrittes der Bildung der Aluminiumoxidschicht mit einer Dicke von etwa der Abmes­ sung eines Atoms erzeugt. Die wie vorstehend erwähnt gebilde­ te, dielektrische Schicht 37 weist aufgrund der Prozesseigen­ schaften des atomaren Schichtdepositionsverfahrens eine aus­ gezeichnete Stufenbedeckung auf. Zum Beispiel ist es möglich, eine Stufenbedeckung von mehr als 98% in einer Struktur mit einem Aspektverhältnis von 9 : 1 zu erzielen.
Nach der Bildung der dielektrischen Schicht 37 wird eine thermische Nachbehandlung durchgeführt, um zwecks Verdichtung der dielektrischen Schicht Störstellen zu entfernen und eine stöchiometrische dielektrische Schicht von hoher Qualität zu erzielen. Die thermische Nachbehandlung kann unter Verwendung eines UV-Ozon-Prozesses, einer Stickstofftemperung, einer Sauerstofftemperung, einer nassen Oxidation, eines RTP unter Verwendung eines Gases, das Sauerstoff oder Stickstoff bein­ haltet, wie N2, NH3, O2 und N2O, oder einer Vakuumtemperung mit einer thermischen Hysterese während einer Zeitspanne von drei Stunden bei der Temperatur von 900°C durchgeführt wer­ den. Resultate, die mittels Durchführen einiger der obigen Prozesse erzielt wurden, sind in Tabelle 1 gezeigt.
Tabelle 1
In Tabelle 1 wird eine Sauerstofftemperung während 30 Minuten bei einer Temperatur von 750°C durchgeführt. Der UV-Ozon- Prozess wird während 10 Minuten mit einer Energie von 20 Mil­ liwatt durchgeführt. Der Sauerstoff-RTP wird während drei Mi­ nuten bei einer Temperatur von 750°C durchgeführt. Die Stick­ stofftemperung wird während drei Minuten bei einer Temperatur von 750°C durchgeführt. Die Werte von Tabelle 1 bedeuten Bre­ chungsindizes nach einer thermischen Nachbehandlung, und die Zahlen in Klammern bezeichnen die Dicken der dielektrischen Schicht in nm nach der thermischen Behandlung. Wie in Tabelle 1 gezeigt, erzeugen Proben, bei denen der UV-Ozon-Prozess und die Stickstofftemperung durchgeführt wurden, die besten Re­ sultate hinsichtlich der Dicke der dielektrischen Schicht und des Brechungsindexes. Bei der vorliegenden Ausführungsform wird nach der Bildung der dielektrischen Schicht die thermi­ sche Nachbehandlung durchgeführt. Die Durchführung der ther­ mischen Nachbehandlung kann jedoch alternativ weggelassen werden.
Dann wird, wie in Fig. 1 gezeigt, die obere Elektrode 39 auf der dielektrischen Schicht 37 gebildet. Die obere Elektrode 39 wird aus der Materialschicht mit der Austrittsarbeit ge­ bildet, die höher als jene der unteren Elektrode ist, die aus dem Material der Silicium-Familie gebildet wird, wie vorste­ hend erwähnt. Die obere Elektrode 39 wird aus einer Metall­ schicht, wie Al, Ni, Co, Cu, Mo, Rh, Pd, Sn, Au, Pt, Ru und Ir, aus einer hochschmelzenden Metallschicht, wie Ti, TiN, TiAlN, TaN, TiSiN, WN, WBN, CoSi und W, einer leitfähigen Oxidschicht, wie RuO2, RhO2 und IrO2, jeglicher Kombination der vorstehenden oder einer Doppelschicht gebildet, bei der eine Materialschicht, die eine Austrittsarbeit aufweist, die höher als jene des Materials der Silicium-Familie ist, und eine mit Störstellen dotierte Polysiliciumschicht sequentiell gebildet werden. Bei der vorliegenden Ausführungsform wird die obere Elektrode aus einer Doppelschicht mit einer TiN- Schicht und einer mit Störstellen dotierten Polysilicium­ schicht gebildet.
Wie vorstehend erwähnt, wird in dem Halbleiterbauelement ge­ mäß der Erfindung die dielektrische Schicht durch ein atoma­ res Schichtdepositionsverfahren gebildet, und die obere Elek­ trode wird aus einer Materialschicht mit einer Austrittsar­ beit gebildet, die höher als jene der unteren Elektrode ist, wenn die normalerweise verwendete Materialschicht der Silici­ um-Familie, zum Beispiel die mit Störstellen dotierte Polysi­ liciumschicht, als die untere Elektrode verwendet wird. Da­ durch ist es möglich, die Isolationseigenschaften der dielek­ trischen Schicht zu verbessern und den Kapazitätswert in der Kondensatorstruktur zu erhöhen.

Claims (20)

1. Halbleiterbauelement mit
  • - einer ersten Schicht (33), die aus einem Material der Silicium-Familie gebildet ist,
  • - einer dielektrischen Schicht (37), die auf der ersten Schicht gebildet ist, und
  • - einer Elektrodenschicht (39), die auf der dielektri­ schen Schicht gebildet ist,
dadurch gekennzeichnet, dass
  • - die dielektrische Schicht (37) durch sequentielles Zu­ führen von Reaktanden gebildet ist und die Elektroden­ schicht (39) mit einer Austrittsarbeit, die höher als jene der ersten Schicht ist, gebildet ist.
2. Halbleiterbauelement nach Anspruch 1, weiter dadurch ge­ kennzeichnet, dass die dielektrische Schicht aus einem Material gebildet ist, das aus der Gruppe ausgewählt ist, die aus einem Aluminiumoxid, einem Aluminiumhydro­ xid, Ta2O5, BST (BaSrTiO3), SrTiO3, PbTiO3, PZT, PLZT, Y2O3, CeO2, Nb2O5, TiO2, ZrO2, HfO2, SiO2, SiN, Si3N4 und Kombinationen derselben besteht.
3. Halbleiterbauelement nach Anspruch 1 oder 2, weiter da­ durch gekennzeichnet, dass die Elektrodenschicht aus ei­ ner Metallschicht, einer hochschmelzenden Metallschicht, einer leitfähigen Oxidschicht, einer Kombination der obigen oder einer Doppelschicht gebildet ist, bei der eine Materialschicht mit einer Austrittsarbeit, die hö­ her als jene des Materials der Silicium-Familie ist, und eine mit Störstellen dotierte Polysiliciumschicht se­ quentiell gebildet sind.
4. Halbleiterbauelement nach Anspruch 3, weiter dadurch ge­ kennzeichnet, dass die Metallschicht aus einem Metall gebildet ist, das aus der Gruppe ausgewählt ist, die aus Al, Ni, Co, Cu, Mo, Rh, Pd, Sn, Au, Pt, Ru und Ir be­ steht, die hochschmelzende Metallschicht aus einem Me­ tall gebildet ist, das aus der Gruppe ausgewählt ist, die aus Ti, TiN, TiAlN, TaN, TiSiN, WN, WBN, CoSi und W besteht, und die leitfähige Oxidschicht aus einem Oxid gebildet ist, das aus der Gruppe ausgewählt ist, die aus RuO2, RhO2 und IrO2 besteht.
5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, weiter dadurch gekennzeichnet, dass eine stabilisierende Schicht auf der ersten Schicht gebildet ist, um die Bil­ dung der dielektrischen Schicht durch Hydrophilieren der Oberfläche der ersten Schicht zu erleichtern.
6. Halbleiterbauelement nach Anspruch 5, weiter dadurch ge­ kennzeichnet, dass die stabilisierende Schicht eine Si­ liciumoxidschicht, eine Siliciumnitridschicht oder eine zusammengesetzte Schicht aus der Siliciumoxidschicht und der Siliciumnitridschicht ist.
7. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, weiter dadurch gekennzeichnet, dass die dielektrische Schicht durch ein atomares Schichtdepositionsverfahren gebildet ist.
8. Halbleiterbauelement nach Anspruch 7, weiter dadurch ge­ kennzeichnet, dass in dem atomaren Schichtdepositions­ verfahren ein Reaktionsgas und ein Spülgas sequentiell einer Kammer zugeführt werden.
9. Halbleiterbauelement nach einem der Ansprüche 1 bis 8, weiter dadurch gekennzeichnet, dass die erste Schicht eine untere Elektrode und die Elektrodenschicht eine obere Elektrode eines Kondensators sind.
10. Halbleiterbauelement nach einem der Ansprüche 1 bis 8, weiter dadurch gekennzeichnet, dass die erste Schicht ein Siliciumsubstrat (61), die dielektrische Schicht ei­ ne Gate-Isolationsschicht (65) und die Elektrodenschicht eine Gate-Elektrodenschicht (67) sind.
11. Verfahren zur Herstellung eines Halbleiterbauelements nach einem der Ansprüche 1 bis 10, gekennzeichnet durch die Schritte:
  • - Bereitstellen einer ersten Schicht aus einem Material der Silicium-Familie,
  • - Bilden einer dielektrischen Schicht durch sequentiel­ les Zuführen von Reaktanden auf der ersten Schicht, und
  • - Bilden einer Elektrodenschicht mit einer Austrittsar­ beit, die höher als jene der ersten Schicht ist, auf der dielektrischen Schicht.
12. Verfahren nach Anspruch 11, weiter dadurch gekennzeich­ net, dass der Schritt der Bildung der dielektrischen Schicht den Schritt der Verwendung eines Materials bein­ haltet, das aus der Gruppe ausgewählt wird, die aus ei­ nem Aluminiumoxid, einem Aluminiumhydroxid, Ta2O5, BST (BaSrTiO3), SrTiO3, PbTiO3, PZT, PLZT, Y2O3, CeO2, Nb2O5, TiO2, ZrO2, HfO2, SiO2, SiN, Si3N4 und Kombinationen der­ selben besteht.
13. Verfahren nach Anspruch 11 oder 12, weiter dadurch ge­ kennzeichnet, dass der Schritt der Bildung der Elektro­ denschicht den Schritt der Verwendung einer Metall­ schicht, einer hochschmelzenden Metallschicht, einer leitfähigen Oxidschicht, einer Kombination der obigen oder einer Doppelschicht beinhaltet, bei der eine Mate­ rialschicht mit einer Austrittsarbeit, die höher als je­ ne des Materials der Silicium-Familie ist, und eine mit Störstellen dotierte Polysiliciumschicht sequentiell ge­ bildet werden.
14. Verfahren nach Anspruch 13, weiter dadurch gekennzeich­ net, dass der Schritt der Verwendung einer Metallschicht den Schritt der Verwendung eines Metalls beinhaltet, das aus der Gruppe ausgewählt wird, die aus Al, Ni, Co, Cu, Mo, Rh, Pd, Sn, Au, Pt, Ru und Ir besteht, der Schritt der Verwendung einer hochschmelzenden Metallschicht den Schritt der Verwendung eines hochschmelzenden Metalls beinhaltet, das aus der Gruppe ausgewählt wird, die aus Ti, TiN, TiAlN, TaN, TiSiN, WN, WBN, CoSi und W besteht, und der Schritt der Verwendung der leitfähigen Oxid­ schicht den Schritt der Verwendung einer leitfähigen Schicht beinhaltet, die aus einem Oxid gebildet wird, das aus der Gruppe ausgewählt wird, die aus RuO2, RhO2 und IrO2 besteht.
15. Verfahren nach einem der Ansprüche 11 bis 14, das des weiteren einen Schritt der Bildung einer stabilisieren­ den Schicht beinhaltet, um die Bildung der dielektri­ schen Schicht auf der ersten Schicht nach dem Schritt der Bereitstellung der ersten Schicht zu erleichtern.
16. Verfahren nach Anspruch 15, weiter dadurch gekennzeich­ net, dass der Schritt der Bildung der stabilisierenden Schicht den Schritt des Auswählens der stabilisierenden Schicht aus einer Siliciumoxidschicht, einer Siliciumni­ tridschicht und einer zusammengesetzten Schicht aus der Siliciumoxidschicht und der Siliciumnitridschicht bein­ haltet.
17. Verfahren nach Anspruch 15 oder 16, weiter dadurch ge­ kennzeichnet, dass der Schritt der Bildung der stabili­ sierenden Schicht derart erfolgt, dass die stabilisie­ rende Schicht durch Hydrophilierung der Oberfläche der ersten Schicht die Bildung der dielektrischen Schicht erleichtert.
18. Verfahren nach einem der Ansprüche 11 bis 17, weiter da­ durch gekennzeichnet, dass der Schritt der Bildung der dielektrischen Schicht die Verwendung eines atomaren Schichtdepositionsverfahrens beinhaltet.
19. Verfahren nach Anspruch 18, weiter dadurch gekennzeich­ net, dass das atomare Schichtdepositionsverfahren die Schritte des sequentiellen Zuführens eines Reaktionsga­ ses und eines Spülgases in eine Kammer beinhaltet.
20. Verfahren nach einem der Ansprüche 11 bis 19, das des weiteren einen Schritt des Durchführens einer thermi­ schen Nachbehandlung nach dem Schritt der Bildung der dielektrischen Schicht umfasst.
DE10022425A 1999-08-14 2000-05-09 Halbleiterbauelement und Verfahren zur Herstellung desselben Withdrawn DE10022425A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019990033520A KR20010017820A (ko) 1999-08-14 1999-08-14 반도체 소자 및 그 제조방법
US09/535,949 US20020195683A1 (en) 1999-08-14 2000-03-27 Semiconductor device and method for manufacturing the same

Publications (1)

Publication Number Publication Date
DE10022425A1 true DE10022425A1 (de) 2001-03-01

Family

ID=26636028

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10022425A Withdrawn DE10022425A1 (de) 1999-08-14 2000-05-09 Halbleiterbauelement und Verfahren zur Herstellung desselben

Country Status (7)

Country Link
US (1) US20020195683A1 (de)
JP (1) JP2001111000A (de)
KR (1) KR20010017820A (de)
CN (1) CN1284747A (de)
DE (1) DE10022425A1 (de)
GB (1) GB2353404B (de)
TW (1) TW436907B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10123858B4 (de) * 2001-05-01 2006-03-23 Samsung Electronics Co., Ltd., Suwon Atomschicht-Abscheidungsverfahren zur Bildung einer Siliciumnitrid-haltigen Dünnschicht
US8169013B2 (en) 2001-06-13 2012-05-01 Renesas Electronics Corporation Metal-insulator-metal (MIM) capacitor having capacitor dielectric material selected from a group consisting of ZRO2, HFO2, (ZRX, HF1-X)O2 (0<x<1), (ZRy, Ti (O<y<1), (Hfz, Ti-z)O2 (O<z<1) and (Zrk, Ti1, Hfm)O2 (O<K, 1, m<1, K+1+m=1)

Families Citing this family (171)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6974766B1 (en) 1998-10-01 2005-12-13 Applied Materials, Inc. In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
US6319766B1 (en) 2000-02-22 2001-11-20 Applied Materials, Inc. Method of tantalum nitride deposition by tantalum oxide densification
US6620723B1 (en) 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US7101795B1 (en) 2000-06-28 2006-09-05 Applied Materials, Inc. Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer
US7405158B2 (en) 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US6936538B2 (en) 2001-07-16 2005-08-30 Applied Materials, Inc. Method and apparatus for depositing tungsten after surface treatment to improve film characteristics
US7964505B2 (en) 2005-01-19 2011-06-21 Applied Materials, Inc. Atomic layer deposition of tungsten materials
US7732327B2 (en) 2000-06-28 2010-06-08 Applied Materials, Inc. Vapor deposition of tungsten materials
US6551929B1 (en) 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
SG90269A1 (en) * 2000-11-13 2002-07-23 Applied Materials Inc Atomic layer deposition of ta2o5 and high-k dielectrics
JP3624822B2 (ja) * 2000-11-22 2005-03-02 株式会社日立製作所 半導体装置およびその製造方法
KR100390831B1 (ko) * 2000-12-18 2003-07-10 주식회사 하이닉스반도체 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법
US6596643B2 (en) 2001-05-07 2003-07-22 Applied Materials, Inc. CVD TiSiN barrier for copper integration
KR100418581B1 (ko) * 2001-06-12 2004-02-11 주식회사 하이닉스반도체 메모리 소자의 제조방법
US6849545B2 (en) 2001-06-20 2005-02-01 Applied Materials, Inc. System and method to form a composite film stack utilizing sequential deposition techniques
DE10130936B4 (de) * 2001-06-27 2004-04-29 Infineon Technologies Ag Herstellungsverfahren für ein Halbleiterbauelement mittels Atomschichtabscheidung/ALD
KR100400252B1 (ko) * 2001-06-29 2003-10-01 주식회사 하이닉스반도체 탄탈륨 옥사이드 캐퍼시터의 형성 방법
US7211144B2 (en) 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
WO2003029515A2 (en) 2001-07-16 2003-04-10 Applied Materials, Inc. Formation of composite tungsten films
US8110489B2 (en) 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
US9051641B2 (en) 2001-07-25 2015-06-09 Applied Materials, Inc. Cobalt deposition on barrier surfaces
WO2003030224A2 (en) 2001-07-25 2003-04-10 Applied Materials, Inc. Barrier formation using novel sputter-deposition method
US20030029715A1 (en) 2001-07-25 2003-02-13 Applied Materials, Inc. An Apparatus For Annealing Substrates In Physical Vapor Deposition Systems
US20090004850A1 (en) 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
US6718126B2 (en) 2001-09-14 2004-04-06 Applied Materials, Inc. Apparatus and method for vaporizing solid precursor for CVD or atomic layer deposition
KR20030025672A (ko) * 2001-09-22 2003-03-29 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조방법
US7049226B2 (en) 2001-09-26 2006-05-23 Applied Materials, Inc. Integration of ALD tantalum nitride for copper metallization
US6936906B2 (en) 2001-09-26 2005-08-30 Applied Materials, Inc. Integration of barrier layer and seed layer
TW589684B (en) 2001-10-10 2004-06-01 Applied Materials Inc Method for depositing refractory metal layers employing sequential deposition techniques
US7780785B2 (en) 2001-10-26 2010-08-24 Applied Materials, Inc. Gas delivery apparatus for atomic layer deposition
US6916398B2 (en) 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US7204886B2 (en) 2002-11-14 2007-04-17 Applied Materials, Inc. Apparatus and method for hybrid chemical processing
WO2003044242A2 (en) 2001-11-16 2003-05-30 Applied Materials, Inc. Atomic layer deposition of copper using a reducing gas and non-fluorinated copper precursors
US6773507B2 (en) 2001-12-06 2004-08-10 Applied Materials, Inc. Apparatus and method for fast-cycle atomic layer deposition
US7081271B2 (en) 2001-12-07 2006-07-25 Applied Materials, Inc. Cyclical deposition of refractory metal silicon nitride
DE10161286A1 (de) 2001-12-13 2003-07-03 Infineon Technologies Ag Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator
DE10161285A1 (de) 2001-12-13 2003-07-03 Infineon Technologies Ag Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator
JP3941099B2 (ja) * 2001-12-19 2007-07-04 ソニー株式会社 薄膜形成方法
US6939801B2 (en) 2001-12-21 2005-09-06 Applied Materials, Inc. Selective deposition of a barrier layer on a dielectric material
US6809026B2 (en) 2001-12-21 2004-10-26 Applied Materials, Inc. Selective deposition of a barrier layer on a metal film
DE10202697A1 (de) * 2002-01-24 2003-08-14 Infineon Technologies Dresden Verfahren zum Herstellen eines Kondensators in einer Dielektrikumschicht
WO2003065424A2 (en) 2002-01-25 2003-08-07 Applied Materials, Inc. Apparatus for cyclical deposition of thin films
US6998014B2 (en) 2002-01-26 2006-02-14 Applied Materials, Inc. Apparatus and method for plasma assisted deposition
US6911391B2 (en) 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
US6827978B2 (en) 2002-02-11 2004-12-07 Applied Materials, Inc. Deposition of tungsten films
US6833161B2 (en) 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US6972267B2 (en) 2002-03-04 2005-12-06 Applied Materials, Inc. Sequential deposition of tantalum nitride using a tantalum-containing precursor and a nitrogen-containing precursor
US6753618B2 (en) * 2002-03-11 2004-06-22 Micron Technology, Inc. MIM capacitor with metal nitride electrode materials and method of formation
US6825134B2 (en) 2002-03-26 2004-11-30 Applied Materials, Inc. Deposition of film layers by alternately pulsing a precursor and high frequency power in a continuous gas flow
TW200402796A (en) * 2002-03-29 2004-02-16 Tokyo Electron Ltd Forming method of substrate insulation film
JP4001498B2 (ja) * 2002-03-29 2007-10-31 東京エレクトロン株式会社 絶縁膜の形成方法及び絶縁膜の形成システム
US20050227500A1 (en) * 2002-03-29 2005-10-13 Tokyo Electron Limited Method for producing material of electronic device
US7439191B2 (en) 2002-04-05 2008-10-21 Applied Materials, Inc. Deposition of silicon layers for active matrix liquid crystal display (AMLCD) applications
US6846516B2 (en) 2002-04-08 2005-01-25 Applied Materials, Inc. Multiple precursor cyclical deposition system
US6720027B2 (en) 2002-04-08 2004-04-13 Applied Materials, Inc. Cyclical deposition of a variable content titanium silicon nitride layer
US7279432B2 (en) 2002-04-16 2007-10-09 Applied Materials, Inc. System and method for forming an integrated barrier layer
KR20030089066A (ko) * 2002-05-16 2003-11-21 주성엔지니어링(주) 반도체 소자용 루세늄막 제조방법
US7041335B2 (en) 2002-06-04 2006-05-09 Applied Materials, Inc. Titanium tantalum nitride silicide layer
US7264846B2 (en) 2002-06-04 2007-09-04 Applied Materials, Inc. Ruthenium layer formation for copper film deposition
US7404985B2 (en) 2002-06-04 2008-07-29 Applied Materials, Inc. Noble metal layer formation for copper film deposition
US7910165B2 (en) 2002-06-04 2011-03-22 Applied Materials, Inc. Ruthenium layer formation for copper film deposition
US6858547B2 (en) 2002-06-14 2005-02-22 Applied Materials, Inc. System and method for forming a gate dielectric
US7067439B2 (en) 2002-06-14 2006-06-27 Applied Materials, Inc. ALD metal oxide deposition process using direct oxidation
KR100500940B1 (ko) * 2002-06-21 2005-07-14 주식회사 하이닉스반도체 반도체 장치의 캐패시터 제조방법
KR100507860B1 (ko) * 2002-06-21 2005-08-18 주식회사 하이닉스반도체 산화저항막을 구비한 캐패시터 및 그 제조 방법
US6838125B2 (en) 2002-07-10 2005-01-04 Applied Materials, Inc. Method of film deposition using activated precursor gases
US7186385B2 (en) 2002-07-17 2007-03-06 Applied Materials, Inc. Apparatus for providing gas to a processing chamber
US6955211B2 (en) 2002-07-17 2005-10-18 Applied Materials, Inc. Method and apparatus for gas temperature control in a semiconductor processing system
US7066194B2 (en) 2002-07-19 2006-06-27 Applied Materials, Inc. Valve design and configuration for fast delivery system
US6772072B2 (en) 2002-07-22 2004-08-03 Applied Materials, Inc. Method and apparatus for monitoring solid precursor delivery
US6915592B2 (en) 2002-07-29 2005-07-12 Applied Materials, Inc. Method and apparatus for generating gas to a processing chamber
KR100450681B1 (ko) * 2002-08-16 2004-10-02 삼성전자주식회사 반도체 메모리 소자의 커패시터 및 그 제조 방법
US20040036129A1 (en) * 2002-08-22 2004-02-26 Micron Technology, Inc. Atomic layer deposition of CMOS gates with variable work functions
KR20050057084A (ko) * 2002-09-02 2005-06-16 어드밴스드 마이크로 디바이시즈, 인코포레이티드 감소된 누설 전류와 단위 면적당 향상된 커패시턴스를 가지는 전계 효과 트랜지스터 및 수동 커패시터를 포함하는 반도체 디바이스
US6821563B2 (en) 2002-10-02 2004-11-23 Applied Materials, Inc. Gas distribution system for cyclical layer deposition
US6905737B2 (en) 2002-10-11 2005-06-14 Applied Materials, Inc. Method of delivering activated species for rapid cyclical deposition
US7540920B2 (en) 2002-10-18 2009-06-02 Applied Materials, Inc. Silicon-containing layer deposition with silicon compounds
KR100465631B1 (ko) * 2002-12-11 2005-01-13 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
US7262133B2 (en) 2003-01-07 2007-08-28 Applied Materials, Inc. Enhancement of copper line reliability using thin ALD tan film to cap the copper line
WO2004064147A2 (en) 2003-01-07 2004-07-29 Applied Materials, Inc. Integration of ald/cvd barriers with porous low k materials
US6753248B1 (en) 2003-01-27 2004-06-22 Applied Materials, Inc. Post metal barrier/adhesion film
US6890867B2 (en) * 2003-02-25 2005-05-10 Micron Technology, Inc. Transistor fabrication methods comprising selective wet-oxidation
US20040198069A1 (en) 2003-04-04 2004-10-07 Applied Materials, Inc. Method for hafnium nitride deposition
US6909137B2 (en) 2003-04-07 2005-06-21 International Business Machines Corporation Method of creating deep trench capacitor using a P+ metal electrode
TWI233689B (en) * 2003-04-14 2005-06-01 Samsung Electronics Co Ltd Capacitors of semiconductor devices including silicon-germanium and metallic electrodes and methods of fabricating the same
KR20060079144A (ko) 2003-06-18 2006-07-05 어플라이드 머티어리얼스, 인코포레이티드 배리어 물질의 원자층 증착
US20050067103A1 (en) 2003-09-26 2005-03-31 Applied Materials, Inc. Interferometer endpoint monitoring device
US7132338B2 (en) 2003-10-10 2006-11-07 Applied Materials, Inc. Methods to fabricate MOSFET devices using selective deposition process
US7166528B2 (en) 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
US8501594B2 (en) 2003-10-10 2013-08-06 Applied Materials, Inc. Methods for forming silicon germanium layers
DE102004005082B4 (de) 2004-02-02 2006-03-02 Infineon Technologies Ag Kondensator mit einem Dielektrikum aus einer selbstorganisierten Monoschicht einer organischen Verbindung und Verfahren zu dessen Herstellung
US7190013B2 (en) * 2004-02-13 2007-03-13 National Yulin University Of Science And Technology ISFET using PbTiO3 as sensing film
US7078302B2 (en) 2004-02-23 2006-07-18 Applied Materials, Inc. Gate electrode dopant activation method for semiconductor manufacturing including a laser anneal
US7115929B2 (en) * 2004-04-08 2006-10-03 Micron Technology, Inc. Semiconductor constructions comprising aluminum oxide and metal oxide dielectric materials
US7253125B1 (en) 2004-04-16 2007-08-07 Novellus Systems, Inc. Method to improve mechanical strength of low-k dielectric film using modulated UV exposure
US20050252449A1 (en) 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US8323754B2 (en) 2004-05-21 2012-12-04 Applied Materials, Inc. Stabilization of high-k dielectric materials
US8119210B2 (en) 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US7323424B2 (en) * 2004-06-29 2008-01-29 Micron Technology, Inc. Semiconductor constructions comprising cerium oxide and titanium oxide
US7241686B2 (en) 2004-07-20 2007-07-10 Applied Materials, Inc. Atomic layer deposition of tantalum-containing materials using the tantalum precursor TAIMATA
KR101046757B1 (ko) * 2004-07-30 2011-07-05 주식회사 하이닉스반도체 반도체소자의 캐패시터 및 그 제조 방법
US9659769B1 (en) 2004-10-22 2017-05-23 Novellus Systems, Inc. Tensile dielectric films using UV curing
US7790633B1 (en) * 2004-10-26 2010-09-07 Novellus Systems, Inc. Sequential deposition/anneal film densification method
US7560352B2 (en) 2004-12-01 2009-07-14 Applied Materials, Inc. Selective deposition
US7682940B2 (en) 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
US7312128B2 (en) 2004-12-01 2007-12-25 Applied Materials, Inc. Selective epitaxy process with alternating gas supply
US7429402B2 (en) 2004-12-10 2008-09-30 Applied Materials, Inc. Ruthenium as an underlayer for tungsten film deposition
US7235492B2 (en) 2005-01-31 2007-06-26 Applied Materials, Inc. Low temperature etchant for treatment of silicon-containing surfaces
US7510982B1 (en) 2005-01-31 2009-03-31 Novellus Systems, Inc. Creation of porosity in low-k films by photo-disassociation of imbedded nanoparticles
US7166531B1 (en) 2005-01-31 2007-01-23 Novellus Systems, Inc. VLSI fabrication processes for introducing pores into dielectric materials
US7265048B2 (en) 2005-03-01 2007-09-04 Applied Materials, Inc. Reduction of copper dewetting by transition metal deposition
US8889233B1 (en) 2005-04-26 2014-11-18 Novellus Systems, Inc. Method for reducing stress in porous dielectric films
US8980769B1 (en) 2005-04-26 2015-03-17 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8137465B1 (en) 2005-04-26 2012-03-20 Novellus Systems, Inc. Single-chamber sequential curing of semiconductor wafers
US8454750B1 (en) 2005-04-26 2013-06-04 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8282768B1 (en) 2005-04-26 2012-10-09 Novellus Systems, Inc. Purging of porogen from UV cure chamber
US7651955B2 (en) 2005-06-21 2010-01-26 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US7648927B2 (en) 2005-06-21 2010-01-19 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US7473637B2 (en) 2005-07-20 2009-01-06 Micron Technology, Inc. ALD formed titanium nitride films
JP4935674B2 (ja) * 2005-07-29 2012-05-23 Tdk株式会社 薄膜コンデンサの製造方法
US7402534B2 (en) 2005-08-26 2008-07-22 Applied Materials, Inc. Pretreatment processes within a batch ALD reactor
KR101019293B1 (ko) 2005-11-04 2011-03-07 어플라이드 머티어리얼스, 인코포레이티드 플라즈마-강화 원자층 증착 장치 및 방법
JP4670612B2 (ja) * 2005-11-30 2011-04-13 Tdk株式会社 誘電体素子とその製造方法
JP2007165733A (ja) * 2005-12-16 2007-06-28 Elpida Memory Inc 半導体装置及びその製造方法
US20070164323A1 (en) * 2006-01-18 2007-07-19 Micron Technology, Inc. CMOS gates with intermetallic compound tunable work functions
US20070164367A1 (en) * 2006-01-18 2007-07-19 Micron Technology, Inc. CMOS gates with solid-solution alloy tunable work functions
JP4650833B2 (ja) * 2006-02-09 2011-03-16 三洋電機株式会社 陽極体とその製造方法、および固体電解コンデンサ
US7709402B2 (en) 2006-02-16 2010-05-04 Micron Technology, Inc. Conductive layers for hafnium silicon oxynitride films
US7737035B1 (en) 2006-03-31 2010-06-15 Novellus Systems, Inc. Dual seal deposition process chamber and process
US7674337B2 (en) 2006-04-07 2010-03-09 Applied Materials, Inc. Gas manifolds for use during epitaxial film formation
US7833358B2 (en) 2006-04-07 2010-11-16 Applied Materials, Inc. Method of recovering valuable material from exhaust gas stream of a reaction chamber
US7798096B2 (en) 2006-05-05 2010-09-21 Applied Materials, Inc. Plasma, UV and ion/neutral assisted ALD or CVD in a batch tool
US7501355B2 (en) 2006-06-29 2009-03-10 Applied Materials, Inc. Decreasing the etch rate of silicon nitride by carbon addition
WO2008016650A2 (en) 2006-07-31 2008-02-07 Applied Materials, Inc. Methods of forming carbon-containing silicon epitaxial layers
US7588980B2 (en) 2006-07-31 2009-09-15 Applied Materials, Inc. Methods of controlling morphology during epitaxial layer formation
US7582549B2 (en) 2006-08-25 2009-09-01 Micron Technology, Inc. Atomic layer deposited barium strontium titanium oxide films
US7521379B2 (en) 2006-10-09 2009-04-21 Applied Materials, Inc. Deposition and densification process for titanium nitride barrier layers
US10037905B2 (en) 2009-11-12 2018-07-31 Novellus Systems, Inc. UV and reducing treatment for K recovery and surface clean in semiconductor processing
US8158526B2 (en) 2006-10-30 2012-04-17 Applied Materials, Inc. Endpoint detection for photomask etching
US7851232B2 (en) 2006-10-30 2010-12-14 Novellus Systems, Inc. UV treatment for carbon-containing low-k dielectric repair in semiconductor processing
US8465991B2 (en) 2006-10-30 2013-06-18 Novellus Systems, Inc. Carbon containing low-k dielectric constant recovery using UV treatment
JP4361078B2 (ja) * 2006-11-20 2009-11-11 東京エレクトロン株式会社 絶縁膜の形成方法
US7906174B1 (en) 2006-12-07 2011-03-15 Novellus Systems, Inc. PECVD methods for producing ultra low-k dielectric films using UV treatment
US7993457B1 (en) 2007-01-23 2011-08-09 Novellus Systems, Inc. Deposition sub-chamber with variable flow
US8242028B1 (en) 2007-04-03 2012-08-14 Novellus Systems, Inc. UV treatment of etch stop and hard mask films for selectivity and hermeticity enhancement
US7622162B1 (en) 2007-06-07 2009-11-24 Novellus Systems, Inc. UV treatment of STI films for increasing tensile stress
US8211510B1 (en) 2007-08-31 2012-07-03 Novellus Systems, Inc. Cascaded cure approach to fabricate highly tensile silicon nitride films
US7585762B2 (en) 2007-09-25 2009-09-08 Applied Materials, Inc. Vapor deposition processes for tantalum carbide nitride materials
US7678298B2 (en) 2007-09-25 2010-03-16 Applied Materials, Inc. Tantalum carbide nitride materials by vapor deposition processes
US7737028B2 (en) 2007-09-28 2010-06-15 Applied Materials, Inc. Selective ruthenium deposition on copper materials
US7824743B2 (en) 2007-09-28 2010-11-02 Applied Materials, Inc. Deposition processes for titanium nitride barrier and aluminum
US7659158B2 (en) 2008-03-31 2010-02-09 Applied Materials, Inc. Atomic layer deposition processes for non-volatile memory devices
KR100969785B1 (ko) * 2008-07-25 2010-07-13 삼성전기주식회사 커패시터를 갖는 기판 및 그 제조방법
US7741202B2 (en) * 2008-08-07 2010-06-22 Tokyo Electron Limited Method of controlling interface layer thickness in high dielectric constant film structures including growing and annealing a chemical oxide layer
US20100062149A1 (en) 2008-09-08 2010-03-11 Applied Materials, Inc. Method for tuning a deposition rate during an atomic layer deposition process
US8491967B2 (en) 2008-09-08 2013-07-23 Applied Materials, Inc. In-situ chamber treatment and deposition process
US9050623B1 (en) 2008-09-12 2015-06-09 Novellus Systems, Inc. Progressive UV cure
US8146896B2 (en) 2008-10-31 2012-04-03 Applied Materials, Inc. Chemical precursor ampoule for vapor deposition processes
JP2012231123A (ja) 2011-04-15 2012-11-22 Hitachi Kokusai Electric Inc 半導体装置、半導体装置の製造方法、基板処理システムおよびプログラム
US8410535B2 (en) * 2011-04-25 2013-04-02 Nanya Technology Corporation Capacitor and manufacturing method thereof
US9353439B2 (en) 2013-04-05 2016-05-31 Lam Research Corporation Cascade design showerhead for transient uniformity
KR102307061B1 (ko) * 2014-08-05 2021-10-05 삼성전자주식회사 반도체 소자의 커패시터 제조 방법
KR102295641B1 (ko) 2015-03-02 2021-08-27 삼성전자주식회사 반도체 소자 및 그 제조방법
US10023959B2 (en) 2015-05-26 2018-07-17 Lam Research Corporation Anti-transient showerhead
US9847221B1 (en) 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
KR101903861B1 (ko) * 2016-12-23 2018-10-02 전자부품연구원 엠아이에스 캐패시터
US10340146B2 (en) * 2017-07-12 2019-07-02 Globalfoundries Inc. Reliability caps for high-k dielectric anneals
US10615176B2 (en) 2017-11-22 2020-04-07 International Business Machine Corporation Ferro-electric complementary FET
DE102019204503B3 (de) * 2018-10-09 2020-03-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Integrierter Kondensator und Verfahren zur Herstellung eines integrierten Kondensators
JP2019071497A (ja) * 2019-02-13 2019-05-09 豊田合成株式会社 半導体装置およびその製造方法
WO2025219734A1 (ja) * 2024-04-19 2025-10-23 日産自動車株式会社 コンデンサ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2764472B2 (ja) * 1991-03-25 1998-06-11 東京エレクトロン株式会社 半導体の成膜方法
US6046081A (en) * 1999-06-10 2000-04-04 United Microelectronics Corp. Method for forming dielectric layer of capacitor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10123858B4 (de) * 2001-05-01 2006-03-23 Samsung Electronics Co., Ltd., Suwon Atomschicht-Abscheidungsverfahren zur Bildung einer Siliciumnitrid-haltigen Dünnschicht
US8169013B2 (en) 2001-06-13 2012-05-01 Renesas Electronics Corporation Metal-insulator-metal (MIM) capacitor having capacitor dielectric material selected from a group consisting of ZRO2, HFO2, (ZRX, HF1-X)O2 (0<x<1), (ZRy, Ti (O<y<1), (Hfz, Ti-z)O2 (O<z<1) and (Zrk, Ti1, Hfm)O2 (O<K, 1, m<1, K+1+m=1)
US8212299B2 (en) 2001-06-13 2012-07-03 Renesas Electronics Corporation Semiconductor device having a thin film capacitor of a MIM (metal-insulator-metal) structure
US8815678B2 (en) 2001-06-13 2014-08-26 Renesas Electronics Corporation Method for fabricating a metal-insulator-metal (MIM) capacitor having capacitor dielectric layer formed by atomic layer deposition (ALD)
DE10226381B4 (de) * 2001-06-13 2015-08-20 Renesas Electronics Corporation Verfahren zur herstellung einer halbleiter-vorrichtung mit einem dünnfilm-kondensator

Also Published As

Publication number Publication date
KR20010017820A (ko) 2001-03-05
TW436907B (en) 2001-05-28
CN1284747A (zh) 2001-02-21
GB2353404B (en) 2003-10-29
US20020195683A1 (en) 2002-12-26
GB0010837D0 (en) 2000-06-28
JP2001111000A (ja) 2001-04-20
GB2353404A (en) 2001-02-21

Similar Documents

Publication Publication Date Title
DE10022425A1 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
EP1145279B1 (de) Halbleiterbauelement mit einer wolframoxidschicht und verfahren zu dessen herstellung
DE102006000615B4 (de) Verfahren zum Bilden eines Halbleiterbauelements mit einer Dielektrikumschicht
DE10000005C1 (de) Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers
DE10049257B4 (de) Verfahren zur Dünnfilmerzeugung mittels atomarer Schichtdeposition
DE60224379T2 (de) Methode, eine dielektrische Schicht abzuscheiden
DE69125323T2 (de) Verfahren zum Herstellen isolierender Filme, Kapazitäten und Halbleiteranordnungen
DE10046021B4 (de) Verfahren zur Herstellung von Kondensatoren auf Halbleitersubstraten in einer Einrichtung zur Bildung von Dünnfilmen
DE102007047857B4 (de) Halbleiteranordnungen und Verfahren zur Herstellung derselben
DE10163345B4 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement
DE10055431B4 (de) Verfahren zum Herstellen von Kondensatoren eines Halbleiterbauelements
DE60035311T2 (de) Ferroelektrische Struktur aus Bleigermanat mit mehrschichtiger Elektrode
DE102004020157A1 (de) Kondensator mit legierter dielektrischer Hafnium-Oxid und Aluminium-Oxid-Schicht und Verfahren zur Herstellung desselben
DE102006012772A1 (de) Halbleiterspeicherbauelement mit dielektrischer Struktur und Verfahren zur Herstellung desselben
DE102005031678A1 (de) Integriertes Halbleiterschaltkreisbauelement, Kondensator und Herstellungsverfahren hierfür
DE102007006596A1 (de) Abscheideverfahren für ein Dielektrikum auf Übergangsmetalloxidbasis
DE102008000003A1 (de) Halbleiteranordnungen und Verfahren zur Herstellung derselben
DE10064067A1 (de) Verfahren zur Herstellung von Halbleitereinrichtungskondensatoren
DE102006000613A1 (de) DRAM mit High-K-Dielektrikum-Speicherkondensator und Verfahren zum Herstellen desselben
DE10032213B4 (de) Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement
DE10031056B4 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleiterspeichervorrichtung
JP4031552B2 (ja) 半導体装置の膜形成方法
DE10055450A1 (de) Verfahren zum Herstellen eines Ta205-Kondensators unter Verwendung einer Ta205-Dünnschicht als dielektrische Schicht
DE10064068B4 (de) Verfahren zur Herstellung von Kondensatoren von Halbleitereinrichtungen
DE10032210B4 (de) Kondensator für Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: PATENTANWAELTE RUFF, WILHELM, BEIER, DAUSTER & PAR

8110 Request for examination paragraph 44
8139 Disposal/non-payment of the annual fee