DE10202697A1 - Verfahren zum Herstellen eines Kondensators in einer Dielektrikumschicht - Google Patents
Verfahren zum Herstellen eines Kondensators in einer DielektrikumschichtInfo
- Publication number
- DE10202697A1 DE10202697A1 DE10202697A DE10202697A DE10202697A1 DE 10202697 A1 DE10202697 A1 DE 10202697A1 DE 10202697 A DE10202697 A DE 10202697A DE 10202697 A DE10202697 A DE 10202697A DE 10202697 A1 DE10202697 A1 DE 10202697A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- dielectric layer
- recess
- capacitor
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
-
- H10P50/264—
-
- H10P52/403—
-
- H10W20/031—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Bei einem Verfahren zum Herstellung eines Kondensators (92) in einer ersten Dielektrikumschicht (20) wird eine Ausnehmung (40) in einer Oberfläche (22) der ersten Dielektrikumschicht (20) gebildet. Auf der Oberfläche (22) der ersten Dielektrikumschicht (20) und in der Ausnehmung (40) wird eine erste leitfähige Schicht (60) gebildet. Auf der ersten leitfähigen Schicht (60) wird eine zweite Dielektrikumschicht (70) gebildet, wobei die Summe einer Dicke der ersten leitfähigen Schicht (60) und einer Dicke der zweiten Dielektrikumschicht (70) in der Ausnehmung (40) kleiner ist als eine Tiefe der Ausnehmung (40). Auf der zweiten Dielektrikumschicht (70) wird eine zweite leitfähige Schicht (80) gebildet. Durch Planarisieren der so gebildeten Schichtstruktur erhält man einen Kondensator.
Description
- Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen eines Kondensators und insbesondere auf ein Verfahren zum Herstellen eines Kondensators, das sich zur Integration eines Kondensators in ein Zwischendielektrikum zwischen zwei Verdrahtungsebenen eignet.
- Zur Erzeugung von Kondensatoren in integrierten Schaltungen ist eine Vielzahl von Techniken bekannt, wobei die Kapazität eines Kondensators durch die Fläche seiner Elektroden, den Abstand derselben voneinander und die Permitivitätszahl bzw. Dielektrizitätszahl εr einer Dielektrikumschicht zwischen den Elektroden bestimmt ist. Um eine erwünschte hohe Kapazität bei einer möglichst geringen Elektrodenfläche zu erzielen, ist neben einer hohen Dielektrizitätszahl εr vor allem ein möglichst geringer Abstand der Elektroden bzw. eine möglichst geringe Dicke der Dielektrikumschicht zwischen den Elektroden nötig.
- Bei üblichen Verfahren müssen während der Herstellung des Kondensators in der Regel die Elektroden und die Dielektrikumschicht zwischen den Elektroden lateral strukturiert werden, was beispielsweise jeweils mittels einer Positiv-Photolackmaske und eines Ätzschrittes oder mittels einer vor der jeweiligen Schicht aufgebrachten Negativ-Photolackmaske und eines Lift-off-Schrittes bewirkt wird. Jede Art einer lateralen Strukturierung einer Schicht stellt dabei mehr oder weniger hohe Anforderungen an eine chemische und mechanische Robustheit der zu strukturierenden Schicht, da diese während der Strukturierung auch in den Bereichen, in denen sie verbleiben soll, mindestens einem Lösungsmittel für die Photolackmaske ausgesetzt ist. Im Fall einer Positiv-Photolackmaske als Ätzmaske ist die zu strukturierende Schicht ferner einem mechanischen Kontakt mit dem Photolack und einer Belichtungsmaske ausgesetzt. Die resultierenden fertigungstechnisch begründeten Anforderungen an die Robustheit der zu strukturierenden Schichten haben Beschränkungen bei der Auswahl der Materialien zur Folge und bedingen Mindestdicken der Schichten.
- Im Fall einer Dielektrikumschicht wird durch diese Anforderungen einer Vergrößerung der Kapazität des Kondensators bzw. umgekehrt einer Verringerung seiner Elektrodenfläche durch Verwendung einer dünneren Dielektrikumschicht eine unerwünschte Grenze gesetzt.
- Ein weiteres Problem besteht darin, daß eine seitlich unter der oberen Kondensatorplatte überstehende Dielektrikumschicht Absorptionseigenschaften einer darunterliegenden Antireflexbeschichtung (ARC; ARC = Anti Reflex Coating) vermindert. Dies ist bei einem nachfolgenden Belichtungsschritt nachteilig.
- Ein weiterer Nachteil der herkömmlichen Herstellung eines Kondensators besteht darin, daß zum Strukturieren der oberen Kondensatorplatte eigene Lithographie- und Ätz-Schritte erforderlich sind.
- Die Aufgabe der vorliegenden Erfindung besteht darin ein verbessertes Verfahren zum Herstellen eines Kondensators in einer Dielektrikumschicht zu schaffen.
- Diese Aufgabe wird durch ein Verfahren nach Anspruch 1 gelöst.
- Gemäß der vorliegenden Erfindung umfaßt ein Verfahren zum Herstellen eines Kondensators in einer ersten Dielektrikumschicht folgende Schritte:
Bilden einer Ausnehmung in einer Oberfläche der ersten Dielektrikumschicht;
Erzeugen einer ersten leitfähigen Schicht auf der Oberfläche der ersten Dielektrikumschicht und in der Ausnehmung;
Erzeugen einer zweiten Dielektrikumschicht auf der ersten leitfähigen Schicht, wobei die Summe einer Dicke der ersten leitfähigen Schicht und einer Dicke der zweiten Dielektrikumschicht in der Ausnehmung kleiner ist als eine Tiefe der Ausnehmung;
Erzeugen einer zweiten leitfähigen Schicht auf der zweiten Dielektrikumschicht; und
Planarisieren der so gebildeten Schichtstruktur, um den Kondensator zu erhalten. - Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, daß es unter genannten Bedingungen möglich ist, einen Kondensator in einer Ausnehmung in einer ersten Dielektrikumschicht herzustellen, indem eine Schichtfolge aus zwei leitfähigen Schichten und einer dazwischenliegenden Dielektrikumschicht in der Ausnehmung erzeugt wird, wobei anschließend bis zur Oberfläche der ersten Dielektrikumschicht planarisiert wird. Dadurch wird die Schichtfolge lateral strukturiert, wodurch der Kondensator gebildet wird. Es wurde erkannt, daß dieses Herstellungsverfahren insbesondere durchführbar ist, wenn die Tiefe bzw. die vertikalen Abmessungen der Ausnehmung größer sind als die Dicke der darauf abzuscheidenden ersten leitfähigen Schicht und wenn die lateralen Abmessungen der Ausnehmung größer sind als das Doppelte der Dicke der ersten leitfähigen Schicht.
- Der vorliegenden Erfindung liegt ferner die Erkenntnis zugrund, daß die Standardabscheidung von Wolfram (W) zum Füllen von Durchgangslöchern zur Herstellung von Durchgangslochkontakten verwendet werden kann, um die erste leitfähige Schicht zu erzeugen. In diesem Fall sind die lateralen und vertikalen Abmessungen der Ausnehmung so zu definieren, daß durch die zum Füllen der Durchgangslöcher aufgebrachte Wolframschicht die Ausnehmung nicht vollständig gefüllt wird.
- Ein Vorteil besteht darin, daß insbesondere die zweite Dielektrikumschicht nicht separat vor dem Erzeugen der sie bedeckenden zweiten leitfähigen Schicht strukturiert werden muß und deshalb weder einem Photolack noch einem Lösungsmittel für denselben oder einem Kontakt mit einer Belichtungsmaske ausgesetzt werden muß. Vielmehr können die zweite Dielektrikumschicht und die zweite leitfähige Schicht unmittelbar nacheinander erzeugt werden. Dadurch wird die zweite Dielektrikumschicht während des Prozessierens Sandwich-artig verpackt und gegen Prozeßeinflüsse geschützt. Insbesondere wird so ein direkter oder indirekter Ätzangriff auf die zweite Dielektrikumschicht vermieden, und sogar jedweder Kontakt der zweiten Dielektrikumschicht mit einer Atmosphäre kann vermieden werden. Die zweite Dielektrikumschicht kann deshalb ohne weiteres nahezu beliebig dünn ausgeführt werden und im Extremfall nur eine Dicke von einer oder wenigen Atomlagen aufweisen, da keinerlei Anforderungen an ihre mechanische oder chemische Robustheit gestellt werden.
- Bevorzugt wird die zweite Dielektrikumschicht ganzflächig auf der ersten leitfähigen Schicht erzeugt. Mit Bezug auf die laterale Einbettung in eine Dielektrikumschicht wird ein erfindungsgemäß hergestellter Kondensator auch als GOLCAP (GOLCAP = GlObal Layered CAPacity) bezeichnet.
- Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, daß durch das Planarisieren der Schichtstruktur die zweite leitfähige Schicht und darüber hinaus optional die zweite Dielektrikumschicht und die erste leitfähige Schicht in einem einzigen Verfahrensschritt lateral strukturiert werden können. Deshalb ist kein anderer Schritt zur lateralen Strukturierung der Schichten, insbesondere der oberen Kondensatorplatte aus der zweiten leitfähigen Schicht erforderlich, wodurch der apparative und verfahrenstechnische Aufwand zur Herstellung des Kondensators verringert wird.
- Ein weiterer Vorteil besteht darin, daß das erfindungsgemäße Verfahren mit der Herstellung von Durchgangslochleitern integrierten werden kann, so daß beispielsweise in einem einzigen Schritt ein Durchgangslochleiter in der ersten Dielektrikumschicht und die erste leitfähige Schicht erzeugt werden können. Auch der Schritt des Planarisierens der Schichtstruktur kann bevorzugt bei dem gleichen Schritt erfolgen, bei dem die Füllung der Durchgangslöcher planarisiert wird. Der Aufwand zur Herstellung des Kondensators wird so minimiert.
- Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, daß die resultierende Wannenform der zweiten Dielektrikumschicht und damit die laterale und vertikale Ausbildung der Kondensatorplatten bzw. Elektroden eine gegenüber einer rein planaren Ausbildung einer Dielektrikumschicht erhöhte Elektrodenfläche und damit eine erhöhte effektive Kapazität bewirkt.
- Ein weiterer Vorteil ist, daß beide Kondensatorplatten auf der selben Metallebene bzw. in der selben Leiterbahnschicht kontaktiert werden können. Ferner entfallen bei der vorliegenden Erfindung zusätzliche Stoppschichten, die herkömmlich beim Kontaktieren der Kondensatorplatten verwendet werden.
- Durch die vorliegende Erfindung entfallen ferner hohe Anforderungen an die (CMP-)Planarisierung der ersten Dielektrikumschicht, die herkömmlich durch flache W-Elektroden (Wolfram- Elektroden) hervorgerufen werden. Auch die herkömmlich bestehenden hohen Anforderungen an die Lithographie beim Strukturieren der unteren Kondensatorplatte entfallen.
- Gemäß einem bevorzugten Ausführungsbeispiel liegt die zweite Dielektrikumschicht an der durch das Planarisieren erzeugten Oberfläche nicht flächig sondern nur als linienförmige Struktur vor. Das bedeutet, daß die zweite Dielektrikumschicht nur auf dem elektrisch aktiven Bereich der W-Elektroden existiert und nicht außerhalb der Elektroden. Probleme bei einer nachfolgenden Photolackbelichtung aufgrund von durch die Dielektrikumschicht veränderten Absorptionseigenschaften werden somit vermieden.
- Weitere bevorzugte Weiterbildungen werden in den Unteransprüchen definiert.
- Nachfolgend werden bevorzugte Ausführungsbeispiele mit Bezug auf die beiliegenden Figuren näher erläutert. Es zeigen:
- Fig. 1 bis 11 schematische Schnittdarstellungen zur Erläuterung eines Verfahrens gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung;
- Fig. 12 eine schematische Schnittansicht eines Kondensators, der durch ein Verfahren gemäß einem alternativen Ausführungsbeispiel der vorliegenden Erfindung hergestellt wurde;
- Fig. 13 eine schematische Draufsicht des Kondensators aus Fig. 12;
- Fig. 14 bis 19 schematische Schnittdarstellungen zur Erläuterung eines Verfahrens gemäß einem weiteren alternativen Ausführungsbeispiel der vorliegenden Erfindung;
- Fig. 20 bis 22 schematische Schnittdarstellungen zur Erläuterung eines Verfahrens gemäß einem weiteren alternativen Ausführungsbeispiel der vorliegenden Erfindung;
- Fig. 23 bis 25 schematische Schnittdarstellungen weiterer alternativer durch erfindungsgemäße Verfahren hergestellter Kondensatoren; und
- Fig. 26 bis 30 schematische Schnittdarstellungen zur Erläuterung eines Verfahrens gemäß einem weiteren alternativen Ausführungsbeispiel der vorliegenden Erfindung.
- Mit Bezug auf die Fig. 1 bis 10 wird nachfolgend ein erstes Ausführungsbeispiel eines erfindungsgemäßen Verfahrens erläutert, bei dem ein Kondensator teilweise zusammen mit einer Durchkontaktierung in einem Zwischendielektrikum zwischen zwei Verdrahtungsebenen erzeugt wird.
- Fig. 1 zeigt eine Ausgangsstruktur, bei der auf einer Trägerschicht 10 eine Leiterbahn 12 gebildet ist. Die Trägerschicht 10 kann beispielsweise ein Dielektrikum oder ein Halbleitermaterial aufweisen. Die Leiterbahn 12 weist ein leitfähiges Material, beispielsweise Aluminium oder Kupfer, auf und ist als Teil einer auf der Trägerschicht 10 angeordneten Verdrahtungsebene zur Verschaltung von nicht-dargestellten Bauelementen in der Trägerschicht über einer nicht-dargestellten Bauelementschicht vorgesehen.
- Die erste Dielektrikumschicht 20 wird erzeugt, indem Bor- Phosphor-Silikat-Glas (BPSG) oder ein Oxid auf die Trägerschicht 10 aufgebracht wird, das Zwischenräume zwischen der Leiterbahn 12 und weiteren, nicht-dargestellten Leiterbahnen füllt und dieselben bedeckt. Dabei entsteht eine wellige Oberfläche, die anschließend durch chemisch-mechanisches Polieren (CMP; CMP = chemical mechanical polishing) planarisiert wird, wodurch die zunächst ebene Oberfläche 22 der ersten Dielektrikumschicht 20 erzeugt wird. Die erste Dielektrikumschicht 20 kann eine Dielektrikumschicht zwischen zwei Verdrahtungsebenen über einer Bauelementschicht einer Halbleiterstruktur, beispielsweise eines Speicherelements oder eines Mikroprozessors, sein.
- Ausgehend von der in Fig. 1 gezeigten Struktur wird in üblicher Weise, beispielsweise mittels eines Lithographie- und eines Ätz-Schrittes ein Durchgangsloch zur Bildung eines Durchgangslochleiters erzeugt. Die sich ergebende Struktur ist in Fig. 2 gezeigt. Das Durchgangsloch 30 reicht von der Oberfläche 22 der ersten Dielektrikumschicht 20 bis zu der Leiterbahn 12.
- Anschließend wird, wie es in Fig. 3 dargestellt ist, mit einem weiteren Lithographieschritt und einem weiteren Ätzschritt eine Ausnehmung 40 in der Oberfläche 22 der ersten Dielektrikumschicht 20 gebildet. Im Gegensatz zu dem Durchgangsloch 30, das bei einer geringen Querschnittsfläche eine große Tiefe aufweist, weist die Ausnehmung 40 eine im Verhältnis zu ihren lateralen Abmessungen geringe Tiefe auf.
- Auf der Oberfläche 22 bzw. die Oberflächen des Durchgangsloches 30 und der Ausnehmung 40 wird ein dünner Liner bzw. eine dünne Zwischenschicht 50 aufgebracht, die in Fig. 4 dargestellt ist. Die Zwischenschicht 50 weist Ti oder TiN oder eine andere als Diffusionsbarriere dienende Linerfolge und vorzugsweise eine Dicke von ca. 50 nm auf.
- In einem nächsten Schritt wird eine erste W-Schicht 60 (W = Wolfram) auf der Zwischenschicht 50 erzeugt. Wie in Fig. 5 zu erkennen ist, füllt die W-Schicht 60 das schmale und tiefe Durchgangsloch 30 vollständig aus. Durch die Zwischenschicht 50 wird eine chemische Reaktion zwischen dem W der ersten W- Schicht 60 und dem Material der ersten Dielektrikumschicht 20 verhindert und/oder der Kontaktwiderstand zwischen der W- Schicht 60 und der Leiterbahn 12 im Durchgangsloch 30 eingestellt.
- Vorzugsweise sind die Tiefe der Ausnehmung 40 größer als die Dicke der ersten W-Schicht 60 in der Ausnehmung und die lateralen Abmessungen der Ausnehmung 40 größer als das Doppelte der Dicke der ersten W-Schicht 60. Unter diesen Voraussetzungen wird die Ausnehmung 40 im Unterschied zu dem Durchgangsloch 30 durch die erste W-Schicht 60 nicht vollständig aufgefüllt, sondern die Dicke der ersten W-Schicht 60 ist innerhalb der Ausnehmung 40 im wesentlichen genauso groß wie außerhalb der Ausnehmung 40 und des Durchgangsloches 30.
- Auf der ersten W-Schicht 60 wird ganzflächig eine dünne zweite Dielektrikumschicht 70 erzeugt, die beispielsweise ein Nitrid, Oxid, Tantaloxid oder Aluminiumoxid aufweist. Die zweite Dielektrikumschicht 70 kann eine Dicke von beispielsweise 30 nm-50 nm aufweisen. Vorzugsweise weist sie jedoch eine sehr geringe Dicke von 10 Atomlagen oder weniger auf und besonders bevorzugt eine Dicke von nur einer, zwei oder drei Atomlagen. Sie wird mittels chemischer Dampfabscheidung (CVD; CVD = chemical vapor deposition), Abscheidung einzelner Atomlagen aus der Gasphase (ALD; ALD = atomic layer deposition) oder eines anderen Verfahrens erzeugt, das zur Abscheidung derart dünner Schichten geeignet ist.
- Vorzugsweise unmittelbar anschließend an die Erzeugung der zweiten Dielektrikumschicht 70 wird eine zweite W-Schicht 80 über der zweiten Dielektrikumschicht 70 erzeugt, wodurch der in Fig. 7 dargestellte Zustand resultiert.
- Die Abscheidung der zweiten Dielektrikumschicht 70 und der zweiten W-Schicht 80 unmittelbar nacheinander bedeutet insbesondere, daß die zweite Dielektrikumschicht 70 vor der Erzeugung der zweiten W-Schicht 80 weder mit einer Photolackmaske beschichtet noch in mechanischem Kontakt mit einer Belichtungsmaske gebracht wird, keinem Lösungsmittel, keinem Ätzbad und keiner Belichtung ausgesetzt wird. Wenn die zweite Dielektrikumschicht 70 und die zweite W-Schicht 80 innerhalb der gleichen Vorrichtung bzw. innerhalb des gleichen (Vakuum-) Behälters erzeugt werden, ist die zweite Dielektrikumschicht 70 keiner Einwirkung einer Luft- oder Schutzgas-Atmosphäre ausgesetzt. Auch eine Einwirkung von Licht auf die zweite Dielektrikumschicht kann ohne weiteres vermieden werden. Ferner kann die Zeitdauer zwischen der Erzeugung der zweiten Dielektrikumschicht 70 und der Erzeugung der zweiten W- Schicht 80 beliebig kurz sein. Es werden somit keinerlei Anforderungen an eine chemische oder mechanische Robustheit, eine Lichtbeständigkeit oder eine Alterungsbeständigkeit der zweiten Dielektrikumschicht 70 gestellt. Insofern existieren somit keinerlei Einschränkungen bei der Auswahl eines Materials für die zweite Dielektrikumschicht 70, vielmehr ist eine uneingeschränkte Optimierung bezüglich einer minimalen Dicke, einer maximalen Dielektrizitätszahl Er, einer erwünschten Frequenzabhängigkeit derselben, einer hohen Spannungsfestigkeit bzw. einer hohen elektrischen Durchbruchsfeldstärke oder anderer für eine jeweilige Anwendung wichtiger Parameter möglich.
- Bei einem weiteren Verfahrensschritt wird die in Fig. 7 dargestellte Schichtstruktur aus der ersten W-Schicht 60, der zweiten Dielektrikumschicht 70 und der zweiten W-Schicht 80 durch Polieren, vorzugsweise chemisch-mechanisches Polieren, planarisiert. Dabei werden die Zwischenschicht 50, die erste W-Schicht 60, die zweite Dielektrikumschicht 70 und die zweite W-Schicht 80 außerhalb des Durchgangsloches 30 und der Ausnehmung 40 im wesentlichen bis zu einer Ebene, die durch die ursprüngliche Oberfläche 22 der ersten Dielektrikumschicht 20 definiert ist, entfernt, wie es in Fig. 8 zu erkennen ist. Dabei können die verbleibenden Bereiche der W- Schichten 60, 80 in vertikaler Richtung etwas über die erste Dielektrikumschicht 20 überstehen, wie es in Fig. 8 angedeutet ist.
- Die Dicke der ersten W-Schicht 60 und die Dicke der zweiten Dielektrikumschicht 70 sind zusammen kleiner als die Tiefe der Ausnehmung 40, so daß nach dem Planarisieren in der Ausnehmung 40 nicht nur die erste W-Schicht 60, sondern auch die Zwischenschicht 50 und die zweite W-Schicht 80 teilweise verbleiben. Der verbleibende Abschnitt der ersten W-Schicht 60 bildet eine erste Elektrode 90 eines Kondensators 92, der verbleibende Abschnitt der zweiten W-Schicht 80 bildet eine zweite Elektrode 94 des Kondensators 92, wobei die erste Elektrode 90 und die zweite Elektrode 94 des Kondensators 92 durch einen verbleibenden Abschnitt 96 der zweiten Dielektrikumschicht 70 voneinander räumlich getrennt und elektrisch isoliert sind. Die laterale Ausdehnung der Elektroden 90, 94 und damit ihre Flächen und die Kapazität des Kondensators 92 sind durch den Flächeninhalt des Abschnittes 96 der zweiten Dielektrikumschicht 70 und somit im wesentlichen durch die laterale Ausdehnung der Ausnehmung 40 bestimmt. Insbesondere entspricht ein Rand 100 der ersten Elektrode 90 im wesentlichen einem Rand 102 der Ausnehmung 40. Ein Rand 104 der zweiten Elektrode 94 weist einen Abstand vom Rand 102 der Ausnehmung 40 auf, der im wesentlichen durch die Dicke der ersten W-Schicht 60, die Tiefe der Ausnehmung 40 sowie eine Neigung der Seitenwand der Ausnehmung 40 bestimmt ist.
- Ein im Durchgangsloch 30 verbleibender Abschnitt der ersten W-Schicht 60 bildet einen Durchgangslochleiter 110. Durch den Schritt des Planarisierens werden insbesondere die Zwischenschicht 50 und die erste W-Schicht 60 in einem Bereich zwischen dem Durchgangsloch 30 und der Ausnehmung 40 entfernt, so daß zunächst keine elektrisch leitfähige Verbindung zwischen dem Durchgangslochleiter 110 und der ersten Elektrode 90 des Kondensators 92 besteht. Um dies sicherzustellen, wird beim Planarisieren vorzugsweise auch ein Teil der ersten Dielektrikumschicht 20 abgetragen, so daß die Oberfläche 22 der ersten Dielektrikumschicht 20 nach dem Schritt des Planarisierens tiefer bzw. näher an der Trägerschicht 10 liegen kann.
- Die Bildung des Kondensators 92 ist damit abgeschlossen. In nachfolgenden Verfahrensschritten werden Kontaktanschlüsse bzw. Leiterbahnen zur Verdrahtung erzeugt.
- In Fig. 9 sind eine Leiterbahn 120 auf dem Durchgangslochleiter 110 und eine Leiterbahn 122 auf der zweiten Elektrode 94 des Kondensators 92 dargestellt. Während die Leiterbahn 120 wie dargestellt breiter sein kann als der Durchgangslochleiter 110 und somit in der Umgebung des Durchgangslochleiters 110 die Oberfläche 22 der Dielektrikumschicht 20 bedecken kann, ist die Leiterbahn 122 lediglich auf der zweiten Elektrode 94 des Kondensators 92 vorgesehen.
- In Fig. 10 ist zusätzlich die erste Elektrode 90 des Kondensators 92 mit einer weiteren Leiterbahn 124 kontaktiert. Diese weitere Leiterbahn 124 kann gleichzeitig mit den Leiterbahnen 120, 122 oder bei eigenen Verfahrensschritten erzeugt werden.
- Alternativ ist in Fig. 11 die erste Elektrode 90 des Kondensators 92 zusätzlich mit einer weiteren Leiterbahn 126 dargestellt. Die Leiterbahnen 120, 122, 124, 126 werden aus einem elektrisch leitfähigen Material erzeugt, vorzugsweise aus Al oder Cu, und können gemeinsam oder getrennt hergestellt werden.
- Fig. 12 zeigt eine schematische Schnittdarstellung eines Kondensators 92, der gemäß einem alternativen Ausführungsbeispiel des Verfahrens der vorliegenden Erfindung hergestellt wurde, und Fig. 13 eine schematische Draufsicht auf denselben. Dieses Ausführungsbeispiel unterscheidet sich von dem anhand der Fig. 1 bis 11 dargestellten Ausführungsbeispiel dadurch, daß die erste Elektrode 90 des Kondensators 92 und eine Durchgangslochleitung 110' direkt über eine W-Brücke miteinander verbunden werden. Die Ausnehmung 40 ist zu diesem Zweck mit einem vorstehenden Abschnitt 130 versehen, in dem ein Durchgangsloch 30' vorgesehen ist. Breite und Tiefe des vorstehenden Abschnittes 130 der Ausnehmung 40 sind dabei so klein gewählt, daß bei der anhand der Fig. 5 dargestellten Erzeugung der ersten W-Schicht 60 diese den vorstehenden Abschnitt 130 ähnlich wie das Durchgangsloch 30 vollständig füllt. Nach Durchführung der anhand der Fig. 1 bis 9 dargestellten Verfahrensschritte ist somit die erste Elektrode 90 des Kondensators 92 einstückig über eine W-Brücke mit dem Durchgangslochleiter 110' verbunden. Zusätzlich ist die Leiterbahn 120 über dem Durchgangslochleiter 110' vorgesehen, die ebenfalls die erste Elektrode des Kondensators 92 kontaktiert. Durch den vorstehenden Abschnitt 130 wird mehr Platz zum Kontaktieren der ersten Elektrode 92 an der Oberfläche 22 der Dielektrikumschicht 20 geschaffen. Die dargestellte Geometrie der Ausnehmung 40 mit dem vorstehenden Abschnitt 130 ist somit sowohl bei einer Kontaktierung der ersten Elektrode 92 durch die Leiterbahn 12 auf der Trägerschicht 10 als auch bei einer Kontaktierung der ersten Elektrode 90 mittels der Leiterbahn 120 an der Oberfläche 22 der Dielektrikumschicht 20 vorteilhaft. Abweichend von der Darstellung in Fig. 12 kann die erste Elektrode 90 auch nur durch eine der beiden Leiterbahnen 12, 120 kontaktiert werden, wobei ggf. die Durchgangslochleitung 110' weggelassen werden kann.
- Die Fig. 14 bis 19 zeigen in schematischen vertikalen Schnittdarstellungen verschiedene Phasen eines Herstellungsverfahrens gemäß einem weiteren alternativen Ausführungsbeispiel der vorliegenden Erfindung. Dieses Verfahren unterscheidet sich von dem ersten Ausführungsbeispiel dadurch, daß nach der Erzeugung von Leiterbahnen 12, 12a auf der Trägerschicht 10 die erste Dielektrikumschicht 20 nicht in einem Schritt homogen erzeugt wird. Vielmehr werden zunächst mit einem konformen HDP-Oxid (HDP = High Density Plasma silan oxid) Zwischenräume 140, 142, 144 zwischen den Leiterbahnen 12, 12a gefüllt, d. h. es wird lediglich so viel HDP-Oxid abgeschieden, daß die Zwischenräume 140, 142, 144 zwischen den Leiterbahnen 12, 12a im wesentlichen gefüllt sind. Das HDP- Oxid zeichnet sich dadurch aus, daß es an allen Kanten mit der gleichen Dicke aufwächst, es weist also nur eine geringe planarisierende Wirkung auf. HDP-Oxid ist deshalb hier besonders geeignet, da in erster Linie die Zwischenräume 140, 142, 144 zwischen den Leiterbahnen 12, 12a gefüllt werden sollen und eine planarisierende Wirkung unerwünscht ist. Dabei bilden sich über den Leiterbahnen 12, 12a Oxidhüte 150, 152. Der so erzeugte Zustand ist in Fig. 14 dargestellt.
- Anschließend wird eine Stoppschicht 160 auf die Oxidhüte 150, 152 und das Oxid in den Zwischenräumen 140, 142, 144 aufgebracht, wie es in Fig. 15 dargestellt ist. Die Stoppschicht 160 dient in einem nachfolgenden Verfahrensschritt als Ätzstopp.
- Auf der Stoppschicht 160 wird eine dicke Silanschicht 170 abgeschieden, um den in Fig. 16 dargestellten Zustand zu erzeugen. Die Silanschicht 170 weist im Gegensatz zu dem HDP-Oxid, mit dem die Zwischenräume 140, 142, 144 gefüllt wurden, eine stärker planarisierende Wirkung auf.
- Die Silanschicht 170 wird dann wie bei dem ersten Ausführungsbeispiel mittels CMP planarisiert, um eine ebene Oberfläche zu erhalten, die der Oberfläche 22 der ersten Dielektrikumschicht 20 aus dem ersten Ausführungsbeispiel entspricht. Die so erzeugte Struktur ist in Fig. 17 dargestellt. Die Oxidhüte 150, 152, die Stoppschicht 160 und die Silanschicht 170 entsprechen zusammen der ersten Dielektrikumschicht 20 aus dem ersten Ausführungsbeispiel.
- Ebenfalls wie im ersten Ausführungsbeispiel wird anschließend ein Durchgangsloch 30 geätzt, um die in Fig. 18 dargestellte Struktur zu erhalten. Das Durchgangsloch 30 reicht von der Oberfläche 22 durch die Silanschicht 170, die Stoppschicht 160 und den Oxidhügel 150 bis zu der Leiterbahn 12.
- In einem weiteren Ätzschritt wird eine Ausnehmung 40 mit einem bezüglich der Stoppschicht 160 selektiven Ätzmittel geätzt, um den in Fig. 19 dargestellten Zustand zu erhalten. Hierbei dient die Stoppschicht 160 als Ätzstopp, so daß die Ausnehmung 40 von der Oberfläche 22 lediglich bis zu der Stoppschicht 160 reicht. Alle folgenden Verfahrensschritte entsprechen denen des ersten Ausführungsbeispieles, auf eine erneute Darstellung wird deshalb verzichtet.
- Anstelle einer Stoppschicht in der ersten Dielektrikumschicht 20, wie es in dem anhand der Fig. 14 bis 19 dargestellten Ausführungsbeispiel gezeigt ist, kann auch eine Metallebene wie die Leiterbahn 12a als Stoppschicht verwendet werden. Dies ist in einem anhand der Fig. 20 bis 22 gezeigten weiteren alternativen Ausführungsbeispiel der Fall. Die Trägerschicht 10, die Leiterbahnen 12, eine weitere Leiterbahn 12a und die erste Dielektrikumschicht 20 werden wie im ersten Ausführungsbeispiel hergestellt. Dabei ist die laterale Ausdehnung der Leiterbahn 12a vorzugsweise mindestens so groß wie die laterale Ausdehnung der später erzeugten Ausnehmung 40. Der nach dem Erzeugen der Oberfläche 22 durch Planarisieren der ersten Dielektrikumschicht 20 erreichte Zustand ist in Fig. 20 dargestellt.
- Anschließend werden ein Durchgangsloch 30 und eine Ausnehmung 40 in der ersten Dielektrikumschicht 20 erzeugt, um nacheinander die Strukturen zu erzeugen, die in den Fig. 21 bzw. 22 gezeigt sind. Da bei diesem Ausführungsbeispiel sowohl das Durchgangsloch 30 als auch die Ausnehmung 40 von der Oberfläche 22 der ersten Dielektrikumschicht 20 bis zu der Leiterbahn 12 bzw. der Leiterbahn 12a reichen, können bei diesem Ausführungsbeispiel die Lithographie und/oder das Ätzen des Durchgangsloches 30 und der Ausnehmung 40 jeweils in einem gemeinsamen Schritt durchgeführt werden. Dabei dient jeweils die Leiterbahn 12 bzw. die Leiterbahn 12a als Ätzstopp.
- Fig. 23 ist eine schematische Schnittdarstellung zweier Kondensatoren 92, 92a, die gemäß einem weiteren alternativen Ausführungsbeispiel der vorliegenden Erfindung hergestellt wurden. Abweichend von den vorangegangenen Ausführungsbeispielen werden gleichzeitig oder nacheinander zwei Ausnehmungen 40, 40a und darin entsprechend den Verfahrensschritten aus den vorangegangenen Ausführungsbeispielen die Kondensatoren 92, 92a aus ersten Elektroden 90, 90a und zweiten Elektroden 94, 94a gebildet, wobei jeweils Abschnitte 96, 96a einer zweiten Dielektrikumschicht, die ersten Elektroden 90, 90a und die zweiten Elektroden 94, 94a voneinander räumlich trennen und elektrisch isolieren. Die zweiten Elektroden werden mittels Leiterbahnen 122, 122a kontaktiert. Die ersten Elektroden 90, 90a werden gemeinsam durch eine einzige Leiterbahn 124 kontaktiert.
- Die zwei Kondensatoren 92, 92a sind somit gekoppelt und können beispielsweise parallel geschaltet sein, um eine Gesamtkapazität zu bilden. Es kann auch eine Vielzahl von derartigen Kondensatoren parallel geschaltet werden, wobei zum Fine- Tuning bzw. zur Feineinstellung der Gesamtkapazität einzelne Kapazitäten abgetrennt werden können, beispielsweise mittels Laser Fusing oder Electric Fusing.
- Wenn die Ausnehmungen 40, 40a, wie es in Fig. 23 dargestellt ist, eine Tiefe aufweisen, die erheblich größer ist als die Dicke der ersten Elektroden 90, 90a, weisen die zweiten Dielektrikumschichten 96, 96a vertikale Abschnitte oder Abschnitte mit einer vertikalen Komponente auf. Dadurch werden die effektiven Elektrodenflächen und die Kapazitäten der Kondensatoren 92, 92a gegenüber einer im wesentlichen flachen Ausführung, wie sie in den Ausführungsbeispielen der Fig. 1 bis 22 vorliegt, erhöht.
- Bei den vorangehenden Ausführungsbeispielen besteht die Gefahr, daß beim Planarisieren mittels CMP eine W-Brücke über den Rand des Abschnittes 96 der zweiten Dielektrikumschicht 70 hinweg zwischen den Elektroden 90, 94 des Kondensators 92 gebildet werden. Eine solche W-Brücke erzeugt einen Kurzschluß zwischen den Elektroden 90, 94 und zerstört damit die Funktionsfähigkeit des Kondensators 92. Das Risiko des Dishing bzw. der Bildung einer Wolframbrücke kann beispielsweise durch ein selektives Überätzen beim Strukturieren der Verdrahtungsleiter 120, 122, 124 reduziert werden, wie es in dem anhand der Fig. 24 dargestellten Kondensator der Fall ist, der gemäß einem weiteren alternativen Ausführungsbeispiel der vorliegenden Erfindung hergestellt wurde. Der gezeigte Kondensator 92 entspricht im wesentlichen dem gemäß dem ersten Ausführungsbeispiel hergestellten, in Fig. 10 dargestellten Kondensator. Im Unterschied zum ersten Ausführungsbeispiel werden jedoch beim Strukturieren der Verdrahtungsleiterbahnen 120, 122, 124 aus einer ganzflächigen leitfähigen Schicht mittels einer Photolackmaske und eines Ätzbades ein Teil der ersten Elektrode 90 und ein Teil der zweiten Elektrode 94 des Kondensators 92 entfernt, um einen Rand 180 des Abschnittes 96 der zweiten Dielektrikumschicht 70 zwischen der ersten Elektrode 90 und der zweiten Elektroden 94 freizulegen. Dies geschieht, indem ein Ätzmedium verwendet wird, dessen Abtragungsrate für das W der Elektroden 90, 94 höher ist als für das Material der zweiten Dielektrikumschicht 70. Es resultiert die in Fig. 24 dargestellte Struktur, bei der der Rand 180 des Abschnittes 96 der zweiten Dielektrikumschicht 70 freiliegt bzw. gegenüber der ersten Elektrode 90 und der zweiten Elektrode 94 vorsteht. Damit ist sichergestellt, daß die Elektroden 90, 94 nicht durch eine W-Brücke kurzgeschlossen sind.
- Fig. 25 ist eine schematische Darstellung eines vertikalen Schnitts durch einen Kondensator 92 in einer Dielektrikumschicht 20, der gemäß einem weiteren alternativen Ausführungsbeispiel der vorliegenden Erfindung hergestellt ist. Dieses Ausführungsbeispiel unterscheidet sich von den vorangehenden dadurch, daß anstatt einer einzigen homogenen dünnen zweiten Dielektrikumschicht 70 ein dielektrisches Schichtsystem 190 zwischen der ersten W-Schicht 60 und der zweiten W- Schicht 80 gebildet wird. Ein weiterer Unterschied besteht darin, daß in die erste Elektrode 90, das dielektrische Schichtsystem 190 und die zweite Elektrode 94 ein tiefer, die zweite Elektrode 94 vollständig umschließender Graben 192 so geätzt wird, daß seine innere Seitenwand 194 das dielektrische Schichtsystem 190 lateral begrenzt. Durch die Bildung des Grabens 192 wird eine beim Planarisieren gegebenenfalls erzeugte W-Brücke zwischen den Elektroden 90, 94 und damit ein Kurzschluß zwischen denselben zuverlässig entfernt. Ferner wird durch den Graben 192 die die Kapazität des Kondensators 92 bestimmende Fläche der zweiten Elektroden 94 exakt und weitgehend unabhängig von Fluktuationen im Herstellungsverfahren definiert. Ferner kann der Graben 192 durch ein Dielektrikum, beispielsweise ein Oxid oder Nitrid, aufgefüllt werden, um das dielektrische Schichtsystem 190 dort, wo es an der Innenwandung 194 des Grabens 192 offenliegt, vor chemischen und physikalischen Umwelteinflüssen zu schützen.
- Die Fig. 26 bis 31 zeigen in schematischen vertikalen Schnittdarstellungen ein weiteres alternatives Ausführungsbeispiel der vorliegenden Erfindung. Die ersten Verfahrensschritte bis einschließlich der Erzeugung der ersten W- Schicht 60 sind mit denen des ersten Ausführungsbeispieles identisch.
- Das vorliegende Ausführungsbeispiel unterscheidet sich von dem ersten Ausführungsbeispiel dadurch, daß bereits nach der Erzeugung der in Fig. 5 gezeigten ersten W-Schicht 60 ein zusätzlicher, erster Planarisierungsschritt erfolgt, um die in Fig. 26 dargestellte Struktur zu erhalten. Mittels dieses zusätzlichen Planarisierungsschrittes wird die erste W-Schicht 60 bereits unmittelbar nach deren Erzeugung außerhalb des Durchgangsloches 30 und der Ausnehmung 40, d. h. im wesentlichen oberhalb einer Ebene, die durch die ursprüngliche Oberfläche 22 der Dielektrikumschicht 20 definiert ist, entfernt. Dabei wird so weit poliert, daß die Zwischenschicht 50 in allen Bereichen außerhalb des Durchgangsloches 30 und der Ausnehmung 40 entfernt wird. Dabei sind die W-Blöcke im Durchgangsloch 30 und in der Ausnehmung 40 gegenüber der ersten Dielektrikumschicht leicht erhöht, wie es in Fig. 26 angedeutet ist. Damit liegen bereits der Durchgangslochleiter 110 und die erste Elektrode 90 räumlich getrennt und elektrisch voneinander isoliert und im wesentlichen in ihrer endgültigen Gestalt vor. Da die Dicke der ersten Elektrode 90 kleiner ist als die Tiefe der Ausnehmung 40, weist die erste Elektrode 90 eine Ausnehmung 200 auf, die später die zweite Dielektrikumschicht und die zweite Elektrode aufnehmen wird.
- Anschließend wird wie in den vorangegangenen Ausführungsbeispielen ganzflächig eine zweite Dielektrikumschicht 70 auf der Oberfläche 22 der Dielektrikumschicht 20, der ersten Elektrode 90 und dem Durchgangslochleiter 110 abgeschieden, um die in Fig. 27 dargestellte Struktur zu erhalten.
- Über der zweiten Dielektrikumschicht 70 wird ebenfalls ganzflächig eine zweite W-Schicht 80 abgeschieden, um die in Fig. 28 dargestellte Struktur zu erhalten.
- In einem folgenden Planarisierungsschritt, der im wesentlichen dem Planarisierungsschritt aus den vorangegangenen Ausführungsbeispielen entspricht, wird bis zu der zweiten Dielektrikumschicht 70 planarisiert, um die in Fig. 29 dargestellte Struktur zu erhalten. Dabei entsteht aus der zweiten W-Schicht 80, die nur in der Vertiefung 200 innerhalb der ersten Elektrode 90 verbleibt, die zweite Elektrode 94. Die Dielektrikumschicht 70 dient in diesem Ausführungsbeispiel somit als Stoppschicht für den zweiten Planarisierungsschritt.
- Mit einem definierten Überpolieren bzw. Overpolish oder einem zusätzlichen Schritt einer Naßreinigung wird die zweite Dielektrikumschicht 70 bis auf einen Abschnitt 96 zwischen den Elektroden 90, 94 entfernt. Es entsteht die in Fig. 30 dargestellte Struktur, an deren Oberfläche der Durchgangslochleiter 110, die erste Elektrode 90 und die zweite Elektrode 94 offenliegen. Der Durchgangslochleiter 110 und die Elektroden 90, 94 des Kondensators 92 können anschließend wie in den vorangegangenen Ausführungsbeispielen mittels Verdrahtungsleiterbahnen kontaktiert werden.
- Ein Vorteil des anhand der Fig. 26 bis 30 dargestellten siebten Ausführungsbeispieles des Verfahrens gemäß der vorliegenden Erfindung besteht darin, daß es auch mit einer sehr harten zweiten Dielektrikumschicht 70, die nicht ohne weiteres in einem Polierschritt bzw. Planarisierungsschritt abgetragen bzw. durchdrungen werden kann, kompatibel ist. Andererseits stellt die zweite Dielektrikumschicht 70 in diesem Fall eine zuverlässig wirkende Stoppschicht für den zweiten Planarisierungsschritt dar.
- Bei allen Ausführungsbeispielen kann die erste Dielektrikumschicht 20 eine erste, direkt an eine Bauelementschicht einer Halbleiterstruktur angrenzende Schicht sein, wobei die Trägerschicht 10 die Bauelementschicht darstellt und das Durchgangsloch 30 vorzugsweise statt bis zu der Leiterbahn 12 direkt bis zu einem Bauelement in der Bauelementschicht 10 bzw. bis zu einem Kontakt des Bauelements reicht. Die vorliegende Erfindung kann jedoch genauso gut zur Herstellung eines Kondensators in einer von einer Bauelementschicht einer Halbleiterstruktur beabstandeten Dielektrikumschicht 20 verwendet werden, wobei die erste Dielektrikumschicht 20 zwischen zwei beliebigen Verdrahtungsebenen liegen kann oder auch die oberste Dielektrikumschicht sein kann.
- Ein besonderer Vorteil des in den Ausführungsbeispielen als Material für den Durchgangslochleiter 110 und die Elektroden 90, 94 verwendeten Materials W ist seine hervorragende Polierbarkeit. Sofern ein Durchgangsloch 30 vorgesehen ist, ist eine Verwendung von W für die Elektroden 90, 94 auch deshalb vorteilhaft, weil die erste Elektrode 90 in einem gemeinsamen Schritt mit dem Durchgangslochleiter 110 gebildet werden kann. Das erfindungsgemäße Herstellungsverfahren ist jedoch auch mit anderen Materialien für die Elektroden 90, 94anwendbar, sofern diese eine Planarisierung mit einer ausreichenden Präzision und Zuverlässigkeit ermöglichen. Ferner können für die erste Elektrode 90 und die zweite Elektrode 94 unterschiedliche leitfähige Materialien verwendet werden.
- Besonders wenn die Tiefe der Ausnehmung 40 wesentlich größer als die Dicke der ersten leitfähigen Schicht 60 gewählt wird, entsteht ein Kondensator 92 mit topfförmigen Elektroden 90, 94 und einem topfförmigen Abschnitt 96 der zweiten Dielektrikumschicht 70 zwischen den Elektroden 90, 94, wie es bereits in Fig. 23 dargestellt ist. In diesem Fall weist der Abschnitt 96 der zweiten Dielektrikumschicht 70 nicht nur eine Fläche parallel zu der Oberfläche 22 der ersten Dielektrikumschicht 70 auf, sondern zusätzlich einen vertikale Flächenanteil. Dadurch ist der die Kapazität des Kondensators bestimmende Flächeninhalt des Abschnittes 96 der zweiten Dielektrikumschicht 70 gegenüber einem im wesentlichen ebenen Kondensator in einer flachen Ausnehmung 40 wie auch gegenüber einem herkömmlichen Kondensator vergrößert. Dies bedeutet eine verbesserte Raumausnutzung.
- Das erfindungsgemäße Verfahren ermöglicht vorteilhaft die gleichzeitige Herstellung von einem oder mehreren Kondensatoren und von einem oder mehreren mit den Kondensatoren direkt oder indirekt verbundenen oder von ihnen elektrisch isolierten Durchgangslochleitern in derselben Dielektrikumschicht. Es ist jedoch auch ohne gleichzeitige Herstellung eines Durchgangslochleiters verwendbar und vorteilhaft. Ferner können mehrere Kondensatoren gleichzeitig hergestellt werden, die beispielsweise zur Bildung einer Gesamtkapazität parallel geschaltet sind, und von denen zur Feineinstellung der Gesamtkapazität einzelne mittels Laserfusing abgetrennt werden können. Bezugszeichenliste 10 Trägerschicht
12 Leiterbahn
20 erste Dielektrikumschicht
22 Oberfläche der ersten Dielektrikumschicht 20
30 Durchgangsloch
40 Ausnehmung
50 Zwischenschicht
60 erste W-Schicht
70 zweite Dielektrikumschicht
80 zweite W-Schicht
90 erste Elektroden des Kondensators 92
92 Kondensator
94 zweite Elektrode des Kondensators 92
96 Abschnitt der zweiten Dielektrikumschicht 70
100 Rand der ersten Elektrode 90
102 Rand der Ausnehmung 40
104 Rand der zweiten Elektrode 94
110, 110' Durchgangslochleiter
120, 122, 124, 126 Leiterbahn
130 vorstehender Abschnitt der Ausnehmung 40
140, 142, 144 Zwischenraum zwischen Leiterbahnen 20, 20a
150, 152 Oxidhut
160 Stoppschicht
170 Silanschicht
180 Rand des Abschnittes 96
190 dielektrisches Schichtsystem
192 Graben
194 Innenwandung des Grabens 192
200 Vertiefung
Claims (14)
1. Verfahren zum Herstellen eines Kondensators (92) in einer
ersten Dielektrikumschicht (20), mit folgenden Schritten:
Bilden einer Ausnehmung (40) in einer Oberfläche (22) der ersten Dielektrikumschicht (20);
Erzeugen einer ersten leitfähigen Schicht (60) auf der Oberfläche (22) der ersten Dielektrikumschicht (20) und in der Ausnehmung (40);
Erzeugen einer zweiten Dielektrikumschicht (70) auf der ersten leitfähigen Schicht (60), wobei die Summe einer Dicke der ersten leitfähigen Schicht (60) und einer Dicke der zweiten Dielektrikumschicht (70) in der Ausnehmung (40) kleiner ist als eine Tiefe der Ausnehmung (40);
Erzeugen einer zweiten leitfähigen Schicht (80) auf der zweiten Dielektrikumschicht (70); und
Planarisieren der so gebildeten Schichtstruktur, um den Kondensator (92) zu erhalten.
Bilden einer Ausnehmung (40) in einer Oberfläche (22) der ersten Dielektrikumschicht (20);
Erzeugen einer ersten leitfähigen Schicht (60) auf der Oberfläche (22) der ersten Dielektrikumschicht (20) und in der Ausnehmung (40);
Erzeugen einer zweiten Dielektrikumschicht (70) auf der ersten leitfähigen Schicht (60), wobei die Summe einer Dicke der ersten leitfähigen Schicht (60) und einer Dicke der zweiten Dielektrikumschicht (70) in der Ausnehmung (40) kleiner ist als eine Tiefe der Ausnehmung (40);
Erzeugen einer zweiten leitfähigen Schicht (80) auf der zweiten Dielektrikumschicht (70); und
Planarisieren der so gebildeten Schichtstruktur, um den Kondensator (92) zu erhalten.
2. Verfahren nach Anspruch 1, bei dem der Schritt des
Erzeugens der ersten leitfähigen Schicht (60) und/oder der Schritt
des Erzeugens der zweiten leitfähigen Schicht (80) einen
Schritt des Erzeugens einer Metallschicht umfaßt.
3. Verfahren nach Anspruch 2, bei dem der Schritt des
Erzeugens einer Metallschicht einen Schritt des Erzeugens einer W-
Schicht umfaßt.
4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem der
Schritt des Erzeugens der zweiten Dielektrikumschicht (70)
einen Schritt des Abscheidens einer Atomlage aus einer
Gasphase umfaßt.
5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem der
Schritt des Erzeugens der zweiten Dielektrikumschicht (70)
einen Schritt des Erzeugens der zweiten Dielektrikumschicht
(70) mit einer Dicke von 40 nm oder weniger umfaßt.
6. Verfahren nach Anspruche 4, bei dem der Schritt des
Erzeugens der zweiten Dielektrikumschicht (70) einen Schritt des
Erzeugens der zweiten Dielektrikumschicht (70) mit einer
Dicke von 10 Atomlagen oder weniger umfaßt.
7. Verfahren nach einem der Ansprüche 1 bis 6, bei dem der
Schritt des Planarisierens einen Schritt des Entfernens der
ersten und der zweiten leitfähigen Schicht (60, 80) und der
zweiten Dielektrikumschicht (70) außerhalb der Ausnehmung
(40) bis zu einer durch die Oberfläche (22) der ersten
Dielektrikumschicht (20) definierten Ebene umfaßt.
8. Verfahren nach einem der Ansprüche 1 bis 6, ferner mit
einem Schritt des Planarisierens der ersten leitfähigen Schicht
(60) vor dem Erzeugen der zweiten Dielektrikumschicht (70),
wobei der Schritt des Planarisierens der Schichtstruktur ein
Entfernen der zweiten leitfähigen Schicht (80) außerhalb der
Ausnehmung (40) bis zu einer durch die Oberfläche der zweiten
Dielektrikumschicht (70) außerhalb der Ausnehmung (40)
definierten Ebene umfaßt.
9. Verfahren nach einem der Ansprüche 1 bis 8, ferner mit
einem Schritt des Bildens eines Durchgangsloches (30, 30'),
wobei das Durchgangsloch bei dem Schritt des Erzeugens der
ersten leitfähigen Schicht (60) vollständig gefüllt wird, um
einen Durchgangslochleiter (110, 110') zu bilden.
10. Verfahren nach einem der Ansprüche 1 bis 9, ferner mit
einem Schritt des Erzeugens einer Stoppschicht (160) in der
ersten Dielektrikumschicht (20) vor dem Bilden der Ausnehmung
(40),
wobei die Anordnung der Stoppschicht (160) bei dem Schritt
des Bildens der Ausnehmung (40) die Tiefe der Ausnehmung (40)
bestimmt.
11. Verfahren nach einem der Ansprüche 1 bis 10, ferner mit
einem Schritt des Ätzens nach dem Schritt des Planarisierens
der gebildeten Schichtstruktur, bei dem das Material der
ersten leitfähigen Schicht (60) und das Material der zweiten
leitfähigen Schicht (80) teilweise entfernt werden, um die
zweite Dielektrikumschicht (70) an ihrem Rand (180, 190)
freizulegen.
12. Verfahren nach einem der Ansprüche 1 bis 11, ferner mit
einem Schritt des Kontaktierens der ersten leitfähigen
Schicht (60) und der zweiten leitfähigen Schicht (80) mit je
einer Leiterbahn (122, 124, 126) oder einem
Durchgangslochleiter (110, 110').
13. Verfahren nach einem der Ansprüche 1 bis 12, bei dem die
zweite Dielektrikumschicht (70) vor dem Erzeugen der zweiten
leitfähigen Schicht (80) keinem weiteren Verfahrensschritt
unterzogen wird.
14. Verfahren nach einem der Ansprüche 1 bis 13, bei dem das
erste Dielektrikum ein zwischen zwei Verdrahtungsebenen
angeordnetes Zwischendielektrikum ist.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10202697A DE10202697A1 (de) | 2002-01-24 | 2002-01-24 | Verfahren zum Herstellen eines Kondensators in einer Dielektrikumschicht |
| PCT/EP2003/000671 WO2003063210A2 (de) | 2002-01-24 | 2003-01-23 | Verfahren zum herstellen eines kondensators in einer dielektrikumschicht |
| CNA038027747A CN1628369A (zh) | 2002-01-24 | 2003-01-23 | 介电层电容器的制造方法 |
| EP03702510A EP1468442A2 (de) | 2002-01-24 | 2003-01-23 | Verfahren zum herstellen eines kondensators in einer dielektrikumschicht |
| TW092101584A TW594930B (en) | 2002-01-24 | 2003-01-24 | Method of producing a capacitor in a dielectric layer |
| US10/898,672 US20050079669A1 (en) | 2002-01-24 | 2004-07-23 | Method of producing a capacitor in a dielectric layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10202697A DE10202697A1 (de) | 2002-01-24 | 2002-01-24 | Verfahren zum Herstellen eines Kondensators in einer Dielektrikumschicht |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE10202697A1 true DE10202697A1 (de) | 2003-08-14 |
Family
ID=27588027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10202697A Withdrawn DE10202697A1 (de) | 2002-01-24 | 2002-01-24 | Verfahren zum Herstellen eines Kondensators in einer Dielektrikumschicht |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20050079669A1 (de) |
| EP (1) | EP1468442A2 (de) |
| CN (1) | CN1628369A (de) |
| DE (1) | DE10202697A1 (de) |
| TW (1) | TW594930B (de) |
| WO (1) | WO2003063210A2 (de) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3729495A4 (de) * | 2017-12-22 | 2021-08-11 | INTEL Corporation | Verbindungsstruktur für integrierte schaltungen |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6150206A (en) * | 1997-04-29 | 2000-11-21 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit capacitors using trench isolation and planarization techniques |
| US6338999B1 (en) * | 2001-06-15 | 2002-01-15 | Silicon Integrated Systems Corp. | Method for forming metal capacitors with a damascene process |
| EP1180789A1 (de) * | 2000-08-18 | 2002-02-20 | STMicroelectronics S.A. | Herstellung eines Kondensators im Inneren einer integrierten Schaltung und entsprechende integrierte Schaltung |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5576240A (en) * | 1994-12-09 | 1996-11-19 | Lucent Technologies Inc. | Method for making a metal to metal capacitor |
| US5708559A (en) * | 1995-10-27 | 1998-01-13 | International Business Machines Corporation | Precision analog metal-metal capacitor |
| US6081021A (en) * | 1998-01-15 | 2000-06-27 | International Business Machines Corporation | Conductor-insulator-conductor structure |
| FR2781603B1 (fr) * | 1998-07-21 | 2000-10-06 | St Microelectronics Sa | Procede de formation d'une capacite sur un circuit integre |
| US6239010B1 (en) * | 1999-07-02 | 2001-05-29 | United Microelectronics Corp. | Method for manually manufacturing capacitor |
| KR20010017820A (ko) * | 1999-08-14 | 2001-03-05 | 윤종용 | 반도체 소자 및 그 제조방법 |
| US6551399B1 (en) * | 2000-01-10 | 2003-04-22 | Genus Inc. | Fully integrated process for MIM capacitors using atomic layer deposition |
| WO2001084604A2 (de) * | 2000-04-28 | 2001-11-08 | Infineon Technologies Ag | Verfahren zur herstellung eines integrierten kondensators |
-
2002
- 2002-01-24 DE DE10202697A patent/DE10202697A1/de not_active Withdrawn
-
2003
- 2003-01-23 CN CNA038027747A patent/CN1628369A/zh active Pending
- 2003-01-23 WO PCT/EP2003/000671 patent/WO2003063210A2/de not_active Ceased
- 2003-01-23 EP EP03702510A patent/EP1468442A2/de not_active Withdrawn
- 2003-01-24 TW TW092101584A patent/TW594930B/zh not_active IP Right Cessation
-
2004
- 2004-07-23 US US10/898,672 patent/US20050079669A1/en not_active Abandoned
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6150206A (en) * | 1997-04-29 | 2000-11-21 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit capacitors using trench isolation and planarization techniques |
| EP1180789A1 (de) * | 2000-08-18 | 2002-02-20 | STMicroelectronics S.A. | Herstellung eines Kondensators im Inneren einer integrierten Schaltung und entsprechende integrierte Schaltung |
| US6338999B1 (en) * | 2001-06-15 | 2002-01-15 | Silicon Integrated Systems Corp. | Method for forming metal capacitors with a damascene process |
Non-Patent Citations (1)
| Title |
|---|
| SINGER, P.: "Atomic layer deposition targets thin films". In: Semiconductor International, September1999, S. 40 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050079669A1 (en) | 2005-04-14 |
| WO2003063210A2 (de) | 2003-07-31 |
| TW200400592A (en) | 2004-01-01 |
| TW594930B (en) | 2004-06-21 |
| WO2003063210A3 (de) | 2004-01-15 |
| CN1628369A (zh) | 2005-06-15 |
| EP1468442A2 (de) | 2004-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE10256346B4 (de) | Halbleiterbauelement mit MIM-Kondensator und Zwischenverbindung und Herstellungsverfahren dafür | |
| DE4434230C2 (de) | Chemisch-mechanisches Polierverfahren zum Planieren von Isolierschichten | |
| DE4220497B4 (de) | Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung | |
| DE102008048651B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements mit zwei Kondensatoren | |
| DE102012207116B4 (de) | Mehrschichtverbindungsstrukturen und Verfahren für integrierte Schaltungen | |
| DE68923305T2 (de) | Elektrische Leitungen für elektronische Bauelemente. | |
| DE102012201586B4 (de) | Verfahren zur Herstellung von integrierten Schaltungen mit platzsparenden Kondensatoren | |
| DE10302377B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit Metall-Isolator-Metall-Kondensatoren | |
| DE10136246A1 (de) | Halbleitervorrichtung mit kapazitivem Element und Verfahren zu ihrer Herstellung | |
| EP0373258B1 (de) | Verfahren zur selbstjustierten Herstellung von Kontakten zwischen in übereinander angeordneten Verdrahtungsebenen einer integrierten Schaltung enthaltenen Leiterbahnen | |
| DE10012198B4 (de) | Zylindrisches Kondensatorbauelement mit innenseitigem HSG-Silicium und Verfahren zu seiner Herstellung | |
| DE10252818B4 (de) | Halbleitervorrichtung mit Kondensator | |
| DE19957302C2 (de) | Substrat mit mindestens zwei darauf angeordneten Metallstrukturen und Verfahren zu dessen Herstellung | |
| DE10039185B4 (de) | Halbleitervorrichtung mit Potential-Fuse, sowie Verfahren zu ihrer Herstellung | |
| DE19716791B4 (de) | Verfahren zum Herstellen von Kontaktöffnungen in einer mehrschichtigen Halbleiterstruktur | |
| DE19719909A1 (de) | Zweifaches Damaszierverfahren | |
| DE102008045036A1 (de) | Verringern kritischer Abmessungen und Kontaktdurchführungen und Kontakten über der Bauteilebene von Halbleiterbauelementen | |
| DE10324055A1 (de) | Integrierter Stapelkondensator und Verfahren zu dessen Herstellung | |
| DE10347458A1 (de) | Seitenwand-Abstandshalterstruktur für einen Selbstausrichtkontakt und Verfahren zur Herstellung derselben | |
| DE112023004797T5 (de) | Metall-isolator-metall (mim)-kondensatoren mit gekrümmter elektrode | |
| DE10202697A1 (de) | Verfahren zum Herstellen eines Kondensators in einer Dielektrikumschicht | |
| DE102006041004B4 (de) | Technik zum Reduzieren plasmainduzierter Ätzschäden während der Herstellung von Kontaktdurchführungen in Zwischenschichtdielektrika | |
| DE19927284C2 (de) | Verfahren zur Herstellung einer elektrisch leitfähigen Verbindung in einer mikroelektronischen Struktur | |
| DE102007052049A1 (de) | Halbleiterbauelement und Verfahren zum Strukturieren von vertikalen Kontakten und Metallleitungen in einem gemeinsamen Ätzprozess | |
| DE10249216B3 (de) | Herstellungsverfahren für ein Kontaktloch in einer Halbleiterstruktur |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8130 | Withdrawal |